JP3664989B2 - Adjustable bias gamma correction circuit with centrally symmetric voltage - Google Patents
Adjustable bias gamma correction circuit with centrally symmetric voltage Download PDFInfo
- Publication number
- JP3664989B2 JP3664989B2 JP2001124538A JP2001124538A JP3664989B2 JP 3664989 B2 JP3664989 B2 JP 3664989B2 JP 2001124538 A JP2001124538 A JP 2001124538A JP 2001124538 A JP2001124538 A JP 2001124538A JP 3664989 B2 JP3664989 B2 JP 3664989B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- correction circuit
- gamma correction
- symmetrical
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Picture Signal Circuits (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Description
【0001】
本発明は、ガンマ訂正回路に関する。より詳しくは、本発明は中心対称電圧を有する調整可能バイアスガンマ訂正回路を得るために、ガンマ訂正回路にバリスタ、トランジスタ、またはオペアンプを用いることに関する。
【0002】
アクティブマトリクス液晶ディスプレイ(AM−LCD)システムにおいては、液晶の透過率と印加した電圧との関係を表す特性曲線は、図1に示されるように、非線形曲線である。図2に示されるような、人間の目に最適な視覚効果を与えるような、液晶の透過率とコード番号との間の線形特性、すなわち特殊関係曲線を得るためには、駆動電圧とコード番号との間の関係を定めなければならない。図3に示されるような、すべてのコード番号が特定の駆動電圧にマップ化された曲線は、ガンマ曲線と呼ばれる。
【0003】
AM−LCDシステムにおいては、ガンマ訂正回路の主な機能は、コード番号を対応する駆動電圧に変換ためにガンマ曲線を参照することであり、それにより駆動電圧をAM−LCDシステムの液晶に印加することができる。ガンマ曲線を用いることにより、LCDの輝度、階調、コントラスト、カラーパフォーマンスを調整することができる。故に、ガンマ訂正回路によって定められるガンマ曲線は、LCDのカラー品質にとって極めて重要である。
【0004】
一般に、ガンマ訂正回路から印加される基準駆動電圧の数が多いほど、ガンマ曲線の近似を取るときの誤差は少なくなる。ディスプレイのハイカラー品質を満たすためには8ビットデータのコード番号が256必要である。256のコード番号、とは、ディスプレイが256階調を表示できるという意味である。調整回路によって256の基準電圧源が与えられるのが最も望ましいが、それは不可能である。さらに、ネマチック液晶はAC駆動特性を持つため、プラスの256基準電圧とマイナスの256基準電圧との、512駆動電圧がガンマ訂正回路に与えられる必要がある。図4は、従来のガンマ訂正回路を示す。直列に接続された複数の抵抗(R1〜Rm)に、2種類(Vn,Vn−1)の電圧が印加されている。抵抗値を調整することにより、各ノードでは2つの電圧(Vn,Vn−1)の間の駆動電圧(Vr1〜VRm−1)がそれぞれ得られる。図1に示されるように、各ノードはバッファに接続され、故にバッファの出力が駆動電圧である。このように、直列接続された抵抗の分割電圧を用いることにより、入力電圧を減少することができる。
【0005】
図5に示されるように、AC駆動回路では、2つの入力基準電圧端子(Vcc,VGnd)に、複数の直列に接続された対称的な抵抗(R1〜Rm)が接続され、2つの抵抗(Rm)の開放端は互いに結合されて、中心電圧ノードを構成している。このように、ガンマ訂正回路は中心電圧((Vcc+VGnd)/2)および中心電圧を基準にして対称的な駆動電圧(+V1,−V1,+V2,−V2〜+Vm−1,−Vm−1)を有する。従来のガンマ訂正回路でも、駆動電圧を得ることはかなり容易に行える。しかし、直列に接続される抵抗の1つに変化があると、すべての駆動電圧が影響を受けるため、調整を要するような対称駆動電圧および中心電圧を得るのはかなり難しい。さらに、非対称な駆動電圧は画像のちらつき現象を起こし、画像品質を劣化させる。
【0006】
ディスプレイのハイカラー品質の要件を満たすためには、正確なガンマ曲線を得る必要がある。ガンマ曲線の近似をとるためには、駆動基準電圧の数を増やす必要がある。故に、最低数の電圧源を用いながら最大限に調整可能な駆動基準電圧を発生することができるガンマ訂正回路が求められる。
【0007】
よって、本発明の目的は、中心対称電圧を有する調整可能バイアスガンマ訂正回路を提供することである。本発明では、ガンマ訂正回路にバリスタ、トランジスタ、またはオペアンプを用いることにより、中心電圧を基準とする、複数のプラス及びマイナスの対称的な駆動電圧を得る。
【0008】
本発明の他の目的は、中心対称電圧を有する調整可能バイアスガンマ訂正回路を提供することである。本発明を利用することにより、ガンマ訂正回路は最低数の電圧源で、最大限に調整可能な駆動電圧を発生することができる。
【0009】
本発明のすべてのアスペクトにおいて、本発明は、複数の対称分割電圧ユニットを備え、各対称分割電圧ユニットにおいては、第1の抵抗、抵抗値制御回路、第2の抵抗が第1の入力端子と第2の入力端子との間に直列に接続され、抵抗値制御回路の第1端は第1のバッファの入力端に接続され、抵抗値制御回路の第2端は第2のバッファの入力端に接続され、第1のバッファの出力端と第2のバッファの出力端とはそれぞれプラスの駆動電圧とマイナスの駆動電圧とを対で発生し、各対称分割電圧ユニットの第1のバッファの出力と第2のバッファの出力とは、それぞれ第1の電圧と第2の電圧に接続される次段の対称分割電圧ユニットの第1の入力端子と第2の入力端子に接続されることを特徴とする、調整可能バイアスガンマ訂正回路を提供する。
【0010】
また本発明のすべてのアスペクトにおいて、本発明は、複数の対称分割電圧ユニットを備え、各対称分割電圧ユニットにおいては、入力端子と第1の電圧との間に接続されるドローイング端子を有するバリスタと 自己のプラス入力端に接続されるドローイング端子と自己の出力端に接続されるマイナス入力端とを有する第1の増幅器と、第1の増幅器のマイナス入力端と自己のマイナス入力端との間に接続される第1の抵抗と自己のマイナス入力端と出力端との間に接続される第2の抵抗とを有する第2の増幅器と、第1および第2の増幅器の各出力からそれぞれ一対のプラスの駆動電圧とマイナスの駆動電圧を生成するために第2の増幅器のプラス入力端に接続される中心電圧と、を備えている。各対称分割電圧ユニットの第1の増幅器の出力は、次段の入力端子に接続され、第1の入力端子は第2の電圧に接続されることを特徴とする、調整可能バイアスガンマ訂正回路を提供する。
【0011】
上に述べた本発明のアスペクトと、それに伴う効果は、添付の図面と併せて以下の詳細な説明を参照することにより、より理解が深まり、より容易に認識できるようになる。
【0012】
図6は、本発明の第1の実施例によるガンマ訂正回路を概略的に示す図である。このガンマ訂正回路の接続関係を以下に説明する。
【0013】
ガンマ訂正回路は、複数の対称分割電圧ユニット10から成る。第1の対称分割電圧ユニット10では、抵抗(R1)、バリスタ(VR1)、および抵抗(R1)が、それぞれ電圧源(Vcc,VGnd)に接続される2つの入力端子間に直列に接続されている。バリスタ(VR1)の両端には、それぞれ2つのバッファ20、30が接続され、電圧をバリスタ(VR1)の両端から出力している。さらに、次段の対称分割電圧ユニットの入力端子は、前段のバッファの2つの出力端子に接続されている。このように、本発明の第1の実施例のガンマ訂正回路は、第1の対称分割電圧ユニット10,第2の対称分割電圧ユニット、・・・、第Nの対称分割電圧ユニットを備えて完成される。
【0014】
図6に示されるとおり、このガンマ訂正回路の中心電圧は(Vcc+VGnd)/2であるのは明らかである。第1の対称分割電圧ユニット10では、2つの抵抗が同じ抵抗値を有するため、+V1(プラスの駆動電圧)および−V1(マイナスの駆動電圧)で表される2つのバッファ20および30の出力は、バリスタ(VR1)がどのように調整されようとも、中心電圧を基準にして対称となる。同様に、前述したとおり、他の対称分割電圧ユニットは、対称的な順次減少プラス駆動電圧(+V2〜+VN)および順次増加マイナス駆動電圧(−V2〜−VN)を発生することができる。それぞれの対称分割電圧ユニットのバリスタの抵抗値を調整することにより、すべてのプラス駆動電圧(+V2〜+VN)およびマイナス駆動電圧(−V2〜−VN)を較正して得ることができ、またプラス及びマイナスの駆動電圧の対は、中心電圧を基準に対称となる。さらに、バリスタを調整しても、中心電圧がシフトすることがない。またさらに、対称分割電圧ユニットの数を増やすことにより、ガンマ訂正回路の駆動電圧をガンマ曲線に近づけることができる。
【0015】
図7は、本発明の第2の実施例のガンマ訂正回路を概略的に示す図である。このガンマ訂正回路の接続関係を以下に説明する。
【0016】
ガンマ訂正回路は、複数の対称分割電圧ユニット40から成る。第1の対称分割電圧ユニット40では、抵抗(R1)と、電界効果トランジスタ(FET)(T1)のソース及びドレインと、抵抗(R1)とが、それぞれが電圧源(Vcc,VGnd)に接続される2つの入力端子間に直列に接続される。FET(T1)のソース及びドレインにはそれぞれ2つのバッファ50、60が接続され、ソース端子及びドレイン端子から電圧を出力させている。さらに、次段の対称分割電圧ユニットの2つの入力端子は、前段のバッファの2つの出力端に接続されている。このように、本発明の第2の実施例のガンマ訂正回路は、第1の対称分割電圧ユニット40,第2の対称分割電圧ユニット、・・・、第Nの対称分割電圧ユニットを有し、完成する。
【0017】
図7に示すように、それぞれの対称分割電圧ユニットのFETは、ソース端子とドレイン端子との間に内部抵抗を有するものとして扱うことができ、内部抵抗の抵抗値はFETのゲート電圧を調整することによって制御できる。第1の実施例と同様に、すべて対称分割電圧ユニットは、対称的な順次減少プラス駆動電圧(+V1〜+VN)および順次増加マイナス駆動電圧(−V1〜−VN)を発生することができる。ゲート電圧を調整し、調整された内部抵抗を得ることにより、すべてのプラス駆動電圧(+V1〜+VN)およびマイナス駆動電圧(−V1〜−VN)を較正して得ることができ、またプラス及びマイナスの駆動電圧の対は、中心電圧を基準に対称となる。
【0018】
図8は、本発明の第3の実施例のガンマ訂正回路を概略的に示す図である。このガンマ訂正回路の接続関係を以下に説明する。
【0019】
ガンマ訂正回路は、複数の対称分割電圧ユニット70から成る。各対称分割電圧ユニット70は同じ接続構成であり、ドローイング端子を有するバリスタ、同じ抵抗値を有する2つの抵抗、および2つのオペアンプを備える。第1の対称分割電圧ユニット70のバリスタ(VR1)は、電圧源(Vcc,VGnd)に接続される入力端子の間に接続されている。第1のオペアンプ80のプラス入力端はバリスタ(VR1)のドローイング端子に接続され、マイナス入力端は第1のオペアンプ80の出力端に接続される。中心電圧(Vcom)は第2のオペアンプ90のプラス入力端に接続され、抵抗(R1)が第1のオペアンプ80と、第2のオペアンプ90の2つのマイナス入力端の間に接続され、他の抵抗(R1)が第2のオペアンプ90のマイナス入力端と出力端との間に接続される。さらに、次段の対称分割電圧ユニットの入力端子は前段の第1のオペアンプの出力端に接続される。このように、本発明の第3の実施例のガンマ訂正回路は第1の対称分割電圧ユニット70、第2の対称分割電圧ユニット、・・・、および第Nの対称分割電圧ユニットを有し、完成する。
【0020】
図8に示されるとおり、このガンマ訂正回路の中心電圧がVcomであるのは明らかである。第1の対称分割電圧ユニット70では、2つの抵抗が同じ抵抗値を有するため、+V1(プラスの駆動電圧)および−V1(マイナスの駆動電圧)で表される2つのオペアンプ80および90の出力は、バリスタ(VR1)がどのように調整されようとも、中心電圧を基準として対称となる。同様に、前述したとおり、他の対称分割電圧ユニットは、対称的な順次減少プラス駆動電圧(+V2〜+VN)および順次増加マイナス駆動電圧(−V2〜−VN)を発生することができる。それぞれの対称分割電圧ユニットのバリスタのドローイング端子の位置を調整することにより、すべてのプラス駆動電圧(+V2〜+VN)およびマイナス駆動電圧(−V2〜−VN)を較正して得ることができ、またプラス及びマイナスの駆動電圧の対は、中心電圧(Vcom)を基準に対称となる。さらに、バリスタを調整しても、中心電圧(Vcom)がシフトすることがない。またさらに、対称分割電圧ユニットの数を増やすことにより、ガンマ訂正回路の駆動電圧をガンマ曲線に近づけることができる。
【0021】
図9は、本発明の第4の実施例のガンマ訂正回路を概略的に示す図である。このガンマ訂正回路の接続関係を以下に説明する。
【0022】
第4の実施例と第3の実施例との違いは、各対称分割電圧ユニット100のバリスタが入力端子と電圧源(Vcc)の間に接続されていることである。第1の対称分割電圧ユニット100では、入力端子は接地されている。第4の実施例では、+V1(プラスの駆動電圧)および−V1(マイナスの駆動電圧)で表される2つの増幅器110および120の出力端は、中心電圧(Vcom)を基準にして対称である。同様に、他の対称分割電圧ユニットは、対称的な順次増加プラス駆動電圧(+V2〜+VN)および順次減少マイナス駆動電圧(−V2〜−VN)を発生することができる。さらに、第4の実施例と第3の実施例の出力の違いは、第3の実施例では対称分割電圧ユニットのプラスの駆動電圧が次段の対称分割電圧ユニットのものより高いのに対して、第4の実施例では対称分割電圧ユニットのプラスの駆動電圧が次段の対称分割電圧ユニットのものより低い、ということである。
【0023】
このように、本発明は、中心対称電圧を有する調整可能バイアスガンマ訂正回路と提供できるという効果がある。本発明では、バリスタ、トランジスタ、またはオペアンプをガンマ訂正回路に備えることにより、中心電圧を基準にして順次変化する複数のプラスおよびマイナスの対称分割電圧を得ることができる。
【0024】
さらに本発明は、中心対称電圧を有する調整可能バイアスガンマ訂正回路を提供できるという効果がある。本発明を用いることにより、ガンマ訂正回路は最低数の電圧源を用いながら最大限に調整可能な駆動電圧を発生することができる。
【0025】
前述した本発明の好適な実施例は、発明を限定するものではなく、発明を説明するためのものであることは、当業者には理解できよう。添付の請求項の範囲内で様々な変更や同様の構成を成すことが可能であり、このような修正を加えたり、同様の構成を成すために、添付の請求項は、最も広い範囲で解釈されるものとする。
【図面の簡単な説明】
【図1】液晶の透過率と、印加した駆動電圧とを示す図。
【図2】液晶の透過率とコード番号が直線的な関係にある場合を示す図。
【図3】液晶の透過率とコード番号のガンマ曲線を示す図。
【図4】固定比率抵抗を有する従来のガンマ訂正回路を概略的に示す図。
【図5】AC駆動システムで用いられる従来のガンマ訂正回路を概略的に示す図。
【図6】ガンマ訂正回路の第1の実施例を概略的に示す図。
【図7】ガンマ訂正回路の第2の実施例を概略的に示す図。
【図8】ガンマ訂正回路の第3の実施例を概略的に示す図。
【図9】ガンマ訂正回路の第4の実施例を概略的に示す図。[0001]
The present invention relates to a gamma correction circuit. More particularly, the present invention relates to the use of a varistor, transistor, or operational amplifier in a gamma correction circuit to obtain an adjustable bias gamma correction circuit having a centrally symmetric voltage.
[0002]
In an active matrix liquid crystal display (AM-LCD) system, the characteristic curve representing the relationship between the liquid crystal transmittance and the applied voltage is a non-linear curve as shown in FIG. In order to obtain a linear characteristic between the transmissivity of the liquid crystal and the code number, that is, a special relationship curve, as shown in FIG. Must be established. A curve in which all code numbers are mapped to a specific drive voltage as shown in FIG. 3 is called a gamma curve.
[0003]
In the AM-LCD system, the main function of the gamma correction circuit is to refer to the gamma curve to convert the code number into the corresponding driving voltage, thereby applying the driving voltage to the liquid crystal of the AM-LCD system. be able to. By using the gamma curve, the brightness, gradation, contrast, and color performance of the LCD can be adjusted. Therefore, the gamma curve defined by the gamma correction circuit is extremely important for the color quality of the LCD.
[0004]
In general, the larger the number of reference drive voltages applied from the gamma correction circuit, the smaller the error in approximating the gamma curve. In order to satisfy the high color quality of the display, 256 code numbers of 8-bit data are required. The 256 code number means that the display can display 256 gradations. Most preferably, the regulation circuit provides 256 reference voltage sources, but this is not possible. Further, since the nematic liquid crystal has AC drive characteristics, a 512 drive voltage of a positive 256 reference voltage and a negative 256 reference voltage needs to be supplied to the gamma correction circuit. FIG. 4 shows a conventional gamma correction circuit. Two types of voltages (V n , V n-1 ) are applied to a plurality of resistors (R 1 to R m ) connected in series. By adjusting the resistance value, a driving voltage (V r1 to V Rm−1 ) between two voltages (V n , V n −1 ) is obtained at each node. As shown in FIG. 1, each node is connected to a buffer, so the output of the buffer is the drive voltage. Thus, the input voltage can be reduced by using the divided voltage of the resistors connected in series.
[0005]
As shown in FIG. 5, in the AC drive circuit, a plurality of symmetrical resistors (R 1 to R m ) connected in series are connected to two input reference voltage terminals (V cc , V Gnd ), The open ends of the two resistors (R m ) are coupled together to form a center voltage node. As described above, the gamma correction circuit has a symmetric driving voltage (+ V 1 , −V 1 , + V 2 , −V 2 to + V m− with respect to the center voltage ((V cc + V Gnd ) / 2) and the center voltage. 1 , −V m−1 ). Even with a conventional gamma correction circuit, it is quite easy to obtain a drive voltage. However, if there is a change in one of the resistors connected in series, all drive voltages are affected and it is quite difficult to obtain a symmetrical drive voltage and a center voltage that require adjustment. Further, the asymmetric drive voltage causes a flickering phenomenon of the image and degrades the image quality.
[0006]
In order to meet the high color quality requirements of the display, it is necessary to obtain an accurate gamma curve. In order to approximate the gamma curve, it is necessary to increase the number of drive reference voltages. Therefore, there is a need for a gamma correction circuit that can generate a drive reference voltage that can be adjusted to the maximum while using a minimum number of voltage sources.
[0007]
Accordingly, it is an object of the present invention to provide an adjustable bias gamma correction circuit having a centrally symmetric voltage. In the present invention, by using a varistor, a transistor, or an operational amplifier in the gamma correction circuit, a plurality of positive and negative symmetrical drive voltages with respect to the center voltage are obtained.
[0008]
Another object of the present invention is to provide an adjustable bias gamma correction circuit having a centrally symmetric voltage. By utilizing the present invention, the gamma correction circuit can generate a maximally adjustable drive voltage with a minimum number of voltage sources.
[0009]
In all aspects of the present invention, the present invention includes a plurality of symmetrical divided voltage units, and in each symmetrical divided voltage unit, the first resistor, the resistance value control circuit, and the second resistor are connected to the first input terminal. The first end of the resistance value control circuit is connected to the input terminal of the first buffer, and the second end of the resistance value control circuit is connected to the input terminal of the second buffer. The output terminal of the first buffer and the output terminal of the second buffer generate a positive drive voltage and a negative drive voltage in pairs, respectively, and the output of the first buffer of each symmetrical divided voltage unit And the output of the second buffer are connected to the first input terminal and the second input terminal of the next-stage symmetrical divided voltage unit connected to the first voltage and the second voltage, respectively. Adjustable bias gamma correction circuit To provide.
[0010]
Further, in all aspects of the present invention, the present invention includes a plurality of symmetrical divided voltage units, wherein each symmetrical divided voltage unit includes a varistor having a drawing terminal connected between the input terminal and the first voltage; A first amplifier having a drawing terminal connected to its own positive input terminal and a negative input terminal connected to its own output terminal, and between the negative input terminal of the first amplifier and its own negative input terminal A second amplifier having a first resistor to be connected and a second resistor connected between its own negative input terminal and output terminal; and a pair of outputs from each output of the first and second amplifiers. And a center voltage connected to the positive input terminal of the second amplifier to generate a positive drive voltage and a negative drive voltage. An adjustable bias gamma correction circuit characterized in that the output of the first amplifier of each symmetrical divided voltage unit is connected to the input terminal of the next stage, and the first input terminal is connected to the second voltage. provide.
[0011]
The aspects of the invention described above and the attendant advantages will become better understood and more readily appreciated by reference to the following detailed description when taken in conjunction with the accompanying drawings.
[0012]
FIG. 6 schematically shows a gamma correction circuit according to the first embodiment of the present invention. The connection relationship of this gamma correction circuit will be described below.
[0013]
The gamma correction circuit includes a plurality of symmetrical divided voltage units 10. In the first symmetrical divided voltage unit 10, a resistor (R 1 ), a varistor (VR 1 ), and a resistor (R 1 ) are respectively connected between two input terminals connected to voltage sources (V cc , V Gnd ). Connected in series. Two
[0014]
As shown in FIG. 6, it is clear that the center voltage of this gamma correction circuit is (V cc + V Gnd ) / 2. In the first symmetrical divided voltage unit 10, since the two resistors have the same resistance value, the two
[0015]
FIG. 7 is a diagram schematically showing a gamma correction circuit according to a second embodiment of the present invention. The connection relationship of this gamma correction circuit will be described below.
[0016]
The gamma correction circuit includes a plurality of symmetrical
[0017]
As shown in FIG. 7, each symmetrical divided voltage unit FET can be treated as having an internal resistance between the source terminal and the drain terminal, and the resistance value of the internal resistance adjusts the gate voltage of the FET. Can be controlled. Similar to the first embodiment, all symmetrical divided voltage units generate a symmetrical sequentially decreasing plus driving voltage (+ V 1 to + V N ) and a sequentially increasing minus driving voltage (−V 1 to −V N ). Can do. By adjusting the gate voltage and obtaining the adjusted internal resistance, all positive drive voltages (+ V 1 to + V N ) and negative drive voltages (−V 1 to −V N ) can be calibrated and obtained, A pair of positive and negative drive voltages is symmetric with respect to the center voltage.
[0018]
FIG. 8 is a diagram schematically showing a gamma correction circuit according to a third embodiment of the present invention. The connection relationship of this gamma correction circuit will be described below.
[0019]
The gamma correction circuit includes a plurality of symmetrical
[0020]
As shown in FIG. 8, it is clear that the center voltage of this gamma correction circuit is Vcom . In the first symmetrical divided
[0021]
FIG. 9 is a diagram schematically showing a gamma correction circuit according to a fourth embodiment of the present invention. The connection relationship of this gamma correction circuit will be described below.
[0022]
The difference between the fourth embodiment and the third embodiment is that the varistor of each symmetrical divided
[0023]
As described above, the present invention can provide an adjustable bias gamma correction circuit having a centrally symmetric voltage. In the present invention, by providing a varistor, transistor, or operational amplifier in the gamma correction circuit, it is possible to obtain a plurality of positive and negative symmetrical divided voltages that change sequentially with respect to the center voltage.
[0024]
Furthermore, the present invention has the effect of providing an adjustable bias gamma correction circuit having a centrally symmetric voltage. By using the present invention, the gamma correction circuit can generate a drive voltage that can be adjusted to the maximum while using the minimum number of voltage sources.
[0025]
Those skilled in the art will appreciate that the preferred embodiments of the present invention described above are intended to illustrate the invention rather than to limit the invention. Various changes and similar arrangements may be made within the scope of the appended claims, and in order to make such modifications and similar arrangements, the appended claims are to be interpreted in the broadest scope. Shall be.
[Brief description of the drawings]
FIG. 1 is a diagram showing a transmittance of liquid crystal and an applied drive voltage.
FIG. 2 is a diagram showing a case where the transmittance of liquid crystal and the code number are in a linear relationship.
FIG. 3 is a diagram illustrating a gamma curve of liquid crystal transmittance and code number.
FIG. 4 is a diagram schematically showing a conventional gamma correction circuit having a fixed ratio resistor.
FIG. 5 is a diagram schematically showing a conventional gamma correction circuit used in an AC drive system.
FIG. 6 is a diagram schematically showing a first embodiment of a gamma correction circuit.
FIG. 7 is a diagram schematically showing a second embodiment of a gamma correction circuit.
FIG. 8 is a diagram schematically showing a third embodiment of a gamma correction circuit.
FIG. 9 is a diagram schematically showing a fourth embodiment of a gamma correction circuit.
Claims (1)
複数の対称分割電圧ユニットを備え、各対称分割電圧ユニットにおいては、ある抵抗値を有する第1の抵抗、バリスタ、前記抵抗値を有する第2の抵抗が第1の入力端子と第2の入力端子との間に直列に接続され、前記バリスタの第1端は第1のバッファの入力端に接続され、前記バリスタの第2端は第2のバッファの入力端に接続され、前記第1のバッファの出力端と前記第2のバッファの出力端とはそれぞれ前記プラスの駆動電圧と前記マイナスの駆動電圧とを対で発生し、各対称分割電圧ユニットの前記第1のバッファの出力と前記第2のバッファの出力とは、それぞれ後続の対称分割電圧ユニットの第1の入力端子と第2の入力端子に接続され、前記対称分割電圧ユニットの初段の前記第1の入力端子と前記第2の入力端子とはそれぞれ第1の電圧源と第2の電圧源とに接続されることを特徴とする、調整可能バイアスガンマ訂正回路。An adjustable bias gamma correction circuit for generating a plurality of positive and negative drive voltages referenced to a center voltage,
A plurality of symmetrical division voltage units are provided, and in each symmetrical division voltage unit, a first resistor having a certain resistance value, a varistor, and a second resistor having the resistance value are a first input terminal and a second input terminal. Are connected in series, the first end of the varistor is connected to the input end of the first buffer, the second end of the varistor is connected to the input end of the second buffer, and the first buffer And the output end of the second buffer generate the positive drive voltage and the negative drive voltage in pairs, respectively, and the output of the first buffer and the second output of each symmetrical divided voltage unit. Are respectively connected to the first input terminal and the second input terminal of the subsequent symmetrical divided voltage unit, and the first input terminal and the second input of the first stage of the symmetrical divided voltage unit What is a terminal? It is characterized in that it is connected to a first voltage source and second voltage source, an adjustable bias gamma correction circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001124538A JP3664989B2 (en) | 2001-04-23 | 2001-04-23 | Adjustable bias gamma correction circuit with centrally symmetric voltage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001124538A JP3664989B2 (en) | 2001-04-23 | 2001-04-23 | Adjustable bias gamma correction circuit with centrally symmetric voltage |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002328653A JP2002328653A (en) | 2002-11-15 |
JP3664989B2 true JP3664989B2 (en) | 2005-06-29 |
Family
ID=18973904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001124538A Expired - Fee Related JP3664989B2 (en) | 2001-04-23 | 2001-04-23 | Adjustable bias gamma correction circuit with centrally symmetric voltage |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3664989B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7495640B2 (en) * | 2001-03-12 | 2009-02-24 | Thomson Licensing | Reducing sparkle artifacts with post gamma correction slew rate limiting |
EP1652746A4 (en) | 2003-07-16 | 2008-11-26 | Toudai Tlo Ltd | Self-steering flatcar and railroad vehicle using having this self-steering flatcar applied thereto |
JP4193771B2 (en) * | 2004-07-27 | 2008-12-10 | セイコーエプソン株式会社 | Gradation voltage generation circuit and drive circuit |
KR101357302B1 (en) | 2007-10-12 | 2014-01-29 | 삼성전자주식회사 | apparatus and method of generating gradation voltage for X-axis symmetric gamma inversion |
-
2001
- 2001-04-23 JP JP2001124538A patent/JP3664989B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002328653A (en) | 2002-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4278510B2 (en) | Liquid crystal display device and driving method | |
US7023458B2 (en) | Display apparatus and driving device for displaying | |
JP3950988B2 (en) | Driving circuit for active matrix electroluminescent device | |
US9378689B2 (en) | Liquid crystal display and method of driving the same | |
US6359389B1 (en) | Flat panel display screen with programmable gamma functionality | |
KR100365496B1 (en) | Liquid Crystal Display Device having a Fine controlling Apparatus | |
US5796384A (en) | Gamma correction circuit of a liquid crystal display using a memory device | |
KR960009443B1 (en) | Drive circuit for display apparatus | |
US6778161B2 (en) | Central symmetric gamma voltage correction circuit | |
US6750839B1 (en) | Grayscale reference generator | |
US20090135116A1 (en) | Gamma reference voltage generating device and gamma voltage generating device | |
US7012591B2 (en) | Apparatus for converting a digital signal to an analog signal for a pixel in a liquid crystal display and method therefor | |
US6157334A (en) | Digital-analog converter, circuit board, electronic device and liquid crystal display device | |
US7079101B1 (en) | Liquid crystal display device and driving method therefor | |
JPS6271931A (en) | Liquid crystal driving circuit | |
US6424281B1 (en) | DAC with adjusting digital codes corresponded to reference voltages | |
KR100604915B1 (en) | Driving method and source driver for flat panel display using interpolation amplifier scheme | |
JPH05203918A (en) | Active matrix liquid crystal display device | |
CN1534359A (en) | Liquid crystal display device | |
US6680755B2 (en) | Adjustable biased gamma-correction circuit with central-symmetry voltage | |
JP2708380B2 (en) | Digital-to-analog converter for performing gamma correction and liquid crystal display | |
JP3664989B2 (en) | Adjustable bias gamma correction circuit with centrally symmetric voltage | |
US6956554B2 (en) | Apparatus for switching output voltage signals | |
KR100508038B1 (en) | Driving circuit for liquid crystal display device to adjust gradation voltage | |
KR0147119B1 (en) | The liquid crystal driving device for the leak current compensation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041015 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050330 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080408 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080408 Year of fee payment: 3 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080408 Year of fee payment: 3 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080408 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080408 Year of fee payment: 3 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080408 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |