JP2002319989A - Dc offset and phase correcting device and radio communication device - Google Patents
Dc offset and phase correcting device and radio communication deviceInfo
- Publication number
- JP2002319989A JP2002319989A JP2001121227A JP2001121227A JP2002319989A JP 2002319989 A JP2002319989 A JP 2002319989A JP 2001121227 A JP2001121227 A JP 2001121227A JP 2001121227 A JP2001121227 A JP 2001121227A JP 2002319989 A JP2002319989 A JP 2002319989A
- Authority
- JP
- Japan
- Prior art keywords
- offset
- feedback
- feedback system
- transmission
- phase correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Transmitters (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、無線通信システム
における送信電力増幅系のＤＣオフセット及び位相を自
動的に補正するＤＣオフセット・位相補正装置、及び同
補正装置を適用した無線通信装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a DC offset / phase correction device for automatically correcting a DC offset and a phase of a transmission power amplification system in a wireless communication system, and a radio communication device to which the correction device is applied.
【０００２】[0002]
【従来の技術】従来、無線通信システムにおける送信系
電力増幅器の非線形歪を補償する方法の一つとして、特
開平１０−１４５１４６号公報及び特開２０００−２２
８６４３号公報に記載されているようなアダプティブ・
プリディストーション方式（適応型プリディストーショ
ン方式）が知られている。アダプティブ・プリディスト
ーション方式（適応型プリディストーション方式）は、
電力増幅器で発生する非線形歪を補償するための歪を送
信信号に予め与えておくプリディストーション方式にお
いて、フィードバック系を加えることで温度変動等の環
境変化に伴う電力増幅器の特性変化に適応的に対応でき
るようにした方式である。2. Description of the Related Art Conventionally, as one method of compensating for nonlinear distortion of a transmission system power amplifier in a wireless communication system, Japanese Patent Application Laid-Open Nos. 10-145146 and 2000-22
No. 8643.
A pre-distortion method (adaptive pre-distortion method) is known. Adaptive predistortion (adaptive predistortion)
In the pre-distortion method, in which distortion to compensate for nonlinear distortion generated in the power amplifier is given to the transmission signal in advance, a feedback system is added to respond adaptively to changes in the characteristics of the power amplifier due to environmental changes such as temperature fluctuations. This is a method that can be used.
【０００３】図６は従来のＤＣオフセット補正装置を備
えた無線通信装置の要部ブロック構成図である。図６に
示す従来の無線通信装置は、送信系補償部６０１と、送
信系の手動オフセット補正部６０２と、ＤＡ変換器６０
３と、直交変調器６０４と、送信系ミキサ６０５と、パ
ワーアンプ（電力増幅器）６０６と、帰還系ミキサ６０
７と、直交復調器６０８と、ＡＤ変換器６０９と、帰還
系の手動オフセット補正部６１０と、電力分配器（方向
性結合器）６１１と、アンテナ６１２とからなる。そし
て、図６に示す従来の無線通信装置においては、各手動
オフセット補正部６０２，６１０で手動によりＤＣオフ
セット補正が行なわれている。FIG. 6 is a block diagram of a main part of a radio communication device provided with a conventional DC offset correction device. The conventional wireless communication apparatus shown in FIG. 6 includes a transmission system compensator 601, a transmission system manual offset corrector 602, and a DA converter 60.
3, a quadrature modulator 604, a transmission mixer 605, a power amplifier (power amplifier) 606, and a feedback mixer 60
7, a quadrature demodulator 608, an AD converter 609, a manual offset correction unit 610 of a feedback system, a power distributor (directional coupler) 611, and an antenna 612. In the conventional wireless communication device shown in FIG. 6, DC offset correction is manually performed in each of the manual offset correction units 602 and 610.
【０００４】[0004]
【発明が解決しようとする課題】従来のＤＣオフセット
補正装置を備えた無線通信装置では、手動でＤＣオフセ
ット補正を行なわなければならないため、高速、高精度
でこれらの補正を行なうことができないという課題があ
った。In a wireless communication apparatus equipped with a conventional DC offset correction device, the DC offset correction must be performed manually, so that these corrections cannot be performed at high speed and with high accuracy. was there.
【０００５】本発明はこのような課題を解決するために
なされたもので、自動的にＤＣオフセット補正を行なう
ことにより高精度で補正ができるとともに、自動的に位
相補正を行なうことにより高速で補正することができる
ＤＣオフセット・位相補正装置及び同装置を適用した無
線通信装置を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and it is possible to perform high-precision correction by automatically performing DC offset correction, and to perform high-speed correction by automatically performing phase correction. It is an object of the present invention to provide a DC offset / phase correction device capable of performing the above operation and a wireless communication device to which the device is applied.
【０００６】[0006]
【課題を解決するための手段】前記課題を解決するため
本発明に係るＤＣオフセット・位相補正装置は、送信系
と、送信系の出力の一部を帰還する帰還系、帰還系を介
して帰還した信号に基づいてＤＣオフセットの補償を行
なう演算処理系とを備えたＤＣオフセット・位相補正装
置であって、演算処理系は、帰還系ＤＣオフセットを検
出する帰還系ＤＣオフセット検出部と、前記帰還系ＤＣ
オフセットを補正する帰還系ＤＣオフセット補正部と、
帰還ループ内の位相を検出し補正を行なう位相補正部
と、送信系ＤＣオフセットを補正する送信系ＤＣオフセ
ット補正部とを備えてなる。In order to solve the above-mentioned problems, a DC offset / phase correction apparatus according to the present invention comprises a transmission system, a feedback system for feeding back a part of the output of the transmission system, and a feedback system via a feedback system. A DC offset / phase correction device comprising: an arithmetic processing system for compensating for a DC offset based on the obtained signal, wherein the arithmetic processing system comprises: System DC
A feedback DC offset correction unit for correcting the offset;
It comprises a phase correction unit for detecting and correcting the phase in the feedback loop, and a transmission DC offset correction unit for correcting the transmission DC offset.
【０００７】この構成により、２値ＤＣデータを送信
し、それを帰還して取り込んだデータを演算処理するこ
とで、自動的にＤＣオフセット補正及び位相補正を高速
・高精度で行なうことができる。With this configuration, the binary DC data is transmitted, the data is fed back, and the acquired data is subjected to the arithmetic processing, whereby the DC offset correction and the phase correction can be automatically performed with high speed and high accuracy.
【０００８】なお、ＤＣオフセット補正を毎フレーム行
なうことにより、温度変化や部品特性のばらつきなどの
環境変動も吸収することができ、ＤＣオフセット補正及
び位相補正をより高精度に行なうことができる。By performing DC offset correction for each frame, environmental fluctuations such as temperature changes and variations in component characteristics can be absorbed, and DC offset correction and phase correction can be performed with higher accuracy.
【０００９】また、帰還系は、電源供給制御信号に基づ
いて電源の供給が制御される帰還系ミキサと、直交復調
器と、ＡＤ変換器とを備える構成とすることで、帰還系
ＤＣオフセットを高精度で検出することができる。The feedback system includes a feedback mixer in which power supply is controlled based on a power supply control signal, a quadrature demodulator, and an AD converter. It can be detected with high accuracy.
【００１０】さらに、演算処理系は、２値ＤＣパターン
データとして（０，０）と、片側だけ既知の値ａとした
（ａ，０）と、をＤＣ値として出力し、送信系及び帰還
系を経て戻ってきたデータを演算処理することで、送信
系ＤＣオフセット及び帰還系ＤＣオフセットを高精度で
補正することができる。Further, the arithmetic processing system outputs (0, 0) as binary DC pattern data and (a, 0) having a known value a on one side as a DC value, and outputs the transmission system and the feedback system. By performing arithmetic processing on the data returned after the above, the transmission system DC offset and the feedback system DC offset can be corrected with high accuracy.
【００１１】また、本発明に係るＤＣオフセット・位相
補正装置は、送信系と、送信系の出力の一部を帰還する
帰還系、帰還系を介して帰還した信号に基づいてＤＣオ
フセットの補償を行なう演算処理系とを備えたＤＣオフ
セット・位相補正装置であって、帰還系は、電源供給制
御信号に基づいて電源の供給が制御される帰還系ミキサ
と、直交復調器と、ＡＤ変換器とを備え、演算処理系
は、電源供給制御信号の出力を制御するとともに、帰還
系を介して帰還されたデータから帰還系のＤＣオフセッ
トを検出する帰還系ＤＣオフセット検出部と、帰還系Ｄ
Ｃオフセットを補正する帰還系ＤＣオフセット補正部と
を備える。Further, the DC offset / phase correction apparatus according to the present invention provides a transmission system, a feedback system for feeding back a part of the output of the transmission system, and a DC offset compensation based on a signal fed back via the feedback system. A DC offset / phase correction device comprising: a feedback mixer for controlling power supply based on a power supply control signal; a quadrature demodulator; and an AD converter. An arithmetic processing system that controls the output of the power supply control signal and detects a DC offset of the feedback system from data fed back via the feedback system;
A feedback DC offset correction unit for correcting the C offset.
【００１２】この構成により、帰還系ＤＣオフセット補
正のみを高精度で行なうことができる。With this configuration, only the feedback system DC offset correction can be performed with high accuracy.
【００１３】さらに、本発明に係るＤＣオフセット・位
相補正装置は、送信系と、送信系の出力の一部を帰還す
る帰還系、帰還系を介して帰還した信号に基づいてＤＣ
オフセットの補償を行なう演算処理系とを備えたＤＣオ
フセット・位相補正装置であって、演算処理系は、２値
ＤＣパターンデータとして（０，０）と、片側だけ既知
の値ａとした（ａ，０）と、をＤＣ値として出力し、送
信系及び帰還系を経て戻ってきたデータを演算処理し
て、送信系ＤＣオフセット補正及び帰還系ＤＣオフセッ
ト補正を行なう。Further, the DC offset / phase correction apparatus according to the present invention comprises a transmission system, a feedback system for feeding back a part of the output of the transmission system, and a DC based on a signal fed back via the feedback system.
A DC offset / phase correction device including an arithmetic processing system for compensating offset, wherein the arithmetic processing system sets (0, 0) as binary DC pattern data and a known value a only on one side (a , 0) are output as DC values, and data returned via the transmission system and the feedback system are subjected to arithmetic processing to perform transmission system DC offset correction and feedback system DC offset correction.
【００１４】この構成により、送信系ＤＣオフセット及
び帰還系ＤＣオフセットを高精度で補正することができ
る。With this configuration, the transmission system DC offset and the feedback system DC offset can be corrected with high accuracy.
【００１５】そして、本発明に係るＤＣオフセット・位
相補正装置を無線通信装置に適用することで、送信電力
増幅系のＤＣオフセット及び位相を自動的に補正するこ
とのできる無線通信装置が提供できる。なお、無線通信
装置の具体例としては、移動体通信装置、基地局通信装
置、及び移動体通信装置と基地局通信装置とからなる無
線システム等を挙げることができる。By applying the DC offset / phase correction device according to the present invention to a wireless communication device, it is possible to provide a wireless communication device capable of automatically correcting the DC offset and phase of a transmission power amplification system. Note that specific examples of the wireless communication device include a mobile communication device, a base station communication device, and a wireless system including a mobile communication device and a base station communication device.
【００１６】また、本発明に係るＤＣオフセット・位相
補正装置は、送信系と、送信系の出力の一部を帰還する
帰還系、帰還系を介して帰還した信号に基づいて送信出
力の制御と歪補償を行なう適用型プリディストーション
方式の演算処理系とを備えたＤＣオフセット・位相補正
装置であって、演算処理系は、帰還系ＤＣオフセットを
検出する帰還系ＤＣオフセット検出部と、帰還系ＤＣオ
フセットを補正する帰還系ＤＣオフセット補正部と、帰
還ループ内の位相を検出し補正を行なう位相補正部と、
送信系ＤＣオフセットを補正する送信系ＤＣオフセット
補正部とを備える。Further, the DC offset / phase correction apparatus according to the present invention provides a transmission system, a feedback system for feeding back a part of the output of the transmission system, and a control of transmission output based on a signal fed back via the feedback system. What is claimed is: 1. A DC offset / phase correction apparatus comprising: an adaptive predistortion type arithmetic processing system for performing distortion compensation, wherein the arithmetic processing system includes a feedback DC offset detecting unit for detecting a feedback DC offset, and a feedback DC offset. A feedback DC offset correction unit for correcting the offset, a phase correction unit for detecting and correcting the phase in the feedback loop,
A transmission system DC offset correction unit that corrects the transmission system DC offset.
【００１７】この構成により、２値ＤＣデータを送信
し、それを帰還して取り込んだデータを演算処理するこ
とで、自動的にＤＣオフセット補正及び位相補正を高速
・高精度で行なうことができる。According to this configuration, by transmitting binary DC data, returning the binary DC data, and processing the captured data, DC offset correction and phase correction can be automatically performed with high speed and high accuracy.
【００１８】なお、ＤＣオフセット補正を毎フレーム行
なうことにより、温度変化や部品特性のばらつきなどの
環境変動も吸収することができ、ＤＣオフセット補正及
び位相補正をより高精度に行なうこともできる。By performing the DC offset correction for each frame, environmental fluctuations such as temperature changes and variations in component characteristics can be absorbed, and DC offset correction and phase correction can be performed with higher accuracy.
【００１９】さらに、帰還系は、電源供給制御信号に基
づいて電源の供給が制御される帰還系ミキサと、直交復
調器と、ＡＤ変換器とを備える構成とすることで、帰還
系ＤＣオフセットを高精度で検出することができる。Further, the feedback system includes a feedback mixer in which the supply of power is controlled based on a power supply control signal, a quadrature demodulator, and an AD converter. It can be detected with high accuracy.
【００２０】また、演算処理系は、２値ＤＣパターンデ
ータとして（０，０）と、片側だけ既知の値ａとした
（ａ，０）と、をＤＣ値として出力し、送信系及び帰還
系を経て戻ってきたデータを演算処理することで、送信
系ＤＣオフセット及び帰還系ＤＣオフセットを高精度で
補正することができる。The arithmetic processing system outputs (0, 0) as binary DC pattern data and (a, 0) having a known value a only on one side as a DC value, and outputs a transmission system and a feedback system. By performing arithmetic processing on the data returned after the above, the transmission system DC offset and the feedback system DC offset can be corrected with high accuracy.
【００２１】さらに、本発明に係るＤＣオフセット・位
相補正装置は、送信系と、送信系の出力の一部を帰還す
る帰還系、帰還系を介して帰還した信号に基づいて送信
出力の制御と歪補償を行なう適用型プリディストーショ
ン方式の演算処理系とを備えたＤＣオフセット・位相補
正装置であって、帰還系は、電源供給制御信号に基づい
て電源の供給が制御される帰還系ミキサと、直交復調器
と、ＡＤ変換器とを備え、演算処理系は、電源供給制御
信号の出力を制御するとともに、帰還系を介して帰還さ
れたデータから帰還系のＤＣオフセットを検出する帰還
系ＤＣオフセット検出部と、帰還系ＤＣオフセットを補
正する帰還系ＤＣオフセット補正部とを備える。Further, the DC offset / phase correction apparatus according to the present invention includes a transmission system, a feedback system for feeding back a part of the output of the transmission system, and a control of transmission output based on a signal fed back via the feedback system. A DC offset / phase correction device comprising an arithmetic processing system of an adaptive predistortion method for performing distortion compensation, wherein a feedback system includes a feedback mixer in which power supply is controlled based on a power supply control signal, A quadrature demodulator and an AD converter, wherein the arithmetic processing system controls the output of a power supply control signal and detects a DC offset of the feedback system from data fed back via the feedback system. It includes a detection unit and a feedback DC offset correction unit that corrects the feedback DC offset.
【００２２】この構成により、帰還系ＤＣオフセット補
正のみを高精度で行なうことができる。With this configuration, only the feedback system DC offset correction can be performed with high accuracy.
【００２３】また、本発明に係るＤＣオフセット・位相
補正装置は、送信系と、送信系の出力の一部を帰還する
帰還系、帰還系を介して帰還した信号に基づいて送信出
力の制御と歪補償を行なう適用型プリディストーション
方式の演算処理系とを備えたＤＣオフセット・位相補正
装置であって、演算処理系は、２値ＤＣパターンデータ
として（０，０）と、片側だけ既知の値ａとして（ａ，
０）をＤＣ値として出力し、送信系及び帰還系を経て戻
ってきたデータを演算処理して、送信系ＤＣオフセット
補正及び帰還系ＤＣオフセット補正を行なう。Further, the DC offset / phase correction apparatus according to the present invention includes a transmission system, a feedback system for feeding back part of the output of the transmission system, and a control of transmission output based on a signal fed back via the feedback system. A DC offset / phase correction device comprising an adaptive predistortion type arithmetic processing system for performing distortion compensation, wherein the arithmetic processing system includes (0, 0) as binary DC pattern data and a known value for only one side. As a (a,
0) is output as a DC value, and data returned via the transmission system and the feedback system is subjected to arithmetic processing to perform transmission system DC offset correction and feedback system DC offset correction.
【００２４】この構成により、送信系ＤＣオフセット及
び帰還系ＤＣオフセットを高精度で補正することができ
る。With this configuration, the DC offset of the transmission system and the DC offset of the feedback system can be corrected with high accuracy.
【００２５】そして、本発明に係るＤＣオフセット・位
相補正装置を無線通信装置に適用することで、送信電力
増幅系のＤＣオフセット及び位相を自動的に補正するこ
とのできる適用型プリディストーション方式の無線通信
装置を提供できる。By applying the DC offset / phase correction device according to the present invention to a wireless communication device, an adaptive predistortion type wireless device capable of automatically correcting the DC offset and phase of a transmission power amplification system. A communication device can be provided.
【００２６】なお、無線通信装置の具体例としては、移
動体通信装置、基地局通信装置、及び移動体通信装置と
基地局通信装置とからなる無線システム等を挙げること
ができる。Specific examples of the wireless communication device include a mobile communication device, a base station communication device, and a wireless system including a mobile communication device and a base station communication device.
【００２７】[0027]
【発明の実施の形態】以下、本発明の実施の形態を添付
図面に基づいて説明する。Embodiments of the present invention will be described below with reference to the accompanying drawings.
【００２８】（実施の形態１）図１は本発明に係るＤＣ
オフセット・位相補正装置を適用した無線通信装置の要
部ブロック構成図である。図１に示す無線通信装置は、
大きく分けて演算処理系１００と、送信系１１０と、帰
還系１２０とからなる。符号１３１はアンテナ、符号１
３２は電力分配器（方向性結合器）である。この無線通
信装置は、送信系１１０の出力信号の一部を電力分配器
（方向性結合器）１３２及び帰還系１２０を介して演算
処理系１００へ供給するフィードバック系を備えること
で、ＤＣオフセット補正及び位相補正を行なう構成とし
ている。(Embodiment 1) FIG. 1 shows a DC according to the present invention.
FIG. 2 is a block diagram of a main part of a wireless communication device to which the offset / phase correction device is applied. The wireless communication device shown in FIG.
It is roughly divided into an arithmetic processing system 100, a transmission system 110, and a feedback system 120. Reference numeral 131 denotes an antenna, and reference numeral 1
32 is a power distributor (directional coupler). This wireless communication apparatus includes a feedback system that supplies a part of an output signal of the transmission system 110 to the arithmetic processing system 100 via a power distributor (directional coupler) 132 and a feedback system 120, thereby achieving DC offset correction. And phase correction.
【００２９】演算処理系１００は、ＤＳＰ等を用いて構
成される。演算処理系１００は、帰還系ＤＣオフセット
を検出する帰還系ＤＣオフセット検出部１０１と、ＤＣ
オフセット検出部１０１の検出データに基づいてＤＣオ
フセット補正データ（送信系ＤＣオフセット補正データ
及び帰還系ＤＣオフセット補正データ）を算出する演算
部１０２と、演算部１０２から供給される帰還系ＤＣオ
フセット補正データに基づいて帰還系ＤＣオフセットを
補正する帰還系ＤＣオフセット補正部１０３と、帰還系
ＤＣオフセット補正部１０３から出力されるＤＣオフセ
ットされたデータに基づいてフィードバックループ内の
位相を検出して補正を行なう位相補正部１０４と、位相
補正部１０４の出力に基づいて送信出力レベル及び歪レ
ベルを補償する送信系補償部１０５と、演算部１０２か
ら供給される送信系ＤＣオフセット補正データに基づい
て送信系ＤＣオフセットを補正する送信系ＤＣオフセッ
ト補正部１０６を備える。The arithmetic processing system 100 is configured using a DSP or the like. The arithmetic processing system 100 includes a feedback system DC offset detection unit 101 that detects a feedback system DC offset,
An operation unit 102 that calculates DC offset correction data (transmission system DC offset correction data and feedback system DC offset correction data) based on the detection data of the offset detection unit 101, and feedback system DC offset correction data supplied from the operation unit 102 Feedback DC offset corrector 103 that corrects the feedback DC offset based on the DC offset, and detects and corrects the phase in the feedback loop based on the DC offset data output from feedback DC offset corrector 103. A phase correction unit 104, a transmission system compensation unit 105 for compensating a transmission output level and a distortion level based on the output of the phase correction unit 104, and a transmission system DC based on the transmission system DC offset correction data supplied from the calculation unit 102 The transmission DC offset correction unit 106 for correcting the offset Obtain.
【００３０】なお、ＤＣオフセットとは、ＤＡ変換器１
１１から直交変調器１１２の間、又、直交復調器１２２
からＡＤ変換器１２３の間で生じるＤＣ電圧のセンター
値のずれである。前者を送信系ＤＣオフセット、後者を
帰還系ＤＣオフセットと呼ぶ。無線システムにおいて、
ＤＣオフセットが生じるとデジタル的には送信データ
（または帰還データ）にある一定の値が加算されたよう
に見える。ＤＣオフセットはセンター値のずれであるの
で、この値がずれるとそのずれ分のパワーをもったもの
が送信されてしまう。Note that the DC offset means the DA converter 1
11 to the quadrature modulator 112 and the quadrature demodulator 122
From the center value of the DC voltage generated between the A / D converter 123 and the A / D converter 123. The former is called a transmission system DC offset, and the latter is called a feedback system DC offset. In wireless systems,
When a DC offset occurs, it appears digitally that a certain value has been added to transmission data (or feedback data). Since the DC offset is a deviation of the center value, if this value deviates, a signal having power corresponding to the deviation is transmitted.
【００３１】本発明に係るＤＣオフセット・位相補正装
置では、ＤＣオフセットを帰還系と送信系とに分離して
検出し、帰還系と送信系とのそれぞれに対してＤＣオフ
セットの補正を行なう。In the DC offset / phase correction device according to the present invention, the DC offset is separated and detected in the feedback system and the transmission system, and the DC offset is corrected for each of the feedback system and the transmission system.
【００３２】帰還系ＤＣオフセットの検出及び帰還系Ｄ
Ｃオフセットの補正は、演算処理系１００から供給され
る電源供給制御信号によって帰還系ミキサ１２１への電
源供給を切断した状態で行なう。帰還系ミキサ１２１へ
の電源供給を切断することで、帰還系１２０に入力され
る無線信号はなくなり、直交復調器１２２の出力には無
入力時のＤＣ電圧が出力される。この無入力時のＤＣ電
圧の値をＡＤ変換器１２３でデジタル信号へ変換し、帰
還系ＤＣオフセット検出部１０１に読み込む。Detection of feedback system DC offset and feedback system D
The correction of the C offset is performed in a state where the power supply to the feedback system mixer 121 is cut off by the power supply control signal supplied from the arithmetic processing system 100. By cutting off the power supply to the feedback system mixer 121, there is no radio signal input to the feedback system 120, and a DC voltage at the time of no input is output to the output of the quadrature demodulator 122. The value of the DC voltage at the time of no input is converted into a digital signal by the AD converter 123 and read into the feedback system DC offset detection unit 101.
【００３３】帰還系ＤＣオフセット検出部１０１は、読
み込んだ信号を平均化し、ＡＤ変換器１２３のＤＣセン
ター値との差を帰還系ＤＣオフセットと判断して検出す
る。検出した帰還系ＤＣオフセットから演算部１０２で
帰還データを算出し、帰還系ＤＣオフセット補正部１０
３で帰還データにＤＣオフセットを加減算することによ
り帰還系ＤＣオフセットの補正を行なう。The feedback system DC offset detection unit 101 averages the read signal and determines the difference between the read signal and the DC center value of the AD converter 123 as the feedback system DC offset. The operation section 102 calculates feedback data from the detected feedback system DC offset, and the feedback system DC offset correction section 10
In step 3, the feedback system DC offset is corrected by adding / subtracting the DC offset to / from the feedback data.
【００３４】ここで、 送信データ Ｔ＝（Ｔｉ，Ｔｑ） 帰還データ Ｒ＝（Ｒｉ，Ｒｑ） ＤＣオフセット Ｄ＝（Ｄｉ，Ｄｑ） 位相成分 Ｃ＝（Ｃｉ，Ｃｑ） とすると、以下の関係が成り立つ。 Ｒ＝（Ｔ＋Ｄ）・Ｃ これをＩ成分、Ｑ成分に分けて記述すると以下のように
なる。 （Ｒｉ，Ｒｑ）＝（Ｔｉ＋Ｄｉ，Ｔｑ＋Ｄｑ）・（Ｃ
ｉ，Ｃｑ） 故に、 Ｒｉ＝Ｃｉ（Ｔｉ＋Ｄｉ）−Ｃｑ（Ｔｑ＋Ｄｑ） ……（式１） Ｒｑ＝Ｃｑ（Ｔｉ＋Ｄｉ）＋Ｃｉ（Ｔｑ＋Ｄｑ） ……（式２）Here, assuming that transmission data T = (Ti, Tq) feedback data R = (Ri, Rq) DC offset D = (Di, Dq) phase component C = (Ci, Cq), the following relationship is established. . R = (T + D) · C If this is described separately for the I component and the Q component, the following is obtained. (Ri, Rq) = (Ti + Di, Tq + Dq) · (C
i, Cq) Therefore, Ri = Ci (Ti + Di) −Cq (Tq + Dq) (Equation 1) Rq = Cq (Ti + Di) + Ci (Tq + Dq) (Equation 2)
【００３５】送信系ＤＣオフセット補正については、帰
還系ＤＣオフセット補正の後に行なわれる。演算処理系
１００から供給される電源供給制御信号により帰還系ミ
キサ１２１の電源を投入後、演算処理系１００から２値
ＤＣパターンとして（０，０）と、片側信号のみ既知の
値（例えば（ａ，０））を出力する。The transmission system DC offset correction is performed after the feedback system DC offset correction. After the power of the feedback system mixer 121 is turned on by the power supply control signal supplied from the arithmetic processing system 100, the arithmetic processing system 100 sets (0, 0) as a binary DC pattern, and only one side signal has a known value (for example, (a , 0)).
【００３６】演算処理系１００から出力された２値ＤＣ
データは、ＤＡ変換器１１１、直交変調器１１２、送信
系ミキサ１１３、パワーアンプ１１４、電力分配器１３
２、及び帰還系ミキサ１２１を介して直交復調器１２２
に入力される。このとき直交復調器１２２から送信系Ｄ
Ｃ値と帰還系ＤＣ値が加算されたＤＣ値が出力される。
この値をＡＤ変換器１２３でデジタル信号に変換し、演
算処理系１００の帰還系ＤＣオフセット検出部１０１に
読み込む。読み込まれた信号を平均化し、帰還系ＤＣオ
フセットを検出し、演算部１０２で帰還データを算出す
る。Binary DC output from arithmetic processing system 100
The data includes a DA converter 111, a quadrature modulator 112, a transmission mixer 113, a power amplifier 114, a power distributor 13
2 and a quadrature demodulator 122 via a feedback mixer 121
Is input to At this time, the transmission system D
A DC value obtained by adding the C value and the feedback system DC value is output.
This value is converted into a digital signal by the AD converter 123 and read into the feedback DC offset detection unit 101 of the arithmetic processing system 100. The read signal is averaged, the feedback system DC offset is detected, and the operation unit 102 calculates feedback data.
【００３７】送信データがＴ１＝（０，０）とＴ２＝
（ａ，０）の時の帰還データがＲ１＝（Ｒ１ｉ，Ｒ１
ｑ）、Ｒ２＝（Ｒ２ｉ．Ｒ２ｑ）とすれば、式１，式２
は以下のようになる。 Ｒ１ｉ＝ＣｉＤｉ−ＣｑＤｑ ……（式３） Ｒ１ｑ＝ＣｑＤｉ＋ＣｉＤｑ ……（式４） Ｒ２ｉ＝Ｃｉ（Ｄｉ＋ａ）−ＣｑＤｑ ……（式５） Ｒ２ｑ＝Ｃｑ（Ｄｉ＋ａ）＋ＣｉＤｑ ……（式６）When the transmission data is T1 = (0,0) and T2 =
The feedback data at the time of (a, 0) is R1 = (R1i, R1
q), R2 = (R2i.R2q), Equations 1 and 2
Is as follows. R1i = CiDi-CqDq (Equation 3) R1q = CqDi + CiDq (Equation 4) R2i = Ci (Di + a) -CqDq (Equation 5) R2q = Cq (Di + a) + CiDq (Equation 6)
【００３８】式５−式３，式６−式４より Ｒ２ｉ−Ｒ１ｉ＝ａ・Ｃｉ Ｒ２ｑ−Ｒ１ｑ＝ａ・Ｃｑ ここで、Ｓｕｂｉ＝Ｒ２ｉ−Ｒ１ｉ、Ｓｕｂｑ＝Ｒ２ｑ
−Ｒ１ｑとすれば、位相成分Ｃは以下のようになる。 Ｃ＝（Ｃｉ，Ｃｑ）＝（Ｓｕｂｉ／ａ，Ｓｕｂｑ／ａ） このＣを式３，式４に代入してＤＣオフセットＤについ
て解くと以下のようになる。 Ｄｉ＝ａ（Ｓｕｂｉ・Ｒ１ｉ＋Ｓｕｂｑ・Ｒ１ｑ）／（Ｓｕｂｉ2 ＋Ｓｕｂ ｑ2 ） ……（式７） Ｄｑ＝ａ（Ｓｕｂｉ・Ｒ１ｑ−Ｓｕｂｑ・Ｒ１ｉ）／（Ｓｕｂｉ2 ＋Ｓｕｂ ｑ2 ） ……（式８）From Equations (5), (3) and (6), R2i−R1i = a · Ci R2q−R1q = a · Cq where, Subi = R2i−R1i, Subq = R2q
Assuming −R1q, the phase component C is as follows. C = (Ci, Cq) = (Subi / a, Subq / a) Substituting this C into Expressions 3 and 4 and solving for the DC offset D gives the following. Di = a (Subi · R1i + Subq · R1q) / (Subi 2 + Subq 2 ) (Equation 7) Dq = a (Subi · R1q−Subq · R1i) / (Subi 2 + Subq 2 ) (Equation 8)
【００３９】以上により送信データＴ１，Ｔ２、その帰
還データＲ１，Ｒ２がわかれば、自ずとＤＣオフセット
を求めることができ、送信系ＤＣオフセット補正部１０
６で送信データにＤＣオフセットを加減算することによ
り送信系ＤＣオフセットの補正を行なうことができる。If the transmission data T1 and T2 and the feedback data R1 and R2 are known as described above, the DC offset can be determined by itself, and the transmission system DC offset correction unit 10
In step 6, the DC offset of the transmission system can be corrected by adding / subtracting the DC offset to / from the transmission data.
【００４０】ＤＣオフセットは毎フレーム行ない、ＤＣ
オフセットを求めたフレームの次のフレームから反映す
る。The DC offset is performed every frame.
Reflect from the frame following the frame for which the offset was obtained.
【００４１】また、ＤＣオフセットの演算処理で位相補
正量が求められる。位相補正量は、ＤＣオフセットの算
出方法の途中経過で求められる数式を利用する。具体的
には、Ｃ＝（Ｃｉ，Ｃｑ）＝（Ｓｕｂｉ／ａ，Ｓｕｂｑ
／ａ）である。これは、位相変動量をθとしたときの
（ｃｏｓθ，ｓｉｎθ）に匹敵する。Further, the phase correction amount is obtained by the DC offset calculation processing. The amount of phase correction uses a mathematical expression obtained in the course of the DC offset calculation method. Specifically, C = (Ci, Cq) = (Subi / a, Subq
/ A). This is comparable to (cos θ, sin θ) when the phase fluctuation amount is θ.
【００４２】位相補正は、送信開始時に１回だけ行な
う。ＤＣオフセット補正の処理で得られるＳｕｂｉ，Ｓ
ｕｂｑを用いて演算部１０２では以下のような処理を行
なう。θを位相補正量とすれば、 ｔａｎθ＝Ｓｕｂｑ／Ｓｕｂｉ であるから θ＝ｔａｎ-1（Ｓｕｂｑ／Ｓｕｂｉ） となる。このθから正弦値と余弦値を求める。求めた正
弦値と余弦値を帰還データに演算する。この時のθは位
相成分なので実際の補正量は−θになる。The phase correction is performed only once at the start of transmission. Subi, S obtained by DC offset correction processing
The arithmetic unit 102 performs the following processing using ubq. If θ is the phase correction amount, then tan θ = Subq / Subi, so that θ = tan −1 (Subq / Subi). From this θ, the sine value and cosine value are obtained. The calculated sine and cosine values are calculated as feedback data. Since θ at this time is a phase component, the actual correction amount is −θ.
【００４３】これより、位相補正部１０４で位相補正後
の帰還データを（Ｒｉ’，Ｒｑ’）、帰還データを（Ｒ
ｉ，Ｒｑ）として以下のように補正量を乗算する。 （Ｒｉ’，Ｒｑ’）＝（ｃｏｓθ，−ｓｉｎθ）・（Ｒ
ｉ，Ｒｑ） 故に Ｒｉ’＝Ｒｉ・ｃｏｓθ＋Ｒｑ・ｓｉｎθ ……（式９） Ｒｑ’＝−Ｒｉ・ｓｉｎθ＋Ｒｑ・ｃｏｓθ ……（式１０） このように乗算することにより位相の補正を行なう。Thus, the feedback data after the phase correction by the phase correction unit 104 is (Ri ′, Rq ′) and the feedback data is (R
i, Rq) is multiplied by the correction amount as follows. (Ri ′, Rq ′) = (cos θ, −sin θ) · (R
i, Rq) Therefore, Ri ′ = Ri · cos θ + Rq · sin θ (Equation 9) Rq ′ = − Ri · sin θ + Rq · cos θ (Equation 10) The phase is corrected by multiplication as described above.
【００４４】以上の構成であるから図１に示したＤＣオ
フセット・位相補正装置は、高速かつ高精度で、ＤＣオ
フセット補正及び位相補正を自動的に行なうことができ
る。With the above configuration, the DC offset / phase correction device shown in FIG. 1 can automatically perform DC offset correction and phase correction at high speed and with high accuracy.
【００４５】なお、図１に示した実施の形態では、帰還
ループ（フィードバックループ）内にパワーアンプ１１
４を含んでいるが、パワーアンプ１１４を通さずに、送
信系ミキサ１１３から帰還系ミキサ１２１へ信号を供給
する構成としても、送信系ＤＣオフセットの補正及び帰
還系ＤＣオフセットの補正並びに位相補正を行なうこと
ができる。In the embodiment shown in FIG. 1, the power amplifier 11 is provided in a feedback loop (feedback loop).
However, even if the signal is supplied from the transmission system mixer 113 to the feedback system mixer 121 without passing through the power amplifier 114, the transmission system DC offset correction, the feedback system DC offset correction, and the phase correction can be performed. Can do it.
【００４６】（実施の形態２）図２は本発明に係るＤＣ
オフセット・位相補正装置の第２の実施形態を示すブロ
ック図である。図２において、演算処理系２００は、帰
還系ＤＣオフセットを検出する帰還系ＤＣオフセット検
出部２０１と、帰還系ＤＣオフセットを補正する帰還系
ＤＣオフセット補正部２０２と、送信出力レベル及び歪
レベルを補償する送信系補償部２０３とを備える。送信
系１１０及び帰還系１２０の構成は図１に示したものと
同じである。(Embodiment 2) FIG. 2 shows a DC according to the present invention.
It is a block diagram showing a 2nd embodiment of an offset / phase amendment device. In FIG. 2, an arithmetic processing system 200 includes a feedback system DC offset detection unit 201 that detects a feedback system DC offset, a feedback system DC offset correction unit 202 that corrects a feedback system DC offset, and compensates for a transmission output level and a distortion level. And a transmission system compensator 203 for performing the operation. The configurations of the transmission system 110 and the feedback system 120 are the same as those shown in FIG.
【００４７】以上の構成において、ＤＣオフセットは帰
還系と送信系に分けて考える。前述のように、 送信データ Ｔ＝（Ｔｉ，Ｔｑ） 帰還データ Ｒ＝（Ｒｉ，Ｒｑ） ＤＣオフセット Ｄ＝（Ｄｉ，Ｄｑ） 位相成分 Ｃ＝（Ｃｉ，Ｃｑ） とすると、以下の関係が成り立つ。 Ｒ＝（Ｔ＋Ｄ）・ＣIn the above configuration, the DC offset is considered separately for the feedback system and the transmission system. As described above, transmission data T = (Ti, Tq) feedback data R = (Ri, Rq) DC offset D = (Di, Dq) phase component C = (Ci, Cq), the following relationship is established. R = (T + D) · C
【００４８】これをＩ成分、Ｑ成分に分けて記述すると
以下のようになる。 （Ｒｉ，Ｒｑ）＝（Ｔｉ＋Ｄｉ，Ｔｑ＋Ｄｑ）・（Ｃ
ｉ，Ｃｑ） 故に、 Ｒｉ＝Ｃｉ（Ｔｉ＋Ｄｉ）−Ｃｑ（Ｔｑ＋Ｄｑ） ……（式１） Ｒｑ＝Ｃｑ（Ｔｉ＋Ｄｉ）＋Ｃｉ（Ｔｑ＋Ｄｑ） ……（式２）The following is a description of the I component and the Q component separately. (Ri, Rq) = (Ti + Di, Tq + Dq) · (C
i, Cq) Therefore, Ri = Ci (Ti + Di) −Cq (Tq + Dq) (Equation 1) Rq = Cq (Ti + Di) + Ci (Tq + Dq) (Equation 2)
【００４９】帰還系ＤＣオフセットの検出及び帰還系Ｄ
Ｃオフセットの補正は、演算処理系２００から供給され
る電源供給制御信号によって帰還系ミキサ１２１への電
源供給を切断した状態で行なう。帰還系ミキサ１２１へ
の電源供給を切断することで、帰還系１２０に入力され
る無線信号はなくなり、直交復調器１２２の出力には無
入力時のＤＣ電圧が出力される。この無入力時のＤＣ電
圧の値をＡＤ変換器１２３でデジタル信号へ変換し、帰
還系ＤＣオフセット検出部２０１に読み込む。Detection of feedback system DC offset and feedback system D
The correction of the C offset is performed in a state where the power supply to the feedback system mixer 121 is cut off by the power supply control signal supplied from the arithmetic processing system 200. By cutting off the power supply to the feedback system mixer 121, there is no radio signal input to the feedback system 120, and a DC voltage at the time of no input is output to the output of the quadrature demodulator 122. The value of the DC voltage at the time of no input is converted into a digital signal by the AD converter 123 and read into the feedback system DC offset detection unit 201.
【００５０】読み込まれた信号を平均化し、ＡＤ変換器
１２３のＤＣセンター値との差を帰還系ＤＣオフセット
と判断し検出する。検出された帰還系ＤＣオフセットは
帰還系ＤＣオフセット補正部２０２へ供給される。帰還
系ＤＣオフセット補正部２０２は、帰還データにＤＣオ
フセットを加減算することにより帰還系ＤＣオフセット
の補正を行なう。The read signal is averaged, and the difference from the DC center value of the AD converter 123 is determined and detected as a feedback system DC offset. The detected feedback DC offset is supplied to the feedback DC offset correction unit 202. The feedback system DC offset correction unit 202 corrects the feedback system DC offset by adding and subtracting a DC offset to and from the feedback data.
【００５１】以上の構成であるから図２に示したＤＣオ
フセット・位相補正装置は、高精度で帰還系ＤＣオフセ
ット補正を自動的に行なうことができる。With the above configuration, the DC offset / phase correction device shown in FIG. 2 can automatically perform the feedback system DC offset correction with high accuracy.
【００５２】（実施の形態３）図３は本発明に係るＤＣ
オフセット・位相補正装置の第３の実施形態を示すブロ
ック図である。図３において、演算処理系３００は、帰
還系ＤＣオフセットを検出する帰還系ＤＣオフセット検
出部３０１と、検出した帰還データを演算してＤＣオフ
セット補正データを算出する演算部３０２と、帰還系Ｄ
Ｃオフセットを補正する帰還系ＤＣオフセット補正部３
０３と、送信出力レベル及び歪レベルと補償する送信系
補償部３０４と、送信系オフセットを補正する送信系Ｄ
Ｃオフセット補正部３０５とを備える。送信系１１０及
び帰還系１２０の構成は図１に示したものと同じであ
る。(Embodiment 3) FIG. 3 shows a DC according to the present invention.
It is a block diagram showing a 3rd embodiment of an offset / phase amendment device. In FIG. 3, an arithmetic processing system 300 includes a feedback DC offset detection unit 301 that detects a feedback DC offset, an arithmetic unit 302 that calculates the detected feedback data to calculate DC offset correction data, and a feedback system D.
Feedback DC offset correction unit 3 for correcting C offset
03, a transmission system compensator 304 for compensating for the transmission output level and the distortion level, and a transmission system D for correcting the transmission system offset.
A C offset correction unit 305. The configurations of the transmission system 110 and the feedback system 120 are the same as those shown in FIG.
【００５３】以上の構成において、ＤＣオフセットは、
帰還系と送信系に分けて検出され、それぞれ補正され
る。前述したように、 送信データ Ｔ＝（Ｔｉ，Ｔｑ） 帰還データ Ｒ＝（Ｒｉ，Ｒｑ） ＤＣオフセット Ｄ＝（Ｄｉ，Ｄｑ） 位相成分 Ｃ＝（Ｃｉ，Ｃｑ） とすると、以下の関係が成り立つ。 Ｒ＝（Ｔ＋Ｄ）・ＣIn the above configuration, the DC offset is
The signals are detected separately for the feedback system and the transmission system, and are respectively corrected. As described above, transmission data T = (Ti, Tq) feedback data R = (Ri, Rq) DC offset D = (Di, Dq) phase component C = (Ci, Cq), the following relationship holds. R = (T + D) · C
【００５４】これをＩ成分、Ｑ成分に分けて記述すると
以下のようになる。 （Ｒｉ，Ｒｑ）＝（Ｔｉ＋Ｄｉ，Ｔｑ＋Ｄｑ）・（Ｃ
ｉ，Ｃｑ） 故に、 Ｒｉ＝Ｃｉ（Ｔｉ＋Ｄｉ）−Ｃｑ（Ｔｑ＋Ｄｑ） ……（式１） Ｒｑ＝Ｃｑ（Ｔｉ＋Ｄｉ）＋Ｃｉ（Ｔｑ＋Ｄｑ） ……（式２）This is described below by dividing it into an I component and a Q component. (Ri, Rq) = (Ti + Di, Tq + Dq) · (C
i, Cq) Therefore, Ri = Ci (Ti + Di) −Cq (Tq + Dq) (Equation 1) Rq = Cq (Ti + Di) + Ci (Tq + Dq) (Equation 2)
【００５５】帰還系ＤＣオフセットの検出及び帰還系Ｄ
Ｃオフセットの補正は、演算処理系３００から供給され
る電源供給制御信号によって帰還系ミキサ１２１への電
源供給を切断した状態で行なう。帰還系ミキサ１２１へ
の電源供給を切断することで、帰還系１２０に入力され
る無線信号はなくなり、直交復調器１２２の出力には無
入力時のＤＣ電圧が出力される。この無入力時のＤＣ電
圧の値をＡＤ変換器１２３でデジタル信号へ変換し、帰
還系ＤＣオフセット検出部３０１に読み込む。Detection of feedback system DC offset and feedback system D
The correction of the C offset is performed in a state where the power supply to the feedback system mixer 121 is cut off by the power supply control signal supplied from the arithmetic processing system 300. By cutting off the power supply to the feedback system mixer 121, there is no radio signal input to the feedback system 120, and a DC voltage at the time of no input is output to the output of the quadrature demodulator 122. The value of the DC voltage at the time of no input is converted into a digital signal by the AD converter 123 and read into the feedback DC offset detection unit 301.
【００５６】読み込まれた信号を平均化し、ＡＤ変換器
１２３のＤＣセンター値との差を帰還系ＤＣオフセット
と判断して検出する。検出した帰還系ＤＣオフセットか
ら演算部３０２で帰還データを算出し、帰還系ＤＣオフ
セット補正部３０３で帰還データにＤＣオフセットを加
減算することにより帰還系ＤＣオフセットの補正を行な
う。The read signal is averaged, and the difference from the DC center value of the AD converter 123 is determined as a feedback DC offset and detected. The operation unit 302 calculates feedback data from the detected feedback system DC offset, and the feedback system DC offset correction unit 303 corrects the feedback system DC offset by adding and subtracting a DC offset to and from the feedback data.
【００５７】送信系ＤＣオフセット補正については、帰
還系ＤＣオフセット補正の後に行なわれる。演算処理系
３００から供給される電源供給制御信号により帰還系ミ
キサ１２１の電源を投入後、演算処理系３００から２値
ＤＣパターンとして（０，０）と、片側信号のみ既知の
値（例えば（ａ，０））を出力する。演算処理系３００
から出力された２値ＤＣデータは、ＤＡ変換器１１１、
直交変調器１１２、送信系ミキサ１１３、パワーアンプ
１１４、電力分配器１３２、及び帰還系ミキサ１２１を
経て、直交復調器１２２に入力される。The transmission system DC offset correction is performed after the feedback system DC offset correction. After the power of the feedback mixer 121 is turned on by the power supply control signal supplied from the arithmetic processing system 300, the arithmetic processing system 300 sets (0, 0) as a binary DC pattern, and only one side signal has a known value (for example, (a , 0)). Arithmetic processing system 300
Is output from the DA converter 111,
The signal is input to a quadrature demodulator 122 via a quadrature modulator 112, a transmission mixer 113, a power amplifier 114, a power distributor 132, and a feedback mixer 121.
【００５８】このとき直交復調器１２２からは送信系Ｄ
Ｃ値と帰還系ＤＣ値が加算されたＤＣ値が出力される。
この値をＡＤ変換器１２３でデジタル信号に変換し、演
算処理系３００の帰還系ＤＣオフセット検出部３０１に
読み込む。読み込まれた信号を平均化し、帰還系ＤＣオ
フセットを検出し、演算部３０２で帰還データを算出す
る。At this time, the transmission system D
A DC value obtained by adding the C value and the feedback system DC value is output.
This value is converted into a digital signal by the AD converter 123 and read into the feedback DC offset detection unit 301 of the arithmetic processing system 300. The read signal is averaged, the feedback system DC offset is detected, and the operation unit 302 calculates feedback data.
【００５９】送信データがＴ１＝（０，０）とＴ２＝
（ａ，０）の時の帰還データがＲ１＝（Ｒ１ｉ，Ｒ１
ｑ）、Ｒ２＝（Ｒ２ｉ．Ｒ２ｑ）とすれば、式１，式２
は以下のようになる。 Ｒ１ｉ＝ＣｉＤｉ−ＣｑＤｑ ……（式３） Ｒ１ｑ＝ＣｑＤｉ＋ＣｉＤｑ ……（式４） Ｒ２ｉ＝Ｃｉ（Ｄｉ＋ａ）−ＣｑＤｑ ……（式５） Ｒ２ｑ＝Ｃｑ（Ｄｉ＋ａ）＋ＣｉＤｑ ……（式６）When the transmission data is T1 = (0,0) and T2 =
The feedback data at the time of (a, 0) is R1 = (R1i, R1
q), R2 = (R2i.R2q), Equations 1 and 2
Is as follows. R1i = CiDi-CqDq (Equation 3) R1q = CqDi + CiDq (Equation 4) R2i = Ci (Di + a) -CqDq (Equation 5) R2q = Cq (Di + a) + CiDq (Equation 6)
【００６０】式５−式３，式６−式４より Ｒ２ｉ−Ｒ１ｉ＝ａ・Ｃｉ Ｒ２ｑ−Ｒ１ｑ＝ａ・Ｃｑ ここで、Ｓｕｂｉ＝Ｒ２ｉ−Ｒ１ｉ、Ｓｕｂｑ＝Ｒ２ｑ
−Ｒ１ｑとすれば、位相成分Ｃは以下のようになる。 Ｃ＝（Ｃｉ，Ｃｑ）＝（Ｓｕｂｉ／ａ，Ｓｕｂｑ／ａ） このＣを式３，式４に代入してＤＣオフセットＤについ
て解くと以下のようになる。From the formulas (5), (3) and (6), R2i−R1i = a · Ci R2q−R1q = a · Cq where, Subi = R2i−R1i, Subq = R2q
Assuming −R1q, the phase component C is as follows. C = (Ci, Cq) = (Subi / a, Subq / a) Substituting this C into Expressions 3 and 4 and solving for the DC offset D gives the following.
【００６１】このＣを式３，式４に代入してＤＣオフセ
ットＤについて解くと以下のようになる。 Ｄｉ＝ａ（Ｓｕｂｉ・Ｒ１ｉ＋Ｓｕｂｑ・Ｒ１ｑ）／（Ｓｕｂｉ2 ＋Ｓｕｂ ｑ2 ） ……（式７） Ｄｑ＝ａ（Ｓｕｂｉ・Ｒ１ｑ−Ｓｕｂｑ・Ｒ１ｉ）／（Ｓｕｂｉ2 ＋Ｓｕｂ ｑ2 ） ……（式８）By substituting this C into Equations 3 and 4, and solving for the DC offset D, the following is obtained. Di = a (Subi · R1i + Subq · R1q) / (Subi 2 + Subq 2 ) (Equation 7) Dq = a (Subi · R1q−Subq · R1i) / (Subi 2 + Subq 2 ) (Equation 8)
【００６２】以上により送信データＴ１，Ｔ２、その帰
還データＲ１，Ｒ２が分かれば自ずとＤＣオフセットを
求めることができ、送信系ＤＣオフセットの補正を行な
うことができる。As described above, if the transmission data T1 and T2 and their feedback data R1 and R2 are known, the DC offset can be naturally obtained, and the transmission system DC offset can be corrected.
【００６３】ＤＣオフセットは毎フレーム行ない、ＤＣ
オフセットを求めたフレームの次のフレームから反映す
る。The DC offset is performed every frame.
Reflect from the frame following the frame for which the offset was obtained.
【００６４】このような構成にしたことにより、帰還系
ＤＣオフセット及び送信系ＤＣオフセットの双方を自動
的に高精度で補正することができる。With this configuration, both the feedback system DC offset and the transmission system DC offset can be automatically corrected with high accuracy.
【００６５】なお、図３に示した実施の形態では、帰還
ループ（フィードバックループ）内にパワーアンプ１１
４を含んでいるが、パワーアンプ１１４を通さずに、送
信系ミキサ１１３から帰還系ミキサ１２１へ信号を供給
する構成としても、送信系ＤＣオフセットの補正及び帰
還系ＤＣオフセットの補正並びに位相補正を行なうこと
ができる。In the embodiment shown in FIG. 3, the power amplifier 11 is provided in a feedback loop (feedback loop).
However, even if the signal is supplied from the transmission system mixer 113 to the feedback system mixer 121 without passing through the power amplifier 114, the transmission system DC offset correction, the feedback system DC offset correction, and the phase correction can be performed. Can do it.
【００６６】（実施の形態４）図４は本発明に係るＤＣ
オフセット・位相補正装置の第４の実施形態を示すブロ
ック図である。図４において、演算処理系４００は、帰
還系ＤＣオフセットを検出する帰還系ＤＣオフセット検
出部４０１と、検出した帰還データを演算してＤＣオフ
セット補正データを算出する演算部４０２と、帰還系Ｄ
Ｃオフセットを補正する帰還系ＤＣオフセット補正部４
０３と、ＤＣオフセット補正で得られるデータからルー
プ内の位相を検出して補正を行なう位相補正部４０４
と、送信系出力の一部を帰還する帰還系を有し、その帰
還系レベルを用いて送信出力の制御と歪補償を行なうプ
リディストーション部４０５と、送信系オフセットを補
正する送信系ＤＣオフセット補正部４０６とを備える。
送信系１１０及び帰還系１２０の構成は図１に示したも
のと同じである。(Embodiment 4) FIG. 4 shows a DC according to the present invention.
It is a block diagram showing a 4th embodiment of an offset / phase amendment device. In FIG. 4, an arithmetic processing system 400 includes a feedback system DC offset detection unit 401 for detecting a feedback system DC offset, an arithmetic unit 402 for calculating the detected feedback data to calculate DC offset correction data, and a feedback system D.
Feedback DC offset correction unit 4 for correcting C offset
03 and a phase correction unit 404 for detecting and correcting the phase in the loop from the data obtained by the DC offset correction.
And a pre-distortion unit 405 that has a feedback system that feeds back a part of the output of the transmission system and controls the transmission output and compensates for distortion using the feedback system level, and a transmission system DC offset correction that corrects the transmission system offset Unit 406.
The configurations of the transmission system 110 and the feedback system 120 are the same as those shown in FIG.
【００６７】以上の構成において、ＤＣオフセットは、
帰還系と送信系に分けて検出され、それぞれ補正され
る。前述したように、 送信データ Ｔ＝（Ｔｉ，Ｔｑ） 帰還データ Ｒ＝（Ｒｉ，Ｒｑ） ＤＣオフセット Ｄ＝（Ｄｉ，Ｄｑ） 位相成分 Ｃ＝（Ｃｉ，Ｃｑ） とすると、以下の関係が成り立つ。 Ｒ＝（Ｔ＋Ｄ）・ＣIn the above configuration, the DC offset is
The signals are detected separately for the feedback system and the transmission system, and are respectively corrected. As described above, transmission data T = (Ti, Tq) feedback data R = (Ri, Rq) DC offset D = (Di, Dq) phase component C = (Ci, Cq), the following relationship holds. R = (T + D) · C
【００６８】これをＩ成分、Ｑ成分に分けて記述すると
以下のようになる。 （Ｒｉ，Ｒｑ）＝（Ｔｉ＋Ｄｉ，Ｔｑ＋Ｄｑ）・（Ｃ
ｉ，Ｃｑ） 故に、 Ｒｉ＝Ｃｉ（Ｔｉ＋Ｄｉ）−Ｃｑ（Ｔｑ＋Ｄｑ） ……（式１） Ｒｑ＝Ｃｑ（Ｔｉ＋Ｄｉ）＋Ｃｉ（Ｔｑ＋Ｄｑ） ……（式２）This is described below by dividing it into an I component and a Q component. (Ri, Rq) = (Ti + Di, Tq + Dq) · (C
i, Cq) Therefore, Ri = Ci (Ti + Di) −Cq (Tq + Dq) (Equation 1) Rq = Cq (Ti + Di) + Ci (Tq + Dq) (Equation 2)
【００６９】帰還系ＤＣオフセットの検出及び帰還系Ｄ
Ｃオフセットの補正は、演算処理系４００から供給され
る電源供給制御信号によって帰還系ミキサ１２１への電
源供給を切断した状態で行なう。帰還系ミキサ１２１へ
の電源供給を切断することで、帰還系１２０に入力され
る無線信号はなくなり、直交復調器１２２の出力には無
入力時のＤＣ電圧が出力される。この無入力時のＤＣ電
圧の値をＡＤ変換器１２３でデジタル信号へ変換し、帰
還系ＤＣオフセット検出部４０１に読み込む。Detection of feedback system DC offset and feedback system D
The correction of the C offset is performed in a state where the power supply to the feedback system mixer 121 is cut off by the power supply control signal supplied from the arithmetic processing system 400. By cutting off the power supply to the feedback system mixer 121, there is no radio signal input to the feedback system 120, and a DC voltage at the time of no input is output to the output of the quadrature demodulator 122. The value of the DC voltage at the time of no input is converted into a digital signal by the AD converter 123 and read into the feedback system DC offset detection unit 401.
【００７０】読み込まれた信号を平均化し、ＡＤ変換器
１２３のＤＣセンター値との差を帰還系ＤＣオフセット
と判断して検出する。検出した帰還系ＤＣオフセットか
ら演算部４０２で帰還データを算出し、帰還系ＤＣオフ
セット補正部４０３で帰還データにＤＣオフセットを加
減算することにより帰還系ＤＣオフセットの補正を行な
う。The read signal is averaged, and the difference from the DC center value of the AD converter 123 is determined and detected as a feedback system DC offset. The operation unit 402 calculates feedback data from the detected feedback system DC offset, and the feedback system DC offset correction unit 403 performs correction of the feedback system DC offset by adding and subtracting a DC offset to and from the feedback data.
【００７１】送信系ＤＣオフセット補正については、帰
還系ＤＣオフセット補正の後に行なわれる。演算処理系
４００から供給される電源供給制御信号により帰還系ミ
キサ１２１の電源を投入後、演算処理系４００から２値
ＤＣパターンとして（０，０）と片側信号のみ既知の値
（例えば（ａ，０））を出力する。演算処理系４００か
ら出力された２値ＤＣデータは、ＤＡ変換器１１１、直
交変調器１１２、送信系ミキサ１１３、パワーアンプ１
１４、電力分配器１３２、及び帰還系ミキサ１２１を介
して直交復調器１２２に入力される。The transmission system DC offset correction is performed after the feedback system DC offset correction. After the power of the feedback mixer 121 is turned on by the power supply control signal supplied from the arithmetic processing system 400, the arithmetic processing system 400 outputs a binary DC pattern of (0, 0) and a known value (eg, (a, 0)) is output. The binary DC data output from the arithmetic processing system 400 includes a DA converter 111, a quadrature modulator 112, a transmission mixer 113, a power amplifier 1
14, a power divider 132, and a feedback mixer 121, and are input to the quadrature demodulator 122.
【００７２】このとき直交復調器１２２からは送信系Ｄ
Ｃ値と帰還系ＤＣ値が加算されたＤＣ値が出力される。
この値をＡＤ変換器１２３でデジタル信号に変換し、演
算処理系４００の帰還系ＤＣオフセット検出部４０１に
読み込む。読み込まれた信号を平均化し、帰還系ＤＣオ
フセットを検出し、演算部４０２で帰還データを算出す
る。At this time, the transmission system D
A DC value obtained by adding the C value and the feedback system DC value is output.
This value is converted into a digital signal by the AD converter 123 and read into the feedback DC offset detection unit 401 of the arithmetic processing system 400. The read signal is averaged, the feedback system DC offset is detected, and the operation unit 402 calculates feedback data.
【００７３】送信データがＴ１＝（０，０）とＴ２＝
（ａ，０）の時の帰還データがＲ１＝（Ｒ１ｉ，Ｒ１
ｑ）、Ｒ２＝（Ｒ２ｉ．Ｒ２ｑ）とすれば、式１，式２
は以下のようになる。 Ｒ１ｉ＝ＣｉＤｉ−ＣｑＤｑ ……（式３） Ｒ１ｑ＝ＣｑＤｉ＋ＣｉＤｑ ……（式４） Ｒ２ｉ＝Ｃｉ（Ｄｉ＋ａ）−ＣｑＤｑ ……（式５） Ｒ２ｑ＝Ｃｑ（Ｄｉ＋ａ）＋ＣｉＤｑ ……（式６）When the transmission data is T1 = (0,0) and T2 =
The feedback data at the time of (a, 0) is R1 = (R1i, R1
q), R2 = (R2i.R2q), Equations 1 and 2
Is as follows. R1i = CiDi-CqDq (Equation 3) R1q = CqDi + CiDq (Equation 4) R2i = Ci (Di + a) -CqDq (Equation 5) R2q = Cq (Di + a) + CiDq (Equation 6)
【００７４】式５−式３，式６−式４より Ｒ２ｉ−Ｒ１ｉ＝ａ・Ｃｉ Ｒ２ｑ−Ｒ１ｑ＝ａ・Ｃｑここで、Ｓｕｂｉ＝Ｒ２ｉ−
Ｒ１ｉ、Ｓｕｂｑ＝Ｒ２ｑ−Ｒ１ｑとすれば、位相成分
Ｃは以下のようになる。 Ｃ＝（Ｃｉ，Ｃｑ）＝（Ｓｕｂｉ／ａ，Ｓｕｂｑ／ａ）From the formulas (5), (3) and (6), R2i−R1i = a · Ci R2q−R1q = a · Cq where, Subi = R2i−
If R1i, Subq = R2q-R1q, the phase component C is as follows. C = (Ci, Cq) = (Subi / a, Subq / a)
【００７５】このＣを式３，式４に代入してＤＣオフセ
ットＤについて解くと以下のようになる。 Ｄｉ＝ａ（Ｓｕｂｉ・Ｒ１ｉ＋Ｓｕｂｑ・Ｒ１ｑ）／（Ｓｕｂｉ2 ＋Ｓｕｂ ｑ2 ） ……（式７） Ｄｑ＝ａ（Ｓｕｂｉ・Ｒ１ｑ−Ｓｕｂｑ・Ｒ１ｉ）／（Ｓｕｂｉ2 ＋Ｓｕｂ ｑ2 ） ……（式８）When this C is substituted into Expressions 3 and 4, and the DC offset D is solved, the following is obtained. Di = a (Subi · R1i + Subq · R1q) / (Subi 2 + Subq 2 ) (Equation 7) Dq = a (Subi · R1q−Subq · R1i) / (Subi 2 + Subq 2 ) (Equation 8)
【００７６】以上により送信データＴ１，Ｔ２、その帰
還データＲ１，Ｒ２が分かれば自ずとＤＣオフセットを
求めることができ、送信系ＤＣオフセットの補正を行な
うことができる。As described above, if the transmission data T1 and T2 and their feedback data R1 and R2 are known, the DC offset can be naturally obtained, and the transmission system DC offset can be corrected.
【００７７】ＤＣオフセットは毎フレーム行ない、ＤＣ
オフセットを求めたフレームの次のフレームから反映す
る。The DC offset is performed every frame.
Reflect from the frame following the frame for which the offset was obtained.
【００７８】このような構成にしたことにより、帰還系
ＤＣオフセット及び送信系ＤＣオフセットの双方を自動
的に高精度で補正することができる。With such a configuration, both the feedback system DC offset and the transmission system DC offset can be automatically corrected with high accuracy.
【００７９】また、ＤＣオフセットの演算処理で位相補
正量が求められる。位相補正量は、ＤＣオフセットの算
出方法の途中経過で求められる数式を利用する。具体的
には、Ｃ＝（Ｃｉ，Ｃｑ）＝（Ｓｕｂｉ／ａ，Ｓｕｂｑ
／ａ）である。これは、位相変動量をθとしたときの
（ｃｏｓθ，ｓｉｎθ）に匹敵する。The phase correction amount is obtained by the DC offset calculation process. The amount of phase correction uses a mathematical expression obtained in the course of the DC offset calculation method. Specifically, C = (Ci, Cq) = (Subi / a, Subq
/ A). This is comparable to (cos θ, sin θ) when the phase fluctuation amount is θ.
【００８０】位相補正は、送信開始時に１回だけ行な
う。ＤＣオフセット補正の処理で得られるＳｕｂｉ，Ｓ
ｕｂｑを用いて演算部１０２では以下のような処理を行
なう。θを位相補正量とすれば、 ｔａｎθ＝Ｓｕｂｑ／Ｓｕｂｉ であるから θ＝ａｔａｎ-1（Ｓｕｂｑ／Ｓｕｂｉ） となる。このθから正弦値と余弦値を求める。求めた正
弦値と余弦値を帰還データに演算する。この時のθは位
相成分なので実際の補正量は−θになる。The phase correction is performed only once at the start of transmission. Subi, S obtained by DC offset correction processing
The arithmetic unit 102 performs the following processing using ubq. If θ is the phase correction amount, then tan θ = Subq / Subi, so that θ = atan −1 (Subq / Subi). From this θ, the sine value and cosine value are obtained. The calculated sine and cosine values are calculated as feedback data. Since θ at this time is a phase component, the actual correction amount is −θ.
【００８１】これより、位相補正部４０４で位相補正後
の帰還データを（Ｒｉ’，Ｒｑ’）、帰還データを（Ｒ
ｉ，Ｒｑ）として以下のように補正量を乗算する。 （Ｒｉ’，Ｒｑ’）＝（ｃｏｓθ，−ｓｉｎθ）・（Ｒ
ｉ，Ｒｑ） 故に Ｒｉ’＝Ｒｉ・ｃｏｓθ＋Ｒｑ・ｓｉｎθ ……（式９） Ｒｑ’＝−Ｒｉ・ｓｉｎθ＋Ｒｑ・ｃｏｓθ ……（式１０） このように乗算することにより位相の補正を行なう。Thus, the feedback data after the phase correction by the phase correction unit 404 is (Ri ′, Rq ′), and the feedback data is (R
i, Rq) is multiplied by the correction amount as follows. (Ri ′, Rq ′) = (cos θ, −sin θ) · (R
i, Rq) Therefore, Ri ′ = Ri · cos θ + Rq · sin θ (Equation 9) Rq ′ = − Ri · sin θ + Rq · cos θ (Equation 10) The phase is corrected by multiplication as described above.
【００８２】このような構成にしたことにより、高速、
高精度でＤＣオフセット補正及び位相補正を自動的に行
なうことができる。With such a configuration, high speed,
DC offset correction and phase correction can be automatically performed with high accuracy.
【００８３】なお、図４に示した実施の形態では、帰還
ループ（フィードバックループ）内にパワーアンプ１１
４を含んでいるが、パワーアンプ１１４を通さずに、送
信系ミキサ１１３から帰還系ミキサ１２１へ信号を供給
する構成としても、送信系ＤＣオフセットの補正及び帰
還系ＤＣオフセットの補正並びに位相補正を行なうこと
ができる。In the embodiment shown in FIG. 4, the power amplifier 11 is provided in a feedback loop (feedback loop).
However, even if the signal is supplied from the transmission system mixer 113 to the feedback system mixer 121 without passing through the power amplifier 114, the transmission system DC offset correction, the feedback system DC offset correction, and the phase correction can be performed. Can do it.
【００８４】（実施の形態５）図５は本発明に係るＤＣ
オフセット・位相補正装置を採用した無線システム（無
線通信システム）のブロック図である。無線システム５
００は、移動局通信装置５０１と基地局通信装置５０２
とからなる。移動局通信装置５０１及び基地局通信装置
５０２は、本発明に係るＤＣオフセット・位相補正装置
をそれぞれ備えている。この構成でＤＣオフセット・位
相補正装置を用いた移動局通信装置５０１及び基地局通
信装置５０２で通信を行なうことにより、高速、高精度
でＤＣオフセット及び位相補正を行なうことができる。(Embodiment 5) FIG. 5 shows a DC according to the present invention.
1 is a block diagram of a wireless system (wireless communication system) employing an offset / phase correction device. Wireless system 5
00 indicates the mobile station communication device 501 and the base station communication device 502
Consists of The mobile station communication device 501 and the base station communication device 502 each include the DC offset / phase correction device according to the present invention. By performing communication with the mobile station communication device 501 and the base station communication device 502 using the DC offset / phase correction device in this configuration, DC offset and phase correction can be performed at high speed and with high accuracy.
【００８５】[0085]
【発明の効果】以上説明したように本発明によれば、無
線通信装置においてＤＣオフセット補正及び位相補正を
自動で行なうことができ、高速、高精度でＤＣオフセッ
ト補正及び位相補正を行なうことができる。As described above, according to the present invention, DC offset correction and phase correction can be automatically performed in a radio communication device, and DC offset correction and phase correction can be performed at high speed and with high accuracy. .
【図１】本発明に係るＤＣオフセット・位相補正装置
（第１の実施形態）のブロック構成図FIG. 1 is a block diagram of a DC offset / phase correction apparatus (first embodiment) according to the present invention.
【図２】本発明に係るＤＣオフセット・位相補正装置
（第２の実施形態）のブロック図FIG. 2 is a block diagram of a DC offset / phase correction device (second embodiment) according to the present invention.
【図３】本発明に係るＤＣオフセット・位相補正装置
（第３の実施形態）のブロック図FIG. 3 is a block diagram of a DC offset / phase correction device (third embodiment) according to the present invention.
【図４】本発明に係るＤＣオフセット・位相補正装置
（第４の実施形態）のブロック図FIG. 4 is a block diagram of a DC offset / phase correction device (fourth embodiment) according to the present invention.
【図５】本発明に係るＤＣオフセット・位相補正装置を
採用した無線システム（無線通信システム）のブロック
図FIG. 5 is a block diagram of a wireless system (wireless communication system) employing the DC offset / phase correction device according to the present invention.
【図６】従来のＤＣオフセット補正装置を備えた無線通
信装置の要部ブロック構成図FIG. 6 is a block diagram of a main part of a wireless communication device including a conventional DC offset correction device.
１００，２００，３００，４００ 演算処理系 １０１，２０１，３０１，４０１ 帰還系ＤＣオフセッ
ト検出部 １０２，３０２，４０２ 演算部 １０３，２０２，３０３，４０３ 帰還系ＤＣオフセッ
ト補正部 １０４，４０４ 位相補正部 １０５，２０３，３０４， 送信系補償部 １０６，３０５，４０６ 送信系ＤＣオフセット補正部 １１０ 送信系 １１１ ＤＡ変換器 １１２ 直交変調器 １１３ 送信系ミキサ １１４ パワーアンプ １２０ 帰還系 １２１ 帰還系ミキサ １２２ 直交復調器 １２３ ＡＤ変換器 １３１ アンテナ １３２ 電力分配器（方向性結合器） ４０５ プリディストーション部100, 200, 300, 400 Arithmetic processing system 101, 201, 301, 401 Feedback system DC offset detection unit 102, 302, 402 Operation unit 103, 202, 303, 403 Feedback system DC offset correction unit 104, 404 Phase correction unit 105 , 203, 304, transmission system compensation units 106, 305, 406 transmission system DC offset correction unit 110 transmission system 111 DA converter 112 quadrature modulator 113 transmission system mixer 114 power amplifier 120 feedback system 121 feedback system mixer 122 quadrature demodulator 123 AD converter 131 Antenna 132 Power divider (directional coupler) 405 Predistortion unit
───────────────────────────────────────────────────── フロントページの続き (72)発明者 北村 頼広 神奈川県横浜市港北区綱島東四丁目３番１ 号 松下通信工業株式会社内 (72)発明者 秋山 健 神奈川県横浜市港北区綱島東四丁目３番１ 号 松下通信工業株式会社内 (72)発明者 酒井原 邦彦 神奈川県横浜市港北区綱島東四丁目３番１ 号 松下通信工業株式会社内 Ｆターム(参考） 5K004 AA05 AA08 FD02 FD04 FF05 JD02 JD04 JF04 5K060 BB07 CC04 FF06 HH06 LL30 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Yorihiro Kitamura 4-3-1 Tsunashima Higashi, Kohoku-ku, Yokohama-shi, Kanagawa Prefecture Inside Matsushita Communication Industrial Co., Ltd. 3-1, Matsushita Communication Industrial Co., Ltd. (72) Inventor Kunihiko Sakaihara 4-3-1 Tsunashimahigashi, Kohoku-ku, Yokohama-shi, Kanagawa Prefecture F-term within Matsushita Communication Industrial Co., Ltd. JD02 JD04 JF04 5K060 BB07 CC04 FF06 HH06 LL30
Claims (14)
還する帰還系と、前記帰還系を介して帰還した信号に基
づいてＤＣオフセットの補償を行なう演算処理系と、を
備えたＤＣオフセット・位相補正装置であって、 前記演算処理系は、帰還系ＤＣオフセットを検出する帰
還系ＤＣオフセット検出部と、帰還系ＤＣオフセットを
補正する帰還系ＤＣオフセット補正部と、帰還ループ内
の位相を検出し、補正を行なう位相補正部と、送信系Ｄ
Ｃオフセットを補正する送信系ＤＣオフセット補正部
と、を備えたことを特徴とするＤＣオフセット・位相補
正装置。1. A transmission system, comprising: a feedback system for feeding back a part of the output of the transmission system; and an arithmetic processing system for compensating for a DC offset based on a signal fed back via the feedback system. A DC offset / phase correction device, wherein the arithmetic processing system includes: a feedback DC offset detection unit that detects a feedback DC offset; a feedback DC offset correction unit that corrects the feedback DC offset; A phase correction unit for detecting and correcting the phase, and a transmission system D
A DC offset / phase correction device comprising: a transmission system DC offset correction unit for correcting a C offset.
することを特徴とする請求項１記載のＤＣオフセット・
位相補正装置。2. The DC offset correction according to claim 1, wherein the DC offset correction is performed for each frame.
Phase correction device.
いて電源の供給が制御される帰還系ミキサと、直交復調
器と、ＡＤ変換器と、を備えたことを特徴とする請求項
１記載のＤＣオフセット・位相補正装置。3. The feedback system according to claim 1, wherein the feedback system includes a feedback system mixer whose power supply is controlled based on a power supply control signal, a quadrature demodulator, and an AD converter. The DC offset and phase correction device according to the above description.
ータとして（０，０）と、片側だけ既知の値ａとした
（ａ，０）と、をＤＣ値として出力し、前記送信系及び
前記帰還系を経て戻ってきたデータを演算処理し、送信
系ＤＣオフセット補正及び帰還系ＤＣオフセット補正を
行なうことを特徴とする請求項１記載のＤＣオフセット
・位相補正装置。4. The arithmetic processing system outputs (0, 0) as binary DC pattern data and (a, 0) having a known value a only on one side as a DC value. 2. The DC offset / phase correction device according to claim 1, wherein data returned via the feedback system is arithmetically processed, and a transmission DC offset correction and a feedback DC offset correction are performed.
還する帰還系と、前記帰還系を介して帰還した信号に基
づいてＤＣオフセットの補償を行なう演算処理系と、を
備えたＤＣオフセット・位相補正装置であって、 前記帰還系は、電源供給制御信号に基づいて電源の供給
が制御される帰還系ミキサと、直交復調器と、ＡＤ変換
器とを備え、 前記演算処理系は、電源供給制御信号の出力を制御する
とともに、前記帰還系を介して帰還されたデータから前
記帰還系のＤＣオフセットを検出する帰還系ＤＣオフセ
ット検出部と、帰還系ＤＣオフセットを補正する帰還系
ＤＣオフセット補正部と、を備えたことを特徴とするＤ
Ｃオフセット・位相補正装置。5. A transmission system, comprising: a feedback system for feeding back a part of the output of the transmission system; and an arithmetic processing system for compensating for a DC offset based on a signal fed back via the feedback system. A DC offset / phase correction device, wherein the feedback system includes a feedback mixer in which power supply is controlled based on a power supply control signal, a quadrature demodulator, and an AD converter; A feedback system DC offset detector for controlling the output of a power supply control signal and detecting a DC offset of the feedback system from data fed back via the feedback system, and a feedback system for correcting the feedback system DC offset And a DC offset correction unit.
C offset / phase correction device.
還する帰還系、前記帰還系を介して帰還した信号に基づ
いてＤＣオフセットの補償を行なう演算処理系と、を備
えたＤＣオフセット・位相補正装置であって、 前記演算処理系は、２値ＤＣパターンデータとして
（０，０）と、片側だけ既知の値ａとした（ａ，０）
と、をＤＣ値として出力し、前記送信系及び前記帰還系
を経て戻ってきたデータを演算処理して、送信系ＤＣオ
フセット補正及び帰還系ＤＣオフセット補正を行なうこ
とを特徴とするＤＣオフセット・位相補正装置。6. A DC system comprising: a transmission system; a feedback system for feeding back a part of the output of the transmission system; and an arithmetic processing system for compensating for a DC offset based on a signal fed back via the feedback system. An offset / phase correction device, wherein the arithmetic processing system sets (0, 0) as binary DC pattern data and a known value a only on one side (a, 0).
And DC data output from the transmission system and the feedback system, and processing the data returned through the transmission system and the feedback system to perform DC offset correction for the transmission system and DC offset correction for the feedback system. Correction device.
フセット・位相補正装置を備えたことを特徴とする無線
通信装置。7. A wireless communication device comprising the DC offset / phase correction device according to claim 1.
還する帰還系、前記帰還系を介して帰還した信号に基づ
いて送信出力の制御と歪補償を行なう適用型プリディス
トーション方式の演算処理系と、を備えたＤＣオフセッ
ト・位相補正装置であって、 前記演算処理系は、帰還系ＤＣオフセットを検出する帰
還系ＤＣオフセット検出部と、帰還系ＤＣオフセットを
補正する帰還系ＤＣオフセット補正部と、帰還ループ内
の位相を検出し補正を行なう位相補正部と、送信系ＤＣ
オフセットを補正する送信系ＤＣオフセット補正部と、
を備えたことを特徴とするＤＣオフセット・位相補正装
置。8. A transmission system, a feedback system for feeding back a part of the output of the transmission system, and an adaptive predistortion system for controlling transmission output and compensating for distortion based on a signal fed back via the feedback system. A DC offset / phase correction device comprising: an operation processing system, wherein the operation processing system includes a feedback system DC offset detection unit that detects a feedback system DC offset, and a feedback system DC offset that corrects the feedback system DC offset. A correction unit, a phase correction unit for detecting and correcting the phase in the feedback loop, and a transmission system DC
A transmission DC offset correction unit for correcting the offset,
A DC offset / phase correction device comprising:
することを特徴とする請求項８記載のＤＣオフセット・
位相補正装置。9. The DC offset correction according to claim 8, wherein the DC offset correction is performed for each frame.
Phase correction device.
づいて電源の供給が制御される帰還系ミキサと、直交復
調器と、ＡＤ変換器と、を備えたことを特徴とする請求
項８記載のＤＣオフセット・位相補正装置。10. The feedback system according to claim 8, wherein the feedback system includes a feedback system mixer whose power supply is controlled based on a power supply control signal, a quadrature demodulator, and an AD converter. The DC offset and phase correction device according to the above.
データとして（０，０）と、片側だけ既知の値ａとした
（ａ，０）と、をＤＣ値として出力し、前記送信系及び
前記帰還系を経て戻ってきたデータを演算処理して、送
信系ＤＣオフセット補正及び帰還系ＤＣオフセット補正
を行なうことを特徴とする請求項８記載のＤＣオフセッ
ト・位相補正装置。11. The arithmetic processing system outputs (0, 0) as binary DC pattern data and (a, 0) having a known value a only on one side as a DC value, and outputs the transmission system and 9. The DC offset / phase correction device according to claim 8, wherein data returned via the feedback system is arithmetically processed to perform DC offset correction for the transmission system and DC offset correction for the feedback system.
帰還する帰還系、前記帰還系を介して帰還した信号に基
づいて送信出力の制御と歪補償を行なう適用型プリディ
ストーション方式の演算処理系と、を備えたＤＣオフセ
ット・位相補正装置であって、 前記帰還系は、電源供給制御信号に基づいて電源の供給
が制御される帰還系ミキサと、直交復調器と、ＡＤ変換
器と、を備え、 前記演算処理系は、前記電源供給制御信号の出力を制御
するとともに、前記帰還系を介して帰還されたデータか
ら帰還系のＤＣオフセットを検出する帰還系ＤＣオフセ
ット検出部と、帰還系ＤＣオフセットを補正する帰還系
ＤＣオフセット補正部と、を備えたことを特徴とするＤ
Ｃオフセット・位相補正装置。12. A transmission system, a feedback system for feeding back a part of the output of the transmission system, and an adaptive predistortion system for controlling transmission output and compensating for distortion based on a signal fed back via the feedback system. A DC offset / phase correction device comprising: an arithmetic processing system, wherein the feedback system includes a feedback system mixer whose power supply is controlled based on a power supply control signal, a quadrature demodulator, and an AD converter. Wherein the arithmetic processing system controls the output of the power supply control signal, and detects a DC offset of the feedback system from the data fed back via the feedback system, A feedback system DC offset correction unit for correcting the feedback system DC offset.
C offset / phase correction device.
帰還する帰還系、前記帰還系を介して帰還した信号に基
づいて送信出力の制御と歪補償を行なう適用型プリディ
ストーション方式の演算処理系と、を備えたＤＣオフセ
ット・位相補正装置であって、 前記演算処理系は、２値ＤＣパターンデータとして
（０，０）と、片側だけ既知の値ａとした（ａ，０）
と、をＤＣ値として出力し、前記送信系及び前記帰還系
を経て戻ってきたデータを演算処理して、送信系ＤＣオ
フセット補正及び帰還系ＤＣオフセット補正を行なうこ
とを特徴とするＤＣオフセット・位相補正装置。13. A transmission system, a feedback system for feeding back part of the output of the transmission system, and an adaptive predistortion system for controlling transmission output and compensating for distortion based on a signal fed back via the feedback system. A DC offset / phase correction device comprising: an arithmetic processing system, wherein the arithmetic processing system sets (0, 0) as binary DC pattern data and a known value a only on one side (a, 0).
And DC data output from the transmission system and the feedback system, and processing the data returned through the transmission system and the feedback system to perform DC offset correction for the transmission system and DC offset correction for the feedback system. Correction device.
Ｃオフセット・位相補正装置を備えたことを特徴とする
無線通信装置。14. The D according to claim 8, wherein
A wireless communication device comprising a C offset / phase correction device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001121227A JP2002319989A (en) | 2001-04-19 | 2001-04-19 | Dc offset and phase correcting device and radio communication device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001121227A JP2002319989A (en) | 2001-04-19 | 2001-04-19 | Dc offset and phase correcting device and radio communication device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002319989A true JP2002319989A (en) | 2002-10-31 |
Family
ID=18971147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001121227A Pending JP2002319989A (en) | 2001-04-19 | 2001-04-19 | Dc offset and phase correcting device and radio communication device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002319989A (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005025167A1 (en) * | 2003-09-05 | 2005-03-17 | Fujitsu Limited | Offset compensation device |
| WO2005081488A1 (en) * | 2004-02-24 | 2005-09-01 | Advantest Corporation | Quadrature modulation apparatus, method, program and recording medium |
| JP2006115463A (en) * | 2004-09-17 | 2006-04-27 | Hitachi Kokusai Electric Inc | Distortion compensation quadrature modulator and radio transmitter |
| US7109778B2 (en) | 2003-10-29 | 2006-09-19 | Matsushita Electric Industrial Co., Ltd. | DC-offset transient response cancel system |
| JP2006287877A (en) * | 2005-04-05 | 2006-10-19 | Matsushita Electric Ind Co Ltd | Linearizer |
| JP2007116240A (en) * | 2005-10-18 | 2007-05-10 | Anritsu Corp | Digital modulation signal generating apparatus |
| JP2007208380A (en) * | 2006-01-31 | 2007-08-16 | Fujitsu Ltd | Dc offset correction apparatus and method thereof |
| JP2008535388A (en) * | 2005-04-01 | 2008-08-28 | フリースケール セミコンダクター インコーポレイテッド | System and method for DC offset correction in transmit baseband |
| WO2013112220A1 (en) * | 2012-01-24 | 2013-08-01 | Litepoint Corporation | System and method of maintaining correction of dc offsets in frequency down-converted data signals |
| JP2014187514A (en) * | 2013-03-22 | 2014-10-02 | Fujitsu Ltd | Modulation device and modulation method |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04291829A (en) * | 1991-03-20 | 1992-10-15 | Fujitsu Ltd | Distortion compensation circuit |
| JPH09181787A (en) * | 1995-12-26 | 1997-07-11 | Hitachi Denshi Ltd | Radio equipment |
| JPH1079693A (en) * | 1996-09-03 | 1998-03-24 | Matsushita Electric Ind Co Ltd | Transmitter |
| JPH10136048A (en) * | 1996-10-29 | 1998-05-22 | Hitachi Denshi Ltd | Negative feedback amplifier |
| JPH11196140A (en) * | 1998-01-05 | 1999-07-21 | Hitachi Denshi Ltd | Power amplifier |
| JP2000244596A (en) * | 1999-02-23 | 2000-09-08 | Japan Radio Co Ltd | Transmitter with training function |
| JP2000278345A (en) * | 1999-03-26 | 2000-10-06 | Matsushita Electric Ind Co Ltd | Modulation/demodulation device |
-
2001
- 2001-04-19 JP JP2001121227A patent/JP2002319989A/en active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04291829A (en) * | 1991-03-20 | 1992-10-15 | Fujitsu Ltd | Distortion compensation circuit |
| JPH09181787A (en) * | 1995-12-26 | 1997-07-11 | Hitachi Denshi Ltd | Radio equipment |
| JPH1079693A (en) * | 1996-09-03 | 1998-03-24 | Matsushita Electric Ind Co Ltd | Transmitter |
| JPH10136048A (en) * | 1996-10-29 | 1998-05-22 | Hitachi Denshi Ltd | Negative feedback amplifier |
| JPH11196140A (en) * | 1998-01-05 | 1999-07-21 | Hitachi Denshi Ltd | Power amplifier |
| JP2000244596A (en) * | 1999-02-23 | 2000-09-08 | Japan Radio Co Ltd | Transmitter with training function |
| JP2000278345A (en) * | 1999-03-26 | 2000-10-06 | Matsushita Electric Ind Co Ltd | Modulation/demodulation device |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005025167A1 (en) * | 2003-09-05 | 2005-03-17 | Fujitsu Limited | Offset compensation device |
| WO2005025168A1 (en) * | 2003-09-05 | 2005-03-17 | Fujitsu Limited | Offset compensation device |
| US7848449B2 (en) | 2003-09-05 | 2010-12-07 | Fujitsu Limited | Offset compensation device |
| US7109778B2 (en) | 2003-10-29 | 2006-09-19 | Matsushita Electric Industrial Co., Ltd. | DC-offset transient response cancel system |
| US7944989B2 (en) | 2004-02-24 | 2011-05-17 | Advantest Corporation | Quadrature modulation apparatus, method, program, and recording medium |
| WO2005081488A1 (en) * | 2004-02-24 | 2005-09-01 | Advantest Corporation | Quadrature modulation apparatus, method, program and recording medium |
| JP2006115463A (en) * | 2004-09-17 | 2006-04-27 | Hitachi Kokusai Electric Inc | Distortion compensation quadrature modulator and radio transmitter |
| JP4574471B2 (en) * | 2004-09-17 | 2010-11-04 | 株式会社日立国際電気 | Distortion compensated quadrature modulator and radio transmitter |
| JP2008535388A (en) * | 2005-04-01 | 2008-08-28 | フリースケール セミコンダクター インコーポレイテッド | System and method for DC offset correction in transmit baseband |
| JP2006287877A (en) * | 2005-04-05 | 2006-10-19 | Matsushita Electric Ind Co Ltd | Linearizer |
| JP4557863B2 (en) * | 2005-10-18 | 2010-10-06 | アンリツ株式会社 | Digital modulation signal generator |
| JP2007116240A (en) * | 2005-10-18 | 2007-05-10 | Anritsu Corp | Digital modulation signal generating apparatus |
| KR100843051B1 (en) | 2006-01-31 | 2008-07-01 | 후지쯔 가부시끼가이샤 | Dc offset correction device and method |
| JP2007208380A (en) * | 2006-01-31 | 2007-08-16 | Fujitsu Ltd | Dc offset correction apparatus and method thereof |
| WO2013112220A1 (en) * | 2012-01-24 | 2013-08-01 | Litepoint Corporation | System and method of maintaining correction of dc offsets in frequency down-converted data signals |
| US8537942B2 (en) | 2012-01-24 | 2013-09-17 | Litepoint Corporation | System and method of maintaining correction of DC offsets in frequency down-converted data signals |
| JP2014187514A (en) * | 2013-03-22 | 2014-10-02 | Fujitsu Ltd | Modulation device and modulation method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7102430B2 (en) | Efficient method and means for integration of power control and predistortion in a transmitter | |
| JP2967699B2 (en) | Transmission device | |
| US8077799B2 (en) | Apparatus and method to adjust a phase and frequency of a digital signal | |
| EP0881807B1 (en) | Tansmitter with linearised amplifier | |
| US20020058486A1 (en) | Communications systems | |
| JP2002319989A (en) | Dc offset and phase correcting device and radio communication device | |
| US7904045B2 (en) | Phase detector comprising a switch configured to select a phase offset closest to a phase of an amplifier | |
| US6519293B1 (en) | Radio transmitter and radio communication method | |
| JPH10136048A (en) | Negative feedback amplifier | |
| WO2008023414A1 (en) | Polar modulation transmission apparatus and polar modulation transmission method | |
| KR20020075216A (en) | Compensating method and circuit of non-linear distortion | |
| JP2010527202A (en) | Linear RF amplifier with polar feedback | |
| US20040004516A1 (en) | Power amplifier distortion compensation apparatus and method thereof | |
| JP2002094394A (en) | Transmitter and transmission output control method | |
| JP3669497B2 (en) | Transmitting apparatus and automatic gain control method thereof | |
| JP2003298429A (en) | Nonlinear distortion compensator | |
| JP3407243B2 (en) | Wireless device and distortion compensation method | |
| JPH10145146A (en) | Nonlinear distortion compensating device | |
| JPH04291829A (en) | Distortion compensation circuit | |
| US7403747B2 (en) | Tuning a station | |
| JPH10150394A (en) | Nonlinear distortion compensation device | |
| JP5258545B2 (en) | Transmitter and signal processing method | |
| JP2001326541A (en) | Device for changing amplitude and phase | |
| JP6801514B2 (en) | Feedback amplifier and transmitter using it | |
| JP5258621B2 (en) | Transmitter and signal processing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070313 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090812 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090911 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090915 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100518 |