JP2002315346A - Monitoring method for cpu computation time in power converter - Google Patents
Monitoring method for cpu computation time in power converterInfo
- Publication number
- JP2002315346A JP2002315346A JP2001114289A JP2001114289A JP2002315346A JP 2002315346 A JP2002315346 A JP 2002315346A JP 2001114289 A JP2001114289 A JP 2001114289A JP 2001114289 A JP2001114289 A JP 2001114289A JP 2002315346 A JP2002315346 A JP 2002315346A
- Authority
- JP
- Japan
- Prior art keywords
- pwm
- cpu
- output
- pulse
- data calculation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Inverter Devices (AREA)
- Protection Of Static Devices (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、電動機を駆動する
電力変換装置のCPU演算時間監視方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for monitoring a CPU operation time of a power converter for driving an electric motor.
【0002】[0002]
【従来の技術】電力変換装置のCPU演算時間監視方法
としては、PWMパルスのパルス幅を演算する演算手段
とこの演算結果に基づきパルス信号を生成するパルス生
成手段の動作を監視する方法が考えられ、特開平6−1
69575公報において開示されている。前記公報で
は、この演算手段とこのパルス生成手段をそれぞれ独立
して動作する2個のマイクロコンピュータから構成する
ことにより、演算手段とパルス生成手段の動作を監視
し、異常と判断した場合に、出力パルスを停止させると
共に、上位の処理装置に通知する。2. Description of the Related Art As a method of monitoring the CPU operation time of a power conversion device, a method of monitoring the operation of a pulse generating means for generating a pulse signal based on a result of the calculation and a pulse width of a PWM pulse can be considered. JP-A-6-1
No. 69575. In the above publication, the operation means and the pulse generation means are constituted by two microcomputers which operate independently of each other, so that the operation of the operation means and the pulse generation means is monitored, and when it is determined that the operation is abnormal, the output is outputted. The pulse is stopped and the host processor is notified.
【0003】[0003]
【発明が解決しようとする課題】ところが、上記公報で
は、2個のマイクロコンピュータから構成しているた
め、小形軽機械市場における小形化、低価格化の市場ニ
ーズにこたえる電力変換装置のCPU演算時間監視方法
としては、妥当ではないという問題があった。さらに、
CPU演算時間を上位の処理装置に通知しないため、C
PU演算時間をオンラインでモニタしたり、故障診断用
のトレースバックを行うことができないという問題があ
った。そこで本発明は1個のマイクロコンピュータから
構成することにより、CPU演算時間の監視をオンライ
ンで行うと共に、このCPU演算時間を上位の処理装置
に通知し、また、異常と判断した場合に、出力パルスを
遮断すると共に、上位の処理装置に通知することを目的
とする。However, in the above-mentioned publication, since it is composed of two microcomputers, the CPU operation time of the power conversion device to meet the market needs for miniaturization and price reduction in the miniature light machine market. There was a problem that it was not appropriate as a monitoring method. further,
Since the CPU processing time is not notified to the upper processing unit, C
There is a problem that the PU operation time cannot be monitored online or trace-back for failure diagnosis cannot be performed. Therefore, the present invention comprises a single microcomputer to monitor the CPU operation time on-line, notify the CPU operation time to a higher-level processing device, and output an output pulse when it is determined to be abnormal. And to notify a higher-level processing device.
【0004】[0004]
【課題を解決するための手段】上記問題を解決するた
め、本発明は、上位の処理装置より受信した周波数指令
に従って出力電圧指令を演算し、前記周波数指令と出力
電圧指令より出力電圧の基本波成分に相当する信号波の
変調度とスイッチングの基準となる搬送波の一周期毎に
進む位相角を演算するPWMデータ演算手段と、この演
算手段の出力である前記変調度と位相角に基づきPWM
パルスのパルス幅を演算し、PWMパルスを生成するP
WMパルス生成手段を備えた電力変換装置の演算時間監
視方法において、前記PWMパルス生成手段で前記PW
Mデータ演算手段のCPU演算時間を監視することを特
徴とする電力変換装置のCPU演算時間監視方法。前記
PWMデータ演算手段は、演算の開始時と終了時にウォ
ッチドッグタイマ手段のカウント値を読込むことにより
PWMデータ演算手段のCPU演算時間を計算し、この
CPU演算時間をPWMパルス生成手段に通知すると共
に、上位の処理装置に通知することを特徴とする請求項
1に記載の電力変換装置のCPU演算時間監視方法。前
記PWMパルス生成手段は、PWMデータ演算手段のC
PU演算時間を監視し、前記CPU演算時間があらかじ
め設定した所定の時間範囲外の場合に、PWMデータ演
算手段を異常と判断し、PWMパルス生成手段の出力パ
ルスを遮断すると共に、上位の処理装置に通知すること
を特徴とする請求項1に記載の電力変換装置のCPU演
算時間監視方法。前記PWMデータ演算手段は、演算の
終了時にウォッチドッグタイマ手段のカウント値を読込
んだ直後に前記ウォッチドッグタイマ手段のカウント値
をクリアすることを特徴とする請求項1に記載の電力変
換装置のCPU演算時間監視方法。前記ウォッチドッグ
タイマ手段のカウント値があらかじめ設定した所定のカ
ウント値より大きくなった場合に、前記PWMデータ演
算手段を異常と判断し、PWMパルス生成手段の出力パ
ルスを遮断すると共に、上位の処理装置に通知すること
を特徴とする請求項1に記載の電力変換装置のCPU演
算時間監視方法。PWMデータ演算手段及びPWMパル
ス生成手段は、1個のマイクロコンピュータから構成す
ることを特徴とする請求項1に記載の電力変換装置のC
PU演算時間監視方法。PWMデータ演算手段、PWM
パルス生成手段及びウォッチドッグタイマ手段は、1個
のマイクロコンピュータから構成することを特徴とする
請求項1に記載の電力変換装置のCPU演算時間監視方
法。In order to solve the above-mentioned problems, the present invention calculates an output voltage command according to a frequency command received from a host processor, and calculates a fundamental wave of an output voltage from the frequency command and the output voltage command. PWM data calculating means for calculating a modulation degree of a signal wave corresponding to a component and a phase angle which advances every one cycle of a carrier wave serving as a reference for switching, and a PWM based on the modulation degree and the phase angle which are outputs of the calculating means.
Calculate the pulse width of the pulse to generate a PWM pulse
In the method for monitoring the operation time of a power conversion device provided with a WM pulse generation means,
A CPU operation time monitoring method for a power converter, wherein the CPU operation time of an M data operation unit is monitored. The PWM data calculation means calculates the CPU calculation time of the PWM data calculation means by reading the count value of the watchdog timer means at the start and end of the calculation, and notifies the PWM pulse generation means of the CPU calculation time. 2. The method according to claim 1, wherein a notification is sent to a host processor. The PWM pulse generation means is a PWM data calculation means.
The PU operation time is monitored, and when the CPU operation time is out of a predetermined time range, the PWM data operation means is determined to be abnormal, the output pulse of the PWM pulse generation means is cut off, and 2. The method according to claim 1, wherein the notification is sent to the CPU. 2. The power conversion apparatus according to claim 1, wherein the PWM data calculation means clears the count value of the watchdog timer means immediately after reading the count value of the watchdog timer means at the end of the calculation. CPU calculation time monitoring method. When the count value of the watchdog timer means is larger than a predetermined count value set in advance, the PWM data calculation means is determined to be abnormal, and the output pulse of the PWM pulse generation means is cut off. 2. The method according to claim 1, wherein the notification is sent to the CPU. 2. The power conversion device according to claim 1, wherein the PWM data calculation unit and the PWM pulse generation unit are configured by one microcomputer.
PU operation time monitoring method. PWM data calculation means, PWM
2. The method according to claim 1, wherein the pulse generator and the watchdog timer are configured by a single microcomputer.
【0005】[0005]
【発明の実施の形態】以下、本発明の実施例を図に基づ
いて説明する。図1に、本発明のCPU演算時間監視方
法を説明するためのシステム構成を示す。1はシーケン
サなどの上位の処理装置、7は電動機、6は電動機を制
御する電力変換装置の主回路、5はゲートドライブ回
路、8はPWMパルス生成手段3と、PWMデータ演算
手段2とウォッチドックタイマ手段4からなるマイクロ
コンピュータである。電力変換装置は主回路6とゲート
ドライブ回路5とマイクロコンピュータ8とから構成さ
れる。図においては電源電圧や制御電源等の電源を省略
して示している。PWMパルス生成手段3はPWMパル
ス幅演算手段3−1とPWMパルス出力設定手段3−2
とPWMパルス出力遮断手段3−3とCPU演算時間監
視手段3−4とから構成される。次にPWMデータ演算
手段2は入出力インターフェース2−1と出力電圧指令
演算手段2−2と信号波演算手段2−3とCPU演算時
間計算手段2−4とから構成される。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows a system configuration for explaining a CPU operation time monitoring method of the present invention. 1 is a higher-level processing device such as a sequencer, 7 is a motor, 6 is a main circuit of a power converter for controlling the motor, 5 is a gate drive circuit, 8 is a PWM pulse generating means 3, a PWM data calculating means 2, and a watchdog. It is a microcomputer including timer means 4. The power converter includes a main circuit 6, a gate drive circuit 5, and a microcomputer 8. In the figure, power supplies such as a power supply voltage and a control power supply are omitted. The PWM pulse generating means 3 includes a PWM pulse width calculating means 3-1 and a PWM pulse output setting means 3-2.
And PWM pulse output cutoff means 3-3 and CPU operation time monitoring means 3-4. Next, the PWM data calculation means 2 comprises an input / output interface 2-1, an output voltage command calculation means 2-2, a signal wave calculation means 2-3, and a CPU calculation time calculation means 2-4.
【0006】本システムは、電力変換装置を統括するP
LC(Program Logic Controllerシーケンサ)や操作パ
ネルなどの上位の処理装置1であり、インバータなどの
電力変換装置へ周波数指令を出力する。前記処理装置1
からの周波数指令信号10を受信して出力電圧の基本波
成分に相当する信号波の変調度14とスイッチングの基
準となる搬送波の一周期毎に進む位相角15を演算する
と共に、CPU演算時間11を計算するPWMデータ演
算手段2、前記PWMデータ演算手段2から出力される
変調度14と位相角15に基づきPWMパルスのパルス
幅を演算し、PWMパルス19を生成すると共に、前記
PWMデータ演算手段2から出力されるCPU演算時間
11を監視するPWMパルス生成手段3、前記PWMデ
ータ演算手段2の動作を監視するウォッチドッグタイマ
手段4、前記PWMパルス生成手段3から出力されるP
WMパルス19に従って主回路6のパワー半導体素子を
スイッチングさせて、電動機7を駆動するゲートドライ
ブ回路5から成る。前記PWMデータ演算手段2、PW
Mパルス生成手段3及びウォッチドッグタイマ手段4
は、1個のマイクロコンピュータ8から構成されてい
る。[0006] The present system uses a P which controls the power converter.
It is a host processor 1 such as an LC (Program Logic Controller sequencer) or an operation panel, and outputs a frequency command to a power converter such as an inverter. The processing device 1
, And calculates a modulation degree 14 of a signal wave corresponding to a fundamental wave component of an output voltage and a phase angle 15 advancing every one cycle of a carrier serving as a switching reference, and a CPU calculation time 11. The PWM data calculating means 2 calculates the PWM pulse width based on the modulation factor 14 and the phase angle 15 output from the PWM data calculating means 2 to generate a PWM pulse 19 and the PWM data calculating means PWM pulse generating means 3 for monitoring the CPU calculation time 11 output from the CPU 2, watchdog timer means 4 for monitoring the operation of the PWM data calculating means 2, and P output from the PWM pulse generating means 3.
The gate drive circuit 5 drives the electric motor 7 by switching the power semiconductor elements of the main circuit 6 according to the WM pulse 19. PWM data calculation means 2, PWM
M pulse generating means 3 and watchdog timer means 4
Is composed of one microcomputer 8.
【0007】前記上位の処理装置1は、PLC(シーケ
ンサ)や操作パネルなどであり、電動機7の速度を演算
して、この速度に相当する周波数指令信号10を前記P
WMデータ演算手段2の入出力インタフェース2−1に
出力する。また、前記処理装置1は、前記入出力インタ
フェース2−1から出力されるCPU演算時間11とC
PU異常通知12を入力して、これらの情報を表示器で
モニタさせたり、故障診断用のトレースバックデータと
して記憶したりする。前記PWMデータ演算手段2は、
前記入出力インタフェース2−1を介して入力される前
記周波数指令信号10に対応する出力電圧指令13を演
算する出力電圧指令演算手段2−2、前記周波数指令信
号10と前記出力電圧指令13から出力電圧の基本波成
分に相当する信号波の変調度14とスイッチングの基準
となる搬送波の一周期毎に進む位相角15を演算する信
号波演算手段2−3、前記ウォッチドッグタイマ手段4
のカウント値16を読込むことにより前記PWMデータ
演算手段2のCPU演算時間を計算し、この計算したC
PU演算時間11を前記PWMパルス生成手段3と前記
入出力インタフェース2−1に出力すると共に、所定の
制限時間以内に前記ウォッチドッグタイマ手段4のカウ
ント値をクリアするためのカウントクリア信号17を出
力するCPU演算時間計算手段2−4から成る。The host processor 1 is a PLC (sequencer), an operation panel, or the like, calculates the speed of the electric motor 7, and outputs a frequency command signal 10 corresponding to this speed to the P.
It outputs to the input / output interface 2-1 of the WM data calculation means 2. Further, the processing device 1 determines that the CPU operation time 11 output from the input / output
The PU abnormality notification 12 is inputted, such information is monitored on a display device, or stored as traceback data for failure diagnosis. The PWM data calculation means 2 comprises:
An output voltage command calculating means 2-2 for calculating an output voltage command 13 corresponding to the frequency command signal 10 input via the input / output interface 2-1; output from the frequency command signal 10 and the output voltage command 13; A signal wave calculating means 2-3 for calculating a modulation degree 14 of a signal wave corresponding to a fundamental wave component of a voltage and a phase angle 15 advancing every one cycle of a carrier wave serving as a reference for switching; the watchdog timer means 4
The CPU calculation time of the PWM data calculation means 2 is calculated by reading the count value 16 of
The PU operation time 11 is output to the PWM pulse generating means 3 and the input / output interface 2-1, and a count clear signal 17 for clearing the count value of the watchdog timer means 4 within a predetermined time limit is output. And CPU operation time calculation means 2-4.
【0008】前記PWMパルス生成手段3は、前記PW
Mデータ演算手段2から出力される変調度14と位相角
15に基づきPWMパルスのパルス幅を演算するPWM
パルス幅演算手段3−1、前記PWMパルス幅演算手段
3−1から出力されるPWMパルス幅データ18をPW
Mパルス19として外部の前記ゲートドライブ回路5に
出力するPWMパルス出力設定手段3−2、前記PWM
パルス出力設定手段3−2から出力される前記PWMパ
ルス19を前記ゲートドライブ回路5に出力しないよう
にすることができるPWMパルス出力遮断手段3−3、
前記PWMデータ演算手段2から出力されるCPU演算
時間11が所定の時間範囲内ではない場合に、前記PW
Mデータ演算手段2を異常と判断し、前記PWMパルス
19を前記ゲートドライブ回路5に出力しないようにす
るために、前記PWMパルス出力遮断手段3−3にPW
Mパルス出力遮断信号20を出力すると共に、前記CP
U異常通知12を前記入出力インタフェース2−1に出
力するCPU演算時間監視手段3−4から成る。前記ウ
ォッチドッグタイマ手段4は、カウントが起動されて以
降、所定の制限時間以内に前記PWMデータ演算手段2
から前記カウントクリア信号17を受信しない場合に、
つまり、カウント値が所定のカウント値より大きくなっ
た場合に、前記PWMデータ演算手段2を異常と判断
し、前記PWMパルス19を前記ゲートドライブ回路5
に出力しないようにするために、前記PWMパルス出力
遮断手段3−3にPWMパルス出力遮断信号20を出力
すると共に、前記CPU異常通知12を前記入出力イン
タフェース2−1を介して電力変換装置の操作パネルや
PLCあるいは上位制御装置1へ出力する。[0008] The PWM pulse generating means 3 outputs the PWM pulse
PWM for calculating the pulse width of a PWM pulse based on the modulation degree 14 and the phase angle 15 output from the M data calculating means 2
The PWM pulse width data 18 output from the pulse width calculating means 3-1 and the PWM pulse width
A PWM pulse output setting means 3-2 for outputting an M pulse 19 to the external gate drive circuit 5;
PWM pulse output cutoff means 3-3 which can prevent the PWM pulse 19 output from the pulse output setting means 3-2 from being output to the gate drive circuit 5,
If the CPU calculation time 11 output from the PWM data calculation means 2 is not within a predetermined time range, the PWM
In order to determine that the M data calculation means 2 is abnormal, and to prevent the PWM pulse 19 from being output to the gate drive circuit 5, the PWM pulse output cutoff means 3-3 outputs the PWM pulse 19 to the PWM pulse output cutoff means 3-3.
The M pulse output cutoff signal 20 is output and the CP
It comprises a CPU calculation time monitoring means 3-4 for outputting a U abnormality notification 12 to the input / output interface 2-1. The watchdog timer means 4 controls the PWM data calculation means 2 within a predetermined time limit after the count is started.
When the count clear signal 17 is not received from
That is, when the count value becomes larger than the predetermined count value, the PWM data calculation means 2 is determined to be abnormal, and the PWM pulse 19 is transmitted to the gate drive circuit 5.
In order to prevent the output from being output to the PWM pulse output cutoff means 3-3, the PWM pulse output cutoff signal 20 is output to the PWM pulse output cutoff means 3-3, and the CPU abnormality notification 12 is sent to the power converter via the input / output interface 2-1. Output to the operation panel, the PLC or the host controller 1.
【0009】以下、本発明のCPU演算時間監視方法の
処理方法について詳細に説明する。前記PWMデータ演
算手段2は、所定の周期毎(例えば5msec毎)にC
PUが実行する割込みプログラム(LOWスキャンプロ
グラム)で処理する。前記PWMパルス生成手段3は、
所定の周期毎(例えば100μsec毎)にCPUが実
行する割込みプログラム(HIGHスキャンプログラ
ム)で処理する。前記ウォッチドッグタイマ手段4は、
前記LOWスキャンプログラムがイニシャルスタートす
る直前にカウントが起動される。このカウント起動以
降、所定の制限時間以内(例えば6msec以内)に前
記CPU演算時間計算手段2−4から前記カウントクリ
ア信号17を受信しない場合に、つまり、カウント値が
所定のカウント値より大きくなった場合に、前記PWM
データ演算手段2を異常と判断し、前記PWMパルス1
9を前記ゲートドライブ回路5に出力しないようにする
ために、前記PWMパルス出力遮断手段3−3にPWM
パルス出力遮断信号20を出力すると共に、前記CPU
異常通知12を前記入出力インタフェース2−1に出力
する。Hereinafter, the processing method of the CPU operation time monitoring method of the present invention will be described in detail. The PWM data calculation means 2 sets C at every predetermined period (for example, every 5 msec).
Processing is performed by an interrupt program (LOW scan program) executed by the PU. The PWM pulse generating means 3 includes:
Processing is performed by an interrupt program (HIGH scan program) executed by the CPU every predetermined cycle (for example, every 100 μsec). The watchdog timer means 4 comprises:
The count is started immediately before the LOW scan program is initially started. If the count clear signal 17 is not received from the CPU operation time calculation means 2-4 within a predetermined time limit (for example, within 6 msec) after the count is started, that is, the count value becomes larger than the predetermined count value. The PWM
The data calculation means 2 is determined to be abnormal, and the PWM pulse 1
9 to prevent the PWM pulse output from being output to the gate drive circuit 5.
A pulse output cutoff signal 20 is output and the CPU
An abnormality notification 12 is output to the input / output interface 2-1.
【0010】図2に、前記LOWスキャンプログラムの
フローチャートを示す。F1は、前記LOWスキャンプ
ログラムの開始時に前記ウォッチドッグタイマ手段4の
カウント値16を読込んで、このカウント値16をワー
クRAM1に格納する処理ブロックである。F2は、所
定のPWMデータ演算を行う処理ブロックである。F3
は、前記LOWスキャンプログラムの終了時に前記ウォ
ッチドッグタイマ手段4のカウント値16を読込んで、
このカウント値16をワークRAM2に格納する処理ブ
ロックである。F4は、ワークRAM2からワークRA
M1を減算して、この減算結果を前記CPU演算時間1
1に格納する処理ブロックである。F5は、前記カウン
トクリア信号17を出力する処理ブロックである。前記
CPU演算時間11は、前記入出力インタフェース2−
1でカウントの単位からmsecの単位に変換されて前
記処理装置1に出力される。前記HIGHスキャンプロ
グラムには、前記CPU演算時間監視手段3−4の処理
ブロックがあり、この処理ブロックは前記処理ブロック
F4で格納された前記CPU演算時間11を読込んで、
このCPU演算時間11があらかじめ設定した所定の時
間範囲内(例えば4.5msec以上、5.5msec
以下の時間範囲内)ではない場合に、前記PWMデータ
演算手段2を異常と判断し、前記PWMパルス19を前
記ゲートドライブ回路5に出力しないようにするため
に、前記PWMパルス出力遮断手段3−3にPWMパル
ス出力遮断信号20を出力すると共に、前記CPU異常
通知12を前記入出力インタフェース2−1に出力す
る。FIG. 2 shows a flowchart of the LOW scan program. F1 is a processing block for reading the count value 16 of the watchdog timer means 4 at the start of the LOW scan program and storing the count value 16 in the work RAM 1. F2 is a processing block for performing a predetermined PWM data operation. F3
Reads the count value 16 of the watchdog timer means 4 at the end of the LOW scan program,
This is a processing block for storing the count value 16 in the work RAM 2. F4 is the work RA from the work RAM2.
M1 is subtracted, and the result of the subtraction is referred to as the CPU operation time 1
1 is a processing block to be stored. F5 is a processing block that outputs the count clear signal 17. The CPU operation time 11 is determined by the input / output interface 2-
At 1 the count is converted from the unit of count to the unit of msec and output to the processing device 1. The HIGH scan program includes a processing block of the CPU calculation time monitoring unit 3-4. The processing block reads the CPU calculation time 11 stored in the processing block F4,
The CPU calculation time 11 is within a predetermined time range (for example, 4.5 msec or more and 5.5 msec).
If it is not within the following time range), the PWM data calculating means 2 is judged to be abnormal, and the PWM pulse output cut-off means 3- 3 and outputs the PWM pulse output cutoff signal 20 and the CPU abnormality notification 12 to the input / output interface 2-1.
【0011】なお、本実施例では前記PWMデータ演算
手段、PWMパルス生成手段及びウォッチドッグタイマ
手段は、1個のマイクロコンピュータから構成されてい
るものとしたが、前記PWMデータ演算手段及びPWM
パルス生成手段が1個のマイクロコンピュータから構成
され、ウォッチドッグタイマ手段を外部回路とすること
も可能である。In this embodiment, the PWM data calculating means, the PWM pulse generating means and the watchdog timer means are constituted by one microcomputer, but the PWM data calculating means and the PWM
The pulse generating means may be constituted by one microcomputer, and the watchdog timer means may be an external circuit.
【0012】[0012]
【発明の効果】以上述べたように、本発明によれば1個
のマイクロコンピュータから構成することにより、CP
U演算時間の監視を行うと共に、このCPU演算時間を
上位の処理装置に通知し、また、異常と判断した場合
に、出力パルスを遮断すると共に、上位の処理装置に通
知することができるという効果がある。As described above, according to the present invention, the CP is constituted by one microcomputer.
In addition to monitoring the U operation time, the CPU operation time is notified to a higher-order processing device, and when an abnormality is determined, the output pulse is cut off and the higher-order processing device can be notified. There is.
【図1】本発明のCPU演算時間監視方法を説明するた
めのシステム構成を示す図である。FIG. 1 is a diagram showing a system configuration for explaining a CPU operation time monitoring method of the present invention.
【図2】LOWスキャンプログラムのフローチャートを
示す図である。FIG. 2 is a diagram showing a flowchart of a LOW scan program.
1 上位の処理装置 2 PWMデータ演算手段 3 PWMパルス生成手段 4 ウォッチドッグタイマ手段 5 ゲートドライブ回路 6 主回路、 7 電動機、 8 マイクロコンピュータ 2−1 入出力インタフェース 2−2 出力電圧指令演算手段 2−3 信号波演算手段 2−4 CPU演算時間計算手段 3−1 PWMパルス幅演算手段 3−2 PWMパルス出力設定手段 3−3 PWMパルス出力遮断手段 3−4 CPU演算時間監視手段 10 周波数指令信号 11 CPU演算時間 12 CPU異常通知 13 出力電圧指令 14 変調度 15 位相角 16 カウント値 17 カウントクリア信号 18 PWMパルス幅データ 19 PWMパルス 20 PWMパルス出力遮断信号 DESCRIPTION OF SYMBOLS 1 High-order processing apparatus 2 PWM data calculation means 3 PWM pulse generation means 4 Watchdog timer means 5 Gate drive circuit 6 Main circuit, 7 Motor, 8 Microcomputer 2-1 I / O interface 2-2 Output voltage command calculation means 2- Reference Signs List 3 signal wave calculation means 2-4 CPU calculation time calculation means 3-1 PWM pulse width calculation means 3-2 PWM pulse output setting means 3-3 PWM pulse output cutoff means 3-4 CPU calculation time monitoring means 10 frequency command signal 11 CPU calculation time 12 CPU error notification 13 Output voltage command 14 Modulation degree 15 Phase angle 16 Count value 17 Count clear signal 18 PWM pulse width data 19 PWM pulse 20 PWM pulse output cutoff signal
Claims (7)
に従って出力電圧指令を演算し、前記周波数指令と出力
電圧指令より出力電圧の基本波成分に相当する信号波の
変調度とスイッチングの基準となる搬送波の一周期毎に
進む位相角を演算するPWMデータ演算手段と、この演
算手段の出力である前記変調度と位相角に基づきPWM
パルスのパルス幅を演算し、PWMパルスを生成するP
WMパルス生成手段を備えた電力変換装置の演算時間監
視方法において、前記PWMパルス生成手段で前記PW
Mデータ演算手段のCPU演算時間を監視することを特
徴とする電力変換装置のCPU演算時間監視方法。An output voltage command is calculated in accordance with a frequency command received from a host processor, and the frequency command and the output voltage command serve as a modulation factor of a signal wave corresponding to a fundamental wave component of an output voltage and a reference for switching. PWM data calculating means for calculating a phase angle which advances in each cycle of a carrier wave, and PWM based on the modulation degree and the phase angle which are outputs of the calculating means.
Calculate the pulse width of the pulse to generate a PWM pulse
In the method for monitoring the operation time of a power conversion device provided with a WM pulse generation means,
A CPU operation time monitoring method for a power converter, wherein the CPU operation time of an M data operation unit is monitored.
始時と終了時にウォッチドッグタイマ手段のカウント値
を読込むことによりPWMデータ演算手段のCPU演算
時間を計算し、このCPU演算時間をPWMパルス生成
手段に通知すると共に、上位の処理装置に通知すること
を特徴とする請求項1に記載の電力変換装置のCPU演
算時間監視方法。2. The PWM data calculation means calculates the CPU calculation time of the PWM data calculation means by reading the count value of the watchdog timer means at the start and end of the calculation, and calculates the CPU calculation time by a PWM pulse. 2. The method according to claim 1, further comprising notifying the generating means and notifying the host processing device.
ータ演算手段のCPU演算時間を監視し、前記CPU演
算時間があらかじめ設定した所定の時間範囲外の場合
に、PWMデータ演算手段を異常と判断し、PWMパル
ス生成手段の出力パルスを遮断すると共に、上位の処理
装置に通知することを特徴とする請求項1に記載の電力
変換装置のCPU演算時間監視方法。3. The PWM pulse generation means monitors a CPU calculation time of the PWM data calculation means, and determines that the PWM data calculation means is abnormal when the CPU calculation time is out of a predetermined time range. 2. The method according to claim 1, wherein the output pulse of the PWM pulse generating means is cut off and notified to a host processing device.
了時にウォッチドッグタイマ手段のカウント値を読込ん
だ直後に前記ウォッチドッグタイマ手段のカウント値を
クリアすることを特徴とする請求項1に記載の電力変換
装置のCPU演算時間監視方法。4. The PWM data calculation means according to claim 1, wherein said PWM data calculation means clears the count value of said watchdog timer means immediately after reading the count value of said watchdog timer means at the end of the calculation. A method for monitoring CPU operation time of a power converter.
ト値があらかじめ設定した所定のカウント値より大きく
なった場合に、前記PWMデータ演算手段を異常と判断
し、PWMパルス生成手段の出力パルスを遮断すると共
に、上位の処理装置に通知することを特徴とする請求項
1に記載の電力変換装置のCPU演算時間監視方法。5. When the count value of the watchdog timer means is larger than a predetermined count value set in advance, the PWM data calculation means is determined to be abnormal, and the output pulse of the PWM pulse generation means is cut off. 2. The method according to claim 1, wherein a notification is sent to a host processing device.
生成手段は、1個のマイクロコンピュータから構成する
ことを特徴とする請求項1に記載の電力変換装置のCP
U演算時間監視方法。6. The CP of the power converter according to claim 1, wherein the PWM data calculation means and the PWM pulse generation means are constituted by one microcomputer.
U operation time monitoring method.
成手段及びウォッチドッグタイマ手段は、1個のマイク
ロコンピュータから構成することを特徴とする請求項1
に記載の電力変換装置のCPU演算時間監視方法。7. The microcomputer according to claim 1, wherein said PWM data calculation means, said PWM pulse generation means, and said watchdog timer means comprise one microcomputer.
3. The method for monitoring CPU operation time of a power converter according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001114289A JP2002315346A (en) | 2001-04-12 | 2001-04-12 | Monitoring method for cpu computation time in power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001114289A JP2002315346A (en) | 2001-04-12 | 2001-04-12 | Monitoring method for cpu computation time in power converter |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002315346A true JP2002315346A (en) | 2002-10-25 |
Family
ID=18965381
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001114289A Pending JP2002315346A (en) | 2001-04-12 | 2001-04-12 | Monitoring method for cpu computation time in power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002315346A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013200297A (en) * | 2012-02-22 | 2013-10-03 | Mitsubishi Heavy Ind Ltd | Steam table value computation system, steam table value computation method, and control device |
JP2013212026A (en) * | 2012-03-30 | 2013-10-10 | Daihen Corp | Protection controller |
-
2001
- 2001-04-12 JP JP2001114289A patent/JP2002315346A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013200297A (en) * | 2012-02-22 | 2013-10-03 | Mitsubishi Heavy Ind Ltd | Steam table value computation system, steam table value computation method, and control device |
JP2013212026A (en) * | 2012-03-30 | 2013-10-10 | Daihen Corp | Protection controller |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101561722B1 (en) | Motor control device | |
JPS61157284A (en) | Drive control system of servo motor | |
JP2013182477A (en) | Microprocessor external monitoring circuit, electronic controller and electrically-driven power steering device | |
CN106026799A (en) | Motor control device, motor control method, and sewing machine | |
WO2018155510A1 (en) | Motor control device | |
JP6132306B2 (en) | Motor control device | |
JP2002315346A (en) | Monitoring method for cpu computation time in power converter | |
WO2018155511A1 (en) | Motor control device | |
CN111971893B (en) | Motor control device and programming device | |
JP5208454B2 (en) | Variable voltage variable frequency power supply device and standby system abnormality detection method thereof | |
JP6359223B1 (en) | Motor drive device and regenerative resistance selection device | |
CN107733175B (en) | Motor operating system and method thereof | |
JP6139394B2 (en) | Motor control device | |
JPH07163189A (en) | Pwm controller for motor | |
JP3294236B2 (en) | Inverter device | |
JP2017094472A (en) | Robot control device | |
WO2018155509A1 (en) | Motor control device | |
JP2006081322A (en) | Ac motor control unit | |
JP2006254624A (en) | Controller of ac-ac converter | |
JP2018061350A (en) | Semiconductor device, motor control system, and control method of semiconductor device | |
JP2000152402A (en) | Controller for pulse width modulation inverter | |
JP2000039930A (en) | Low power consumption system for electronic equipment | |
JP3414385B2 (en) | Position control device | |
JPS6139885A (en) | Drive system of synchronous ac servo motor | |
JP2002123301A (en) | Controller |