JP2002313262A - 電界放射表示パネルおよびその輝度補正装置 - Google Patents
電界放射表示パネルおよびその輝度補正装置Info
- Publication number
- JP2002313262A JP2002313262A JP2001118099A JP2001118099A JP2002313262A JP 2002313262 A JP2002313262 A JP 2002313262A JP 2001118099 A JP2001118099 A JP 2001118099A JP 2001118099 A JP2001118099 A JP 2001118099A JP 2002313262 A JP2002313262 A JP 2002313262A
- Authority
- JP
- Japan
- Prior art keywords
- pixels
- field emission
- display panel
- cathode
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 固定パターンノイズによって生ずる画素ごと
の輝度バラツキを短時間で補正可能にする。 【解決手段】 カソード基板上に電界放射エミッタを持
つ複数の画素１０１ｂが行列配置され、かつ列方向の画
素を共通駆動する複数本のカソード電極と、真空中でこ
れらのカソード電極に対向するように、蛍光体膜ととも
にアノード基板に配置されたアノード電極と、行方向の
画素１０１ｂを共通駆動する複数本のゲート電極とを備
え、アノード電極１０１ｃ、１０１ｄが、行方向に分割
された複数の領域により全画素を被うような構成とす
る。
の輝度バラツキを短時間で補正可能にする。 【解決手段】 カソード基板上に電界放射エミッタを持
つ複数の画素１０１ｂが行列配置され、かつ列方向の画
素を共通駆動する複数本のカソード電極と、真空中でこ
れらのカソード電極に対向するように、蛍光体膜ととも
にアノード基板に配置されたアノード電極と、行方向の
画素１０１ｂを共通駆動する複数本のゲート電極とを備
え、アノード電極１０１ｃ、１０１ｄが、行方向に分割
された複数の領域により全画素を被うような構成とす
る。
Description
【０００１】
【発明の属する技術分野】本発明は、固定パターンノイ
ズによって生ずる画素間輝度のバラツキを補正するため
の電界放射表示パネルおよびその輝度補正装置に関す
る。
ズによって生ずる画素間輝度のバラツキを補正するため
の電界放射表示パネルおよびその輝度補正装置に関す
る。
【０００２】
【従来の技術】電界放射表示パネルは、行列配置された
複数の電界放射発光素子、すなわちゲート電極により駆
動される電界放出型エミッタを持つ複数の画素が配列形
成されたカソード基板と、真空中においてこのカソード
基板に対向配置されて、アノード電極および蛍光体膜が
形成されたアノード基板とから構成されている。また、
前記カソード基板上の行方向の画素を共通駆動する複数
本のゲート配線と、列方向の画素の電界放出エミッタを
共通駆動する複数本のカソード配線は外部に取り出され
る。この電界放射表示パネルでは、ゲート配線を順次駆
動しながら、これに同期してカソード配線に１ラインず
つの画像データを与えることにより、線順次駆動による
画像表示が行われる。
複数の電界放射発光素子、すなわちゲート電極により駆
動される電界放出型エミッタを持つ複数の画素が配列形
成されたカソード基板と、真空中においてこのカソード
基板に対向配置されて、アノード電極および蛍光体膜が
形成されたアノード基板とから構成されている。また、
前記カソード基板上の行方向の画素を共通駆動する複数
本のゲート配線と、列方向の画素の電界放出エミッタを
共通駆動する複数本のカソード配線は外部に取り出され
る。この電界放射表示パネルでは、ゲート配線を順次駆
動しながら、これに同期してカソード配線に１ラインず
つの画像データを与えることにより、線順次駆動による
画像表示が行われる。
【０００３】前記電界放射表示パネルは、電界放射エミ
ッタをカソード電極として、ゲート電極、アノード電極
とともに３極管構造を持ち、一般的にはアノード電圧を
一定にし、カソード−ゲート電極間に供給する信号の振
幅やパルス幅を変調させてその発光輝度を変化させてい
る。カソード−ゲート電極間信号の振幅やパルス幅を変
えることにより、電界放出型エミッタに印加される電界
を制御し、一周期あたりの電子放出量を変えている。放
出された電子はアノード電極に印加される電圧によって
アノード基板に構成される蛍光体膜に照射されて、発光
を得る。そしてこのときの電子放出量を制御することで
発光輝度が変化する。
ッタをカソード電極として、ゲート電極、アノード電極
とともに３極管構造を持ち、一般的にはアノード電圧を
一定にし、カソード−ゲート電極間に供給する信号の振
幅やパルス幅を変調させてその発光輝度を変化させてい
る。カソード−ゲート電極間信号の振幅やパルス幅を変
えることにより、電界放出型エミッタに印加される電界
を制御し、一周期あたりの電子放出量を変えている。放
出された電子はアノード電極に印加される電圧によって
アノード基板に構成される蛍光体膜に照射されて、発光
を得る。そしてこのときの電子放出量を制御することで
発光輝度が変化する。
【０００４】現在、複数の画素を持つ電界放射表示パネ
ルは、そのパネル単体性能として画素間輝度の均一性に
大きな課題があると言われている。その原因としては、
電子放出源であるエミッタ材料の不均一微細化やエミッ
タ構造の不均一形成化あるいは製造プロセス時に発生す
ると思われるカソード−ゲート電極間距離の形成バラツ
キなどの構造上の不均一がある。従って画素ごとにカソ
ード−ゲート電極間に同じ電圧をかけた場合に、放出さ
れる電子量のバラツキによって発光の不均一が発生す
る。これは固定パターンノイズと呼ばれており、製造さ
れたパネルごとに固定の輝度バラツキパターンとして現
れる。パネル製造プロセスの改善により輝度バラツキを
軽減することは可能であるが、前記固定パターンノイズ
が原因となる輝度バラツキがパネル単体性能として完全
に無くなることは考えにくい。
ルは、そのパネル単体性能として画素間輝度の均一性に
大きな課題があると言われている。その原因としては、
電子放出源であるエミッタ材料の不均一微細化やエミッ
タ構造の不均一形成化あるいは製造プロセス時に発生す
ると思われるカソード−ゲート電極間距離の形成バラツ
キなどの構造上の不均一がある。従って画素ごとにカソ
ード−ゲート電極間に同じ電圧をかけた場合に、放出さ
れる電子量のバラツキによって発光の不均一が発生す
る。これは固定パターンノイズと呼ばれており、製造さ
れたパネルごとに固定の輝度バラツキパターンとして現
れる。パネル製造プロセスの改善により輝度バラツキを
軽減することは可能であるが、前記固定パターンノイズ
が原因となる輝度バラツキがパネル単体性能として完全
に無くなることは考えにくい。
【０００５】通常、パネルを駆動する回路側で前記固定
パターンノイズによる輝度バラツキを補正するが、その
補正を行う場合には、例えば一画素ずつ駆動し、一画素
の電子放出量をアノード電流として検出して、最適な電
子放出量となるように各画素ごとに与える駆動電圧の振
幅もしくは、駆動電圧のパルス幅、すなわち発光時間を
制御し、その値を画素ごとの補正値として保持、出力す
る方法が考えられる。
パターンノイズによる輝度バラツキを補正するが、その
補正を行う場合には、例えば一画素ずつ駆動し、一画素
の電子放出量をアノード電流として検出して、最適な電
子放出量となるように各画素ごとに与える駆動電圧の振
幅もしくは、駆動電圧のパルス幅、すなわち発光時間を
制御し、その値を画素ごとの補正値として保持、出力す
る方法が考えられる。
【０００６】ところで、従来の電界放射表示パネルは、
図４に示すようなアノード電極としてのアノード電極導
電部１０１ａを有し、このアノード電極導電部１０１ａ
は全画素を被うように一つの領域で形成されており、こ
の電界放射表示パネル１０１の固定パターンノイズによ
る各画素１０１ｂごとの輝度バラツキを補正する場合に
は、図５に示すような輝度補正装置が用いられる。この
輝度補正装置は、電界放射表示パネル１０１のゲート電
極を駆動するゲート（走査）電極駆動回路２０１と、電
界放射表示パネル１０１のカソード電極を駆動するカソ
ード（データ）電極駆動回路２０２と、電界放射表示パ
ネル１０１のアノード電極に電圧を供給する高圧電源２
０５と、この高圧電源２０５に流れる電流を検出するア
ノード電流検出回路２０６と、ゲート電極駆動回路２０
１に駆動タイミング情報を、そしてアノード電流検出回
路２０６により検出した電流を、全画素１０１について
一定のある所望の値にするために、画素１０１ｂごとに
振幅もしくはパルス幅情報を制御し、カソード電極駆動
回路２０２に伝える駆動コントローラ２０３と、駆動回
路コントローラ２０３からの情報を受け、全ての画素１
０１ｂが一定輝度となる画素ごとのデータを保存する全
画素補正値メモリ２０４とから構成されている。
図４に示すようなアノード電極としてのアノード電極導
電部１０１ａを有し、このアノード電極導電部１０１ａ
は全画素を被うように一つの領域で形成されており、こ
の電界放射表示パネル１０１の固定パターンノイズによ
る各画素１０１ｂごとの輝度バラツキを補正する場合に
は、図５に示すような輝度補正装置が用いられる。この
輝度補正装置は、電界放射表示パネル１０１のゲート電
極を駆動するゲート（走査）電極駆動回路２０１と、電
界放射表示パネル１０１のカソード電極を駆動するカソ
ード（データ）電極駆動回路２０２と、電界放射表示パ
ネル１０１のアノード電極に電圧を供給する高圧電源２
０５と、この高圧電源２０５に流れる電流を検出するア
ノード電流検出回路２０６と、ゲート電極駆動回路２０
１に駆動タイミング情報を、そしてアノード電流検出回
路２０６により検出した電流を、全画素１０１について
一定のある所望の値にするために、画素１０１ｂごとに
振幅もしくはパルス幅情報を制御し、カソード電極駆動
回路２０２に伝える駆動コントローラ２０３と、駆動回
路コントローラ２０３からの情報を受け、全ての画素１
０１ｂが一定輝度となる画素ごとのデータを保存する全
画素補正値メモリ２０４とから構成されている。
【０００７】従って、例えば左上の一画素１０１ｂを駆
動したときのアノード電流を検出して、ある所望のアノ
ード電流値になるように駆動回路コントローラ２０３に
よって輝度データ信号の振幅もしくはパルス幅を制御
し、全ての画素１０１ｂが一定輝度となる値を前記画素
補正値メモリ２０４に保存する。その動作を１サイクル
とし、その隣の一画素１０１ｂについても同様の動作を
繰り返し、点灯画素１０１ｂを順次走査して、前記動作
を繰り返すことで、全画素の補正値調整を行うことがで
きる。
動したときのアノード電流を検出して、ある所望のアノ
ード電流値になるように駆動回路コントローラ２０３に
よって輝度データ信号の振幅もしくはパルス幅を制御
し、全ての画素１０１ｂが一定輝度となる値を前記画素
補正値メモリ２０４に保存する。その動作を１サイクル
とし、その隣の一画素１０１ｂについても同様の動作を
繰り返し、点灯画素１０１ｂを順次走査して、前記動作
を繰り返すことで、全画素の補正値調整を行うことがで
きる。
【０００８】
【発明が解決しようとする課題】従来の電界放射表示パ
ネルは以上のように駆動制御されているので、アノード
電流検出回路２０６により検出されるアノード電流は全
画素の平均電流として測定されることにより、一画素ず
つ補正値調整を行っていかなければならず、画素数が増
えるに従い、全画素について前記補正値の検出までに要
する時間が長くなってしまうという問題があった。この
ためパネル１枚につき「１画素にかかる検出時間×パネ
ル保有画素数」の調整時間を考えなければならなくな
る。
ネルは以上のように駆動制御されているので、アノード
電流検出回路２０６により検出されるアノード電流は全
画素の平均電流として測定されることにより、一画素ず
つ補正値調整を行っていかなければならず、画素数が増
えるに従い、全画素について前記補正値の検出までに要
する時間が長くなってしまうという問題があった。この
ためパネル１枚につき「１画素にかかる検出時間×パネ
ル保有画素数」の調整時間を考えなければならなくな
る。
【０００９】本発明は前記のような事情に鑑みてなされ
たものであり、固定パターンノイズによる輝度バラツキ
の補正を短時間で行うことができる電界放射表示パネル
およびその輝度補正装置を提供することを目的とする。
たものであり、固定パターンノイズによる輝度バラツキ
の補正を短時間で行うことができる電界放射表示パネル
およびその輝度補正装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】前記目的達成のために、
請求項１の発明にかかる電界放射表示パネルは、カソー
ド基板上に電界放射エミッタを持つ複数の画素が行列配
置され、かつ列方向の画素を共通駆動する複数本のカソ
ード電極と、真空中でこれらのカソード電極に対向する
ように、蛍光体膜とともにアノード基板に配置されたア
ノード電極と、行方向の前記画素を共通駆動する複数本
のゲート電極とを備え、前記アノード電極が、行方向に
分割された複数の領域により全画素を被うような構成と
したものである。これにより、分割された複数の領域の
各アノード電極について、各一の画素を、すなわち複数
画素ずつを同時に並行して駆動可能にすることができ
る。
請求項１の発明にかかる電界放射表示パネルは、カソー
ド基板上に電界放射エミッタを持つ複数の画素が行列配
置され、かつ列方向の画素を共通駆動する複数本のカソ
ード電極と、真空中でこれらのカソード電極に対向する
ように、蛍光体膜とともにアノード基板に配置されたア
ノード電極と、行方向の前記画素を共通駆動する複数本
のゲート電極とを備え、前記アノード電極が、行方向に
分割された複数の領域により全画素を被うような構成と
したものである。これにより、分割された複数の領域の
各アノード電極について、各一の画素を、すなわち複数
画素ずつを同時に並行して駆動可能にすることができ
る。
【００１１】また、請求項２の発明にかかる電界放射表
示パネルの輝度補正装置は、電界放射エミッタを持つ複
数の画素が行列配置され、かつ列方向の画素を共通駆動
する複数本のカソード電極と、真空中でこれらのカソー
ド電極に対向配置され、かつ行方向に分割された複数の
領域により全画素を被うアノード電極と、行方向の前記
画素を共通駆動する複数本のゲート電極と、該ゲート電
極を駆動するゲート電極駆動回路と、前記カソード電極
を駆動するカソード電極駆動回路と、前記分割された領
域ごとのアノード電極に高電圧を個別に供給する各一の
高圧電源と、これらの高圧電源に流れる電流を検出する
各一のアノード電流検出回路とを設け、駆動回路コント
ローラによって、前記ゲート電極駆動回路に駆動タイミ
ング情報を供給させ、一方、前記アノード電流検出回路
により検出される電流を全画素について所定値にするた
めに、前記カソード電極駆動回路を通じて各画素ごとに
与える駆動電圧の振幅またはパルス幅を制御させるよう
にしたものである。これにより、全画素の輝度を短時間
で正確に補正することができる。
示パネルの輝度補正装置は、電界放射エミッタを持つ複
数の画素が行列配置され、かつ列方向の画素を共通駆動
する複数本のカソード電極と、真空中でこれらのカソー
ド電極に対向配置され、かつ行方向に分割された複数の
領域により全画素を被うアノード電極と、行方向の前記
画素を共通駆動する複数本のゲート電極と、該ゲート電
極を駆動するゲート電極駆動回路と、前記カソード電極
を駆動するカソード電極駆動回路と、前記分割された領
域ごとのアノード電極に高電圧を個別に供給する各一の
高圧電源と、これらの高圧電源に流れる電流を検出する
各一のアノード電流検出回路とを設け、駆動回路コント
ローラによって、前記ゲート電極駆動回路に駆動タイミ
ング情報を供給させ、一方、前記アノード電流検出回路
により検出される電流を全画素について所定値にするた
めに、前記カソード電極駆動回路を通じて各画素ごとに
与える駆動電圧の振幅またはパルス幅を制御させるよう
にしたものである。これにより、全画素の輝度を短時間
で正確に補正することができる。
【００１２】また、請求項３の発明にかかる電界放射表
示パネルの輝度補正装置は、前記駆動回路コントローラ
からの駆動電圧の振幅またはパルス幅の情報を受けて、
全画素について輝度を一定とするための各画素ごとの補
正データを、全画素補正値メモリに保存するようにした
ものである。これにより保存した補正データを標準値と
して、全画素の輝度を一定値にコントロールすることが
できる。
示パネルの輝度補正装置は、前記駆動回路コントローラ
からの駆動電圧の振幅またはパルス幅の情報を受けて、
全画素について輝度を一定とするための各画素ごとの補
正データを、全画素補正値メモリに保存するようにした
ものである。これにより保存した補正データを標準値と
して、全画素の輝度を一定値にコントロールすることが
できる。
【００１３】
【発明の実施の形態】以下に、本発明の実施の一形態に
よる電界放射表示パネルおよびこの電界放射表示パネル
の輝度補正装置を図について説明する。図１は、画素１
０１ｂの画素数が水平方向４画素、垂直方向３画素であ
って、分割された二つの（ｎ＝２）アノード電極導電部
１０１ｃ、１０１ｄを持った電界放射表示パネル１０１
を示す構造図である。また、図２は、前記電界放射表示
パネル１０１の固定パターンノイズによる輝度を補正す
る輝度補正装置を示すブロック図である。さらに、図３
は、本発明の一実施の形態による画素数が水平方向４画
素、垂直方向３画素で、アノード電極導電部の分割数が
２つ（ｎ＝２）とした場合における電界放射表示パネル
１０１の輝度を補正する場合の画素１０１ｂの駆動順序
を示すイメージ図である。
よる電界放射表示パネルおよびこの電界放射表示パネル
の輝度補正装置を図について説明する。図１は、画素１
０１ｂの画素数が水平方向４画素、垂直方向３画素であ
って、分割された二つの（ｎ＝２）アノード電極導電部
１０１ｃ、１０１ｄを持った電界放射表示パネル１０１
を示す構造図である。また、図２は、前記電界放射表示
パネル１０１の固定パターンノイズによる輝度を補正す
る輝度補正装置を示すブロック図である。さらに、図３
は、本発明の一実施の形態による画素数が水平方向４画
素、垂直方向３画素で、アノード電極導電部の分割数が
２つ（ｎ＝２）とした場合における電界放射表示パネル
１０１の輝度を補正する場合の画素１０１ｂの駆動順序
を示すイメージ図である。
【００１４】前記電界放射表示パネル１０１では、図１
に示すように、アノード電極導電部１０１ｃ、１０１ｄ
がカソード電極と平行（行方向）に２つ（ｎ＝２）に分
割され、それぞれ個別の高圧電源が接続できる構造を有
している。この電界放射表示パネル１０１の固定パター
ンノイズによる輝度バラツキの補正を行う場合には、図
２に示すような輝度補正装置が用いられる。この輝度補
正装置は、電界放射表示パネル１０１のゲート電極を駆
動するゲート（走査）電極駆動回路２０１と、電界放射
表示パネル１０１のカソード電極を駆動するカソード
（データ）電極駆動回路２０２と、電界放射表示パネル
１０１の片方のアノード電極導電部１０１ｃに電圧を供
給する第１の高圧電源２０５Ａと、この高圧電源２０５
Ａに流れるアノード電流を検出する第１のアノード電流
検出回路２０６Ａと、電界放射表示パネル１０１のもう
一方のアノード電極導電部１０１ｄに電圧を供給する第
２の高圧電源２０５Ｂと、この高圧電源２０５Ｂに流れ
るアノード電流を検出する第２のアノード電流検出回路
２０６Ｂと、ゲート電極駆動回路２０１に駆動タイミン
グ情報を、そしてアノード電流検出回路２０６Ａおよび
２０６Ｂにより検出した電流を、全画素１０１について
一定のある所望の値にするために、各画素１０１ｂごと
に振幅もしくはパルス幅情報を制御し、カソード電極駆
動回路２０２に伝える駆動コントローラ２０３と、駆動
回路コントローラ２０３からの情報を受け、全ての画素
１０１ｂが一定輝度となる画素ごとのデータを保存する
全画素補正値メモリ２０４とから構成されている。
に示すように、アノード電極導電部１０１ｃ、１０１ｄ
がカソード電極と平行（行方向）に２つ（ｎ＝２）に分
割され、それぞれ個別の高圧電源が接続できる構造を有
している。この電界放射表示パネル１０１の固定パター
ンノイズによる輝度バラツキの補正を行う場合には、図
２に示すような輝度補正装置が用いられる。この輝度補
正装置は、電界放射表示パネル１０１のゲート電極を駆
動するゲート（走査）電極駆動回路２０１と、電界放射
表示パネル１０１のカソード電極を駆動するカソード
（データ）電極駆動回路２０２と、電界放射表示パネル
１０１の片方のアノード電極導電部１０１ｃに電圧を供
給する第１の高圧電源２０５Ａと、この高圧電源２０５
Ａに流れるアノード電流を検出する第１のアノード電流
検出回路２０６Ａと、電界放射表示パネル１０１のもう
一方のアノード電極導電部１０１ｄに電圧を供給する第
２の高圧電源２０５Ｂと、この高圧電源２０５Ｂに流れ
るアノード電流を検出する第２のアノード電流検出回路
２０６Ｂと、ゲート電極駆動回路２０１に駆動タイミン
グ情報を、そしてアノード電流検出回路２０６Ａおよび
２０６Ｂにより検出した電流を、全画素１０１について
一定のある所望の値にするために、各画素１０１ｂごと
に振幅もしくはパルス幅情報を制御し、カソード電極駆
動回路２０２に伝える駆動コントローラ２０３と、駆動
回路コントローラ２０３からの情報を受け、全ての画素
１０１ｂが一定輝度となる画素ごとのデータを保存する
全画素補正値メモリ２０４とから構成されている。
【００１５】次に、本発明の一実施の形態による画素数
が水平方向４画素、垂直方向３画素で、アノード電極導
電部の分割数が２つ（ｎ＝２）の場合について、電界放
射表示パネルの固定パターンノイズによる輝度バラツキ
を補正する動作を説明する。
が水平方向４画素、垂直方向３画素で、アノード電極導
電部の分割数が２つ（ｎ＝２）の場合について、電界放
射表示パネルの固定パターンノイズによる輝度バラツキ
を補正する動作を説明する。
【００１６】前記第１の高圧電源２０５Ａおよび第２の
高圧電源２０５Ｂからはアノード電流導電部１０１ｃ、
１０１ｄに対し高電圧が印加される。一方、第１のアノ
ード電流検出回路２０６Ａおよび第２のアノード電流検
出回路２０６Ｂで検出されるアノード電流が所定の値に
なるように、駆動コントローラ２０３によって、前記ア
ノード電極導電部１０１ｃ、１０１ｄのそれぞれに対向
するカソード電極に印加すべき輝度データ信号の振幅あ
るいはパルス幅が制御される。
高圧電源２０５Ｂからはアノード電流導電部１０１ｃ、
１０１ｄに対し高電圧が印加される。一方、第１のアノ
ード電流検出回路２０６Ａおよび第２のアノード電流検
出回路２０６Ｂで検出されるアノード電流が所定の値に
なるように、駆動コントローラ２０３によって、前記ア
ノード電極導電部１０１ｃ、１０１ｄのそれぞれに対向
するカソード電極に印加すべき輝度データ信号の振幅あ
るいはパルス幅が制御される。
【００１７】従って、前記ゲート電極を順次最上行から
下行に向って、図３に示す番号順の矢印方向に一行ずつ
駆動しながら、この駆動に同期して、二つのアノード電
極導電部１０１ｃ、１０１ｄに対向する各一のカソード
電極に対し、各ラインずつに同時に画像データを与える
ことで、線順次駆動による輝度補正した画像表示が、図
５に示すような電界放射表示パネル１０１および輝度補
正装置を用いた場合に比べて１／２の時間で行えること
となる。
下行に向って、図３に示す番号順の矢印方向に一行ずつ
駆動しながら、この駆動に同期して、二つのアノード電
極導電部１０１ｃ、１０１ｄに対向する各一のカソード
電極に対し、各ラインずつに同時に画像データを与える
ことで、線順次駆動による輝度補正した画像表示が、図
５に示すような電界放射表示パネル１０１および輝度補
正装置を用いた場合に比べて１／２の時間で行えること
となる。
【００１８】このように、各画素１０１ｂを順次駆動す
ることによって、２つ（ｎ＝２）の画素の電子放出量を
それぞれ個別に、しかも同時に検出できる。この結果、
一画素を駆動し、このときのアノード電流を検出し、駆
動回路コントローラ２０３によって所定のアノード電流
値になるように輝度データ信号の振幅、もしくはパルス
幅を制御し、その値を全画素補正値メモリ２０４に保存
する動作を、２（ｎ＝２）画素ずつ同時に進行させるこ
とができる。従って、電界放射表示パネルの全画素の補
正値調整および保持に要する時間は、分割したアノード
電極導電部１０１ｃ、１０１ｄの数（ｎ個）に反比例し
て減らすことができる。
ることによって、２つ（ｎ＝２）の画素の電子放出量を
それぞれ個別に、しかも同時に検出できる。この結果、
一画素を駆動し、このときのアノード電流を検出し、駆
動回路コントローラ２０３によって所定のアノード電流
値になるように輝度データ信号の振幅、もしくはパルス
幅を制御し、その値を全画素補正値メモリ２０４に保存
する動作を、２（ｎ＝２）画素ずつ同時に進行させるこ
とができる。従って、電界放射表示パネルの全画素の補
正値調整および保持に要する時間は、分割したアノード
電極導電部１０１ｃ、１０１ｄの数（ｎ個）に反比例し
て減らすことができる。
【００１９】なお、分割されたアノード電極導電部１０
１ｃ、１０１ｄの引き出し線を全て近隣に配置すること
で、製品出荷時にはそれらを全て接続することで、全て
の配線に一つの高圧電源（製品内では一つの部品）から
電圧を供給する。
１ｃ、１０１ｄの引き出し線を全て近隣に配置すること
で、製品出荷時にはそれらを全て接続することで、全て
の配線に一つの高圧電源（製品内では一つの部品）から
電圧を供給する。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
アノード電極を複数の領域に分割することにより、複数
の画素を同時に駆動させることができる。また、駆動コ
ントローラによって前記ゲート電極駆動回路に駆動タイ
ミング情報を供給させ、一方、前記アノード電流検出回
路により検出した電流を全画素について所定値にするた
めに、カソード電極駆動回路を通じて各画素ごとに与え
る駆動電圧の振幅またはパルス幅を制御させるようにし
たので、複数の画素ずつ同時に輝度バラツキの補正を進
行させることができ、従ってパネル製造時に発生する固
定パターンノイズによって生ずる輝度バラツキの補正
を、短時間に行うことができるという効果がある。ま
た、前記駆動コントローラからの駆動電圧の振幅または
パルス幅の情報を受けて、全画素について輝度を一定と
するための各画素ごとの補正データを、全画素補正値メ
モリに保存するようにしたので、保存した補正データを
標準値として、以後全画素の輝度を一定値にコントロー
ルすることができるという効果がある。
アノード電極を複数の領域に分割することにより、複数
の画素を同時に駆動させることができる。また、駆動コ
ントローラによって前記ゲート電極駆動回路に駆動タイ
ミング情報を供給させ、一方、前記アノード電流検出回
路により検出した電流を全画素について所定値にするた
めに、カソード電極駆動回路を通じて各画素ごとに与え
る駆動電圧の振幅またはパルス幅を制御させるようにし
たので、複数の画素ずつ同時に輝度バラツキの補正を進
行させることができ、従ってパネル製造時に発生する固
定パターンノイズによって生ずる輝度バラツキの補正
を、短時間に行うことができるという効果がある。ま
た、前記駆動コントローラからの駆動電圧の振幅または
パルス幅の情報を受けて、全画素について輝度を一定と
するための各画素ごとの補正データを、全画素補正値メ
モリに保存するようにしたので、保存した補正データを
標準値として、以後全画素の輝度を一定値にコントロー
ルすることができるという効果がある。
【図１】 本発明の実施の一形態による電界放射表示パ
ネルを示す構成図である。
ネルを示す構成図である。
【図２】 本発明の実施の一形態による電界放射表示パ
ネルの輝度補正装置を示すブロック図である。
ネルの輝度補正装置を示すブロック図である。
【図３】 本発明による画素の輝度補正順序を示す説明
図である。
図である。
【図４】 従来の電界放射表示パネルを示す構成図であ
る。
る。
【図５】 従来の輝度補正装置を示すブロック図であ
る。
る。
１０１ 電界放射表示パネル １０１ｂ 画素 １０１ｃ、１０１ｄ アノード電極導電部（アノード電
極） ２０１ ゲート電極駆動回路 ２０２ カソード電極駆動回路 ２０３ 駆動回路コントローラ ２０４ 全画素補正値メモリ ２０５Ａ、２０６Ｂ 高圧電源 ２０６Ａ、２０６Ｂ アノード電流検出回路
極） ２０１ ゲート電極駆動回路 ２０２ カソード電極駆動回路 ２０３ 駆動回路コントローラ ２０４ 全画素補正値メモリ ２０５Ａ、２０６Ｂ 高圧電源 ２０６Ａ、２０６Ｂ アノード電流検出回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 Ｇ０９Ｇ 3/20 ６４２Ｐ 3/22 3/22 Ｅ Ｈ０１Ｊ 29/04 Ｈ０１Ｊ 29/04 29/18 29/18 Ｃ Ｈ０４Ｎ 5/68 Ｈ０４Ｎ 5/68 Ｂ Ｆターム(参考） 5C031 DD17 5C036 EE04 EF01 EF06 EF09 EG12 EG24 EG29 EG47 EG48 EH04 5C058 AA18 AB02 BA05 BA33 BB01 BB13 BB25 5C080 AA18 BB05 DD03 DD12 EE28 JJ02
Claims (3)
- 【請求項１】 カソード基板上に電界放射エミッタを持
つ複数の画素が行列配置され、かつ列方向の画素を共通
駆動する複数本のカソード電極と、 真空中でこれらのカソード電極に対向するように、蛍光
体膜とともにアノード基板に配置されたアノード電極
と、 行方向の前記画素を共通駆動する複数本のゲート電極と
を備えた電界放射表示パネルにおいて、 前記アノード電極が、行方向に分割された複数の領域に
より全画素を被うことを特徴とする電界放射表示パネ
ル。 - 【請求項２】 電界放射エミッタを持つ複数の画素が行
列配置され、かつ列方向の画素を共通駆動する複数本の
カソード電極と、 真空中でこれらのカソード電極に対向配置され、かつ行
方向に分割された複数の領域により全画素を被うアノー
ド電極と、 行方向の前記画素を共通駆動する複数本のゲート電極
と、 該ゲート電極を駆動するゲート電極駆動回路と、 前記カソード電極を駆動するカソード電極駆動回路と、 前記分割された領域ごとのアノード電極に高電圧を個別
に供給する各一の高圧電源と、 これらの高圧電源に流れる電流を検出する各一のアノー
ド電流検出回路と、 前記ゲート電極駆動回路に駆動タイミング情報を供給
し、一方、前記アノード電流検出回路により検出される
電流を全画素について所定値にするために、前記カソー
ド電極駆動回路を通じて各画素ごとに与える駆動電圧の
振幅またはパルス幅を制御する駆動回路コントローラと
を備えたことを特徴とする電界放射表示パネルの輝度補
正装置。 - 【請求項３】 前記駆動回路コントローラからの駆動電
圧の振幅またはパルス幅の情報を受けて、全画素につい
て輝度を一定とするための各画素ごとの補正データを保
存する全画素補正値メモリを設けたことを特徴とする請
求項２に記載の電界放射表示パネルの輝度補正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001118099A JP2002313262A (ja) | 2001-04-17 | 2001-04-17 | 電界放射表示パネルおよびその輝度補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001118099A JP2002313262A (ja) | 2001-04-17 | 2001-04-17 | 電界放射表示パネルおよびその輝度補正装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002313262A true JP2002313262A (ja) | 2002-10-25 |
Family
ID=18968539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001118099A Pending JP2002313262A (ja) | 2001-04-17 | 2001-04-17 | 電界放射表示パネルおよびその輝度補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002313262A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005106832A1 (ja) * | 2004-04-28 | 2005-11-10 | Ulvac, Inc. | 電界放出型表示装置及びその制御方法 |
| WO2005124734A1 (ja) * | 2004-06-18 | 2005-12-29 | Kabushiki Kaisha Toshiba | 映像表示装置及び映像表示装置の輝度特性補正方法 |
| US7227520B2 (en) | 2003-06-16 | 2007-06-05 | Hitachi, Ltd. | Display device having luminance correcting function |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1031449A (ja) * | 1996-07-12 | 1998-02-03 | Canon Inc | 表示装置及び前記表示装置の補正データの作成方法及びその装置 |
| JPH10326583A (ja) * | 1997-03-21 | 1998-12-08 | Canon Inc | 電子放出装置及びそれを用いた画像形成装置及び電圧印加装置 |
| JP2001051642A (ja) * | 1999-08-06 | 2001-02-23 | Hitachi Ltd | 平板型表示素子および画像表示装置 |
-
2001
- 2001-04-17 JP JP2001118099A patent/JP2002313262A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1031449A (ja) * | 1996-07-12 | 1998-02-03 | Canon Inc | 表示装置及び前記表示装置の補正データの作成方法及びその装置 |
| JPH10326583A (ja) * | 1997-03-21 | 1998-12-08 | Canon Inc | 電子放出装置及びそれを用いた画像形成装置及び電圧印加装置 |
| JP2001051642A (ja) * | 1999-08-06 | 2001-02-23 | Hitachi Ltd | 平板型表示素子および画像表示装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7227520B2 (en) | 2003-06-16 | 2007-06-05 | Hitachi, Ltd. | Display device having luminance correcting function |
| WO2005106832A1 (ja) * | 2004-04-28 | 2005-11-10 | Ulvac, Inc. | 電界放出型表示装置及びその制御方法 |
| JPWO2005106832A1 (ja) * | 2004-04-28 | 2008-07-31 | 株式会社アルバック | 電界放出型表示装置及びその制御方法 |
| CN100501815C (zh) * | 2004-04-28 | 2009-06-17 | 株式会社爱发科 | 电场发射型显示装置及其控制方法 |
| WO2005124734A1 (ja) * | 2004-06-18 | 2005-12-29 | Kabushiki Kaisha Toshiba | 映像表示装置及び映像表示装置の輝度特性補正方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5721561A (en) | Image display device and drive device therefor | |
| JP4027284B2 (ja) | 画像表示装置の製造方法 | |
| US7692621B2 (en) | Liquid crystal display device and a method for driving the same | |
| US6329759B1 (en) | Field emission image display | |
| US20050280612A1 (en) | Matrix type display unit and method of driving the same | |
| JP2003109508A (ja) | 画像形成装置の特性調整方法、画像形成装置の製造方法、画像形成装置及び特性調整装置 | |
| US7057586B2 (en) | Flat panel display and operation method thereof | |
| JP2003345287A (ja) | Ｍｉｍｆｅｄの駆動回路及び駆動方法 | |
| US7239078B2 (en) | Field emission display and driving method thereof | |
| JP2002313262A (ja) | 電界放射表示パネルおよびその輝度補正装置 | |
| JP4930677B2 (ja) | 画像表示装置 | |
| KR20030088295A (ko) | 플라즈마 디스플레이 패널의 구동방법 및 장치 | |
| US7138761B2 (en) | Field emission display and driving method thereof | |
| KR100262336B1 (ko) | 전계방출표시기의게이트구동방법 | |
| JP2004240186A (ja) | 平面表示装置、表示用駆動回路、および表示用駆動方法 | |
| JP2003248452A (ja) | 電界放出型ディスプレイの駆動方法及び装置 | |
| US20060221003A1 (en) | Flat-panel video display apparatus and its drive method | |
| US20060267506A1 (en) | Image display device | |
| KR20000019654A (ko) | 전계방출 표시장치의 구동방법 | |
| JPH07181918A (ja) | 画像表示装置の駆動方法 | |
| US20060221036A1 (en) | Flat-panel video display apparatus and its drive method | |
| JP2006106142A (ja) | 表示装置および表示方法 | |
| KR100293513B1 (ko) | 전계방출표시장치의구동방법 | |
| JP2005284086A (ja) | 平面表示装置および表示装置の輝度制御方法 | |
| US20060139248A1 (en) | Planar display apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20071017 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080218 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080219 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080501 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080501 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090617 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091104 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100625 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101026 |