JP2002299787A - High-frequency circuit structure and manufacturing method therefor - Google Patents

High-frequency circuit structure and manufacturing method therefor

Info

Publication number
JP2002299787A
JP2002299787A JP2001098343A JP2001098343A JP2002299787A JP 2002299787 A JP2002299787 A JP 2002299787A JP 2001098343 A JP2001098343 A JP 2001098343A JP 2001098343 A JP2001098343 A JP 2001098343A JP 2002299787 A JP2002299787 A JP 2002299787A
Authority
JP
Japan
Prior art keywords
substrate
dielectric film
region
chip
frequency circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001098343A
Other languages
Japanese (ja)
Inventor
Takeharu Urabe
丈晴 浦部
Hiroshi Ogura
洋 小倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Mobile Communications Co Ltd
Original Assignee
Matsushita Communication Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Communication Industrial Co Ltd filed Critical Matsushita Communication Industrial Co Ltd
Priority to JP2001098343A priority Critical patent/JP2002299787A/en
Publication of JP2002299787A publication Critical patent/JP2002299787A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Abstract

PROBLEM TO BE SOLVED: To provide a low-loss high-frequency circuit structure, capable of obtaining the intrinsic characteristics of an integrated circuit, to which a flip- chip is mounted, and to provide its manufacturing method. SOLUTION: In a flip-chip mounted part of an integrated circuit chip 109, as a though-hole 106 is formed in a board 101 and a dielectric film 103 corresponding to a circuit pattern region 109b of the integrated circuit chip 109, the bard 101 and the dielectric film 103 are not present on the circuit pattern region 109b. Furthermore, when a sealant 203 is injected into the jointing part of a projection electrode 108 to a signal wire 105, it will not infiltrate into the circuit pattern region 109b.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、回路基板作製等に
用いられる高周波回路構造およびその製造方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-frequency circuit structure used for manufacturing a circuit board and the like, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】従来より、高周波回路形成方法が各種提
案されている。例えば、特開2000−124564号
公報には、高周波回路において低損失な回路を実現する
ために、薄膜構造上に信号用配線を形成することが開示
されている。図6は、従来の高周波回路を示す断面図で
ある。まず、図6(a)に示すように、従来の高周波回
路では、基板1上に誘電体膜2を設けて、その誘電体膜
2上に信号用配線3および接地導体4をそれぞれ形成し
ている。また、信号用配線3の配線パターン領域に相当
する基板1をエッチングにより取り除いて空孔領域7を
形成している。さらに、信号用配線3の配線パターン領
域に相当する箇所に蓋部材6を被せてシールド構造にし
ている。この蓋部材6は、信号用配線3の配線パターン
領域に相当する箇所に凹加工を施して、金属層5をスパ
ッタ法、メッキなどにより形成している。このような構
造では、電気力線は空気層8を通過することになるた
め、損失を小さくすることができる。
2. Description of the Related Art Hitherto, various methods for forming a high-frequency circuit have been proposed. For example, Japanese Patent Application Laid-Open No. 2000-124564 discloses forming a signal wiring on a thin film structure in order to realize a low-loss circuit in a high-frequency circuit. FIG. 6 is a sectional view showing a conventional high-frequency circuit. First, as shown in FIG. 6A, in a conventional high-frequency circuit, a dielectric film 2 is provided on a substrate 1, and a signal wiring 3 and a ground conductor 4 are formed on the dielectric film 2, respectively. I have. In addition, the substrate 1 corresponding to the wiring pattern region of the signal wiring 3 is removed by etching to form a hole region 7. Further, a cover member 6 is put on a portion corresponding to the wiring pattern region of the signal wiring 3 to form a shield structure. The cover member 6 is formed by forming a recess in a portion corresponding to the wiring pattern region of the signal wiring 3 and forming the metal layer 5 by sputtering, plating, or the like. In such a structure, the lines of electric force pass through the air layer 8, so that the loss can be reduced.

【0003】一方、回路基板作製においては、チップ状
の集積化回路を何らかの実装方法で基板上に実装する必
要がある。実装方法の一つとしてフリップチップがあ
る。フリップチップ実装は、チップ状の集積化回路をフ
ェイスダウンで基板に接続する。フリップチップ実装
は、ワイヤーを用いてチップ状の集積化回路をボンディ
ングする実装方式と比べて、実装占有面積を小さくでき
るだけでなく、高周波回路においてはワイヤーのインダ
クタンスの影響を回避できるため、有効な実装方法とし
て期待されている。
On the other hand, in manufacturing a circuit board, it is necessary to mount a chip-shaped integrated circuit on the board by some mounting method. One of the mounting methods is a flip chip. In flip-chip mounting, a chip-shaped integrated circuit is connected face-down to a substrate. Compared to the mounting method of bonding chip-shaped integrated circuits using wires, flip-chip mounting not only reduces the mounting area, but also eliminates the effect of wire inductance in high-frequency circuits, so that effective mounting is possible. It is expected as a method.

【0004】[0004]

【発明が解決しようとする課題】上記従来の技術のよう
に、チップ状の集積化回路9をフリップチップ実装した
場合、以下に示す課題がある。
When the chip-shaped integrated circuit 9 is flip-chip mounted as in the above-described conventional technique, there are the following problems.

【0005】図6(b)は、従来の高周波回路構造にお
けるフリップチップ実装を示す断面図である。図6
(b)において、チップ状の集積化回路9の電極10上
に突起電極11を形成する。この突起電極11を、信号
用配線3に導電性ペースト12により接合して電気的導
通を得る。そして、集積化回路9と誘電体膜2との間に
絶縁性の封止材13を注入している。
FIG. 6B is a cross-sectional view showing flip-chip mounting in a conventional high-frequency circuit structure. FIG.
2B, the protruding electrode 11 is formed on the electrode 10 of the chip-shaped integrated circuit 9. The protruding electrodes 11 are joined to the signal wires 3 with the conductive paste 12 to obtain electrical continuity. Then, an insulating sealing material 13 is injected between the integrated circuit 9 and the dielectric film 2.

【0006】一般にチップ状の集積化回路9は、フリッ
プチップ実装することを前提にして製作されておらず、
フェイスアップ、すなわちチップ状の集積化回路9の配
線パターン面を上にして、金などのワイヤーを用いて基
板上の配線と接合(ワイヤーボンディング)することを
想定して製作されている。
In general, the chip-shaped integrated circuit 9 is not manufactured on the assumption that it is mounted on a flip chip.
It is manufactured assuming face-up, that is, bonding (wire bonding) with wiring on a substrate using a wire such as gold with the wiring pattern surface of the chip-shaped integrated circuit 9 facing up.

【0007】従って、基板1にチップ状の集積化回路9
をフリップチップ実装した場合、図6(b)に示すよう
に、チップ状の集積化回路9の配線パターン面9aに対
向して基板1および誘電体膜2があるため、基板1およ
び誘電体膜2の影響や、チップ状の集積化回路9と基板
1の隙間に侵入する封止材13の影響を受けて、本来の
チップ状の集積化回路9が持つ所望の特性を得られない
という課題がある。
Accordingly, the chip-shaped integrated circuit 9 is mounted on the substrate 1.
6 is flip-chip mounted, the substrate 1 and the dielectric film 2 are opposed to the wiring pattern surface 9a of the chip-shaped integrated circuit 9 as shown in FIG. 2 and the sealing material 13 that enters the gap between the chip-shaped integrated circuit 9 and the substrate 1, the desired characteristics of the original chip-shaped integrated circuit 9 cannot be obtained. There is.

【0008】本発明は、かかる点に鑑みてなされたもの
であり、集積化回路がフリップチップ実装される場合で
あっても集積化回路の所望の特性を得ることができ、し
かも小型でかつ高機能な高周波回路構造およびその方法
を提供することを目的としている。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and can obtain desired characteristics of an integrated circuit even when the integrated circuit is flip-chip mounted. It is an object to provide a functional high-frequency circuit structure and a method thereof.

【0009】[0009]

【課題を解決するための手段】この課題を解決するため
に、集積化回路チップのフリップチップ実装部分におい
て、集積化回路チップの回路パターン領域に対応する基
板および誘電体膜に貫通孔を形成しておくことにより、
集積回路チップをフリップチップ実装した場合回路パタ
ーン領域上には基板および誘電体膜は存在せず、また、
封止材を集積化回路の電極と基板との間に注入するとき
に回路パターン領域上に封止材が侵入しないようにし
た。
In order to solve this problem, in a flip chip mounting portion of an integrated circuit chip, a through hole is formed in a substrate and a dielectric film corresponding to a circuit pattern region of the integrated circuit chip. By keeping
When the integrated circuit chip is flip-chip mounted, the substrate and the dielectric film do not exist on the circuit pattern area,
When the sealing material is injected between the electrode of the integrated circuit and the substrate, the sealing material does not enter the circuit pattern region.

【0010】これにより、集積化回路チップがフェイス
アップ実装を前提として所望の特性が得られるように設
計されている場合であっても、集積化回路チップをフリ
ップチップ実装した場合でも貫通孔によって回路パター
ン領域上に空気のみがあり設計条件を同一にすることが
できる。
[0010] Accordingly, even when the integrated circuit chip is designed to obtain desired characteristics on the premise of face-up mounting, even when the integrated circuit chip is flip-chip mounted, the circuit is formed by the through hole. There is only air on the pattern area, and the design conditions can be made the same.

【0011】[0011]

【発明の実施の形態】本発明の第1の態様に係る高周波
回路構造は、基板あるいは信号用配線が形成された基板
と、前記基板の主面を覆うように形成された誘電体膜
と、前記誘電体膜の一部の領域上に所望の配線パターン
で形成された信号用配線と、前記信号用配線が形成され
た前記誘電体膜の一部の領域に対応する基板の一部の領
域に形成された空孔領域と、前記基板の主面側に集積化
回路チップをフリップチップ実装した場合に前記集積化
回路チップの回路パターン領域に対向する領域に前記基
板および前記誘電体膜を貫通するように形成された貫通
孔と、を具備する構成を採る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A high-frequency circuit structure according to a first aspect of the present invention comprises a substrate or a substrate on which signal wiring is formed, a dielectric film formed so as to cover a main surface of the substrate, A signal wiring formed in a desired wiring pattern on a partial region of the dielectric film, and a partial region of the substrate corresponding to a partial region of the dielectric film on which the signal wiring is formed And the substrate and the dielectric film penetrate into a region facing the circuit pattern region of the integrated circuit chip when the integrated circuit chip is flip-chip mounted on the main surface side of the substrate. And a through-hole formed so as to form a hole.

【0012】また、本発明の第2の態様に係る高周波回
路構造は、基板あるいは信号用配線が形成された基板
と、前記基板の主面上に形成された誘電体膜と、前記誘
電体膜の一部の領域上に多層で形成された信号用配線
と、前記信号用配線が形成された前記誘電体膜の一部の
領域に対応する基板の一部の領域に形成された空孔領域
と、前記基板の主面側に集積化回路チップをフリップチ
ップ実装した場合に前記集積化回路チップの回路パター
ン領域に対向する領域に前記基板および前記誘電体膜を
貫通するように形成された貫通孔と、を具備する構成を
採る。
A high-frequency circuit structure according to a second aspect of the present invention includes a substrate or a substrate on which signal wiring is formed; a dielectric film formed on a main surface of the substrate; A signal wiring formed in a multilayer on a part of the region, and a void region formed in a part of the substrate corresponding to a part of the dielectric film on which the signal wiring is formed And a through-hole formed to penetrate the substrate and the dielectric film in a region facing the circuit pattern region of the integrated circuit chip when the integrated circuit chip is flip-chip mounted on the main surface side of the substrate. And a hole.

【0013】また、本発明の第3の態様に係る高周波回
路構造は、第1または第2の態様において、信号用配線
に被せられ前記信号用配線をシールドするシールド部材
と、前記貫通孔の開口部に対向するように回路パターン
領域が位置する状態で基板の主面側にフリップチップ実
装された集積化回路チップと、を具備する構成を採る。
Further, the high-frequency circuit structure according to a third aspect of the present invention, in the first or second aspect, includes a shield member covered with the signal wiring to shield the signal wiring, and an opening of the through hole. And an integrated circuit chip that is flip-chip mounted on the main surface side of the substrate in a state where the circuit pattern region is positioned so as to face the portion.

【0014】これらの構成により、集積化回路チップが
フェイスアップ実装を前提として所望の特性が得られる
ように設計されている場合であっても、集積化回路チッ
プをフリップチップ実装した場合でも基板および誘電体
膜を貫通する貫通孔によって回路パターン領域上に空気
のみがあり設計条件を同一にすることができる。また、
基板の一部の領域に空孔領域を形成し、空孔領域上の信
号用配線をシールドすることにより設けられた空気層を
電気力線が通過することになるため、損失を小さくする
ことができる。
With these configurations, even when the integrated circuit chip is designed to obtain desired characteristics on the premise of face-up mounting, even when the integrated circuit chip is flip-chip mounted, With the through holes penetrating the dielectric film, only air is present on the circuit pattern area, and the design conditions can be made the same. Also,
A hole region is formed in a partial region of the substrate, and the lines of electric force pass through an air layer provided by shielding signal wiring on the hole region, so that loss can be reduced. it can.

【0015】本発明の第4の態様に係る高周波回路構造
は、第1から第3の態様のいずれかにおいて、誘電体膜
はベンゾシクロブテンで形成されていることを特徴とす
る。
A high-frequency circuit structure according to a fourth aspect of the present invention is characterized in that, in any one of the first to third aspects, the dielectric film is formed of benzocyclobutene.

【0016】この構成により、ベンゾシクロブテンは誘
導体損失が小さいので、より低損失な高周波回路を得ら
れ、また、ベンゾシクロブテンは、スピンコートおよび
硬化処理(キュア)により膜形成を行うことができ、回
路の多層化や小型化に非常に有効である。
With this configuration, since benzocyclobutene has a small derivative loss, a high-frequency circuit with lower loss can be obtained, and benzocyclobutene can be formed into a film by spin coating and curing (curing). This is very effective for multilayering and miniaturizing a circuit.

【0017】本発明の第5の態様に係る高周波回路構造
の製造方法は、基板あるいは信号用配線が形成された基
板の主面上に誘電体膜を形成するステップと、前記誘電
体膜の一部の領域上に所望の配線パターンで信号用配線
を形成するステップと、前記信号用配線が形成された前
記誘電体膜の一部の領域に対応する基板の一部の領域を
除去して空孔領域を形成するステップと、前記基板の主
面側に集積化回路チップをフリップチップ実装した場合
に前記集積化回路チップの回路パターン領域に対向する
領域に前記基板および前記誘電体膜を貫通するように貫
通孔を形成するステップと、を具備する。
According to a fifth aspect of the present invention, there is provided a method for manufacturing a high-frequency circuit structure, comprising: forming a dielectric film on a main surface of a substrate or a substrate on which signal wiring is formed; Forming a signal wiring with a desired wiring pattern on the area of the portion, and removing a part of a region of the substrate corresponding to a part of the dielectric film on which the signal wiring is formed and removing the space. Forming a hole region, and penetrating the substrate and the dielectric film in a region facing the circuit pattern region of the integrated circuit chip when the integrated circuit chip is flip-chip mounted on the main surface side of the substrate Forming a through hole as described above.

【0018】また、本発明の第6の態様に係る高周波回
線構造の製造方法は、基板あるいは信号用配線が形成さ
れた基板の主面上に誘電体膜を形成するステップと、前
記誘電体膜の一部の領域上に所望の配線パターンで信号
用配線を形成するステップと、前記誘電体膜の集積化回
路チップをフリップチップ実装した場合に前記集積化回
路チップの回路パターン領域に対向する領域を選択的に
エッチングして開口部を形成するステップと、前記基板
を裏面側から選択的にエッチングすることにより前記信
号用配線が形成された前記誘電体膜の一部の領域に対応
する基板の一部の領域を除去して空孔領域を形成すると
同時に前記誘電体膜に形成された開口部に対応する領域
を除去して前記基板および前記誘電体膜を貫通するよう
に貫通孔を形成するステップと、を具備する。
A method of manufacturing a high-frequency circuit structure according to a sixth aspect of the present invention includes the steps of: forming a dielectric film on a main surface of a substrate or a substrate on which signal wiring is formed; Forming a signal wiring in a desired wiring pattern on a partial area of the integrated circuit chip; and forming an area facing the circuit pattern area of the integrated circuit chip when the integrated circuit chip of the dielectric film is flip-chip mounted. Forming an opening by selectively etching the substrate, and selectively etching the substrate from the back side to form a substrate corresponding to a partial region of the dielectric film where the signal wiring is formed. A hole region is formed by removing a part of the region, and at the same time, a region corresponding to an opening formed in the dielectric film is removed to form a through hole so as to penetrate the substrate and the dielectric film. And the step, the comprises.

【0019】これらの方法により製造される高周波回線
構造は、集積化回路チップがフェイスアップ実装を前提
として所望の特性が得られるように設計されている場合
であっても、集積化回路チップをフリップチップ実装し
た場合でも基板および誘電体膜を貫通する貫通孔によっ
て回路パターン領域上に空気のみがあり設計条件を同一
にすることができる。また、基板の一部の領域に空孔領
域を形成し、空孔領域上の信号用配線をシールドするこ
とにより設けられた空気層を電気力線が通過することに
なるため、損失を小さくすることができる。
The high-frequency circuit structure manufactured by these methods can flip the integrated circuit chip even if the integrated circuit chip is designed to obtain desired characteristics on the premise of face-up mounting. Even when a chip is mounted, only the air is present on the circuit pattern region due to the through holes penetrating the substrate and the dielectric film, and the design conditions can be made the same. Further, a hole region is formed in a partial region of the substrate, and the lines of electric force pass through an air layer provided by shielding the signal wiring on the hole region, thereby reducing loss. be able to.

【0020】本発明の第7の態様に係る高周波回路構造
の製造方法は、第6の態様において、誘電体膜をエッチ
ングして開口部を形成した後、前記開口部を少なくとも
含む前記誘電体膜の表面に保護層を形成し、前記基板の
主面側に電極を配置し裏面側からプラズマエッチングに
より選択的にエッチングする際に前記貫通孔を通過した
プラズマが電極に到達するのを前記保護層により阻止す
る。
According to a seventh aspect of the present invention, in the method for manufacturing a high-frequency circuit structure according to the sixth aspect, after the dielectric film is etched to form an opening, the dielectric film including at least the opening is formed. Forming a protective layer on the surface of the substrate, disposing an electrode on the main surface side of the substrate, and selectively etching plasma from the back side by plasma etching. To prevent.

【0021】この方法により、基板が除去されて貫通孔
が形成されても保護層があるのでプラズマが電極に到達
することがないので、貫通孔と空孔領域とを有する高周
波回路構造を容易にかつプラズマエッチング装置を壊す
ことなく製造することができる。
According to this method, even if the substrate is removed and the through hole is formed, the plasma does not reach the electrode because the protective layer is provided, so that the high frequency circuit structure having the through hole and the hole region can be easily formed. In addition, it can be manufactured without breaking the plasma etching apparatus.

【0022】本発明の第8の態様に係る高周波回線構造
の製造方法は、第6または第7の態様において、選択的
なエッチングはレジスト膜をマスクとして行うこととし
た。
In the method for manufacturing a high-frequency circuit structure according to an eighth aspect of the present invention, in the sixth or seventh aspect, the selective etching is performed using a resist film as a mask.

【0023】本発明の第9の態様に係る高周波回線構造
の製造方法は、第5から第8の態様のいずれかにおい
て、誘電体膜は、ベンゾシクロブテンを用いて形成する
こととした。
In the method for manufacturing a high-frequency circuit structure according to a ninth aspect of the present invention, in any one of the fifth to eighth aspects, the dielectric film is formed using benzocyclobutene.

【0024】この方法により、ベンゾシクロブテンは誘
導体損失が小さいので、より低損失な高周波回路を得ら
れ、また、ベンゾシクロブテンは、スピンコートおよび
硬化処理(キュア)により膜形成を行うことができ、回
路の多層化や小型化に非常に有効である。
According to this method, since benzocyclobutene has a small derivative loss, a high-frequency circuit with lower loss can be obtained, and benzocyclobutene can be formed into a film by spin coating and curing treatment (curing). This is very effective for multilayering and miniaturizing a circuit.

【0025】本発明の第10の態様は、第1から第4の
態様のいずれかの高周波回路構造を有することを特徴と
する無線端末装置である。
A tenth aspect of the present invention is a wireless terminal device having the high-frequency circuit structure according to any one of the first to fourth aspects.

【0026】本発明の第11の態様は、第1から第4の
態様のいずれかの高周波回路構造を有することを特徴と
する無線基地局装置である。
An eleventh aspect of the present invention is a radio base station device having the high-frequency circuit structure according to any one of the first to fourth aspects.

【0027】本発明の第12の態様は、第1から第4の
態様のいずれかの高周波回路構造を有することを特徴と
するレーダー装置である。
A twelfth aspect of the present invention is a radar device having the high-frequency circuit structure according to any one of the first to fourth aspects.

【0028】本発明の第13の態様は、第5から第9の
態様のいずれかの高周波回路構造の製造方法を用いて製
造された高周波回路を搭載していることを特徴とする無
線端末装置である。
According to a thirteenth aspect of the present invention, there is provided a wireless terminal device comprising a high-frequency circuit manufactured by using the method for manufacturing a high-frequency circuit structure according to any one of the fifth to ninth aspects. It is.

【0029】本発明の第14の態様は、第5から第9の
態様のいずれかの高周波回路構造の製造方法を用いて製
造された高周波回路を搭載していることを特徴とする無
線基地局装置である。
According to a fourteenth aspect of the present invention, there is provided a radio base station comprising a high-frequency circuit manufactured by using the high-frequency circuit structure manufacturing method according to any one of the fifth to ninth aspects. Device.

【0030】本発明の第15の態様は、第5から第9の
態様のいずれかの高周波回路構造の製造方法を用いて製
造された高周波回路を搭載していることを特徴とするレ
ーダー装置である。
According to a fifteenth aspect of the present invention, there is provided a radar apparatus comprising a high-frequency circuit manufactured by using the high-frequency circuit structure manufacturing method according to any one of the fifth to ninth aspects. is there.

【0031】以下、本発明の実施の形態について、図面
を参照して詳細に説明する。図1は、本発明の実施の形
態に係る高周波回路構造を示す断面図である。シリコン
からなる基板101の主面101a上に第1の信号用配
線102の配線パターンが形成されている。この第1の
信号用配線102を含む基板101の主面101a上に
は誘電体膜103が層間絶縁膜として形成されている。
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. FIG. 1 is a sectional view showing a high-frequency circuit structure according to an embodiment of the present invention. A wiring pattern of a first signal wiring 102 is formed on a main surface 101a of a substrate 101 made of silicon. On the main surface 101a of the substrate 101 including the first signal wiring 102, a dielectric film 103 is formed as an interlayer insulating film.

【0032】この誘電体膜103の表面上の一部の領域
には、第2の信号用配線105、112が所望の配線パ
ターンで形成されている。また、第2の信号用配線11
2の配線パターンが形成された領域(以下、配線パター
ン領域という)112aに相当する基板101に空孔領
域107が形成されている。この空孔領域107によっ
て、第2の信号用配線112は、基板101のない誘電
体膜103上に形成された薄膜構造をとる。
In a part of the surface of the dielectric film 103, second signal wirings 105 and 112 are formed in a desired wiring pattern. Also, the second signal wiring 11
A hole region 107 is formed in the substrate 101 corresponding to a region (hereinafter, referred to as a wiring pattern region) 112a in which two wiring patterns are formed. Due to the void region 107, the second signal wiring 112 has a thin film structure formed on the dielectric film 103 without the substrate 101.

【0033】さらに、この配線パターン領域112aを
取り囲むように接地導体113が形成されている。ま
た、配線パターン領域112aに蓋部材111を被せて
いる。この蓋部材111には、配線パターン領域112
aの上方に空間領域を設けるために凹部111aが形成
されている。この凹部111aを含む蓋部材111の内
表面には、金属層110がスパッタ法、メッキなどによ
り形成されている。蓋部材111を被せたときに金属層
110と接地導体113とが互いに導通し、これにより
第2の信号用配線112をシールドするシールド構造が
形成される。このシールド構造をとることにより、電気
力線は空間領域を通過することになるため、損失を小さ
くすることができる。
Further, a ground conductor 113 is formed so as to surround the wiring pattern region 112a. Further, a cover member 111 is placed over the wiring pattern area 112a. The cover member 111 includes a wiring pattern area 112.
A concave portion 111a is formed to provide a space region above a. A metal layer 110 is formed on the inner surface of the lid member 111 including the concave portion 111a by a sputtering method, plating, or the like. When the cover member 111 is covered, the metal layer 110 and the ground conductor 113 conduct with each other, thereby forming a shield structure for shielding the second signal wiring 112. By employing this shield structure, the lines of electric force pass through the space region, so that the loss can be reduced.

【0034】一方、誘電体膜103上の他の領域には、
第2の信号用配線105が形成されている。第2の信号
用配線105は、チップ状の集積化回路(以下、集積化
回路チップという)109に対して信号を入出力するた
めのものである。第1の信号用配線102と第2の信号
用配線105とは、誘電体膜103を貫通して形成され
たビアホール114内に形成された配線104を介して
電気的に接続されている。
On the other hand, in other regions on the dielectric film 103,
A second signal wiring 105 is formed. The second signal wiring 105 is for inputting and outputting a signal to and from a chip-shaped integrated circuit (hereinafter, referred to as an integrated circuit chip) 109. The first signal wiring 102 and the second signal wiring 105 are electrically connected via a wiring 104 formed in a via hole 114 formed through the dielectric film 103.

【0035】集積化回路チップ109を第2の信号用配
線105に対してフリップチップ実装した場合に、集積
化回路チップ109の回路パターンが形成された領域
(以下、回路パターン領域という)に対向する領域に
は、基板101および誘電体膜103を貫通する貫通孔
106が形成されている。
When the integrated circuit chip 109 is flip-chip mounted on the second signal wiring 105, it faces a region where the circuit pattern of the integrated circuit chip 109 is formed (hereinafter, referred to as a circuit pattern region). In the region, a through hole 106 penetrating through the substrate 101 and the dielectric film 103 is formed.

【0036】図1中の破線Aで囲んだ集積化回路チップ
109の実装部分について図2を参照して説明する。図
2は、上記実施の形態に係る高周波回路構造の集積化回
路チップの実装部分を示す拡大断面図である。
A mounting portion of the integrated circuit chip 109 surrounded by a broken line A in FIG. 1 will be described with reference to FIG. FIG. 2 is an enlarged sectional view showing a mounting portion of an integrated circuit chip having a high-frequency circuit structure according to the above embodiment.

【0037】集積化回路チップ(この例ではGaAs能
動素子)109は、その一方の表面上に回路パターン1
09aが形成された回路パターン領域109bを有す
る。また、この回路パターン領域109bと同じ面上に
は電極201が形成されている。電極201上には、突
起電極108が夫々形成されている。
An integrated circuit chip (GaAs active element in this example) 109 has a circuit pattern 1 on one surface thereof.
09a is formed in the circuit pattern region 109b. The electrode 201 is formed on the same surface as the circuit pattern region 109b. The protruding electrodes 108 are formed on the electrodes 201, respectively.

【0038】このような構成からなる集積化回路チップ
109は、回路パターン領域109bが形成された面を
基板101の主面101aに対向するようにフェイスダ
ウンさせた状態で、突起電極108と第2の信号用配線
105とを導電性ペースト202により接合して電気的
導通を得ている。さらに、突起電極108と第2の信号
用配線105との接合部分は封止材203で封止されて
いる。
The integrated circuit chip 109 having such a configuration is configured such that the surface on which the circuit pattern region 109b is formed is face-down so as to face the main surface 101a of the substrate 101, and the projecting electrode 108 and the second Is electrically connected to the signal wiring 105 by the conductive paste 202. Further, a joint between the protruding electrode 108 and the second signal wiring 105 is sealed with a sealing material 203.

【0039】上述のような集積化回路チップ109のフ
リップチップ実装部分において、集積化回路チップ10
9の回路パターン領域109bに対応する基板101お
よび誘電体膜103には貫通孔106が形成されている
ので、回路パターン領域109b上には基板101およ
び誘電体膜103は存在しない。また、フリップチップ
実装時に封止材203を突起電極108と第2の信号用
配線105との接合部分に注入したときに回路パターン
領域109b上に封止材203が侵入することもない。
これにより、集積化回路チップ109が、回路パターン
領域109bを上側、すなわち基板101と同一の方向
に向けて実装(以下、フェイスアップ実装という)さ
れ、回路パターン領域109b上に空気のみがあること
を前提として所望の特性が得られるように設計されてい
る場合であっても、本実施の形態に係る高周波回路構造
によれば、集積化回路チップ109をフリップチップ実
装した場合でも貫通孔106によって回路パターン領域
109b上に空気のみがあり、設計条件と同じにするこ
とができる。従って、基板101、誘電体膜103およ
び封止材203の影響を受けて設計条件と異なるために
集積化回路チップ109が本来持つ利得を得られないと
いう事態が発生することを防止することができる。
In the flip-chip mounting portion of the integrated circuit chip 109 as described above, the integrated circuit chip 10
Since the through-hole 106 is formed in the substrate 101 and the dielectric film 103 corresponding to the 9 circuit pattern regions 109b, the substrate 101 and the dielectric film 103 do not exist on the circuit pattern region 109b. Further, when the sealing material 203 is injected into the joint between the protruding electrode 108 and the second signal wiring 105 during flip-chip mounting, the sealing material 203 does not enter the circuit pattern region 109b.
As a result, the integrated circuit chip 109 is mounted with the circuit pattern region 109b facing upward, that is, in the same direction as the substrate 101 (hereinafter, referred to as face-up mounting), and there is only air on the circuit pattern region 109b. According to the high-frequency circuit structure according to the present embodiment, even if the integrated circuit chip 109 is flip-chip mounted, even if it is designed to obtain desired characteristics, Only air is present on the pattern region 109b, which can be the same as the design condition. Accordingly, it is possible to prevent a situation in which the gain inherent in the integrated circuit chip 109 cannot be obtained due to a difference from the design conditions due to the influence of the substrate 101, the dielectric film 103, and the sealing material 203. .

【0040】誘電体膜103の材料として、誘導体損失
が小さいベンゾシクロブテン(BCB)を用いて、より
低損失な高周波回路を得ることが好ましい。また、BC
Bは、スピンコートおよび硬化処理(キュア)により膜
形成を行うことができ、回路の多層化や小型化に非常に
有効である。
It is preferable to use benzocyclobutene (BCB) having a small dielectric loss as a material of the dielectric film 103 to obtain a high-frequency circuit with a lower loss. Also, BC
B can be formed into a film by spin coating and curing treatment (curing), and is very effective in multilayering and miniaturizing a circuit.

【0041】次に、本実施の形態に係る高周波回路構造
の製造方法について説明する。図3は、上記実施の形態
に係る高周波回路構造の製造方法の各ステップを示す断
面図である。
Next, a method of manufacturing the high-frequency circuit structure according to this embodiment will be described. FIG. 3 is a cross-sectional view showing each step of the method for manufacturing the high-frequency circuit structure according to the above embodiment.

【0042】図3(a)に示すように、基板101の主
面上に第1の信号用配線102を形成する。この第1の
信号用配線102は、例えば基板101の主面上に電界
メッキなどにより金属膜を所望のパターンで成膜するこ
とにより形成する。
As shown in FIG. 3A, a first signal wiring 102 is formed on a main surface of a substrate 101. The first signal wiring 102 is formed, for example, by forming a metal film in a desired pattern on the main surface of the substrate 101 by electroplating or the like.

【0043】次に、図3(b)に示すように、第1の信
号用配線102を基板101の主面を覆うように誘電体
膜103を形成する。誘電体膜103は、例えば、ベン
ゾシクロブテンのような誘電体膜材料をスピンコートし
た後硬化処理(キュア)を行うことにより形成すること
ができる。
Next, as shown in FIG. 3B, a dielectric film 103 is formed so as to cover the main surface of the substrate 101 with the first signal wiring 102. The dielectric film 103 can be formed, for example, by spin-coating a dielectric film material such as benzocyclobutene and then performing a curing process (curing).

【0044】次に、図3(c)に示すように誘電体膜1
03の表面上にレジスト膜301を形成し、このレジス
ト膜301に所定のパターンでレジスト開口部302を
形成する。そしてこのレジスト膜301をエッチングマ
スクとしてドライエッチングを行い、図3(d)に示す
ように、誘電体膜103に、ビアホール114を形成す
ると共に、集積化回路チップ109をフリップチップ実
装した場合に回路パターン領域109bに対応する領域
に開口部303を形成する。
Next, as shown in FIG.
A resist film 301 is formed on the surface of the substrate 03, and a resist opening 302 is formed in the resist film 301 in a predetermined pattern. Then, dry etching is performed using the resist film 301 as an etching mask to form a via hole 114 in the dielectric film 103 and a circuit when the integrated circuit chip 109 is flip-chip mounted as shown in FIG. An opening 303 is formed in a region corresponding to the pattern region 109b.

【0045】次に、図3(e)に示すように誘電体膜1
03の表面上に金属膜を形成した後、所定のパターンで
エッチングすることにより、上述のビアホール114内
の配線104、第2の信号用配線105、112および
接地導体113を夫々形成する。
Next, as shown in FIG.
After a metal film is formed on the surface of the substrate 03, the wiring 104, the second signal wirings 105 and 112, and the ground conductor 113 in the via hole 114 are respectively formed by etching with a predetermined pattern.

【0046】この後、図3(f)に示すように、基板1
01の裏面101b上に、レジスト膜305を形成し、
開口部306および307を形成する。このレジスト膜
305をエッチングマスクとしてドライエッチングを行
う。この結果、図3(g)に示すように、第2の信号用
配線112が形成された配線パターン領域112aに対
応する基板101が除去され、空孔領域107が形成さ
れる。また、これと同時に、集積化回路チップ109を
フリップチップ実装した場合に回路パターン領域109
bに対応する領域内の基板101が除去され、誘電体膜
103に形成した開口部303と互いに連通して貫通孔
106が形成される。このようにして、基板101に薄
膜構造のための空孔領域107および集積化回路チップ
109をフリップチップ実装するための貫通孔106を
同時に形成することができる。
Thereafter, as shown in FIG.
01, a resist film 305 is formed on the back surface 101b,
Openings 306 and 307 are formed. Dry etching is performed using the resist film 305 as an etching mask. As a result, as shown in FIG. 3G, the substrate 101 corresponding to the wiring pattern area 112a where the second signal wiring 112 is formed is removed, and the hole area 107 is formed. At the same time, when the integrated circuit chip 109 is flip-chip mounted, the circuit pattern area 109
The substrate 101 in the region corresponding to b is removed, and a through hole 106 is formed in communication with the opening 303 formed in the dielectric film 103. In this manner, the hole area 107 for the thin film structure and the through-hole 106 for flip-chip mounting the integrated circuit chip 109 can be formed on the substrate 101 at the same time.

【0047】次に、上記実施の形態に係る高周波回路構
造の製造方法で行ったドライエッチングについて説明す
る。
Next, dry etching performed by the method for manufacturing a high-frequency circuit structure according to the above embodiment will be described.

【0048】基板101への貫通孔106および空孔領
域107の形成は、ドライエッチングにより行う。ドラ
イエッチング方式には、誘導結合型プラズマ源(IC
P)が有効であり、ICPは一般的なドライエッチング
方式である反応性イオンエッチング(RIE)に比べ
て、高密度プラズマを発生させることができ、貫通孔加
工や高アスペクト加工に適している。図4は、マルチス
パイラルコイル搭載誘導結合型プラズマ源を用いたプラ
ズマエッチング装置を示す概略構成図である。図中の4
01は、マルチスパイラルコイルを示す。このマルチス
パイラルコイル401は、略円筒形状を有するエッチン
グ室402の頂部に設けられた石英板403上に設置さ
れている。また、このマルチスパイラルコイル401に
は、高周波電源404が接続されており、高周波を印加
できるようになっている。マルチスパイラルコイル40
1には、高周波電源404からマルチスパイラルコイル
401に印加した高周波電源の整合を取るマッチング回
路408が接続されている。下部電極405についても
高周波を印加する高周波電源406が接続されている。
エッチングは基板407を下部電極405上に設置し、
チャンバー内にプロセスガスを導入し、高周波を印加し
て行う。
The formation of the through hole 106 and the hole region 107 in the substrate 101 is performed by dry etching. The dry etching method includes an inductively coupled plasma source (IC
P) is effective, and ICP can generate high-density plasma as compared with reactive ion etching (RIE), which is a general dry etching method, and is suitable for through hole processing and high aspect processing. FIG. 4 is a schematic configuration diagram showing a plasma etching apparatus using an inductively coupled plasma source equipped with a multi-spiral coil. 4 in the figure
01 indicates a multi-spiral coil. The multi-spiral coil 401 is provided on a quartz plate 403 provided on the top of an etching chamber 402 having a substantially cylindrical shape. Further, a high frequency power supply 404 is connected to the multi-spiral coil 401 so that a high frequency can be applied. Multi spiral coil 40
A matching circuit 408 for matching high-frequency power applied from the high-frequency power supply 404 to the multi-spiral coil 401 is connected to 1. The lower electrode 405 is also connected to a high frequency power supply 406 for applying a high frequency.
Etching places the substrate 407 on the lower electrode 405,
The process is performed by introducing a process gas into the chamber and applying a high frequency.

【0049】図3(f)に示すドライエッチングを行う
ステップにおいて、貫通孔106を形成するときに、ド
ライエッチング装置内で発生したプラズマが貫通孔10
6を通過してドライエッチング装置の下部電極405に
到達してしまう可能性がある。
In the step of performing the dry etching shown in FIG. 3F, when the through hole 106 is formed, the plasma generated in the dry etching apparatus
6 and may reach the lower electrode 405 of the dry etching apparatus.

【0050】そこで、プラズマが下部電極405に到達
しないように、図5(a)に示すように、誘電体膜10
3の、開口部303を含む一部の領域に保護層501を
形成するか、または、図5(B)に示すように、誘電体
膜103の表面全体に保護層503を形成する。保護層
501、503は、例えばレジスト膜、ラミネートフィ
ルム等である。このような状態でプラズマエッチングを
行えば、基板101が除去されて貫通孔106が形成さ
れても保護層501、503があるのでプラズマが下部
電極405に到達することなく、貫通孔106を形成す
ることができる。最後に誘電体膜103上の保護層50
1、503を除去すれば、貫通孔106と薄膜構造のた
めの空孔領域107を有する高周波回路構造を容易にか
つプラズマエッチング装置を壊すことなく製造すること
ができる。
In order to prevent the plasma from reaching the lower electrode 405, as shown in FIG.
3, the protective layer 501 is formed in a part of the region including the opening 303, or as shown in FIG. 5B, the protective layer 503 is formed over the entire surface of the dielectric film 103. The protective layers 501 and 503 are, for example, a resist film, a laminate film, or the like. When plasma etching is performed in such a state, even if the substrate 101 is removed and the through-hole 106 is formed, the through-hole 106 is formed without the plasma reaching the lower electrode 405 because the protective layers 501 and 503 exist. be able to. Finally, the protective layer 50 on the dielectric film 103
By removing 1,503, a high-frequency circuit structure having the through-hole 106 and the hole region 107 for the thin film structure can be easily manufactured without breaking the plasma etching apparatus.

【0051】上述の本実施の形態においては、誘電体膜
103を1層しか用いていないが、多層にすることによ
り信号用配線を多層で形成することが可能であり、この
場合においても同様に貫通孔106と薄膜構造のための
空孔領域107を同一の基板に作り込むことができ、回
路の小型化と高機能化を達成することが可能となる。
Although only one dielectric film 103 is used in the above-described embodiment, it is possible to form the signal wiring in multiple layers by using multiple layers. The through-hole 106 and the hole region 107 for the thin-film structure can be formed on the same substrate, so that miniaturization and high functionality of the circuit can be achieved.

【0052】本実施の形態に係る高周波回路構造は、無
線端末装置、無線基地局装置、レーダー装置に用いるこ
とができる。例えば、薄膜構造の第2の信号用配線11
2をアンテナやフィルタに採用することにより、低損失
なアンテナやフィルタを搭載した無線端末装置、無線基
地局装置、または、レーダー装置を提供することができ
る。
The high-frequency circuit structure according to the present embodiment can be used for a radio terminal device, a radio base station device, and a radar device. For example, the second signal wiring 11 having a thin film structure
By adopting 2 as an antenna or a filter, a wireless terminal device, a wireless base station device, or a radar device equipped with a low-loss antenna or filter can be provided.

【0053】[0053]

【発明の効果】以上説明したように、本発明によれば、
高周波回路製作において、同一の基板内に貫通孔構造と
薄膜構造を形成することができる。チップ状の集積化回
路をフリップチップ実装する箇所においては予め貫通孔
構造を形成しておくことで、本来のチップ状の集積化回
路が持つ特性を得ることができる。また、薄膜構造上の
信号用配線をシールドすることにより、低損失なアンテ
ナ及びフィルタなどの回路を形成することができ、小型
で高機能な高周波回路基板を形成することが可能であ
る。また、BCBなどの誘電体膜を用いて配線を多層化
することにより、同様に貫通孔構造と薄膜構造を有する
小型でより低損失な多層構造の回路基板をも形成するこ
とができるという効果を奏する。
As described above, according to the present invention,
In manufacturing a high-frequency circuit, a through-hole structure and a thin-film structure can be formed in the same substrate. By forming a through-hole structure in advance at a location where the chip-shaped integrated circuit is to be flip-chip mounted, characteristics inherent in the original chip-shaped integrated circuit can be obtained. Further, by shielding the signal wiring on the thin film structure, a circuit such as an antenna and a filter with low loss can be formed, and a small, high-performance high-frequency circuit board can be formed. In addition, by forming the wiring into multiple layers using a dielectric film such as BCB, it is possible to form a small-sized and low-loss multi-layer circuit board having a through hole structure and a thin film structure. Play.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態に係る高周波回路構造を示
す断面図
FIG. 1 is a sectional view showing a high-frequency circuit structure according to an embodiment of the present invention.

【図2】上記実施の形態に係る高周波回路構造の集積化
回路チップの実装部分を示す拡大断面図
FIG. 2 is an enlarged sectional view showing a mounting portion of an integrated circuit chip having a high-frequency circuit structure according to the embodiment.

【図3】上記実施の形態に係る高周波回路構造の製造方
法の各ステップを示す断面図
FIG. 3 is a sectional view showing each step of the method for manufacturing the high-frequency circuit structure according to the embodiment;

【図4】マルチスパイラルコイル搭載誘導結合型プラズ
マ源を用いたプラズマエッチング装置を示す概略構成図
FIG. 4 is a schematic configuration diagram showing a plasma etching apparatus using an inductively coupled plasma source equipped with a multi-spiral coil.

【図5】上記実施の形態に係る高周波回路構造の製造方
法の変形例を示す断面図
FIG. 5 is a sectional view showing a modification of the method of manufacturing the high-frequency circuit structure according to the embodiment.

【図6】従来の高周波回路を示す断面図FIG. 6 is a sectional view showing a conventional high-frequency circuit.

【符号の説明】[Explanation of symbols]

101 基板 101a 基板の主面 101b 基板の裏面 102 第1の信号用配線 103 誘電体膜 104 配線 105 第2の信号用配線 106 貫通孔 107 空孔領域 108 突起電極 109 集積化回路チップ 109a 回路パターン 109b 回路パターン領域 110 金属層 111 蓋部材 111a 凹部 112 第2の信号用配線 112a 配線パターン領域 113 接地導体 114 ビアホール 201 電極 202 導電性ペースト 203 封止材 301、305 レジスト膜 401 マルチスパイラルコイル 402 エッチング室 403 石英板 404 高周波電源 405 下部電極 406 高周波電源 407 基板 408 マッチング回路 501、503 保護層 Reference Signs List 101 substrate 101a main surface of substrate 101b back surface of substrate 102 first signal wiring 103 dielectric film 104 wiring 105 second signal wiring 106 through hole 107 hole area 108 projecting electrode 109 integrated circuit chip 109a circuit pattern 109b Circuit pattern region 110 Metal layer 111 Lid member 111a Depression 112 Second signal wiring 112a Wiring pattern region 113 Ground conductor 114 Via hole 201 Electrode 202 Conductive paste 203 Sealing material 301, 305 Resist film 401 Multi spiral coil 402 Etching chamber 403 Quartz plate 404 High-frequency power supply 405 Lower electrode 406 High-frequency power supply 407 Substrate 408 Matching circuit 501, 503 Protective layer

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 1/02 H05K 1/02 P 5F058 3/00 K 3/00 3/46 Q 3/46 9/00 E 9/00 H01L 21/302 B Fターム(参考) 5E321 AA02 BB23 GG05 5E336 AA04 BB02 BB03 BC01 BC12 BC25 CC32 CC43 CC55 CC58 EE03 GG09 GG11 5E338 AA02 AA03 CC01 CC05 CC06 EE11 5E346 AA12 AA13 AA32 AA33 AA41 AA45 BB02 BB04 BB06 BB11 BB16 FF45 GG15 GG22 HH06 5F004 AA02 BA20 BB18 BC08 DB01 5F058 AA10 AB10 AC10 AF04 AG01 AH02 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05K 1/02 H05K 1/02 P 5F058 3/00 K 3/00 3/46 Q 3/46 9/00 E 9/00 H01L 21/302 BF term (reference) 5E321 AA02 BB23 GG05 5E336 AA04 BB02 BB03 BC01 BC12 BC25 CC32 CC43 CC55 CC58 EE03 GG09 GG11 5E338 AA02 AA03 CC01 CC05 CC06 EE11 5E346 AA11 AABB BB11 BB16 FF45 GG15 GG22 HH06 5F004 AA02 BA20 BB18 BC08 DB01 5F058 AA10 AB10 AC10 AF04 AG01 AH02

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】 基板あるいは信号用配線が形成された基
板と、前記基板の主面を覆うように形成された誘電体膜
と、前記誘電体膜の一部の領域上に所望の配線パターン
で形成された信号用配線と、前記信号用配線が形成され
た前記誘電体膜の一部の領域に対応する基板の一部の領
域に形成された空孔領域と、前記基板の主面側に集積化
回路チップをフリップチップ実装した場合に前記集積化
回路チップの回路パターン領域に対向する領域に前記基
板および前記誘電体膜を貫通するように形成された貫通
孔と、を具備することを特徴とする高周波回路構造。
A substrate or a substrate on which signal wiring is formed, a dielectric film formed so as to cover a main surface of the substrate, and a desired wiring pattern on a partial region of the dielectric film. The formed signal wiring, a hole area formed in a part of the substrate corresponding to a part of the dielectric film where the signal wiring is formed, and a main surface side of the substrate. And a through hole formed to penetrate the substrate and the dielectric film in a region facing the circuit pattern region of the integrated circuit chip when the integrated circuit chip is flip-chip mounted. High frequency circuit structure.
【請求項2】 基板あるいは信号用配線が形成された基
板と、前記基板の主面上に形成された誘電体膜と、前記
誘電体膜の一部の領域上に多層で形成された信号用配線
と、前記信号用配線が形成された前記誘電体膜の一部の
領域に対応する基板の一部の領域に形成された空孔領域
と、前記基板の主面側に集積化回路チップをフリップチ
ップ実装した場合に前記集積化回路チップの回路パター
ン領域に対向する領域に前記基板および前記誘電体膜を
貫通するように形成された貫通孔と、を具備することを
特徴とする高周波回路構造。
2. A substrate having a substrate or a signal wiring formed thereon, a dielectric film formed on a main surface of the substrate, and a multi-layered signal film formed on a partial region of the dielectric film. Wiring, a hole region formed in a partial region of the substrate corresponding to a partial region of the dielectric film in which the signal wiring is formed, and an integrated circuit chip on a main surface side of the substrate. A high frequency circuit structure comprising: a through hole formed to penetrate the substrate and the dielectric film in a region facing a circuit pattern region of the integrated circuit chip when flip-chip mounted. .
【請求項3】 信号用配線に被せられ前記信号用配線を
シールドするシールド部材と、前記貫通孔の開口部に対
向するように回路パターン領域が位置する状態で基板の
主面側にフリップチップ実装された集積化回路チップ
と、を具備することを特徴とする請求項1または請求項
2記載の高周波回路構造。
3. A flip chip mounted on a main surface side of a substrate in a state where a circuit member is positioned so as to cover the signal wiring and shield the signal wiring, and a circuit pattern region is positioned to face an opening of the through hole. 3. The high-frequency circuit structure according to claim 1, further comprising: an integrated circuit chip.
【請求項4】 誘電体膜は、ベンゾシクロブテンで形成
されていることを特徴とする請求項1から請求項3のい
ずれかに記載の高周波回路構造。
4. The high-frequency circuit structure according to claim 1, wherein the dielectric film is formed of benzocyclobutene.
【請求項5】 基板あるいは信号用配線が形成された基
板の主面上に誘電体膜を形成するステップと、前記誘電
体膜の一部の領域上に所望の配線パターンで信号用配線
を形成するステップと、前記信号用配線が形成された前
記誘電体膜の一部の領域に対応する基板の一部の領域を
除去して空孔領域を形成するステップと、前記基板の主
面側に集積化回路チップをフリップチップ実装した場合
に前記集積化回路チップの回路パターン領域に対向する
領域に前記基板および前記誘電体膜を貫通するように貫
通孔を形成するステップと、を具備することを特徴とす
る高周波回路構造の製造方法。
5. A step of forming a dielectric film on a main surface of a substrate or a substrate on which signal wiring is formed, and forming a signal wiring in a desired wiring pattern on a partial region of the dielectric film. Forming a hole area by removing a part of the substrate corresponding to a part of the dielectric film on which the signal wiring is formed; and forming a hole region on the main surface of the substrate. Forming a through hole so as to penetrate the substrate and the dielectric film in a region facing the circuit pattern region of the integrated circuit chip when the integrated circuit chip is flip-chip mounted. A method for manufacturing a high-frequency circuit structure.
【請求項6】 基板あるいは信号用配線が形成された基
板の主面上に誘電体膜を形成するステップと、前記誘電
体膜の一部の領域上に所望の配線パターンで信号用配線
を形成するステップと、前記誘電体膜の集積化回路チッ
プをフリップチップ実装した場合に前記集積化回路チッ
プの回路パターン領域に対向する領域を選択的にエッチ
ングして開口部を形成するステップと、前記基板を裏面
側から選択的にエッチングすることにより前記信号用配
線が形成された前記誘電体膜の一部の領域に対応する基
板の一部の領域を除去して空孔領域を形成すると同時に
前記誘電体膜に形成された開口部に対応する領域を除去
して前記基板および前記誘電体膜を貫通するように貫通
孔を形成するステップと、を具備することを特徴とする
高周波回路構造の製造方法。
6. A step of forming a dielectric film on a main surface of a substrate or a substrate on which signal wiring is formed, and forming a signal wiring in a desired wiring pattern on a partial region of the dielectric film. Forming an opening by selectively etching a region facing a circuit pattern region of the integrated circuit chip when the integrated circuit chip of the dielectric film is flip-chip mounted; and Is selectively etched from the back side to remove a part of the substrate corresponding to a part of the dielectric film on which the signal wiring is formed, thereby forming a hole region and simultaneously forming the dielectric layer. Forming a through hole so as to penetrate the substrate and the dielectric film by removing a region corresponding to the opening formed in the body film. Construction method.
【請求項7】 誘電体膜をエッチングして開口部を形成
した後、前記開口部を少なくとも含む前記誘電体膜の表
面に保護層を形成し、前記基板の主面側に電極を配置し
裏面側からプラズマエッチングにより選択的にエッチン
グする際に前記貫通孔を通過したプラズマが電極に到達
するのを前記保護層により阻止することを特徴とする請
求項6記載の高周波回路構造の製造方法。
7. After forming an opening by etching the dielectric film, a protective layer is formed on a surface of the dielectric film including at least the opening, and an electrode is arranged on a main surface side of the substrate to form a back surface. 7. The method for manufacturing a high-frequency circuit structure according to claim 6, wherein, when selectively etching by plasma etching from the side, the protection layer prevents plasma passing through the through-hole from reaching the electrode.
【請求項8】 選択的なエッチングは、レジスト膜をマ
スクとして行うことを特徴とする請求項6または請求項
7記載の高周波回路構造の製造方法。
8. The method according to claim 6, wherein the selective etching is performed using a resist film as a mask.
【請求項9】 誘電体膜は、ベンゾシクロブテンを用い
て形成することを特徴とする請求項5から請求項8のい
ずれかに記載の高周波回路構造の製造方法。
9. The method of manufacturing a high-frequency circuit structure according to claim 5, wherein the dielectric film is formed using benzocyclobutene.
【請求項10】 請求項1から請求項4のいずれかに記
載の高周波回路構造を有することを特徴とする無線端末
装置。
10. A wireless terminal device having the high-frequency circuit structure according to claim 1.
【請求項11】 請求項1から請求項4のいずれかに記
載の高周波回路構造を有することを特徴とする無線基地
局装置。
11. A radio base station apparatus having the high-frequency circuit structure according to claim 1.
【請求項12】 請求項1から請求項4のいずれかに記
載の高周波回路構造を有することを特徴とするレーダー
装置。
12. A radar apparatus having the high-frequency circuit structure according to claim 1. Description:
【請求項13】 請求項5から請求項9のいずれかに記
載の高周波回路構造の製造方法を用いて製造された高周
波回路を搭載していることを特徴とする無線端末装置。
13. A wireless terminal device comprising a high-frequency circuit manufactured by using the method of manufacturing a high-frequency circuit structure according to claim 5.
【請求項14】 請求項5から請求項9のいずれかに記
載の高周波回路構造の製造方法を用いて製造された高周
波回路を搭載していることを特徴とする無線基地局装
置。
14. A radio base station apparatus comprising a high-frequency circuit manufactured by using the method for manufacturing a high-frequency circuit structure according to claim 5.
【請求項15】 請求項5から請求項9のいずれかに記
載の高周波回路構造の製造方法を用いて製造された高周
波回路を搭載していることを特徴とするレーダー装置。
15. A radar device comprising a high-frequency circuit manufactured by using the high-frequency circuit structure manufacturing method according to claim 5.
JP2001098343A 2001-03-30 2001-03-30 High-frequency circuit structure and manufacturing method therefor Pending JP2002299787A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001098343A JP2002299787A (en) 2001-03-30 2001-03-30 High-frequency circuit structure and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001098343A JP2002299787A (en) 2001-03-30 2001-03-30 High-frequency circuit structure and manufacturing method therefor

Publications (1)

Publication Number Publication Date
JP2002299787A true JP2002299787A (en) 2002-10-11

Family

ID=18951997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001098343A Pending JP2002299787A (en) 2001-03-30 2001-03-30 High-frequency circuit structure and manufacturing method therefor

Country Status (1)

Country Link
JP (1) JP2002299787A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249759A (en) * 2010-05-28 2011-12-08 Samsung Electro-Mechanics Co Ltd Printed circuit board having electronic component and method for manufacturing the same
JP2019021763A (en) * 2017-07-18 2019-02-07 株式会社ダイレクト・アール・エフ Semiconductor device and substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249759A (en) * 2010-05-28 2011-12-08 Samsung Electro-Mechanics Co Ltd Printed circuit board having electronic component and method for manufacturing the same
JP2019021763A (en) * 2017-07-18 2019-02-07 株式会社ダイレクト・アール・エフ Semiconductor device and substrate

Similar Documents

Publication Publication Date Title
US7216422B2 (en) Method of forming a capacitor assembly in a circuit board
US8994153B2 (en) Semiconductor device having antenna element and method of manufacturing same
US20010024360A1 (en) Printed wiring board
KR20090071482A (en) Semiconductor device and manufacturing method thereof
JP2002100698A (en) Semiconductor device package and semiconductor device
JP2003124595A (en) Electronic circuit unit
JP2003007910A (en) Semiconductor device
US6667549B2 (en) Micro circuits with a sculpted ground plane
JP3420913B2 (en) Circuit board for mounting semiconductor chip, package for storing semiconductor chip, and semiconductor device
JP2006211620A (en) Filter and duplexer
JP2002299787A (en) High-frequency circuit structure and manufacturing method therefor
JPH11102912A (en) Monolithic microwave integrated circuit and mounting structure thereof
KR101741648B1 (en) Semiconductor package having electromagnetic waves shielding means, and method for manufacturing the same
US20050178583A1 (en) Structure of a circuit board for improving the performance of routing traces
JP2006049557A (en) Semiconductor device
US10971455B2 (en) Ground shield plane for ball grid array (BGA) package
JP2002368027A (en) Method of manufacturing semiconductor device
JP2002164658A (en) Module board
JP2003218472A (en) Module and surface-mounted module
JP2003243439A (en) Semiconductor device and manufacturing method therefor
JP3879475B2 (en) Wiring substrate, semiconductor device using the same, and manufacturing method of wiring substrate
JPH09252191A (en) Circuit substrate device
JP2002190545A (en) High-frequency integrated circuit device
JP2005064257A (en) High-frequency circuit and manufacturing method thereof
JP3267881B2 (en) Circuit board and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070424