JP2002299492A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2002299492A JP2002299492A JP2001099197A JP2001099197A JP2002299492A JP 2002299492 A JP2002299492 A JP 2002299492A JP 2001099197 A JP2001099197 A JP 2001099197A JP 2001099197 A JP2001099197 A JP 2001099197A JP 2002299492 A JP2002299492 A JP 2002299492A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- substrate
- island
- electrode portion
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、薄型のリードレス
タイプの樹脂封止型の半導体装置に関する。The present invention relates to a thin leadless type resin-encapsulated semiconductor device.
【０００２】[0002]
【従来の技術】図３は従来のリードレスタイプの樹脂封
止型の半導体装置の断面図である。（１）は基板、
（２）はアイランド電極部、（３）はボンディング電極
部、（４）はアイランド裏面電極部、（５）は半導体チ
ップ、（６）はボンディングパッド、（７）はボンディ
ング裏面電極部、（８）はボンディング電極導通部、
（９）はボンディング上面電極部、（１０）ボンディン
グワイヤ、（１１）は樹脂、（１２）はアイランド電極
導通部、（１３）はアイランド上面電極部をそれぞれ表
す。2. Description of the Related Art FIG. 3 is a sectional view of a conventional leadless resin-sealed semiconductor device. (1) is a substrate,
(2) is an island electrode portion, (3) is a bonding electrode portion, (4) is an island back electrode portion, (5) is a semiconductor chip, (6) is a bonding pad, (7) is a bonding back electrode portion, (8) ) Is the bonding electrode conducting part,
(9) represents a bonding upper electrode portion, (10) a bonding wire, (11) represents a resin, (12) represents an island electrode conducting portion, and (13) represents an island upper electrode portion.
【０００３】基板（１）にはアイランド電極部（２）と
ボンディング電極部（３）とが形成されている。アイラ
ンド電極部（２）は、基板（１）の裏面、内部、上面に
それぞれ形成した、アイランド裏面電極部（４）、アイ
ランド電極導通部（１２）、アイランド上面電極部（１
３）からなる。アイランド裏面電極部（４）は外部と導
通する電極である。表面にボンディングパッド（６）を
設けた半導体チップ（５）はアイランド上面電極部（１
３）上に搭載されている。アイランド電極導通部（１
２）は、アイランド裏面電極部（４）とアイランド上面
電極部（１３）とを連続して接続し、電気的に導通す
る。同様に、ボンディング電極部（３）は基板（１）の
裏面、内部、上面にそれぞれ形成した、ボンディング裏
面電極部（７）、ボンディング電極導通部（８）、ボン
ディング上面電極部（９）からなる。これらも連続した
金属からなり、電気的に導通している。ボンディングワ
イヤ（１０）はボンディングパッド（６）とボンディン
グ上面電極部（９）とを接続している。パッケージ外形
はトランスファーモールド法等により樹脂（１１）にて
形成される。The substrate (1) has an island electrode (2) and a bonding electrode (3). The island electrode portion (2) is formed on the back surface, inside, and upper surface of the substrate (1), respectively. The island back surface electrode portion (4), the island electrode conducting portion (12), and the island upper surface electrode portion (1).
3). The island back surface electrode portion (4) is an electrode that conducts to the outside. The semiconductor chip (5) provided with the bonding pads (6) on the surface has an island upper surface electrode portion (1).
3) Mounted on top. Island electrode conducting part (1
In 2), the island back surface electrode portion (4) and the island top surface electrode portion (13) are continuously connected and electrically connected. Similarly, the bonding electrode portion (3) includes a bonding back surface electrode portion (7), a bonding electrode conducting portion (8), and a bonding upper surface electrode portion (9) formed on the back surface, inside, and top surface of the substrate (1), respectively. . These are also made of continuous metal and are electrically conductive. The bonding wire (10) connects the bonding pad (6) and the bonding upper surface electrode (9). The package outer shape is formed of resin (11) by a transfer molding method or the like.
【０００４】[0004]
【発明が解決しようとする課題】近年の技術革新によ
り、半導体チップのハイパワー化が望まれている。しか
し、半導体チップのハイパワー化を推し進めたとき、現
時点において、素子自体の大きさが決まっているため、
チップ自体の大きさは大きくならざるを得ない。一方、
半導体装置の高密度化・高集積化に伴いパッケージの薄
型化・小型化が要望されている現状がある。ここで、ハ
イパワー化を優先した場合、半導体チップ自体が大きく
なりパッケージの薄型化を実現することは難しい。逆
に、パッケージの薄型化・小型化を優先した場合、搭載
する半導体チップのサイズは制限され、そのパワーダウ
ンを余儀なくされる。よってハイパワーな半導体チップ
を搭載したパッケージの薄型化・小型化は困難であっ
た。そこで、本発明は上記課題に鑑み、基板の構造に着
目して現状の半導体チップを搭載しつつもチップの動作
効率を上げ、且つパッケージの薄型化を実現するもので
ある。With the recent technical innovation, it is desired to increase the power of a semiconductor chip. However, when we promoted the use of higher power semiconductor chips, the size of the element itself was determined at this time.
The size of the chip itself has to be large. on the other hand,
With the increase in the density and integration of semiconductor devices, there is a demand for thinner and smaller packages. Here, if priority is given to high power, the semiconductor chip itself becomes large, and it is difficult to realize a thin package. Conversely, if priority is given to making the package thinner and smaller, the size of the semiconductor chip to be mounted is limited, and the power must be reduced. Therefore, it has been difficult to reduce the thickness and size of a package on which a high-power semiconductor chip is mounted. In view of the above-described problems, the present invention is intended to increase the operation efficiency of a chip and to reduce the thickness of a package while mounting a current semiconductor chip by focusing on the structure of a substrate.
【０００５】[0005]
【課題を解決するための手段】本発明は、基板と、前記
基板の裏面側に形成したボンディング裏面電極部及びア
イランド裏面電極部と、前記基板内部側面に形成され、
且つ前記ボンディング裏面電極部と連続するように形成
したボンディング電極導通部と、前記基板上面に形成さ
れ、且つ前記ボンディング電極導通部と連続するように
形成したボンディング上面電極部と、表面にボンディン
グパッドが形成された半導体チップと、前記ボンディン
グパッドと前記ボンディング上面電極部とを電気的に接
続したボンディングワイヤと、前記半導体チップを封止
する樹脂とを有する半導体装置において、前記基板に前
記半導体チップよりも大きいスルーホールを形成し、前
記基板裏面側から完全に前記スルーホールを塞ぐように
前記アイランド裏面電極部を形成し、且つ前記半導体チ
ップが絶縁物基板内部に埋没されるように、前記半導体
チップの裏面が前記アイランド裏面電極部に固着されて
いることを特徴とする。According to the present invention, a substrate, a bonding back electrode portion and an island back electrode portion formed on a back surface side of the substrate, and an inner side surface of the substrate are formed.
And a bonding electrode conducting portion formed so as to be continuous with the bonding back surface electrode portion, a bonding upper surface electrode portion formed on the upper surface of the substrate and formed so as to be continuous with the bonding electrode conducting portion, and a bonding pad on the surface. In a semiconductor device having a formed semiconductor chip, a bonding wire electrically connecting the bonding pad and the bonding upper surface electrode portion, and a resin for sealing the semiconductor chip, the substrate may have a larger size than the semiconductor chip. Forming a large through hole, forming the island back surface electrode portion so as to completely cover the through hole from the back surface side of the substrate, and forming the semiconductor chip so that the semiconductor chip is buried inside an insulating substrate. The back surface is fixed to the island back electrode portion. That.
【０００６】[0006]
【発明の実施の形態】本発明はリードレスタイプの樹脂
封止型の半導体装置に関する。以下、図面を参照しなが
ら詳細に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention relates to a leadless type resin-encapsulated semiconductor device. Hereinafter, this will be described in detail with reference to the drawings.
【０００７】図１は本発明の第１の実施の形態を説明す
るための断面図である。この図において、（１）は基
板、（２）はアイランド電極部、（３）はボンディング
電極部、（４）はアイランド裏面電極部、（５）は半導
体チップ、（６）はボンディングパッド、（７）はボン
ディング裏面電極部、（８）はボンディング電極導通
部、（９）はボンディング上面電極部、（１０）はボン
ディングワイヤ、（１１）は樹脂をそれぞれ表す。FIG. 1 is a cross-sectional view for explaining a first embodiment of the present invention. In this figure, (1) is a substrate, (2) is an island electrode portion, (3) is a bonding electrode portion, (4) is an island rear surface electrode portion, (5) is a semiconductor chip, (6) is a bonding pad, 7) represents a bonding back electrode portion, (8) represents a bonding electrode conduction portion, (9) represents a bonding upper electrode portion, (10) represents a bonding wire, and (11) represents a resin.
【０００８】図に示す如く、基板（１）には、アイラン
ド電極部（２）とボンディング電極部（３）が形成され
ている。基板（１）はその製造過程において、アイラン
ド電極部（２）とボンディング電極部（３）の配置を決
めるためスルーホールをあけ、アイランド電極部（２）
及びボンディング電極部（３）の位置が確定する。アイ
ランド電極部（２）は、アイランド裏面電極部（４）の
みからなる。本願の特徴は、半導体チップ（５）の底面
とアイランド裏面電極部（４）とが直接接していること
である。これにより、半導体チップ（５）の一部は基板
（１）内部に埋没されるように形成される。また、アイ
ランド裏面電極部（４）は基板（１）の裏面側から金属
箔で塗布されて、その面積は半導体チップ（５）の底面
積よりも大きくし、アイランド裏面電極部（４）の最外
部は基板（１）と接合し、その中央で半導体チップ
（５）の裏面と接している。これにより、半導体チップ
（５）はその裏面において、アイランド裏面電極部
（４）のみによって固定される。ここで、半導体チップ
（５）と基板（１）とは接しているか否かは問わない。
また、アイランド裏面電極部（４）は外部との接続電極
となる。ボンディングパッド（６）は半導体チップ
（５）の表面上に形成される。また、ボンディング電極
部（３）は、基板（１）の裏面、内部、上面にそれぞれ
ボンディング裏面電極部（７）、ボンディング電極導通
部（８）、ボンディング上面電極部（９）からなる。ボ
ンディング裏面電極部（７）は、裏面側から金属箔を塗
布することにより形成され、外部との接続電極となる。
ボンディング電極導通部（８）は、基板（１）の上面と
裏面に配置されるボンディング上面電極部（９）とボン
ディング裏面電極部（７）とを連続して接続し、両者を
電気的に導通する。ボンディング上面電極部（９）は、
ボンディングワイヤ（１０）を介してボンディングパッ
ド（６）と電気的に導通している。樹脂（１１）はモー
ルドにより、パッケージ外形を形成し半導体装置内部を
保護する。As shown in the figure, an island electrode section (2) and a bonding electrode section (3) are formed on a substrate (1). In the manufacturing process of the substrate (1), through holes are opened to determine the arrangement of the island electrode portion (2) and the bonding electrode portion (3).
And the position of the bonding electrode part (3) is determined. The island electrode portion (2) is composed of only the island back surface electrode portion (4). The feature of the present application is that the bottom surface of the semiconductor chip (5) and the island back surface electrode portion (4) are in direct contact. Thereby, a part of the semiconductor chip (5) is formed so as to be buried inside the substrate (1). The island back surface electrode portion (4) is coated with metal foil from the back surface side of the substrate (1), and its area is made larger than the bottom area of the semiconductor chip (5). The outside is joined to the substrate (1), and the center is in contact with the back surface of the semiconductor chip (5). As a result, the semiconductor chip (5) is fixed on its back surface only by the island back surface electrode portion (4). Here, it does not matter whether the semiconductor chip (5) and the substrate (1) are in contact with each other.
In addition, the island back surface electrode portion (4) serves as an external connection electrode. The bonding pad (6) is formed on the surface of the semiconductor chip (5). The bonding electrode section (3) includes a bonding back electrode section (7), a bonding electrode conduction section (8), and a bonding upper electrode section (9) on the back, inside, and top of the substrate (1), respectively. The bonding back electrode portion (7) is formed by applying a metal foil from the back surface side, and serves as an external connection electrode.
The bonding electrode conduction portion (8) continuously connects the bonding upper surface electrode portion (9) and the bonding back surface electrode portion (7) disposed on the upper surface and the rear surface of the substrate (1), and electrically connects the both. I do. The bonding upper electrode portion (9)
It is electrically connected to the bonding pad (6) via the bonding wire (10). The resin (11) forms the package outer shape by molding and protects the inside of the semiconductor device.
【０００９】次に、図２（ａ）は本発明を上方から見た
平面図であり、図２（ｂ）は本発明をアイランド裏面側
から見た平面図である、図２（ａ）において、半導体チ
ップ（５）上に形成された２つのボンディングパッド
（６）からそれぞれ異なる２つのボンディング上面電極
部（９）に、ボンディングワイヤ（１０）が接続されて
いる。ここで、半導体チップ（５）はアイランド裏面電
極部（４）のみにより支えられているため、上方からの
平面図において半導体チップ（５）の周囲において、ア
イランド裏面電極部（４）が露出する（図２（ａ）斜線
部）。図２（ｂ）において、２つのボンディング裏面電
極部（７）とアイランド裏面電極部（４）はそれぞれ長
方形を為す。また、該アイランド裏面電極部（４）の面
積は基板（１）裏面総面積の約６０％を占める。基板
（１）のその他の領域に２つのボンディング裏面電極部
（７）が配置される。加えて、ボンディング裏面電極部
（７）及びアイランド裏面電極部（４）は、基板（１）
の裏面側から金属箔で、基板（１）を製造する際にあけ
たスルーホールを完全に塞いでいる。Next, FIG. 2A is a plan view of the present invention viewed from above, and FIG. 2B is a plan view of the present invention viewed from the back side of the island. A bonding wire (10) is connected from two bonding pads (6) formed on the semiconductor chip (5) to two different bonding upper surface electrode portions (9). Here, since the semiconductor chip (5) is supported only by the island back electrode portion (4), the island back electrode portion (4) is exposed around the semiconductor chip (5) in a plan view from above (see FIG. FIG. 2 (a) is a hatched portion. In FIG. 2B, the two bonding back surface electrode portions (7) and the island back surface electrode portion (4) each have a rectangular shape. The area of the island back surface electrode portion (4) occupies about 60% of the total area of the back surface of the substrate (1). Two bonding back surface electrode portions (7) are arranged in other regions of the substrate (1). In addition, the bonding back electrode portion (7) and the island back electrode portion (4) are formed on the substrate (1).
The through hole formed when manufacturing the substrate (1) is completely closed with a metal foil from the back side of the substrate.
【００１０】以上より、本発明は半導体チップ（５）の
一部が基板（１）内に埋没されていることにより、その
分だけパッケージ全体の厚さを薄くすることが可能であ
る。概ね基板（１）自体の厚さ分に相当する約０．１ｍ
ｍ程度を減少させることが可能であるため、パッケージ
全体の厚さを従来パッケージの約８０％程度に抑えるこ
とが可能となる。As described above, according to the present invention, since a part of the semiconductor chip (5) is buried in the substrate (1), the thickness of the whole package can be reduced by that much. Approximately 0.1 m corresponding to the thickness of the substrate (1) itself
Since it is possible to reduce about m, the thickness of the entire package can be suppressed to about 80% of the conventional package.
【００１１】また、半導体チップ（５）裏面とアイラン
ド裏面電極部（４）とを、ビアホールなどを介さずに全
面で直接接続することが可能であるため、半導体チップ
（５）裏面とアイランド裏面電極（４）との間の電気
的、熱抵抗を減じることができる。これは、半導体チッ
プ（５）裏面を電極の１つとする縦型素子、例えばダイ
オード素子、トランジスタ素子、パワーMOSFET素子等に
おいて、その高出力化を図る際に好適である。アイラン
ド裏面電極部（４）は、ダイオード素子においてはアノ
ード又はカソード電極を、トランジスタ素子においては
コレクタ電極を、パワーMOSFET素子においてはドレイン
電極を各々構成することになる。Further, since the back surface of the semiconductor chip (5) and the back surface electrode portion (4) of the island can be directly connected over the entire surface without via holes or the like, the back surface of the semiconductor chip (5) and the back surface electrode of the island are provided. (4) electrical and thermal resistance can be reduced. This is suitable for increasing the output of a vertical element having the back surface of the semiconductor chip (5) as one of the electrodes, for example, a diode element, a transistor element, a power MOSFET element, or the like. The island back electrode portion (4) constitutes an anode or a cathode electrode in a diode element, a collector electrode in a transistor element, and a drain electrode in a power MOSFET element.
【００１２】次に、本発明の第２の実施の形態について
説明する。Next, a second embodiment of the present invention will be described.
【００１３】現在の一般的な樹脂封止の方法として、ト
ランスファーモールド法が挙げられる。しかし、基板に
セラミックを採用した場合、セラミック基板はその強度
の弱さからトランスファーモールドの金型の押圧力が原
因で破損する虞がある。この理由により、基板（１）に
はガラスエポキシ材やポリイミドテープを用いることが
ある。そこで、本発明の第２の実施の形態として、基板
（１）がガラスエポキシ材やポリイミドテープである場
合を考える。ガラスエポキシ材やポリイミドテープに、
図３のボンディング電極導通部（８）をあけるにはドリ
ル等を用いるが、その直径は５００μｍ程度である。ボ
ンディング電極導通部（８）及びアイランド電極導通部
（１２）を導通させるためにボンディング電極導通部
（８）の内部をすべて金属箔で充填することはこの直径
では困難である。従って、図４に示すように基板（１）
の上面から下面までを完全に貫通する空洞部（１４）が
生じてしまう。この状況において、樹脂（１１）にてモ
ールドした場合、空洞部（１４）から樹脂（１１）が基
板（１）裏面側に漏れ、樹脂バリが生じる。この樹脂バ
リに対し、樹脂封止時に基板（１）裏面側にシート等を
貼る等の防止策を施すが、樹脂バリを完全に防止するこ
とは難しい。加えて上記方法では、該樹脂バリを取り除
くために基板（１）裏面を研磨するという工程が増える
というデメリットもある。しかし本発明第２の実施の形
態として基板（１）にガラスエポキシ材やポリイミドテ
ープを使用する場合、本発明第１の実施の形態と同じ基
板（１）の構造を為すことで、樹脂漏れによる樹脂バリ
を克服するものである。As a current general method of resin sealing, there is a transfer molding method. However, when ceramic is used for the substrate, the ceramic substrate may be damaged due to the pressing force of the transfer mold due to its low strength. For this reason, a glass epoxy material or a polyimide tape may be used for the substrate (1). Therefore, as a second embodiment of the present invention, the case where the substrate (1) is a glass epoxy material or a polyimide tape is considered. For glass epoxy material and polyimide tape,
A drill or the like is used to open the bonding electrode conducting portion (8) in FIG. 3, and its diameter is about 500 μm. With this diameter, it is difficult to completely fill the inside of the bonding electrode conductive portion (8) with metal foil in order to make the bonding electrode conductive portion (8) and the island electrode conductive portion (12) conductive. Therefore, as shown in FIG.
A cavity (14) completely penetrating from the upper surface to the lower surface of the semiconductor device is generated. In this situation, when molding with the resin (11), the resin (11) leaks from the cavity (14) to the back surface side of the substrate (1), and resin burrs occur. Preventive measures such as sticking a sheet or the like to the back surface of the substrate (1) at the time of resin sealing are applied to the resin burrs, but it is difficult to completely prevent the resin burrs. In addition, the above method has a disadvantage that the number of steps of polishing the back surface of the substrate (1) to remove the resin burr increases. However, when a glass epoxy material or a polyimide tape is used for the substrate (1) according to the second embodiment of the present invention, the same structure of the substrate (1) as that of the first embodiment of the present invention is used to prevent resin leakage. This is to overcome resin burrs.
【００１４】以下、詳細に説明する。基板（１）を製造
するときに、その裏面側から金属箔を塗布することで、
ボンディング裏面電極部（７）を形成する。該ボンディ
ング裏面電極部（７）は基板（１）にスルーホールによ
りあけた空洞部（１４）を裏面側から完全に塞ぐ。これ
により、樹脂モールド時の樹脂漏れが生じることを完全
に防ぐことが可能となる。よって、本発明第２の実施の
形態では、従来に見られるような樹脂漏れは生じ得な
い。The details will be described below. When manufacturing the substrate (1), by applying a metal foil from the back side,
A bonding back electrode (7) is formed. The bonding back surface electrode portion (7) completely covers the cavity (14) formed in the substrate (1) by a through hole from the back surface side. This makes it possible to completely prevent the occurrence of resin leakage during resin molding. Therefore, in the second embodiment of the present invention, resin leakage as in the related art cannot occur.
【００１５】以上、本発明の第１及び第２の実施の形態
により、本発明はアイランド裏面電極部（４）と半導体
チップ（５）の裏面が直接接しているので、該半導体チ
ップ（５）の一部が基板（１）内に埋没し、その分だけ
パッケージ全体の薄型化が可能となる。これにより、従
来例と比較して、本発明は放熱性も向上し、半導体チッ
プ（５）のハイパワー化が図られる。加えて、図３のア
イランド電極導通部（１２）及びアイランド上面電極部
（１３）がないため、それに相当する分だけ半導体チッ
プ（５）に供給される電流経路が短くなる。その結果、
低抵抗となることで消費電力が下がり、半導体チップ
（５）の動作の効率化が図られる。また、基板（１）に
ガラスエポキシやポリイミドテープを使用すると、該基
板（１）のスルーホール中心の空洞部（１４）を完全に
裏面側から塞ぐため、樹脂封止時の樹脂漏れは生じな
い。よって安価なトランスファーモールド手法を用いる
ことができる。As described above, according to the first and second embodiments of the present invention, since the island back surface electrode portion (4) is in direct contact with the back surface of the semiconductor chip (5), the semiconductor chip (5) Is buried in the substrate (1), and the entire package can be made thinner by that much. As a result, as compared with the conventional example, the present invention also improves heat dissipation, and achieves high power of the semiconductor chip (5). In addition, since there is no island electrode conducting portion (12) and island upper surface electrode portion (13) in FIG. 3, the current path supplied to the semiconductor chip (5) is shortened correspondingly. as a result,
The lower resistance reduces the power consumption and increases the efficiency of the operation of the semiconductor chip (5). When glass epoxy or polyimide tape is used for the substrate (1), the cavity (14) at the center of the through hole of the substrate (1) is completely closed from the back side, so that no resin leakage occurs during resin sealing. . Therefore, an inexpensive transfer molding method can be used.
【００１６】[0016]
【発明の効果】以上より、本発明では図１に示す基板
（１）の構造を為し、基板（１）内部に半導体チップ
（５）を埋没させることで、パッケージの薄型化が可能
となる。加えて、半導体チップ（５）の裏面は外部との
接続電極となるアイランド裏面電極部（４）と直接接し
ているので、放熱性に優れているという効果を有する。
これにより、さらにハイパワーな半導体チップを搭載す
ることが可能となる。また、外部から半導体チップ
（５）に至るまでの電流抵抗という点においては、従来
例ではアイランド裏面電極部（４）、アイランド電極導
通部（１２）、アイランド上面電極部（１３）を経由し
ているのに対し、本発明ではアイランド電極導通部（１
２）、アイランド上面電極部（１３）が存在しないた
め、電流が導通する経路が短くなる。よって、短くなっ
た抵抗相当分を省くので低抵抗が実現できる。電気抵抗
が小さくなることで、電力が増加して現状の半導体チッ
プ（５）を搭載した場合、その動作効率を上げることが
できる。As described above, according to the present invention, the structure of the substrate (1) shown in FIG. 1 is used, and the semiconductor chip (5) is buried in the substrate (1), whereby the package can be made thinner. . In addition, since the back surface of the semiconductor chip (5) is in direct contact with the island back surface electrode portion (4) serving as an external connection electrode, the semiconductor chip (5) has an effect of being excellent in heat dissipation.
As a result, it becomes possible to mount a higher-power semiconductor chip. In addition, with respect to the current resistance from the outside to the semiconductor chip (5), in the conventional example, the current resistance is passed through the island back surface electrode portion (4), the island electrode conduction portion (12), and the island top surface electrode portion (13). On the other hand, in the present invention, the island electrode conducting portion (1
2) Since the island upper surface electrode portion (13) does not exist, the path through which the current is conducted becomes short. Therefore, the resistance equivalent to the shortened resistance is omitted, so that low resistance can be realized. When the electric resistance is reduced, the power is increased, and when the current semiconductor chip (5) is mounted, the operation efficiency can be increased.
【００１７】また、本発明の第２の実施の形態であるガ
ラスエポキシ材の基板又はポリイミドテープを利用した
場合では、ボンディング裏面電極部（７）及びアイラン
ド裏面電極部（４）が完全に裏面側からスルーホール
（１４）を塞いでいるため、樹脂封止時の樹脂漏れが生
じることはない。In the case of using a glass epoxy material substrate or a polyimide tape according to the second embodiment of the present invention, the bonding back electrode portion (7) and the island back electrode portion (4) are completely formed on the back surface side. Since the through hole (14) is closed, no resin leakage occurs during resin sealing.
【図１】本発明の一実施の形態を説明するための断面図
である。FIG. 1 is a cross-sectional view for explaining an embodiment of the present invention.
【図２】本発明の一実施の形態を説明するための平面図
である。FIG. 2 is a plan view for explaining an embodiment of the present invention.
【図３】従来の半導体装置を説明するための断面図であ
る。FIG. 3 is a cross-sectional view illustrating a conventional semiconductor device.
【図４】ガラスエポキシ基板の半導体装置の樹脂封止時
における樹脂漏れを示した断面図である。FIG. 4 is a cross-sectional view showing a resin leak at the time of resin sealing of a semiconductor device with a glass epoxy substrate.
Claims (2)
びアイランド裏面電極部と、 前記基板内部側面に形成され、且つ前記ボンディング裏
面電極部と連続するように形成したボンディング電極導
通部と、 前記基板上面に形成され、且つ前記ボンディング電極導
通部と連続するように形成したボンディング上面電極部
と、 表面にボンディングパッドが形成された半導体チップ
と、 前記ボンディングパッドと前記ボンディング上面電極部
とを電気的に接続したボンディングワイヤと、 前記半導体チップを封止する樹脂とを有する半導体装置
において、 前記基板に前記半導体チップよりも大きいスルーホール
を形成し、前記基板裏面側から完全に前記スルーホール
を塞ぐように前記アイランド裏面電極部を形成し、 且つ前記半導体チップが前記基板内部に埋没されるよう
に、前記半導体チップの裏面が前記アイランド裏面電極
部に固着されていることを特徴とする半導体装置。1. A substrate, a bonding back electrode portion and an island back electrode portion formed on the back surface side of the substrate, and a bonding electrode formed on the inner side surface of the substrate and formed to be continuous with the bonding back electrode portion. A conductive portion; a bonding upper electrode portion formed on the upper surface of the substrate and continuous with the bonding electrode conductive portion; a semiconductor chip having a bonding pad formed on the surface; the bonding pad and the bonding upper electrode A bonding wire electrically connected to the semiconductor chip, and a resin for sealing the semiconductor chip, wherein a through-hole larger than the semiconductor chip is formed in the substrate, and the through-hole is completely formed from the rear surface of the substrate. Forming the island back surface electrode portion so as to cover the through hole; and The way the semiconductor chip is buried inside the substrate, a semiconductor device back surface of the semiconductor chip, characterized in that it is fixed to the island back electrode portion.
ーホールを塞ぐように形成したことを特徴とする半導体
装置。2. The semiconductor device according to claim 1, wherein said bonding back electrode portion is formed so as to close a through hole formed in said substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001099197A JP2002299492A (en) | 2001-03-30 | 2001-03-30 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001099197A JP2002299492A (en) | 2001-03-30 | 2001-03-30 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002299492A true JP2002299492A (en) | 2002-10-11 |
Family
ID=18952772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001099197A Withdrawn JP2002299492A (en) | 2001-03-30 | 2001-03-30 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002299492A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006261560A (en) * | 2005-03-18 | 2006-09-28 | Oki Electric Ind Co Ltd | Semiconductor package |
-
2001
- 2001-03-30 JP JP2001099197A patent/JP2002299492A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006261560A (en) * | 2005-03-18 | 2006-09-28 | Oki Electric Ind Co Ltd | Semiconductor package |
| KR101196694B1 (en) | 2005-03-18 | 2012-11-08 | 오끼 덴끼 고오교 가부시끼가이샤 | Semiconductor package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3868777B2 (en) | Semiconductor device | |
| US7061080B2 (en) | Power module package having improved heat dissipating capability | |
| US7449774B1 (en) | Semiconductor power module having an electrically insulating heat sink and method of manufacturing the same | |
| US6734551B2 (en) | Semiconductor device | |
| JP2003264265A (en) | Power semiconductor device | |
| JP2004079760A (en) | Semiconductor device and its assembling method | |
| JP2001332687A (en) | Semiconductor device and manufacturing method thereof | |
| KR101561934B1 (en) | Semiconductor package and method for fabricating the same | |
| KR20020095053A (en) | Power module package improved heat radiating capability and method for manufacturing the same | |
| JP2003031744A (en) | Semiconductor device | |
| JP2003273319A (en) | Electronic circuit device having semiconductor with electrode on both side and method for manufacturing electronic circuit device | |
| JP4096741B2 (en) | Semiconductor device | |
| JPH09199629A (en) | Semiconductor device | |
| JP2003297994A (en) | Semiconductor device and manufacturing method thereof | |
| JP2004335493A (en) | Packaging structure of semiconductor device | |
| TW201916279A (en) | Chip package | |
| CN114709185A (en) | Power module and internal electrical connection method thereof | |
| WO2020241239A1 (en) | Semiconductor device | |
| JP2002110867A (en) | Semiconductor device and its manufacturing method | |
| CN114203659A (en) | Multilayer interconnection tape | |
| JP2002299492A (en) | Semiconductor device | |
| JPH03266456A (en) | Semiconductor chip heat dissipating member and semiconductor package | |
| JP4277168B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
| KR20190085587A (en) | High thermal conductivity semiconductor package | |
| US20240087992A1 (en) | Chip package, chip system, method of forming a chip package, and method of forming a chip system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Effective date: 20051226 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
| A621 | Written request for application examination |
Effective date: 20080307 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090706 |