JP2002299439A - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same

Info

Publication number
JP2002299439A
JP2002299439A JP2001098183A JP2001098183A JP2002299439A JP 2002299439 A JP2002299439 A JP 2002299439A JP 2001098183 A JP2001098183 A JP 2001098183A JP 2001098183 A JP2001098183 A JP 2001098183A JP 2002299439 A JP2002299439 A JP 2002299439A
Authority
JP
Japan
Prior art keywords
insulating film
film
semiconductor device
polymethylsiloxane
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001098183A
Other languages
Japanese (ja)
Inventor
Miyoko Shimada
美代子 島田
Hideshi Miyajima
秀史 宮島
Renpei Nakada
錬平 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001098183A priority Critical patent/JP2002299439A/en
Priority to US09/982,003 priority patent/US6746969B2/en
Publication of JP2002299439A publication Critical patent/JP2002299439A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing semiconductor device by which the working accuracy of an insulating film by etching can be improved easily and to provide a semiconductor device manufactured by the method. SOLUTION: To the surface of a first polymethylsiloxan film 2c formed on a semiconductor substrate 3, varnish 2 which is the liquid raw material of a second polymethylsiloxan film 2 formed as a second low-dielectric constant interlayer insulating film is applied. Then the varnish 2c is fixed on the film 2c by heating the varnish 2 step by step while the varnish 2 is maintained at about 80 deg.C and 200 deg.C for about one minute, respectively. Successively, an electron beam is projected toward the varnish 2 by respectively adjusting the irradiation energy and dose of the beam to about 6 keV and about 500 μC/cm<2> , while the varnish 2 is arranged in a pressure-reduced atmosphere of about 0.1 Torr containing N2 as the main ingredient and maintained at about 400 deg.C. Consequently, a decomposed layer 2b which is slower in etched rate than those in both end sections of the second polymethylsiloxan film 2 is formed in the intermediate section of the film 2 in the thickness direction.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法、およびこの製造方法によって製造された半導体装
置に関する。
The present invention relates to a method of manufacturing a semiconductor device and a semiconductor device manufactured by the method.

【0002】[0002]

【従来の技術】近年、半導体素子(装置)の微細化によ
って配線(下地基板配線)の配線寸法が小さくなるのに
伴い、配線間容量が増加し、この半導体装置を用いたデ
バイスの動作速度に大きな影響を与えるようになってき
ている。微細化するデバイスの高速化を達成するために
は、配線抵抗と線間容量との積を小さくする必要があ
る。このためには、例えば下地基板配線を抵抗率の低い
銅(Cu)配線とするとともに、配線間容量を低減する
ために、下地基板配線の周りに設けられている薄膜とし
ての絶縁膜に低誘電率層間絶縁膜を採用することが必要
不可欠になる。
2. Description of the Related Art In recent years, as wiring dimensions of wirings (underlying substrate wirings) have become smaller due to miniaturization of semiconductor elements (devices), the capacitance between wirings has increased, and the operating speed of devices using this semiconductor device has been reduced. It is starting to have a big impact. In order to increase the speed of a device to be miniaturized, it is necessary to reduce the product of the wiring resistance and the capacitance between lines. For this purpose, for example, the underlying substrate wiring is made of copper (Cu) wiring having a low resistivity, and in order to reduce the capacitance between the wirings, a low dielectric constant insulating film is provided around the underlying substrate wiring as a thin film. It is indispensable to employ a high interlayer insulating film.

【0003】従来、半導体装置の層間絶縁膜としては、
熱CVD法やプラズマCVD法などによって形成された
シリコン酸化膜が用いられてきた。従来のプラズマCV
D法によって形成された一般的なシリコン酸化膜(P−
SiO膜)の比誘電率は、4.1程度であった。また、
このシリコン酸化膜にフッ素(F)を添加して低誘電
率化したシリコン酸化膜(FSG膜)の比誘電率は、3.
3程度であり、これが熱CVD法やプラズマCVD法に
より生成(形成)した絶縁膜(層間絶縁膜)の比誘電率
の低さの限界であった。
Conventionally, as an interlayer insulating film of a semiconductor device,
A silicon oxide film formed by a thermal CVD method, a plasma CVD method, or the like has been used. Conventional plasma CV
A general silicon oxide film (P-
The relative dielectric constant of the (SiO 2 film) was about 4.1. Also,
The relative dielectric constant of the silicon oxide film (FSG film) whose dielectric constant is reduced by adding fluorine (F 2 ) to the silicon oxide film is 3.
This is about 3, which is the limit of the low relative dielectric constant of the insulating film (interlayer insulating film) generated (formed) by the thermal CVD method or the plasma CVD method.

【0004】これに対して、最近の研究結果によれば、
有機シリコン酸化膜や、シリコンを含まない有機物など
の材料からなる低誘電率膜を層間絶縁膜に適用すること
によって、その比誘電率を2.4〜2.8程度に下げることが
実用上可能であることが分かってきた。この結果、有機
シリコン酸化膜や、シリコンを含まない有機物などの材
料からなる低誘電率膜を層間絶縁膜に適用することが要
求されている。
On the other hand, according to recent research results,
It is practically possible to reduce the relative dielectric constant to about 2.4 to 2.8 by applying a low dielectric constant film made of a material such as an organic silicon oxide film or an organic substance containing no silicon to the interlayer insulating film. I understand. As a result, it is required to apply a low dielectric constant film made of a material such as an organic silicon oxide film or an organic substance not containing silicon to the interlayer insulating film.

【0005】これら有機シリコン酸化膜や、シリコンを
含まない有機物などの材料からなる低誘電率の層間絶縁
膜の殆どは、もっぱら塗布法によって膜形成されること
を特徴としている。この塗布法による層間絶縁膜の形成
方法は、先ず、所望する膜を構成する物質の低分子成分
(前駆体)を溶媒に溶解させたワニスと呼ばれる液状原
料を半導体基板の上に塗布する。その後、ワニスを半導
体基板とともに加熱して溶媒の揮発(蒸発)と、低分子
成分(前駆体)の架橋反応とを進行させることによっ
て、薄膜としての層間絶縁膜を形成(焼成)することを
特徴とするものである。ワニスおよび半導体基板は、そ
れらの温度が所定の温度に保持されるように、電気炉や
ホットプレートなどを用いて加熱されていた。
[0005] Most of these organic silicon oxide films and low dielectric constant interlayer insulating films made of materials such as organic substances not containing silicon are characterized in that they are formed exclusively by a coating method. In the method of forming an interlayer insulating film by this coating method, first, a liquid material called a varnish in which a low-molecular component (precursor) of a substance constituting a desired film is dissolved in a solvent is applied onto a semiconductor substrate. Thereafter, the varnish is heated together with the semiconductor substrate to advance the volatilization (evaporation) of the solvent and the crosslinking reaction of the low-molecular component (precursor), thereby forming an interlayer insulating film as a thin film (firing). It is assumed that. The varnish and the semiconductor substrate have been heated using an electric furnace, a hot plate, or the like so that the temperatures thereof are maintained at a predetermined temperature.

【0006】以下、従来の技術に係る層間絶縁膜の形成
方法について、その主要な部分の概略を、図3(a)〜
(c)を参照しつつ説明する。
The main parts of the conventional method for forming an interlayer insulating film are schematically shown in FIGS.
This will be described with reference to FIG.

【0007】第1工程:層間絶縁膜102の原料として
のポリメチルシロキサンを溶媒に溶解させた液状原料で
あるワニス102を、図3(a)に示すように、コータ
ーを用いたスピンコート法によって、半導体装置101
が備える直径8インチの半導体基板(ウエハ)103の
表面上に塗布する。
First step: As shown in FIG. 3A, a varnish 102, which is a liquid raw material obtained by dissolving polymethylsiloxane as a raw material of the interlayer insulating film 102 in a solvent, is applied by a spin coat method using a coater as shown in FIG. , Semiconductor device 101
Is applied on the surface of a semiconductor substrate (wafer) 103 having a diameter of 8 inches.

【0008】第2工程:半導体基板103を、図3
(b)に示すように、そのワニス(塗布膜)102が塗
布された表面側を上向きにした姿勢でホットプレート1
04上に載置する。その後、ワニス102の温度が約8
0℃に保持されるようにホットプレート104の温度を
調節して、ワニス102を半導体基板103ごと加熱す
るとともに、この状態を約1分間保持する。これにより
ワニス102に1回目の加熱処理を行う。
Second step: The semiconductor substrate 103 is
As shown in (b), the hot plate 1 is placed in a posture in which the surface side on which the varnish (coating film) 102 is applied faces upward.
04. Then, the temperature of the varnish 102 is reduced to about 8
The temperature of the hot plate 104 is adjusted so as to be maintained at 0 ° C., the varnish 102 is heated together with the semiconductor substrate 103, and this state is maintained for about one minute. Thereby, the varnish 102 is subjected to the first heat treatment.

【0009】第3工程:続けて、半導体基板103をホ
ットプレート104上に載置した状態のまま、ワニス1
02の温度が約200℃に保持されるようにホットプレ
ート104の温度を調節して、ワニス102を半導体基
板1ごと加熱するとともに、この状態を約1分間保持す
る。これによりワニス102に2回目の加熱処理を行
う。
Third step: Subsequently, the varnish 1 is kept while the semiconductor substrate 103 is placed on the hot plate 104.
The temperature of the hot plate 104 is adjusted so that the temperature of the varnish 102 is maintained at about 200 ° C., and the varnish 102 is heated together with the semiconductor substrate 1, and this state is maintained for about 1 minute. Thus, the varnish 102 is subjected to a second heat treatment.

【0010】第4工程:さらに続けて、半導体基板10
3をホットプレート104上に載置した状態のまま、ワ
ニス102の温度が約400℃に保持されるようにホッ
トプレート104の温度を調節して、ワニス102を半
導体基板1ごと加熱するとともに、この状態を約30分
間保持する。これによりワニス102に3回目の加熱処
理を行う。この3回目の加熱処理を行うに際して、ワニ
ス102は半導体基板103ごと窒素雰囲気中に配置さ
れる。
Fourth step: The semiconductor substrate 10
While the substrate 3 is placed on the hot plate 104, the temperature of the hot plate 104 is adjusted so that the temperature of the varnish 102 is maintained at about 400 ° C., and the varnish 102 is heated together with the semiconductor substrate 1. Hold the condition for about 30 minutes. Thus, the varnish 102 is subjected to a third heat treatment. In performing the third heat treatment, the varnish 102 is placed in a nitrogen atmosphere together with the semiconductor substrate 103.

【0011】以上説明した第2〜第4の各工程の加熱処
理を経ることによって、第1工程において半導体基板1
03上に塗布された、ポリメチルシロキサン膜の液状原
料であるワニス102に含まれる溶媒などを蒸発させて
除去する。これにより、ワニスの塗布膜102を半導体
基板103上に固定化して、層間絶縁膜としてのポリメ
チルシロキサン膜102を半導体基板103上に形成す
る。この場合、膜厚が約1μmのポリメチルシロキサン膜
102を形成するものとする。
By performing the heat treatments in the second to fourth steps described above, the semiconductor substrate 1 is formed in the first step.
The solvent and the like contained in the varnish 102, which is a liquid material of the polymethylsiloxane film applied on the substrate 03, are removed by evaporation. As a result, the varnish coating film 102 is fixed on the semiconductor substrate 103, and the polymethylsiloxane film 102 as an interlayer insulating film is formed on the semiconductor substrate 103. In this case, a polymethylsiloxane film 102 having a thickness of about 1 μm is formed.

【0012】以上説明した第1〜第4の各工程を経て形
成された厚さ約1μmのポリメチルシロキサン膜102に
対して、図3(c)に示すように、CF系ガスを使って
直径約0.175μmの配線穴(溝)105を形成するエッチ
ング加工を施した。すると、直径8インチの半導体基板
103の中央部(センター部)と周縁部(エッジ部)と
で、配線穴105の形状にばらつきが観察された。具体
的には、半導体基板103の周縁部(エッジ部)に形成
された配線穴105bが、中央部(センター部)に形成
された配線穴105aよりも10%程深くエッチングされ
ていた。これは、半導体基板103の周縁部における被
エッチング速度(被エッチング・レート)が、中央部に
ける被エッチング速度よりも10%程速いためと考えられ
る。
As shown in FIG. 3C, the diameter of the polymethylsiloxane film 102 having a thickness of about 1 μm formed through the above-described first to fourth steps is measured using a CF-based gas. An etching process for forming a wiring hole (groove) 105 of about 0.175 μm was performed. As a result, a variation in the shape of the wiring hole 105 was observed between the central portion (center portion) and the peripheral portion (edge portion) of the 8-inch diameter semiconductor substrate 103. Specifically, the wiring hole 105b formed in the peripheral portion (edge portion) of the semiconductor substrate 103 is etched about 10% deeper than the wiring hole 105a formed in the central portion (center portion). This may be because the etching rate (etching rate) at the peripheral portion of the semiconductor substrate 103 is about 10% faster than the etching rate at the central portion.

【0013】すなわち、第1〜第4の各工程を経て形成
されたポリメチルシロキサン膜102は、その全体が同
一物質で形成されているにも拘らず、位置によって被エ
ッチング速度が異なるため、前記各配線穴105a,1
05bのように、エッチングによる加工部の寸法に、半
導体装置101の性能を所定の水準に維持する上で無視
し得ない許容範囲外のばらつきが生じてしまっていた。
That is, although the polymethylsiloxane film 102 formed through the first to fourth steps has a different etching rate depending on the position although the whole is formed of the same material, Each wiring hole 105a, 1
As shown in FIG. 05b, variations in the dimensions of the processed portion formed by etching, which are not negligible in maintaining the performance of the semiconductor device 101 at a predetermined level, have occurred.

【0014】[0014]

【発明が解決しようとする課題】前述したように、従来
技術に係る絶縁膜の形成方法では、絶縁膜全体を同一物
質で形成しても、位置によって被エッチング速度が異な
るため、被エッチング部の寸法に無視し得ない許容範囲
外のばらつきが生じてしまう。
As described above, in the conventional method of forming an insulating film, even if the entire insulating film is formed of the same material, the etching rate varies depending on the position. Dimensions outside the permissible range that cannot be ignored occur.

【0015】また、半導体装置101内(半導体基板1
03面上)において、被エッチング速度が略均一となる
ように制御するのは、素子の微細化、高集積化、および
半導体基板103の大口径化などが進むにつれて、ます
ます困難となっている。
In the semiconductor device 101 (semiconductor substrate 1)
(On the surface 03), it is increasingly difficult to control the etching rate to be substantially uniform as the elements become finer, more highly integrated, and the semiconductor substrate 103 becomes larger in diameter. .

【0016】よって、本発明の目的は、エッチングによ
る絶縁膜の被加工精度を容易に向上できる半導体装置の
製造方法、およびこの製造方法により製造された半導体
装置を提供することにある。
Accordingly, it is an object of the present invention to provide a method of manufacturing a semiconductor device capable of easily improving the processing accuracy of an insulating film by etching, and a semiconductor device manufactured by the method.

【0017】[0017]

【課題を解決するための手段】前記課題を解決するため
に、本発明に係る半導体装置の製造方法は、半導体基板
の上に絶縁膜を形成する工程と、前記絶縁膜に加熱処理
を施しつつ、該絶縁膜に向けて電子線を照射することに
より、前記絶縁膜の膜厚方向の一部に変質層を形成する
工程と、前記変質層が形成された前記絶縁膜の膜厚方向
に沿って、前記絶縁膜および変質層を選択的にエッチン
グすることにより、配線用凹部を形成する工程と、を含
むことを特徴とするものである。
In order to solve the above-mentioned problems, a method of manufacturing a semiconductor device according to the present invention comprises the steps of forming an insulating film on a semiconductor substrate and performing a heat treatment on the insulating film. Irradiating the insulating film with an electron beam to form a deteriorated layer in a part of the insulating film in the thickness direction; and forming a damaged layer along the thickness direction of the insulating film on which the deteriorated layer is formed. Forming a concave portion for wiring by selectively etching the insulating film and the deteriorated layer.

【0018】この半導体装置の製造方法においては、半
導体基板の上に形成された絶縁膜に加熱処理を施しつ
つ、絶縁膜に向けて電子線を照射することにより、絶縁
膜の膜厚方向の一部に変質層を形成し、この変質層が形
成された絶縁膜の膜厚方向に沿って、絶縁膜および変質
層を選択的にエッチングすることにより、配線用凹部を
形成する。これにより、配線用凹部が絶縁膜から半導体
基板に向かってエッチングされ、その底部が変質層に達
した際に、配線用凹部の形成される位置に応じて絶縁膜
の非変質部分における被エッチング速度(被エッチング
・レート)が異なることに起因する、配線用凹部の被形
成速度(被加工速度)の違いを、殆ど無くすように容易
に整えることができる。
In this method of manufacturing a semiconductor device, the insulating film formed on the semiconductor substrate is irradiated with an electron beam while heating the insulating film, so that the insulating film is formed in one direction in the thickness direction of the insulating film. A deteriorated layer is formed in the portion, and the insulating film and the deteriorated layer are selectively etched along the thickness direction of the insulating film on which the deteriorated layer is formed, thereby forming a wiring recess. Accordingly, the wiring recess is etched from the insulating film toward the semiconductor substrate, and when the bottom reaches the deteriorated layer, the etching rate in the non-transformed portion of the insulating film depends on the position where the wiring recess is formed. The difference in the formation rate (working rate) of the wiring concave portion due to the difference in the (etching rate) can be easily adjusted so as to almost eliminate the difference.

【0019】また、本発明に係る半導体装置の製造方法
を実施するにあたり、その工程の一部を、以下に述べる
ような設定としても構わない。
In carrying out the method of manufacturing a semiconductor device according to the present invention, some of the steps may be set as described below.

【0020】前記絶縁膜に形成された変質層の被エッチ
ング速度が、前記絶縁膜の被エッチング速度よりも遅く
なるように、前記絶縁膜の膜厚方向の一部を変質させ
る。
A part of the insulating film in the thickness direction is altered so that the rate of etching of the altered layer formed on the insulating film is lower than the rate of etching of the insulating film.

【0021】前記絶縁膜の変質層を前記絶縁膜の膜厚方
向の中間部に形成する。
A deteriorated layer of the insulating film is formed at an intermediate portion in the thickness direction of the insulating film.

【0022】前記絶縁膜を低誘電率の絶縁膜を用いて形
成する。
The insulating film is formed using a low dielectric constant insulating film.

【0023】前記低誘電率膜をポリメチルシロキサンを
用いて形成する。
The low dielectric constant film is formed using polymethylsiloxane.

【0024】前記絶縁膜を塗布法により形成する。The insulating film is formed by a coating method.

【0025】前記半導体基板の上に前記絶縁膜の材料を
塗布し、該絶縁膜の材料を、その温度が段階的に上昇す
るように加熱して前記半導体基板の上に固定させること
により、前記半導体基板の上に前記絶縁膜を形成した
後、該絶縁膜を、その温度がさらに高い温度に保持され
るように加熱しつつ、該絶縁膜に向けて前記電子線を照
射することにより、該絶縁膜の膜厚方向の一部に変質層
を形成する。
[0025] The material of the insulating film is applied on the semiconductor substrate, and the material of the insulating film is heated and fixed on the semiconductor substrate so that the temperature thereof increases stepwise. After forming the insulating film on the semiconductor substrate, by irradiating the electron beam toward the insulating film while heating the insulating film so that the temperature is maintained at a higher temperature, An altered layer is formed in a part of the insulating film in the thickness direction.

【0026】前記電子線を照射する際に、前記絶縁膜の
温度が200℃以上500℃未満となるように加熱処理
を施す。
When irradiating the electron beam, heat treatment is performed so that the temperature of the insulating film is 200 ° C. or more and less than 500 ° C.

【0027】前記電子線を照射する際に、前記電子線の
照射量を500μC/cm2以上に設定する。
When irradiating the electron beam, the irradiation amount of the electron beam is set to 500 μC / cm 2 or more.

【0028】前記電子線を照射する際に、前記絶縁膜を
所定の減圧雰囲気下に配置する。
When irradiating the electron beam, the insulating film is placed under a predetermined reduced pressure atmosphere.

【0029】前記低誘電率絶縁膜には、銅を主成分とす
る埋め込み配線が形成されている。
A buried wiring containing copper as a main component is formed in the low dielectric constant insulating film.

【0030】本発明に係る半導体装置の製造方法を実施
するにあたり、その工程の一部を、以上述べたような各
種設定とすることにより、所望される配線用凹部の形成
位置や大きさ、あるいは所望される絶縁膜の性能などに
応じて、それらに適するように変質層の形成環境、およ
び絶縁膜の形成材料などを設定して、配線用凹部の被形
成速度(被加工速度)を適正な状態に設定できる。
In carrying out the method of manufacturing a semiconductor device according to the present invention, by setting a part of the process to various settings as described above, the desired formation position and size of the wiring recess, or In accordance with the desired performance of the insulating film and the like, the formation environment of the deteriorated layer, the material for forming the insulating film, and the like are set so as to be suitable for them, and the formation speed (working speed) of the wiring concave portion is appropriately adjusted. Can be set to state.

【0031】また前記課題を解決するために、本発明に
係る半導体装置は、半導体基板と、この半導体基板の上
に形成された絶縁膜と、この絶縁膜に形成された配線用
凹部と、を具備した半導体装置であって、前記絶縁膜
は、その膜厚方向の一部に加熱処理および電子線の照射
による変質層が形成されていることを特徴とするもので
ある。
In order to solve the above problems, a semiconductor device according to the present invention comprises a semiconductor substrate, an insulating film formed on the semiconductor substrate, and a wiring recess formed in the insulating film. In the semiconductor device provided, the insulating film has a deteriorated layer formed by heat treatment and irradiation with an electron beam in a part of the insulating film in a thickness direction thereof.

【0032】この半導体装置においては、半導体基板の
上に形成された絶縁膜の膜厚方向の一部に変質層が形成
されている。これにより、配線用凹部は、これが絶縁膜
から半導体基板に向かってエッチングされ、その底部が
変質層に達した際に、その形成される位置に応じて絶縁
膜の非変質部分における被エッチング速度(被エッチン
グ・レート)が異なることに起因する、被形成速度(被
加工速度)の違いが、殆ど無くなるように容易に整えら
れて形成される。
In this semiconductor device, an altered layer is formed on a part of the insulating film formed on the semiconductor substrate in the thickness direction. As a result, the wiring recesses are etched from the insulating film toward the semiconductor substrate, and when the bottom reaches the deteriorated layer, the etching rate in the non-transformed portion of the insulating film (depending on the position where it is formed) ( The film is formed so as to be easily adjusted so that the difference in the forming speed (processing speed) due to the difference in the etching rate (working rate) is almost eliminated.

【0033】また、本発明に係る半導体装置において、
これが具備する絶縁膜の一部を、以下に述べるような設
定としても構わない。
Further, in the semiconductor device according to the present invention,
A part of the insulating film provided therein may be set as described below.

【0034】前記絶縁膜の変質層の被エッチング速度
が、前記絶縁膜の被エッチング速度よりも遅くなるよう
に形成されている。
[0034] The etching rate of the altered layer of the insulating film is formed to be lower than the etching rate of the insulating film.

【0035】前記絶縁膜は、前記変質層が前記絶縁膜の
膜厚方向の中間部に形成されている。
In the insulating film, the deteriorated layer is formed at an intermediate portion in the thickness direction of the insulating film.

【0036】前記絶縁膜が低誘電率の絶縁膜を用いて形
成されている。
The insulating film is formed using a low dielectric constant insulating film.

【0037】前記低誘電率の絶縁膜がポリメチルシロキ
サンを主成分として構成されている。
The low dielectric constant insulating film is composed mainly of polymethylsiloxane.

【0038】前記低誘電率絶縁膜には、銅を主成分とす
る埋め込み配線が形成されている。
A buried wiring containing copper as a main component is formed in the low dielectric constant insulating film.

【0039】本発明に係る半導体装置が具備する絶縁膜
の一部を、以上述べたような各種設定とすることによ
り、所望される配線用凹部の形成位置や大きさ、あるい
は所望される絶縁膜の性能などに応じて、それらに適す
るように変質層の形成環境、および絶縁膜の形成材料な
どが設定されて、配線用凹部の被形成速度(被加工速
度)を適正な状態に設定される。
By setting a part of the insulating film included in the semiconductor device according to the present invention to various settings as described above, a desired position and size of the wiring recess, or a desired insulating film can be obtained. The formation environment of the deteriorated layer, the material for forming the insulating film, and the like are set according to the performance and the like, and the formation speed (working speed) of the wiring concave portion is set to an appropriate state. .

【0040】[0040]

【発明の実施の形態】以下、本発明の一つの実施の形態
に係る半導体装置の製造方法、およびこの製造方法によ
り製造された半導体装置を、図1(a)〜(c)、およ
び図2に基づいて説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a method of manufacturing a semiconductor device according to one embodiment of the present invention and a semiconductor device manufactured by this manufacturing method will be described with reference to FIGS. 1 (a) to 1 (c) and FIG. It will be described based on.

【0041】本実施形態の半導体装置の製造方法は、半
導体基板3の上に絶縁膜2を形成する工程と、絶縁膜2
に加熱処理を施しつつ、絶縁膜2に向けて電子線を照射
することにより、絶縁膜2の膜厚方向の一部に変質層2
bを形成する工程と、変質層2bが形成された絶縁膜2
の膜厚方向に沿って、絶縁膜2および変質層2bを選択
的にエッチングすることにより、配線用凹部5を形成す
る工程と、を含むことを特徴とするものである。
In the method of manufacturing a semiconductor device according to the present embodiment, the step of forming the insulating film 2 on the semiconductor substrate 3 includes the steps of:
By irradiating the insulating film 2 with an electron beam while performing heat treatment on the insulating film 2, the deteriorated layer 2 is partially formed in the thickness direction of the insulating film 2.
b) and insulating film 2 on which altered layer 2b is formed
Forming the wiring recess 5 by selectively etching the insulating film 2 and the altered layer 2b along the film thickness direction of FIG.

【0042】本実施形態においては、図1(a)〜
(c)に示すように、直径8インチの半導体基板3の一
端面としての表面上に、第1の層間絶縁膜である下地絶
縁膜として、例えば第1ポリメチルシロキサン膜2cが
予め形成されているものとする。それとともに、この第
1ポリメチルシロキサン膜2cには、銅(Cu)を主成
分とする埋め込み配線6が予め形成されているものとす
る。この第1ポリメチルシロキサン膜(第1低誘電率層
間絶縁膜)2cは、後述する第2の層間絶縁膜2と同様
に、後述する本発明に係る半導体装置の製造方法により
形成可能である。すなわち、本発明に係る本実施形態の
半導体装置の製造方法の特徴は、より詳細には、半導体
基板3の上に第1の層間絶縁膜である下地絶縁膜2cを
形成し、この下地絶縁膜2cの上に絶縁膜2を形成する
工程を含むことになるが、このような本実施形態の半導
体装置の製造方法は、本発明に係る半導体装置の製造方
法の範疇に入っていることはもちろんである。
In the present embodiment, FIGS.
As shown in (c), for example, a first polymethylsiloxane film 2c is formed in advance as a base insulating film serving as a first interlayer insulating film on the surface as one end surface of the semiconductor substrate 3 having a diameter of 8 inches. Shall be At the same time, it is assumed that a buried interconnect 6 mainly containing copper (Cu) is formed in advance in the first polymethylsiloxane film 2c. The first polymethylsiloxane film (first low-dielectric-constant interlayer insulating film) 2c can be formed by a method of manufacturing a semiconductor device according to the present invention described later, similarly to a second interlayer insulating film 2 described later. That is, the feature of the method of manufacturing the semiconductor device according to the present embodiment according to the present invention is that, in more detail, the base insulating film 2 c as the first interlayer insulating film is formed on the semiconductor substrate 3, The method includes the step of forming the insulating film 2 on the insulating film 2c. However, such a method of manufacturing a semiconductor device according to the present embodiment falls within the category of the method of manufacturing a semiconductor device according to the present invention. It is.

【0043】また、前述したように、第1ポリメチルシ
ロキサン膜2cは、後述する第2の層間絶縁膜2と同様
に、後述する本発明に係る半導体装置の製造方法により
形成可能である。したがって、本実施形態においては、
第1層および第2層の両絶縁膜2c,2のそれぞれの形
成工程の説明が重複するのを避けるために、半導体基板
3の上に第1ポリメチルシロキサン膜2cを形成する工
程についての詳しい説明は省略し、第1ポリメチルシロ
キサン膜2cの上に第2の層間絶縁膜2を形成する工程
について詳述する。
Further, as described above, the first polymethylsiloxane film 2c can be formed by the method of manufacturing a semiconductor device according to the present invention described later, similarly to the second interlayer insulating film 2 described later. Therefore, in this embodiment,
In order to avoid overlapping description of the respective steps of forming the first and second insulating films 2c, 2 in detail, a detailed description is given of the step of forming the first polymethylsiloxane film 2c on the semiconductor substrate 3. The description is omitted, and the step of forming the second interlayer insulating film 2 on the first polymethylsiloxane film 2c will be described in detail.

【0044】本実施形態においては、膜厚約1μmの絶
縁膜としての第2層間絶縁膜2を、第1ポリメチルシロ
キサン膜2cの上に形成する。この第2層間絶縁膜に
は、低誘電率型の層間絶縁膜としてポリメチルシロキサ
ン膜2を形成する。
In this embodiment, a second interlayer insulating film 2 as an insulating film having a thickness of about 1 μm is formed on the first polymethylsiloxane film 2c. On this second interlayer insulating film, a polymethylsiloxane film 2 is formed as a low dielectric constant type interlayer insulating film.

【0045】以下、第2ポリメチルシロキサン膜2を形
成する工程を、第1〜第4の各工程に細分化して詳細に
説明する。
Hereinafter, the step of forming the second polymethylsiloxane film 2 will be described in detail by subdividing it into first to fourth steps.

【0046】第1工程:第2低誘電率層間絶縁膜として
の第2ポリメチルシロキサン膜2の膜材料、もしくはそ
の第2ポリメチルシロキサン膜2を構成する物質であ
る、低分子成分(前駆体)としてのポリメチルシロキサ
ンを溶媒に溶解させたワニスと呼ばれる液状原料2を、
図1(a)に示すように、半導体基板3の上に設けられ
ている第1ポリメチルシロキサン膜2cの上に配置す
る。このワニス2を配置する方法としては、本実施形態
においては、良質かつ均一な第2ポリメチルシロキサン
膜2が成膜されるように、ワニス2を略均一な厚さでむ
らなく設けることができる塗布法を採用する。このワニ
ス2の塗布作業は、具体的には、塗布装置として、例え
ば図示しないコーターを用いて、塗布法の一種であるス
ピンコート法によってワニス2を第1ポリメチルシロキ
サン膜2cの表面上に塗布するものである。
First step: A film material of the second polymethylsiloxane film 2 as a second low dielectric constant interlayer insulating film, or a low molecular component (precursor) which is a substance constituting the second polymethylsiloxane film 2 Liquid raw material 2 called varnish obtained by dissolving polymethylsiloxane as a solvent in
As shown in FIG. 1A, it is disposed on a first polymethylsiloxane film 2c provided on a semiconductor substrate 3. As a method of arranging the varnish 2, in the present embodiment, the varnish 2 can be uniformly provided with a substantially uniform thickness so that the second polymethylsiloxane film 2 of good quality and uniformity is formed. An application method is adopted. Specifically, the coating operation of the varnish 2 is performed by applying a varnish 2 on the surface of the first polymethylsiloxane film 2c by a spin coat method, which is a type of coating method, using, for example, a coater (not shown) as a coating device. Is what you do.

【0047】第2工程:第1ポリメチルシロキサン膜2
cの上にワニス2が塗布された半導体基板3を、図1
(b)に示すように、そのワニス2が塗布された表面側
を上向きにした姿勢で温度調節装置としての加熱装置
(ホットプレート)4上に載置する。その後、ワニス2
の温度が約80℃に保持されるようにホットプレート4
の温度を調節して、ワニス2を半導体基板3および第1
ポリメチルシロキサン膜2cごと加熱するとともに、こ
の状態を約1分間保持する。これによりワニス2に1回
目の加熱処理を施す。
Second step: first polymethylsiloxane film 2
c is coated with a varnish 2 on the semiconductor substrate 3 as shown in FIG.
As shown in (b), the varnish 2 is placed on a heating device (hot plate) 4 as a temperature control device with the surface side coated with the varnish facing upward. Then varnish 2
Hot plate 4 so that the temperature of
Of the varnish 2 and the semiconductor substrate 3 and the first
The entire polymethylsiloxane film 2c is heated, and this state is maintained for about one minute. Thereby, the varnish 2 is subjected to the first heat treatment.

【0048】第3工程:続けて、半導体基板3および第
1ポリメチルシロキサン膜2cをホットプレート4上に
載置した状態のまま、ワニス2の温度が約200℃に保
持されるようにホットプレート4の温度を調節して、ワ
ニス2を半導体基板3および第1ポリメチルシロキサン
膜2cごと加熱するとともに、この状態を約1分間保持
する。これによりワニス2に2回目の加熱処理を施す。
Third step: Subsequently, the hot plate is maintained such that the temperature of the varnish 2 is maintained at about 200 ° C. while the semiconductor substrate 3 and the first polymethylsiloxane film 2 c are placed on the hot plate 4. 4, the varnish 2 is heated together with the semiconductor substrate 3 and the first polymethylsiloxane film 2c, and this state is maintained for about one minute. Thereby, the varnish 2 is subjected to the second heat treatment.

【0049】これら第2および第3の各工程の加熱処理
によって、第1工程において第1ポリメチルシロキサン
膜2cの表面上に塗布された第2ポリメチルシロキサン
膜2の液状原料であるワニス2に含まれる溶媒などを揮
発(蒸発)させて除去する。これにより、ポリメチルシ
ロキサンを主成分とするワニス(塗布膜)2を第1ポリ
メチルシロキサン膜2cの表面上に固定化(固着)す
る。
By the heat treatment in each of the second and third steps, the varnish 2 which is a liquid material of the second polymethylsiloxane film 2 applied on the surface of the first polymethylsiloxane film 2c in the first step is formed. The contained solvent is volatilized (evaporated) and removed. Thus, the varnish (coating film) 2 containing polymethylsiloxane as a main component is fixed (fixed) on the surface of the first polymethylsiloxane film 2c.

【0050】本発明に係る半導体装置の製造方法の発明
者達が行った実験によれば、第2および第3工程の加熱
処理において、ワニス2の温度を先ず約80℃、次に約
200℃と段階的に約1分間ずつ加熱して上昇させるの
が、ワニス2中の溶媒等、第2ポリメチルシロキサン膜
2の主要成分であるポリメチルシロキサン以外の成分を
効率よく略完全に揮発させる(飛ばす)のに好ましい
(適している)温度設定であることが明らかにされてい
る。
According to an experiment conducted by the inventors of the method of manufacturing a semiconductor device according to the present invention, in the heat treatment in the second and third steps, the temperature of the varnish 2 was first set to about 80.degree. The step is performed by heating for about 1 minute step by step, and the components other than polymethylsiloxane, which is a main component of the second polymethylsiloxane film 2, such as the solvent in the varnish 2, are efficiently and almost completely volatilized ( It has been found that this is the preferred (suitable) temperature setting to "fly".

【0051】第4工程:さらに続けて、ポリメチルシロ
キサンを主成分とするワニス2が固定化された半導体基
板3および第1ポリメチルシロキサン膜2cを、ホット
プレート4上に載置した状態のまま、ワニス2およびこ
のワニス2を基にして成膜される第2ポリメチルシロキ
サン膜2が酸化されないように、約0.1Torrまで減圧し
た減圧雰囲気下に配置する。また、この際、第2ポリメ
チルシロキサンのワニス2が固定化された半導体基板3
および第1ポリメチルシロキサン膜2cが配置される雰
囲気を窒素(N2)ガスを主成分とするガスで満たす。
Fourth Step: Subsequently, the semiconductor substrate 3 on which the varnish 2 containing polymethylsiloxane as a main component is fixed and the first polymethylsiloxane film 2c are kept on a hot plate 4 The varnish 2 and the second polymethylsiloxane film 2 formed based on the varnish 2 are placed in a reduced-pressure atmosphere reduced to about 0.1 Torr so as not to be oxidized. At this time, the semiconductor substrate 3 on which the varnish 2 of the second polymethylsiloxane is fixed
The atmosphere in which the first polymethylsiloxane film 2c is disposed is filled with a gas containing nitrogen (N 2 ) gas as a main component.

【0052】この状態において、ワニス2の温度が約4
00℃に保持されるようにホットプレート4の温度を調
節して、ワニス2を半導体基板3ごと加熱するととも
に、図1(b)中白抜き矢印で示すように、図示しない
電子線照射装置からワニス2に向けて、照射(加速)エ
ネルギーが約6keV、照射量(Dose量)が約500μC/cm2の電
子線(EB)を照射(暴露)する。これにより、半導体
基板3の表面上に所望する第2ポリメチルシロキサン膜
2を形成する。
In this state, the temperature of the varnish 2 is about 4
The varnish 2 is heated together with the semiconductor substrate 3 by adjusting the temperature of the hot plate 4 so as to be kept at 00 ° C., and as shown by a white arrow in FIG. The varnish 2 is irradiated (exposed) with an electron beam (EB) having an irradiation (acceleration) energy of about 6 keV and an irradiation amount (dose amount) of about 500 μC / cm 2 . Thus, a desired second polymethylsiloxane film 2 is formed on the surface of the semiconductor substrate 3.

【0053】以上説明したように、第2〜第4の各工程
のうち、それらの最終工程である第4工程においてのみ
ワニス2に加熱処理を施しつつ、ワニス2に向けて電子
線を照射する。これは、固定化されていない状態のワニ
ス2に電子線を照射することにより、ワニス2中に含ま
れる溶媒などのポリメチルシロキサン以外の成分まで変
質させて、所望外の特性を有する低誘電率層間絶縁膜が
形成されるのを未然に防ぐためである。すなわち、ワニ
ス2中に含まれる溶媒などの不要な成分が飛ばされて固
定化された第2ポリメチルシロキサン膜2を変質させ
て、所望の特性を有する低誘電率層間絶縁膜を得るため
である。
As described above, the varnish 2 is irradiated with the electron beam while the varnish 2 is subjected to the heat treatment only in the fourth step which is the final step among the second to fourth steps. . By irradiating the varnish 2 in an unfixed state with an electron beam, a component other than polymethylsiloxane such as a solvent contained in the varnish 2 is changed to a low dielectric constant having undesired characteristics. This is to prevent an interlayer insulating film from being formed. That is, this is because an unnecessary component such as a solvent contained in the varnish 2 is skipped and the fixed second polymethylsiloxane film 2 is denatured to obtain a low dielectric constant interlayer insulating film having desired characteristics. .

【0054】以上説明した第1〜第4の各工程を経て形
成された第2ポリメチルシロキサン膜2は、図1(b)
に示すように、その膜厚方向に沿って内部特性が異なる
3層に分離された状態となって形成される。詳しく説明
すると、前記第4工程において、ワニス2に加熱処理を
施す際に、その加熱処理に併せて照射した電子線は、図
2のグラフに示すようなエネルギー特性を有している。
このような特性を有する電子線を、前記第4工程の加熱
処理によって形成されつつある第2ポリメチルシロキサ
ン膜2に、その表面側から照射すると、そのエネルギー
の大部分が第2ポリメチルシロキサン膜2の膜厚方向の
中間部において吸収される。第2ポリメチルシロキサン
膜2の原料は、単一の性質からなるであるワニス2であ
るにも拘らず、電子線のエネルギーの殆どを吸収した第
2ポリメチルシロキサン膜2の膜厚方向の中間部は、電
子線のエネルギーを殆ど吸収しなかった膜厚方向の両端
部とは異なる性質を有するように変質されて形成され
る。
The second polymethylsiloxane film 2 formed through the above-described first to fourth steps is the same as that shown in FIG.
As shown in FIG. 7, the layer is formed in a state of being separated into three layers having different internal characteristics along the film thickness direction. More specifically, in the fourth step, when the varnish 2 is subjected to the heat treatment, the electron beam irradiated together with the heat treatment has energy characteristics as shown in the graph of FIG.
When an electron beam having such characteristics is irradiated from the surface side of the second polymethylsiloxane film 2 being formed by the heat treatment in the fourth step, most of the energy is applied to the second polymethylsiloxane film. 2 is absorbed in the middle part in the film thickness direction. Although the raw material of the second polymethylsiloxane film 2 is a varnish 2 having a single property, the material in the thickness direction of the second polymethylsiloxane film 2 that has absorbed most of the energy of the electron beam. The portion is formed so as to be altered so as to have different properties from both ends in the film thickness direction which hardly absorbed the energy of the electron beam.

【0055】具体的には、電子線によって変質された第
2ポリメチルシロキサン膜2の膜厚方向の中間部(中間
層)としての変質層(変質部分)2bは、電子線によっ
て殆ど変質されなかった第2ポリメチルシロキサン膜2
の膜厚方向の両端部(上層および下層)としての非変質
層(非変質部分)2aよりも、後述する第2ポリメチル
シロキサン膜2のエッチング工程(処理)における被エ
ッチング速度(被エッチング・レート)が遅く(低く)
なるように形成される。
Specifically, the altered layer (altered portion) 2b as an intermediate portion (intermediate layer) in the thickness direction of the second polymethylsiloxane film 2 altered by the electron beam is hardly altered by the electron beam. Second polymethylsiloxane film 2
The etching rate (etching rate) in the etching step (processing) of the second polymethylsiloxane film 2 described later is more than the non-altered layer (non-altered portion) 2a as both ends (upper and lower layers) in the film thickness direction. ) Slow (low)
It is formed so that it becomes.

【0056】次に、以上説明したように、膜厚方向の中
間部に異なる性質(被エッチング・レート)の変質層2
bを有するように形成された、膜厚約1μmの第2ポリメ
チルシロキサン膜2に対して、予め第1ポリメチルシロ
キサン膜2cに形成されているCu埋め込み配線6に、
図示しない上下層配線を接続するための配線用凹部5
を、エッチングにより複数箇所に形成する。本実施形態
においては、第2ポリメチルシロキサン膜2の表面を、
所望する配線パターンが形成されている図示しないマス
クで覆いつつ、その表面側から図示しないエッチング用
のガスであるCF系ガスを吹き付けることにより、直径
の大きさが約0.175μmの配線用凹部としての配線溝
(穴)5を、第2ポリメチルシロキサン膜2の複数箇所
に形成する。この際、各配線溝5は、その最深部(底
部)がポリメチルシロキサン膜2の膜厚方向の上層部を
貫通して中間部に達するか、もしくは中間部を貫通する
ように設定する。
Next, as described above, the altered layer 2 having a different property (rate to be etched) is provided in the middle portion in the thickness direction.
For the second polymethylsiloxane film 2 having a thickness of about 1 μm and having a thickness of about 1 μm, the Cu embedded wiring 6 previously formed in the first polymethylsiloxane film 2c is
Wiring recess 5 for connecting upper and lower wiring (not shown)
Is formed at a plurality of locations by etching. In the present embodiment, the surface of the second polymethylsiloxane film 2 is
While covering with a mask (not shown) on which a desired wiring pattern is formed, a CF-based gas, which is an etching gas (not shown), is blown from the surface side to form a wiring recess having a diameter of about 0.175 μm. Wiring grooves (holes) 5 are formed at a plurality of locations on the second polymethylsiloxane film 2. At this time, each wiring groove 5 is set so that the deepest part (bottom part) penetrates the upper part in the thickness direction of the polymethylsiloxane film 2 to reach the middle part, or penetrates the middle part.

【0057】前記エッチング工程が終了した後、形成さ
れた各配線溝5の形状などを調べると、それらの違い
(ばらつき)のうち、主要なものである各配線溝5の深
さの違いは、8インチの半導体基板3の中央部(センタ
ー部)と周縁部(エッジ部)とで僅か5%程度であっ
た。具体的には、本実施形態の製造方法により形成され
た第2ポリメチルシロキサン膜2に形成された各配線溝
5において、8インチの半導体基板3および第1ポリメ
チルシロキサン膜2cの周縁部に対向する位置に形成さ
れた配線溝5bが、半導体基板3の中央部に対向する位
置に形成された配線溝5aよりも僅かに約5%深いだけ
であった。すなわち、第2このポリメチルシロキサン膜
2においては、これに形成された各配線溝5a,5b
は、それらのエッチング加工が施された位置に拘らず、
前述した従来技術と比較すると、それらの深さのばらつ
きが約半分に低減されていた。つまり、この第2ポリメ
チルシロキサン膜2においては、これにエッチング加工
によって形成された各配線溝5a,5bの間に、深さの
ばらつきは殆ど認められなかった。このエッチング加工
における約5%の加工寸法の誤差は、この第2ポリメチ
ルシロキサン膜2を低誘電率層間絶縁膜として具備する
とともに、この第2ポリメチルシロキサン膜2に設けら
れる図示しない配線を具備する半導体装置1の性能を、
実用上適正な水準に維持するのに無視し得る、許容誤差
範囲内である。
After the etching step is completed, the shape and the like of each formed wiring groove 5 are examined. Among the differences (variations), the difference in the depth of each wiring groove 5 which is the main one is as follows. It was only about 5% at the central part (center part) and the peripheral part (edge part) of the 8-inch semiconductor substrate 3. More specifically, in each wiring groove 5 formed in the second polymethylsiloxane film 2 formed by the manufacturing method of the present embodiment, the wiring groove 5 is formed on the periphery of the 8-inch semiconductor substrate 3 and the first polymethylsiloxane film 2c. The wiring groove 5b formed at the position facing the wiring groove is only about 5% deeper than the wiring groove 5a formed at the position facing the center of the semiconductor substrate 3. That is, in the second polymethylsiloxane film 2, each of the wiring grooves 5a and 5b formed therein is formed.
Regardless of the position where those etching processes were performed,
Compared with the above-described conventional technology, the variation in the depth was reduced to about half. That is, in the second polymethylsiloxane film 2, almost no variation in depth was observed between the wiring grooves 5a and 5b formed by etching. An error of about 5% in the processing dimension in the etching process is caused by providing the second polymethylsiloxane film 2 as a low dielectric constant interlayer insulating film and providing a wiring (not shown) provided in the second polymethylsiloxane film 2. The performance of the semiconductor device 1
It is within an allowable error range that can be neglected to maintain a practically appropriate level.

【0058】このように、本実施形態の製造方法により
形成された第2ポリメチルシロキサン膜2は、半導体基
板3の周縁部に対向する位置における被エッチング・レ
ートが、半導体基板3の中央部に対向する位置における
被エッチング・レート対して僅かに約5%速いだけであ
った。これは、前述したように、第2ポリメチルシロキ
サン膜2の膜厚方向の中間部に形成された変質層2bに
おいて、第2ポリメチルシロキサン膜2の膜厚方向に沿
った被エッチング・レートの違い、すなわち被エッチン
グ・レートのばらつきが略均一になるように整えられた
(補正された)ためであると考えられる。
As described above, the etching rate of the second polymethylsiloxane film 2 formed by the manufacturing method of the present embodiment at the position opposed to the peripheral portion of the semiconductor substrate 3 is set at the central portion of the semiconductor substrate 3. It was only about 5% faster than the etched rate at the opposing position. This is because, as described above, in the altered layer 2b formed in the middle part of the second polymethylsiloxane film 2 in the thickness direction, the etching rate along the thickness direction of the second polymethylsiloxane film 2 is reduced. This is considered to be because the difference, that is, the variation in the etching rate was adjusted (corrected) so as to be substantially uniform.

【0059】本発明に係る半導体装置の製造方法の発明
者達が行った実験によれば、前述した従来技術に係る絶
縁膜の形成方法によって形成されたポリメチルシロキサ
ン膜102のCF系ガスに対する被エッチング・レート
は約300nm/minであった。他方、本発明に係る本実施形
態の半導体装置の製造方法において、照射エネルギーを
約6keVに、かつ、照射量(Dose量)を約500μC/cm2に設
定された電子線を、膜厚約1μmの第2ポリメチルシロキ
サン膜2に照射することにより形成した、第2ポリメチ
ルシロキサン膜2の変質層2bのCF系ガスに対する被
エッチング・レートは約100nm/minであった。また、前
述したように、電子線が殆ど吸収されなかった第2ポリ
メチルシロキサン膜2の非変質層2aのCF系ガスに対
する被エッチング・レートは、従来技術の半導体装置の
製造方法によって形成された第2ポリメチルシロキサン
膜2のCF系ガスに対する被エッチング・レートと同様
に、約300nm/minであった。
According to an experiment conducted by the inventors of the method of manufacturing a semiconductor device according to the present invention, the polymethylsiloxane film 102 formed by the above-described conventional method of forming an insulating film is exposed to CF-based gas. The etching rate was about 300 nm / min. On the other hand, in the method of manufacturing a semiconductor device according to the present embodiment according to the present invention, an electron beam having an irradiation energy of about 6 keV and an irradiation amount (dose amount) of about 500 μC / cm 2 is irradiated with an electron beam having a thickness of about 1 μm. The rate of etching of the deteriorated layer 2b of the second polymethylsiloxane film 2 with respect to the CF-based gas formed by irradiating the second polymethylsiloxane film 2 was about 100 nm / min. Further, as described above, the etching rate of the non-altered layer 2a of the second polymethylsiloxane film 2 to which the electron beam is hardly absorbed by the CF-based gas is determined by the conventional semiconductor device manufacturing method. The etching rate of the second polymethylsiloxane film 2 with respect to the CF-based gas was about 300 nm / min.

【0060】すなわち、本実施形態の半導体装置の製造
方法によって形成された膜厚約1μmの第2ポリメチル
シロキサン膜2は、その膜厚方向に沿って、その中間部
である深さ(高さあるいは厚さと称しても構わない。)
約500nmの近傍に、約100nm/minの被エッチング・レート
を有している変質層2b(変質領域、変質膜)が形成さ
れているとともに、それ以外の深さである両端部に、約
300nm/minの被エッチング・レートを有している非変質
層2a(非変質領域、非変質膜)が形成されている。し
たがって、本実施形態の第2ポリメチルシロキサン膜2
においては、半導体基板3および第1ポリメチルシロキ
サン膜2cの中央部および周縁部のそれぞれに対向する
位置において、第2ポリメチルシロキサン膜2の上層部
を形成している約300nm/minの比較的速い被エッチング
・レート(高エッチング・レート部)を有する非変質層
2aにおいて生じる被エッチング・レートの違い(ばら
つき)が、第2ポリメチルシロキサン膜2の中間部を形
成している約100nm/minの比較的遅い被エッチング・レ
ート(低エッチング・レート部)を有する変質層2bに
おいて整えられることにより、最終的に形成される各配
線溝5a,5bの深さの違い(ばらつき)が低減された
ことが分かる。
That is, the second polymethylsiloxane film 2 having a thickness of about 1 μm formed by the method for manufacturing a semiconductor device of the present embodiment has a depth (height) at an intermediate portion along the thickness direction. Or it may be called thickness.)
In the vicinity of about 500 nm, an altered layer 2b (altered area, altered film) having an etching rate of about 100 nm / min is formed, and at both ends having other depths,
An unaltered layer 2a (unaltered region, unaltered film) having an etching rate of 300 nm / min is formed. Therefore, the second polymethylsiloxane film 2 of the present embodiment
At a position facing each of the central part and the peripheral part of the semiconductor substrate 3 and the first polymethylsiloxane film 2c, a relatively high speed of about 300 nm / min forming the upper part of the second polymethylsiloxane film 2 is obtained. The difference (variation) in the etching rate generated in the non-degraded layer 2a having a high etching rate (high etching rate portion) is about 100 nm / min which forms the intermediate portion of the second polymethylsiloxane film 2. Of the deteriorated layer 2b having a relatively slow etching rate (low etching rate portion), the difference (variation) in the depth of each of the wiring grooves 5a and 5b finally formed is reduced. You can see that.

【0061】また、本発明に係る半導体装置の製造方法
の発明者達が行った実験によれば、本実施形態に用いた
第2ポリメチルシロキサン膜2以外の絶縁膜2でも、絶
縁膜2の形成工程において、加熱作業と電子線照射作業
とを併せて行うことにより、その一部を変質して形成で
きることが分かっている。さらに、加熱作業と電子線照
射作業とを併せて行うことにより、単なる加熱処理のみ
では実現できないような分子間の架橋反応、分子鎖の切
断、あるいは様々な基の分離などを行うことができ、加
熱処理のみによる絶縁膜の焼成とは異なる構造を有する
絶縁膜2を得ることができることが分かっている。例え
ば、図示しない低誘電率膜の一種である有機シリコン酸
化膜を、加熱作業と電子線照射作業とを併せて行って形
成した場合、電子線照射によりCH基と主鎖との結合
を切断して、低誘電率を保持しつつ、構造的にSiO
膜に近い膜を形成できることが本発明の発明者達により
明らかにされている。
According to an experiment conducted by the inventors of the method of manufacturing a semiconductor device according to the present invention, the insulating film 2 other than the second polymethylsiloxane film 2 used in the present embodiment was It has been found that by performing the heating operation and the electron beam irradiation operation together in the forming process, a part of the heating process and the electron beam irradiating process can be performed in a modified manner. Furthermore, by performing the heating operation and the electron beam irradiation operation together, it is possible to perform a cross-linking reaction between molecules, a breaking of a molecular chain, or a separation of various groups, which cannot be realized by mere heat treatment, It has been found that an insulating film 2 having a structure different from that of firing the insulating film only by the heat treatment can be obtained. For example, when an organic silicon oxide film, which is a type of a low dielectric constant film (not shown), is formed by performing both a heating operation and an electron beam irradiation operation, the bond between the CH 3 group and the main chain is cut by electron beam irradiation. Then, while maintaining a low dielectric constant, structurally SiO 2
It has been revealed by the present inventors that a film close to a film can be formed.

【0062】このように、本発明に係る半導体装置の製
造方法によれば、第1ポリメチルシロキサン膜2cの表
面上に形成された第2絶縁膜2の内部におけるエッチン
グの反応速度の非均一性を解消するために、例えば、被
エッチング速度の異なる部分を被加工膜としての第2絶
縁膜2の中間に形成し、そこで被エッチング速度の非均
一性から生じる配線用凹部5などの加工寸法のばらつき
を抑制して整えるという、近年切望されているエッチン
グ加工技術(絶縁膜形成技術)を容易に実施できる。
As described above, according to the method of manufacturing a semiconductor device according to the present invention, the non-uniformity of the etching reaction rate inside the second insulating film 2 formed on the surface of the first polymethylsiloxane film 2c. In order to solve the problem, for example, a portion having a different etching rate is formed in the middle of the second insulating film 2 as a film to be processed, and the processing dimension of the wiring concave portion 5 and the like resulting from the non-uniformity of the etching rate there. An etching technique (insulating film forming technique), which has been eagerly demanded in recent years, in which the variation is suppressed and adjusted, can be easily implemented.

【0063】また、本発明に係る半導体装置の製造方法
の発明者達が行った実験によれば、第4工程においてワ
ニス2に電子線を照射する際に、ワニス2の温度が20
0℃以上500℃未満、好ましくは約380℃〜400
℃程度の範囲内で略一定の温度となるように加熱処理を
施すことにより、本製造方法によって形成される第2ポ
リメチルシロキサン膜2を具備する半導体装置1が、実
用上適正な動作性能を発揮できる良質な第2ポリメチル
シロキサン膜2を形成できることが明らかにされてい
る。とりわけ、前記約400℃というワニス2の設定温
度は、前記約380℃〜400℃程度という温度範囲の
中でも、本製造方法によって形成された第2ポリメチル
シロキサン膜2を具備した半導体装置1が実用上極めて
良好な動作性能を発揮できる、極めて良質な第2ポリメ
チルシロキサン膜2を形成できる値である。
According to an experiment conducted by the inventors of the method of manufacturing a semiconductor device according to the present invention, when the varnish 2 is irradiated with an electron beam in the fourth step, the temperature of the varnish 2 is set at 20 degrees.
0 ° C or more and less than 500 ° C, preferably about 380 ° C to 400 ° C
The semiconductor device 1 including the second polymethylsiloxane film 2 formed by the present manufacturing method can perform a practically appropriate operation performance by performing a heat treatment so that the temperature becomes substantially constant within the range of about ° C. It has been clarified that a high quality second polymethylsiloxane film 2 that can be exhibited can be formed. In particular, the set temperature of the varnish 2 of about 400 ° C. is in the temperature range of about 380 ° C. to 400 ° C., and the semiconductor device 1 including the second polymethylsiloxane film 2 formed by the present manufacturing method is practically used. This is a value at which an extremely high quality second polymethylsiloxane film 2 capable of exhibiting extremely good operation performance can be formed.

【0064】また、本発明に係る半導体装置の製造方法
の発明者達が行った実験によれば、第4工程においてワ
ニス2へ照射する電子線の照射量を、約500μC/cm2以上
で略一定の値となるように設定して電子線照射を行うこ
とにより、本製造方法によって形成される第2ポリメチ
ルシロキサン膜2を具備する半導体装置1が、実用上適
正な動作性能を発揮できる良質な第2ポリメチルシロキ
サン膜2を形成できることが明らかにされている。とり
わけ、前記約500μC/cm2という電子線の設定照射量は、
前記約500μC/cm2以上という照射量の範囲の中でも、本
製造方法によって形成された第2ポリメチルシロキサン
膜2を具備した半導体装置1が実用上極めて良好な動作
性能を発揮できる、極めて良質な第2ポリメチルシロキ
サン膜2を形成できる値である。
According to an experiment conducted by the inventors of the method of manufacturing a semiconductor device according to the present invention, the irradiation amount of the electron beam applied to the varnish 2 in the fourth step is approximately 500 μC / cm 2 or more. By performing electron beam irradiation while setting the value to be a constant value, the semiconductor device 1 including the second polymethylsiloxane film 2 formed by the present manufacturing method can exhibit high quality that can exhibit practically appropriate operation performance. It has been clarified that a suitable second polymethylsiloxane film 2 can be formed. In particular, the set irradiation dose of the electron beam of about 500 μC / cm 2 is:
Even within the range of the irradiation amount of about 500 μC / cm 2 or more, the semiconductor device 1 including the second polymethylsiloxane film 2 formed by the present manufacturing method can exhibit extremely good operation performance in practical use. This is a value at which the second polymethylsiloxane film 2 can be formed.

【0065】同様に、本発明に係る半導体装置の製造方
法の発明者達が行った実験によれば、第4工程において
ワニス2へ照射する電子線の加速エネルギーを、数keV
〜15keV程度の範囲内で略一定の値となるように設定し
て電子線照射を行うことにより、本製造方法によって形
成される第2ポリメチルシロキサン膜2を具備する半導
体装置1が、実用上適正な動作性能を発揮できる良質な
第2ポリメチルシロキサン膜2を形成できることが明ら
かにされている。とりわけ、前記約6keVという電子線の
設定エネルギー量は、前記数keV〜15keV程度というエネ
ルギー量の範囲の中でも、本製造方法によって形成され
た第2ポリメチルシロキサン膜2を具備した半導体装置
1が実用上極めて良好な動作性能を発揮できる、極めて
良質な第2ポリメチルシロキサン膜2を形成できる値で
ある。
Similarly, according to an experiment conducted by the inventors of the method of manufacturing a semiconductor device according to the present invention, the acceleration energy of the electron beam applied to the varnish 2 in the fourth step is increased by several keV.
By irradiating the electron beam while setting it to be a substantially constant value within a range of about 15 keV, the semiconductor device 1 having the second polymethylsiloxane film 2 formed by the present manufacturing method can be practically used. It has been clarified that a high-quality second polymethylsiloxane film 2 capable of exhibiting appropriate operation performance can be formed. In particular, the set energy amount of the electron beam of about 6 keV is within the energy amount range of about several keV to about 15 keV. This is a value at which an extremely high quality second polymethylsiloxane film 2 capable of exhibiting extremely good operation performance can be formed.

【0066】さらに、本発明に係る半導体装置の製造方
法の発明者達が行った実験によれば、第4工程において
ワニス2に加熱処理を施しつつ電子線を照射する際に、
ワニス2を所定のガス中において、所定の範囲内の減圧
雰囲気下に配置することにより、本製造方法によって形
成される第2ポリメチルシロキサン膜2を具備する半導
体装置1が、実用上適正な動作性能を発揮できる良質な
第2ポリメチルシロキサン膜2を形成できることが明ら
かにされている。とりわけ、前記窒素ガス中において、
約0.1Torrという略一定の減圧値に設定された雰囲気下
にワニス2を配置することにより、本製造方法によって
形成された第2ポリメチルシロキサン膜2を具備した半
導体装置1が実用上極めて良好な動作性能を発揮でき
る、極めて良質な第2ポリメチルシロキサン膜2を形成
できることが明らかにされている。
Further, according to an experiment conducted by the inventors of the method of manufacturing a semiconductor device according to the present invention, when the varnish 2 is irradiated with an electron beam while being subjected to heat treatment in the fourth step,
By disposing the varnish 2 in a predetermined gas under a reduced pressure atmosphere within a predetermined range, the semiconductor device 1 including the second polymethylsiloxane film 2 formed by the present manufacturing method can operate in a practically appropriate manner. It has been clarified that a high-quality second polymethylsiloxane film 2 capable of exhibiting performance can be formed. In particular, in the nitrogen gas,
By arranging the varnish 2 in an atmosphere set at a substantially constant reduced pressure value of about 0.1 Torr, the semiconductor device 1 having the second polymethylsiloxane film 2 formed by the present manufacturing method is extremely excellent in practical use. It has been clarified that an extremely high quality second polymethylsiloxane film 2 capable of exhibiting operation performance can be formed.

【0067】以上説明したように、本実施形態の半導体
装置の製造方法によれば、第2ポリメチルシロキサン膜
2の形成工程において、加熱処理と電子線照射処理とを
併用することにより、第2ポリメチルシロキサン膜2の
膜厚方向の中間部に、その両端部よりも被エッチング・
レートの遅い変質層2bを容易に形成できる。これによ
り、第2ポリメチルシロキサン膜2の膜厚方向の両端部
のうち、エッチングが開始される側の上層部における被
エッチング位置の違いにより生じた被エッチング・レー
トの違いを、中間部において容易に低減できる。ひいて
は、被エッチング・レートの違いによる各配線溝5a,
5b間の深さの違いを容易に低減できる。すなわち、本
実施形態の半導体装置の製造方法によれば、第2ポリメ
チルシロキサン膜2のエッチングよる被加工精度を容易
に向上できる。したがって、本実施形態の半導体装置の
製造方法によれば、この製造方法によって形成される第
2ポリメチルシロキサン膜2の電気的性能(品質)を容
易に向上させることができる。
As described above, according to the method of manufacturing a semiconductor device of this embodiment, in the step of forming the second polymethylsiloxane film 2, the heat treatment and the electron beam irradiation treatment are used in combination. The intermediate portion of the polymethylsiloxane film 2 in the thickness direction is more etched than both ends.
The deteriorated layer 2b having a low rate can be easily formed. As a result, of the two polymethylsiloxane films 2 in the thickness direction, the difference in the etching rate caused by the difference in the etching position in the upper layer on the side where the etching is started can be easily reduced in the middle portion. Can be reduced to Consequently, each wiring groove 5a,
The difference in depth between 5b can be easily reduced. That is, according to the method for manufacturing a semiconductor device of the present embodiment, the processing accuracy of the second polymethylsiloxane film 2 by etching can be easily improved. Therefore, according to the method for manufacturing a semiconductor device of the present embodiment, the electrical performance (quality) of the second polymethylsiloxane film 2 formed by this manufacturing method can be easily improved.

【0068】また、本実施形態の半導体装置の製造方法
によって形成された第2ポリメチルシロキサン膜2を具
備する半導体装置1よれば、第2ポリメチルシロキサン
膜2のエッチングよる被加工精度が高いので、第2ポリ
メチルシロキサン膜2の電気的性能を容易に向上させ
て、半導体装置1の歩留まりを容易に向上できる。ま
た、第2ポリメチルシロキサン膜2の電気的性能を容易
に向上できるので、半導体装置1全体の電気的性能を容
易に向上できる。したがって、本実施形態の半導体装置
の製造方法によって形成された第2ポリメチルシロキサ
ン膜2を具備する半導体装置1よれば、歩留まりを向上
させて、その生産効率を向上できるとともに、処理能力
の高い半導体装置1、ひいてはこの半導体装置1を用い
た処理能力の高い各種半導体デバイスを生産できる。
Further, according to the semiconductor device 1 having the second polymethylsiloxane film 2 formed by the method of manufacturing a semiconductor device of the present embodiment, the processing accuracy of the second polymethylsiloxane film 2 by etching is high. In addition, the electrical performance of the second polymethylsiloxane film 2 can be easily improved, and the yield of the semiconductor device 1 can be easily improved. Further, since the electrical performance of the second polymethylsiloxane film 2 can be easily improved, the electrical performance of the entire semiconductor device 1 can be easily improved. Therefore, according to the semiconductor device 1 including the second polymethylsiloxane film 2 formed by the method for manufacturing a semiconductor device according to the present embodiment, the yield can be improved, the production efficiency can be improved, and the semiconductor having a high processing capability can be obtained. The apparatus 1, and thus various semiconductor devices having a high processing ability using the semiconductor apparatus 1, can be produced.

【0069】また、以上説明した作用、および効果は、
第1低誘電率層間絶縁膜としての第1ポリメチルシロキ
サン膜2cについても同様に得ることができるもちろん
である。すなわち、本発明に係る半導体装置の製造方法
によって製造された半導体装置1は、これが具備する2
層構造からなる第1ポリメチルシロキサン膜2cおよび
第2ポリメチルシロキサン膜2全体が、実用上十分な強
度を有しているとともに、半導体装置1の性能を妨げな
い略均一な良質な第1ポリメチルシロキサン膜2cおよ
び第2ポリメチルシロキサン膜2として形成されてい
る。
The operations and effects described above are:
Needless to say, the first polymethylsiloxane film 2c as the first low dielectric constant interlayer insulating film can be similarly obtained. That is, the semiconductor device 1 manufactured by the method for manufacturing a semiconductor device according to the present invention includes the
The entire first polymethylsiloxane film 2c and second polymethylsiloxane film 2 having a layered structure have sufficient strength for practical use, and a substantially uniform high-quality first polymer that does not hinder the performance of the semiconductor device 1. It is formed as a methylsiloxane film 2c and a second polymethylsiloxane film 2.

【0070】なお、本発明に係る半導体装置の製造方
法、およびこの製造方法によって製造された半導体装置
1は、前述した一実施形態には制約されない。本発明の
主旨を逸脱しない範囲において、本発明に係る半導体装
置の製造方法が有する各工程を、種々様々な状態に設定
できる。
The method for manufacturing a semiconductor device according to the present invention and the semiconductor device 1 manufactured by this method are not limited to the above-described embodiment. Each step of the method for manufacturing a semiconductor device according to the present invention can be set in various states without departing from the gist of the present invention.

【0071】例えば、本発明に係る半導体装置の製造方
法は、前述した2層の絶縁膜2c,2を形成する場合の
みならず、3層以上の多層構造からなる絶縁膜を形成す
る場合や、あるいは1層のみの絶縁膜を形成する場合に
おいても、前記2層構造の絶縁膜2c,2を形成する場
合と同様の効果を得ることができる。また、本発明に係
る半導体装置の製造方法によって形成される絶縁膜は、
前述した低誘電率膜であるポリメチルシロキサン膜以外
でも構わない。少なくとも加熱作業と電子線照射作業と
の併用によって、絶縁膜の所望する部分の被エッチング
・レートを所望する速さに設定できるように変質できる
ものであればよい。また、絶縁膜を形成する方法は、前
述した塗布法でなくとも構わない。絶縁膜を構成する材
料に応じて、成膜される膜の品質を良好な状態に維持で
きる方法であれば、前述した塗布法以外でも構わない。
例えばCVD法を採用することにより、より良質の絶縁
膜を形成することもできる。
For example, the method of manufacturing a semiconductor device according to the present invention is applicable not only to the case of forming the above-described two-layer insulating films 2c and 2 but also to the case of forming an insulating film having a multilayer structure of three or more layers. Alternatively, even when only one insulating film is formed, the same effect as when the insulating films 2c and 2 having the two-layer structure are formed can be obtained. Further, the insulating film formed by the method of manufacturing a semiconductor device according to the present invention,
A film other than the above-described polymethylsiloxane film, which is a low dielectric constant film, may be used. Any material can be used as long as it can be modified so that the etching rate of a desired portion of the insulating film can be set to a desired speed by using at least the heating operation and the electron beam irradiation operation. Further, the method of forming the insulating film does not have to be the coating method described above. Any method other than the above-described coating method may be used as long as the quality of the film to be formed can be maintained in a good state depending on the material of the insulating film.
For example, a higher quality insulating film can be formed by employing the CVD method.

【0072】また、絶縁膜を形成する際に、段階的に温
度を上げて溶媒を揮発させる代わりに、ワニスを所定の
減圧雰囲気下に配置して溶媒を揮発させることにより、
絶縁膜を基板に固着させても構わない。また、変質層を
形成する位置は、所望する配線用凹部の深さに応じて、
その加工寸法のばらつきを整えることができる位置に形
成すれば良い。
When the insulating film is formed, instead of evaporating the solvent by increasing the temperature stepwise, the varnish is placed under a predetermined reduced pressure atmosphere to evaporate the solvent.
The insulating film may be fixed to the substrate. Further, the position at which the altered layer is formed depends on the desired depth of the wiring recess.
What is necessary is just to form in the position which can adjust the variation of the processing dimension.

【0073】さらに、前述したワニスの加熱温度および
時間、電子線の加速エネルギーおよび照射量、ならびに
雰囲気の減圧値など、諸々の設定値は、本発明に係る半
導体装置の製造方法によって製造される半導体装置の性
能を、所望する水準に到達させることができるものであ
れば、製造環境に応じて、種々様々な組み合わせに設定
して構わない。
Further, various set values such as the above-mentioned varnish heating temperature and time, electron beam acceleration energy and irradiation amount, and reduced pressure value of the atmosphere are determined by the method of manufacturing a semiconductor device according to the present invention. Various combinations may be set according to the manufacturing environment as long as the performance of the device can reach a desired level.

【0074】[0074]

【発明の効果】本発明に係る半導体装置の製造方法によ
れば、配線用凹部が絶縁膜から半導体基板に向かってエ
ッチングされ、その底部が変質層に達した際に、配線用
凹部の形成される位置に応じて絶縁膜の非変質部分にお
ける被エッチング速度(被エッチング・レート)が異な
ることに起因する、配線用凹部の被形成速度(被加工速
度)の違いを、殆ど無くすように容易に整えることがで
きる。したがって、配線用凹部の被形成位置に拘らず、
エッチングによる配線用凹部の被加工速度を略均一とな
るように容易に設定できるので、エッチングによる配線
用凹部の被加工精度、ひいては絶縁膜の被加工精度を容
易に向上できる。
According to the method of manufacturing a semiconductor device of the present invention, the wiring recess is etched from the insulating film toward the semiconductor substrate, and when the bottom reaches the deteriorated layer, the wiring recess is formed. It is easy to almost eliminate the difference in the formation rate (working rate) of the wiring recess due to the difference in the etching rate (etching rate) in the non-degraded portion of the insulating film depending on the position. Can be trimmed. Therefore, regardless of the formation position of the wiring concave portion,
Since the processing speed of the wiring recess by etching can be easily set so as to be substantially uniform, the processing accuracy of the wiring recess by etching and, consequently, the processing accuracy of the insulating film can be easily improved.

【0075】また、本発明に係る半導体装置の製造方法
を実施するにあたり、所望される配線用凹部の形成位置
や大きさ、あるいは所望される絶縁膜の性能などに応じ
て、それらに適するように変質層の形成環境、および絶
縁膜の形成材料などを設定して、配線用凹部の被形成速
度(被加工速度)を適正な状態に設定できる。したがっ
て、配線用凹部の被形成位置に拘らず、エッチングによ
る配線用凹部の被加工精度、ひいては絶縁膜の被加工精
度をより容易に向上できる。
Further, in carrying out the method of manufacturing a semiconductor device according to the present invention, the semiconductor device may be suitably formed according to the desired formation position and size of the wiring recess or the desired performance of the insulating film. By setting the formation environment of the affected layer, the material for forming the insulating film, and the like, the formation speed (working speed) of the wiring concave portion can be set to an appropriate state. Therefore, regardless of the position where the wiring concave portion is formed, the processing accuracy of the wiring concave portion by etching and the processing accuracy of the insulating film can be more easily improved.

【0076】また、本発明に係る半導体装置によれば、
配線用凹部は、これが絶縁膜から半導体基板に向かって
エッチングされ、その底部が変質層に達した際に、その
形成される位置に応じて絶縁膜の非変質部分における被
エッチング速度(被エッチング・レート)が異なること
に起因する、被形成速度(被加工速度)の違いが、殆ど
無くなるように容易に整えられて形成される。したがっ
て、配線用凹部の被形成位置に拘らず、エッチングによ
る配線用凹部の被加工速度が略均一となるように容易に
設定されるので、エッチングによる配線用凹部の被加工
精度、ひいては絶縁膜の被加工精度が容易に向上され
る。
According to the semiconductor device of the present invention,
The wiring recesses are etched from the insulating film toward the semiconductor substrate, and when the bottom reaches the deteriorated layer, the etching rate (etching / etching rate) in the non-transformed portion of the insulating film depends on the position where the recess is formed. The formation rate is easily adjusted so that the difference in the forming speed (working speed) due to the difference in the rate can be almost eliminated. Therefore, regardless of the formation position of the wiring concave portion, the processing speed of the wiring concave portion by etching is easily set so as to be substantially uniform, so that the processing accuracy of the wiring concave portion by etching and, consequently, of the insulating film. Processing accuracy is easily improved.

【0077】また、本発明に係る半導体装置を実施する
にあたり、所望される配線用凹部の形成位置や大きさ、
あるいは所望される絶縁膜の性能などに応じて、それら
に適するように変質層の形成環境、および絶縁膜の形成
材料などが設定されて、配線用凹部の被形成速度(被加
工速度)が適正な状態に設定される。したがって、配線
用凹部の被形成位置に拘らず、エッチングによる配線用
凹部の被加工精度、ひいては絶縁膜の被加工精度が容易
に向上される。
Further, in implementing the semiconductor device according to the present invention, the desired formation position and size of the wiring concave portion,
Alternatively, in accordance with the desired performance of the insulating film, etc., the formation environment of the deteriorated layer, the material for forming the insulating film, and the like are set so as to be suitable for them, and the forming speed (working speed) of the wiring concave portion is appropriate. Is set to an appropriate state. Therefore, the processing accuracy of the wiring concave portion by etching and the processing accuracy of the insulating film can be easily improved regardless of the position where the wiring concave portion is formed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態に係る半導体装置の
製造方法を簡略して示す工程断面図であり、(a)は半
導体基板および第1ポリメチルシロキサン膜上に第2ポ
リメチルシロキサン膜を形成した状態、(b)は図1
(a)の第2ポリメチルシロキサン膜に加熱処理を施し
つつ電子線を照射している状態、(c)は図1(a)の
第2ポリメチルシロキサン膜にエッチングにより配線用
の溝を形成した状態を、それぞれ示す。
FIG. 1 is a process sectional view schematically illustrating a method for manufacturing a semiconductor device according to a first embodiment of the present invention, in which (a) shows a semiconductor substrate and a second polymethylsiloxane film on a second polymethylsiloxane film; FIG. 1B shows a state in which a siloxane film is formed.
FIG. 1A shows a state in which the second polymethylsiloxane film is irradiated with an electron beam while being subjected to a heat treatment, and FIG. 1C shows a wiring groove formed by etching in the second polymethylsiloxane film in FIG. The respective states are shown.

【図2】図1(b)に示す電子線の第2ポリメチルシロ
キサン膜に吸収されるエネルギー量の膜厚依存性を示す
グラフ。
FIG. 2 is a graph showing the film thickness dependence of the amount of energy absorbed by a second polymethylsiloxane film of the electron beam shown in FIG. 1 (b).

【図3】従来の技術に係る半導体装置の製造方法を簡略
して示す工程断面図であり、(a)は半導体基板上にポ
リメチルシロキサン膜を形成した状態、(b)は図1
(a)のポリメチルシロキサン膜に加熱処理を施してい
る状態、(c)は図1(a)のポリメチルシロキサン膜
にエッチングにより配線用の溝を形成した状態を、それ
ぞれ示す。
FIGS. 3A and 3B are process cross-sectional views schematically showing a method for manufacturing a semiconductor device according to a conventional technique, wherein FIG. 3A shows a state in which a polymethylsiloxane film is formed on a semiconductor substrate, and FIG.
1A shows a state in which a heat treatment is applied to the polymethylsiloxane film, and FIG. 1C shows a state in which a wiring groove is formed in the polymethylsiloxane film in FIG. 1A by etching.

【符号の説明】[Explanation of symbols]

1…半導体装置 2…第2ポリメチルシロキサン膜(第2低誘電率層間絶
縁膜、ワニス) 2a…絶縁膜非変質層(絶縁膜上層および下層、高エッ
チング・レート部) 2b…絶縁膜変質層(絶縁膜中間層、低エッチング・レ
ート部) 2c…第1ポリメチルシロキサン膜(第1低誘電率層間
絶縁膜、下地絶縁膜、ワニス) 3…半導体基板 4…ホットプレート(温度調節装置) 5…配線溝(配線用凹部) 5a…中央部配線溝 5b…周縁部配線溝 6…Cu埋め込み配線
DESCRIPTION OF SYMBOLS 1 ... Semiconductor device 2 ... 2nd polymethyl siloxane film (2nd low dielectric constant interlayer insulating film, varnish) 2a ... Insulating film non-altered layer (Insulating film upper and lower layers, high etching rate part) 2b ... Insulating film altered layer (Insulating film intermediate layer, low etching rate portion) 2c: first polymethylsiloxane film (first low dielectric constant interlayer insulating film, base insulating film, varnish) 3: semiconductor substrate 4: hot plate (temperature control device) 5 ... wiring groove (recess for wiring) 5a ... central wiring groove 5b ... peripheral wiring groove 6 ... Cu embedded wiring

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/88 M 21/90 S V (72)発明者 中田 錬平 神奈川県横浜市磯子区新杉田町8番地 株 式会社東芝横浜事業所内 Fターム(参考) 5F033 HH11 MM01 QQ09 QQ11 QQ35 QQ54 QQ74 RR21 SS22 WW00 WW03 XX00 XX03 XX24 XX25 5F058 AC03 AF04 AG02 AG10 AH02──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 21/88 M 21/90 SV (72) Inventor Rinpei Nakata 8 Shinsugita-cho, Isogo-ku, Yokohama-shi, Kanagawa Prefecture Address F-term in Toshiba Yokohama Office (reference) 5F033 HH11 MM01 QQ09 QQ11 QQ35 QQ54 QQ74 RR21 SS22 WW00 WW03 XX00 XX03 XX24 XX25 5F058 AC03 AF04 AG02 AG10 AH02

Claims (17)

【特許請求の範囲】[Claims] 【請求項1】半導体基板の上に絶縁膜を形成する工程
と、 前記絶縁膜に加熱処理を施しつつ、該絶縁膜に向けて電
子線を照射することにより、前記絶縁膜の膜厚方向の一
部に変質層を形成する工程と、 前記変質層が形成された前記絶縁膜の膜厚方向に沿っ
て、前記絶縁膜および変質層を選択的にエッチングする
ことにより、配線用凹部を形成する工程と、 を含むことを特徴とする半導体装置の製造方法。
A step of forming an insulating film on a semiconductor substrate; and irradiating the insulating film with an electron beam while performing a heat treatment on the insulating film, so that the insulating film has a thickness direction. Forming a depressed layer for wiring by selectively etching the insulating film and the degraded layer along a thickness direction of the insulating film on which the degenerated layer is formed; A method for manufacturing a semiconductor device, comprising:
【請求項2】前記絶縁膜に形成された変質層の被エッチ
ング速度が、前記絶縁膜の被エッチング速度よりも遅く
なるように、前記絶縁膜の膜厚方向の一部を変質させる
ことを特徴とする請求項1に記載の半導体装置の製造方
法。
2. A method according to claim 1, wherein a portion of the insulating film in a film thickness direction is altered so that an etching rate of the altered layer formed on the insulating film is lower than an etching rate of the insulating film. The method of manufacturing a semiconductor device according to claim 1.
【請求項3】前記絶縁膜の変質層を前記絶縁膜の膜厚方
向の中間部に形成することを特徴とする請求項1または
2に記載の半導体装置の製造方法。
3. The method for manufacturing a semiconductor device according to claim 1, wherein the altered layer of the insulating film is formed at an intermediate portion in the thickness direction of the insulating film.
【請求項4】前記絶縁膜を低誘電率の絶縁膜を用いて形
成することを特徴とする請求項1〜3のうちのいずれか
1項に記載の半導体装置の製造方法。
4. The method of manufacturing a semiconductor device according to claim 1, wherein said insulating film is formed using an insulating film having a low dielectric constant.
【請求項5】前記低誘電率膜をポリメチルシロキサンを
用いて形成することを特徴とする請求項4に記載の半導
体装置の製造方法。
5. The method according to claim 4, wherein the low dielectric constant film is formed using polymethylsiloxane.
【請求項6】前記絶縁膜を塗布法により形成することを
特徴とする請求項1〜5のうちのいずれか1項に記載の
半導体装置の製造方法。
6. The method of manufacturing a semiconductor device according to claim 1, wherein said insulating film is formed by a coating method.
【請求項7】前記半導体基板の上に前記絶縁膜の材料を
塗布し、該絶縁膜の材料を、その温度が段階的に上昇す
るように加熱して前記半導体基板の上に固定させること
により、前記半導体基板の上に前記絶縁膜を形成した
後、該絶縁膜を、その温度がさらに高い温度に保持され
るように加熱しつつ、該絶縁膜に向けて前記電子線を照
射することにより、該絶縁膜の膜厚方向の一部に変質層
を形成することを特徴とする請求項1〜6のうちのいず
れか1項に記載の半導体装置の製造方法。
7. A method of applying the material of the insulating film on the semiconductor substrate, heating the material of the insulating film so as to increase its temperature stepwise, and fixing the material on the semiconductor substrate. After forming the insulating film on the semiconductor substrate, by irradiating the electron beam toward the insulating film while heating the insulating film so that the temperature is maintained at a higher temperature 7. The method for manufacturing a semiconductor device according to claim 1, wherein an altered layer is formed in a part of the insulating film in a thickness direction.
【請求項8】前記電子線を照射する際に、前記絶縁膜の
温度が200℃以上500℃未満となるように加熱処理
を施すことを特徴とする請求項1〜7のうちのいずれか
1項に記載の半導体装置の製造方法。
8. The method according to claim 1, wherein, when irradiating the electron beam, a heat treatment is performed so that the temperature of the insulating film is not lower than 200 ° C. and lower than 500 ° C. 13. The method for manufacturing a semiconductor device according to item 10.
【請求項9】前記電子線を照射する際に、前記電子線の
照射量を500μC/cm2以上に設定することを特徴とする請
求項1〜8のうちのいずれか1項に記載の半導体装置の
製造方法。
9. The semiconductor according to claim 1, wherein the irradiation amount of the electron beam is set to 500 μC / cm 2 or more when irradiating the electron beam. Device manufacturing method.
【請求項10】前記電子線を照射する際に、前記絶縁膜
を所定の減圧雰囲気下に配置することを特徴とする請求
項1〜9のうちのいずれか1項に記載の半導体装置の製
造方法。
10. The semiconductor device according to claim 1, wherein said insulating film is arranged under a predetermined reduced pressure atmosphere when irradiating said electron beam. Method.
【請求項11】前記低誘電率絶縁膜には、銅を主成分と
する埋め込み配線が形成されていることを特徴とする請
求項1〜10のうちのいずれか1項に記載の半導体装置
の製造方法。
11. The semiconductor device according to claim 1, wherein a buried wiring mainly composed of copper is formed in said low dielectric constant insulating film. Production method.
【請求項12】半導体基板と、この半導体基板の上に形
成された絶縁膜と、この絶縁膜に形成された配線用凹部
と、を具備した半導体装置であって、 前記絶縁膜は、その膜厚方向の一部に加熱処理および電
子線の照射による変質層が形成されていることを特徴と
する半導体装置。
12. A semiconductor device comprising: a semiconductor substrate; an insulating film formed on the semiconductor substrate; and a wiring recess formed in the insulating film. A semiconductor device, wherein an altered layer is formed in a part of a thickness direction by heat treatment and irradiation with an electron beam.
【請求項13】前記絶縁膜は、前記変質層の被エッチン
グ速度が前記絶縁膜の被エッチング速度よりも遅くなる
ように形成されていることを特徴とする請求項12に記
載の半導体装置。
13. The semiconductor device according to claim 12, wherein said insulating film is formed such that an etching rate of said altered layer is lower than an etching rate of said insulating film.
【請求項14】前記絶縁膜の変質層が前記絶縁膜の膜厚
方向の中間部に形成されていることを特徴とする請求項
12または13に記載の半導体装置。
14. The semiconductor device according to claim 12, wherein the altered layer of the insulating film is formed at an intermediate portion in the thickness direction of the insulating film.
【請求項15】前記絶縁膜が低誘電率の絶縁膜を用いて
形成されていることを特徴とする請求項12〜14のう
ちのいずれか1項に記載の半導体装置。
15. The semiconductor device according to claim 12, wherein said insulating film is formed using a low dielectric constant insulating film.
【請求項16】前記低誘電率の絶縁膜がポリメチルシロ
キサンを主成分として構成されていることを特徴とする
請求項15に記載の半導体装置。
16. The semiconductor device according to claim 15, wherein said low dielectric constant insulating film is composed mainly of polymethylsiloxane.
【請求項17】前記低誘電率絶縁膜には、銅を主成分と
する埋め込み配線が形成されていることを特徴とする請
求項10〜17のうちのいずれか1項に記載の半導体装
置。
17. The semiconductor device according to claim 10, wherein a buried wiring containing copper as a main component is formed in said low dielectric constant insulating film.
JP2001098183A 2000-10-20 2001-03-30 Semiconductor device and method of manufacturing the same Pending JP2002299439A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001098183A JP2002299439A (en) 2001-03-30 2001-03-30 Semiconductor device and method of manufacturing the same
US09/982,003 US6746969B2 (en) 2000-10-20 2001-10-19 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001098183A JP2002299439A (en) 2001-03-30 2001-03-30 Semiconductor device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2002299439A true JP2002299439A (en) 2002-10-11

Family

ID=18951858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001098183A Pending JP2002299439A (en) 2000-10-20 2001-03-30 Semiconductor device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2002299439A (en)

Similar Documents

Publication Publication Date Title
US6080526A (en) Integration of low-k polymers into interlevel dielectrics using controlled electron-beam radiation
US20050087517A1 (en) Adhesion between carbon doped oxide and etch stop layers
US6746969B2 (en) Method of manufacturing semiconductor device
US7830012B2 (en) Material for forming exposure light-blocking film, multilayer interconnection structure and manufacturing method thereof, and semiconductor device
US7534717B2 (en) Method of manufacturing semiconductor device
TW559860B (en) Method for manufacturing semiconductor device
US8513111B2 (en) Forming semiconductor structures
US6784092B2 (en) Method of forming insulating film and method of manufacturing semiconductor device
JP4032447B2 (en) Manufacturing method of semiconductor device
JP2002299439A (en) Semiconductor device and method of manufacturing the same
US6602801B2 (en) Method for forming a region of low dielectric constant nanoporous material
JP3530165B2 (en) Method for manufacturing semiconductor device
US6521548B2 (en) Method of forming a spin-on-passivation layer
US20030143847A1 (en) Method of forming low dielectric constant insulating layer and method of manufacturing semiconductor device
JPH10214892A (en) Manufacture of semiconductor device
JP3473302B2 (en) Method for forming coating type insulating film, method for manufacturing semiconductor device, and semiconductor device
JP2002353212A (en) Method and apparatus for manufacturing semiconductor device
JPS6256956A (en) Production of heat resistant insulating pattern
JPS61232636A (en) Manufacture of semiconductor device
JP2002334873A (en) Semiconductor device and method for manufacturing the same
KR100421039B1 (en) Method for Removing Photo Resist on the Interlayer Dielectric Film in Semiconductor Device
JPH09213796A (en) Semiconductor device and method for manufacturing the same
JPH11119431A (en) Metallic pattern forming method
JPS59225529A (en) Method for flattening insulation layer
JP2005079307A (en) Method of forming porous insulating film and manufacturing method of semiconductor device