JP2002290834A - スーパーインポーズ装置 - Google Patents
スーパーインポーズ装置Info
- Publication number
- JP2002290834A JP2002290834A JP2001084783A JP2001084783A JP2002290834A JP 2002290834 A JP2002290834 A JP 2002290834A JP 2001084783 A JP2001084783 A JP 2001084783A JP 2001084783 A JP2001084783 A JP 2001084783A JP 2002290834 A JP2002290834 A JP 2002290834A
- Authority
- JP
- Japan
- Prior art keywords
- output
- potential
- character
- control signal
- character insertion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Landscapes
- Picture Signal Circuits (AREA)
- Studio Circuits (AREA)
Abstract
(57)【要約】
【課題】 映像信号の低電位部の歪みが発生しないスー
パーインポーズ装置を提供することを目的とする。 【解決手段】 文字を挿入するときはクランプ手段１の
出力のペデスタル電位とホワイトピーク電位との間であ
る第２の電位に設定し、文字を挿入しないときはクラン
プ手段１の出力のシンクチップ電位より低い第１の電位
に設定した電位発生手段の出力をＭＯＳＦＥＴ８のソー
ス端子に接続する。
パーインポーズ装置を提供することを目的とする。 【解決手段】 文字を挿入するときはクランプ手段１の
出力のペデスタル電位とホワイトピーク電位との間であ
る第２の電位に設定し、文字を挿入しないときはクラン
プ手段１の出力のシンクチップ電位より低い第１の電位
に設定した電位発生手段の出力をＭＯＳＦＥＴ８のソー
ス端子に接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、複合同期信号また
は輝度信号といった映像信号に文字を挿入してＴＶ画面
上に表示するスーパーインポーズ装置に関するものであ
る。
は輝度信号といった映像信号に文字を挿入してＴＶ画面
上に表示するスーパーインポーズ装置に関するものであ
る。
【０００２】
【従来の技術】近年、機器から出力する映像信号に文字
を挿入しＴＶ画面上に表示するスーパーインポーズ機能
は、機器操作時の操作性向上を図るため広く使われてい
る。
を挿入しＴＶ画面上に表示するスーパーインポーズ機能
は、機器操作時の操作性向上を図るため広く使われてい
る。
【０００３】以下に従来のスーパーインポーズ装置につ
いて図３を用いて説明する。
いて図３を用いて説明する。
【０００４】図３は従来のスーパーインポーズ装置の構
成を示すブロック図である。図３において、１は映像信
号を入力しシンクチップ電位を揃えるためのクランプ手
段、２はクランプ手段１の出力を導通または遮断するた
めのアナログ信号スイッチ手段であり、信号の切換に高
速性が要求されるためＣＭＯＳ手段を内蔵したアナログ
スイッチＩＣで構成されることが多い。１０は抵抗値Ｒ
４の抵抗、１１は抵抗値Ｒ５の抵抗、５は文字を挿入タ
イミングを出力する文字挿入制御信号出力手段、８は一
方の端子に入力された電位を他方の端子に伝達または遮
断するための切換手段であり、高速性が要求されるため
以前は比較的高価なアナログスイッチＩＣで構成されて
いたが、近年安価なＭＯＳＦＥＴで構成される。９は制
御信号論理の反転器である。
成を示すブロック図である。図３において、１は映像信
号を入力しシンクチップ電位を揃えるためのクランプ手
段、２はクランプ手段１の出力を導通または遮断するた
めのアナログ信号スイッチ手段であり、信号の切換に高
速性が要求されるためＣＭＯＳ手段を内蔵したアナログ
スイッチＩＣで構成されることが多い。１０は抵抗値Ｒ
４の抵抗、１１は抵抗値Ｒ５の抵抗、５は文字を挿入タ
イミングを出力する文字挿入制御信号出力手段、８は一
方の端子に入力された電位を他方の端子に伝達または遮
断するための切換手段であり、高速性が要求されるため
以前は比較的高価なアナログスイッチＩＣで構成されて
いたが、近年安価なＭＯＳＦＥＴで構成される。９は制
御信号論理の反転器である。
【０００５】以上のように構成された従来のスーパーイ
ンポーズ装置について、以下その動作について説明す
る。
ンポーズ装置について、以下その動作について説明す
る。
【０００６】まず、文字挿入制御信号出力手段５では文
字挿入タイミング制御信号を出力するもので、文字を挿
入するときは第１の状態であるハイレベル、文字を挿入
しないときは第２の状態であるロウレベルである。入力
された映像信号はクランプ手段１でシンクチップ電位を
一定値になる様に揃えられ、アナログ信号スイッチ手段
２に入力される。アナログ信号スイッチ手段２は、文字
挿入制御信号出力手段５の出力を反転器９で論理反転し
た信号によって制御され、文字を挿入するときはクラン
プ手段１の出力を遮断し出力インピーダンスが高くな
り、また文字を挿入しないときはクランプ手段１の出力
を導通し出力インピーダンスが低くなり次段に伝達す
る。一方、文字の輝度電位Ｖｃは電源電圧Ｖｃｃを抵抗
１０、抵抗１１で分割して作成され、Ｖｃ＝Ｖｃｃ＊Ｒ
５／（Ｒ４＋Ｒ５）となる。そして輝度電位ＶｃはＭＯ
ＳＦＥＴ８のソース端子に入力される。ここで輝度電位
ＶｃはＴＶ画面上に表示する必要があるため、クランプ
手段１の出力に対しペデスタル電位とホワイトピーク電
位との間になるように抵抗１０、抵抗１１の抵抗値Ｒ
４、Ｒ５を設定する。ＭＯＳＦＥＴ８は、文字挿入制御
信号出力手段５の出力によって制御され、文字を挿入す
るときは導通して出力インピーダンスが低くなり輝度電
位Ｖｃをドレイン端子を通じて映像信号出力として次段
に伝達し、また文字を挿入しないときは遮断し出力イン
ピーダンスが高くなる。以上の動作により、出力段には
文字を挿入するとき文字輝度電位Ｖｃが、文字を挿入し
ないときは映像信号が伝達される。
字挿入タイミング制御信号を出力するもので、文字を挿
入するときは第１の状態であるハイレベル、文字を挿入
しないときは第２の状態であるロウレベルである。入力
された映像信号はクランプ手段１でシンクチップ電位を
一定値になる様に揃えられ、アナログ信号スイッチ手段
２に入力される。アナログ信号スイッチ手段２は、文字
挿入制御信号出力手段５の出力を反転器９で論理反転し
た信号によって制御され、文字を挿入するときはクラン
プ手段１の出力を遮断し出力インピーダンスが高くな
り、また文字を挿入しないときはクランプ手段１の出力
を導通し出力インピーダンスが低くなり次段に伝達す
る。一方、文字の輝度電位Ｖｃは電源電圧Ｖｃｃを抵抗
１０、抵抗１１で分割して作成され、Ｖｃ＝Ｖｃｃ＊Ｒ
５／（Ｒ４＋Ｒ５）となる。そして輝度電位ＶｃはＭＯ
ＳＦＥＴ８のソース端子に入力される。ここで輝度電位
ＶｃはＴＶ画面上に表示する必要があるため、クランプ
手段１の出力に対しペデスタル電位とホワイトピーク電
位との間になるように抵抗１０、抵抗１１の抵抗値Ｒ
４、Ｒ５を設定する。ＭＯＳＦＥＴ８は、文字挿入制御
信号出力手段５の出力によって制御され、文字を挿入す
るときは導通して出力インピーダンスが低くなり輝度電
位Ｖｃをドレイン端子を通じて映像信号出力として次段
に伝達し、また文字を挿入しないときは遮断し出力イン
ピーダンスが高くなる。以上の動作により、出力段には
文字を挿入するとき文字輝度電位Ｖｃが、文字を挿入し
ないときは映像信号が伝達される。
【０００７】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、ＭＯＳＦＥＴ８の内部にソース側からド
レイン側に順方向の内部ダイオードが存在するので、文
字を挿入しないとき、すなわちＭＯＳＦＥＴ８が遮断の
ときにソース側の文字輝度電位Ｖｃよりドレイン側の映
像信号電位が低い状態（シンクチップやペデスタルな
ど）では前記内部ダイオードを通じ電流が流れ、映像信
号のシンク縮みなど低電位部の歪みが発生するという問
題点を有していた。
来の構成では、ＭＯＳＦＥＴ８の内部にソース側からド
レイン側に順方向の内部ダイオードが存在するので、文
字を挿入しないとき、すなわちＭＯＳＦＥＴ８が遮断の
ときにソース側の文字輝度電位Ｖｃよりドレイン側の映
像信号電位が低い状態（シンクチップやペデスタルな
ど）では前記内部ダイオードを通じ電流が流れ、映像信
号のシンク縮みなど低電位部の歪みが発生するという問
題点を有していた。
【０００８】本発明は上記の問題点を解決するもので、
映像信号の低電位部の歪みが発生しないスーパーインポ
ーズ装置を提供することを目的とする。
映像信号の低電位部の歪みが発生しないスーパーインポ
ーズ装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】この目的を達成するため
に本発明のスーパーインポーズ装置は、映像信号を入力
しシンクチップ電位を揃えるためのクランプ手段と、前
記クランプ手段の出力を導通または遮断するためのアナ
ログ信号スイッチ手段と、文字挿入タイミング制御信号
を出力する文字挿入制御信号出力手段と、前記文字挿入
制御信号出力手段の出力が第１の状態の場合には前記ク
ランプ手段の出力のペデスタル電位とホワイトピーク電
位との間の第２の電位を出力し、前記文字挿入制御信号
出力手段の出力が第２の状態の場合には前記クランプ手
段の出力のシンクチップ電位より低い第１の電位を出力
する電位発生手段と、前記電位発生手段の出力をソース
端子に入力し、前記文字挿入制御信号出力手段の出力が
第１の状態の場合にはソース端子とドレイン端子が導通
し、前記文字挿入制御信号出力手段の出力が第２の状態
の場合にはソース端子とドレイン端子が遮断するＭＯＳ
ＦＥＴを用いた切換手段と、前記切換手段のドレイン端
子を前記アナログ信号スイッチ手段出力に接続した構成
を有している。
に本発明のスーパーインポーズ装置は、映像信号を入力
しシンクチップ電位を揃えるためのクランプ手段と、前
記クランプ手段の出力を導通または遮断するためのアナ
ログ信号スイッチ手段と、文字挿入タイミング制御信号
を出力する文字挿入制御信号出力手段と、前記文字挿入
制御信号出力手段の出力が第１の状態の場合には前記ク
ランプ手段の出力のペデスタル電位とホワイトピーク電
位との間の第２の電位を出力し、前記文字挿入制御信号
出力手段の出力が第２の状態の場合には前記クランプ手
段の出力のシンクチップ電位より低い第１の電位を出力
する電位発生手段と、前記電位発生手段の出力をソース
端子に入力し、前記文字挿入制御信号出力手段の出力が
第１の状態の場合にはソース端子とドレイン端子が導通
し、前記文字挿入制御信号出力手段の出力が第２の状態
の場合にはソース端子とドレイン端子が遮断するＭＯＳ
ＦＥＴを用いた切換手段と、前記切換手段のドレイン端
子を前記アナログ信号スイッチ手段出力に接続した構成
を有している。
【００１０】この構成によって、映像信号の低電位部の
歪みが発生しないスーパーインポーズ装置が得られる。
歪みが発生しないスーパーインポーズ装置が得られる。
【００１１】
【発明の実施の形態】本発明の請求項１に記載の発明
は、映像信号を入力しシンクチップ電位を揃えるための
クランプ手段と、前記クランプ手段の出力を導通または
遮断するためのアナログ信号スイッチ手段と、文字挿入
タイミング制御信号を出力する文字挿入制御信号出力手
段と、前記文字挿入制御信号出力手段の出力が第１の状
態の場合には前記クランプ手段の出力のペデスタル電位
とホワイトピーク電位との間の第２の電位を出力し、前
記文字挿入制御信号出力手段の出力が第２の状態の場合
には前記クランプ手段の出力のシンクチップ電位より低
い第１の電位を出力する電位発生手段と、前記電位発生
手段の出力をソース端子に入力し、前記文字挿入制御信
号出力手段の出力が第１の状態の場合にはソース端子と
ドレイン端子が導通し、前記文字挿入制御信号出力手段
の出力が第２の状態の場合にはソース端子とドレイン端
子が遮断するＭＯＳＦＥＴを用いた切換手段と、前記切
換手段のドレイン端子を前記アナログ信号スイッチ手段
出力に接続したことを特徴としたものであり、文字を挿
入しないときの文字輝度電位を低く設定することによ
り、映像信号の低電位部の歪み発生を防止できるという
作用を有する。
は、映像信号を入力しシンクチップ電位を揃えるための
クランプ手段と、前記クランプ手段の出力を導通または
遮断するためのアナログ信号スイッチ手段と、文字挿入
タイミング制御信号を出力する文字挿入制御信号出力手
段と、前記文字挿入制御信号出力手段の出力が第１の状
態の場合には前記クランプ手段の出力のペデスタル電位
とホワイトピーク電位との間の第２の電位を出力し、前
記文字挿入制御信号出力手段の出力が第２の状態の場合
には前記クランプ手段の出力のシンクチップ電位より低
い第１の電位を出力する電位発生手段と、前記電位発生
手段の出力をソース端子に入力し、前記文字挿入制御信
号出力手段の出力が第１の状態の場合にはソース端子と
ドレイン端子が導通し、前記文字挿入制御信号出力手段
の出力が第２の状態の場合にはソース端子とドレイン端
子が遮断するＭＯＳＦＥＴを用いた切換手段と、前記切
換手段のドレイン端子を前記アナログ信号スイッチ手段
出力に接続したことを特徴としたものであり、文字を挿
入しないときの文字輝度電位を低く設定することによ
り、映像信号の低電位部の歪み発生を防止できるという
作用を有する。
【００１２】以下、本発明の実施の形態について、図１
を用いて説明する。
を用いて説明する。
【００１３】（実施の形態１）図１は本発明の実施の形
態におけるスーパーインポーズ装置の構成を示すブロッ
ク図であり、同図において従来と同一の構成要素には同
一番号を付与し説明を省略する。図１において、３は抵
抗値Ｒ１の抵抗、４は抵抗値Ｒ２の抵抗、６は抵抗値Ｒ
３の抵抗、７は両端を導通または遮断するための電位切
換手段であり、要求される高速性と低価格性を両立する
ためＭＯＳＦＥＴで構成される。
態におけるスーパーインポーズ装置の構成を示すブロッ
ク図であり、同図において従来と同一の構成要素には同
一番号を付与し説明を省略する。図１において、３は抵
抗値Ｒ１の抵抗、４は抵抗値Ｒ２の抵抗、６は抵抗値Ｒ
３の抵抗、７は両端を導通または遮断するための電位切
換手段であり、要求される高速性と低価格性を両立する
ためＭＯＳＦＥＴで構成される。
【００１４】以上のように構成されたスーパーインポー
ズ文字を挿入手段について、図１を用いてその動作を説
明する。
ズ文字を挿入手段について、図１を用いてその動作を説
明する。
【００１５】まず、文字挿入制御信号出力手段５では文
字挿入タイミング制御信号を出力するもので、文字を挿
入するときは第１の状態であるハイレベル、文字を挿入
しないときは第２の状態であるロウレベルである。入力
された映像信号はクランプ手段１でシンクチップ電位を
一定値になる様に揃えられ、アナログ信号スイッチ手段
２に入力される。アナログ信号スイッチ手段２は、文字
挿入制御信号出力手段５の出力を反転器９で論理反転し
た信号によって制御され、文字を挿入するときはクラン
プ手段１の出力を遮断し出力インピーダンスが高くな
り、また文字を挿入しないときはクランプ手段１の出力
を導通し出力インピーダンスが低くなり次段に伝達す
る。一方、文字の輝度電位は抵抗３、抵抗４、抵抗６と
ＭＯＳＦＥＴ７から成る電位発生手段によって作成さ
れ、ＭＯＳＦＥＴ８のソースに入力される。ＭＯＳＦＥ
Ｔ７、ＭＯＳＦＥＴ８はともに文字挿入制御信号出力手
段５の出力によって制御され、文字を挿入するときはと
もに導通し、文字を挿入しないときはともに遮断する。
字挿入タイミング制御信号を出力するもので、文字を挿
入するときは第１の状態であるハイレベル、文字を挿入
しないときは第２の状態であるロウレベルである。入力
された映像信号はクランプ手段１でシンクチップ電位を
一定値になる様に揃えられ、アナログ信号スイッチ手段
２に入力される。アナログ信号スイッチ手段２は、文字
挿入制御信号出力手段５の出力を反転器９で論理反転し
た信号によって制御され、文字を挿入するときはクラン
プ手段１の出力を遮断し出力インピーダンスが高くな
り、また文字を挿入しないときはクランプ手段１の出力
を導通し出力インピーダンスが低くなり次段に伝達す
る。一方、文字の輝度電位は抵抗３、抵抗４、抵抗６と
ＭＯＳＦＥＴ７から成る電位発生手段によって作成さ
れ、ＭＯＳＦＥＴ８のソースに入力される。ＭＯＳＦＥ
Ｔ７、ＭＯＳＦＥＴ８はともに文字挿入制御信号出力手
段５の出力によって制御され、文字を挿入するときはと
もに導通し、文字を挿入しないときはともに遮断する。
【００１６】以下、図２を用いて電位の関係を説明す
る。図２は本発明の実施の形態１における電位の関係を
示す模式図である。２１はクランプ手段１の出力のシン
クチップ電位、２２はクランプ手段１の出力のペデスタ
ル電位、２３はクランプ手段１の出力のホワイトピーク
電位、２４は文字を挿入するときの電位発生手段の出力
である第２の電位、２５は文字を挿入しないときの電位
発生手段の出力である第１の電位である。第１の電位の
値Ｖ１はＶ１＝Ｒ２／（Ｒ１＋Ｒ２）＊Ｖｃｃとなる。
そこで第１の電位をクランプ手段１の出力のシンクチッ
プ電位より低くなるように抵抗３の抵抗値Ｒ１、抵抗４
の抵抗値Ｒ２を設定することで、ＭＯＳＦＥＴ８が遮断
状態であるときにソース端子からドレイン端子への順方
向の内部ダイオードはドレイン端子側の電位が常に高い
ために遮断し、電流は流れない。また文字を挿入すると
きはＭＯＳＦＥＴ７が導通するので、第２の電位の値Ｖ
２はＶ２＝Ｖｃｃ＊Ｒ２／｛Ｒ１＊Ｒ３／（Ｒ１＋Ｒ
３）＋Ｒ２｝の値に近似する。そこで第２の電位をクラ
ンプ手段１の出力に対しペデスタル電位とホワイトピー
ク電位との間の所望の電位になるように抵抗値６を設定
する。ＭＯＳＦＥＴ８は、文字挿入制御信号出力手段５
の出力によって制御され、文字を挿入するときは導通し
て出力インピーダンスが低くなり第２の電位をドレイン
端子を通じて次段に伝達し、また文字を挿入しないとき
は遮断し出力インピーダンスが高くなる。
る。図２は本発明の実施の形態１における電位の関係を
示す模式図である。２１はクランプ手段１の出力のシン
クチップ電位、２２はクランプ手段１の出力のペデスタ
ル電位、２３はクランプ手段１の出力のホワイトピーク
電位、２４は文字を挿入するときの電位発生手段の出力
である第２の電位、２５は文字を挿入しないときの電位
発生手段の出力である第１の電位である。第１の電位の
値Ｖ１はＶ１＝Ｒ２／（Ｒ１＋Ｒ２）＊Ｖｃｃとなる。
そこで第１の電位をクランプ手段１の出力のシンクチッ
プ電位より低くなるように抵抗３の抵抗値Ｒ１、抵抗４
の抵抗値Ｒ２を設定することで、ＭＯＳＦＥＴ８が遮断
状態であるときにソース端子からドレイン端子への順方
向の内部ダイオードはドレイン端子側の電位が常に高い
ために遮断し、電流は流れない。また文字を挿入すると
きはＭＯＳＦＥＴ７が導通するので、第２の電位の値Ｖ
２はＶ２＝Ｖｃｃ＊Ｒ２／｛Ｒ１＊Ｒ３／（Ｒ１＋Ｒ
３）＋Ｒ２｝の値に近似する。そこで第２の電位をクラ
ンプ手段１の出力に対しペデスタル電位とホワイトピー
ク電位との間の所望の電位になるように抵抗値６を設定
する。ＭＯＳＦＥＴ８は、文字挿入制御信号出力手段５
の出力によって制御され、文字を挿入するときは導通し
て出力インピーダンスが低くなり第２の電位をドレイン
端子を通じて次段に伝達し、また文字を挿入しないとき
は遮断し出力インピーダンスが高くなる。
【００１７】以上のように本実施の形態によれば、ＭＯ
ＳＦＥＴ８のソース端子に供給する電位を文字を挿入す
るときはＴＶ画面上に表示するための所望の第２の電位
に、また文字を挿入しないときはシンクチップ電位より
低い第１の電位に切り換えることにより、映像信号の低
電位部の歪みが発生しないスーパーインポーズ装置を作
成することが出来る。
ＳＦＥＴ８のソース端子に供給する電位を文字を挿入す
るときはＴＶ画面上に表示するための所望の第２の電位
に、また文字を挿入しないときはシンクチップ電位より
低い第１の電位に切り換えることにより、映像信号の低
電位部の歪みが発生しないスーパーインポーズ装置を作
成することが出来る。
【００１８】尚、上記実施の形態としてクランプ手段１
を用いて説明しているが、映像信号入力としてシンクチ
ップ電位、ペデスタル電位各々が映像内容に関わらず常
に一定である場合はクランプ手段１は不要であることは
言うまでもない。
を用いて説明しているが、映像信号入力としてシンクチ
ップ電位、ペデスタル電位各々が映像内容に関わらず常
に一定である場合はクランプ手段１は不要であることは
言うまでもない。
【００１９】
【発明の効果】以上のように本発明は、文字を挿入の切
換に安価なＭＯＳＦＥＴを使いつつ、映像信号の低電位
部の歪みが発生しないスーパーインポーズ装置を作成で
きるという優れた効果が得られる。
換に安価なＭＯＳＦＥＴを使いつつ、映像信号の低電位
部の歪みが発生しないスーパーインポーズ装置を作成で
きるという優れた効果が得られる。
【図１】本発明の実施の形態１におけるスーパーインポ
ーズ装置の構成を示すブロック図
ーズ装置の構成を示すブロック図
【図２】本発明の実施の形態１における電位の関係を示
す模式図
す模式図
【図３】従来のスーパーインポーズ装置の構成を示すブ
ロック図
ロック図
１ クランプ手段 ２ アナログ信号スイッチ手段 ３ 抵抗 ４ 抵抗 ５ 文字挿入制御信号出力手段 ６ 抵抗 ７ ＭＯＳＦＥＴ ８ ＭＯＳＦＥＴ ９ 論理反転器
Claims (1)
- 【請求項１】 映像信号を入力しシンクチップ電位を揃
えるためのクランプ手段と、前記クランプ手段の出力を
導通または遮断するためのアナログ信号スイッチ手段
と、文字挿入タイミング制御信号を出力する文字挿入制
御信号出力手段と、前記文字挿入制御信号出力手段の出
力が第１の状態の場合には前記クランプ手段の出力のペ
デスタル電位とホワイトピーク電位との間の第２の電位
を出力し、前記文字挿入制御信号出力手段の出力が第２
の状態の場合には前記クランプ手段の出力のシンクチッ
プ電位より低い第１の電位を出力する電位発生手段と、
前記電位発生手段の出力をソース端子に入力し、前記文
字挿入制御信号出力手段の出力が第１の状態の場合には
ソース端子とドレイン端子が導通し、前記文字挿入制御
信号出力手段の出力が第２の状態の場合にはソース端子
とドレイン端子が遮断するＭＯＳＦＥＴを用いた切換手
段と、前記切換手段のドレイン端子を前記アナログ信号
スイッチ手段出力に接続したことを特徴とするスーパー
インポーズ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001084783A JP2002290834A (ja) | 2001-03-23 | 2001-03-23 | スーパーインポーズ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001084783A JP2002290834A (ja) | 2001-03-23 | 2001-03-23 | スーパーインポーズ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002290834A true JP2002290834A (ja) | 2002-10-04 |
Family
ID=18940403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001084783A Ceased JP2002290834A (ja) | 2001-03-23 | 2001-03-23 | スーパーインポーズ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002290834A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6165591A (ja) * | 1984-09-06 | 1986-04-04 | Matsushita Electric Ind Co Ltd | ス−パ−インポ−ズ装置 |
| JPS6210995A (ja) * | 1985-07-08 | 1987-01-19 | Nec Corp | ス−パ−インポ−ズ装置 |
-
2001
- 2001-03-23 JP JP2001084783A patent/JP2002290834A/ja not_active Ceased
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6165591A (ja) * | 1984-09-06 | 1986-04-04 | Matsushita Electric Ind Co Ltd | ス−パ−インポ−ズ装置 |
| JPS6210995A (ja) * | 1985-07-08 | 1987-01-19 | Nec Corp | ス−パ−インポ−ズ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH037184B2 (ja) | ||
| US20120162189A1 (en) | Driver circuit and video system | |
| WO2003021638A3 (en) | High voltage integrated circuit amplifier | |
| KR900017293A (ko) | 오디오 및 비디오 스위칭 장치 | |
| US20060033548A1 (en) | Circuit for translating voltage signal levels | |
| JP2002290834A (ja) | スーパーインポーズ装置 | |
| JP3366222B2 (ja) | 出力回路 | |
| WO1999048206A3 (en) | Bicmos switch circuit | |
| JP2654275B2 (ja) | 双方向バッファ | |
| KR890006230Y1 (ko) | 모니터겸용 tv수상기의 모우드 절환회로 | |
| KR920007375Y1 (ko) | 온 스크린 문자 번짐 방지회로 | |
| JP3901328B2 (ja) | 信号伝送回路 | |
| KR950003794Y1 (ko) | 슈퍼임포즈 페이드 회로 | |
| EP0823785A3 (en) | Input circuit | |
| JP2636339B2 (ja) | オンスクリーン混合回路 | |
| KR920000925Y1 (ko) | 합성 영상신호의 블랭킹 레벨 보상회로 | |
| KR0139338B1 (ko) | 복수의 기준전류를 발생하는 기준전류 발생기 | |
| JP2553693B2 (ja) | クランプ回路 | |
| KR100256987B1 (ko) | 출력회로 | |
| KR900008278Y1 (ko) | Tv/비디오 자동모드 선택회로 | |
| KR20010108268A (ko) | 스캐닝 속도 변조 제어 시스템 | |
| KR0119957Y1 (ko) | 스위칭 구동회로 | |
| JP2004328523A (ja) | クランプ回路及びクランプ回路を有する映像信号処理装置 | |
| JP2007221752A (ja) | 出力トランジスタの駆動制御装置 | |
| JPH09321609A (ja) | 集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080312 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080414 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091119 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100914 |
|
| A045 | Written measure of dismissal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20110125 |