JP2002289732A - Method for flattening bump and method for manufacturing mounting substrate - Google Patents

Method for flattening bump and method for manufacturing mounting substrate

Info

Publication number
JP2002289732A
JP2002289732A JP2001088697A JP2001088697A JP2002289732A JP 2002289732 A JP2002289732 A JP 2002289732A JP 2001088697 A JP2001088697 A JP 2001088697A JP 2001088697 A JP2001088697 A JP 2001088697A JP 2002289732 A JP2002289732 A JP 2002289732A
Authority
JP
Japan
Prior art keywords
bumps
bump
flattening
substrate
interposer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001088697A
Other languages
Japanese (ja)
Inventor
Satoshi Kumamoto
聖史 隈元
Yoichi Kukimoto
洋一 久木元
Hiroshi Tanaka
寛 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harima Chemical Inc
Original Assignee
Harima Chemical Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harima Chemical Inc filed Critical Harima Chemical Inc
Priority to JP2001088697A priority Critical patent/JP2002289732A/en
Publication of JP2002289732A publication Critical patent/JP2002289732A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

PROBLEM TO BE SOLVED: To provide a method for flattening bumps by which the life of a press plate is increased and flattening can be stably performed for the long term, and to provide a method for manufacturing a mounting substrate using this flattening method. SOLUTION: In the flattening method where the height of all bumps 3 is equalized by pressing a plurality of bumps 3 formed at terminals 2 of the surface of an interposer 1, the flattening is carried out by relatively moving a pressing part of the press plate 4 to press the bumps 3 for each interposer 1 so that the bumps 3 come in contact with the pressing surface within a prescribed range dispersedly. In manufacturing the mounting substrate, a plurality of bumps 3 are formed at the terminals 2 of the surface of the interposer 1, and by using the flattening method, a plurality of bumps 3 are pressed and thus the height of all the bumps 3 is equalized, and then the bumps 3 are aligned with bumps 6 formed on a lower surface of a semiconductor chip 5 and heated, so that the bumps 3, 6 are connected each other.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、バンプのフラッタ
ニング方法および実装基板の製造方法に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a method for bump flattening and a method for manufacturing a mounting substrate.

【0002】[0002]

【従来の技術】近年の電子機器の小型化、高性能化に伴
って、超高密度実装法として半導体チップの下面と基板
の上面にそれぞれ端子を設け、これらを位置合せして、
基板上に直接、半導体チップを結線(はんだ付け)する
直接接続方式が広く採用されている。
2. Description of the Related Art With the recent miniaturization and high performance of electronic equipment, terminals are provided on the lower surface of a semiconductor chip and the upper surface of a substrate as an ultra-high-density mounting method.
2. Description of the Related Art A direct connection method of connecting (soldering) a semiconductor chip directly on a substrate is widely used.

【0003】図6はこのような方式の代表例を示してお
り、基板30の上面に第2の基板となるインターポーザ
31を介して半導体チップ32が実装される。インター
ポーザ31は、半導体チップ32(シリコンチップ)と
基板30(ガラスエポキシ)との間で生じる熱膨張率の
違いを緩和するための緩衝材として機能する。
FIG. 6 shows a typical example of such a system. A semiconductor chip 32 is mounted on an upper surface of a substrate 30 via an interposer 31 serving as a second substrate. The interposer 31 functions as a cushioning material for reducing a difference in thermal expansion coefficient between the semiconductor chip 32 (silicon chip) and the substrate 30 (glass epoxy).

【0004】半導体チップ32の下面には、図7に示す
ように格子状に多数の端子33が形成されている。一
方、半導体チップ32に対応して、インターポーザ31
の上面にも多数の端子が格子状に形成される。インター
ポーザ31上面の端子は下面の端子35と導通してお
り、この下面の端子35で基板30と結線される。半導
体チップ32の端子33と結線するために、インターポ
ーザ31の端子にははんだのバンプ34(小突起)が設
けられる。また、チップ32の端子33にもはんだ(バ
ンプ)を設けることが多い。そして、チップ32とイン
ターポーザ31との両端子の位置合せを行って加熱する
ことにより、バンプ同士が接続される。
On the lower surface of the semiconductor chip 32, a large number of terminals 33 are formed in a lattice as shown in FIG. On the other hand, corresponding to the semiconductor chip 32, the interposer 31
A large number of terminals are also formed in a grid on the upper surface of the substrate. The terminals on the upper surface of the interposer 31 are electrically connected to the terminals 35 on the lower surface, and the terminals 35 on the lower surface are connected to the substrate 30. In order to connect with the terminals 33 of the semiconductor chip 32, the terminals of the interposer 31 are provided with solder bumps 34 (small projections). In addition, the terminals 33 of the chip 32 are often provided with solder (bumps). Then, by positioning and heating both terminals of the chip 32 and the interposer 31, the bumps are connected to each other.

【0005】ところが、超高密度実装法に使用される半
導体チップ32下面の端子33およびこれに対応するイ
ンターポーザ31上面の端子は、端子間の間隔がおよそ
0.1〜0.4mmという非常に微細なものであるた
め、はんだ量の僅かなばらつきでも実装不良などをひき
起こしやすい。そこで、はんだ量のばらつきを抑制し実
装不良を低減するために、インターポーザ上のバンプを
プレス板で押し潰して、平坦化することが行われてい
る。この操作はフラッタニング(またはコイニング)と
呼ばれる。
[0005] However, the terminals 33 on the lower surface of the semiconductor chip 32 and the corresponding terminals on the upper surface of the interposer 31 used in the ultra-high-density mounting method are extremely fine, with an interval between terminals of about 0.1 to 0.4 mm. Therefore, even a slight variation in the amount of solder is likely to cause mounting defects and the like. Therefore, bumps on the interposer are crushed by a press plate and flattened in order to suppress variations in the amount of solder and reduce mounting defects. This operation is called fluttering (or coining).

【0006】しかしながら、インターポーザはプレス板
下の一定箇所に搬送されて、プレス板の一定箇所でバン
プが押圧されるため、多数枚のインターポーザをフラッ
タニング処理すると、プレス板の一定箇所にへたりが生
じたり、当該箇所にはんだ片が付着したり、傷が付いた
りしやすい。これを放置しておくと、フラッタニング自
体にも悪影響を及ぼし、実装品質をも低下させるおそれ
がある。このため、比較的早い時期にプレス板を取り替
えるか、補修する必要があり、コストアップの大きな要
因となっていた。
However, the interposer is conveyed to a certain position under the press plate, and the bump is pressed at a certain position on the press plate. Therefore, when a large number of interposers are subjected to the fluttering process, the interposer is set at a certain position on the press plate. It is liable to occur, to attach a solder piece to the portion, or to be damaged. If left unchecked, the flattening itself will be adversely affected, and the mounting quality may be degraded. For this reason, it is necessary to replace or repair the press plate relatively early, which has been a major factor in cost increase.

【0007】[0007]

【発明が解決しようとする課題】本発明は、プレス板の
寿命を長くしてフラッタニングを安定して長期間行える
バンプのフラッタニング方法、およびこのフラッタニン
グ方法を用いた実装基板の製造方法を提供することを目
的とする。
SUMMARY OF THE INVENTION The present invention relates to a method of bump bump flattening, in which the life of a press plate is prolonged and fluttering can be performed stably for a long period of time, and a method of manufacturing a mounting board using the flattening method. The purpose is to provide.

【0008】[0008]

【課題を解決するための手段】本発明者らは、前記課題
を解決すべく鋭意検討を重ねた結果、プレス板および基
板(インターポーザ等)を基板毎に相対移動させること
により、プレス板の同一箇所にバンプが当たらなくなる
ので、プレス板のへたり、傷つき、はんだ片の付着とい
った弊害が少なくなり、その結果、プレス板の寿命が長
くなり、長期間にわたってフラッタニングを安定して行
えるようになるという新たな事実を見出し、本発明を完
成するに至った。すなわち、本発明にかかるバンプのフ
ラッタニング方法は、基板表面の端子に形成された複数
のバンプを押圧して、すべてのバンプの高さを揃えるに
際して、所定範囲内のプレス面にバンプが分散して当た
るように、バンプを押圧するプレス板の押圧部位を基板
ごとに相対移動させてフラッタニングすることを特徴と
する。
Means for Solving the Problems The inventors of the present invention have conducted intensive studies to solve the above-mentioned problems, and as a result, the press plate and the substrate (such as an interposer) have been moved relative to each other so that the press plate has the same shape. Since the bumps do not hit the place, adverse effects such as settling, scratching, and adhesion of solder pieces on the press plate are reduced, and as a result, the life of the press plate is prolonged, and stable fluttering can be performed for a long period of time. This led to the completion of the present invention. That is, in the bump flattening method according to the present invention, when the plurality of bumps formed on the terminals on the substrate surface are pressed and the heights of all the bumps are made uniform, the bumps are dispersed on the press surface within a predetermined range. In this case, the pressing portion of the press plate that presses the bump is relatively moved for each substrate to perform fluttering.

【0009】本発明においては、とりわけ前記相対移動
が乱数表に基づいて制御されるのが好ましい。これによ
り、所定範囲内のプレス面にバンプが均等に当たるよう
になり、プレス板の寿命をより長くすることができる。
また、乱数表による制御に代えて、バンプとプレス面と
が基板ごとに一定間隔で相対移動するようにしてもよ
い。前記相対移動する範囲は、バンプ間の間隔で決定さ
れ、バンプ1個あたり1辺または直径が0.1〜0.4
mmの四角形または円形の範囲であるのが好ましい。
In the present invention, it is particularly preferable that the relative movement is controlled based on a random number table. As a result, the bumps evenly hit the press surface within a predetermined range, and the life of the press plate can be prolonged.
Instead of the control using the random number table, the bump and the press surface may be relatively moved at a constant interval for each substrate. The relative movement range is determined by the interval between bumps, and one side or diameter per bump is 0.1 to 0.4.
It is preferably in the range of a square or a circle of mm.

【0010】本発明の実装基板の製造方法は、基板表面
の端子にバンプを形成する工程と、基板表面の端子に形
成された複数のバンプを押圧してすべてのバンプの高さ
を揃えるフラッタニング工程と、フラッタニングしたバ
ンプを半導体チップの下面に形成されたバンプと位置合
せを行って加熱しバンプ同士を結線する結線工程とを含
み、前記フラッタニング工程が、所定範囲内のプレス面
にバンプが分散して当たるように、バンプを押圧するプ
レス板の押圧部位を基板ごとに相対移動させて行われる
ことを特徴とする。
The method for manufacturing a mounting board according to the present invention comprises the steps of forming bumps on terminals on the surface of the substrate, and flattening the plurality of bumps formed on the terminals on the surface of the substrate to make the heights of all the bumps uniform. And a wiring step of aligning the flattened bumps with the bumps formed on the lower surface of the semiconductor chip and heating the wires to connect the bumps. The flattening step includes the steps of: Is performed by moving the pressing portion of the press plate for pressing the bumps relative to each substrate so that the bumps are distributed.

【0011】このように、基板ごとにバンプがプレス面
に分散して当たることにより、プレス板の寿命が長くな
り、長期間にわたってフラッタニングを安定して行える
ようになるので、実装不良が低減される。また、プレス
板の長寿命化によりコストダウンも図ることができる。
As described above, since the bumps are dispersed and hit on the press surface for each substrate, the life of the press plate is prolonged, and the flattening can be stably performed over a long period of time. You. Further, the cost can be reduced by extending the life of the press plate.

【0012】特に、本発明の製造方法では、前記フラッ
タニング工程後、結線工程前に、フラッタニングしたバ
ンプの上面の直径または面積を計測して、バンプを構成
するはんだ量を検査する検査工程を含むのが好ましい。
一般に、端子に付着するはんだ量は一定でなく、はんだ
量が少ない場合および多い場合のいずれの場合にも実装
不良や結線不良をひき起すおそれがある。はんだ量が適
正か否かは、通常、フラッタニング前のはんだ高さを観
察して判断されるが、微細なはんだ高さを検査するのは
容易ではない。本発明における前記検査工程は、フラッ
タニング前のはんだ高さと、フラッタニング後のバンプ
の上面の直径または面積との間に相関があることを見出
し、当該直径または面積を計測することにより、簡単に
はんだ量の過不足を判断できるようにしたものであり、
フラッタニングされたバンプの全数検査をも可能にする
ものである。
In particular, in the manufacturing method of the present invention, after the flattening step and before the wiring step, the inspection step of measuring the diameter or area of the upper surface of the flattened bump and inspecting the amount of solder constituting the bump is performed. It is preferred to include.
In general, the amount of solder adhering to a terminal is not constant, and there is a possibility that a mounting failure or a connection failure may occur when the amount of solder is small or large. Whether the amount of solder is appropriate or not is usually determined by observing the solder height before fluttering, but it is not easy to inspect a fine solder height. In the inspection step in the present invention, it has been found that there is a correlation between the solder height before fluttering and the diameter or area of the upper surface of the bump after fluttering, and by simply measuring the diameter or area, it is easy to perform the inspection. It is possible to determine whether the amount of solder is excessive or insufficient.
It is also possible to inspect all the fluttered bumps.

【0013】[0013]

【発明の実施の形態】図1(a)〜(e)は本発明の一実施形
態にかかる実装基板の製造方法の概要を示している。同
図において、1は前記したインターポーザ(基板)であ
り、このインターポーザ1の上面に端子2(Ni/Au
めっきしたCu端子等)が約0.1〜0.4mmの間隔
で格子状に形成されている。
1A to 1E show an outline of a method for manufacturing a mounting board according to an embodiment of the present invention. In FIG. 1, reference numeral 1 denotes the above-described interposer (substrate), and a terminal 2 (Ni / Au
(Plated Cu terminals, etc.) are formed in a grid at intervals of about 0.1 to 0.4 mm.

【0014】実装基板を製造するには、まずインターポ
ーザ1上の端子2にはんだをプリコートしてバンプ3を
形成する(図1(a)、(b))。ついで、複数のバンプ3を
プレス板4で押圧してすべてのバンプ3の高さを揃える
フラッタニングを行い(図1(c))、フラッタニングし
たバンプ3を半導体チップ5の下面に形成されたバンプ
6と位置合せを行って加熱し(図1(d))、結線させて
実装を完了する(図1(e))。結線部を符号12で示
す。
To manufacture a mounting substrate, first, solder is pre-coated on the terminals 2 on the interposer 1 to form bumps 3 (FIGS. 1A and 1B). Subsequently, the plurality of bumps 3 were pressed by a press plate 4 to perform flattening to equalize the heights of all the bumps 3 (FIG. 1C), and the flattened bumps 3 were formed on the lower surface of the semiconductor chip 5. The bump 6 is aligned and heated (FIG. 1 (d)), and connected to complete the mounting (FIG. 1 (e)). The connection portion is indicated by reference numeral 12.

【0015】約0.1〜0.4mmという微細間隔で配
列された端子2にはんだをプリコートするには、隣接す
るバンプ3,3同士が接触しないようにしなければなら
ないために、通常のスクリーン印刷法等に代えて、化学
的にはんだを端子2上に析出させる方法が好適に採用さ
れる。この方法は、図2に示すように、端子2が形成さ
れたインターポーザ1の表面にドクターブレード7にて
有機酸鉛と錫の混合液8を塗布する。このとき、錫は有
機酸鉛との化学的量論的量よりも過剰量が添加される。
塗布後、加熱することにより、錫と鉛とのイオン化傾向
の違い(Sn>Pb)に起因して、下記反応式(1)、
(2)に従って金属鉛が析出し、これが過剰量の錫と反
応してはんだ(鉛/錫合金)を形成する。
In order to pre-coat solder on the terminals 2 arranged at a fine interval of about 0.1 to 0.4 mm, it is necessary to prevent the adjacent bumps 3 from coming into contact with each other. Instead of the method or the like, a method of chemically depositing solder on the terminal 2 is preferably adopted. In this method, as shown in FIG. 2, a mixed solution 8 of lead organic acid and tin is applied by a doctor blade 7 to the surface of the interposer 1 on which the terminals 2 are formed. At this time, tin is added in excess of the stoichiometric amount with the organic acid lead.
By heating after the application, due to the difference in ionization tendency between tin and lead (Sn> Pb), the following reaction formula (1):
According to (2), metallic lead precipitates and reacts with an excessive amount of tin to form a solder (lead / tin alloy).

【化1】 (式中、Rは有機酸の残基を示す。) このはんだはインターポーザー1表面のレジスト面と端
子2との親和性の違いから、選択的に端子2上に沈積
し、はんだの沈積物9を形成する。そして、インターポ
ーザ1の表面を洗浄して残留液を除去することによりバ
ンプ3が得られる。
Embedded image (In the formula, R represents a residue of an organic acid.) This solder is selectively deposited on the terminal 2 due to a difference in affinity between the resist surface on the surface of the interposer 1 and the terminal 2, and the solder deposit 9 is formed. Then, the bump 3 is obtained by cleaning the surface of the interposer 1 and removing the residual liquid.

【0016】このようにして形成されたバンプ3は、各
端子2毎にはんだ量が一定でないため、各バンプ3の高
さも異なる。このため、バンプ3をフラッタニングして
高さを揃える必要がある。図3は、そのためのフラッタ
ニング工程を示しており、トレイ11に載せたインター
ポーザ1を架台10上に搬送し、上からプレス板4を下
降させて、インターポーザ1の上面に形成されたはんだ
バンプ3を押し潰して、バンプ3の高さを揃える平坦化
を行っている。プレス板4のプレス面は必要に応じて加
熱されていてもよい。
In the bumps 3 formed in this manner, since the amount of solder is not constant for each terminal 2, the height of each bump 3 also differs. For this reason, it is necessary to flatten the bumps 3 to make the heights uniform. FIG. 3 shows a fluttering process for this purpose, in which the interposer 1 placed on the tray 11 is transported onto the gantry 10, and the press plate 4 is lowered from above, and the solder bumps 3 formed on the upper surface of the interposer 1 are formed. Is crushed to make the bumps 3 uniform in height. The press surface of the press plate 4 may be heated as needed.

【0017】この実施形態では、プレス板4にバンプ3
が当たる箇所を分散するために、図4に示すように、架
台10を移動させて、1つのバンプ3がプレス板4に当
たる位置を範囲A内で分散させている。架台10の移動
は、例えば、架台10をx方向に水平移動させるスライ
ド手段とy方向に水平移動させるスライド手段(図示せ
ず)との組み合わせによって行うことができ、これによ
って範囲A内の任意の位置にバンプ3を移動させること
ができる。
In this embodiment, the bumps 3 are formed on the press plate 4.
As shown in FIG. 4, the pedestal 10 is moved to disperse the position where one bump 3 hits the press plate 4 within the range A in order to disperse the position where the bump hits. The movement of the gantry 10 can be performed by, for example, a combination of a slide means for horizontally moving the gantry 10 in the x direction and a slide means (not shown) for horizontally moving the gantry 10 in the y direction. The bump 3 can be moved to the position.

【0018】移動範囲Aはバンプ3、3の間隔cによっ
て決定され、例えば間隔cが0.25mmであれば、移
動範囲Aは0.25mmの直径を有する円の範囲とな
る。また、移動範囲Aは円形に限定されるものではな
く、一辺が0.25mmの四角形であってもよい。いず
れの場合も隣接する範囲A、Aが相互に重ならないこと
が必要であって、重複部があると、その部分でプレス板
4にへたりやはんだ片の付着などが他の非重複部よりも
生じ易くなる。バンプ3、3の間隔cは、一般に0.1
〜0.4mmであるので、移動範囲Aは1辺または直径
が0.1〜0.4mmの四角形または円形の範囲である
のが好ましい。
The moving range A is determined by the distance c between the bumps 3 and 3. For example, if the distance c is 0.25 mm, the moving range A is a circle having a diameter of 0.25 mm. Further, the movement range A is not limited to a circle, but may be a square having a side of 0.25 mm. In any case, it is necessary that the adjacent ranges A, A do not overlap each other, and if there is an overlapped portion, the set-up on the press plate 4 and the attachment of the solder pieces are more than those of the other non-overlapping portions. Also easily occur. The interval c between the bumps 3 is generally 0.1
Therefore, the moving range A is preferably a rectangular or circular range having a side or a diameter of 0.1 to 0.4 mm.

【0019】前記スライド手段は、例えば固定した雌ね
じに螺合・挿通した雄ねじの先端を架台10の一端面に
係合させ、雄ねじをモータなどの駆動手段で回転させる
ことにより、架台10を押し引きして自在に微動させる
ことができる。このようなスライド機構は、マイクロメ
ータなどに採用されており、従来からよく知られてい
る。
The slide means pushes and pulls the gantry 10 by, for example, engaging the tip of a male screw screwed and inserted into a fixed female screw with one end surface of the gantry 10 and rotating the male screw by a driving means such as a motor. And can be finely moved freely. Such a sliding mechanism is employed in a micrometer or the like, and is well known in the related art.

【0020】前記駆動手段は制御手段によって制御され
る。この制御手段には乱数表がプログラミングされてお
り、この乱数表に基づいて架台10をx方向およびy方
向に移動させる。これにより、多数枚のインターポーザ
1のバンプ3を1つのプレス板4でフラッタニングする
場合、1枚ごとにバンプ3のプレス位置が変化するよう
に架台10が移動し、プレス板4にバンプ3が範囲A内
で均等に当たるため、プレス面のへたりやはんだ片の付
着、傷の発生が低減され、プレス板4の寿命が長くな
り、実装基板の製造コストをも削減することができる。
The driving means is controlled by control means. The control means is programmed with a random number table, and the gantry 10 is moved in the x direction and the y direction based on the random number table. Thereby, when the bumps 3 of a large number of interposers 1 are flattened by one press plate 4, the gantry 10 moves so that the press position of the bumps 3 changes for each press plate 4, and the bumps 3 are placed on the press plate 4. Since the contact is even within the range A, settling of the press surface, adhesion of solder pieces and generation of scratches are reduced, the life of the press plate 4 is prolonged, and the manufacturing cost of the mounting board can be reduced.

【0021】なお、架台10を移動させずに、プレス板
4を移動させても、同様の効果が得られる。また、1回
のプレスによりフラッタニングされるインターポーザ1
は1枚に限らず、同時に複数枚のインターポーザ1をフ
ラッタニングしてもよい。この場合、複数枚のインター
ポーザ1は1つのトレイに並べて積載されていてもよ
く、あるいは複数枚のインターポーザ1が後加工で分割
可能に連結されたものであってもよい。
The same effect can be obtained by moving the press plate 4 without moving the gantry 10. Interposer 1 that is flattened by one press
Is not limited to one, and a plurality of interposers 1 may be fluttered simultaneously. In this case, the plurality of interposers 1 may be stacked side by side on one tray, or the plurality of interposers 1 may be divided and connected by post-processing.

【0022】フラッタニング後、バンプ3を検査工程に
送り、各バンプ3のはんだ量が適正か否かを検査するの
が好ましい。バンプ3のはんだ量が適正か否かは、通
常、図5(a)に示すようにバンプ3の高さh1、h2、h3
を測定し、この高さから判断されるが、1mmに満たな
い各バンプ3の高さを測定するのは困難であり、特にバ
ンプ3の全数検査が要求される場合は尚更である。そこ
で、フラッタニングにより高さを一定値h0に揃えたバ
ンプ3を上方から観察し、各バンプ3の径d1、d 2、d
3を測定する。フラッタニング後のバンプ3の径d1、d
2、d3と、フラッタニング前のバンプ3の高さh1
2、h3との間には相関関係があるので、あらかじめ検
量線を作成しておけば、フラッタニング後のバンプ3の
径からもとのバンプ3の高さを容易に知ることができ
る。これによって、各バンプ3のはんだ量が適正か否か
を容易に判別できる。バンプ3を全数検査する場合に
は、例えばCCDカメラなどの撮像装置を使用して撮影
したバンプ3の像から画像処理によって径d1、d2、d
3を計測し、これから演算処理にて自動的にはんだ量の
適否を判定するのが好ましい。なお、各バンプ3の径d
1、d2、d3に代えて、各バンプ3の面積を画像処理な
どにより計測しても同様の効果が得られる。
After the flattening, the bump 3 is subjected to an inspection process.
To check whether the amount of solder on each bump 3 is appropriate or not.
Is preferred. Whether the amount of solder on bump 3 is appropriate or not
Normally, as shown in FIG.1, HTwo, HThree
Is measured and judged from this height, but less than 1 mm
It is difficult to measure the height of each bump 3
This is even more the case when a complete inspection of the pump 3 is required. There
The height is set to a constant value h by fluttering.0Ba aligned
The bump 3 is observed from above, and the diameter d of each bump 3 is determined.1, D Two, D
ThreeIs measured. Diameter d of bump 3 after fluttering1, D
Two, DThreeAnd the height h of the bump 3 before fluttering1,
hTwo, HThreeHas a correlation with
If you create a dose line, the bump 3 after fluttering
The original height of the bump 3 can be easily known from the diameter.
You. As a result, whether the amount of solder of each bump 3 is appropriate or not is determined.
Can be easily determined. When inspecting all bumps 3
Is taken using an imaging device such as a CCD camera
The diameter d is obtained by image processing from the image1, DTwo, D
ThreeAnd automatically calculate the amount of solder
It is preferable to determine suitability. The diameter d of each bump 3
1, DTwo, DThreeIn place of image processing, the area of each bump 3
The same effect can be obtained by any measurement.

【0023】検査工程を完了した後、半導体チップ5を
インターポーザ1上に配置し、半導体チップ5のバンプ
6をインターポーザ1のバンプ3と一致するように位置
合せを行って結線し、図1(e)に示すように結線部12
を得る。結線されたインターポーザ1は、図6に示すよ
うに、基板30に結線される。
After completing the inspection process, the semiconductor chip 5 is placed on the interposer 1, and the bumps 6 of the semiconductor chip 5 are aligned and connected so as to match the bumps 3 of the interposer 1, and are connected as shown in FIG. As shown in FIG.
Get. The connected interposer 1 is connected to the substrate 30 as shown in FIG.

【0024】なお、インターポーザ1を使用せずに、フ
ラッタニングされたバンプを図6の基板30に設けて、
半導体チップ5を基板30に直接実装することも可能で
ある。また、この実施形態における乱数表に代えて、バ
ンプとプレス面とがインターポーザ1などの基板ごとに
一定間隔で相対移動するようにしても同様の効果が得ら
れる。
Note that, without using the interposer 1, a flattened bump is provided on the substrate 30 of FIG.
The semiconductor chip 5 can be directly mounted on the substrate 30. Further, instead of the random number table in this embodiment, the same effect can be obtained by relatively moving the bump and the press surface at a constant interval for each substrate such as the interposer 1.

【0025】[0025]

【発明の効果】本発明のフラッタニング方法によれば、
バンプがプレス面に分散して当たることにより、プレス
板の寿命が長くなり、長期間にわたってフラッタニング
を安定して行えるという効果がある。また、本発明にか
かる実装基板の製造方法によれば、フラッタニング工程
において、プレス板の寿命が長くなって、長期間にわた
ってフラッタニングを安定して行えるようになるので、
実装不良が低減され、かつ生産性が向上し、製造コスト
も削減することができるという効果がある。
According to the fluttering method of the present invention,
Dispersion of the bumps on the press surface prolongs the life of the press plate, and has an effect that fluttering can be stably performed over a long period of time. According to the method for manufacturing a mounting board according to the present invention, in the fluttering step, the life of the press plate is increased, and the fluttering can be stably performed over a long period of time.
This has the effect of reducing mounting defects, improving productivity, and reducing manufacturing costs.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明にかかる実装基板の製造方法を示す説明
図である。
FIG. 1 is an explanatory diagram showing a method for manufacturing a mounting board according to the present invention.

【図2】バンプの形成方法を示す説明図である。FIG. 2 is an explanatory view showing a method of forming a bump.

【図3】本発明にかかるバンプのフラッタニング方法を
示す説明図である。
FIG. 3 is an explanatory view showing a bump flattening method according to the present invention.

【図4】本発明にかかるバンプのプレス位置が移動する
範囲を示す説明図である。
FIG. 4 is an explanatory diagram showing a range in which a bump pressing position according to the present invention moves.

【図5】本発明にかかる検査工程を説明するための概念
図である。
FIG. 5 is a conceptual diagram for explaining an inspection process according to the present invention.

【図6】インターポーザを使用する超高密度実装法を示
す説明図である。
FIG. 6 is an explanatory diagram showing an ultra-high-density mounting method using an interposer.

【図7】半導体チップの実装面を示す説明図である。FIG. 7 is an explanatory diagram showing a mounting surface of a semiconductor chip.

【符号の説明】[Explanation of symbols]

1 インターポーザ 2 端子 4 バンプ 5 半導体チップ 1 interposer 2 terminal 4 bump 5 semiconductor chip

フロントページの続き (72)発明者 田中 寛 兵庫県加古川市野口町水足671番地の4 ハリマ化成株式会社内 Fターム(参考) 5F044 KK17 KK19 Continued on the front page (72) Inventor Hiroshi Tanaka 671 Mizuashi, Noguchi-cho, Kakogawa-shi, Hyogo F-term (reference) in Harima Chemicals Co., Ltd. 5F044 KK17 KK19

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】基板表面の端子に形成された複数のバンプ
を押圧して、すべてのバンプの高さを揃えるフラッタニ
ング方法であって、 所定範囲内のプレス面にバンプが分散して当たるよう
に、バンプを押圧するプレス板の押圧部位を基板ごとに
相対移動させてフラッタニングすることを特徴とするバ
ンプのフラッタニング方法。
1. A flattening method for pressing a plurality of bumps formed on terminals on the surface of a substrate to equalize the heights of all bumps, wherein the bumps are dispersed and hit on a press surface within a predetermined range. A flattening method for bumps, characterized in that a pressing portion of a press plate for pressing bumps is relatively moved for each substrate and flattening is performed.
【請求項2】前記相対移動が乱数表に基づいて制御され
る請求項1記載のフラッタニング方法。
2. The method according to claim 1, wherein the relative movement is controlled based on a random number table.
【請求項3】バンプとプレス面とが基板ごとに一定間隔
で相対移動する請求項1記載のフラッタニング方法。
3. The method according to claim 1, wherein the bump and the press surface relatively move at a constant interval for each substrate.
【請求項4】前記基板がインターポーザである請求項1
〜3のいずれかに記載のフラッタニング方法。
4. The method according to claim 1, wherein said substrate is an interposer.
4. The fluttering method according to any one of items 1 to 3.
【請求項5】前記相対移動する範囲が、バンプ1個あた
り1辺または直径が0.1〜0.4mmの四角形または
円形の範囲である請求項1〜4のいずれかに記載のフラ
ッタニング方法。
5. The flattening method according to claim 1, wherein the relative movement range is a rectangular or circular range having a side or a diameter of 0.1 to 0.4 mm per bump. .
【請求項6】基板表面の端子にバンプを形成する工程
と、 基板表面の端子に形成された複数のバンプを押圧して、
すべてのバンプの高さを揃えるフラッタニング工程と、 フラッタニングしたバンプを半導体チップの下面に形成
されたバンプと位置合せを行って加熱し、バンプ同士を
結線する結線工程とを含む実装基板の製造方法であっ
て、 前記フラッタニング工程が、所定範囲内のプレス面にバ
ンプが分散して当たるように、バンプを押圧するプレス
板の押圧部位を基板ごとに相対移動させて行われること
を特徴とする実装基板の製造方法。
6. A step of forming a bump on a terminal on the substrate surface, and pressing a plurality of bumps formed on the terminal on the substrate surface,
Manufacturing of a mounting substrate including a flattening process for equalizing the height of all bumps, and a wiring process for aligning and heating the flattened bumps with bumps formed on the lower surface of the semiconductor chip to connect the bumps together. The method, wherein the flattening step is performed by relatively moving a pressing portion of a press plate that presses a bump for each substrate so that the bumps are dispersed and hit on a pressing surface within a predetermined range. Method of manufacturing a mounting board.
【請求項7】前記フラッタニング工程後、結線工程前
に、フラッタニングしたバンプの上面の直径または面積
を計測して、バンプを構成するはんだ量を検査する検査
工程を含む請求項6記載の製造方法。
7. The manufacturing method according to claim 6, further comprising an inspection step of measuring a diameter or an area of an upper surface of the flattened bump and inspecting an amount of solder constituting the bump after the flattening step and before a connection step. Method.
JP2001088697A 2001-03-26 2001-03-26 Method for flattening bump and method for manufacturing mounting substrate Pending JP2002289732A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001088697A JP2002289732A (en) 2001-03-26 2001-03-26 Method for flattening bump and method for manufacturing mounting substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001088697A JP2002289732A (en) 2001-03-26 2001-03-26 Method for flattening bump and method for manufacturing mounting substrate

Publications (1)

Publication Number Publication Date
JP2002289732A true JP2002289732A (en) 2002-10-04

Family

ID=18943750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001088697A Pending JP2002289732A (en) 2001-03-26 2001-03-26 Method for flattening bump and method for manufacturing mounting substrate

Country Status (1)

Country Link
JP (1) JP2002289732A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166468A (en) * 2006-12-28 2008-07-17 Nidec-Read Corp Substrate treating equipment
JP2013021325A (en) * 2011-07-06 2013-01-31 Samsung Electronics Co Ltd Device for removing semiconductor chip using laser

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166468A (en) * 2006-12-28 2008-07-17 Nidec-Read Corp Substrate treating equipment
JP2013021325A (en) * 2011-07-06 2013-01-31 Samsung Electronics Co Ltd Device for removing semiconductor chip using laser
US9768141B2 (en) 2011-07-06 2017-09-19 Samsung Electronics Co., Ltd. Removal apparatuses for semiconductor chips
US10629564B2 (en) 2011-07-06 2020-04-21 Samsung Electronics Co., Ltd. Removal apparatuses for semiconductor chips

Similar Documents

Publication Publication Date Title
US6975127B2 (en) Planarizing and testing of BGA packages
US6413850B1 (en) Method of forming bumps
JP3307470B2 (en) Semiconductor inspection equipment
TWI490478B (en) Substrate inspection device
US6425518B1 (en) Method and apparatus for applying solder to an element on a substrate
JP4413130B2 (en) Semiconductor device inspection method using probe card and semiconductor device inspected by the inspection method
TW200812164A (en) Ball grid array (BGA) connection system and related method and ball socket
CN1954225A (en) Method for manufacturing semiconductor integrated circuit device
JP3741927B2 (en) Semiconductor chip or package inspection apparatus and inspection method thereof
CN103098191A (en) Electronic-component mounted body, electronic component, and circuit board
KR100718418B1 (en) Assembly apparatus and method of contactor
JP2002289732A (en) Method for flattening bump and method for manufacturing mounting substrate
TW201929629A (en) Multi-DUT testing interposer module and manufacturing method thereof
US20060033515A1 (en) Test fixture with movable pin contacts
US7159758B1 (en) Circuit board processing techniques using solder fusing
KR102082250B1 (en) jig apparatus for inspection
JP3456146B2 (en) Bonding apparatus and bonding method for electronic component with bump
JP5398751B2 (en) Component mounting method and component mounting apparatus
US20040124507A1 (en) Contact structure and production method thereof
US6367679B1 (en) Detection of flux residue
US6496559B1 (en) Sample preparation for inspection of ball contacts and internal vias
CN110572562B (en) VCM cell-phone camera module production water line
Ryu et al. Novel approaches to current bga packaging challenges
US7411295B2 (en) Circuit board, device mounting structure, device mounting method, and electronic apparatus
US20050018403A1 (en) BGA ball vision enhancement