JP2002287667A - Optoelectronic device, its driving method and electronic equipment and projection type display device having the same - Google Patents

Optoelectronic device, its driving method and electronic equipment and projection type display device having the same

Info

Publication number
JP2002287667A
JP2002287667A JP2001094100A JP2001094100A JP2002287667A JP 2002287667 A JP2002287667 A JP 2002287667A JP 2001094100 A JP2001094100 A JP 2001094100A JP 2001094100 A JP2001094100 A JP 2001094100A JP 2002287667 A JP2002287667 A JP 2002287667A
Authority
JP
Japan
Prior art keywords
pixel electrode
switching element
scanning
switching
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001094100A
Other languages
Japanese (ja)
Inventor
Chiharu Kaburagi
千春 鏑木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001094100A priority Critical patent/JP2002287667A/en
Publication of JP2002287667A publication Critical patent/JP2002287667A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a liquid crystal device in which the largeness of the number of display pixels per a unit area and the height of an opening ratio are made to coexist with each other and the electronic equipment provided with the liquid crystal device. SOLUTION: In this liquid crystal device, pixel electrodes which can be selected by the same scanning line or the same data line are made to be the plural number by making one part of pixel transistors which are controlled by the same scanning line perform selectively an opening/closing operation by a scanning line voltage. As a result, the number of data lines or scanning lines can be reduced and it becomes possible to raise an opening ratio.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、薄膜トランジスタ
(以下、TFTと称す)駆動によるマトリクス駆動方式
の液晶装置等の電気光学装置及びこれを用いた電子機器
の技術分野にする。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technical field of an electro-optical device such as a liquid crystal device of a matrix drive system driven by a thin film transistor (hereinafter, referred to as a TFT) and an electronic apparatus using the same.

【0002】[0002]

【従来の技術】従来、TFT駆動によるアクティブマト
リクス駆動方式の液晶装置においては、図13に示すよ
うに縦横にそれぞれ配列された多数のデータ線120、
121、...、走査線200、201、...、並び
にこれらの各交点に対応して多数のTFT3、画素電極
5が配置されている。そして、これらに加えてシフトレ
ジスタ回路1、走査線駆動回路2及びサンプリングトラ
ンジスタ10、11、...、等の周辺回路が設けられ
ている。
2. Description of the Related Art Conventionally, in a liquid crystal device of an active matrix drive system using a TFT drive, as shown in FIG.
121,. . . , Scan lines 200, 201,. . . , And a large number of TFTs 3 and pixel electrodes 5 corresponding to these intersections. In addition to these, the shift register circuit 1, the scanning line driving circuit 2, and the sampling transistors 10, 11,. . . , Etc. are provided.

【0003】シフトレジスタ回路1は、水平走査開始信
号DX、水平走査クロックCLXに従い、サンプリング
信号線100、101、102、103、...に順次
サンプリング信号を出力する。サンプリングトランジス
タ10、11、12、13、...はそれぞれサンプリ
ング信号線100、101、102、103、...の
サンプリング信号に従って開閉し、映像信号入力DIN
からの映像信号を順次データ線120、121、12
2、123、...にサンプリングする。
The shift register circuit 1 receives sampling signal lines 100, 101, 102, 103,... According to a horizontal scanning start signal DX and a horizontal scanning clock CLX. . . Sequentially output sampling signals. The sampling transistors 10, 11, 12, 13,. . . Are sampling signal lines 100, 101, 102, 103,. . . Open and close according to the sampling signal of the video signal input DIN
From the data lines 120, 121, 12
2, 123,. . . Sampling.

【0004】走査線駆動回路2は、垂直走査開始信号D
Y、水平走査クロック信号CLYに従い、走査線20
0、201、202、...に順次選択信号を出力す
る。画素トランジスタ3は走査線200、201、20
2、...の選択信号に従い、データ線120、12
1、122、123、...にサンプリングされた映像
信号を画素電極5に印加する。
[0004] The scanning line driving circuit 2 outputs a vertical scanning start signal D
Y, the scanning line 20 according to the horizontal scanning clock signal CLY.
0, 201, 202,. . . Sequentially output selection signals. The pixel transistors 3 are scanning lines 200, 201, 20
2,. . . Data lines 120, 12
1, 122, 123,. . . Is applied to the pixel electrode 5.

【0005】図14は画素電極5付近の一レイアウト例
である。データ線120、121と走査線200、20
1、画素トランジスタ3を形成するトランジスタ層7、
画素電極5は互いに異なる層に配置された多層構造とな
っており、各層は必要に応じてコンタクト6によって接
続されている。
FIG. 14 shows an example of a layout near the pixel electrode 5. Data lines 120 and 121 and scanning lines 200 and 20
1, a transistor layer 7 forming the pixel transistor 3,
The pixel electrode 5 has a multilayer structure arranged in different layers, and each layer is connected by a contact 6 as necessary.

【0006】画素電極5は、走査線200、201によ
って開閉制御される画素トランジスタ3を介してデータ
線122に接続される。
The pixel electrode 5 is connected to the data line 122 via the pixel transistor 3 whose opening and closing are controlled by the scanning lines 200 and 201.

【0007】次に、図13、14に示した構成例の動作
を図15に示した動作タイミング例を用いて説明する。
尚、本例における画素トランジスタ3、サンプリングト
ランジスタ10、11、...は、ゲート電圧がHiレ
ベルでON状態、LowレベルでOFF状態となる特性
を有する。
Next, the operation of the configuration example shown in FIGS. 13 and 14 will be described using an operation timing example shown in FIG.
The pixel transistor 3, the sampling transistors 10, 11,. . . Has a characteristic that the gate voltage is ON when the gate voltage is Hi level and OFF when the gate voltage is Low level.

【0008】まず、走査線200をHiレベルとして走
査線200に接続される画素トランジスタ3をON状態
とした後、サンプリング信号100にHiレベルを出力
してサンプリングトランジスタ10をON状態とする。
これによりDINより入力される映像信号S10はデー
タ線120にサンプリングされると共に、画素電極5に
印加される。
First, the scanning line 200 is set to the Hi level to turn on the pixel transistor 3 connected to the scanning line 200, and then the sampling signal 100 is output to the Hi level to turn the sampling transistor 10 on.
Thus, the video signal S10 input from DIN is sampled on the data line 120 and applied to the pixel electrode 5.

【0009】以降、他のデータ線121、122、12
3、124、...についても同様の動作を繰り返すこ
とで、1つの水平走査が完了し、さらに走査線201、
202、...についても同様の動作を繰り返すこと
で、1画面の表示動作が完了する。
Thereafter, the other data lines 121, 122, 12
3, 124,. . . By repeating the same operation for, one horizontal scan is completed, and the scanning lines 201 and
202,. . . By repeating the same operation, the display operation of one screen is completed.

【0010】[0010]

【発明が解決しようとする課題】マトリクス状に配置さ
れた複数の画素電極により規定される画面表示領域内に
おいては、画素電極部は充分に光が透過するものの、画
素トランジスタ、データ線、走査線は光を充分に透過し
ない。従って、画面表示領域内における画素電極面積が
小さいと、透過光量が少なくなるために表示画像が暗く
なるという関係がある。この画面表示領域全体に対する
画素電極面積を一般に開口率と呼ぶが、液晶表示装置の
基本的要請としてこの開口率を出来るだけ高くすること
が良いとされている。また、一方で、高精細な画像表示
が求められているため、単位面積当りの表示画素数が多
ければ多いほど良いとされている。この開口率の高さと
単位面積当りの表示画素数の多さを両立させるには、画
素電極面積の減少に従ってその他の領域の面積も縮小さ
せる必要があるが、画素トランジスタ、データ線、走査
線の基本電気特性を保つ必要性、及び製造上の課題か
ら、単純な縮小は大きな困難を伴う。
In a screen display area defined by a plurality of pixel electrodes arranged in a matrix, although the pixel electrode portion transmits light sufficiently, pixel transistors, data lines, and scanning lines are provided. Does not transmit light sufficiently. Therefore, when the pixel electrode area in the screen display area is small, the amount of transmitted light is small, and the display image is dark. The area of the pixel electrode with respect to the entire screen display area is generally called an aperture ratio. As a basic requirement of a liquid crystal display device, it is said that the aperture ratio should be as high as possible. On the other hand, since high-definition image display is required, it is said that the larger the number of display pixels per unit area, the better. In order to achieve both the high aperture ratio and the large number of display pixels per unit area, it is necessary to reduce the area of other regions as the pixel electrode area decreases. Simple downsizing comes with great difficulty due to the need to maintain basic electrical properties and manufacturing challenges.

【0011】本発明は上述した問題点に鑑みなされたも
のであり、その目的とするところは、単位面積当りの表
示画素数の多さと開口率の高さを両立させた液晶装置お
よび当該液晶装置を備えた電子機器を提供することにあ
る。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and an object of the present invention is to provide a liquid crystal device having both a large number of display pixels per unit area and a high aperture ratio, and the liquid crystal device. An electronic device provided with the electronic device.

【0012】[0012]

【課題を解決するための手段】本発明は、前記目的を達
成するために、複数の走査線と、前記複数の走査線に交
差する複数のデータ線と、前記複数の走査線と前記複数
のデータ線の交点に対応して設けられた第1画素電極及
び第2画素電極と、前記データ線と前記第1画素電極と
を接続する第1スイッチング素子と、該データ線と前記
第2画素電極とを接続する第2スイッチング素子とを有
し、前記第1スイッチング素子と前記第2スイッチング
素子は同一の走査線により制御され、第1の選択信号が
前記走査線に入力された場合は、前記第1及び第2スイ
ッチング手段が導通し、第2の選択信号が前記走査線に
入力された場合は、前記第1スイッチング手段が導通
し、前記第2スイッチング手段は非導通となることを特
徴とする。
In order to achieve the above object, the present invention provides a plurality of scanning lines, a plurality of data lines intersecting the plurality of scanning lines, the plurality of scanning lines and the plurality of scanning lines. A first pixel electrode and a second pixel electrode provided corresponding to intersections of the data lines, a first switching element connecting the data line and the first pixel electrode, and a data line and the second pixel electrode A first switching element and the second switching element are controlled by the same scanning line, and when a first selection signal is input to the scanning line, When the first and second switching means are turned on and a second selection signal is input to the scanning line, the first switching means is turned on and the second switching means is turned off. I do.

【0013】これにより、同一走査線、及び同一データ
線によって選択され得る画素電極を複数とすることが出
来るため、データ線もしくは走査線の本数を削減でき、
開口率を上げることが可能となる。
Thus, a plurality of pixel electrodes can be selected by the same scanning line and the same data line, so that the number of data lines or scanning lines can be reduced.
The aperture ratio can be increased.

【0014】また、複数の走査線と、前記複数の走査線
に交差する複数のデータ線と、前記複数の走査線と前記
複数のデータ線の交点に対応して設けられた第1画素電
極及び第2画素電極と、前記データ線と前記第1画素電
極とを接続する第1スイッチング素子と、該データ線と
前記第2画素電極とを接続する第2スイッチング素子と
を有し、前記第1スイッチング素子と前記第2スイッチ
ング素子は同一の走査線により制御され、第1の選択信
号が前記走査線に入力された場合は、前記第1及スイッ
チング手段が導通し、前記第2スイッチング手段は非導
通となり、第2の選択信号が前記走査線に入力された場
合は、前記第2スイッチング手段が導通し、前記第1ス
イッチング手段は非導通となることを特徴とする。
A plurality of scanning lines; a plurality of data lines intersecting the plurality of scanning lines; a first pixel electrode provided corresponding to an intersection of the plurality of scanning lines and the plurality of data lines; A first switching element for connecting the data line to the first pixel electrode; a second switching element for connecting the data line to the second pixel electrode; The switching element and the second switching element are controlled by the same scanning line, and when a first selection signal is input to the scanning line, the first and second switching means are turned on and the second switching means is turned off. When the second switching signal is input to the scanning line and the second switching means is conductive, the first switching means is non-conductive.

【0015】このような構成をとることにより、第1、
第2スイッチング手段を選択的に導通させることができ
る。
By adopting such a configuration, first,
The second switching means can be selectively made conductive.

【0016】前記スイッチング素子はN型もしくはP型
の薄膜トランジスタで構成されてもよい。
The switching element may be constituted by an N-type or P-type thin film transistor.

【0017】また、本発明の電気光学装置の駆動方法
は、複数の走査線と、前記複数の走査線に交差する複数
のデータ線と、前記複数の走査線と前記複数のデータ線
の交点に対応して設けられた第1画素電極及び第2画素
電極と、前記データ線と前記第1画素電極とを接続する
第1スイッチング素子と、該データ線と前記第2画素電
極とを接続する第2スイッチング素子とを有する電気光
学装置を駆動する電気光学装置の駆動方法であって、前
記第1スイッチング素子と前記第2スイッチング素子を
同一の走査線により制御し、第1の選択信号を前記走査
線に入力することにより、前記第1及び第2スイッチン
グ手段を導通し、第2の選択信号を前記走査線に入力す
ることにより、前記第1スイッチング手段を導通し、前
記第2スイッチング手段は非導通とすることを特徴とす
る。
Further, in the method of driving an electro-optical device according to the present invention, a plurality of scanning lines, a plurality of data lines intersecting the plurality of scanning lines, and an intersection of the plurality of scanning lines and the plurality of data lines are provided. First and second pixel electrodes provided correspondingly, a first switching element for connecting the data line to the first pixel electrode, and a second switching element for connecting the data line to the second pixel electrode. An electro-optical device driving method for driving an electro-optical device having two switching elements, wherein the first switching element and the second switching element are controlled by the same scanning line, and a first selection signal is scanned by the scanning. The first switching means is turned on by inputting a second selection signal to the scanning line by inputting the first and second switching means to the scanning line. Stage characterized by non-conductive.

【0018】このような駆動方法をとることにより、同
一走査線、及び同一データ線によって選択され得る画素
電極を複数とすることが出来るため、パネルのデータ線
もしくは走査線の本数を削減でき、開口率を上げること
が可能となる。
By employing such a driving method, a plurality of pixel electrodes can be selected by the same scanning line and the same data line, so that the number of data lines or scanning lines of the panel can be reduced, and the number of apertures can be reduced. It is possible to increase the rate.

【0019】また、複数の走査線と、前記複数の走査線
に交差する複数のデータ線と、前記複数の走査線と前記
複数のデータ線の交点に対応して設けられた第1画素電
極及び第2画素電極と、前記データ線と前記第1画素電
極とを接続する第1スイッチング素子と、該データ線と
前記第2画素電極とを接続する第2スイッチング素子と
を有する電気光学装置を駆動する電気光学装置の駆動方
法であって、前記第1スイッチング素子と前記第2スイ
ッチング素子を同一の走査線により制御し、第1の選択
信号を前記走査線に入力することにより、前記第1スイ
ッチング手段を導通し、かつ前記第2スイッチング手段
を非導通とし、第2の選択信号を前記走査線に入力する
ことにより、前記第2スイッチング手段を導通し、かつ
前記第1スイッチング手段を非導通とすることを特徴と
する。
A plurality of scanning lines; a plurality of data lines intersecting the plurality of scanning lines; a first pixel electrode provided corresponding to an intersection of the plurality of scanning lines and the plurality of data lines; Driving an electro-optical device having a second pixel electrode, a first switching element connecting the data line to the first pixel electrode, and a second switching element connecting the data line to the second pixel electrode A driving method for the electro-optical device, wherein the first switching element and the second switching element are controlled by the same scanning line, and a first selection signal is input to the scanning line, whereby the first switching is performed. Means, the second switching means is turned off, the second switching means is turned off, and the second selection signal is inputted to the scanning line, whereby the second switching means is turned on and the first switch is turned on. Characterized by a non-conductive grayed means.

【0020】このような構成をとることにより、第1、
第2スイッチング手段を選択的に導通させることができ
る。 また、本発明の電子機器は、上記電気光学装置と
前記電気光学装置を制御する制御装置を有することを特
徴とする。
By adopting such a configuration, the first,
The second switching means can be selectively made conductive. According to another aspect of the invention, an electronic apparatus includes the electro-optical device and a control device that controls the electro-optical device.

【0021】また、本発明の投射型表示装置は、光源と
該光源からの光を変調して、透過する請求項4に記載の
電気光学装置と、該電気光学装置により変調された光を
集光し拡大投射する投射光学手段とを備えていることを
特徴とする。
According to a fourth aspect of the present invention, there is provided a projection display apparatus comprising: a light source; an electro-optical device according to claim 4, which modulates and transmits the light from the light source; and collects the light modulated by the electro-optical device. Projection optical means for illuminating and magnifying projection.

【0022】上記発明では、相対的に開口率が高く且つ
単位面積当りの表示画素数の多い高精細な画像表示が可
能な電子機器や投射型表示装置を提供することができ
る。
According to the present invention, it is possible to provide an electronic device or a projection display device capable of displaying a high-definition image having a relatively high aperture ratio and a large number of display pixels per unit area.

【0023】[0023]

【発明の実施の形態】以下、本発明の実施形態について
図面を参照して説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0024】[第1の実施形態]図1は本発明のアクティ
ブマトリクス型液晶表示装置の一構成例を示す。
[First Embodiment] FIG. 1 shows a configuration example of an active matrix type liquid crystal display device of the present invention.

【0025】シフトレジスタ回路1は、水平走査開始信
号DX、水平走査クロックCLXに従い、サンプリング
信号線100、101、102、103、...に順次
サンプリング信号を出力する。サンプリングトランジス
タ10、11、12、13、...はそれぞれサンプリ
ング信号線100、101、102、103、...の
サンプリング信号に従って開閉し、映像信号入力DIN
からの映像信号を順次データ線120、121、12
2、123、...にサンプリングする。
The shift register circuit 1 receives sampling signal lines 100, 101, 102, 103,... According to a horizontal scanning start signal DX and a horizontal scanning clock CLX. . . Sequentially output sampling signals. The sampling transistors 10, 11, 12, 13,. . . Are sampling signal lines 100, 101, 102, 103,. . . Open and close according to the sampling signal of the video signal input DIN
From the data lines 120, 121, 12
2, 123,. . . Sampling.

【0026】走査線駆動回路2は、垂直走査開始信号D
Y、垂直走査クロックCLYに従い、走査線200、2
01、202、...に順次選択信号を出力する。画素
トランジスタ3、4は走査線200、201、20
2、...の選択信号に従い、データ線120、12
1、122、123、...にサンプリングされた映像
信号を画素電極5に印加する。
The scanning line driving circuit 2 outputs a vertical scanning start signal D
Y, according to the vertical scanning clock CLY, the scanning lines 200, 2
01, 202,. . . Sequentially output selection signals. The pixel transistors 3, 4 are connected to the scanning lines 200, 201, 20
2,. . . Data lines 120, 12
1, 122, 123,. . . Is applied to the pixel electrode 5.

【0027】図2は画素電極5付近の一レイアウト例で
ある。データ線120、121と走査線200、20
1、画素トランジスタ3、4を形成するトランジスタ層
7、画素電極5a、5bは互いに異なる層に配置された
多層構造となっており、各層は必要に応じてコンタクト
6によって接続されている画素電極5a、5bは、走査
線の長手方向に並べてに配置され、それぞれ走査線20
0によって開閉制御される画素トランジスタ3、4を介
してデータ線120に接続される。
FIG. 2 is an example of a layout near the pixel electrode 5. Data lines 120 and 121 and scanning lines 200 and 20
1, a transistor layer 7 forming pixel transistors 3 and 4 and pixel electrodes 5a and 5b have a multilayer structure arranged in different layers, and each layer is connected to a pixel electrode 5a by a contact 6 as necessary. , 5b are arranged side by side in the longitudinal direction of the scanning lines, and
It is connected to the data line 120 via the pixel transistors 3 and 4 whose opening and closing are controlled by 0.

【0028】次に、図1、2に示した構成例の動作を図
3に示した動作タイミング例をもちいて説明する。
Next, the operation of the configuration example shown in FIGS. 1 and 2 will be described with reference to the operation timing example shown in FIG.

【0029】まず、走査線200にV2を印加すると共
に、サンプリング信号100にHiレベルを出力してサ
ンプリングトランジスタ10をON状態とする。ここ
で、画素トランジスタ3、4は、それぞれ図4に示すよ
うなゲート電圧―ドレイン電流特性A、Bを有している
ため、走査線200の電圧がV2であれば両トランジス
タともにON状態となり、V1では画素トランジスタ4
のみがON状態、V0領域では両トランジスタともにO
FF状態となる。従って、画素電極5a、5bには共に
映像信号S10が印加される。
First, V2 is applied to the scanning line 200, and a Hi level is output to the sampling signal 100 to turn on the sampling transistor 10. Here, since the pixel transistors 3 and 4 have gate voltage-drain current characteristics A and B as shown in FIG. 4, respectively, if the voltage of the scanning line 200 is V2, both transistors are turned on, In V1, the pixel transistor 4
Only in the ON state, and both transistors are O
The state becomes the FF state. Therefore, the video signal S10 is applied to both the pixel electrodes 5a and 5b.

【0030】次にデータ線120に画素電極5b用の映
像信号S11をサンプリングすると共に走査線200に
V1を印加して画素トランジスタ3、4をそれぞれOF
F、ON状態とする。これにより画素電極5bに映像信
号S11を改めて印加することが可能となり、画素電極
5a、5bへそれぞれ所定の映像信号S10、S11が
印加される。以降、他のデータ線121、122、12
3、124、...についても同様の動作を繰り返すこ
とで、1つの水平走査が完了する。
Next, the video signal S11 for the pixel electrode 5b is sampled on the data line 120, and V1 is applied to the scanning line 200 to turn off the pixel transistors 3 and 4 respectively.
F, set to ON state. This makes it possible to apply the video signal S11 to the pixel electrode 5b again, and the predetermined video signals S10 and S11 are applied to the pixel electrodes 5a and 5b, respectively. Hereinafter, the other data lines 121, 122, 12
3, 124,. . . By repeating the same operation for, one horizontal scan is completed.

【0031】図5は他の動作タイミング例を示す図であ
る。
FIG. 5 is a diagram showing another example of operation timing.

【0032】まず走査線200にV2を印加する。サン
プリング信号100、101、102...を順次印加
し、トランジスタ10、11、12...を順次ON状
態とすると共に奇数番目の画素用映像信号S10、S1
2、S14...を各データ線にサンプリングし、画素
電極5a、5bに各映像信号を印加する。
First, V2 is applied to the scanning line 200. The sampling signals 100, 101, 102. . . Are sequentially applied, and the transistors 10, 11, 12,. . . Are sequentially turned on and the odd-numbered pixel video signals S10, S1
2, S14. . . Is sampled on each data line, and each video signal is applied to the pixel electrodes 5a and 5b.

【0033】次に走査線200の印加電圧をV1とし
て、再びサンプリング信号100、101、10
2...を順次印加し、トランジスタ10、11、1
2...を順次ON状態とすると共に偶数番目の画素用
映像信号S11、S13、S15...を各データ線に
サンプリングし、画素電極5bに各映像信号を印加する
ことで、1つの水平走査が完了する。
Next, the voltage applied to the scanning line 200 is set to V1, and the sampling signals 100, 101, 10
2. . . Are sequentially applied, and transistors 10, 11, 1
2. . . Are sequentially turned on, and the even-numbered pixel video signals S11, S13, S15. . . Is sampled on each data line, and each video signal is applied to the pixel electrode 5b, thereby completing one horizontal scan.

【0034】また、画素トランジスタ3、4がそれぞれ
図6に示すようなゲート電圧―ドレイン電流特性A、B
を有している場合、ゲート電圧をV0とした場合は画素
トランジスタ4のみがON状態、ゲート電圧をV2とし
た場合は画素トランジスタ3のみがそれぞれON状態、
ゲート電圧をV1とした場合には画素トランジスタ3、
4共にOFF状態となる。このような特性を有する画素
トランジスタを用いた場合の動作タイミング例を図7、
8に示し、それぞれ図3、図5に示したタイミング動作
例を同様の動作である。
The pixel transistors 3 and 4 have gate voltage-drain current characteristics A and B as shown in FIG.
When the gate voltage is set to V0, only the pixel transistor 4 is turned on, and when the gate voltage is set to V2, only the pixel transistor 3 is turned on.
When the gate voltage is V1, the pixel transistor 3,
4 are both OFF. FIG. 7 shows an example of operation timing when a pixel transistor having such characteristics is used.
8 are the same as the timing operation examples shown in FIGS. 3 and 5, respectively.

【0035】[第2の実施形態]図9は図1に示したアク
ティブマトリクス型液晶表示装置の画素電極付近の他の
レイアウト例である。
[Second Embodiment] FIG. 9 shows another layout example near the pixel electrodes of the active matrix type liquid crystal display device shown in FIG.

【0036】データ線120、121と走査線200、
201、画素トランジスタ3、4を形成するトランジス
タ層7、画素電極5a、5bは互いに異なる層に配置さ
れた多層構造となっており、各層は必要に応じてコンタ
クト6によって接続されている画素電極5a、5bはデ
ータ線120を挟んで配置され、それぞれ走査線200
によって開閉制御される画素トランジスタ3、4を介し
てデータ線120、121に接続される。
The data lines 120, 121 and the scanning line 200,
201, the transistor layer 7 forming the pixel transistors 3 and 4, and the pixel electrodes 5a and 5b have a multilayer structure arranged in different layers, and each layer is connected to the pixel electrode 5a by a contact 6 as necessary. , 5b are arranged with the data line 120 interposed therebetween, and each of the scanning lines 200
Connected to the data lines 120 and 121 via the pixel transistors 3 and 4 whose opening and closing are controlled.

【0037】尚、本レイアウト例の動作タイミング例は
第1の実施形態と同様である。
The operation timing example of this layout example is the same as that of the first embodiment.

【0038】[第3の実施形態]図10は図1に示したア
クティブマトリクス型液晶表示装置の画素電極付近の他
のレイアウト例である。
[Third Embodiment] FIG. 10 shows another layout example near the pixel electrodes of the active matrix type liquid crystal display device shown in FIG.

【0039】データ線120、121と走査線200、
201、画素トランジスタ3、4を形成するトランジス
タ層7、画素電極5a、5bは互いに異なる層に配置さ
れた多層構造となっており、各層は必要に応じてコンタ
クト6によって接続されている。
The data lines 120, 121 and the scanning lines 200,
201, the transistor layer 7 forming the pixel transistors 3 and 4, and the pixel electrodes 5a and 5b have a multilayer structure arranged in different layers, and the respective layers are connected by contacts 6 as necessary.

【0040】画素電極5a、5bは走査線200挟んで
配置され、それぞれ走査線200によって開閉制御され
る画素トランジスタ3、4を介してデータ線120、1
21に接続される。
The pixel electrodes 5a and 5b are arranged with the scanning line 200 interposed therebetween.
21.

【0041】画素トランジスタ3、4が図4に示すよう
なゲート電圧―ドレイン電流特性A、Bを有している場
合、ゲート電圧をV0とした場合には画素トランジスタ
3、4共にOFF状態、ゲート電圧をV1とした場合は
画素トランジスタ4のみがON状態、ゲート電圧をV2
とした場合は画素トランジスタ3、4が共にON状態と
なる。このような特性を有する画素トランジスタを用い
た場合の動作タイミング例を図11に示す。
When the pixel transistors 3 and 4 have the gate voltage-drain current characteristics A and B as shown in FIG. 4, when the gate voltage is V0, both the pixel transistors 3 and 4 are in the OFF state, When the voltage is V1, only the pixel transistor 4 is ON, and the gate voltage is V2.
In this case, both the pixel transistors 3 and 4 are turned on. FIG. 11 shows an example of operation timing when a pixel transistor having such characteristics is used.

【0042】まずサンプリング信号100によってトラ
ンジスタ10をON状態とし、画素電極5a用の映像信
号S10をデータ線120にサンプリングすると共に走
査線200にV2を印加する。ここで、画素トランジス
タ3、4は、ON状態となるため、画素電極5a、5b
には共に映像信号S10が印加される。
First, the transistor 10 is turned on by the sampling signal 100, the video signal S10 for the pixel electrode 5a is sampled on the data line 120, and V2 is applied to the scanning line 200. Here, since the pixel transistors 3 and 4 are turned on, the pixel electrodes 5a and 5b
Are both supplied with the video signal S10.

【0043】以降、他のデータ線121、122、12
3、124、...についても同様の動作を繰り返すこ
とで、1つの水平走査が完了する。
Thereafter, the other data lines 121, 122, 12
3, 124,. . . By repeating the same operation for, one horizontal scan is completed.

【0044】次に、サンプリング信号100によってト
ランジスタ10をON状態とし、画素電極5b用の映像
信号S20をデータ線120にサンプリングすると共に
走査線200にV1を印加する。ここで、画素トランジ
スタ3はOFF状態、画素トランジスタ4は、ON状態
となるため、画素電極5aには先に書きこんだS10が
残り、画素電極5bには映像信号S20が新たに印加さ
れる。
Next, the transistor 10 is turned on by the sampling signal 100, and the video signal S20 for the pixel electrode 5b is sampled on the data line 120 and V1 is applied to the scanning line 200. Here, since the pixel transistor 3 is turned off and the pixel transistor 4 is turned on, the previously written S10 remains on the pixel electrode 5a, and the video signal S20 is newly applied to the pixel electrode 5b.

【0045】以降、他のデータ線121、122、12
3、124、...についても同様の動作を繰り返すこ
とで、次の水平走査が完了する。
Thereafter, the other data lines 121, 122, 12
3, 124,. . . By repeating the same operation for, the next horizontal scan is completed.

【0046】(投射型表示装置の説明)図12には前記
構成のアクティブマトリクス型液晶表示装置を電子機器
の一例としてライトバルブとして応用した投射型表示装
置の一例としてデータプロジェクタの構成例が示されて
いる。
(Explanation of Projection Display Device) FIG. 12 shows a configuration example of a data projector as an example of a projection display device in which the active matrix liquid crystal display device having the above configuration is applied as a light valve as an example of electronic equipment. ing.

【0047】図12において、40はハロゲンランプ等
の光源、41は放物ミラー、42は熱線カットフィルタ
ー、43、45、46はそれぞれ青色反射、緑色反射、
赤色反射のダイクロイックミラー、44、47は反射ミ
ラー、48、49、50は前記実施形態のアクティブマ
トリクス型液晶表示装置からなるライトバルブ、53は
ダイクロイックプリズム、55は制御装置である。図1
に示されているアクティブマトリクス型液晶表示装置に
外部から供給される画像信号やクロック信号、各種制御
信号は前記制御装置55で形成される。
In FIG. 12, 40 is a light source such as a halogen lamp, 41 is a parabolic mirror, 42 is a heat ray cut filter, 43, 45 and 46 are blue reflection, green reflection, respectively.
Red-reflective dichroic mirrors, 44 and 47 are reflection mirrors, 48, 49 and 50 are light valves composed of the active matrix type liquid crystal display device of the above embodiment, 53 is a dichroic prism, and 55 is a control device. Figure 1
The image signal, clock signal, and various control signals supplied from the outside to the active matrix type liquid crystal display device shown in FIG.

【0048】この実施形態のデータプロジェクタにおい
ては、光源40から発した白色光は放物ミラー41によ
り集光され、熱線カットフィルター42を通過して赤外
域の熱線が遮断されて、可視光のみが青色反射ダイクロ
イックミラー43に入射される。そしてまず、青色反射
ダイクロイックミラー43によって青色光(概ね500
nm以下の波長)が反射され、その他の光(黄色光)は
透過する。反射した青色光は反射ミラー44により方向
を変え青色変調ライトバルブ48に入射する。
In the data projector of this embodiment, the white light emitted from the light source 40 is condensed by the parabolic mirror 41, passes through the heat ray cut filter 42, blocks the infrared rays, and only visible light is emitted. The light enters the blue reflection dichroic mirror 43. First, blue light (generally 500) is reflected by the blue reflecting dichroic mirror 43.
nm or less) and other light (yellow light) is transmitted. The reflected blue light changes its direction by the reflection mirror 44 and enters the blue modulation light valve 48.

【0049】一方、前記青色反射ダイクロイックミラー
43を透過した光は緑色反射ダイクロイックミラー45
に入射し、緑色光(概ね500〜600nmの波長)が
反射され、その他の光である赤色光(概ね600nm以
上の波長)は透過する。緑色反射ダイクロイックミラー
45で反射した緑色光は緑色変調ライトバルブ49に入
射する。また、緑色反射ダイクロイックミラー45を透
過した赤色光は、赤色反射ダイクロイックミラー46、
反射ミラー47により方向を変え赤色変調ライトバルブ
50に入射する。
On the other hand, the light transmitted through the blue reflecting dichroic mirror 43 is reflected by the green reflecting dichroic mirror 45.
, And green light (having a wavelength of approximately 500 to 600 nm) is reflected, and other red light (having a wavelength of approximately 600 nm or more) is transmitted. The green light reflected by the green reflecting dichroic mirror 45 enters a green modulation light valve 49. The red light transmitted through the green reflecting dichroic mirror 45 is converted into a red reflecting dichroic mirror 46,
The direction is changed by the reflection mirror 47 and the light enters the red modulation light valve 50.

【0050】ライトバルブ48、49、50は、図示し
ない信号処理回路から供給される青、緑、赤の原色信号
でそれぞれ駆動され、各ライトバルブに入射した光はそ
れぞれのライトバルブで変調された後、ダイクロイック
プリズム53で合成される。ダイクロイックプリズム5
3は赤色反射面52と青色反射面51とが互いに交差す
るように形成されている。そして、ダイクロイックプリ
ズム53で合成されたカラー画像は、投射レンズ54に
よってスクリーン上に拡大投射され、表示される。
The light valves 48, 49 and 50 are respectively driven by blue, green and red primary color signals supplied from a signal processing circuit (not shown), and light incident on each light valve is modulated by each light valve. Thereafter, the light is synthesized by the dichroic prism 53. Dichroic prism 5
3 is formed so that the red reflection surface 52 and the blue reflection surface 51 intersect each other. Then, the color image synthesized by the dichroic prism 53 is enlarged and projected on the screen by the projection lens 54 and displayed.

【0051】[0051]

【発明の効果】これにより、同一走査線、及び同一デー
タ線によって選択され得る画素電極を複数とすることが
出来るため、データ線もしくは走査線の本数を削減で
き、開口率を上げることが可能となる。
As a result, a plurality of pixel electrodes can be selected by the same scanning line and the same data line, so that the number of data lines or scanning lines can be reduced and the aperture ratio can be increased. Become.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明が適用されるアクティブマトリクス型液
晶表示装置の構成例を示すブロック図。
FIG. 1 is a block diagram illustrating a configuration example of an active matrix liquid crystal display device to which the present invention is applied.

【図2】本発明を適用したアクティブマトリクス型液晶
表示装置用基板の画素付近のレイアウト図。
FIG. 2 is a layout diagram in the vicinity of a pixel of a substrate for an active matrix liquid crystal display device to which the present invention is applied.

【図3】図1に示したアクティブマトリクス型液晶表示
装置の動作タイミングの一例を示したタイミング図。
FIG. 3 is a timing chart showing an example of operation timing of the active matrix liquid crystal display device shown in FIG.

【図4】画素TFTの電気特性の一例を示す電気特性
図。
FIG. 4 is an electric characteristic diagram showing an example of electric characteristics of a pixel TFT.

【図5】図1に示したアクティブマトリクス型液晶表示
装置の動作タイミングの変形例を示したタイミング図。
FIG. 5 is a timing chart showing a modification of the operation timing of the active matrix liquid crystal display device shown in FIG.

【図6】画素TFTの電気特性の他の例を示す電気特性
図。
FIG. 6 is an electrical characteristic diagram showing another example of the electrical characteristics of the pixel TFT.

【図7】図1に示したアクティブマトリクス型液晶表示
装置の動作タイミングの他の変形例を示したタイミング
図。
FIG. 7 is a timing chart showing another modification of the operation timing of the active matrix liquid crystal display device shown in FIG.

【図8】図1に示したアクティブマトリクス型液晶表示
装置の動作タイミングの他の変形例を示したタイミング
図。
FIG. 8 is a timing chart showing another modification of the operation timing of the active matrix liquid crystal display device shown in FIG.

【図9】図2に示した画素付近のレイアウト図の変形
例。
FIG. 9 is a modified example of a layout diagram around a pixel shown in FIG. 2;

【図10】図2に示した画素付近のレイアウト図の他の
変形例。
FIG. 10 is another modified example of the layout diagram around the pixel shown in FIG. 2;

【図11】図10に示したレイアウト図における動作タ
イミングの例を示したタイミング図。
FIG. 11 is a timing chart showing an example of operation timing in the layout diagram shown in FIG. 10;

【図12】実施形態のアクティブマトリクス型液晶表示
装置をライトバルブとして応用した投射型表示装置の一
例としてのデータプロジェクタ概略構成図。
FIG. 12 is a schematic configuration diagram of a data projector as an example of a projection display device in which the active matrix liquid crystal display device of the embodiment is applied as a light valve.

【図13】アクティブマトリクス型液晶表示装置の構成
例を示すブロック図。
FIG. 13 is a block diagram illustrating a configuration example of an active matrix liquid crystal display device.

【図14】アクティブマトリクス型液晶表示装置用基板
の画素付近のレイアウト図。
FIG. 14 is a layout diagram in the vicinity of a pixel of a substrate for an active matrix liquid crystal display device.

【図15】図13に示したアクティブマトリクス型液晶
表示装置の動作タイミングの一例を示したタイミング
図。
15 is a timing chart showing an example of operation timing of the active matrix liquid crystal display device shown in FIG.

【符号の説明】[Explanation of symbols]

1 シフトレジスタ回路 2 走査線駆動回路 3、4 画素トランジスタ 5 画素電極 6 コンタクト 10、...、13 サンプリングトランジスタ 40 ランプ 43、45、46 ダイクロイックミラー 48、49、50 ライトバルブ 53 ダイクロイックプリズム 54 投射レンズ 55 制御装置 120、...、123 データ線 200、...、202 走査線 DESCRIPTION OF SYMBOLS 1 Shift register circuit 2 Scan line drive circuit 3, 4 Pixel transistor 5 Pixel electrode 6 Contact 10,. . . , 13 sampling transistor 40 lamp 43, 45, 46 dichroic mirror 48, 49, 50 light valve 53 dichroic prism 54 projection lens 55 control device 120,. . . , 123 data lines 200,. . . , 202 scan lines

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09G 3/20 642 G09G 3/20 642D 680 680C 3/36 3/36 Fターム(参考) 2H092 JA24 NA07 NA29 PA08 PA12 RA05 2H093 NC12 NC16 NC34 ND22 NE06 NG02 NG11 5C006 BB16 BC03 BC06 BC12 BF03 BF33 EA01 EB05 EC11 FA54 5C080 AA10 BB05 DD03 DD23 FF11 JJ02 JJ06 5C094 AA05 AA10 AA15 AA48 AA51 AA53 AA56 BA03 BA16 BA43 CA19 CA20 CA24 CA25 DA09 DA13 DB01 DB04 EA04 EA05 EA10 EB02 ED05 FA01 FB12 FB14 FB15 GA10 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) G09G 3/20 642 G09G 3/20 642D 680 680C 3/36 3/36 F term (Reference) 2H092 JA24 NA07 NA29 PA08 PA12 RA05 2H093 NC12 NC16 NC34 ND22 NE06 NG02 NG11 5C006 BB16 BC03 BC06 BC12 BF03 BF33 EA01 EB05 EC11 FA54 5C080 AA10 BB05 DD03 DD23 FF11 JJ02 JJ06 5C094 AA05 AA10 AA15 CA04A13A13A18A15A15A15 EA05 EA10 EB02 ED05 FA01 FB12 FB14 FB15 GA10

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 複数の走査線と、前記複数の走査線に交
差する複数のデータ線と、前記複数の走査線と前記複数
のデータ線の交点に対応して設けられた第1画素電極及
び第2画素電極と、前記データ線と前記第1画素電極と
を接続する第1スイッチング素子と、該データ線と前記
第2画素電極とを接続する第2スイッチング素子とを有
し、 前記第1スイッチング素子と前記第2スイッチング素子
は同一の走査線により制御され、 第1の選択信号が前記走査線に入力された場合は、前記
第1及び第2スイッチング手段が導通し、 第2の選択信号が前記走査線に入力された場合は、前記
第1スイッチング手段が導通し、前記第2スイッチング
手段は非導通となることを特徴とする電気光学装置。
A plurality of scanning lines; a plurality of data lines intersecting the plurality of scanning lines; a first pixel electrode provided corresponding to an intersection of the plurality of scanning lines and the plurality of data lines; A first switching element for connecting the data line to the first pixel electrode; a second switching element for connecting the data line to the second pixel electrode; The switching element and the second switching element are controlled by the same scanning line, and when a first selection signal is input to the scanning line, the first and second switching units conduct, and a second selection signal Wherein the first switching means is turned on and the second switching means is turned off when is input to the scanning line.
【請求項2】 複数の走査線と、前記複数の走査線に交
差する複数のデータ線と、前記複数の走査線と前記複数
のデータ線の交点に対応して設けられた第1画素電極及
び第2画素電極と、前記データ線と前記第1画素電極と
を接続する第1スイッチング素子と、該データ線と前記
第2画素電極とを接続する第2スイッチング素子とを有
し、 前記第1スイッチング素子と前記第2スイッチング素子
は同一の走査線により制御され、 第1の選択信号が前記走査線に入力された場合は、前記
第1及スイッチング手段が導通し、前記第2スイッチン
グ手段は非導通となり、 第2の選択信号が前記走査線に入力された場合は、前記
第2スイッチング手段が導通し、前記第1スイッチング
手段は非導通となることを特徴とする電気光学装置。
2. A plurality of scanning lines, a plurality of data lines intersecting the plurality of scanning lines, a first pixel electrode provided corresponding to an intersection of the plurality of scanning lines and the plurality of data lines, and A first switching element for connecting the data line to the first pixel electrode; a second switching element for connecting the data line to the second pixel electrode; The switching element and the second switching element are controlled by the same scanning line. When a first selection signal is input to the scanning line, the first and second switching units are turned on, and the second switching unit is turned off. The electro-optical device according to claim 1, wherein when the second selection signal is input to the scanning line, the second switching unit is turned on and the first switching unit is turned off.
【請求項3】 前記スイッチング素子はN型もしくはP
型の薄膜トランジスタであることを特徴とする請求項1
または2記載の電気光学装置。
3. The switching element is an N-type or P-type switching element.
2. A thin film transistor of a type.
Or the electro-optical device according to 2.
【請求項4】複数の走査線と、前記複数の走査線に交差
する複数のデータ線と、前記複数の走査線と前記複数の
データ線の交点に対応して設けられた第1画素電極及び
第2画素電極と、前記データ線と前記第1画素電極とを
接続する第1スイッチング素子と、該データ線と前記第
2画素電極とを接続する第2スイッチング素子とを有す
る電気光学装置を駆動する電気光学装置の駆動方法であ
って、 前記第1スイッチング素子と前記第2スイッチング素子
を同一の走査線により制御し、 第1の選択信号を前記走査線に入力することにより、前
記第1及び第2スイッチング手段を導通し、 第2の選択信号を前記走査線に入力することにより、前
記第1スイッチング手段を導通し、前記第2スイッチン
グ手段は非導通とすることを特徴とする電気光学装置の
駆動方法。
4. A plurality of scanning lines, a plurality of data lines intersecting the plurality of scanning lines, a first pixel electrode provided corresponding to an intersection of the plurality of scanning lines and the plurality of data lines, and Driving an electro-optical device having a second pixel electrode, a first switching element connecting the data line to the first pixel electrode, and a second switching element connecting the data line to the second pixel electrode A driving method of the electro-optical device, wherein the first switching element and the second switching element are controlled by the same scanning line, and a first selection signal is input to the scanning line to thereby control the first and second switching elements. The second switching means is turned on, and a second selection signal is input to the scanning line, whereby the first switching means is turned on and the second switching means is turned off. The driving method of the academic apparatus.
【請求項5】 複数の走査線と、前記複数の走査線に交
差する複数のデータ線と、前記複数の走査線と前記複数
のデータ線の交点に対応して設けられた第1画素電極及
び第2画素電極と、前記データ線と前記第1画素電極と
を接続する第1スイッチング素子と、該データ線と前記
第2画素電極とを接続する第2スイッチング素子とを有
する電気光学装置を駆動する電気光学装置の駆動方法で
あって、 前記第1スイッチング素子と前記第2スイッチング素子
を同一の走査線により制御し、 第1の選択信号を前記走査線に入力することにより、前
記第1スイッチング手段を導通し、かつ前記第2スイッ
チング手段を非導通とし、 第2の選択信号を前記走査線に入力することにより、前
記第2スイッチング手段を導通し、かつ前記第1スイッ
チング手段を非導通とすることを特徴とする電気光学装
置の駆動方法。
5. A plurality of scanning lines, a plurality of data lines intersecting the plurality of scanning lines, a first pixel electrode provided corresponding to an intersection of the plurality of scanning lines and the plurality of data lines, and Driving an electro-optical device having a second pixel electrode, a first switching element connecting the data line to the first pixel electrode, and a second switching element connecting the data line to the second pixel electrode A driving method for the electro-optical device, wherein the first switching element and the second switching element are controlled by the same scanning line, and a first selection signal is input to the scanning line, whereby the first switching is performed. Means, the second switching means is non-conductive, and a second selection signal is input to the scanning line, so that the second switching means is conductive, and the first switching means is turned on. A method for driving an electro-optical device, wherein the means is made non-conductive.
【請求項6】 請求項1乃至請求項3のいずれか一項に
記載の電気光学装置と、前記光学装置を制御する制御装
置を有することを特徴とする電子機器。
6. An electronic apparatus, comprising: the electro-optical device according to claim 1; and a control device that controls the optical device.
【請求項7】 光源と、該光源からの光を変調して透過
する請求項6に記載の電気光学装置と、該電気光学装置
により変調された光を集光し拡大投射する投射光学手段
とを備えていることを特徴とする投射型表示装置。
7. A light source, an electro-optical device according to claim 6, wherein the light from the light source is modulated and transmitted, and projection optical means for condensing the light modulated by the electro-optical device and projecting the light enlarged. A projection type display device comprising:
JP2001094100A 2001-03-28 2001-03-28 Optoelectronic device, its driving method and electronic equipment and projection type display device having the same Pending JP2002287667A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001094100A JP2002287667A (en) 2001-03-28 2001-03-28 Optoelectronic device, its driving method and electronic equipment and projection type display device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001094100A JP2002287667A (en) 2001-03-28 2001-03-28 Optoelectronic device, its driving method and electronic equipment and projection type display device having the same

Publications (1)

Publication Number Publication Date
JP2002287667A true JP2002287667A (en) 2002-10-04

Family

ID=18948349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001094100A Pending JP2002287667A (en) 2001-03-28 2001-03-28 Optoelectronic device, its driving method and electronic equipment and projection type display device having the same

Country Status (1)

Country Link
JP (1) JP2002287667A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100933446B1 (en) 2003-06-20 2009-12-23 엘지디스플레이 주식회사 Driving device and driving method of liquid crystal display
JP2012093424A (en) * 2010-10-25 2012-05-17 Seiko Epson Corp Pixel circuit, driving method thereof, electro-optical device and electronic apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100933446B1 (en) 2003-06-20 2009-12-23 엘지디스플레이 주식회사 Driving device and driving method of liquid crystal display
JP2012093424A (en) * 2010-10-25 2012-05-17 Seiko Epson Corp Pixel circuit, driving method thereof, electro-optical device and electronic apparatus

Similar Documents

Publication Publication Date Title
US6501456B1 (en) Liquid crystal display apparatus including scanning circuit having bidirectional shift register stages
JP3308880B2 (en) Liquid crystal display and projection type liquid crystal display
JPH0435048B2 (en)
US20050030272A1 (en) Electro-optical device and driving method thereof, projection-type display device, and electronic apparatus
JP4232819B2 (en) Electro-optical device, driving method, and electronic apparatus
TWI277041B (en) Display device, method of driving the same, and projection display device
JP2009103885A (en) Driving method and circuit for display, electro-optical device, and electronic equipment
JP2001318363A (en) Driving method for liquid crystal device and liquid crystal device driven by the same driving method
JP3783533B2 (en) Electro-optical device, electronic apparatus having the same, and projection display device
JP3711848B2 (en) Electro-optical device, electronic apparatus having the same, and projection display device
JP3838045B2 (en) Electro-optical device, driving method thereof, electronic apparatus having the same, and projection display device
US11297290B2 (en) Projector and method for controlling projector
US11804158B2 (en) Projection-type display device, and control method for projection-type display device
JP2002287667A (en) Optoelectronic device, its driving method and electronic equipment and projection type display device having the same
US11402731B2 (en) Microlens array substrate, light modulator, and projector
JP3758476B2 (en) Electro-optical device, electronic apparatus having the same, and projection display device
JP3843658B2 (en) Electro-optical device drive circuit, electro-optical device, and electronic apparatus
JP2001033760A (en) Liquid crystal device, and method and circuit for driving liquid crystal device
JP2006195387A (en) Electro-optical device and electronic equipment
US11402712B2 (en) Electro-optical device and electronic apparatus
JP3645316B2 (en) Display device
JP2003087813A (en) Single board type image display panel device
JP3726642B2 (en) Electrostatic actuator, switching element, switching device, image display device, image display apparatus, and control method thereof
JP3602395B2 (en) Projection type display device
CN116068749A (en) Projection device and projection method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051026

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071120