JP2002280510A - Method for manufacturing semiconductor device and method for manufacturing hybrid integrated circuit device using the same - Google Patents

Method for manufacturing semiconductor device and method for manufacturing hybrid integrated circuit device using the same

Info

Publication number
JP2002280510A
JP2002280510A JP2001074838A JP2001074838A JP2002280510A JP 2002280510 A JP2002280510 A JP 2002280510A JP 2001074838 A JP2001074838 A JP 2001074838A JP 2001074838 A JP2001074838 A JP 2001074838A JP 2002280510 A JP2002280510 A JP 2002280510A
Authority
JP
Japan
Prior art keywords
metal plate
heat sink
extraction electrode
unit
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001074838A
Other languages
Japanese (ja)
Other versions
JP3475181B2 (en
Inventor
Shinichi Toyooka
伸一 豊岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001074838A priority Critical patent/JP3475181B2/en
Publication of JP2002280510A publication Critical patent/JP2002280510A/en
Application granted granted Critical
Publication of JP3475181B2 publication Critical patent/JP3475181B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor device capable of forming a large number of semiconductor devices at one time and remarkably improving a manufacturing process and a manufacturing cost, and to provide a method for manufacturing a hybrid integrated circuit device for realizing simple assembling steps by omitting a wire bonding step of a fine wire or a die bonding step of a semiconductor element or the like. SOLUTION: The method for manufacturing the semiconductor used for the hybrid integrated circuit device or particularly the semiconductor containing a power transistor 13 comprises steps of fixing the power transistor on a heat sink 11, connecting an extracting electrode 12 provided adjacent to the transistor 13 by a fine metal wire 16, and molding them with an insulating resin 17. Thereafter, the semiconductor device is fixed to a mounting substrate 21 having a conductive pattern 22 formed thereon, and hence assembling steps of the hybrid integrated circuit device can be reduced.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、混成集積回路装置
およびその製造方法に関し、準備工程で半導体装置をあ
らかじめ製造し、従来での組立工程内で行われていた金
属細線のボンディング工程、チップのダイボンディング
工程を省略し、組立工数を大幅に減少できる半導体装置
の製造方法およびそれを用いた混成集積回路装置の製造
方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a hybrid integrated circuit device and a method of manufacturing the same, in which a semiconductor device is preliminarily manufactured in a preparatory process, a thin metal wire bonding process and a chip The present invention relates to a method of manufacturing a semiconductor device which can omit a die bonding step and greatly reduce the number of assembling steps, and a method of manufacturing a hybrid integrated circuit device using the same.

【0002】[0002]

【従来の技術】従来、電子機器にセットされる混成集積
回路装置は、例えばプリント基板、セラミック基板また
は金属基板の上に導電パターンが形成され、この上に
は、LSIまたはディスクリートTR等の能動素子、チ
ップコンデンサ、チップ抵抗またはコイル等の受動素子
が実装されて構成される。そして、前記導電パターンと
前記素子が電気的に接続されて所定の機能の回路が実現
されている。
2. Description of the Related Art Conventionally, in a hybrid integrated circuit device set in an electronic device, a conductive pattern is formed on, for example, a printed circuit board, a ceramic substrate, or a metal substrate, and an active element such as an LSI or a discrete TR is formed thereon. , A passive element such as a chip capacitor, a chip resistor or a coil is mounted. Then, the conductive pattern and the element are electrically connected to realize a circuit having a predetermined function.

【0003】回路の一例として、オーディオ回路があ
り、これらに示す素子は、図11の様に実装されてい
る。
[0003] An example of a circuit is an audio circuit, and the elements shown therein are mounted as shown in FIG.

【0004】図11に於いて、一番外側の矩形ライン
は、少なくとも表面が絶縁処理された実装基板1であ
る。そしてこの上には、Cuから成る導電パターン2が
貼着されている。この導電パターン2は、外部取り出し
用電極2A、配線2B、ダイパッド2C、ボンディング
パッド2D、受動素子3を固着する電極4等で構成され
ている。
In FIG. 11, the outermost rectangular line is a mounting substrate 1 having at least a surface insulated. On top of this, a conductive pattern 2 made of Cu is adhered. The conductive pattern 2 includes an external extraction electrode 2A, a wiring 2B, a die pad 2C, a bonding pad 2D, an electrode 4 for fixing the passive element 3, and the like.

【0005】ダイパット2Cには、TR、ダイオード、
複合素子またはLSI等のベアチップ状で、半田を介し
て固着されている。そしてこの固着されたチップ上の電
極と前記ボンディングパット2Dがボンディングワイヤ
ー用の金属細線5A、5B、5Cを介して電気的に接続
されている。この金属細線は、一般に、小信号と大信号
用に分類され、小信号部は20〜80μmφの金属細線
が用いられる。そしてここでは約40μmφから成るA
l線5AまたはAu線が採用される。また、大信号部は
約100〜500μmφのAl線が採用されている。特
に大信号は、線径が大きいため、150μmφのAl線
5B、300μmφのAl線5Cが選択されている。
尚、大信号用の金属細線の径は、流れる電流容量やボン
ディングパットサイズ等を考慮して適宜採用される。
The die pad 2C has a TR, a diode,
It is in the form of a bare chip such as a composite element or LSI, and is fixed via solder. The electrode on the fixed chip and the bonding pad 2D are electrically connected to each other via thin metal wires 5A, 5B, and 5C for bonding wires. The thin metal wires are generally classified into small signals and large signals, and the small signal portion is a thin metal wire having a diameter of 20 to 80 μmφ. And here, A of about 40 μmφ
An l line 5A or an Au line is employed. The large signal portion employs an Al wire of about 100 to 500 μmφ. In particular, since a large signal has a large wire diameter, an Al wire 5B of 150 μmφ and an Al wire 5C of 300 μmφ are selected.
The diameter of the large-signal thin metal wire is appropriately adopted in consideration of the flowing current capacity, the bonding pad size, and the like.

【0006】また大電流を流すパワーTR6は、チップ
の温度上昇を防止するために、ダイパッド2C上のヒー
トシンク7に固着されている。
A power TR 6 for flowing a large current is fixed to a heat sink 7 on the die pad 2C in order to prevent a temperature rise of the chip.

【0007】そして前記外部取り出し用電極2A、ダイ
パッド2C、ボンディングパッド2D、電極4を回路と
するため配線2Bが色々な所に延在される。また、チッ
プの位置、配線の延在の仕方の都合で、配線同士が交差
をする場合は、ジャンピング線8A、8Bが採用されて
いる。
The wiring 2B extends to various places in order to make the external extraction electrode 2A, die pad 2C, bonding pad 2D and electrode 4 into circuits. When the wirings cross each other due to the position of the chip and the way the wirings extend, the jumping lines 8A and 8B are adopted.

【0008】[0008]

【発明が解決しようとする課題】図11からも明らかな
ように、チップコンデンサ、チップ抵抗、小信号用TR
チップ、大信号用TRチップ、ダイオード更にはLSI
等が数多く採用され、それぞれがロウ材等で固着されて
いる。そしてTRチップ等の半導体素子は、金属細線を
使って電気的に接続されている。この金属細線は、電流
容量により複数種類に分けられ、その金属細線の数も非
常に多い。また、金属細線をボンディングする技術は技
術的に高度であるため、ボンディング設備のメンテナン
ス等が必要となる。この事からも明らかな様に、チップ
の固着、金属細線の接続は、組み立て工程を非常に長く
し、コストの上昇を招いていた。
As is apparent from FIG. 11, a chip capacitor, a chip resistor, and a TR for small signals are used.
Chip, TR chip for large signal, diode and LSI
And so on, each of which is fixed with a brazing material or the like. Semiconductor elements such as TR chips are electrically connected using thin metal wires. The thin metal wires are classified into a plurality of types according to the current capacity, and the number of the thin metal wires is very large. In addition, since the technology for bonding thin metal wires is technically advanced, maintenance of bonding equipment and the like is required. As is evident from this, the attachment of the chip and the connection of the thin metal wire greatly increase the assembly process and increase the cost.

【0009】上記したことと同様に、導電路が組み込ま
れた基板にパワートランジスタを固着する際において
も、最初にヒートシンクを固着しそのヒートシンク上に
パワートランジスタを固着し、その後パワートランジス
タのボンディングパッド部と導電路とをパワートランジ
スタ用の太い金属細線を使って電気的に接続されてい
る。そのため、組み立て工程を非常に長くすることによ
るコストの上昇や作業時間の長期化を招いていた。ま
た、パワートランジスタのボンディングパッド部と導電
路とを金属細線で接続する際に、金属細線がヒートシン
クに接触することで金属細線が切断されたり、ショート
してしまうという問題があった。
In the same manner as described above, when the power transistor is fixed to the substrate on which the conductive path is incorporated, first, a heat sink is fixed, the power transistor is fixed on the heat sink, and then the bonding pad portion of the power transistor is formed. And the conductive path are electrically connected by using a thick thin metal wire for a power transistor. For this reason, the cost is increased and the working time is prolonged due to the extremely long assembly process. Further, when the bonding pad portion of the power transistor and the conductive path are connected by a thin metal wire, there is a problem that the thin metal wire is cut or short-circuited due to contact with the heat sink.

【0010】また、トランジスタ等の半導体素子を電気
的に接続している金属細線において、金属細線が露出し
た構造を有する場合は、露出した金属細線を保護するた
めにエポキシコーティングやケース等の作業が必要とな
る問題があった。
In the case where a thin metal wire electrically connecting a semiconductor element such as a transistor has a structure in which the thin metal wire is exposed, work such as epoxy coating and a case is required to protect the exposed thin metal wire. There was a necessary problem.

【0011】また、現在市場にあるリードフレームに半
導体素子を固着したパッケージを混成集積回路基板に実
装すると、このパッケージサイズが非常に大きいため、
混成集積回路基板のサイズが大きくなってしまう問題も
あった。
When a package in which a semiconductor element is fixed to a lead frame currently on the market is mounted on a hybrid integrated circuit board, the package size is extremely large.
There is also a problem that the size of the hybrid integrated circuit board becomes large.

【0012】以上述べたように、混成集積回路基板を採
用しコストを下げようとしても、組み立て工程が長くな
る点、高度なボンディング技術を要するため設備のメン
テナンスを必要とする点等からコストの上昇を招いてし
まう問題があった。
As described above, even if an attempt is made to reduce the cost by adopting a hybrid integrated circuit board, the cost is increased due to the fact that the assembly process is lengthened, and that the equipment requires maintenance because of the advanced bonding technology. There was a problem of inviting.

【0013】[0013]

【課題を解決するための手段】本発明は、上記した従来
の課題に鑑みてなされたもので、金属板をハーフプレス
してヒートシンクと該ヒートシンクに近接した位置に配
置する取り出し電極とを凸部とした多数組のユニットを
設ける工程と、前記金属板の前記各ユニットの前記ヒー
トシンクに半導体素子のベアチップを固着する工程と、
前記金属板の前記各ユニットの前記半導体素子の電極と
前記取り出し電極とを接続する工程と、前記金属板の前
記各ユニットを絶縁性樹脂で一体にモールドする工程
と、前記絶縁性樹脂の表面から前記各ユニットの前記ヒ
ートシンクと前記取り出し電極間の凹部を除去する工程
と、前記絶縁性樹脂を切断して個別の前記ユニットに分
離する工程とを具備することを特徴とする。
SUMMARY OF THE INVENTION The present invention has been made in consideration of the above-mentioned conventional problems, and has been made in consideration of the above-mentioned problems. A step of providing a large number of units and the step of fixing a bare chip of a semiconductor element to the heat sink of each unit of the metal plate,
A step of connecting the electrode of the semiconductor element of each unit of the metal plate and the extraction electrode; a step of integrally molding each unit of the metal plate with an insulating resin; and A step of removing a concave portion between the heat sink and the extraction electrode of each unit; and a step of cutting the insulating resin to separate the unit into individual units.

【0014】本発明の半導体集積回路装置の製造方法
は、好適には、前記金属板をハーフプレスする工程にお
いて、前記金属板を前記金属板の厚みの1/2〜4/5
程度抜き出すことで、前記金属板上に一体に複数の前記
ユニットを形成することができることを特徴とする。
In the method for manufacturing a semiconductor integrated circuit device according to the present invention, preferably, in the step of half-pressing the metal plate, the metal plate is formed to be 2〜 to / of the thickness of the metal plate.
A plurality of the units can be integrally formed on the metal plate by extracting the unit to a certain extent.

【0015】更に、本発明の半導体集積回路装置の製造
方法は、好適には、前記金属板に前記絶縁性樹脂を一体
にモールドする工程において、前記各ユニットの前記ヒ
ートシンクと前記取り出し電極間の金属板上の同時に複
数の貫通孔を形成する。そのことにより、前記各ユニッ
トの前記ヒートシンクと前記取り出し電極間の凹部を除
去する工程において、前記ハーフプレスにより抜き出さ
れた前記金属板を前記貫通孔を介してプレスし前記ヒー
トシンクと前記取り出し電極間の前記金属板を取り除
き、一度に大量の前記ユニットを形成することができる
ことを特徴とする。
In the method of manufacturing a semiconductor integrated circuit device according to the present invention, preferably, in the step of integrally molding the insulating resin on the metal plate, a metal between the heat sink and the extraction electrode of each unit is provided. A plurality of through holes are simultaneously formed on the plate. Thereby, in the step of removing the concave portion between the heat sink and the extraction electrode of each unit, the metal plate extracted by the half press is pressed through the through hole and the metal plate is pressed between the heat sink and the extraction electrode. The metal plate can be removed to form a large number of units at one time.

【0016】また、本発明の半導体集積回路装置の製造
方法は、金属板をハーフプレスしてヒートシンクと該ヒ
ートシンクに近接した位置に配置する取り出し電極とを
凸部とした多数組のユニットを設ける工程と、前記金属
板の前記各ユニットの前記ヒートシンクに半導体素子の
ベアチップを固着する工程と、前記金属板の前記各ユニ
ットの前記半導体素子の電極と前記取り出し電極とを接
続する工程と、前記金属板の前記各ユニットを絶縁性樹
脂で一体にモールドする工程と、前記絶縁性樹脂の表面
から前記各ユニットの前記ヒートシンクと前記取り出し
電極間の凹部を除去する工程と、前記絶縁性樹脂を切断
して個別の前記ユニットに分離する工程と、前記ユニッ
トを複数の導電パターンを形成した実装基板に組み込む
工程とを具備することを特徴とする。
Further, in the method of manufacturing a semiconductor integrated circuit device according to the present invention, a step of half-pressing a metal plate to provide a large number of units having a heat sink and an extraction electrode arranged in a position close to the heat sink is formed as a convex portion. Fixing a bare chip of a semiconductor element to the heat sink of each unit of the metal plate; connecting an electrode of the semiconductor element of each unit of the metal plate to the extraction electrode; A step of integrally molding each unit with an insulating resin, a step of removing a concave portion between the heat sink and the extraction electrode of each unit from a surface of the insulating resin, and cutting the insulating resin. A step of separating the unit into individual units, and a step of incorporating the unit into a mounting board on which a plurality of conductive patterns are formed. And wherein the door.

【0017】[0017]

【発明の実施の形態】本発明は、組み立て工程を簡略化
できる混成集積回路装置において、特に、従来は組み立
て工程で行っていた金属細線のボンディング、半導体素
子のダイボンディング工程を準備工程で行い、組み立て
工程を簡略化する混成集積回路装置に関するものであ
る。ここで言う準備工程とは、小信号素子、パワートラ
ンジスタ等の半導体素子を内蔵した半導体装置を一括し
て、大量に準備する工程をいう。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention relates to a hybrid integrated circuit device capable of simplifying an assembling process. In particular, the present invention performs a bonding process of a thin metal wire and a die bonding process of a semiconductor element in a preparatory process. The present invention relates to a hybrid integrated circuit device that simplifies an assembly process. The preparation step referred to here is a step of preparing a large number of semiconductor devices including semiconductor elements such as small signal elements and power transistors at once.

【0018】一般に、混成集積回路装置は、色々な回路
素子により電子回路が構成され、必要により、TRチッ
プ、ICチップまたはLSIチップ等の能動素子、チッ
プコンデンサまたはチップ抵抗等の受動素子が実装され
ている。そしてこれらの回路素子は、実装基板上に形成
された導電パターンと電気的に接続される。また回路と
して実現するために、導電パターンには、配線が設けら
れ、また回路素子は、ロウ材、導電ボール、半田ボー
ル、導電ペーストまたは金属細線を介して電気的に接続
されている。
In general, in a hybrid integrated circuit device, an electronic circuit is composed of various circuit elements, and an active element such as a TR chip, an IC chip or an LSI chip, and a passive element such as a chip capacitor or a chip resistor are mounted as necessary. ing. These circuit elements are electrically connected to a conductive pattern formed on the mounting board. In order to realize a circuit, a wiring is provided in the conductive pattern, and the circuit elements are electrically connected through a brazing material, conductive balls, solder balls, conductive paste, or fine metal wires.

【0019】特に、本発明の混成集積回路装置では、放
熱を必要とする大電流半導体素子、例えば、パワートラ
ンジスタ、パワーMOSFET等を用いた混成集積回路
装置に関するものである。具体的には、ヒートシンクと
して用いられる金属板上に形成されているパワートラン
ジスタ、取り出し電極およびパワートランジスタと取り
出し電極とを電気的に接続するパワートランジスタ用の
太い金属細線を絶縁性樹脂でトランスファーモールドし
て形成されている半導体装置を複数の導電パターンが形
成されている実装基板に固着する混成集積回路装置に関
するものである。
In particular, the hybrid integrated circuit device according to the present invention relates to a hybrid integrated circuit device using a large-current semiconductor element requiring heat radiation, for example, a power transistor, a power MOSFET or the like. Specifically, a power transistor formed on a metal plate used as a heat sink, a lead electrode, and a thick thin metal wire for a power transistor that electrically connects the power transistor and the lead electrode are transfer-molded with an insulating resin. The present invention relates to a hybrid integrated circuit device in which a semiconductor device formed by bonding is mounted on a mounting substrate on which a plurality of conductive patterns are formed.

【0020】以下に、本発明の混成集積回路装置および
その製造方法の実施の形態について、図面を参照して下
記に示す。
Embodiments of a hybrid integrated circuit device and a method of manufacturing the same according to the present invention will be described below with reference to the drawings.

【0021】図1は、本実施形態の混成集積回路装置に
用いられる半導体装置であり、金属板上にパワートラン
ジスタ13、取り出し電極12およびそれらを電気的に
接続する金属細線16を絶縁性樹脂17でトランスファ
ーモールドした半導体装置の(A)断面図、(B)平面
図である。本実施形態に用いられている半導体装置は、
銅の金属板から成るヒートシンク11上にパワートラン
ジスタ13が半田リボンや半田線を熱で溶かした接着剤
14を介して固着される。そして、パワートランジスタ
13のボンディングパッド部15とヒートシンク11に
隣接して形成されている銅の金属板から成る取り出し電
極12とを電気的に接続する金属細線16とを絶縁性樹
脂17でトランスファーモールドされることで形成され
ている。金属板は銅以外でも、銀等の金属からなる場合
もある。尚、図示はしていないが、ヒートシンク11上
には半田リボンや半田線を熱で溶かした接着剤14との
接着性を考慮して銀メッキや金メッキが施されている場
合もある。また、取り出し電極12上には金属細線16
の接着性が考慮され銀メッキやニッケルメッキが施され
ている。
FIG. 1 shows a semiconductor device used for the hybrid integrated circuit device of the present embodiment. A power transistor 13, an extraction electrode 12, and a thin metal wire 16 for electrically connecting them are formed on an insulating resin 17 on a metal plate. 3A is a cross-sectional view of the semiconductor device transfer-molded in FIG. The semiconductor device used in this embodiment is:
A power transistor 13 is fixed on a heat sink 11 made of a copper metal plate via an adhesive 14 obtained by melting a solder ribbon or a solder wire by heat. Then, a thin metal wire 16 for electrically connecting the bonding pad portion 15 of the power transistor 13 and the extraction electrode 12 formed of a copper metal plate formed adjacent to the heat sink 11 is transfer-molded with an insulating resin 17. It is formed by doing. The metal plate may be made of a metal such as silver other than copper. Although not shown, the heat sink 11 may be silver-plated or gold-plated in consideration of the adhesiveness to the adhesive 14 obtained by melting the solder ribbon or the solder wire by heat. Further, a thin metal wire 16 is formed on the extraction electrode 12.
Silver plating or nickel plating is applied in consideration of the adhesiveness of the metal.

【0022】ここで、銅の金属板から成るヒートシンク
11および取り出し電極12の側面はせん断面18およ
び破断面23を有している。そして、せん断面18の厚
みは金属板の厚みの1/2〜1/3程度に形成される。
本実施の形態では、図1に示したように絶縁性樹脂17
はせん断面18まで被覆し、ヒートシンク11および取
り出し電極12の金属板の破断面23および裏面には絶
縁性樹脂17は被覆されていない構造を有する。その結
果、例えば、Cuからなる金属板の表面の酸化を考慮し
て、また、金属板底面の電極20の形成材料である半田
の溶融性を考慮して、ヒートシンク11および取り出し
電極12の金属板の破断面18および裏面にはAgメッ
キ、Auメッキ、ニッケルメッキ等が施されている。
Here, the side surfaces of the heat sink 11 and the extraction electrode 12 made of a copper metal plate have a shear surface 18 and a fracture surface 23. The thickness of the shear surface 18 is formed to be about 1/2 to 1/3 of the thickness of the metal plate.
In the present embodiment, as shown in FIG.
Has a structure in which the insulating resin 17 is not coated on the fracture surface 23 and the back surface of the metal plate of the heat sink 11 and the extraction electrode 12. As a result, for example, in consideration of the oxidation of the surface of the metal plate made of Cu and the melting property of the solder which is the material for forming the electrode 20 on the bottom surface of the metal plate, the metal plate of the heat sink 11 and the extraction electrode 12 are taken into account. Ag plating, Au plating, nickel plating or the like is applied to the fractured surface 18 and the rear surface of the substrate.

【0023】そして、図1に示した半導体装置の裏面に
ついては、ヒートシンク11および取り出し電極12の
金属板の下面は半田により電極部20が形成されてい
る。また、半導体装置には、複数の貫通孔24を有した
構造となっているが、この貫通孔24については、次に
述べる半導体装置の製造方法において詳細を述べること
とする。
On the back surface of the semiconductor device shown in FIG. 1, the lower surface of the metal plate of the heat sink 11 and the extraction electrode 12 has an electrode portion 20 formed by soldering. In addition, the semiconductor device has a structure having a plurality of through holes 24, and the through holes 24 will be described in detail in a method of manufacturing a semiconductor device described below.

【0024】上記したパワートランジスタ13等を内蔵
する半導体装置はロウ材を介して図2(A)に示した実
装基板21上の導電パターン22に、図2(B)に示す
ようにもちいられることで、従来の製造工程を簡素化す
ることができる混成集積回路装置を実現することができ
る。
The above-described semiconductor device having the power transistor 13 and the like built therein is used as shown in FIG. 2B with a conductive material 22 on a mounting substrate 21 shown in FIG. Thus, a hybrid integrated circuit device that can simplify the conventional manufacturing process can be realized.

【0025】ここで、実装基板21について説明する。
前述した半導体装置を実装する実装基板21としては、
プリント基板、セラミック基板、フレキシブルシート基
板または金属基板が考えられる。この実装基板21は、
表面に導電パターンが形成されるため、電気的絶縁が考
慮されて、少なくとも基板の表面が絶縁処理されてい
る。プリント基板、セラミック基板、フレキシブルシー
ト基板は、基板自身が絶縁材料で構成されているため、
そのまま表面に導電パターン形成すれば良い。しかし金
属基板の場合は、少なくとも表面に絶縁材料が被着さ
れ、この上に導電パターンが被着されている。
Here, the mounting board 21 will be described.
As the mounting board 21 for mounting the above-described semiconductor device,
A printed circuit board, a ceramic substrate, a flexible sheet substrate or a metal substrate is conceivable. This mounting board 21
Since the conductive pattern is formed on the surface, at least the surface of the substrate is insulated in consideration of electrical insulation. Since the printed circuit board, ceramic substrate, and flexible sheet substrate are made of insulating material,
What is necessary is just to form a conductive pattern on the surface as it is. However, in the case of a metal substrate, an insulating material is applied at least on the surface, and a conductive pattern is applied thereon.

【0026】本実施形態の混成集積回路装置に用いられ
る半導体装置では、銅の金属板から成るヒートシンク1
1および取り出し電極12との高さが同位置に形成され
ている。そのため、ヒートシンク11上に固着されてい
るパワートランジスタ13と取り出し電極12とを電気
的に接続している金属細線16が、ヒートシンク11に
接触することがないので、金属細線16が切断された
り、電気的にショートを起こすことがないので、製品品
質をより向上した半導体装置を形成することができる。
In the semiconductor device used in the hybrid integrated circuit device of this embodiment, the heat sink 1 made of a copper metal plate is used.
1 and the height of the extraction electrode 12 are formed at the same position. Therefore, the thin metal wire 16 electrically connecting the power transistor 13 and the extraction electrode 12 fixed on the heat sink 11 does not come into contact with the heat sink 11, so that the thin metal wire 16 is cut off or Since a short circuit does not occur, a semiconductor device with further improved product quality can be formed.

【0027】上記したように、本実施の形態では、半導
体素子としてパワートランジスタを用いた場合を説明し
たが、特に、パワートランジスタに限定する必要はな
い。例えば、パワー半導体素子ではパワーMOSFE
T、IGBT、SIT、大電流駆動用のTr、大電流駆
動用のIC(MOS型BIP型Bi−CMOS型)メモ
リ素子等を用いた場合でも、また、セミパワー半導体素
子、小信号半導体素子を用いた場合でも同様の効果を得
ることができる。その他、本発明の趣旨を逸脱しない範
囲で種々の変更が可能である。
As described above, in the present embodiment, the case where the power transistor is used as the semiconductor element has been described, but it is not particularly limited to the power transistor. For example, in a power semiconductor device, a power MOSFET is used.
Even when T, IGBT, SIT, Tr for large current drive, IC for large current drive (MOS type BIP type Bi-CMOS type) memory element, etc., semi-power semiconductor elements and small signal semiconductor elements are used. The same effect can be obtained even if the user has a case. In addition, various changes can be made without departing from the spirit of the present invention.

【0028】次に、上記の混成集積回路装置の製造方法
について説明する。図3〜図10を参照にして、本発明
である混成集積回路装置の製造方法に用いられるパワー
トランジスタ等が内蔵された半導体装置の製造方法にお
ける第1の実施の形態について説明する。
Next, a method of manufacturing the hybrid integrated circuit device will be described. A first embodiment of a method of manufacturing a semiconductor device having a built-in power transistor and the like used in the method of manufacturing a hybrid integrated circuit device according to the present invention will be described with reference to FIGS.

【0029】図3に示すように、先ず、大判の金属板3
1を準備する。金属板31は銅、銀等の金属から成り、
0.5〜3.0mmの板厚を具備する。
As shown in FIG. 3, first, a large metal plate 3
Prepare 1 The metal plate 31 is made of a metal such as copper or silver,
It has a plate thickness of 0.5 to 3.0 mm.

【0030】次に、図4(A)に示すように、図3にお
いて準備した金属板31をプレス機の台座32に設置
し、金属板31はヒートシンク36およびエミッタ、ベ
ース取り出し電極37の形成部をプレス機に認識させ、
ヒートシンク36およびエミッタ、ベース取り出し電極
37の形成部を残してパンチ33にて半抜き状態にプレ
ス加工する。このとき、金属板31は1/2〜4/5程
度抜き出されるが、使用用途に応じてできる限り接続部
が少なくなるよにプレス加工する。
Next, as shown in FIG. 4 (A), the metal plate 31 prepared in FIG. 3 is placed on a pedestal 32 of a press, and the metal plate 31 is formed with a heat sink 36, an emitter and a base extraction electrode 37. To the press machine,
The punch 33 is pressed into a half-punched state while leaving the portion where the heat sink 36, the emitter and the base extraction electrode 37 are formed. At this time, about 1/2 to 4/5 of the metal plate 31 is extracted, but the metal plate 31 is pressed so as to reduce the number of connection portions as much as possible according to the intended use.

【0031】そして、図4(B)に示すように、プレス
加工をした金属板31の表面に形成される凹部および金
属板31の裏面に形成される凸部の側面には、せん断面
34および破断面35が形成される。せん断面34は金
属板31表裏の先端部に形成され、破断面35は抜き出
された金属板31の接続部およびその周辺に形成され
る。尚、せん断面34の厚さは、金属板31の厚さの1
/2〜1/3程度の厚さとなる。ここで、破断面35は
分離して図示されているが、実際は破断面35は接合し
ている。
As shown in FIG. 4B, the side surfaces of the concave portion formed on the surface of the pressed metal plate 31 and the convex portion formed on the back surface of the metal plate 31 have shear surfaces 34 and A fracture surface 35 is formed. The shear surface 34 is formed at the front and rear ends of the metal plate 31, and the fracture surface 35 is formed at the connection portion of the extracted metal plate 31 and its periphery. Note that the thickness of the shearing surface 34 is one of the thickness of the metal plate 31.
The thickness is about 2〜 to 1 /. Here, the fracture surface 35 is shown separately, but actually, the fracture surface 35 is joined.

【0032】次に、図4(C)に示すように、金属板3
1上に形成される複数のヒートシンク36およびエミッ
タ、ベース取り出し電極37の位置をプレス機に認識さ
せる。そして、金属板31上にそれぞれの設置部36お
よび電極37を残すように、上記したプレス加工を繰り
返すことで金属板31に複数の半導体装置形成部を形成
する。
Next, as shown in FIG.
The position of the plurality of heat sinks 36, emitters, and base extraction electrodes 37 formed on 1 is made to be recognized by the press machine. Then, a plurality of semiconductor device forming portions are formed on the metal plate 31 by repeating the above-described press working so as to leave the respective installation portions 36 and the electrodes 37 on the metal plate 31.

【0033】次に、図5に示すように、金属板31の凸
部のヒートシンク36にパワートランジスタ38を半田
リボンや半田線を熱で溶かした接着剤39を介して固着
する。そして、固着されたパワートランジスタ38のボ
ンディングパッド部とエミッタ、ベース取り出し電極3
7とを金属細線40で電気的に接続する。このとき、大
電流を流すパワートランジスタ38はチップ自身が大き
く電流容量も多いのでボンディングパッドのサイズも大
きく形成されているため、金属細線40は、例えば、大
径(300μm)のAl線が用いられる。そして、太線
ボンダーによりボンディングパッド部および電極37に
は超音波ダイボンディングされることで接続される。
Next, as shown in FIG. 5, a power transistor 38 is fixed to the heat sink 36 at the convex portion of the metal plate 31 via a solder ribbon or an adhesive 39 obtained by melting a solder wire by heat. Then, the bonding pad portion of the fixed power transistor 38 and the emitter and base extraction electrodes 3
7 are electrically connected by a thin metal wire 40. At this time, since the power transistor 38, which flows a large current, has a large chip and a large current capacity, the size of the bonding pad is large, so that, for example, a large-diameter (300 μm) Al wire is used as the thin metal wire 40. . Then, it is connected to the bonding pad portion and the electrode 37 by ultrasonic die bonding with a thick wire bonder.

【0034】尚、図示はしていないが、ヒートシンク3
6上には半田ペースト39との接着性を考慮して銀メッ
キや金メッキが施されている場合もある。また、取り出
し電極37上には金属細線40の接着性が考慮され銀メ
ッキやニッケルメッキが施されている。
Although not shown, the heat sink 3
In some cases, silver plating or gold plating is applied on 6 in consideration of adhesiveness with the solder paste 39. Further, on the extraction electrode 37, silver plating or nickel plating is applied in consideration of the adhesiveness of the thin metal wire 40.

【0035】次に、図6に示すように、複数の半導体装
置形成部にパワートランジスタ38を半田リボンや半田
線を熱で溶かした接着剤39を介して固着し、金属細線
40により各々のエミッタ、ベース取り出し電極37と
接続されている金属板31に絶縁性樹脂41を付着する
工程である。これは、トランスファーモールド、インジ
ェクションモールド、またはポッティングや印刷により
実現できるが、本実施例では、例えば、トランスファー
モールドにより絶縁性樹脂41が一体にモールドされ
る。ここで、絶縁性樹脂41としては、エポキシ樹脂等
の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサル
ファイド等の熱可塑性樹脂を用いることができる。また
絶縁性樹脂41は、金型を用いて固める樹脂、塗布をし
て被覆できる樹脂であれば、全ての樹脂が採用できる。
Next, as shown in FIG. 6, a power transistor 38 is fixed to a plurality of semiconductor device forming portions via a solder ribbon or an adhesive 39 obtained by melting a solder wire by heat. And a step of attaching the insulating resin 41 to the metal plate 31 connected to the base extraction electrode 37. This can be realized by transfer molding, injection molding, or potting or printing. In the present embodiment, for example, the insulating resin 41 is integrally molded by transfer molding. Here, as the insulating resin 41, a thermosetting resin such as an epoxy resin, or a thermoplastic resin such as a polyimide resin or polyphenylene sulfide can be used. As the insulating resin 41, any resin can be adopted as long as it is a resin that is hardened using a mold or a resin that can be applied and covered.

【0036】本実施の形態では、次工程で述べるヒート
シンク36とエミッタ、ベース取り出し電極37とを分
離する工程で用いる貫通孔42が、金属板31に絶縁性
樹脂41を一体にモールドする工程で同時に形成される
ことに特徴がある。
In the present embodiment, the through holes 42 used in the step of separating the heat sink 36 from the emitter and base extraction electrode 37 described in the next step are simultaneously formed in the step of integrally molding the insulating resin 41 on the metal plate 31. It is characterized by being formed.

【0037】具体的には、図7(A)に示したように、
下金型47上に前工程で準備された図5に示した金属板
31が設置される。次に、金属板31が設置された下金
型47には、図7(B)に示した上金型48を設置し絶
縁性樹脂41を流し込み、金型内を絶縁性樹脂41で充
填させ硬化させることで金属板31上に絶縁性樹脂41
が付着する。このとき、図1(B)に示したように、貫
通孔42が形成される部分の上金型48には貫通孔42
形成用の柱49が複数形成されている。そのことで、柱
49の形成部には絶縁性樹脂41は流れ込まず貫通孔4
2が形成される。その結果、図6に示すように、金属板
31上の絶縁性樹脂41には、複数の貫通孔42が形成
される。
More specifically, as shown in FIG.
The metal plate 31 shown in FIG. 5 prepared in the previous step is placed on the lower mold 47. Next, the upper mold 48 shown in FIG. 7B is installed in the lower mold 47 on which the metal plate 31 is installed, the insulating resin 41 is poured, and the inside of the mold is filled with the insulating resin 41. By curing, the insulating resin 41 is formed on the metal plate 31.
Adheres. At this time, as shown in FIG. 1 (B), the through-hole 42 is
A plurality of forming columns 49 are formed. As a result, the insulating resin 41 does not flow into the formation portion of the pillar 49 and the through hole 4
2 are formed. As a result, as shown in FIG. 6, a plurality of through holes 42 are formed in the insulating resin 41 on the metal plate 31.

【0038】尚、図7(A)では、上金型の柱49と金
属細線40が接触したように示されているが、実際は図
1(B)に示したように2者は接触していない。
In FIG. 7A, the column 49 of the upper mold and the thin metal wire 40 are shown as being in contact with each other, but actually, as shown in FIG. 1B, the two are in contact with each other. Absent.

【0039】更に、金属板31表面に被覆された絶縁性
樹脂41の厚さは、パワートランジスタ38の最頂部か
ら約100μm程度が被覆されるように調整されてい
る。この厚みは、強度を考慮して厚くすることも、薄く
することも可能である。
Further, the thickness of the insulating resin 41 coated on the surface of the metal plate 31 is adjusted so as to cover about 100 μm from the top of the power transistor 38. This thickness can be increased or reduced in consideration of strength.

【0040】また、従来は部品のサイズ毎にトランスフ
ァーモールド金型が必要であった。しかし、本発明で
は、トランスファーモールドにより複数のパワートラン
ジスタ38が固着された金属板31に絶縁性樹脂41が
一体にモールドされるため、トランスファーモールド用
の金型は、フレームの大きさに合わせた1組あれば、部
品のサイズに関係なく同じ金型でトランスファーモール
ドすることができる。
Conventionally, a transfer mold has been required for each component size. However, in the present invention, since the insulating resin 41 is integrally molded on the metal plate 31 to which the plurality of power transistors 38 are fixed by transfer molding, the mold for transfer molding has a size corresponding to the size of the frame. With a set, transfer molding can be performed using the same mold regardless of the size of the component.

【0041】次に、図8に示すように、全体を絶縁性樹
脂41で被覆された金属板31の表面から貫通孔42を
介して金属板31をプレスし、ヒートシンク36とエミ
ッタ、ベース取り出し電極37とを分離する工程があ
る。ここで、前工程でハーフプレスされた金属板31、
つまり、ヒートシンク36とエミッタ、ベース取り出し
電極37間の金属板31を除去する工程は、絶縁性樹脂
41に形成された貫通孔42を利用して、絶縁性樹脂4
1の表面から貫通孔42下の金属板31をプレスする工
程である。本発明の実施形態の一例では、図4に示した
ように、貫通孔42の形成された金属板31をプレス台
32に設置し、プレス機に貫通孔42の位置を認識させ
る。そして、貫通孔42を介してパンチにて金属板31
をプレスすることで、前工程で、すでに1/2〜4/5
程度抜き出されている金属板31は完全に抜き落とされ
る。その結果、ヒートシンク36とエミッタ、ベース取
り出し電極37とを分離することができる。
Next, as shown in FIG. 8, the metal plate 31 is pressed through the through hole 42 from the surface of the metal plate 31 entirely covered with the insulating resin 41, and the heat sink 36, the emitter and the base extraction electrode are formed. 37. Here, the metal plate 31 half-pressed in the previous process,
That is, the step of removing the metal plate 31 between the heat sink 36 and the emitter / base extraction electrode 37 is performed by using the insulating resin 4 using the through hole 42 formed in the insulating resin 41.
This is a step of pressing the metal plate 31 below the through-hole 42 from the surface of the metal plate 31. In an example of the embodiment of the present invention, as shown in FIG. 4, the metal plate 31 having the through hole 42 is installed on the press table 32, and the press machine recognizes the position of the through hole 42. Then, the metal plate 31 is punched through the through-hole 42.
By pressing, in the previous process, it is already 1/2 to 4/5
The metal plate 31 that has been extracted to a certain extent is completely removed. As a result, the heat sink 36 can be separated from the emitter and the base extraction electrode 37.

【0042】この金属板31を抜き落とす工程では、金
属板31の裏面から研磨、切削、エッチング、レーザの
金属蒸発等によりヒートシンク36とエミッタ、ベース
取り出し電極37とを分離する工程と比較すると、大幅
に工程も短縮することもでき、また、コストも大幅に削
減することもできる。
In the step of removing the metal plate 31, the heat sink 36, the emitter, and the base extraction electrode 37 are separated from the back surface of the metal plate 31 by polishing, cutting, etching, laser metal evaporation, or the like. In addition, the number of steps can be reduced, and the cost can be significantly reduced.

【0043】次に、図9(A)に示すように、ヒートシ
ンク36とエミッタ、ベース取り出し電極37とに分離
された金属板31の裏面に電極部を形成する工程があ
る。上記した工程により、ヒートシンク36および取り
出し電極37の金属板31の破断面35および裏面には
絶縁性樹脂41は付着しておらず、金属板31が露出し
ている。そこで、例えば、Cuからなる金属板の表面の
酸化を考慮して、また、金属板底面の電極44の形成材
料である半田の溶融性を考慮して、ヒートシンク36お
よび取り出し電極37の金属板の破断面35および裏面
にはAgメッキ、Auメッキ、ニッケルメッキ等が施さ
れる。その後、ヒートシンク36および取り出し電極3
7の金属板31の裏面のみに、例えば、スクリーン印刷
等により半田44を固着させることにより電極部が完成
する。
Next, as shown in FIG. 9A, there is a step of forming an electrode portion on the back surface of the metal plate 31 separated into the heat sink 36, the emitter, and the base extraction electrode 37. By the above-described steps, the insulating resin 41 is not attached to the fracture surface 35 and the back surface of the metal plate 31 of the heat sink 36 and the extraction electrode 37, and the metal plate 31 is exposed. Therefore, for example, in consideration of the oxidation of the surface of the metal plate made of Cu and the melting property of the solder that is the material for forming the electrode 44 on the bottom surface of the metal plate, the heat sink 36 and the extraction electrode 37 are formed of Ag plating, Au plating, nickel plating, or the like is applied to the fracture surface 35 and the back surface. Then, the heat sink 36 and the extraction electrode 3
The electrode portion is completed by fixing the solder 44 to only the rear surface of the metal plate 31 of 7, for example, by screen printing or the like.

【0044】また、別の実施形態としては、図9(B)
に示したように、図8で説明したヒートシンク36とエ
ミッタ、ベース取り出し電極37とを分離する工程にお
いて、金属板31が抜き落とされた後の金属板31の破
断面35および裏面の露出部分を研磨、切削、エッチン
グ等により除去する場合もある。この実施形態では、金
属板31および絶縁性樹脂41が露出した裏面にはレジ
スト43を全体に塗布する。このとき、レジスト43の
厚みは40μm程度になるように形成する。そして、実
装基板上の配線を延在させるための部分であるヒートシ
ンク36とエミッタ、ベース取り出し電極37の裏面の
レジスト43をエッチングにより除去する。その除去さ
れた部分に半田44を固着させることにより電極部が完
成する。
FIG. 9B shows another embodiment.
As shown in FIG. 8, in the step of separating the heat sink 36 from the emitter and base extraction electrode 37 described in FIG. 8, the fractured surface 35 of the metal plate 31 after the metal plate 31 has been removed and the exposed portion of the back surface are removed. It may be removed by polishing, cutting, etching or the like. In this embodiment, a resist 43 is applied to the entire back surface where the metal plate 31 and the insulating resin 41 are exposed. At this time, the resist 43 is formed so as to have a thickness of about 40 μm. Then, the resist 43 on the back surface of the heat sink 36, the emitter, and the base extraction electrode 37, which are the portions for extending the wiring on the mounting board, is removed by etching. The electrode portion is completed by fixing the solder 44 to the removed portion.

【0045】次に、図10(A)に示すように、金属板
31上に形成された複数の半導体装置を各半導体装置毎
に分割して図10(B)に示したような個別の装置を得
ることで、本発明である混成集積回路装置に使用する半
導体装置が完成する。分割にはダイシングブレード45
を用い、金属板31裏面に形成される電極部44を直接
ダイシング機械で認識し、金属板31をダイシングライ
ン46に沿って縦横に一括して切断する。尚、ダイシン
グライン46は隣接する半導体装置のヒートシンク36
とエミッタ、ベース取り出し電極37との間の絶縁性樹
脂層の中心に位置するので、スムーズなダイシングを可
能することができる。
Next, as shown in FIG. 10A, a plurality of semiconductor devices formed on the metal plate 31 are divided into individual semiconductor devices to separate individual devices as shown in FIG. As a result, the semiconductor device used in the hybrid integrated circuit device according to the present invention is completed. Dicing blade 45 for division
Then, the electrode portion 44 formed on the back surface of the metal plate 31 is directly recognized by a dicing machine, and the metal plate 31 is cut vertically and horizontally along a dicing line 46. The dicing line 46 is connected to the heat sink 36 of the adjacent semiconductor device.
Since it is located at the center of the insulating resin layer between the electrode and the emitter and base extraction electrodes 37, smooth dicing can be performed.

【0046】最後に、図2(A)に示した混成集積回路
に、上記したパワートランジスタ内蔵の半導体装置を組
み込むことにより、本発明である混成集積回路装置の製
造方法が完成する。
Finally, by incorporating the above-described semiconductor device with a built-in power transistor into the hybrid integrated circuit shown in FIG. 2A, the method of manufacturing a hybrid integrated circuit device according to the present invention is completed.

【0047】このとき、上記したように、あらかじめパ
ワートランジスタ38、パワートランジスタ38とエミ
ッタ、ベース取り出し電極37とを電気的に接続する金
属細線40等を内蔵した半導体装置を準備しておくこと
により、混成集積回路装置の組み立て工程において、前
記半導体装置をチップマウンター等でダイボンディング
することで金属細線40のワイヤーボンディング工程を
省略し簡素な組み立て工程を実現することができる。
At this time, as described above, by preparing in advance a semiconductor device including the power transistor 38, the thin metal wire 40 for electrically connecting the power transistor 38 to the emitter and the base extraction electrode 37, and the like, In the assembly process of the hybrid integrated circuit device, the semiconductor device is die-bonded with a chip mounter or the like, so that the wire bonding process of the thin metal wires 40 can be omitted and a simple assembly process can be realized.

【0048】尚、本発明の半導体装置の製造方法および
それを用いた混成集積回路装置の製造方法は、上記した
実施の形態に限定されない。例えば、混成集積回路装置
に組み込む半導体装置としてパワーMOSFET、IG
BT、SIT、大電流駆動用のTr、大電流駆動用のI
C(MOS型、BIP型、Bi−CMOS型)メモリ素
子等のように大電流で用いられ、放熱を必要とするパワ
ー半導体素子を用いる場合も上記した実施の形態により
実施することができる。また、上記した半抜き加工によ
り金属板の厚さを調整することで、放熱性をあまり必要
としないセミパワートランジスタ等セミパワー半導体素
子や小信号トランジスタ等の小信号半導体素子を内蔵し
た半導体装置を用いた混成集積回路およびその製造方法
についても実現することができる。その他、本発明の要
旨を逸脱しない範囲で、種々の変更が可能である。
The method of manufacturing a semiconductor device according to the present invention and the method of manufacturing a hybrid integrated circuit device using the same are not limited to the above-described embodiments. For example, as a semiconductor device to be incorporated in a hybrid integrated circuit device, a power MOSFET, an IG
BT, SIT, Tr for driving large current, I for driving large current
The above embodiment can also be applied to a case where a power semiconductor element which is used with a large current and requires heat dissipation, such as a C (MOS, BIP, Bi-CMOS) memory element, is used. In addition, by adjusting the thickness of the metal plate by the half blanking process described above, it is possible to use a semiconductor device incorporating a semi-power semiconductor element such as a semi-power transistor and a small-signal semiconductor element such as a small-signal transistor, which do not require much heat radiation. And a method of manufacturing the same. In addition, various changes can be made without departing from the spirit of the present invention.

【0049】[0049]

【発明の効果】本発明の半導体装置の製造方法によれ
ば、金属板をハーフプレスしてヒートシンクと該ヒート
シンクに近接した位置に配置する取り出し電極とを凸部
とした多数組のユニットを設ける工程と、前記金属板の
前記各ユニットの前記ヒートシンクに半導体素子のベア
チップを固着する工程と、前記金属板の前記各ユニット
の前記半導体素子の電極と前記取り出し電極とを接続す
る工程と、前記金属板の前記各ユニットを絶縁性樹脂で
一体にモールドする工程と、前記絶縁性樹脂の表面から
前記各ユニットの前記ヒートシンクと前記取り出し電極
間の凹部を除去する工程と、前記絶縁性樹脂を切断して
個別の前記ユニットに分離する工程とを具備する。そこ
とにより、前記金属板上に前記半導体素子を内蔵した半
導体装置を一度に大量に形成することができ、製造工程
および製造コストを大幅に改善することができる半導体
装置の製造方法を提供することができる。
According to the method of manufacturing a semiconductor device of the present invention, a step of half-pressing a metal plate to provide a large number of units having a heat sink and an extraction electrode arranged at a position close to the heat sink is formed as a projection. Fixing a bare chip of a semiconductor element to the heat sink of each unit of the metal plate; connecting an electrode of the semiconductor element of each unit of the metal plate to the extraction electrode; A step of integrally molding each unit with an insulating resin, a step of removing a concave portion between the heat sink and the extraction electrode of each unit from a surface of the insulating resin, and cutting the insulating resin. Separating the individual units. Accordingly, it is possible to provide a method of manufacturing a semiconductor device in which a large number of semiconductor devices each having the semiconductor element embedded on the metal plate can be formed at one time, and the manufacturing process and the manufacturing cost can be greatly improved. Can be.

【0050】更に、本発明の半導体装置の製造方法によ
れば、好適には、前記絶縁性樹脂の表面から前記各ユニ
ットの前記ヒートシンクと前記取り出し電極間の凹部を
除去する工程において、前記金属板の前記各ユニットを
絶縁性樹脂で一体にモールドする時に同時に複数の貫通
孔を形成すことで、該貫通孔を介して前記ヒートシンク
と前記取り出し電極間の凹部をプレスすることで抜き落
とすことができる。そのことにより、前記金属板の裏面
から研磨、切削、エッチング、レーザの金属蒸発等によ
り前記ヒートシンクと前記取り出し電極とを分離する工
程と比較すると、大幅に工程も短縮することもでき、ま
た、コストも大幅に削減することもできる。
Further, according to the method of manufacturing a semiconductor device of the present invention, preferably, in the step of removing a concave portion between the heat sink and the extraction electrode of each unit from a surface of the insulating resin, By forming a plurality of through holes at the same time when the respective units are integrally molded with an insulating resin, the unit can be removed by pressing a concave portion between the heat sink and the extraction electrode through the through holes. . As a result, compared with the step of separating the heat sink and the extraction electrode from the back surface of the metal plate by polishing, cutting, etching, laser metal evaporation, and the like, the number of steps can be significantly reduced, and the cost can be reduced. Can also be significantly reduced.

【0051】更に、本発明の半導体装置の製造方法によ
れば、好適には、混成集積回路装置に用いる半導体装置
のトランスファーモールド工程において、金属板上に複
数形成された半導体装置をトランスファーモールドによ
り絶縁性樹脂が一体にモールドするため、トランスファ
ーモールド用の金型は、フレームの大きさに合わせた1
組あれば、半導体装置のサイズに関係なく同じ金型でト
ランスファーモールドすることができるので、大幅なコ
スト削減をすることができる。
Further, according to the method of manufacturing a semiconductor device of the present invention, preferably, in a transfer molding step of a semiconductor device used for a hybrid integrated circuit device, a plurality of semiconductor devices formed on a metal plate are insulated by transfer molding. Since the conductive resin is integrally molded, the mold for transfer molding must be one that matches the size of the frame.
With such a set, transfer molding can be performed using the same mold regardless of the size of the semiconductor device, so that significant cost reduction can be achieved.

【0052】また、本発明の混成集積回路装置の製造方
法によれば、上記したように、準備工程として前記半導
体素子、前記金属細線等を内蔵した半導体装置を準備し
ておくことにより、混成集積回路装置の組み立て工程に
おいて、前記半導体装置をチップマウンター等でダイボ
ンディングすることで前記金属細線のワイヤーボンディ
ング工程や前記半導体素子をダイボンディングする工程
等を省略し簡素な組み立て工程を実現する混成集積回路
装置の製造方法を提供することができる。
Further, according to the method of manufacturing a hybrid integrated circuit device of the present invention, as described above, by preparing a semiconductor device incorporating the semiconductor element, the thin metal wire, and the like as a preparation step, the hybrid integrated circuit device is prepared. In a circuit device assembling process, a hybrid integrated circuit that realizes a simple assembling process by die bonding the semiconductor device with a chip mounter or the like to omit a wire bonding process of the fine metal wire or a die bonding process of the semiconductor element. A method for manufacturing the device can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の混成集積回路装置の(A)断面図
(B)平面図である。
FIG. 1A is a cross-sectional view of a hybrid integrated circuit device of the present invention, and FIG.

【図2】本発明の混成集積回路装置の(A)回路図
(B)断面図である。
2A is a circuit diagram of a hybrid integrated circuit device according to the present invention, and FIG.

【図3】本発明の混成集積回路装置の製造方法を説明す
る図である。
FIG. 3 is a diagram illustrating a method of manufacturing a hybrid integrated circuit device according to the present invention.

【図4】本発明の混成集積回路装置の製造方法を説明す
る図である。
FIG. 4 is a diagram illustrating a method of manufacturing a hybrid integrated circuit device according to the present invention.

【図5】本発明の混成集積回路装置の製造方法を説明す
る図である。
FIG. 5 is a diagram illustrating a method of manufacturing a hybrid integrated circuit device according to the present invention.

【図6】本発明の混成集積回路装置の製造方法を説明す
る図である。
FIG. 6 is a diagram illustrating a method of manufacturing a hybrid integrated circuit device according to the present invention.

【図7】本発明の混成集積回路装置の製造方法を説明す
る図である。
FIG. 7 is a diagram illustrating a method of manufacturing a hybrid integrated circuit device according to the present invention.

【図8】本発明の混成集積回路装置の製造方法を説明す
る図である。
FIG. 8 is a diagram illustrating a method of manufacturing a hybrid integrated circuit device according to the present invention.

【図9】本発明の混成集積回路装置の製造方法を説明す
る図である。
FIG. 9 is a diagram illustrating a method of manufacturing a hybrid integrated circuit device according to the present invention.

【図10】本発明の混成集積回路装置の製造方法を説明
する図である。
FIG. 10 is a diagram illustrating a method of manufacturing a hybrid integrated circuit device according to the present invention.

【図11】従来の混成集積回路装置の回路図である。FIG. 11 is a circuit diagram of a conventional hybrid integrated circuit device.

Claims (25)

【特許請求の範囲】[Claims] 【請求項1】 金属板をハーフプレスしてヒートシンク
と該ヒートシンクに近接した位置に配置する取り出し電
極とを凸部とした多数組のユニットを設ける工程と、 前記金属板の前記各ユニットの前記ヒートシンクに半導
体素子のベアチップを固着する工程と、 前記金属板の前記各ユニットの前記半導体素子の電極と
前記取り出し電極とを接続する工程と、 前記金属板の前記各ユニットを絶縁性樹脂で一体にモー
ルドする工程と、 前記絶縁性樹脂の表面から前記各ユニットの前記ヒート
シンクと前記取り出し電極間の凹部を除去する工程と、 前記絶縁性樹脂を切断して個別の前記ユニットに分離す
る工程とを具備することを特徴とする半導体装置の製造
方法。
A step of half-pressing a metal plate to provide a large number of sets of units each including a heat sink and a take-out electrode disposed at a position close to the heat sink; Fixing the bare chip of the semiconductor element to the metal plate, connecting the electrode of the semiconductor element and the extraction electrode of each unit of the metal plate, and integrally molding each unit of the metal plate with an insulating resin. Removing the concave portion between the heat sink and the extraction electrode of each unit from the surface of the insulating resin; and cutting the insulating resin to separate the unit into individual units. A method for manufacturing a semiconductor device, comprising:
【請求項2】 前記金属板をハーフプレスする工程にお
いて、前記金属板を前記金属板の厚みの1/2〜4/5
程度抜き出すことを特徴とする請求項1記載の半導体装
置の製造方法。
2. In the step of half-pressing the metal plate, the metal plate is を to / of the thickness of the metal plate.
2. The method for manufacturing a semiconductor device according to claim 1, wherein the degree is extracted.
【請求項3】 前記絶縁性樹脂を一体にモールドする工
程において、前記各ユニットの前記ヒートシンクと前記
取り出し電極間の金属板上の前記絶縁性樹脂に複数の貫
通孔を同時に形成することを特徴とする請求項1記載の
半導体装置の製造方法。
3. The method according to claim 2, wherein in the step of integrally molding the insulating resin, a plurality of through holes are simultaneously formed in the insulating resin on the metal plate between the heat sink and the extraction electrode of each unit. The method for manufacturing a semiconductor device according to claim 1.
【請求項4】 前記各ユニットの前記ヒートシンクと前
記取り出し電極間の凹部を除去する工程において、前記
ハーフプレスにより抜き出された前記金属板を前記貫通
孔を介してプレスし前記ヒートシンクと前記取り出し電
極間の前記金属板を取り除くことを特徴とする請求項1
から請求項3のいずれかに記載の半導体装置の製造方
法。
4. In the step of removing a concave portion between the heat sink and the extraction electrode of each unit, the metal plate extracted by the half press is pressed through the through hole to form the heat sink and the extraction electrode. 2. The method according to claim 1, wherein said metal plate is removed.
A method for manufacturing a semiconductor device according to any one of claims 1 to 3.
【請求項5】 前記ヒートシンクおよび前記取り出し電
極は、銅板または銀板で構成されることを特徴とする請
求項1記載の半導体装置の製造方法。
5. The method according to claim 1, wherein the heat sink and the extraction electrode are made of a copper plate or a silver plate.
【請求項6】 前記接続手段はワイヤーボンディングで
形成されることを特徴とする請求項1記載の半導体装置
の製造方法。
6. The method according to claim 1, wherein said connecting means is formed by wire bonding.
【請求項7】 前記半導体素子は、パワー半導体素子、
セミパワー半導体素子または小信号半導体素子のいずれ
かを固着されることを特徴とする請求項1記載の半導体
装置の製造方法。
7. The power semiconductor device, wherein:
2. The method according to claim 1, wherein one of a semi-power semiconductor element and a small signal semiconductor element is fixed.
【請求項8】 金属板をハーフプレスしてヒートシンク
と該ヒートシンクに近接した位置に配置する取り出し電
極とを凸部とした多数組のユニットを設ける工程と、 前記金属板の前記各ユニットの前記ヒートシンクに半導
体素子のベアチップを固着する工程と、 前記金属板の前記各ユニットの前記半導体素子の電極と
前記取り出し電極とを接続する工程と、 前記金属板の前記各ユニットを絶縁性樹脂で一体にモー
ルドする工程と、 前記絶縁性樹脂の表面から前記各ユニットの前記ヒート
シンクと前記取り出し電極の底部を除去する工程と、 前記金属板の裏面から前記各ユニットの前記ヒートシン
クと前記取り出し電極の底部を除去する工程と、 前記絶縁性樹脂を切断して個別の前記ユニットに分離す
る工程とを具備することを特徴とする半導体装置の製造
方法。
8. A step of half-pressing a metal plate to provide a plurality of sets of units each having a convex portion with a heat sink and an extraction electrode arranged at a position close to the heat sink, and the heat sink of each unit of the metal plate Fixing the bare chip of the semiconductor element to the metal plate, connecting the electrode of the semiconductor element and the extraction electrode of each unit of the metal plate, and integrally molding each unit of the metal plate with an insulating resin. Removing the bottom of the heat sink and the extraction electrode of each unit from the surface of the insulating resin; and removing the bottom of the heat sink and the extraction electrode of each unit from the back surface of the metal plate. And a step of cutting the insulating resin to separate into individual units. A method for manufacturing a conductor device.
【請求項9】 前記金属板をハーフプレスする工程にお
いて、前記金属板を前記金属板の厚みの1/2〜4/5
程度抜き出すことを特徴とする請求項8記載の半導体装
置の製造方法。
9. In the step of half-pressing the metal plate, the metal plate is 1 / to 金属 of the thickness of the metal plate.
9. The method for manufacturing a semiconductor device according to claim 8, wherein the degree is extracted.
【請求項10】 前記絶縁性樹脂を一体にモールドする
工程において、前記各ユニットの前記ヒートシンクと前
記取り出し電極間の金属板上の前記絶縁性樹脂に複数の
貫通孔を同時に形成することを特徴とする請求項8記載
の半導体装置の製造方法。
10. In the step of integrally molding the insulating resin, a plurality of through holes are simultaneously formed in the insulating resin on a metal plate between the heat sink and the extraction electrode of each unit. The method for manufacturing a semiconductor device according to claim 8.
【請求項11】 前記各ユニットの前記ヒートシンクと
前記取り出し電極間の凹部を除去する工程は、前記ハー
フプレスにより抜き出された前記金属板を前記貫通孔を
介してプレスし前記ヒートシンクと前記取り出し電極間
の前記金属板を取り除くことを特徴とする請求項8から
請求項10のいずれかに記載の半導体装置の製造方法。
11. The step of removing a concave portion between the heat sink and the extraction electrode of each of the units includes pressing the metal plate extracted by the half press through the through-hole to form the heat sink and the extraction electrode. The method for manufacturing a semiconductor device according to claim 8, wherein the metal plate is removed between the metal plates.
【請求項12】 前記金属板の裏面から前記各ユニット
の前記ヒートシンクと前記取り出し電極の底部を除去す
る工程において、前記金属板を裏面から切削することを
特徴とする請求項8記載の半導体装置の製造方法。
12. The semiconductor device according to claim 8, wherein in the step of removing the bottom of the heat sink and the extraction electrode of each unit from the back surface of the metal plate, the metal plate is cut from the back surface. Production method.
【請求項13】 前記金属板の裏面から前記各ユニット
の前記ヒートシンクと前記取り出し電極間の凹部を除去
する工程において、最初に前記金属板の裏面から切削
し、その後切削面からエッチングすることを特徴とする
請求項8記載の半導体装置の製造方法。
13. The step of removing the concave portion between the heat sink and the extraction electrode of each unit from the back surface of the metal plate, first cutting from the back surface of the metal plate, and thereafter etching from the cut surface. 9. The method for manufacturing a semiconductor device according to claim 8, wherein
【請求項14】 前記ヒートシンクおよび前記取り出し
電極は、銅板または銀板で構成されることを特徴とする
請求項8記載の半導体装置の製造方法。
14. The method according to claim 8, wherein the heat sink and the extraction electrode are formed of a copper plate or a silver plate.
【請求項15】 前記接続手段はワイヤーボンディング
で形成されることを特徴とする請求項8記載の半導体装
置の製造方法。
15. The method according to claim 8, wherein said connecting means is formed by wire bonding.
【請求項16】 前記半導体素子は、パワー半導体素
子、セミパワー半導体素子または小信号半導体素子のい
ずれかを固着されることを特徴とする請求項8記載の半
導体装置の製造方法。
16. The method according to claim 8, wherein the semiconductor element is any one of a power semiconductor element, a semi-power semiconductor element, and a small signal semiconductor element.
【請求項17】 金属板をハーフプレスしてヒートシン
クと該ヒートシンクに近接した位置に配置する取り出し
電極とを凸部とした多数組のユニットを設ける工程と、 前記金属板の前記各ユニットの前記ヒートシンクに半導
体素子のベアチップを固着する工程と、 前記金属板の前記各ユニットの前記半導体素子の電極と
前記取り出し電極とを接続する工程と、 前記金属板の前記各ユニットを絶縁性樹脂で一体にモー
ルドする工程と、 前記絶縁性樹脂の表面から前記各ユニットの前記ヒート
シンクと前記取り出し電極間の凹部を除去する工程と、 前記絶縁性樹脂を切断して個別の前記ユニットに分離す
る工程と、 前記ユニットを複数の導電パターンを形成した実装基板
に組み込む工程とを具備することを特徴とする混成集積
回路装置の製造方法。
17. A step of half-pressing a metal plate to provide a large number of sets of units each including a heat sink and a lead-out electrode disposed in a position close to the heat sink, the unit comprising: Fixing the bare chip of the semiconductor element to the metal plate, connecting the electrode of the semiconductor element and the extraction electrode of each unit of the metal plate, and integrally molding each unit of the metal plate with an insulating resin. Removing the concave portion between the heat sink and the extraction electrode of each unit from the surface of the insulating resin; cutting the insulating resin to separate the unit into individual units; Incorporating a plurality of conductive patterns on a mounting substrate on which a plurality of conductive patterns are formed. Law.
【請求項18】 前記金属板をハーフプレスする工程に
おいて、前記金属板を前記金属板の厚みの1/2〜4/
5程度抜き出すことを特徴とする請求項17記載の混成
集積回路装置の製造方法。
18. The method according to claim 18, wherein in the step of half-pressing the metal plate, the thickness of the metal plate is set to 1/2 to 4 /
18. The method of manufacturing a hybrid integrated circuit device according to claim 17, wherein about five are extracted.
【請求項19】 前記絶縁性樹脂を一体にモールドする
工程において、前記各ユニットの前記ヒートシンクと前
記取り出し電極間の金属板上の前記絶縁性樹脂に複数の
貫通孔を同時に形成することを特徴とする請求項17記
載の混成集積回路装置の製造方法。
19. The method according to claim 19, wherein in the step of integrally molding the insulating resin, a plurality of through holes are simultaneously formed in the insulating resin on the metal plate between the heat sink and the extraction electrode of each unit. 18. The method of manufacturing a hybrid integrated circuit device according to claim 17, wherein
【請求項20】 前記各ユニットの前記ヒートシンクと
前記取り出し電極間の凹部を除去する工程において、前
記ハーフプレスにより抜き出された前記金属板を前記貫
通孔を介してプレスし前記ヒートシンクと前記取り出し
電極間の前記金属板を取り除くことを特徴とする請求項
17から請求項19のいずれかに記載の混成集積回路装
置の製造方法。
20. In the step of removing a concave portion between the heat sink and the extraction electrode of each unit, the metal plate extracted by the half press is pressed through the through hole to form the heat sink and the extraction electrode. 20. The method of manufacturing a hybrid integrated circuit device according to claim 17, wherein said metal plate between said metal plates is removed.
【請求項21】 前記ユニットを複数の導電パターンを
形成した前記実装基板に組み込む工程において、前記ユ
ニットはロウ材を介して前記導電パターンに固着される
ことを特徴とする請求項17記載の混成集積回路装置の
製造方法。
21. The hybrid integrated circuit according to claim 17, wherein in the step of incorporating the unit into the mounting substrate on which a plurality of conductive patterns are formed, the unit is fixed to the conductive pattern via a brazing material. A method for manufacturing a circuit device.
【請求項22】 前記ヒートシンクおよび前記取り出し
電極は、銅板または銀板で構成されることを特徴とする
請求項17記載の混成集積回路装置の製造方法。
22. The method according to claim 17, wherein the heat sink and the extraction electrode are made of a copper plate or a silver plate.
【請求項23】 前記実装基板は表面を絶縁処理した金
属板を用いることを特徴とする請求項17記載の混成集
積回路装置の製造方法。
23. The method for manufacturing a hybrid integrated circuit device according to claim 17, wherein the mounting substrate is a metal plate whose surface is insulated.
【請求項24】 前記接続手段はワイヤーボンディング
で形成されることを特徴とする請求項17記載の混成集
積回路装置の製造方法。
24. The method according to claim 17, wherein said connecting means is formed by wire bonding.
【請求項25】 前記半導体素子は、パワー半導体素
子、セミパワー半導体素子または小信号半導体素子のい
ずれかを固着されることを特徴とする請求項17記載の
混成集積回路装置の製造方法。
25. The method according to claim 17, wherein the semiconductor element is any one of a power semiconductor element, a semi-power semiconductor element, and a small signal semiconductor element.
JP2001074838A 2001-03-15 2001-03-15 Method of manufacturing semiconductor device and method of manufacturing hybrid integrated circuit device using the same Expired - Fee Related JP3475181B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001074838A JP3475181B2 (en) 2001-03-15 2001-03-15 Method of manufacturing semiconductor device and method of manufacturing hybrid integrated circuit device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001074838A JP3475181B2 (en) 2001-03-15 2001-03-15 Method of manufacturing semiconductor device and method of manufacturing hybrid integrated circuit device using the same

Publications (2)

Publication Number Publication Date
JP2002280510A true JP2002280510A (en) 2002-09-27
JP3475181B2 JP3475181B2 (en) 2003-12-08

Family

ID=18932029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001074838A Expired - Fee Related JP3475181B2 (en) 2001-03-15 2001-03-15 Method of manufacturing semiconductor device and method of manufacturing hybrid integrated circuit device using the same

Country Status (1)

Country Link
JP (1) JP3475181B2 (en)

Also Published As

Publication number Publication date
JP3475181B2 (en) 2003-12-08

Similar Documents

Publication Publication Date Title
CN100490140C (en) Double gauge lead frame
US6720207B2 (en) Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
KR101297645B1 (en) Semiconductor die package and method for making the same
CN101207117B (en) System grade encapsulation body and fabrication methods thereof
JP4614586B2 (en) Method for manufacturing hybrid integrated circuit device
JP2001015679A (en) Semiconductor device and manufacture thereof
KR20080031446A (en) Circuit device and method for manufacturing same
JP2002343899A (en) Semiconductor package and substrate therefor
JP3602888B2 (en) Semiconductor device
JPH08306855A (en) Semiconductor package,lead frame,circuit board,metallic moldfor molding semiconductor package,electronic circuit board and manufacture of lead frame
EP1636840B1 (en) Micro lead frame substrate and method for its manufacture
CN113826196A (en) Double-side cooled electronic device
JP3408246B2 (en) Manufacturing method of hybrid integrated circuit device
JP2006237503A (en) Semiconductor device and its manufacturing process
JP3475181B2 (en) Method of manufacturing semiconductor device and method of manufacturing hybrid integrated circuit device using the same
JP4614585B2 (en) Method for manufacturing hybrid integrated circuit device
JP2002237559A (en) Method of manufacturing semiconductor device, and method of manufacturing hybrid integrated circuit device using the same
KR101008534B1 (en) Power semiconductor mudule package and method for fabricating the same
JP4285934B2 (en) Method for manufacturing hybrid integrated circuit device
JP2001127228A (en) Terminal land frame, method of manufacturing the same, resin-sealed semiconductor device and method of manufacturing the same
CN214797334U (en) Semiconductor device with a plurality of transistors
JP2003309239A (en) Semiconductor device and manufacturing method thereof
JP2006013555A (en) Semiconductor device
JP4711483B2 (en) Manufacturing method of semiconductor device
JP4123131B2 (en) Semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070919

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080919

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090919

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees