JP2002280509A - Semiconductor device and method for manufacturing the same - Google Patents
Semiconductor device and method for manufacturing the sameInfo
- Publication number
- JP2002280509A JP2002280509A JP2001073569A JP2001073569A JP2002280509A JP 2002280509 A JP2002280509 A JP 2002280509A JP 2001073569 A JP2001073569 A JP 2001073569A JP 2001073569 A JP2001073569 A JP 2001073569A JP 2002280509 A JP2002280509 A JP 2002280509A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor chip
- lead
- leads
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本願発明は、ワイヤレス構造
を有する樹脂パッケージ型の半導体装置、およびその製
造方法に関する。本明細書でいうワイヤレス構造とは、
半導体装置の構成部品であるリードと半導体チップの電
極とを金線などのワイヤを用いることなく、ハンダを用
いて電気的および機械的に接続した構造を意味してい
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a resin package type semiconductor device having a wireless structure and a method of manufacturing the same. The wireless structure referred to in this specification is:
This means a structure in which leads, which are components of a semiconductor device, and electrodes of a semiconductor chip are electrically and mechanically connected using solder without using wires such as gold wires.
【０００２】[0002]
【従来の技術】従来の半導体装置の一例を図１１に示
す。図示された半導体装置Ｂは、半導体チップ９０と、
この半導体チップ９０をその上下厚み方向において挟み
込む一対のリード９１ａ，９１ｂと、これら一対のリー
ド９１ａ，９１ｂのそれぞれの一部と半導体チップ９０
とを内部に封入する樹脂パッケージ９２とを有してい
る。半導体チップ９０の下面および上面の電極９０ａ，
９０ｂは、ハンダＨ（Ｈａ，Ｈｂ）を介してリード９１
ａ，９１ｂに接合されている。2. Description of the Related Art FIG. 11 shows an example of a conventional semiconductor device. The illustrated semiconductor device B includes a semiconductor chip 90,
A pair of leads 91a, 91b sandwiching the semiconductor chip 90 in the vertical thickness direction, a part of each of the pair of leads 91a, 91b, and the semiconductor chip 90;
And a resin package 92 for enclosing them inside. Electrodes 90a on the lower and upper surfaces of the semiconductor chip 90,
90b is a lead 91 via solder H (Ha, Hb).
a, 91b.
【０００３】このような構成によれば、リード９１ａ，
９１ｂを半導体チップ９０に接触または接近させること
ができる。したがって、半導体チップと各リードとを金
線などのワイヤを用いて電気的に接続する場合よりも、
半導体装置全体のサイズを小さくするのに好適となる。
なお、リード９１ａ，９１ｂのうち、樹脂パッケージ９
２の外部に突出した部分は、面実装用の端子部として利
用される。According to such a configuration, the leads 91a,
91 b can be brought into contact with or close to the semiconductor chip 90. Therefore, compared to the case where the semiconductor chip and each lead are electrically connected using a wire such as a gold wire,
This is suitable for reducing the size of the entire semiconductor device.
Note that, of the leads 91a and 91b, the resin package 9
The portion protruding to the outside of 2 is used as a terminal portion for surface mounting.
【０００４】上記構成の半導体装置Ｂは、たとえば図１
２に示すような工程を経て製造される。図示された工程
においては、銅板などを打ち抜きプレスして形成される
製造用フレーム９１のリード９１a'，９１b'間に半導体
チップ９０を挟み込んだ形態の中間品を作製している。
リード９１a'，９１b'のそれぞれには、ハンダＨを含む
ハンダペーストを塗布しておき、このハンダペーストを
リード９１a'，９１b'と半導体チップ９０との間に介在
させておく。次いで、この中間品を、リフロー炉（図示
略）内に搬入することにより、上記ハンダペーストを加
熱してハンダＨを溶融させる。この溶融後には、上記中
間品をリフロー炉の外部に搬出し、ハンダＨを固化させ
る。その後は、樹脂パッケージ９２の形成工程、および
リード９１a'，９１b'をリード９１ａ，９１ｂとして形
成するための製造用フレーム９１の切断作業を行なう。[0004] The semiconductor device B having the above structure is, for example, shown in FIG.
It is manufactured through the steps shown in FIG. In the illustrated process, an intermediate product in which a semiconductor chip 90 is sandwiched between leads 91a 'and 91b' of a manufacturing frame 91 formed by stamping and pressing a copper plate or the like is manufactured.
A solder paste containing solder H is applied to each of the leads 91a 'and 91b', and this solder paste is interposed between the leads 91a 'and 91b' and the semiconductor chip 90. Next, the intermediate product is carried into a reflow furnace (not shown), whereby the solder paste is heated to melt the solder H. After the melting, the intermediate product is carried out of the reflow furnace, and the solder H is solidified. Thereafter, a step of forming the resin package 92 and a cutting operation of the manufacturing frame 91 for forming the leads 91a 'and 91b' as the leads 91a and 91b are performed.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、上記従
来技術においては、次のような不具合があった。However, the above-mentioned prior art has the following disadvantages.
【０００６】すなわち、従来のハンダＨａ，Ｈｂとして
は、同一成分のものを用いている。また、ハンダの加熱
溶融は、リフロー炉を用いて行なっている。このため、
上記中間品をリフロー炉内から外部に取り出した際の周
辺の温度条件によっては、上側のハンダＨｂの方が下側
のハンダＨａよりも先に固化する場合があった。That is, the same components are used as the conventional solders Ha and Hb. Heat melting of the solder is performed using a reflow furnace. For this reason,
Depending on the surrounding temperature conditions when the intermediate product is taken out of the reflow furnace, the upper solder Hb may be solidified earlier than the lower solder Ha.
【０００７】このような現象を生じたのでは、たとえば
図１３に示すように、半導体チップ９０がハンダＨｂの
固化に伴ってリード９１a'からリード９１b'寄りに浮き
上がってしまう事態を招く。このような浮き上がりは、
半導体チップ９０の電極９０ａとリード９１a'との間に
隙間Ｓを生じさせて、それらの間の導通不良を招く原因
となる。また、上記した浮き上がりは、溶融状態にある
ハンダがリード９１a'の側方に不当に垂れてしまう現象
を引き起し、これが原因となってリード９１a'，９１b'
どうしが上記ハンダを介して電気的に短絡してしまう虞
れもあった。とくに、電極９０ｂが突起状に形成されて
いる場合には、半導体チップ９０が浮き上がったとき
に、この半導体チップ９０が斜めの姿勢になり易く、上
記したような不具合が一層顕著になっていた。When such a phenomenon occurs, for example, as shown in FIG. 13, the semiconductor chip 90 floats from the leads 91a 'to the leads 91b' with the solidification of the solder Hb. Such a lift,
A gap S is generated between the electrode 90a of the semiconductor chip 90 and the lead 91a ', which causes a conduction failure therebetween. Further, the above-mentioned lifting causes a phenomenon that the solder in a molten state is unduly dripped to the side of the lead 91a ', which causes the leads 91a' and 91b '.
There was also a risk that the two would be electrically short-circuited via the solder. In particular, when the electrode 90b is formed in a protruding shape, when the semiconductor chip 90 is lifted, the semiconductor chip 90 tends to be in an oblique posture, and the above-described problem has become more remarkable.
【０００８】本願発明は、このような事情のもとで考え
出されたものであって、ワイヤレス構造を備えた半導体
装置の樹脂パッケージ内における導通不良を適切に防止
することをその課題としている。The present invention has been conceived in view of such circumstances, and has as its object to appropriately prevent conduction failure in a resin package of a semiconductor device having a wireless structure.
【０００９】[0009]
【発明の開示】上記の課題を解決するため、本願発明で
は、次の技術的手段を講じている。DISCLOSURE OF THE INVENTION In order to solve the above problems, the present invention employs the following technical means.
【００１０】本願発明の第１の側面によって提供される
半導体装置の製造方法は、製造用フレームの第１のリー
ド上に半導体チップを搭載した後に、この半導体チップ
上に上記製造用フレームの第２のリードを配置させるこ
とにより、これら第１および第２のリードの間に上記半
導体チップが挟み込まれ、かつ上記第１および第２のリ
ードとこれらに対向する上記半導体チップの第１および
第２の面の電極との間に第１および第２のハンダがそれ
ぞれ介装された中間品を作製する工程と、上記第１およ
び第２のハンダを加熱溶融させてから再固化させるハン
ダ溶融固化工程と、上記第１および第２のリードの一部
と上記半導体チップとを封入する樹脂パッケージを形成
してから、上記第１および第２のリードを上記製造用フ
レームの他の部分から分離する工程と、を有している、
半導体装置の製造方法であって、上記第１のハンダとし
ては、上記第２のハンダよりも融点が高いものを用いる
ことを特徴としている。A method of manufacturing a semiconductor device according to a first aspect of the present invention includes mounting a semiconductor chip on a first lead of a manufacturing frame, and then mounting the second chip of the manufacturing frame on the semiconductor chip. The semiconductor chip is interposed between the first and second leads, and the first and second leads and the first and second semiconductor chips of the semiconductor chip opposed thereto are arranged. A step of producing an intermediate product in which first and second solders are respectively interposed between the surface electrodes and a solder melting and solidifying step of heating and melting the first and second solders and then resolidifying them. Forming a resin package enclosing a part of the first and second leads and the semiconductor chip, and then connecting the first and second leads to another part of the manufacturing frame; Has the steps of al separation, a,
A method of manufacturing a semiconductor device, characterized in that a material having a higher melting point than the second solder is used as the first solder.
【００１１】このような構成によれば、上記第１および
第２のハンダを加熱溶融させた後に、それらをたとえば
自然冷却などによって固化させる際には、上記第１のハ
ンダの方が上記第２のハンダよりも先に固化する。した
がって、従来とは異なり、上記半導体チップが上記第２
のハンダの固化に伴って上記第１のリードから上記第２
のリードに向けて浮き上がってしまう現象を生じないよ
うにすることができる。その結果、導通不良やハンダの
垂れなどが防止された品質の良い半導体装置を効率良く
製造することが可能となる。According to such a configuration, when the first and second solders are heated and melted and then solidified by, for example, natural cooling, the first solder is more likely to be solidified by the second solder. Solidifies before the solder. Therefore, unlike the related art, the semiconductor chip is connected to the second chip.
Of the first lead and the second
The phenomenon of floating toward the lead can be prevented. As a result, it is possible to efficiently manufacture a high-quality semiconductor device in which conduction failure and solder dripping are prevented.
【００１２】本願発明の第２の側面によって提供される
半導体装置の製造方法は、製造用フレームの第１のリー
ド上に半導体チップを搭載した後に、この半導体チップ
上に上記製造用フレームの第２のリードを配置させるこ
とにより、これら第１および第２のリードの間に上記半
導体チップが挟み込まれ、かつ上記第１および第２のリ
ードとこれらに対向する上記半導体チップの第１および
第２の面の電極との間に第１および第２のハンダがそれ
ぞれ介装された中間品を作製する工程と、上記第１およ
び第２のハンダを加熱溶融させてから再固化させるハン
ダ溶融固化工程と、上記第１および第２のリードの一部
と上記半導体チップとを封入する樹脂パッケージを形成
してから、上記第１および第２のリードを上記製造用フ
レームの他の部分から分離する工程と、を有している、
半導体装置の製造方法であって、上記ハンダ溶融固化工
程においては、上記第１のハンダの方が上記第２のハン
ダよりも溶融後の固化が早くなるように、上記第１のハ
ンダに対する加熱を上記第２のハンダに対する加熱より
も先に終了することを特徴としている。According to a method of manufacturing a semiconductor device provided by a second aspect of the present invention, a semiconductor chip is mounted on a first lead of a manufacturing frame, and then the second frame of the manufacturing frame is mounted on the semiconductor chip. The semiconductor chip is interposed between the first and second leads, and the first and second leads and the first and second semiconductor chips of the semiconductor chip opposed thereto are arranged. A step of producing an intermediate product in which first and second solders are respectively interposed between the surface electrodes and a solder melting and solidifying step of heating and melting the first and second solders and then resolidifying them. Forming a resin package enclosing a part of the first and second leads and the semiconductor chip, and then connecting the first and second leads to another part of the manufacturing frame; Has the steps of al separation, a,
In the method for manufacturing a semiconductor device, in the solder melting and solidifying step, heating the first solder is performed so that solidification of the first solder after melting is faster than that of the second solder. The method is characterized in that the heating is completed before the heating of the second solder.
【００１３】このような構成によっても、上記第１およ
び第２のハンダを加熱溶融させた後には、上記第１のハ
ンダの方が上記第２のハンダよりも先に固化する。した
がって、上述した本願発明の第１の側面の場合と同様
に、導通不良やハンダの垂れなどが防止された品質の良
い半導体装置を効率良く製造することができる。According to such a configuration, after the first and second solders are heated and melted, the first solder is solidified before the second solder. Therefore, as in the case of the first aspect of the present invention described above, it is possible to efficiently manufacture a high-quality semiconductor device in which conduction failure, solder dripping, and the like are prevented.
【００１４】本願発明の好ましい実施の形態において
は、上記第１および第２のハンダの加熱は、上記第１お
よび第２のリードにそれぞれ接触させまたは接近させて
設けた第１および第２の加熱手段を用いて行う。[0014] In a preferred embodiment of the present invention, the first and second solders are heated by contacting or approaching the first and second leads, respectively. It is performed using a means.
【００１５】このような構成によれば、上記第１および
第２の加熱手段をともにオンにして、上記第１および第
２のハンダを加熱溶融させた後には、上記第１の加熱手
段を上記第２の加熱手段よりも先にオフすることによ
り、本願発明が意図する作用が得られることとなる。し
たがって、その制御が容易となる。According to such a configuration, after the first and second heating means are both turned on and the first and second solders are heated and melted, the first heating means is turned on by the first heating means. By turning off before the second heating means, the operation intended by the present invention can be obtained. Therefore, the control becomes easy.
【００１６】本願発明の第３の側面によって提供される
半導体装置は、厚み方向に間隔を隔てた第１および第２
の面のそれぞれに電極が設けられている半導体チップ
と、この半導体チップを搭載しており、かつこの半導体
チップの第１の面の電極と第１のハンダを介して接合さ
れている第１のリードと、上記半導体チップの第２の面
の電極に対向しており、かつその電極と第２のハンダを
介して接合されている第２のリードと、上記第１および
第２のリードのそれぞれの一部と上記半導体チップとを
封入する樹脂パッケージと、を具備している、半導体装
置であって、上記第１のハンダは、上記第２のハンダよ
りも融点が高いものとされていることを特徴としてい
る。According to a third aspect of the present invention, there is provided a semiconductor device comprising a first device and a second device which are spaced apart in a thickness direction.
A semiconductor chip provided with electrodes on each of the surfaces, and a first chip mounted with the semiconductor chip and bonded to the electrodes on the first surface of the semiconductor chip via first solder. A lead, a second lead facing the electrode on the second surface of the semiconductor chip, and joined to the electrode via a second solder; and a first lead and a second lead, respectively. And a resin package for encapsulating the semiconductor chip, wherein the first solder has a higher melting point than the second solder. It is characterized by.
【００１７】本願発明の第４の側面によって提供される
半導体装置は、本願発明の第１の側面または第２の側面
によって提供される半導体装置の製造方法を用いて製造
されたことを特徴としている。The semiconductor device provided by the fourth aspect of the present invention is characterized by being manufactured using the method for manufacturing a semiconductor device provided by the first or second aspect of the present invention. .
【００１８】このような構成を有する半導体装置によれ
ば、本願発明の第１の側面または第２の側面について述
べたのと同様な効果が期待できる。According to the semiconductor device having such a configuration, the same effect as that described in the first aspect or the second aspect of the present invention can be expected.
【００１９】本願発明のその他の特徴および利点につい
ては、以下に行う発明の実施の形態の説明から、より明
らかになるであろう。Other features and advantages of the present invention will become more apparent from the following description of embodiments of the present invention.
【００２０】[0020]
【発明の実施の形態】以下、本願発明の好ましい実施の
形態について、図面を参照しつつ具体的に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be specifically described below with reference to the drawings.
【００２１】図１〜図３は、本願発明に係る半導体装置
の一例を示している。本実施形態の半導体装置Ａは、半
導体チップ１と、第１のリード２Ａと、一対の第２のリ
ード２Ｂと、２種類のハンダ３Ａ，３Ｂと、樹脂パッケ
ージ４とを具備して構成されている。1 to 3 show one example of a semiconductor device according to the present invention. The semiconductor device A of the present embodiment includes a semiconductor chip 1, a first lead 2A, a pair of second leads 2B, two types of solders 3A and 3B, and a resin package 4. I have.
【００２２】半導体チップ１は、たとえばトランジスタ
としての機能を発揮し得るように構成されたものであ
り、偏平な直方体状である。ただし、この半導体チップ
１の第１の面１０ａ（下面）には、フラットな電極１１
ａが設けられている。第１の面１０ａに対して厚み方向
に間隔を隔てた第２の面１０ｂ（上面）には、突起状の
２つの電極１１ｂが設けられている。The semiconductor chip 1 is configured so as to exhibit, for example, a function as a transistor, and has a flat rectangular parallelepiped shape. However, a flat electrode 11 is provided on the first surface 10a (lower surface) of the semiconductor chip 1.
a is provided. On the second surface 10b (upper surface) spaced apart from the first surface 10a in the thickness direction, two projecting electrodes 11b are provided.
【００２３】樹脂パッケージ４は、半導体チップ１の全
体ならびに第１および第２のリード２Ａ，２Ｂのそれぞ
れの一部を封止するものであり、その全体形状は直方体
状である。この樹脂パッケージ４は、たとえばエポキシ
樹脂製である。The resin package 4 seals the entire semiconductor chip 1 and a part of each of the first and second leads 2A and 2B, and has a rectangular parallelepiped overall shape. The resin package 4 is made of, for example, an epoxy resin.
【００２４】第１のリード２Ａおよび各第２のリード２
Ｂは、いずれも後述する金属製の製造用フレームＦの一
部を切断することにより形成されたものであり、樹脂パ
ッケージ４の外部に露出し、かつ樹脂パッケージ４の底
面４０ａと略面一の底面を有する面実装用の端子部２０
Ａ，２０Ｂを有している。第１のリード２Ａは、端子部
２０Ａに起立部２１を介して繋がったアイランド部２２
を有しており、このアイランド部２２上に半導体チップ
１が搭載されている。アイランド部２２は、図３によく
表われているように、半導体チップ１よりもかなり大き
なサイズに形成されている。これは、半導体チップ１か
ら発せられる熱を外部に効率良く逃がすのに好適とな
る。各第２のリード２Ｂは、端子部２０Ｂに起立部２３
を介して繋がった板状部２４を有している。この板状部
２４は、半導体チップ１の電極１１Ｂの上方に位置して
おり、この板状部２４とアイランド部２２との間に半導
体チップ１が挟み込まれた恰好となっている。この板状
部２４も、アイランド部２２と同様に、好ましくは、半
導体チップ１から発せられる熱を外部に効率良く逃がす
ことができるように比較的大きなサイズに形成されてい
る。The first lead 2A and each second lead 2
B is formed by cutting a part of a metal manufacturing frame F, which will be described later, and is exposed to the outside of the resin package 4 and substantially flush with the bottom surface 40a of the resin package 4. Surface mounting terminal 20 having a bottom surface
A, 20B. The first lead 2A is connected to an island portion 22 connected to the terminal portion 20A via an upright portion 21.
The semiconductor chip 1 is mounted on the island portion 22. The island portion 22 is formed in a size much larger than the semiconductor chip 1, as is well shown in FIG. This is suitable for efficiently releasing the heat generated from the semiconductor chip 1 to the outside. Each second lead 2B is connected to the upright portion 23 at the terminal portion 20B.
And a plate-shaped portion 24 connected via the. The plate portion 24 is located above the electrode 11 </ b> B of the semiconductor chip 1, and the semiconductor chip 1 is sandwiched between the plate portion 24 and the island portion 22. The plate-shaped portion 24 is preferably formed in a relatively large size, similarly to the island portion 22, so that heat generated from the semiconductor chip 1 can be efficiently released to the outside.
【００２５】ハンダ３Ａ，３Ｂとしては、互いに異なる
融点のものが用いられている。より具体的には、ハンダ
３Ａは、ハンダ３Ｂよりも融点が高くされている。たと
えば、前者としては、融点が２９５°Ｃ程度の鉛リッチ
のものが用いられている一方、後者としては、融点が２
４０〜２５０°Ｃ程度の錫とアンチモンとの合金が用い
られている。As the solders 3A and 3B, those having melting points different from each other are used. More specifically, the melting point of solder 3A is higher than that of solder 3B. For example, as the former, a lead-rich material having a melting point of about 295 ° C. is used, while as the latter, the melting point is 2%.
An alloy of tin and antimony at about 40 to 250 ° C. is used.
【００２６】次に、上記構成の半導体装置Ａの製造方法
の一例について、図４〜図７を参照して説明する。Next, an example of a method of manufacturing the semiconductor device A having the above configuration will be described with reference to FIGS.
【００２７】まず、図４に示すような構造を有する製造
用フレームＦを作製する。この製造用フレームＦは、一
定の厚みを有する銅板に打ち抜き加工を施すことにより
製造されたものであり、一定方向（図面左右方向）に延
びる帯状である。この製造用フレームＦには、所定形状
を有する２種類の開口穴５０ａ，５０ｂがこの製造用フ
レームＦの長手方向に一定ピッチで複数設けられている
ことにより、半導体装置Ａの第１のリード２Ａに対応す
る複数のリード２A'と、一対の第２のリード２Ｂに対応
する一対のリード２B'を備えた複数の可動部５１とが設
けられている。各可動部５１は、開口穴５０ａ，５０ｂ
どうしの間を仕切る一対の仕切部５２によって支持され
ており、後述するように、これらの仕切部５２どうしを
結ぶ所定の中心線Ｌを中心として、リード２A'上に被さ
るように回転させることが可能である。製造用フレーム
Ｆの長手方向に延びる両側縁部５３には、複数の送り穴
５４が一定ピッチで設けられている。製造用フレームＦ
は、図示されていない搬送装置により複数の送り穴５４
を利用してこの製造用フレームＦの長手方向にピッチ送
りされる。First, a manufacturing frame F having a structure as shown in FIG. 4 is manufactured. The manufacturing frame F is manufactured by punching a copper plate having a certain thickness, and has a band shape extending in a certain direction (the left-right direction in the drawing). Since the manufacturing frame F is provided with a plurality of two types of opening holes 50a and 50b having a predetermined shape at a constant pitch in the longitudinal direction of the manufacturing frame F, the first lead 2A of the semiconductor device A is provided. Are provided, and a plurality of movable portions 51 having a pair of leads 2B 'corresponding to the pair of second leads 2B are provided. Each movable part 51 has opening holes 50a, 50b.
It is supported by a pair of partitioning portions 52 that partition between the members, and can be rotated so as to cover the lead 2A ′ about a predetermined center line L connecting these partitioning portions 52 as described later. It is possible. A plurality of feed holes 54 are provided at a constant pitch in both side edges 53 extending in the longitudinal direction of the manufacturing frame F. Manufacturing frame F
Is provided with a plurality of perforations 54 by a transport device (not shown).
And the pitch is fed in the longitudinal direction of the manufacturing frame F.
【００２８】図５に示すように、製造用フレームＦの各
リード２A', ２B'の表面の所定箇所には、ハンダペース
ト３A', ３B'を塗布し、その後半導体チップ１をハンダ
ペースト３A'上に投入する。この投入の際には、各電極
１１ｂを上向きとする。ハンダペースト３A', ３B'は、
ハンダ３Ａ，３Ｂを含有するものである。As shown in FIG. 5, solder pastes 3A 'and 3B' are applied to predetermined positions on the surfaces of the leads 2A 'and 2B' of the manufacturing frame F, and then the semiconductor chip 1 is applied to the solder paste 3A '. Put on top. At this time, each electrode 11b is turned upward. The solder pastes 3A 'and 3B'
It contains solders 3A and 3B.
【００２９】次いで、図６に示すように、各可動部５１
を仕切部５２の中心線Ｌを中心として矢印Ｎａ方向に回
転させることにより、各リード２B'の板状部２４を半導
体チップ１の上方に配置させる。これにより、図７に示
すように、リード２A', ２B'間に半導体チップ１が挟み
込まれ、かつそれらの間にハンダペースト３A', ３B'が
介在された構造をもつ中間品が得られる。Next, as shown in FIG.
Is rotated in the direction of the arrow Na about the center line L of the partition 52, whereby the plate portion 24 of each lead 2B 'is disposed above the semiconductor chip 1. As a result, as shown in FIG. 7, an intermediate product having a structure in which the semiconductor chip 1 is sandwiched between the leads 2A 'and 2B' and the solder pastes 3A 'and 3B' are interposed therebetween is obtained.
【００３０】その後、上記中間品をリフロー炉（図示
略) 内に搬入して、ハンダペースト３A', ３B'に含まれ
ているハンダ３Ａ，３Ｂを加熱溶融させてから、上記リ
フロー炉から取り出すことにより、上記中間品を冷却
（自然冷却）させる。この冷却工程においては、融点の
相違により、ハンダ３Ａの方がハンダ３Ｂよりも先に固
化する。このように、ハンダ３Ａが先に固化すると、半
導体チップ１はリード２A'に対して確実に固着される。
ハンダ３Ｂの固化はその後になされるために、半導体チ
ップ１がハンダ３Ｂの固化に伴ってリード２B'寄りに浮
き上がらないこととなる。また、このように半導体チッ
プ１の浮き上がりが防止されると、たとえばハンダ３Ｂ
の固化過程において半導体チップ１の側方に垂れ流れる
といったことも生じないようにすることができる。Thereafter, the intermediate product is carried into a reflow furnace (not shown), and the solders 3A, 3B contained in the solder pastes 3A ', 3B' are heated and melted, and then taken out from the reflow furnace. Thereby, the intermediate product is cooled (natural cooling). In this cooling step, the solder 3A solidifies before the solder 3B due to the difference in melting points. When the solder 3A solidifies first, the semiconductor chip 1 is securely fixed to the leads 2A '.
Since the solidification of the solder 3B is performed later, the semiconductor chip 1 does not float near the lead 2B 'with the solidification of the solder 3B. Further, when the lifting of the semiconductor chip 1 is prevented in this manner, for example, the solder 3B
In the solidification process of the semiconductor chip 1 can be prevented from flowing down.
【００３１】図面上は省略しているが、ハンダ３Ａ，３
Ｂを固化させた後には、たとえばトランスファ成形法に
より、リード２A', ２B'の一部および半導体チップ１を
取り囲む樹脂パッケージ４を形成する。その後は、製造
用フレームＦに切断加工を施すことにより、製造用フレ
ームＦのリード２A', ２B'をリード２Ａ，２Ｂとして分
離させる。Although omitted in the drawings, the solders 3A, 3
After solidifying B, a resin package 4 surrounding a part of the leads 2A 'and 2B' and the semiconductor chip 1 is formed by, for example, a transfer molding method. Thereafter, by cutting the manufacturing frame F, the leads 2A 'and 2B' of the manufacturing frame F are separated as the leads 2A and 2B.
【００３２】上記一連の工程によれば、図１ないし図３
に示した半導体装置Ａが製造される。既述したように、
上記製造方法によれば、ハンダ３Ａ，３Ｂの溶融固化工
程において、半導体チップ１がリード２Ｂ寄りに浮き上
がることが防止されるとともに、ハンダ３Ａ，３Ｂに不
当な垂れも生じないようにすることができる。したがっ
て、半導体装置Ａは、半導体チップ１とリード２Ａ，２
Ｂとの間に導通不良のない品質の優れたものとなる。According to the above series of steps, FIGS.
Is manufactured. As already mentioned,
According to the above manufacturing method, in the step of melting and solidifying the solders 3A and 3B, the semiconductor chip 1 can be prevented from floating near the leads 2B, and the solders 3A and 3B can be prevented from unduly dripping. . Therefore, the semiconductor device A includes the semiconductor chip 1 and the leads 2A, 2
B and excellent quality without poor conduction.
【００３３】図８は、本願発明に係る半導体装置の製造
方法の他の例を示している。なお、図８以降において
は、上記実施形態と同一または類似の要素には、上記実
施形態と同一の符号を付してある。FIG. 8 shows another example of a method of manufacturing a semiconductor device according to the present invention. Note that, in FIG. 8 and subsequent figures, the same or similar elements as in the above embodiment are denoted by the same reference numerals as in the above embodiment.
【００３４】本実施形態においては、ハンダ３Ｃ，３Ｄ
を加熱溶融させるための手段として、２種類のヒータブ
ロック６Ａ，６Ｂを用いており、この点が上記実施形態
とは相違している。また、ハンダペースト３C', ３D'に
含まれているハンダ３Ｃ，３Ｄは、同一成分（同一融
点) であり、この点においても上記実施形態とは相違し
ている。In this embodiment, the solders 3C, 3D
As a means for heating and melting the heater block, two types of heater blocks 6A and 6B are used, which is different from the above embodiment. The solders 3C and 3D contained in the solder pastes 3C 'and 3D' have the same components (same melting point), and this is also different from the above embodiment.
【００３５】ヒータブロック６Ａ，６Ｂは、たとえば金
属製のブロック本体内に電熱ヒータが内蔵された構造を
有しており、リード２A', ２B'に対して個別に接触また
は接近するように設けられている。本願発明において
は、このようなヒータブロック６Ａ，６Ｂを製造用フレ
ームＦの搬送経路に沿って複数並べて設けることによ
り、製造用フレームＦの複数のリード２A', ２B'に対す
る加熱作業を一斉に行なうようにしてもかまわない。The heater blocks 6A and 6B have a structure in which an electric heater is built in, for example, a metal block main body, and are provided so as to individually contact or approach the leads 2A 'and 2B'. ing. In the present invention, a plurality of such heater blocks 6A and 6B are arranged along the transport path of the manufacturing frame F, so that a plurality of leads 2A 'and 2B' of the manufacturing frame F can be simultaneously heated. It does not matter.
【００３６】本実施形態においては、ヒータブロック６
Ａ，６Ｂを同時に発熱させることにより、ハンダ３Ｃ，
３Ｄを加熱溶融させる。ヒータブロック６Ａ，６Ｂから
発せられた熱は、リード２A', ２B'を伝わってハンダペ
ースト３C', ３D'に到達する。ハンダ３Ｃ，３Ｄがとも
に溶融した後には、まずヒータブロック６Ａの発熱をオ
フにする。これにより、ハンダ３Ｃが固化を開始し、こ
のハンダ３Ｃの固化により半導体チップ１がリード２A'
に対して安定的に固着される。次いで、ハンダ３Ｃが固
化した後にヒータブロック６Ｂの発熱をオフにする。こ
れにより、ハンダ３Ｄの加熱が中止され、ハンダ３Ｄを
先のハンダ３Ｃに引き続いて適切に固化させることがで
きる。In this embodiment, the heater block 6
A and 6B generate heat simultaneously, so that solder 3C,
3D is heated and melted. The heat generated from the heater blocks 6A and 6B travels through the leads 2A 'and 2B' and reaches the solder pastes 3C 'and 3D'. After the solders 3C and 3D are both melted, first, the heat generation of the heater block 6A is turned off. As a result, the solder 3C starts to solidify, and the solidification of the solder 3C causes the semiconductor chip 1 to lead to the leads 2A '.
Stably adhered to. Next, after the solder 3C is solidified, the heat generation of the heater block 6B is turned off. Thereby, the heating of the solder 3D is stopped, and the solder 3D can be appropriately solidified following the previous solder 3C.
【００３７】このような手段によっても、半導体チップ
１がリード２A'からリード２B'寄りに浮き上がらないよ
うにして、電気導通に不具合のない半導体装置を製造す
ることができる。また、本実施形態においては、ハンダ
３Ｃ，３Ｄとしては、同一成分のものを用いることがで
きるために、これらのハンダをスクリーン印刷の手法を
用いて製造用フレームＦに塗布する作業は一括して行な
うことができる。これに対し、成分が異なる２種類のハ
ンダを用いる場合には、それらの塗布作業を２回に分け
て行なう必要ガある。したがって、上記手段によれば、
製造用フレームＦにハンダを塗着する作業も容易化され
る。By such means, the semiconductor chip 1 is prevented from floating from the lead 2A 'to the lead 2B', so that a semiconductor device having no electrical continuity can be manufactured. In the present embodiment, since the same components can be used as the solders 3C and 3D, the work of applying these solders to the manufacturing frame F using a screen printing method is collectively performed. Can do it. On the other hand, when two kinds of solders having different components are used, it is necessary to carry out the coating operation in two times. Therefore, according to the above means,
The work of applying solder to the manufacturing frame F is also facilitated.
【００３８】本願発明の内容は、上述した実施形態に限
定されない。本願発明に係る半導体装置の製造方法の各
作業工程の具体的な構成は、種々に変更自在である。ま
た、本願発明に係る半導体装置の各部の具体的な構成
も、種々に設計変更自在である。The contents of the present invention are not limited to the above embodiment. The specific configuration of each operation step of the method of manufacturing a semiconductor device according to the present invention can be variously changed. Also, the specific configuration of each part of the semiconductor device according to the present invention can be variously changed in design.
【００３９】図８に示した実施形態においては、ハンダ
を加熱溶融させるための手段として、互いに別体に構成
された１組のヒータブロック６Ａ，６Ｂを用いたが、ハ
ンダを加熱溶融させるために利用される加熱手段の具体
的な種類および数は、これに限定されない。たとえば、
本願発明においては、移動自在に設けられた１つの電熱
ヒータを利用し、その輻射熱によってハンダ３Ｃ，３Ｄ
を加熱溶融させた後に、この電熱ヒータをハンダ３Ｃよ
りもハンダ３Ｄ寄りの位置に移動させることにより、ハ
ンダ３Ｄを溶融させたまま、ハンダ３Ｃの温度を低下さ
せ、これによりこのハンダ３Ｃをハンダ３Ｄよりも先に
固化させるといった手段を用いることもできる。In the embodiment shown in FIG. 8, a set of heater blocks 6A and 6B separately formed from each other is used as a means for heating and melting the solder. The specific type and number of heating means used are not limited to this. For example,
In the present invention, one movable electric heater is used, and the radiant heat is applied to the solder 3C, 3D.
After heating and melting the solder 3D, the electric heater is moved to a position closer to the solder 3D than the solder 3C, thereby lowering the temperature of the solder 3C while the solder 3D is being melted. It is also possible to use a means of solidifying before solidifying.
【００４０】本願発明においては、たとえば図９に示す
ように、１つの樹脂パッケージ４内に、複数の半導体チ
ップ１Ａ，１Ｂが封入された構造の半導体装置として構
成することもできる。リード２Ａ，２Ｂの具体的な本数
や配置などもとくに限定されるものではない。In the present invention, as shown in FIG. 9, for example, a semiconductor device having a structure in which a plurality of semiconductor chips 1A and 1B are sealed in one resin package 4 can be provided. The specific number and arrangement of the leads 2A and 2B are not particularly limited.
【００４１】また、本願発明においては、たとえば図１
０（ａ）に示すような構造をもつ半導体装置として構成
することもできる。同図に示す半導体装置においては、
第１および第２のリード２Ｃ，２Ｄのそれぞれの一部の
面２０Ｃ，２０Ｄが、樹脂パッケージ４の底面４０ａか
らそれと略面一状に露出した面実装用の端子部とされて
いる。第１のリード２Ｃは、面２０Ｃを有する板状部２
９に起立部２８を介して繋がったアイランド部２７を有
しており、半導体チップ１の第１の面１０ａの電極１１
ａは、ハンダ３Ａを介してアイランド部２７に接合され
ている。第２のリード２Ｄは、アイランド部２７に対向
する板状であり、半導体チップ１の電極１１ｂはハンダ
３Ｂを介してこの第２のリード２Ｄに接合されている。
このような構成によれば、端子部が樹脂パッケージ４の
外部に突出していないために、半導体装置全体のサイズ
を小さくするのにより好ましくなる。In the present invention, for example, FIG.
A semiconductor device having a structure as shown in FIG. In the semiconductor device shown in FIG.
Partial surfaces 20C and 20D of the first and second leads 2C and 2D serve as surface mounting terminal portions that are exposed from the bottom surface 40a of the resin package 4 substantially flush therewith. The first lead 2C is a plate-like portion 2 having a surface 20C.
9 has an island portion 27 connected via an upright portion 28 to the electrode 11 on the first surface 10 a of the semiconductor chip 1.
a is joined to the island portion 27 via the solder 3A. The second lead 2D has a plate shape facing the island portion 27, and the electrode 11b of the semiconductor chip 1 is joined to the second lead 2D via the solder 3B.
According to such a configuration, since the terminal portions do not protrude outside the resin package 4, it is more preferable to reduce the size of the entire semiconductor device.
【００４２】この半導体装置は、同図（ｂ）に示すよう
に、同図（ａ）に示した姿勢とは上下が逆転した姿勢で
製造される。この場合、ハンダ３Ａの融点がハンダ３Ｂ
の融点よりも高くされていれば、ハンダ３Ａ，３Ｂが加
熱溶融した後には、ハンダ３Ａをハンダ３Ｂよりも先に
固化させることができるために、半導体チップ１が製造
用フレームＦのリード２C'（第１のリード２Ｃに対応）
のアイランド２７からリード２D'（第２のリード２Ｄに
対応）寄りに不当に浮き上がらないようにすることがで
き、本願発明の目的が適切に達成される。The semiconductor device is manufactured in a state in which the semiconductor device is turned upside down from the position shown in FIG. In this case, the melting point of the solder 3A is
Is higher than the melting point of the solder 3A and 3B, the solder 3A can be solidified before the solder 3B after the solder 3A and 3B are heated and melted. (Corresponds to the first lead 2C)
Undesirably floating from the island 27 to the lead 2D '(corresponding to the second lead 2D), the object of the present invention is appropriately achieved.
【００４３】本願発明においては、半導体チップの具体
的な種類なども限定されるものではない。また、製造用
フレームのリードと半導体チップの電極との間にハンダ
を介在させるための手段としては、上記リードにハンダ
ペーストを塗布しておく手段に代えて、上記リードにハ
ンダメッキを施しておく手段、あるいは半導体チップの
電極にハンダメッキを施しておく手段などを採用するこ
ともできる。In the present invention, the specific type of the semiconductor chip is not limited. As means for interposing solder between the lead of the manufacturing frame and the electrode of the semiconductor chip, instead of the means for applying a solder paste to the lead, the lead is plated with solder. It is also possible to employ means or means for applying solder plating to the electrodes of the semiconductor chip.
【図１】本願発明に係る半導体装置の一例を示す断面図
である。FIG. 1 is a sectional view showing an example of a semiconductor device according to the present invention.
【図２】図１に示す半導体装置の樹脂パッケージを透視
した平面図である。FIG. 2 is a plan view seen through a resin package of the semiconductor device shown in FIG. 1;
【図３】図１に示す半導体装置の樹脂パッケージと第２
のリードとを透視した平面図である。FIG. 3 shows a resin package of the semiconductor device shown in FIG.
FIG. 3 is a plan view seen through the lead of FIG.
【図４】図１ないし図３に示す半導体装置の製造に用い
られる製造用フレームの一例を示す要部平面図である。FIG. 4 is a plan view of an essential part showing an example of a manufacturing frame used for manufacturing the semiconductor device shown in FIGS. 1 to 3;
【図５】半導体装置の製造方法の工程の一例を示す要部
平面図である。FIG. 5 is a fragmentary plan view showing an example of a step in a method for manufacturing a semiconductor device.
【図６】半導体装置の製造方法の工程の一例を示す要部
平面図である。FIG. 6 is a fragmentary plan view showing an example of a step in a method for manufacturing a semiconductor device.
【図７】半導体装置の製造方法の工程の一例を示す要部
平面図である。FIG. 7 is a fragmentary plan view showing an example of a step in a method for manufacturing a semiconductor device.
【図８】半導体装置の製造方法の工程の他の例を示す要
部平面図である。FIG. 8 is a main part plan view showing another example of the step of the method for manufacturing the semiconductor device;
【図９】（ａ）は、本願発明に係る半導体装置の他の例
を示す透視平面図であり、（ｂ）は、（ａ）のＩＸ−Ｉ
Ｘ断面図である。9A is a perspective plan view showing another example of the semiconductor device according to the present invention, and FIG. 9B is a IX-I of FIG. 9A.
It is X sectional drawing.
【図１０】（ａ）は、本願発明に係る半導体装置の他の
例を示す断面図であり、（ｂ）は、その製造作業工程の
一例を示す要部断面図である。10A is a cross-sectional view illustrating another example of the semiconductor device according to the present invention, and FIG. 10B is a main-portion cross-sectional view illustrating an example of a manufacturing operation process thereof.
【図１１】従来技術としての半導体装置の一例を示す断
面図である。FIG. 11 is a cross-sectional view illustrating an example of a semiconductor device as a conventional technique.
【図１２】従来技術としての半導体装置の製造工程の一
例を示す要部断面図である。FIG. 12 is a main-portion cross-sectional view showing an example of a manufacturing process of a semiconductor device as a conventional technique.
【図１３】従来技術の作用説明図である。FIG. 13 is a diagram illustrating the operation of the conventional technique.
Ａ 半導体装置 Ｆ 製造用フレーム １ 半導体チップ ２Ａ 第１のリード ２Ｂ 第２のリード ３Ａ，３Ｂ ハンダ（第１および第２のハンダ） ４ 樹脂パッケージ １０ａ 第１の面（半導体チップの） １０ｂ 第２の面（半導体チップの） １１ａ，１１ｂ 電極 Reference Signs List A Semiconductor device F Manufacturing frame 1 Semiconductor chip 2A First lead 2B Second lead 3A, 3B Solder (first and second solder) 4 Resin package 10a First surface (of semiconductor chip) 10b Second Surface (of semiconductor chip) 11a, 11b Electrode
Claims (5)
体チップを搭載した後に、この半導体チップ上に上記製
造用フレームの第２のリードを配置させることにより、
これら第１および第２のリードの間に上記半導体チップ
が挟み込まれ、かつ上記第１および第２のリードとこれ
らに対向する上記半導体チップの第１および第２の面の
電極との間に第１および第２のハンダがそれぞれ介装さ
れた中間品を作製する工程と、 上記第１および第２のハンダを加熱溶融させてから再固
化させるハンダ溶融固化工程と、 上記第１および第２のリードの一部と上記半導体チップ
とを封入する樹脂パッケージを形成してから、上記第１
および第２のリードを上記製造用フレームの他の部分か
ら分離する工程と、 を有している、半導体装置の製造方法であって、 上記第１のハンダとしては、上記第２のハンダよりも融
点が高いものを用いることを特徴とする、半導体装置の
製造方法。1. After mounting a semiconductor chip on a first lead of a manufacturing frame, disposing a second lead of the manufacturing frame on the semiconductor chip.
The semiconductor chip is sandwiched between the first and second leads, and a first chip is interposed between the first and second leads and electrodes on the first and second surfaces of the semiconductor chip facing the first and second leads. A step of producing an intermediate product on which the first and second solders are respectively interposed; a step of melting and solidifying the first and second solders by heating and melting; and a step of melting and solidifying the first and second solders. After forming a resin package for enclosing a part of the lead and the semiconductor chip, the first
And a step of separating the second lead from the other part of the manufacturing frame. A method of manufacturing a semiconductor device, comprising: A method for manufacturing a semiconductor device, characterized by using a material having a high melting point.
体チップを搭載した後に、この半導体チップ上に上記製
造用フレームの第２のリードを配置させることにより、
これら第１および第２のリードの間に上記半導体チップ
が挟み込まれ、かつ上記第１および第２のリードとこれ
らに対向する上記半導体チップの第１および第２の面の
電極との間に第１および第２のハンダがそれぞれ介装さ
れた中間品を作製する工程と、 上記第１および第２のハンダを加熱溶融させてから再固
化させるハンダ溶融固化工程と、 上記第１および第２のリードの一部と上記半導体チップ
とを封入する樹脂パッケージを形成してから、上記第１
および第２のリードを上記製造用フレームの他の部分か
ら分離する工程と、 を有している、半導体装置の製造方法であって、 上記ハンダ溶融固化工程においては、上記第１のハンダ
の方が上記第２のハンダよりも溶融後の固化が早くなる
ように、上記第１のハンダに対する加熱を上記第２のハ
ンダに対する加熱よりも先に終了することを特徴とす
る、半導体装置の製造方法。2. After mounting a semiconductor chip on a first lead of a manufacturing frame, disposing a second lead of the manufacturing frame on the semiconductor chip.
The semiconductor chip is sandwiched between the first and second leads, and a first chip is interposed between the first and second leads and electrodes on the first and second surfaces of the semiconductor chip facing the first and second leads. A step of producing an intermediate product on which the first and second solders are respectively interposed; a step of melting and solidifying the first and second solders by heating and melting; and a step of melting and solidifying the first and second solders. After forming a resin package for enclosing a part of the lead and the semiconductor chip, the first
And a step of separating the second lead from the other part of the manufacturing frame. The method of manufacturing a semiconductor device, comprising: Wherein the heating of the first solder is completed before the heating of the second solder so that the solidification after melting is faster than that of the second solder. .
上記第１および第２のリードにそれぞれ接触させまたは
接近させて設けた第１および第２の加熱手段を用いて行
う、請求項２に記載の半導体装置の製造方法。3. The heating of the first and second solders includes:
3. The method of manufacturing a semiconductor device according to claim 2, wherein the method is performed using first and second heating means provided in contact with or approaching the first and second leads, respectively.
の面のそれぞれに電極が設けられている半導体チップ
と、 この半導体チップを搭載しており、かつこの半導体チッ
プの第１の面の電極と第１のハンダを介して接合されて
いる第１のリードと、 上記半導体チップの第２の面の電極に対向しており、か
つその電極と第２のハンダを介して接合されている第２
のリードと、 上記第１および第２のリードのそれぞれの一部と上記半
導体チップとを封入する樹脂パッケージと、 を具備している、半導体装置であって、 上記第１のハンダは、上記第２のハンダよりも融点が高
いものとされていることを特徴とする、半導体装置。4. A first and a second, spaced apart in the thickness direction.
A semiconductor chip provided with an electrode on each of the surfaces thereof; and a first chip mounted with the semiconductor chip and joined to the electrode on the first surface of the semiconductor chip via a first solder. A second lead facing the lead and an electrode on the second surface of the semiconductor chip and joined to the electrode via a second solder;
And a resin package for enclosing a part of each of the first and second leads and the semiconductor chip, wherein the first solder is 2. A semiconductor device having a higher melting point than the solder of No. 2.
導体装置の製造方法を用いて製造されたことを特徴とす
る、半導体装置。5. A semiconductor device manufactured using the method for manufacturing a semiconductor device according to claim 1. Description:
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001073569A JP2002280509A (en) | 2001-03-15 | 2001-03-15 | Semiconductor device and method for manufacturing the same |
| US09/917,945 US6897567B2 (en) | 2000-07-31 | 2001-07-31 | Method of making wireless semiconductor device, and leadframe used therefor |
| US11/085,116 US7675144B2 (en) | 2000-07-31 | 2005-03-22 | Method of making wireless semiconductor device, and leadframe used therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001073569A JP2002280509A (en) | 2001-03-15 | 2001-03-15 | Semiconductor device and method for manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002280509A true JP2002280509A (en) | 2002-09-27 |
Family
ID=18930977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001073569A Pending JP2002280509A (en) | 2000-07-31 | 2001-03-15 | Semiconductor device and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002280509A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100488489B1 (en) * | 2002-03-07 | 2005-05-11 | 주식회사 케이이씨 | chip size package and its manufacturing method |
| KR100603521B1 (en) | 2004-09-04 | 2006-07-28 | 선문대학교 산학협력단 | Packaging method of a diode |
| US7245004B2 (en) | 2003-05-20 | 2007-07-17 | Rohm Co., Ltd. | Semiconductor device |
| JP2008533722A (en) * | 2005-03-10 | 2008-08-21 | インターナショナル レクティファイアー コーポレイション | Power semiconductor package |
| JP2014192292A (en) * | 2013-03-27 | 2014-10-06 | Rohm Co Ltd | Semiconductor device and semiconductor device manufacturing method |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04276648A (en) * | 1991-03-04 | 1992-10-01 | Rohm Co Ltd | Frame for electronic-component manufacture use; manufacture of electronic component using it; electronic component manufactured by same manufacture |
| JPH06216286A (en) * | 1993-01-20 | 1994-08-05 | Rohm Co Ltd | Lead terminal lapping device for leadframe used for manufacturing semiconductor component |
| JPH08139243A (en) * | 1994-11-07 | 1996-05-31 | Rohm Co Ltd | Manufacture of semiconductor device |
| JP2000082721A (en) * | 1999-09-10 | 2000-03-21 | Hitachi Ltd | Manufacture of semiconductor device |
-
2001
- 2001-03-15 JP JP2001073569A patent/JP2002280509A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04276648A (en) * | 1991-03-04 | 1992-10-01 | Rohm Co Ltd | Frame for electronic-component manufacture use; manufacture of electronic component using it; electronic component manufactured by same manufacture |
| JPH06216286A (en) * | 1993-01-20 | 1994-08-05 | Rohm Co Ltd | Lead terminal lapping device for leadframe used for manufacturing semiconductor component |
| JPH08139243A (en) * | 1994-11-07 | 1996-05-31 | Rohm Co Ltd | Manufacture of semiconductor device |
| JP2000082721A (en) * | 1999-09-10 | 2000-03-21 | Hitachi Ltd | Manufacture of semiconductor device |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100488489B1 (en) * | 2002-03-07 | 2005-05-11 | 주식회사 케이이씨 | chip size package and its manufacturing method |
| US7245004B2 (en) | 2003-05-20 | 2007-07-17 | Rohm Co., Ltd. | Semiconductor device |
| KR100603521B1 (en) | 2004-09-04 | 2006-07-28 | 선문대학교 산학협력단 | Packaging method of a diode |
| JP2008533722A (en) * | 2005-03-10 | 2008-08-21 | インターナショナル レクティファイアー コーポレイション | Power semiconductor package |
| JP2014192292A (en) * | 2013-03-27 | 2014-10-06 | Rohm Co Ltd | Semiconductor device and semiconductor device manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7675144B2 (en) | Method of making wireless semiconductor device, and leadframe used therefor | |
| JP4699353B2 (en) | Alternative FLMP package design and package manufacturing method | |
| US5219794A (en) | Semiconductor integrated circuit device and method of fabricating same | |
| TW200522328A (en) | Semiconductor device and manufacturing method thereof | |
| US9697933B2 (en) | PTC device | |
| CN104011843B (en) | Semiconductor device | |
| JPH06326141A (en) | Base material for semiconductor-chip bonding and solder material for semiconductor-chip bonding as well as manufacture of solder material for semiconductor-chip bonding | |
| JP6641524B1 (en) | Method for manufacturing semiconductor device | |
| JP2002280509A (en) | Semiconductor device and method for manufacturing the same | |
| WO2006077974A1 (en) | Sealing board and method for producing the same | |
| CN104465427B (en) | Encapsulating structure and semiconductor technology | |
| KR20000033885A (en) | Power semiconductor module including metal terminal, method for manufacturing metal terminal of power semiconductor module, and method for manufacturing power semiconductor module | |
| JPH0438859A (en) | Electronic component assembly structure and assembly method | |
| CN104112729B (en) | Method for manufacturing the semiconductor devices with glass substrate | |
| TW475245B (en) | Semiconductor device, external connecting terminal body structure and method for producing semiconductor devices | |
| CN110416101A (en) | Use sintering silver paste as the power module copper sheet welding procedure of bonding agent | |
| JP2003133337A (en) | Semiconductor-mounting structure and semiconductor mounting method | |
| JPH11297729A (en) | Semiconductor package and forming method thereof | |
| JPH11340373A (en) | Thin small-sized plastic molded package | |
| JPH03116838A (en) | Semiconductor integrated circuit device and manufacture thereof | |
| JP3415958B2 (en) | Protrusion electrode formation method | |
| JP3010812B2 (en) | Semiconductor device | |
| TW201929098A (en) | Fabrication method of circuit components for matrix-batch die package for fabricating circuit components in matrix batches with high efficiency and at low cost | |
| KR100461153B1 (en) | a quartz vibrator | |
| KR20030085149A (en) | a quartz vibrator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110329 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111004 |