JP2002268907A - Memory controller - Google Patents

Memory controller

Info

Publication number
JP2002268907A
JP2002268907A JP2001068689A JP2001068689A JP2002268907A JP 2002268907 A JP2002268907 A JP 2002268907A JP 2001068689 A JP2001068689 A JP 2001068689A JP 2001068689 A JP2001068689 A JP 2001068689A JP 2002268907 A JP2002268907 A JP 2002268907A
Authority
JP
Japan
Prior art keywords
program
hardware
flash memory
memory
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001068689A
Other languages
Japanese (ja)
Inventor
Tomoyuki Takahira
知幸 高平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2001068689A priority Critical patent/JP2002268907A/en
Publication of JP2002268907A publication Critical patent/JP2002268907A/en
Pending legal-status Critical Current

Links

Landscapes

  • Stored Programmes (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a memory controller in which work efficiency is improved in the case of rewriting data in a flash memory and also development, management and quality of software are improved. SOLUTION: Initialization of hardware is performed by selection and execution of initialization codes to conform to a kind of the hardware after discriminating the kind of the hardware. In addition, a bootstrap program, the respective initialization codes and a system control program are independently arranged in a flash ROM in their once deletion units.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、第一の記憶領域と
第二、第三の記憶領域がブロック単位に分割され管理さ
れるフラッシュメモリを使用したメモリ制御装置および
メモリ制御方法に関するものであり、組み込み用途のコ
ントローラを実装して、プロセッサによる機器の制御を
おこなう装置全般に好適なメモリ制御装置およびメモリ
制御方法に係る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a memory control device and a memory control method using a flash memory in which a first storage area and second and third storage areas are divided and managed in block units. The present invention relates to a memory control device and a memory control method suitable for a general device in which a controller for embedded use is mounted and a processor controls a device.

【0002】[0002]

【従来の技術】近年、記憶媒体としてフラッシュメモリ
が、多用されるようになってきている。フラッシュメモ
リは、不揮発性メモリでありながら、データの消去、書
き込みが可能であり、情報の更新やプログラムの変更を
容易にできるという利点を有する。その結果、フラッシ
ュメモリの需要は、組み込み機器や携帯電話などの分野
で伸びている。しかしながら、従来、フラッシュメモリ
に書き込みを行う場合には、必ずあらかじめ決められた
容量単位(ブロック)で既存データを消去してから新し
いデータの書き込み制御を行う必要があった。また、フ
ラッシュメモリには、誤消去防止用にロックビット等の
保護ビットやハードウェアによる電気的な保護機構が備
わっていることが多い。そのため、書き換えを行うため
には使用するフラッシュメモリおよびハードウェアに対
応した専用の書き換え制御プログラムが必要であった。
2. Description of the Related Art In recent years, flash memories have been frequently used as storage media. The flash memory has the advantage that, although it is a nonvolatile memory, it can erase and write data, and can easily update information and change programs. As a result, demand for flash memory is growing in fields such as embedded devices and mobile phones. However, conventionally, when writing to a flash memory, it is necessary to control the writing of new data after erasing existing data without fail in a predetermined capacity unit (block). In addition, flash memories are often provided with protection bits such as lock bits for preventing erroneous erasure and electrical protection mechanisms using hardware. Therefore, in order to perform rewriting, a dedicated rewriting control program corresponding to a flash memory and hardware to be used has been required.

【0003】フラッシュメモリの消去および書き込みの
制御プログラムは、フラッシュメモリ自身を記憶媒体と
して使用可能であり、また、他の媒体に入れて使用する
ことも可能である。しかしながら、従来、機器制御用の
システムプログラム等は通常プログラム作成時に1つの
ファイルとして作成されてしまうために、フラッシュメ
モリの性格上、機器制御プログラムや書き込み制御用プ
ログラムの書き換えを行う場合には、ほぼフラッシュメ
モリの全域を消去してからプログラムの書き込みを行う
必要があった。
A control program for erasing and writing a flash memory can use the flash memory itself as a storage medium, and can also be used in another medium. However, conventionally, since a system program for device control and the like are usually created as one file when a program is created, due to the nature of flash memory, when rewriting a device control program or a write control program, it is almost impossible. The program must be written after erasing the entire area of the flash memory.

【0004】従来から、ハードウェア初期化等のプログ
ラムは、それぞれハードウェア専用に独立して作成さ
れ、バイナリコードとしてフラッシュメモリに格納され
ている。そのため、開発時や製品のバリエーションによ
っては、ハードウェア仕様に少々の変更があった際にも
初期化部分の修正が必要となり、また、異なるハードウ
ェアごとに専用のプログラムを作成していた。もっと
も、組み込み系システムにおいては、ハードウェアが若
干異なる場合でも、システム制御プログラムが共通化さ
れて使用されることが多い。しかし、ハードウェア初期
化プログラム部分は他のハードウェア用のプログラムと
共通化できないため、従来、共通化を図る手段として1
つのプログラム中にハードウェア構成を判別して処理を
切り替えるプログラムを作成する必要があった。
[0004] Conventionally, programs for hardware initialization and the like are independently created exclusively for hardware, and stored as binary codes in a flash memory. For this reason, depending on the development and product variations, even if there is a slight change in the hardware specifications, it is necessary to correct the initialization part, and a dedicated program has been created for each different hardware. However, in embedded systems, even when the hardware is slightly different, the system control program is often used in common. However, since the hardware initialization program cannot be shared with programs for other hardware, conventionally, as a means for achieving commonality, 1
It was necessary to create a program that switches the processing by determining the hardware configuration in one program.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、前記フ
ラッシュメモリでは、あらかじめ決められた容量単位で
データの消去および書き込み制御を行う必要があり、上
書きを行うと正しいデータが書き込まれないという問題
があった。
However, in the flash memory, it is necessary to perform data erasure and write control in a predetermined capacity unit, and there is a problem that correct data is not written when overwriting is performed. .

【0006】また、データ書き換え時には、ハードウェ
アに対応した書き換え制御プログラムに書き換えるため
にフラッシュメモリの全域を消去するため、消去を要し
ないデータも消去し、このデータを入力し直す手間がか
かり、書き換え作業が円滑に行われないという問題があ
った。
Also, when rewriting data, the entire area of the flash memory is erased in order to rewrite the data into a rewrite control program corresponding to the hardware. There was a problem that work was not performed smoothly.

【0007】さらに、システム制御プログラムの共通化
を図る手段として煩雑なプログラムソースによって複雑
な処理を行っているため、プログラムの管理、修復が難
しく、フラッシュメモリの品質の保持が困難になる問題
があった。
Further, since complicated processing is performed by a complicated program source as a means for sharing a system control program, there is a problem that it is difficult to manage and restore the program, and it is difficult to maintain the quality of the flash memory. Was.

【0008】本発明は前記の問題点を解決するためにな
されたもので、本発明の目的は大きく分けて2点ある。
The present invention has been made to solve the above-mentioned problems, and the object of the present invention is roughly divided into two points.

【0009】第1点目は、フラッシュメモリに格納され
たプログラムの実行時に、ハードウェア初期化プログラ
ム等のハード依存部分に関して、使用するハードに適応
したバイナリコード部分を選択し、これを実行すること
で、処理の高速化とプログラムの共通化をはかり、開
発、生産等の効率と生産性を向上することである。
First, when a program stored in a flash memory is executed, a binary code portion suitable for the hardware to be used is selected and executed with respect to a hardware-dependent portion such as a hardware initialization program. The purpose of the present invention is to improve the efficiency and productivity of development, production, and the like, by increasing the processing speed and sharing programs.

【0010】第2点目は、ハードウェアに依存するコー
ド部分やシステム制御プログラム部分を分割し、フラッ
シュメモリのブロック単位に合わせて構成し書き込んで
おくことで、書き換え時の失敗や書き換えに時間がかか
る問題を回避させることである。
The second point is that by dividing the code part and the system control program part depending on the hardware, and constructing and writing in accordance with the block unit of the flash memory, failure in rewriting and time for rewriting are reduced. The purpose is to avoid such a problem.

【0011】[0011]

【課題を解決するための手段】[Means for Solving the Problems]

【0012】前記の目的に対応する手段として、請求項
1の発明は、データの書き込みおよび消去がブロック単
位でなされるフラッシュメモリへのデータの書き込みお
よび前記フラッシュメモリからデータの消去を行うメモ
リ制御装置において、書き換えプログラムと、ブートス
トラッププログラムと、ハードウェア初期化プログラム
と、ハードウェアに依存しないシステム制御プログラム
が、前記フラッシュメモリの一度消去単位であるブロッ
クに独立して書き込まれているという特徴を有する。こ
の構成により、ハードウェアに依存するコード部分やシ
ステム制御プログラム部分を分割することができ、消去
および書き込みの対象となるデータを限定することがで
きる。
According to a first aspect of the present invention, there is provided a memory control apparatus for writing data to a flash memory and writing data to and deleting data from the flash memory in which writing and erasing of data are performed in block units. Wherein a rewrite program, a bootstrap program, a hardware initialization program, and a hardware-independent system control program are independently written in a block of the flash memory, which is a once-erased unit. . With this configuration, a code portion and a system control program portion depending on hardware can be divided, and data to be erased and written can be limited.

【0013】請求項2の発明は、ハードウェア初期化プ
ログラムが、オブジェクトコードからなる初期化コード
部を複数有し、前記初期化コード部およびハードウェア
に依存しないシステム制御プログラムが、それぞれフラ
ッシュメモリのブロックサイズごとに配置されたメモリ
制御装置である。また、請求項2の発明は、ブートスト
ラッププログラムの実行によって、初期化されるハード
ウェアの構成が判別され、前記初期化コード部が選定さ
れ、当該ハードウェアに対応するオブジェクトコードが
起動されて、ハードウェアの初期化が行われるメモリ制
御方法でもある。この構成により、フラッシュメモリに
格納されたプログラムの実行時に、ハードウェア初期化
プログラム等のハード依存部分に関して、使用するハー
ドに適応した初期化コード部分を選択し、これを実行す
ることができる。
According to a second aspect of the present invention, the hardware initialization program has a plurality of initialization code sections each composed of an object code, and the initialization code section and a hardware-independent system control program are respectively provided in the flash memory. It is a memory control device arranged for each block size. According to a second aspect of the present invention, a configuration of hardware to be initialized is determined by executing a bootstrap program, the initialization code portion is selected, and an object code corresponding to the hardware is activated, This is also a memory control method in which hardware initialization is performed. With this configuration, when executing a program stored in the flash memory, it is possible to select and execute an initialization code portion suitable for the hardware to be used with respect to a hardware-dependent portion such as a hardware initialization program.

【0014】請求項3の発明は、請求項1または請求項
2記載のメモリ制御装置において、前記フラッシュメモ
リまたは他の記憶媒体からの起動により順次実行される
書き換えプログラムを有することを特徴とする。この構
成により、フラッシュメモリ自体での起動で書き換えが
可能になり、また、他の記憶媒体からの書き換えも可能
になる。
According to a third aspect of the present invention, there is provided the memory control device according to the first or second aspect, further comprising a rewriting program that is sequentially executed by starting from the flash memory or another storage medium. With this configuration, rewriting can be performed by starting the flash memory itself, and rewriting from another storage medium is also possible.

【0015】請求項4の発明は、請求項3のメモリ制御
装置において、前記フラッシュメモリ自身あるいは他の
記憶媒体から起動された前記書き換えプログラムが実行
された場合、書き換えを要する前記ブートストラッププ
ログラム、前記ハードウェア初期化プログラム、あるい
は前記システム制御プログラムが、前記フラッシュメモ
リの任意の該当ブロック単位で消去され、書き換えられ
ることを特徴とする。この構成によって、フラッシュメ
モリのブロック単位に合わせてデータを消去し書き込ん
でおくことができる。
According to a fourth aspect of the present invention, in the memory control device of the third aspect, the bootstrap program which requires rewriting when the rewriting program started from the flash memory itself or another storage medium is executed. A hardware initialization program or the system control program is erased and rewritten in units of any corresponding blocks of the flash memory. With this configuration, data can be erased and written according to the block unit of the flash memory.

【0016】請求項5の発明は、請求項3のメモリ制御
装置において、書き換え対象データに該当するフラッシ
ュメモリのブロックごとのアドレスまたは割付を判別す
るためのヘッダコードが、前記フラッシュメモリのオブ
ジェクトコードに付加され、あるいは埋め込まれている
ことを特徴とする。この構成によって、任意のブロック
に順不同に配置されたオブジェクトコードを請求項3に
おける書き換えプログラムの実行に必要なデータとし
て、それぞれの該当ブロックに書き込むことが可能にな
る。
According to a fifth aspect of the present invention, in the memory control device of the third aspect, a header code for determining an address or allocation of each block of the flash memory corresponding to the data to be rewritten is included in the object code of the flash memory. It is characterized by being added or embedded. With this configuration, it is possible to write the object codes arranged in an arbitrary block in any order as data necessary for executing the rewriting program in each of the corresponding blocks.

【0017】[0017]

【発明の実施の形態】図1〜3は、本発明に係るメモリ
制御装置の位置実施例を示す図である。
1 to 3 show a preferred embodiment of a memory control device according to the present invention.

【0018】図1は、メモリ制御装置を印刷システムに
適用した一例の全体構成を示すブロック図である。コン
トローラはCPU1、フラッシュROM2、RAM3、
および外部I/F4、プリンタ部5によって構成されて
いる。CPU1は、フラッシュROM2よりバイナリコ
ードを読み出し後述するメモリ制御を実行する。RAM
3は、テンポラリのメモリであり、フラッシュROM2
の一部を展開し実行する場合、システムを起動および実
行する場合、この例ではプリンタ部5が構成されている
ので、印刷データの保持する場合に使用される。
FIG. 1 is a block diagram showing an overall configuration of an example in which a memory control device is applied to a printing system. Controllers are CPU1, flash ROM2, RAM3,
And an external I / F 4 and a printer unit 5. The CPU 1 reads a binary code from the flash ROM 2 and executes memory control described later. RAM
Reference numeral 3 denotes a temporary memory, and a flash ROM 2
When a part of is expanded and executed, when the system is started and executed, and in this example, the printer unit 5 is configured, it is used for holding print data.

【0019】図2は本システムにおける処理の流れを示
している。本システムをフラッシュROM2から起動す
る場合には、ブートストラップ部の命令コードがCPU
1によって読み出され、CPU1やASIC他ハードウ
ェアの最低限の設定S1が行われ、次いで、ハードウェ
アの確認S2が行われる。ハードウェアの確認が実施さ
れると、使用すべきハードウェア初期化プログラムが判
定、選択されるS3、S4またはS5。
FIG. 2 shows the flow of processing in this system. When this system is started from the flash ROM 2, the instruction code of the bootstrap unit is
1, the minimum setting S1 of the CPU 1, the ASIC, and other hardware is performed, and then the confirmation S2 of the hardware is performed. When the hardware is confirmed, a hardware initialization program to be used is determined and selected S3, S4 or S5.

【0020】次に、フラッシュROM2に格納されてい
る初期化プログラムの中から該当のコードがRAM3に
展開され、プログラムが実行される。このとき、それぞ
れの初期化プログラムは圧縮されていてもよく、RAM
3展開時に解凍することが可能である。RAM3上で
は、ハードウェア初期化プログラムが高速で実行され、
ハードウェアの初期化や診断が行われる。正常終了時に
はシステム制御プログラムが起動される(S6)。
Next, the corresponding code from the initialization program stored in the flash ROM 2 is expanded in the RAM 3 and the program is executed. At this time, each initialization program may be compressed,
3 It is possible to decompress when developing. On the RAM 3, the hardware initialization program is executed at a high speed,
Initialization and diagnosis of hardware are performed. Upon normal termination, the system control program is started (S6).

【0021】図3は、フラッシュROM2中のオブジェ
クトコードのマッピングを示している。図3に示すよう
に、ハード初期化部1,2,3がブートストラップ部の
後ろに複数書き込まれており、これらはS2でのハード
ウェア判定結果により選択的に起動される。
FIG. 3 shows mapping of object codes in the flash ROM 2. As shown in FIG. 3, a plurality of hardware initialization units 1, 2, and 3 are written after the bootstrap unit, and these are selectively activated based on the hardware determination result in S2.

【0022】ハードウェア初期化部の後ろにはシステム
制御プログラムが書き込まれており、ハードウェア初期
化が終了するとシステム制御プログラムが起動される。
このようにハードウェア初期化部分を共通化した制御装
置を構成することで、ソフトウェア開発や生産、管理上
の複雑さや品質の低下を回避することが可能である。
A system control program is written after the hardware initialization unit, and when the hardware initialization is completed, the system control program is started.
By configuring the control device in which the hardware initialization portion is shared in this way, it is possible to avoid the complexity and quality reduction in software development, production, and management.

【0023】システム制御プログラムのアップデートや
ハードウェア初期化プログラムの修正などフラッシュR
OM2の書き換え時には、書き換え対象となるデータを
用意し、それに該当するフラッシュROM2のアドレス
やサイズチェックサム等をヘッダとして付加しあるいは
埋め込み、フラッシュROM2のブロックごとに消去、
書き込みを行う。これにより必要最低限の消去、書き込
み動作が実現され、作業効率が向上することになる。
The flash R, such as updating the system control program or modifying the hardware initialization program,
When rewriting the OM2, data to be rewritten is prepared, and the corresponding address and size checksum of the flash ROM 2 are added or embedded as a header.
Write. Thereby, the minimum necessary erasing and writing operations are realized, and the working efficiency is improved.

【0024】[0024]

【発明の効果】各請求項の発明によれば、消去および書
き込みを要するデータを必要最小限に抑えるので、デー
タの消去および書き込みに要する時間を短縮し、データ
書き込みの失敗を減少させることができ、生産効率を向
上させることができる。また、書き換えプログラムの共
通化および非共通部分の独立化を図ることができ、ソフ
トウェアの開発、管理および品質の向上を図ることがで
きる。
According to the invention of each claim, since the data required for erasing and writing is minimized, the time required for erasing and writing data can be shortened and the failure of data writing can be reduced. , The production efficiency can be improved. In addition, the rewriting program can be made common and the non-common parts can be made independent, and the development, management, and quality of software can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るメモリ制御装置の実施例の構成図FIG. 1 is a configuration diagram of an embodiment of a memory control device according to the present invention.

【図2】本発明に係るメモリ制御装置の実施例でのフラ
ッシュROMのオブジェクトマッピング
FIG. 2 is an object mapping of a flash ROM in the embodiment of the memory control device according to the present invention;

【図3】本発明に係るメモリ制御装置の実施例でのメモ
リ制御プログラムのフローチャート
FIG. 3 is a flowchart of a memory control program in the embodiment of the memory control device according to the present invention.

【符号の説明】[Explanation of symbols]

1 CPU 2 フラッシュROM 3 RAM 4 外部I/F 5 プリンタ部 1 CPU 2 Flash ROM 3 RAM 4 External I / F 5 Printer

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】データの書き込みおよび消去がブロック単
位でなされるフラッシュメモリへのデータの書き込みお
よび前記フラッシュメモリからデータの消去を行うメモ
リ制御装置において、 書き換えプログラムと、ブートストラッププログラム
と、ハードウェア初期化プログラムと、ハードウェアに
依存しないシステム制御プログラムが、前記フラッシュ
メモリの一度消去単位であるブロックに独立して書き込
まれていることを特徴とするメモリ制御装置。
1. A memory control device for writing and erasing data in a flash memory in which writing and erasing of data are performed in block units and erasing data from the flash memory, comprising: a rewriting program; a bootstrap program; A memory control device characterized in that an encrypted program and a hardware-independent system control program are independently written in a block of the flash memory which is a unit of erasure once.
【請求項2】ハードウェア初期化プログラムは、オブジ
ェクトコードからなる初期化コード部を複数有し、 前記初期化コード部およびハードウェアに依存しないシ
ステム制御プログラムが、それぞれフラッシュメモリの
ブロックサイズごとに配置されたメモリ制御装置であっ
て、 ブートストラッププログラムの実行によって、初期化さ
れるハードウェアの構成が判別され、前記初期化コード
部が選定され、当該ハードウェアに対応するオブジェク
トコードが起動されて、ハードウェアの初期化が行われ
ることを特徴とするメモリ制御装置。
2. The hardware initialization program has a plurality of initialization code sections each composed of an object code, and the initialization code section and a hardware-independent system control program are arranged for each block size of the flash memory. A memory controller that is initialized, a configuration of hardware to be initialized is determined by execution of a bootstrap program, the initialization code portion is selected, and an object code corresponding to the hardware is activated, A memory control device wherein hardware initialization is performed.
【請求項3】請求項1または請求項2記載のメモリ制御
装置において、前記フラッシュメモリまたは他の記憶媒
体からの起動により順次実行される書き換えプログラム
を有することを特徴とするメモリ制御装置。
3. The memory control device according to claim 1, further comprising a rewrite program that is sequentially executed by starting from said flash memory or another storage medium.
【請求項4】請求項3記載のメモリ制御装置において、
前記フラッシュメモリ自身あるいは他の記憶媒体から起
動された前記書き換えプログラムが実行された場合、 書き換えを要する前記ブートストラッププログラム、前
記ハードウェア初期化プログラム、あるいは前記システ
ム制御プログラムが、前記フラッシュメモリの任意の該
当ブロック単位で消去され、書き換えられることを特徴
とするメモリ制御装置。
4. The memory control device according to claim 3, wherein
When the rewriting program started from the flash memory itself or another storage medium is executed, the bootstrap program, the hardware initialization program, or the system control program that requires rewriting may be any of the flash memory. A memory control device characterized by being erased and rewritten in a corresponding block unit.
【請求項5】請求項3記載のメモリ制御装置において、
書き換え対象データに該当するフラッシュメモリのブロ
ックごとのアドレスまたは割付を判別するためのヘッダ
コードが、前記フラッシュメモリのオブジェクトコード
に付加され、あるいは埋め込まれているメモリ制御装
置。
5. The memory control device according to claim 3, wherein
A memory control device in which a header code for determining an address or assignment of each block of a flash memory corresponding to data to be rewritten is added to or embedded in an object code of the flash memory.
JP2001068689A 2001-03-12 2001-03-12 Memory controller Pending JP2002268907A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001068689A JP2002268907A (en) 2001-03-12 2001-03-12 Memory controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001068689A JP2002268907A (en) 2001-03-12 2001-03-12 Memory controller

Publications (1)

Publication Number Publication Date
JP2002268907A true JP2002268907A (en) 2002-09-20

Family

ID=18926839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001068689A Pending JP2002268907A (en) 2001-03-12 2001-03-12 Memory controller

Country Status (1)

Country Link
JP (1) JP2002268907A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006085380A (en) * 2004-09-15 2006-03-30 Toshiba Corp File storage device, program and writing method for non-volatile semiconductor memory
US9128407B2 (en) 2008-09-17 2015-09-08 Ricoh Company, Ltd. Image forming device and computer-readable storage medium

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006085380A (en) * 2004-09-15 2006-03-30 Toshiba Corp File storage device, program and writing method for non-volatile semiconductor memory
US9128407B2 (en) 2008-09-17 2015-09-08 Ricoh Company, Ltd. Image forming device and computer-readable storage medium

Similar Documents

Publication Publication Date Title
US6154808A (en) Method and apparatus for controlling data erase operations of a non-volatile memory device
KR100531192B1 (en) Non-volatile memory control method
US8055859B2 (en) Apparatus and method for providing atomicity with respect to request of write operation for successive sector
US6745278B2 (en) Computer capable of rewriting an area of a non-volatile memory with a boot program during self mode operation of the computer
US6883060B1 (en) Microcomputer provided with flash memory and method of storing program into flash memory
JPH05216780A (en) Method for reloading flash eeprom memory card
JP6447469B2 (en) Rewriting system
CN103339603A (en) Computer reprogramming method, data storage medium and motor vehicle computer
JP2002278850A (en) Semiconductor device
JP2004295589A (en) Controller and method for updating program
JP2002268907A (en) Memory controller
KR20070048384A (en) Method of processing bad block in memory map
JP2007052558A (en) Flash memory rewrite device, flash memory rewrite method and flash memory rewrite program
KR20050011869A (en) Memory device using flash memory and error correction method the same
JP4910402B2 (en) Nonvolatile memory rewriting device and rewriting method
JP4031693B2 (en) Nonvolatile memory and data storage device having the same
JP2007066326A (en) Storage device, data processor and data processing method
JPH11282690A (en) Method for writing control program, information processor and information processing system
JP2002189708A (en) Flash memory mounted type single-chip microcomputer
JP2014112419A (en) Mobile terminal apparatus, software update method, operation control method, and program
JP2005339450A (en) Data management method for flash memory
JP2011108161A (en) Information processor
JP2010039509A (en) Storage device and data write control method
JP3730684B2 (en) Display device for programmable controller and display information writing method thereof
JP2008077220A (en) Object-orientated vehicle controller