JP2002267752A - Time measuring device and distance measuring device - Google Patents

Time measuring device and distance measuring device

Info

Publication number
JP2002267752A
JP2002267752A JP2001072140A JP2001072140A JP2002267752A JP 2002267752 A JP2002267752 A JP 2002267752A JP 2001072140 A JP2001072140 A JP 2001072140A JP 2001072140 A JP2001072140 A JP 2001072140A JP 2002267752 A JP2002267752 A JP 2002267752A
Authority
JP
Japan
Prior art keywords
time
data
distance
measuring device
reference clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001072140A
Other languages
Japanese (ja)
Other versions
JP4374788B2 (en
Inventor
Takamoto Watanabe
高元 渡辺
Katsuhiro Morikawa
勝博 森川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2001072140A priority Critical patent/JP4374788B2/en
Priority to US10/087,758 priority patent/US6771103B2/en
Priority to DE10210000A priority patent/DE10210000B4/en
Publication of JP2002267752A publication Critical patent/JP2002267752A/en
Priority to US10/422,764 priority patent/US6757054B2/en
Application granted granted Critical
Publication of JP4374788B2 publication Critical patent/JP4374788B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Measurement Of Unknown Time Intervals (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Optical Radar Systems And Details Thereof (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a time (distance) measuring device capable of setting a measurable time resolution higher than the time (distance) resolution determined by an operating clock frequency without increasing the operating clock frequency. SOLUTION: This spectrum diffused type distance measuring device comprises a shift clock generation part 20 for generating an 8-phase shift clock having the same period as a reference clock MCK used for emitting a range finding laser beam according to a PN code. The generated 8-phase shift clock is inputted to a latch part 22, whereby the received pulse Pbr of the reflected light from a target is latched at a timing synchronized to each clock. The thus- latched 8 kinds of binary data are inputted to 8 correlators 30, respectively, to calculate the correlation value of the received pulse line with the PN code, whereby the reciprocation time of the range finding laser beam between the device and the target is measured.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、一定周期の基準ク
ロックを用いて、測定開始時刻から、疑似ランダム雑音
符号に基づき生成されたパルス列の入力時刻までの時間
を測定する時間測定装置、及び、この装置を用いて測定
対象物までの距離を測定する距離測定装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a time measuring device for measuring a time from a measurement start time to an input time of a pulse train generated based on a pseudo-random noise code using a reference clock having a constant period, and The present invention relates to a distance measuring device that measures a distance to a measurement target using the device.

【0002】[0002]

【従来の技術】従来より、例えば自動車において、進行
方向前方の対象物(例えば先行車両)までの距離を測定
する距離測定装置として、M系列符号(最大周期符号系
列)等の擬似ランダム雑音符号(以下、PN符号ともい
う)を用いて距離測定を行うスペクトル拡散方式(以
下、SS方式ともいう)の距離測定装置が知られてい
る。
2. Description of the Related Art Conventionally, in a car, for example, a pseudorandom noise code (M-sequence code (maximum period code sequence)) or the like has been used as a distance measuring device for measuring the distance to an object (for example, a preceding vehicle) ahead in the traveling direction. 2. Description of the Related Art A spread-spectrum (hereinafter, also referred to as SS) distance measuring device that performs distance measurement using a PN code is known.

【0003】この種の距離測定装置では、まず、所定ビ
ット長のPN符号により送信用の電磁波を振幅変調し、
これを対象物に向けて送信し、送信した電磁波が対象物
に当たって反射してくる反射波を受信して、電磁波の送
信に用いたPN符号に対応する2値信号を復調する。そ
して、距離測定装置内に組み込まれた時間測定装置(回
路)を用いて、復調した2値信号と電磁波の送信に用い
たPN符号との相関値を求め、この相関値が最大となる
時刻を検出することにより、電磁波が距離測定装置と対
象物との間を往復するのに要した時間を測定し、最後
に、この時間と電磁波の速度(秒速30万km)とから
対象物までの距離を算出する。
In this type of distance measuring device, first, an electromagnetic wave for transmission is amplitude-modulated by a PN code having a predetermined bit length,
This is transmitted toward the target, and the reflected wave is reflected by the transmitted electromagnetic wave hitting the target, and the binary signal corresponding to the PN code used for transmitting the electromagnetic wave is demodulated. Then, a correlation value between the demodulated binary signal and the PN code used for transmitting the electromagnetic wave is obtained by using a time measurement device (circuit) incorporated in the distance measurement device, and the time at which the correlation value becomes maximum is determined. By detecting, the time required for the electromagnetic wave to travel back and forth between the distance measuring device and the object is measured, and finally, the distance from the time and the speed of the electromagnetic wave (300,000 km / s) to the object is measured. Is calculated.

【0004】[0004]

【発明が解決しようとする課題】ところが、こうしたS
S方式の距離測定装置では、時間測定装置を用いて電磁
波の往復時間を測定する際の時間分解能が、PN符号に
対応する2値信号を復調する際のクロック(つまり上記
基準クロック)の周波数で決まり、測定可能な距離分解
能が基準クロックの周波数で制限されてしまうといった
問題があった。
However, such S
In the S type distance measuring device, the time resolution when measuring the round trip time of the electromagnetic wave using the time measuring device is determined by the frequency of the clock (that is, the reference clock) used to demodulate the binary signal corresponding to the PN code. There is a problem that the measurable distance resolution is limited by the frequency of the reference clock.

【0005】例えば、基準クロックの周波数が20MH
zであれば、測定可能な時間分解能は、50nsec.
(=1[sec.]/20×106 )となり、測定可能
な距離分解能は、7.5m(=3×108 [m/se
c.]×50×10−9[sec.]/2)となる)に
制限されてしまう。
For example, when the frequency of the reference clock is 20 MHz
z, the measurable time resolution is 50 nsec.
(= 1 [sec.] / 20 × 10 6 ), and the distance resolution that can be measured is 7.5 m (= 3 × 10 8 [m / sec]).
c. ] × 50 × 10- 9 [sec . / 2)).

【0006】従って、上記従来の距離測定装置におい
て、測定可能な距離分解能を高くするには、基準クロッ
クの周波数を高くする必要があり、このためには、距離
測定装置内に組み込む時間測定装置を、高速動作可能な
回路素子にて構成しなければならず、装置の大型化及び
コストアップを招くといった問題があった。また、回路
素子の高速化にも限界があるため、現在実用可能な最速
の回路素子を用いても、測定可能な時間分解能を高くす
るには限界があった。
Therefore, in the above-mentioned conventional distance measuring device, it is necessary to increase the frequency of the reference clock in order to increase the measurable distance resolution. For this purpose, a time measuring device incorporated in the distance measuring device is required. However, there is a problem that the device must be constituted by a circuit element capable of operating at high speed, which results in an increase in size and cost of the device. In addition, since there is a limit in increasing the speed of circuit elements, there is a limit in increasing the measurable time resolution even with the fastest circuit element that can be used at present.

【0007】一方、こうした問題を解決する技術とし
て、本願出願人は、PN符号により変調した電磁波を送
受信することにより、基準クロックの周波数で決まる時
間分解能で電磁波の送受信に要した時間を測定した後、
1パルス分だけ電磁波を送受信することにより、先に測
定した測定時間の誤差分を、ゲート回路のゲート遅延時
間を用いて測定し、その測定結果を用いて先に測定した
測定時間を補正することで、送信した電磁波が障害物に
当たって反射してくるまでの測定対象時間(延いては測
定対象物までの距離)を、ゲート遅延時間(数nse
c.以下)で決まる高分解能で測定できるようにするこ
とを提案した(特開2000−121726号公報参
照)。
On the other hand, as a technique for solving such a problem, the present applicant transmits and receives an electromagnetic wave modulated by a PN code, and measures the time required for transmitting and receiving the electromagnetic wave with a time resolution determined by the frequency of a reference clock. ,
By transmitting and receiving one pulse of electromagnetic waves, the error of the previously measured measurement time is measured using the gate delay time of the gate circuit, and the previously measured time is corrected using the measurement result. Then, the measurement target time (the distance to the measurement target) until the transmitted electromagnetic wave hits the obstacle and is reflected is determined by the gate delay time (several ns).
c. It has been proposed that measurement can be performed at a high resolution determined by the following (see JP-A-2000-121726).

【0008】しかしながら、上記提案の装置では、基準
クロックを用いた低分解能の時間測定と、ゲート遅延時
間を用いた高分解能の時間測定との2種類の時間測定を
行うことから、時間測定装置として2種類の装置を距離
測定装置内に組み込まなければならず、しかも、その時
間測定は2段階に行われるため、時間測定(延いては距
離測定)に時間がかかるという問題があった。
[0008] However, the proposed device performs two types of time measurement, a low-resolution time measurement using a reference clock and a high-resolution time measurement using a gate delay time. Two types of devices must be incorporated in the distance measuring device, and the time measurement is performed in two stages, so that there is a problem that time measurement (and hence distance measurement) takes time.

【0009】また、距離測定装置においては、測距用の
電磁波として、一般に、レーザ光が使用されるが、この
電磁波を送信するための信号源(一般にレーザダイオー
ド)の駆動回数が増加するため、電磁波送信用の信号源
が発熱等により劣化し易くなるという問題もあった。な
お、この問題を防止するには、放熱用のヒートシンクを
大きくするというような放熱対策を施せばよいが、この
場合、装置の大型化を招き、また、コストアップになる
という問題が生じる。
In a distance measuring device, a laser beam is generally used as an electromagnetic wave for distance measurement. However, since the number of driving of a signal source (generally, a laser diode) for transmitting the electromagnetic wave is increased, There is also a problem that the signal source for transmitting electromagnetic waves is easily deteriorated due to heat generation or the like. In order to prevent this problem, it is only necessary to take measures to dissipate heat such as enlarging the heat sink for heat dissipation. However, in this case, the size of the apparatus is increased and the cost is increased.

【0010】本発明は、こうした問題に鑑みなされたも
のであり、上述したSS方式の時間測定装置において、
時間測定に用いるクロックの周波数を高くすることな
く、測定可能な時間分解能をその周波数で決まる時間分
解能よりも高くすることのできる時間測定装置、及び、
この装置を用いて距離測定を行う距離測定装置を提供す
ることを目的とする。
[0010] The present invention has been made in view of such a problem, and in the above-described SS type time measuring apparatus,
A time measuring device capable of increasing the measurable time resolution to be higher than the time resolution determined by the frequency without increasing the frequency of a clock used for time measurement, and
An object of the present invention is to provide a distance measuring device for performing distance measurement using this device.

【0011】[0011]

【課題を解決するための手段】かかる目的を達成するた
めになされた請求項1に記載の時間測定装置において
は、シフトクロック生成手段が、基準クロックと同一周
期で位相が互いに異なる複数のシフトクロックを生成
し、複数の信号入力手段が、その生成された複数のシフ
トクロックの各々を用いて、疑似ランダム符号に応じて
生成されたパルス列を含む入力信号を2値データとして
順次取り込む。
According to a first aspect of the present invention, there is provided a time measuring apparatus, comprising: a plurality of shift clocks having the same period as a reference clock and different phases from each other; And a plurality of signal input means sequentially takes in, as binary data, an input signal including a pulse train generated according to the pseudo random code, using each of the plurality of generated shift clocks.

【0012】すると、複数の相関手段が、各信号入力手
段が取り込んだ2値データのデータ列とパルス列の生成
に用いられた擬似ランダム符号との相関を夫々演算し、
検出手段が、これら各相関演算手段の演算結果に基づ
き、2値データのデータ列と擬似ランダム符号との相関
が最大となる時刻を、パルス列の入力時刻として検出す
る。
Then, the plurality of correlation means respectively calculate the correlation between the data sequence of the binary data fetched by each signal input means and the pseudo-random code used for generating the pulse train,
The detecting means detects the time at which the correlation between the data string of binary data and the pseudo-random code is maximum as the input time of the pulse train based on the calculation results of the correlation calculating means.

【0013】このため、検出手段にて検出されるパルス
列の入力時刻の時間分解能は、複数のシフトクロックの
位相差に対応することになり、その時間分解能は、測定
対象となるパルス列の周期に同期した基準クロックを用
いてパルス列の入力時刻を検出する従来の時間測定装置
(前述したSS方式の距離測定装置に組み込まれる時間
測定装置)に比べて、高くなる。
For this reason, the time resolution of the input time of the pulse train detected by the detecting means corresponds to the phase difference between the plurality of shift clocks, and the time resolution is synchronized with the period of the pulse train to be measured. It is higher than a conventional time measuring device (a time measuring device incorporated in the above-described SS type distance measuring device) that detects the input time of a pulse train using the reference clock thus set.

【0014】従って、本発明の時間測定装置によれば、
測定開始時刻から疑似ランダム符号に応じて生成された
パルス列の入力時刻までの時間を、基準クロック(シフ
トクロック)の周期で決まる時間分解能よりも高い時間
分解能で測定することができるようになり、この時間測
定装置を用いてSS方式の距離測定装置を構成すれば、
測定可能な距離分解能を高めて、対象物までの距離を高
精度に測定することが可能となる。
Therefore, according to the time measuring device of the present invention,
The time from the measurement start time to the input time of the pulse train generated according to the pseudo random code can be measured with a time resolution higher than the time resolution determined by the cycle of the reference clock (shift clock). If an SS type distance measuring device is configured using a time measuring device,
By increasing the measurable distance resolution, the distance to the object can be measured with high accuracy.

【0015】また、本発明の時間測定装置では、測定可
能な時間分解能がシフトクロック生成手段にて生成され
る各シフトクロックの位相差で決まることから、シフト
クロックの数を多くすればするほど、時間分解能を高く
することができる。よって、本発明の時間測定装置によ
れば、シフトクロックの数によって、測定可能な時間分
解能を任意に設定することができる。
Further, in the time measuring device of the present invention, the time resolution that can be measured is determined by the phase difference between the shift clocks generated by the shift clock generating means, so that as the number of shift clocks increases, the number of shift clocks increases. Time resolution can be increased. Therefore, according to the time measuring device of the present invention, the measurable time resolution can be arbitrarily set according to the number of shift clocks.

【0016】また、シフトクロックの数を増やせば、各
シフトクロックに対応して動作する信号入力手段及び相
関演算手段の数も増えるが、各シフトクロックの周期は
基準クロックと同じであるため、信号入力手段及び相関
演算手段の動作速度は、一つの基準クロックを用いて時
間を測定する場合と同じでよい。よって、測定可能な時
間分解能を高くするために、これら信号入力手段及び相
関演算手段の動作速度を高くする必要はなく、これら各
手段の構成を簡単にして、時間分解能を高くするために
装置全体がコストアップするのを抑えることができる。
Further, if the number of shift clocks is increased, the number of signal input means and correlation calculation means which operate corresponding to each shift clock is also increased. However, since the cycle of each shift clock is the same as the reference clock, the signal The operating speeds of the input means and the correlation operation means may be the same as in the case where time is measured using one reference clock. Therefore, it is not necessary to increase the operation speed of these signal input means and correlation calculation means in order to increase the measurable time resolution. Can be prevented from increasing costs.

【0017】ところで、本発明の時間測定装置は、シフ
トクロック生成手段が生成する複数のシフトクロックの
位相差を時間分解能として時間を測定することから、各
シフトクロックの位相差にばらつきがあると、シフトク
ロックを利用しない従来の時間測定装置よりも高分解能
で時間を測定することはできるものの、得られる時間の
最小単位にばらつきが生じることになる。
By the way, the time measuring device of the present invention measures time using a phase difference between a plurality of shift clocks generated by the shift clock generating means as a time resolution. Although time can be measured with higher resolution than a conventional time measuring device that does not use a shift clock, variations occur in the minimum unit of time that can be obtained.

【0018】このため、常時安定した時間分解能で時間
を測定できるようにするには、請求項2に記載のよう
に、シフトクロック生成手段を、基準クロックの一周期
のn分の1ずつ位相が異なるn個のシフトクロックを生
成するように構成し、信号入力手段及び相関演算手段
を、シフトクロック生成手段にて生成されるシフトクロ
ックの数に対応して、夫々、n個設けるようにするとよ
い。
For this reason, in order to be able to always measure time with a stable time resolution, the shift clock generating means is required to set the shift clock generating means so that the phase is shifted by 1 / n of one cycle of the reference clock. It is preferable to generate n different shift clocks, and to provide n signal input units and n correlation operation units corresponding to the number of shift clocks generated by the shift clock generation unit. .

【0019】一方、入力信号に含まれるパルス列は、擬
似ランダム雑音符号に基づき、基準クロックと同じ一定
周期で生成されたものであることから、入力信号にノイ
ズ等が重畳されていなければ、入力信号のレベルは、シ
フトクロック一周期分の時間単位で反転し、各信号入力
手段からは、何れかの信号入力手段を起点として、同一
の2値データが順に出力されて、各相関演算手段にて演
算される相関値も、何れかの相関演算手段を起点とし
て、順に同一の値に変化することになる。
On the other hand, since the pulse train included in the input signal is generated at the same fixed period as the reference clock based on the pseudo random noise code, if no noise or the like is superimposed on the input signal, Is inverted in units of time corresponding to one cycle of the shift clock, and the same binary data is sequentially output from each signal input means starting from one of the signal input means. The calculated correlation value sequentially changes to the same value starting from one of the correlation calculation means.

【0020】しかし、上述した距離測定装置のように、
入力信号が測定対象物から反射された電磁波を受信した
信号であるような場合には、入力信号にノイズが重畳さ
れることになる。そして、このように入力信号にノイズ
が重畳されると、各信号入力手段から各相関演算手段に
入力される2値データがノイズの影響を受けてばらつ
き、相関演算手段による演算結果もばらついてしまうこ
とになる。尚、この問題は、例えば、対象物との間の距
離が長く、入力信号の信号レベルが小さい場合に、大き
な問題となる。
However, like the distance measuring device described above,
If the input signal is a signal that receives an electromagnetic wave reflected from the object to be measured, noise is superimposed on the input signal. When the noise is superimposed on the input signal in this manner, the binary data input from each signal input unit to each correlation operation unit is affected by the noise and fluctuates, and the calculation results by the correlation operation unit also vary. Will be. This problem becomes a serious problem when, for example, the distance to the object is long and the signal level of the input signal is low.

【0021】そして、このように、各相関演算手段によ
る演算結果にばらつきがあると、検出手段にてパルス列
の入力時刻を正確に検出できず、時間測定精度(延いて
は距離測定精度)が低下する。そこで、このような問題
を防止するには、複数の相関演算手段の夫々を、請求項
3に記載のように構成するとよい。
If there is a variation in the calculation results of the correlation calculation means, the detection means cannot accurately detect the input time of the pulse train, and the time measurement accuracy (and hence the distance measurement accuracy) decreases. I do. Therefore, in order to prevent such a problem, each of the plurality of correlation calculation units may be configured as described in claim 3.

【0022】即ち、請求項3に記載の時間測定装置にお
いて、各相関演算手段は、対応する信号入力手段が用い
るシフトクロックとは位相が最も異なるシフトクロック
により動作する信号入力手段に対応した相関演算手段の
演算結果と、自己の演算結果とを加算することにより演
算結果を平均化する平均化手段を備え、この平均化手段
にて平均化された演算結果を検出手段に出力する。
That is, in the time measuring device according to the third aspect, each of the correlation calculation means is a correlation calculation corresponding to the signal input means operated by the shift clock whose phase is the most different from the shift clock used by the corresponding signal input means. An averaging means is provided for averaging the operation result by adding the operation result of the means and its own operation result, and outputs the operation result averaged by the averaging means to the detection means.

【0023】この結果、各相関演算手段での演算結果
は、他の相関演算手段での演算結果を用いて平均化さ
れ、検出手段に入力される演算結果が、入力信号に重畳
されたノイズの影響を受けて変動するのを抑制できる。
尚、一定周期で変化する2つのクロックの位相差を最大
にするには、その位相差を180度とすればよいことか
ら、請求項3において、信号入力手段が用いるシフトク
ロックに対して位相が最も異なるシフトクロックとして
は、信号入力手段が用いるシフトクロックに対して位相
差が180度若しくは180度に最も近いシフトクロッ
クとすればよい。
As a result, the calculation results of the respective correlation calculation means are averaged using the calculation results of the other correlation calculation means, and the calculation result input to the detection means is calculated based on the noise superimposed on the input signal. Fluctuation due to the influence can be suppressed.
In order to maximize the phase difference between two clocks that change at a constant period, the phase difference may be set to 180 degrees. The most different shift clock may be a shift clock having a phase difference of 180 degrees or the closest to 180 degrees with respect to the shift clock used by the signal input means.

【0024】また、請求項3において、平均化手段が平
均化に用いる他の相関演算手段を上記のように設定する
のは、特定の相関演算手段が入力信号に重畳されたノイ
ズによる影響を受けた際に、そのノイズの影響を最も受
けない相関演算手段は、特定の相関演算手段に対応する
シフトクロックに対して位相が最も異なるシフトクロッ
クに対応した相関演算手段であるためである。
In the third aspect, the other averaging means sets another correlation operation means used for averaging as described above, because the specific correlation operation means is affected by noise superimposed on the input signal. This is because the correlation operation means which is not most affected by the noise when it is used is a correlation operation means corresponding to a shift clock whose phase is the most different from the shift clock corresponding to the specific correlation operation means.

【0025】次に、本発明では、位相が異なる複数のシ
フトクロックで入力信号を取り込む複数の信号入力手段
を設けることにより、各信号入力手段から各相関演算手
段に入力される2値データのサンプリングタイミング
を、各シフトクロックの位相差分だけずらし、このずれ
によって、データ列と擬似ランダム雑音符号との相関が
最も大きくなる時刻を高い時間分解能で検出できるよう
にしているのであるが、信号入力手段から2値データを
受けて相関演算を行う相関演算手段は、各シフトクロッ
クに同期して動作する必要はなく、各シフトクロックと
周期が同じ共通の基準クロックで動作するようにしても
よい。
Next, in the present invention, by providing a plurality of signal input means for taking in input signals with a plurality of shift clocks having different phases, sampling of binary data input from each signal input means to each correlation operation means is provided. The timing is shifted by the phase difference of each shift clock, and the time at which the correlation between the data sequence and the pseudo-random noise code becomes maximum can be detected with high time resolution by this shift. The correlation operation means for performing the correlation operation upon receiving the binary data does not need to operate in synchronization with each shift clock, and may operate on a common reference clock having the same cycle as each shift clock.

【0026】つまり、各信号入力手段から出力される2
値データを、各シフトクロックと周期が同じ共通の基準
クロックでラッチし、これを各相関演算手段に入力し
て、各相関演算手段を共通の基準クロックで動作させる
ようにしても、各相関演算手段で得られる演算結果は同
じである。
That is, the output from each signal input means 2
Even if the value data is latched by a common reference clock having the same cycle as each shift clock and input to each correlation operation means, each correlation operation means is operated by a common reference clock. The operation results obtained by the means are the same.

【0027】また、各相関演算手段を共通クロックで同
時に動作させれば、各相関演算手段から検出手段への演
算結果の出力タイミングも同じになることから、検出手
段の動作タイミングも共通の基準クロックに同期させれ
ばよいことになる。従って、本発明の時間測定装置を実
際に構成する際には、請求項4に記載のように、各信号
入力手段が取り込んだ2値データを共通の基準クロック
でサンプリングして各相関演算手段へ入力する信号同期
手段を設け、各相関演算手段及び検出手段が、その共通
の基準クロックで動作するように構成してもよい。
Further, if each correlation operation means is operated simultaneously with a common clock, the output timing of the operation result from each correlation operation means to the detection means becomes the same. Should be synchronized. Therefore, when actually configuring the time measuring device of the present invention, the binary data taken in by each signal input means is sampled by a common reference clock and sent to each correlation calculating means. An input signal synchronizing means may be provided so that each correlation calculating means and detecting means operate on the common reference clock.

【0028】そして、このようにすれば、各相関演算手
段に、対応する信号入力手段と同じシフトクロックを供
給する必要がないので、時間測定装置をプリント基板等
に実際に組み付ける際の配線を少なくして、装置の小型
化を図ることができる。一方、検出手段としては、複数
の相関演算手段の演算結果から、データ列と擬似ランダ
ム雑音符号との相関が最大となったピーク時刻を、パル
ス列の入力時刻時刻として検出するようにしてもよい
が、実際にピーク時刻を検出するには、各相関演算手段
の演算結果を時系列データとして複数サンプリングし、
その中から相関値が最大となるタイミングを検出しなけ
ればならないことから、検出タイミングが遅れることに
なる。
With this arrangement, it is not necessary to supply the same shift clock to each of the correlation operation means as the corresponding signal input means, so that the wiring when the time measuring device is actually assembled on a printed circuit board or the like is reduced. Thus, the size of the device can be reduced. On the other hand, the detection means may detect the peak time at which the correlation between the data sequence and the pseudo random noise code becomes maximum from the calculation results of the plurality of correlation calculation means as the input time of the pulse sequence. In order to actually detect the peak time, the calculation result of each correlation calculation unit is sampled as time series data,
Since the timing at which the correlation value becomes maximum must be detected from among them, the detection timing is delayed.

【0029】このため、本発明の時間測定装置を実際に
車両に搭載して、先行車両との距離を測定したり、障害
物を検出するのに使用する場合には、時間をより早く検
出できるようにするために、検出手段を、請求項5に記
載のように構成するとよい。即ち、請求項5に記載の時
間測定装置において、検出手段は、各相関演算手段の演
算結果のいずれかが予め設定されたしきい値を越えた時
刻と、このしきい値を越えた演算結果を出力している相
関演算手段に対応するシフトクロックの基準クロックか
らのずれに基づき、パルス列の入力時刻を検出する。
Therefore, when the time measuring device of the present invention is actually mounted on a vehicle to measure the distance from a preceding vehicle or to detect an obstacle, the time can be detected earlier. To achieve this, the detecting means may be configured as described in claim 5. That is, in the time measuring device according to claim 5, the detecting means includes a time when one of the calculation results of each correlation calculating means exceeds a predetermined threshold value, and a calculation result when the calculation result exceeds the threshold value. The input time of the pulse train is detected based on the shift of the shift clock from the reference clock corresponding to the correlation calculating means that outputs the pulse signal.

【0030】このため、請求項5に記載の装置において
は、各相関演算手段の演算結果の何れかがしきい値を越
えたタイミング(換言すれば上記ピーク時刻)で、パル
ス列の入力時刻を速やかに検出することができるように
なり、その検出タイミングが遅れるのを防止できる。
Therefore, in the apparatus according to the fifth aspect, the input time of the pulse train is quickly increased at a timing when one of the calculation results of the correlation calculation means exceeds the threshold value (in other words, the peak time). , And the detection timing can be prevented from being delayed.

【0031】尚、このようにした場合、各相関演算手段
の演算結果の内、複数の演算結果が同時にしきい値を越
えることがあるので、請求項5に記載の時間測定装置
は、更に、請求項6に記載のように、検出手段にてパル
ス列の入力時刻が複数同時に検出された際に、複数の入
力時刻の内の最も早い入力時刻を選択する選択手段を設
けるようにするとよい。
In this case, a plurality of calculation results among the calculation results of the correlation calculation means may exceed the threshold value at the same time. As described in claim 6, when a plurality of input times of the pulse train are simultaneously detected by the detecting means, a selecting means for selecting the earliest input time among the plurality of input times may be provided.

【0032】つまり、このようにすれば、検出手段にて
同じ動作タイミングで検出された複数の入力時刻の内、
最も早い入力時刻がパルス列の入力時刻とされるので、
当該時間測定装置を車両の距離測定装置に適用した際の
安全性を向上することができる。
That is, according to this configuration, of the plurality of input times detected by the detecting means at the same operation timing,
Since the earliest input time is the input time of the pulse train,
It is possible to improve safety when the time measuring device is applied to a vehicle distance measuring device.

【0033】一方、請求項7に記載の発明は、基準クロ
ックに同期して所定ビット長の擬似ランダム雑音符号に
対応したパルス列を発生するパルス列発生手段と、パル
ス発生手段が発生したパルス列にて変調した電磁波を送
信する送信手段と、送信手段が送信した電磁波が測定対
象物に当たって反射してくる反射波を受信し、パルス列
を復元する受信手段と、受信手段にて復元されたパルス
列とパルス列発生手段がパルス列の発生に用いた疑似ラ
ンダム雑音符号とに基づき、送信手段が電磁波の送信を
開始してから反射波を受信するまでの時間を測定する時
間測定手段と、この時間測定手段にて測定された時間に
基づき測定対象物までの距離を演算する距離演算手段と
を備えたスペクトラム拡散方式(SS方式)の距離測定
装置に関するものである。
On the other hand, the invention according to claim 7 is a pulse train generating means for generating a pulse train corresponding to a pseudo-random noise code having a predetermined bit length in synchronization with a reference clock, and modulating by a pulse train generated by the pulse generating means. Transmitting means for transmitting the reflected electromagnetic wave, receiving means for receiving a reflected wave of the electromagnetic wave transmitted from the transmitting means and being reflected by the object to be measured, and restoring a pulse train; and a pulse train and a pulse train generating means restored by the receiving means. Based on the pseudo random noise code used to generate the pulse train, the time measuring means for measuring the time from when the transmitting means starts transmitting the electromagnetic wave to when the reflected wave is received, and the time measuring means for measuring the time. And a distance calculating means for calculating a distance to an object to be measured based on a measured time, and a distance measuring apparatus of a spread spectrum method (SS method). A.

【0034】そして、この距離測定装置においては、時
間測定手段として、上述した請求項1〜請求項6いずれ
か記載の時間測定装置を用いることから、距離測定に用
いる基準クロックの周波数を高くすることなく、測距用
電磁波の送受信に要した時間(延いては、測定対象物ま
での距離)を、高分解能で測定できることになる。
In this distance measuring device, since the time measuring device according to any one of claims 1 to 6 is used as the time measuring means, the frequency of the reference clock used for distance measurement is increased. In other words, the time required for transmitting and receiving the electromagnetic waves for distance measurement (and hence the distance to the object to be measured) can be measured with high resolution.

【0035】よって、この距離測定装置によれば、自動
車等の移動体に搭載して、測距の精度・速度が要求され
る障害物検出或いは前方車両に対する自動追尾用のレー
ダ装置として利用すれば、優れた効果を発揮できる。つ
まり、本発明(請求項1〜請求項6)の時間測定装置
は、測定可能な時間分解能を高くするために、基準クロ
ックの周波数を高くする必要がないので、請求項7に記
載の距離測定装置によれば、装置の大型化を招くことな
く、高分解能で距離測定が可能な距離測定装置を実現で
き、小型化が要求される車載用のレーダ装置に適した距
離測定装置となり得るのである。
Therefore, according to this distance measuring device, if it is mounted on a moving object such as an automobile and used as a radar device for detecting an obstacle requiring accuracy and speed of distance measurement or for automatically tracking a preceding vehicle. , Can exert excellent effects. That is, the time measuring device of the present invention (claims 1 to 6) does not need to increase the frequency of the reference clock in order to increase the measurable time resolution. According to the device, it is possible to realize a distance measuring device capable of measuring distance with high resolution without increasing the size of the device, and it can be a distance measuring device suitable for an in-vehicle radar device requiring miniaturization. .

【0036】ところで、このように、本発明(請求項1
〜請求項6)の時間測定装置を距離測定装置に適用する
場合、距離演算手段としては、距離測定一回当たりにパ
ルス列発生手段から1回だけパルス列を発生させ、その
パルス列にて変調した電磁波が測定対象物に当たって反
射してくるまでの時間を時間測定装置にて測定すること
により、測定対象物までの距離を測定するようにしても
よいが、より好ましくは、請求項8に記載のように構成
するとよい。
As described above, according to the present invention (claim 1)
When the time measuring device of the present invention is applied to a distance measuring device, the distance calculating means generates a pulse train only once from the pulse train generating means for each distance measurement, and an electromagnetic wave modulated by the pulse train is used. By measuring the time until the light hits the object to be reflected by the time measuring device, the distance to the object to be measured may be measured, but more preferably, as described in claim 8 It is good to configure.

【0037】即ち、請求項8に記載の距離測定装置にお
いて、距離演算手段は、距離測定一回当たりにパルス列
発生手段から複数回パルス列を発生させ、そのパルス列
の発生に伴い時間測定手段にて測定される複数の時間デ
ータを順次取り込み、その取り込んだ複数の時間データ
の平均値から、測定対象物までの距離を演算する。
That is, in the distance measuring device according to claim 8, the distance calculating means generates a pulse train a plurality of times from the pulse train generating means for each distance measurement, and measures the time by the time measuring means with the generation of the pulse train. A plurality of pieces of time data are sequentially fetched, and a distance to the object to be measured is calculated from an average value of the plurality of fetched time data.

【0038】このため、請求項8に記載の距離測定装置
によれば、パルス列発生手段からパルス列を1回発生さ
せることにより測定した時間(距離)がノイズ等の影響
を受けて真値からずれたとしても、複数回の測定結果を
平均化することにより、時間(距離)の測定精度を高く
することができ、しかも、測定結果の分解能は、平均化
により更に高められるので、測定対象物までの距離をよ
り高精度に測定することができるようになる。
For this reason, according to the distance measuring device of the present invention, the time (distance) measured by generating a pulse train once from the pulse train generating means is deviated from the true value due to the influence of noise or the like. Also, by averaging the measurement results of a plurality of times, the accuracy of time (distance) measurement can be increased, and the resolution of the measurement results can be further increased by averaging. The distance can be measured with higher accuracy.

【0039】尚、距離測定装置を請求項8に記載のよう
に構成した場合、時間測定装置による測定結果が他の測
定結果から大きくずれていれば、その測定結果は、ノイ
ズの影響を受けていると考えられることから、より好ま
しくは、距離演算手段を、請求項9に記載のように構成
するとよい。
In the case where the distance measuring device is configured as described in claim 8, if the measurement result by the time measuring device deviates greatly from other measurement results, the measurement result is affected by noise. Therefore, it is more preferable that the distance calculation means is configured as described in claim 9.

【0040】つまり、請求項9に記載の距離測定装置に
おいて、距離演算手段は、時間測定手段から取り込んだ
複数の時間データの中から、複数の時間データの中心か
ら大きく外れた所定範囲外の時間データを排除して、時
間データの平均値を算出する。
In other words, in the distance measuring device according to the ninth aspect, the distance calculating means selects a time out of a predetermined range which is largely deviated from the center of the plurality of time data from the plurality of time data fetched from the time measuring means. Exclude the data and calculate the average value of the time data.

【0041】このため、請求項9に記載の距離測定装置
によれば、電磁波が測定対象物に当たって反射してくる
のに要する時間を、より高精度に測定できることにな
り、距離測定精度をより向上することが可能となる。
Therefore, according to the distance measuring apparatus of the ninth aspect, the time required for the electromagnetic wave to hit the object to be measured and reflected can be measured with higher accuracy, and the accuracy of distance measurement can be further improved. It is possible to do.

【0042】[0042]

【発明の実施の形態】以下に本発明の実施形態を図面に
基づき説明する。図1は、本発明が適用された実施例の
スペクトル拡散方式の距離測定装置全体の構成を表す構
成図である。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a configuration diagram illustrating an entire configuration of a spread spectrum type distance measuring apparatus according to an embodiment to which the present invention is applied.

【0043】図1に示す如く、本実施例の距離測定装置
は、例えば、自動車に搭載されて、前方を走行する他の
車両までの距離を測定するためのものであり、所定周波
数(例えば20MHz)の基準クロックMCKを発生す
る基準クロック発生部10と、基準クロックMCKに同
期して、所定ビット長のPN符号(例えば、M系列符号
からなる31ビット長の疑似ランダム符号)に応じたパ
ルス列を発生するパルス発生部12と、パルス発生部1
2が発生したパルス列(以下、発光パルスという)に応
じて測距用の電磁波であるレーザ光を車両前方に向けて
出射する発光部14とを備える。
As shown in FIG. 1, the distance measuring apparatus of this embodiment is, for example, for measuring the distance to another vehicle which is mounted on an automobile and runs ahead, and has a predetermined frequency (for example, 20 MHz). A) a reference clock generator 10 for generating a reference clock MCK, and a pulse train corresponding to a PN code having a predetermined bit length (for example, a 31-bit pseudo random code composed of an M-sequence code) in synchronization with the reference clock MCK. A pulse generator 12 for generating a pulse and a pulse generator 1
And a light emitting unit 14 that emits laser light, which is an electromagnetic wave for distance measurement, toward the front of the vehicle in accordance with a pulse train (hereinafter, referred to as a light emission pulse) generated by the light emitting unit 2.

【0044】尚、発光部14は、発光素子としてレーザ
ダイオードLDを備え、このレーザダイオードLDへの
通電・非通電が、パルス発生部12からの出力(発光パ
ルス)を受ける駆動回路15によって切り換えられるこ
とにより、PN符号に応じたレーザ光を出射する。
The light emitting section 14 includes a laser diode LD as a light emitting element, and the energization / de-energization of the laser diode LD is switched by a drive circuit 15 which receives an output (emission pulse) from the pulse generation section 12. Thus, a laser beam corresponding to the PN code is emitted.

【0045】また、パルス発生部12には、基準クロッ
クMCKに同期して、マイクロコンピュータ(以下、単
にCPUという)2からPN符号が入力され、パルス発
生部12は、そのPN符号に従いPN符号に対応した発
光パルスを発生する。一方、本実施例の距離測定装置に
は、発光部14から出射されたレーザ光が車両前方の測
定対象物に当たって反射してくる反射光を受光する受光
部16と、受光部16からの受光信号を増幅する増幅器
17と、増幅器17により増幅された受光信号と予め設
定された基準電圧Vrefとを比較し、受光信号が基準
電圧Vrefよりも大きいときにHighレベルとな
り、受光信号が基準電圧Vref以下であるときにLo
wレベルとなる受光パルスPBrを出力するコンパレー
タ18とが備えられている。
Further, the pulse generator 12 in synchronization with the reference clock MCK, the microcomputer (hereinafter, simply referred to as CPU) is input PN code 2, the pulse generator 12, a PN code in accordance with the PN code A corresponding light emission pulse is generated. On the other hand, the distance measuring device according to the present embodiment includes a light receiving unit 16 that receives reflected light of laser light emitted from the light emitting unit 14 hitting an object to be measured in front of the vehicle, and a light receiving signal from the light receiving unit 16. And a light receiving signal amplified by the amplifier 17 is compared with a predetermined reference voltage Vref. When the light receiving signal is higher than the reference voltage Vref, the light receiving signal goes to the high level, and the light receiving signal is lower than the reference voltage Vref. When is Lo
A comparator 18 that outputs a light receiving pulse PBr at w level is provided.

【0046】尚、受光部16は、電流検出用の抵抗等を
介して電源ラインに逆バイアス状態で接続されたフォト
ダイオードPDを備え、フォトダイオードPDにレーザ
光(測定対象物からの反射光)が入射することにより流
れた光電流を電圧値として検出する。
The light receiving section 16 includes a photodiode PD connected in a reverse bias state to a power supply line via a current detecting resistor or the like, and a laser beam (reflected light from an object to be measured) is applied to the photodiode PD. Is detected as a voltage value when the photocurrent flows due to the incident light.

【0047】そして、本実施例では、パルス発生部12
が請求項7に記載のパルス列発生手段に相当し、パルス
発生部12からの発光パルスを受けて測距用のレーザ光
を出射するための駆動回路15及び発光部14が請求項
7に記載の送信手段に相当し、出射したレーザ光の反射
光を受光して受光パルスPBrを生成する受光部16,
増幅器17及びコンパレータ18が、請求項7に記載の
受信手段に相当する。
In this embodiment, the pulse generator 12
The driving circuit 15 and the light-emitting unit 14 for receiving a light-emission pulse from the pulse generation unit 12 and emitting a laser beam for distance measurement correspond to the pulse train generation means according to the seventh invention. A light receiving unit 16, which corresponds to a transmitting unit and receives the reflected light of the emitted laser light to generate a light receiving pulse PBr;
The amplifier 17 and the comparator 18 correspond to a receiving unit described in claim 7.

【0048】次に、本実施例の距離測定装置には、基準
クロック発生部10が発生する基準クロックMCKに基
づき、基準クロックMCKに同期し、且つ、互いに位相
が異なる8種類のクロックCKa,CKb,…CKh
(所謂8相シフトクロック)を生成するシフトクロック
生成部20が備えられている。
Next, in the distance measuring apparatus of the present embodiment, eight kinds of clocks CKa and CKb synchronized with the reference clock MCK and having different phases are based on the reference clock MCK generated by the reference clock generator 10. , ... CKh
A shift clock generator 20 for generating a so-called eight-phase shift clock is provided.

【0049】このシフトクロック生成部20は、図2に
示すように、各クロックCKa〜CKhの位相差が、夫
々、基準クロックMCKの周期の1/8となるように、
各クロックCKa〜CKhを生成する。即ち、シフトク
ロック生成部20において、クロックCKaは基準クロ
ックMCKと位相が一致し、クロックCKbは基準クロ
ックMCKに対して位相が45度遅れ、クロックCKc
は基準クロックMCKに対して位相が90度遅れ、クロ
ックCKdは基準クロックMCKに対して位相が135
度遅れ、クロックCKeは基準クロックMCKに対して
位相が180遅れ、クロックCKfは基準クロックMC
Kに対して位相が225度遅れ、クロックCKgは基準
クロックMCKに対して位相が270度遅れ、クロック
CKhは基準クロックMCKに対して位相が315度遅
れるように生成される。
As shown in FIG. 2, the shift clock generation unit 20 operates such that the phase difference between the clocks CKa to CKh is 1/8 of the cycle of the reference clock MCK.
Each clock CKa to CKh is generated. That is, in the shift clock generator 20, the clock CKa the reference clock MCK and phase match the clock CKb is delayed in phase by 45 degrees with respect to the reference clock MCK, clock CKc
Is 90 degrees out of phase with respect to the reference clock MCK, and the clock CKd is 135 degrees out of phase with the reference clock MCK.
The clock CKe is delayed by 180 degrees with respect to the reference clock MCK, and the clock CKf is
The clock CKg is generated such that the phase is delayed by 225 degrees with respect to the reference clock MCK, and the clock CKh is delayed by 315 degrees with respect to the reference clock MCK.

【0050】ここで、本実施例において、シフトクロッ
ク生成部20を用いて8相シフトクロックを生成するの
は、以下の理由による。つまり、まず、SS方式の距離
測定装置では、通常、発光パルスを生成するのに用いた
基準クロックMCKを用いて受光パルスPBrを順次サ
ンプリングし、そのサンプリングにより得られた所定ビ
ット長(PN符号と同じビット長)のデータと、発光パ
ルスを生成するのに用いたPN符号との相関値を演算
し、その相関値が最大となる時刻を、反射光の受光時刻
として検出することにより、発光部14からのレーザ光
の送信開始時刻から反射光の受光時刻までの時間を測定
するようにされている。
Here, in this embodiment, the eight-phase shift clock is generated by using the shift clock generator 20 for the following reason. That is, in the SS type distance measuring device, first, the light receiving pulse PBr is normally sampled sequentially using the reference clock MCK used to generate the light emitting pulse, and a predetermined bit length (PN code and PN code) obtained by the sampling is obtained. By calculating a correlation value between the data having the same bit length) and the PN code used to generate the light emission pulse, and detecting the time at which the correlation value becomes maximum as the light reception time of the reflected light, The time from the transmission start time of the laser light from 14 to the reception time of the reflected light is measured.

【0051】このため、従来装置では、レーザ光の送受
信に要した測定対象時間を、基準クロックMCKの一周
期を時間分解能として測定することになり、図2に示す
ように、真の測定対象時間に対する測定誤差が大きくな
ってしまう(図2の従来測定結果参照)。
For this reason, in the conventional apparatus, the measurement target time required for the transmission and reception of the laser light is measured using one cycle of the reference clock MCK as the time resolution, and as shown in FIG. (See the conventional measurement results in FIG. 2).

【0052】尚、図2は、基準クロックMCK(=CK
a)のクロック周波数が20MHzの場合を表してお
り、基準クロックMCKを用いて得られる従来測定結果
は、50nsec.、100nsec.、150nse
c.、…となり、その時間分解能は、50nsec.と
なる。
FIG. 2 shows the reference clock MCK (= CK)
a) shows the case where the clock frequency is 20 MHz, and the conventional measurement result obtained using the reference clock MCK is 50 nsec. , 100 nsec. , 150 ns
c. , And the time resolution is 50 nsec. Becomes

【0053】そこで、本実施例では、上記のようにシフ
トクロック生成部20を用いて8相シフトクロックCK
a〜CKhを生成することで、図2に示すように、測定
対象時間を、上記各クロックCKa〜CKhの位相差で
決まる、従来の1/8の時間分解能(6.25nsec.)
で測定できるようにするのである(図2の実施例測定結
果参照)。
Therefore, in this embodiment, the eight-phase shift clock CK is generated by using the shift clock generator 20 as described above.
By generating a to CKh, as shown in FIG. 2, the time to be measured is determined by the phase difference between the clocks CKa to CKh, and is 1/8 the conventional time resolution (6.25 nsec.).
(See the measurement results in the example of FIG. 2).

【0054】そして、こうした高分解能の時間測定(延
いては距離測定)を実現するために、シフトクロック生
成部20で生成された8種類のクロックCKa〜CKh
は、夫々、受光パルスPBrをラッチするラッチ部22
に入力される。ラッチ部22は、8個のDーフリップフ
ロップ(以下、DFFと記載する)22a,22b,…
22hからなり、上記各クロックCKa〜CKhは、こ
れら8個のDFF22a〜22hの動作クロックとし
て、各DFF22a〜22hに夫々入力される。
In order to realize such high-resolution time measurement (and distance measurement), eight types of clocks CKa to CKh generated by the shift clock generation unit 20 are used.
Are latch units 22 for latching the light receiving pulse PBr, respectively.
Is input to The latch unit 22 includes eight D flip-flops (hereinafter, referred to as DFFs) 22a, 22b,.
The clocks CKa to CKh are input to the DFFs 22a to 22h as operation clocks of the eight DFFs 22a to 22h, respectively.

【0055】この結果、ラッチ部22において、各DF
F22a〜22hは、夫々、各クロックCKa〜CKh
の立上がりタイミングで受光パルスPBrをラッチする
ことになり、図3に示すように、ラッチ部22からは、
受光パルスPBrの信号レベルを表す8種類の2値デー
タD1a,D1b,…D1hが夫々出力されることにな
る。尚、本実施例において、ラッチ部22を構成する8
個のDFF22a〜22hは、請求項1記載の信号入力
手段に相当する。
As a result, in the latch section 22, each DF
F22a to 22h are clocks CKa to CKh, respectively.
, The light receiving pulse PBr is latched at the rising timing of, and as shown in FIG.
Eight types of binary data D1a, D1b,... D1h representing the signal level of the light receiving pulse PBr are output respectively. In this embodiment, 8 which constitutes the latch section 22 is used.
The DFFs 22a to 22h correspond to the signal input unit according to the first aspect.

【0056】次に、ラッチ部22から出力される8種類
の2値データD1a〜D1hは、同期部24に入力され
る。同期部24は、ラッチ部22から出力される8種類
の2値データD1a〜D1hを、夫々、8個のDFF2
4a,24b,…24hを用いて、基準クロックMCK
(=クロックCKa)の立上がりタイミングで同時にラ
ッチすることにより、図3に示すように、基準クロック
MCKに同期して変化する2値データD2a,D2b,
…D2hに変換するためのものであり、請求項4に記載
の信号同期手段に相当する。
Next, the eight types of binary data D1a to D1h output from the latch unit 22 are input to the synchronization unit 24. The synchronization unit 24 converts the eight types of binary data D1a to D1h output from the latch unit 22 into eight DFF2s, respectively.
4a, 24b,... 24h, the reference clock MCK is used.
By latching simultaneously at the rising timing of (= clock CKa), as shown in FIG. 3, the binary data D2a, D2b,
.. D2h, and corresponds to the signal synchronizing means according to the fourth aspect.

【0057】そして、この同期部24にて同期が取られ
た8種類の2値データD2a〜D2hは、夫々、8個の
バッファ26a,26b,…26hを介して、8個の相
関器30a,30b,…30hに入力される。これら各
相関器30a〜30hは、対応するバッファ26a〜2
6hから入力される2値データD2a〜D2hを、基準
クロックMCKに同期して順次取り込み、その取り込ん
だ2値データD2a〜D2hの内、パルス発生部12が
発光パルスを発生するのに使用するPN符号のビット長
に対応したデータ列分と、パルス発生部12が発光パル
スを発生するのに実際に使用したPN符号との相関値を
演算するものであり、請求項1に記載の相関演算手段に
相当する。
The eight types of binary data D2a to D2h synchronized by the synchronizing unit 24 are respectively transmitted through eight buffers 26a, 26b,. 30b,... 30h. Each of these correlators 30a-30h has a corresponding buffer 26a-2
6h, the binary data D2a to D2h are sequentially fetched in synchronization with the reference clock MCK, and the PN used by the pulse generator 12 to generate a light emission pulse out of the fetched binary data D2a to D2h. 2. The correlation calculating means according to claim 1, wherein a correlation value between a data string corresponding to the bit length of the code and a PN code actually used by the pulse generator 12 to generate a light emission pulse is calculated. Is equivalent to

【0058】そして、これら各相関器30a〜30hに
よる演算結果は、夫々、8個の2相加算部40a,40
b,…40hに入力される。2相加算部40a〜40h
は、夫々、対応する相関器30a〜30hによる演算結
果と、対応するDFF22a〜22hの動作クロックC
Ka〜CKhとは位相が最も異なる(換言すれば位相が
180度異なる、すなわちクロック半周分遅れた)クロ
ックCKe〜CKh及びCKa〜CKdにより動作する
DFF22e〜22h及び22a〜22dに対応した相
関器30e〜30h及び30a〜30dの演算結果と、
を互いに加算することにより、対応する相関器30a〜
30hによる演算結果の平均化を図り、各相関器30a
〜30hによる演算結果がノイズの影響を受けて大きく
変動するのを防止するためのものであり、請求項2に記
載の平均化手段に相当する。
The operation results of the correlators 30a to 30h are respectively converted into eight two-phase adders 40a and 40h.
.., 40h. Two-phase adders 40a to 40h
Are the operation results of the corresponding correlators 30a to 30h and the operation clock C of the corresponding DFFs 22a to 22h, respectively.
The correlators 30e corresponding to the DFFs 22e to 22h and 22a to 22d operated by the clocks CKe to CKh and CKa to CKd whose phases are the most different from Ka to CKh (in other words, the phases are different by 180 degrees, that is, delayed by a half clock cycle). To 30h and 30a to 30d,
Are added to each other, so that the corresponding correlators 30a to 30a to
30h, the calculation results are averaged, and each correlator 30a
This is for preventing the calculation result of 〜30h from greatly fluctuating due to the influence of noise, and corresponds to an averaging means according to claim 2.

【0059】尚、本実施例において、2相加算部40a
〜40hを用いて各相関器30a〜30hの演算結果を
平均化するのは、以下の理由による。即ち、本実施例の
距離測定装置では、上記の通り、受光パルスPBrを8
相シフトクロックCKa〜CKhを用いて夫々ラッチす
ることにより、各相関器30a〜30hに入力される2
値データのラッチタイミング(DFF22a〜22hの
ラッチタイミング)を、基準クロックMCKの周期の1
/8の時間分だけ順次シフトさせ、これによって、受光
パルスPBrのパルス列とPN符号との相関値が最大と
なる時刻を、基準クロックMCKの周期の1/8の時間
を時間分解能として検出できるようにする。
In this embodiment, the two-phase adder 40a
The reason why the calculation results of the correlators 30a to 30h are averaged by using 40h is as follows. That is, in the distance measuring apparatus of the present embodiment, as described above, the received light pulse PBr is set to 8
By latching using the phase shift clocks CKa to CKh, respectively, the signals input to the correlators 30a to 30h
The latch timing of the value data (the latch timing of the DFFs 22a to 22h) is set to one cycle of the reference clock MCK.
/ 8, so that the time at which the correlation value between the pulse train of the light receiving pulse PBr and the PN code becomes the maximum can be detected as the time resolution of 1/8 of the cycle of the reference clock MCK. To

【0060】そして、図2に示すように、受光パルスP
Brが発光パルスに完全に対応していれば、ラッチ部2
2から出力される2値データD1a〜D1hは、反射光
の受光開始タイミング以降に最初に立ち上がる特定クロ
ック(図2では、クロックCKe)により動作するDF
Fからの出力(図2の場合DFF22eから出力される
2値データD1eとなる)を起点として、同一の値に順
次変化することになり、各相関器30a〜30hでの演
算結果も、その特定クロックに対応した相関器(図2の
場合、相関器30e)を起点として、全て同一の値に変
化することになる。
Then, as shown in FIG.
If Br completely corresponds to the light emission pulse, the latch unit 2
The binary data D1a to D1h output from the second DF are driven by a specific clock (clock CKe in FIG. 2) which rises first after the start timing of receiving the reflected light.
Starting from the output from F (the binary data D1e output from the DFF 22e in FIG. 2), the values sequentially change to the same value, and the calculation results in the correlators 30a to 30h also specify the values. Starting from the correlator corresponding to the clock (correlator 30e in the case of FIG. 2), they all change to the same value.

【0061】しかし、実際には、受光部16にて光電変
換される受光信号は、ノイズの影響を受けて変動するこ
とから、受光パルスPBrも、そのノイズの影響を受け
て変動し、発光パルスに対応した綺麗な波形にならな
い。従って、ラッチ部22の各DFF22a〜22hで
ラッチされる2値データD1a〜D1hが、図2に示す
ように基準クロックMCKに同期して順に変化すること
は少なく、各相関器30a〜30hによる演算結果も、
ノイズの影響を受けてばらつくことになる。
However, in practice, the light receiving signal photoelectrically converted by the light receiving section 16 fluctuates under the influence of noise, so that the light receiving pulse PBr also fluctuates under the influence of the noise, and the light emitting pulse PBr fluctuates. It does not become a beautiful waveform corresponding to. Therefore, the binary data D1a to D1h latched by the DFFs 22a to 22h of the latch unit 22 rarely change in sequence in synchronization with the reference clock MCK as shown in FIG. The result is
It will result in variations under the influence of the noise.

【0062】従って、各相関器30a〜30hの演算結
果をそのまま用いて、受光パルスPBrのパルス列とP
N符号との相関が最大となる時刻を検出するようにする
と、検出時刻に誤差が生じ、時間測定精度(換言すれば
距離測定精度)が低下することが考えられる。
Therefore, the pulse train of the light receiving pulse PBr and the pulse train P are used by using the calculation results of the correlators 30a to 30h as they are.
If the time at which the correlation with the N code is maximized is detected, an error may occur in the detection time, and the time measurement accuracy (in other words, the distance measurement accuracy) may decrease.

【0063】ところで、受光信号に重畳されるノイズの
幅は、通常、極めて短く、基準クロックMCKの一周期
に渡って同一ノイズが重畳されることはない。そして、
例えば、DFF22aの動作タイミング(換言すればク
ロックCKaの立上がりタイミング)とノイズのピーク
とが重なった場合、DFF22aは勿論のこと、その前
後の動作タイミングで受光パルスPBrをラッチするD
FF22h,DFF22bも、ノイズの影響を受けた誤
った2値データをラッチすることが考えられ、ノイズの
影響を最も受けないのは、クロックCKaとの位相差が
最も大きい(換言すれば位相差180度の)クロックC
Keにて動作するDFF22eとなる。
The width of the noise superimposed on the received light signal is usually extremely short, and the same noise is not superimposed over one cycle of the reference clock MCK. And
For example, when the operation timing of the DFF 22a (in other words, the rising timing of the clock CKa) and the peak of the noise overlap, not only the DFF 22a but also the D which latches the light receiving pulse PBr at the operation timing before and after the DFF 22a.
It is conceivable that the FF 22h and the DFF 22b also latch erroneous binary data affected by noise, and the least affected by noise is that the phase difference from the clock CKa is the largest (in other words, the phase difference 180). Clock C)
The DFF 22e that operates at Ke.

【0064】そこで、本実施例では、8相シフトクロッ
クCKa〜CKhの内、位相差が互いに180度異なる
2つのクロック(CKaとCKe,CKbとCKf,C
KcとCKg,CKdとCKh)をペアとし、2相加算
部40a〜40hにて、これらペアとなるクロックに対
応した相関器による演算結果(相関器30aと30eの
演算結果、相関器30bと30fの演算結果、相関器3
0cと30gの演算結果、相関器30dと30hの演算
結果)の和をとることにより、各相関器30a〜30h
の演算結果を平均化するようにしているのである。
Therefore, in the present embodiment, two clocks (CKa and CKE, CKb and CKf, Ck) having a phase difference of 180 degrees from each other among the eight-phase shift clocks CKa to CKh are used.
Kc and CKg, CKd and CKh) are paired, and the two-phase adders 40a to 40h calculate the results of the correlators corresponding to the paired clocks (the results of the operations of the correlators 30a and 30e, the correlators 30b and 30f). Calculation result, correlator 3
0c and 30g, and the correlation results of the correlators 30d and 30h).
Are averaged.

【0065】以下、相関器30a〜30h及び2相加算
部40a〜40hの具体的例について図4を用いて説明
する。尚、図4は、基準クロックMCKと同じクロック
CKaにて動作するDFF22aからの出力に基づき相
関演算及び平均化を行う相関器30a及び2相加算部4
0aの構成を表している。
Hereinafter, specific examples of the correlators 30a to 30h and the two-phase adders 40a to 40h will be described with reference to FIG. FIG. 4 shows a correlator 30a and a two-phase adder 4 that perform correlation calculation and averaging based on the output from the DFF 22a that operates on the same clock CKa as the reference clock MCK.
0a.

【0066】図4に示すように、相関器30aには、P
N符号のビット長に対応したn個(例えば31個)のラ
ッチ回路32a1,32a2,…32anからなるシフ
トレジスタ32が備えられている。そして、各ラッチ回
路32a1〜32anには、CPU2により、距離測定
開始前に、PN符号の各ビットの2値データが予めプリ
セットされ、各ラッチ回路32a1〜32anは、距離
測定開始後に入力される基準クロックMCKに同期し
て、プリセットされた2値データを次段のラッチ回路へ
と順次シフトさせる。
As shown in FIG. 4, the correlator 30a has P
A shift register 32 including n (for example, 31) latch circuits 32a1, 32a2,... 32an corresponding to the bit length of the N code is provided. The CPU 2 presets binary data of each bit of the PN code to the latch circuits 32a1 to 32an before the distance measurement is started, and the latch circuits 32a1 to 32an store the reference data input after the distance measurement is started. In synchronization with the clock MCK, the preset binary data is sequentially shifted to the next-stage latch circuit.

【0067】尚、各ラッチ回路32a1〜32anは、
閉ループを形成しており、最終段のラッチ回路32an
から出力される2値データ(初期値は最初に発光パルス
を発生するのに用いられる2値データとなる)は、初段
のラッチ回路32a1へと出力される。
Each of the latch circuits 32a1 to 32an is
Forming a closed loop, the final stage latch circuit 32an
(The initial value is the binary data used for generating the light emission pulse first) is output to the first-stage latch circuit 32a1.

【0068】また、相関器30aには、ラッチ回路32
a1〜32anと同じ個数(n個)の排他的論理和回路
(以下、EXORという)34a1,34a2,…34
anが備えられており、各EXOR24a1〜34an
の一方の入力端子には、シフトレジスタ32を構成する
各ラッチ回路32a1〜32anへの入力データが入力
される。
The correlator 30a includes a latch circuit 32
The same number (n) of exclusive-OR circuits (hereinafter, referred to as EXOR) 34a1, 34a2,.
and EXORs 24a1 to 34an
The input data to each of the latch circuits 32a1 to 32an forming the shift register 32 is input to one input terminal of the shift register 32.

【0069】具体的には、EXOR34a1には初段の
ラッチ回路32a1への入力(換言すれば最終段のラッ
チ回路32anからの出力)が入力され、EXOR34
a2には二段目のラッチ回路32a2への入力(換言す
れば初段のラッチ回路32a1からの出力)が入力され
る、というように、各EXOR24a1〜34anに、
各ラッチ回路32a1〜32anへの入力データが入力
される。
Specifically, the input to the first-stage latch circuit 32a1 (in other words, the output from the last-stage latch circuit 32an) is input to the EXOR 34a1.
The input to the second-stage latch circuit 32a2 (in other words, the output from the first-stage latch circuit 32a1) is input to a2, and so on to each of the EXORs 24a1 to 34an.
Input data to each of the latch circuits 32a1 to 32an is input.

【0070】一方、EXOR34a1〜34anの他方
の入力端子には、同期部24を構成するDFF24aを
介して、DFF22aにてクロックCKaの立上がりタ
イミングでラッチされた2値データが入力される。この
結果、EXOR34a1〜34anからの出力は、DF
F22a及び24aを介して入力される受光パルスPB
rの信号レベルを表す2値データと、シフトレジスタ3
2を構成する各ラッチ回路32a1〜32anへの入力
データとが一致しているときにLow レベルとなり、一致
していなければHighレベルとなる。
On the other hand, binary data latched by the DFF 22a at the rising timing of the clock CKa is input to the other input terminals of the EXORs 34a1 to 34an via the DFF 24a constituting the synchronization unit 24. As a result, the outputs from the EXORs 34a1 to 34an are
Light receiving pulse PB input through F22a and F22a
r, the binary data representing the signal level of the
2 when the input data to the latch circuits 32a1 to 32an match, the signal goes to the low level, and when they do not match, the signal goes to the high level.

【0071】そして、このように変化する各EXOR3
4a1〜34anからの出力は、夫々、n個(31個)
のアップダウンカウンタ(U/Dカウンタ)36a1,
36a2,…36anに入力される。各アップダウンカ
ウンタ36a1〜36anは、基準クロックMCKを受
けて動作し、そのカウント値は、EXOR34a1〜3
4anの出力が連続的にLow レベルとなることにより増
加する。
Then, each EXOR3 changing in this way
Outputs from 4a1 to 34an are respectively n (31)
Up / down counter (U / D counter) 36a1,
36a2,... 36an. Each of the up / down counters 36a1 to 36an operates in response to the reference clock MCK, and its count value is determined by the EXORs 34a1 to 34a3.
It increases as the output of 4an continuously goes to the low level.

【0072】従って、測定対象物からの反射光が受光部
16にて受光され、その受光信号を2値化した受光パル
スPBrがDFF22a,24aを介して相関器30a
に入力されると、31個のアップダウンカウンタ36a
1〜36anの内の一つがカウントアップされ続けるこ
とになり、このカウンタの位置から、反射光の受光時刻
を特定できる。
Accordingly, the light reflected from the object to be measured is received by the light receiving section 16, and a light receiving pulse PBr obtained by binarizing the light receiving signal is transmitted to the correlator 30a via the DFFs 22a and 24a.
, 31 up-down counters 36a
One of 1 to 36 an continues to be counted up, and the reception time of the reflected light can be specified from the position of this counter.

【0073】しかし、上述したように、受光信号にはノ
イズが重畳されることから、反射光の受光開始後、その
受光時刻に対応したアップダウンカウンタだけがカウン
トアップされるとは限らず、他のアップダウンカウンタ
がカウントアップされることもあるし、受光時刻に対応
したアップダウンカウンタがカウントダウンされること
もある。
However, as described above, since noise is superimposed on the received light signal, only the up / down counter corresponding to the received light time is counted up after the start of receiving the reflected light. The up-down counter may count up, or the up-down counter corresponding to the light receiving time may count down.

【0074】そこで、2相加算部40aでは、相関器3
0aから出力されるn個(31個)のカウント値のノイ
ズによる誤差を相殺するために、ペアとなる相関器30
eから出力されるn個のカウント値を取り込み、n個の
加算器42a1,42a2,…42anを用いて、相関
器30aから出力される各カウント値に、相関器30e
から取り込んだ各カウント値を夫々加算する。
Therefore, in the two-phase adding section 40a, the correlator 3
In order to cancel the error due to the noise of the n (31) count values output from 0a, a correlator 30 as a pair is used.
, e, and the n adders 42a1, 42a2,... 42an are used to add the count values output from the correlator 30a to the correlator 30e.
Are added to the respective count values taken from.

【0075】そして、2相加算部40aは、各加算器4
2a1〜42anからの出力を、基準クロックMCKの
立上がりタイミングで動作するn個の出力回路44a
1,44a2,…44anでラッチし、後段の検出処理
部46へと出力する。尚、図4は相関器30a及び2相
加算部40aの構成を表しているが、他の相関器30b
〜30h及び2相加算部40b〜40hも、相関器30
a及び2相加算部40aと全く同様に構成されている。
The two-phase adder 40a includes the adder 4
The outputs from 2a1 to 42an are output to n output circuits 44a operating at the rising timing of the reference clock MCK.
, 44a2,... 44an, and outputs to the detection processing unit 46 at the subsequent stage. Although FIG. 4 shows the configuration of the correlator 30a and the two-phase adder 40a, the other correlators 30b
30h and the two-phase adding units 40b to 40h
a and the two-phase adder 40a.

【0076】そして、2相加算部40aにおいて、各加
算器42a1〜42anは、相関器30aから出力され
る各カウント値に対して、クロックCKaとクロックC
Keとの位相差(180度、換言すれば基準クロックM
CKの周期の1/2の時間)分だけ遅れたタイミングで
のカウント値を加算する。
In the two-phase adder 40a, each of the adders 42a1-42an applies a clock CKa and a clock CKa to the count value output from the correlator 30a.
Ke (180 degrees, in other words, the reference clock M
The count value is added at a timing delayed by an amount corresponding to 1 / of the CK cycle).

【0077】つまり、2相加算部40aにおいては、相
関器30aの1番目のアップダウンカウンタ36a1か
ら出力されるカウント値に対しては、相関器30eの1
番目のアップダウンカウンタ36e1(図示せず)から
出力されるカウント値が加算され、相関器30aのn番
目のアップダウンカウンタ36anから出力されるカウ
ント値に対しては、相関器30eのn番目のアップダウ
ンカウンタ36en(図示せず)から出力されるカウン
ト値が加算される。
That is, in the two-phase adding section 40a, the count value output from the first up / down counter 36a1 of the correlator 30a is incremented by 1 in the correlator 30e.
The count value output from the up-down counter 36e1 (not shown) is added, and the count value output from the n-th up-down counter 36an of the correlator 30a is added to the n-th count value of the correlator 30e. The count value output from the up / down counter 36en (not shown) is added.

【0078】また、2相加算部40aのペアとなる2相
加算部40e側では、相関器30aから出力されるn個
のカウント値を取り込み、相関器30eから出力される
n個のカウント値に夫々加算するが、この加算時には、
相関器30aから出力される各カウント値に対して、ク
ロックCKeとクロックCKaとの位相差分だけ遅れた
タイミングでのカウント値を加算する。
The two-phase adder 40e, which is a pair of the two-phase adder 40a, takes in the n count values output from the correlator 30a and converts them into the n count values output from the correlator 30e. Each is added, but at the time of this addition,
A count value at a timing delayed by a phase difference between the clock CKa and the clock CKa is added to each count value output from the correlator 30a.

【0079】つまり、2相加算部40eにおいては、相
関器30eの1番目のアップダウンカウンタ36e1
(図示せず)から出力されるカウント値に対しては、相
関器30aの2番目のアップダウンカウンタ36e2か
ら出力されるカウント値が加算され、相関器30eのn
番目のアップダウンカウンタ36an(図示せず)から
出力されるカウント値に対しては、相関器30aの1番
目のアップダウンカウンタ36a1から出力されるカウ
ント値が加算される。
That is, in the two-phase adder 40e, the first up / down counter 36e1 of the correlator 30e is used.
(Not shown), the count value output from the second up-down counter 36e2 of the correlator 30a is added to the count value output from the correlator 30e.
The count value output from the first up / down counter 36a1 of the correlator 30a is added to the count value output from the up / down counter 36an (not shown).

【0080】また、上記以外の2相加算部40b〜40
d及び40f〜40hの内、基準クロックMCKの立上
がりタイミングを基準とする一周期の前半部分で立ち上
がるクロックCKb〜CKdに対応した2相加算部40
b〜40dは、上記2相加算部40aと同様に動作し、
基準クロックMCKの一周期の後半部分で立ち上がるク
ロックCKf〜CKhに対応した2相加算部40b〜4
0dは、上記2相加算部40eと同様に動作する。
The two-phase adders 40b to 40b other than those described above
d and 40f to 40h, the two-phase adder 40 corresponding to the clocks CKb to CKd rising in the first half of one cycle based on the rising timing of the reference clock MCK.
b to 40d operate in the same manner as the two-phase addition unit 40a,
Two-phase adders 40b-4 corresponding to clocks CKf-CKh rising in the latter half of one cycle of reference clock MCK
0d operates in the same manner as the two-phase addition unit 40e.

【0081】従って、本実施例において、ペアとなる相
関器の演算結果を平均化する2つの2相加算部(40a
と40e、40bと40f、40cと40g、40dと
40h)からの出力が一致することはない。次に、上記
各2相加算部40a〜40hからの出力(8×n個のカ
ウント値)を受ける検出処理部46では、各2相加算部
40a〜40hから出力されたn個のカウント値の中か
ら、所定のしきい値を最初に越えたカウント値を夫々検
出し、そのカウント値に対応したアップダウンカウンタ
の位置(換言すれば測定対象物からの反射光の受光時
刻)を表すデータを、次段の近場優先処理部47に出力
する。
Accordingly, in this embodiment, two two-phase adders (40a) for averaging the operation results of the correlators forming a pair
And 40e, 40b and 40f, 40c and 40g, and 40d and 40h) do not match. Next, the detection processing unit 46 receiving the outputs (8 × n count values) from the two-phase addition units 40a to 40h outputs the n count values output from the two-phase addition units 40a to 40h. From among them, count values that first exceed a predetermined threshold value are detected, and data representing the position of the up / down counter corresponding to the count value (in other words, the reception time of the reflected light from the measurement object) is obtained. Is output to the near-field priority processing section 47 at the next stage.

【0082】つまり、各2相加算部40a〜40hから
出力されるn個のカウント値は、夫々、各クロックCK
a〜CKhの立上がりタイミング毎にサンプリングした
受光パルスPBrとPN符号との相関を表す相関値であ
ることから、検出処理部46では、何れかのカウント値
がしきい値を越えたときに相関値が最大となったと判断
して、そのカウント値を出力したアップダウンカウンタ
の位置(換言すれば受光時刻)を表すデータを出力する
のである。
That is, the n count values output from each of the two-phase adders 40a to 40h are calculated based on each clock CK.
Since the correlation value indicates the correlation between the light receiving pulse PBr and the PN code sampled at each rising timing of a to CKh, the detection processing unit 46 sets the correlation value when any of the count values exceeds the threshold value. Is determined to be the maximum, and data indicating the position of the up / down counter that outputs the count value (in other words, the light receiving time) is output.

【0083】次に、検出処理部46からの出力を受ける
近場優先処理部47は、検出処理部46から同時に複数
のデータが出力された際に、それらの中から受光時刻が
最も早くなるデータ(換言すれば、基準クロックMCK
との位相差が最も小さいクロックに対応した相関器に対
応するデータ)を選択し、測距結果出力部48に出力す
る。
Next, when a plurality of data are output from the detection processing unit 46 at the same time, the near field priority processing unit 47 receiving the output from the detection processing unit 46 selects the data having the earliest light receiving time from among them. (In other words, the reference clock MCK
(Data corresponding to a correlator corresponding to a clock having the smallest phase difference with the clock) is output to the distance measurement result output unit 48.

【0084】つまり、本実施例では、同期部24を設け
ることにより、相関器30a〜30h及び2相加算部4
0a〜40hを基準クロックMCKに同期した同タイミ
ングで動作させることから、各2相加算部40a〜40
hから夫々出力されるカウント値が同時にしきい値を越
え、検出処理部46から同時に複数のデータが出力され
ることがある。
That is, in the present embodiment, the provision of the synchronization section 24 allows the correlators 30a to 30h and the two-phase addition section 4
0a to 40h are operated at the same timing synchronized with the reference clock MCK.
In some cases, the count values respectively output from the threshold values h may exceed the threshold value at the same time, and the detection processing unit 46 may output a plurality of data at the same time.

【0085】そして、検出処理部46から出力されるデ
ータは、各相関器30a〜30hに設けられたアップダ
ウンカウンタの内、カウント値がしきい値を越えたアッ
プダウンカウンタの位置(換言すれば反射光の受光時
刻)を特定するためのものであることから、検出処理部
46から複数のデータが出力されると、反射光の受光時
刻を特定することができなくなってしまう。
The data output from the detection processing unit 46 is the position of the up / down counter whose count value exceeds the threshold value among the up / down counters provided in the correlators 30a to 30h (in other words, Since this is for specifying the reflected light reception time), when a plurality of data are output from the detection processing unit 46, it becomes impossible to specify the reflected light reception time.

【0086】そこで、本実施例では、近場優先処理部4
7において、これら複数のデータの内、反射光の受光時
刻が最も早くなるデータを選択して、測距結果出力部4
8に出力するようにしているのである。尚、近場優先処
理部47は、検出処理部46から一つのデータが出力さ
れた際には、これをそのまま測距結果出力部48に出力
する。
Therefore, in this embodiment, the near-field priority processing unit 4
In step 7, the data having the earliest reception time of the reflected light is selected from the plurality of data, and the distance measurement result output unit 4 is selected.
8 is output. When one data is output from the detection processing unit 46, the near field priority processing unit 47 outputs the data as it is to the distance measurement result output unit 48.

【0087】そして、測距結果出力部48においては、
近場優先処理部47からの入力データを、発光部14か
らのレーザ光の送信開始時刻から反射光の受光時刻まで
の時間を表す測距データに変換して、CPU2に出力す
る。ここで、近場優先処理部47からの入力データは、
相関器30a〜30hに設けられた全てのアップダウン
カウンタの内、カウント値が最も早くしきい値を越えた
アップダウンカウンタの位置(換言すれば反射光の受光
時刻)を表し、ラッチ部22から同期部24を介して各
相関器30a〜30hに入力される2値データのラッチ
タイミングは、8相シフトクロックにより基準クロック
MCKの周期の1/8の時間分だけずれていることか
ら、測距結果出力部48からCPU2に出力される測距
データの時間分解能は、基準クロックMCKの周期の1
/8の時間となる。
Then, in the distance measurement result output section 48,
The input data from the near-field priority processing unit 47 is converted into distance measurement data representing the time from the transmission start time of the laser beam from the light emitting unit 14 to the reception time of the reflected light and output to the CPU 2. Here, the input data from the near-field priority processing unit 47 is
Among all the up / down counters provided in the correlators 30a to 30h, the position of the up / down counter whose count value exceeds the threshold value earliest (in other words, the reception time of the reflected light) is indicated. Since the latch timing of the binary data input to each of the correlators 30a to 30h via the synchronizer 24 is shifted by 1/8 of the cycle of the reference clock MCK by the 8-phase shift clock, the distance measurement is performed. The time resolution of the distance measurement data output from the result output unit 48 to the CPU 2 is one time of the cycle of the reference clock MCK.
/ 8 time.

【0088】従って、CPU2側では、測距結果出力部
48から測距データを取り込むことにより、測定対象物
までの距離を基準クロックMCKの周期で決まる分解能
よりも高い分解能で測定することができるようになり、
その測定結果に基づき、車両の駆動系や制動系を制御す
ることにより自車両を前方車両に追従させる追従制御
や、車両前方に存在する障害物を検出して警報を発生す
る障害物検出制御を良好に実行することが可能となる。
Therefore, the CPU 2 can measure the distance to the object to be measured with a resolution higher than the resolution determined by the cycle of the reference clock MCK by taking in the distance measurement data from the distance measurement result output unit 48. become,
Based on the measurement results, follow-up control that controls the vehicle's drive system and braking system to follow the vehicle in front, and obstacle detection control that detects an obstacle in front of the vehicle and generates an alarm It is possible to perform well.

【0089】尚、本実施例において、検出処理部46
は、本発明(請求項1,請求項4)の検出手段に相当
し、近場優先処理部47は、請求項6に記載の選択手段
に相当する。一方、CPU2は、上述した時間測定用の
計測回路により実現される時間測定手段としての機能を
用いて実際に距離測定を行う際には、発光部14からの
レーザ光を水平(若しくは水平及び垂直)方向に光走査
し、車両前方の所定角度範囲内に存在する測定対象物
(先行車両若しくは障害物)までの距離を測定する。ま
た、CPU2は、レーザ光を光走査しているときに、各
測距ポイント毎に複数回距離測定を行い、測定結果を平
均化することで、距離測定精度を向上する。
In this embodiment, the detection processing unit 46
Corresponds to the detecting means of the present invention (claims 1 and 4), and the near-field priority processing unit 47 corresponds to the selecting means according to claim 6. On the other hand, when actually performing the distance measurement using the function as the time measuring means realized by the above-described time measuring measurement circuit, the CPU 2 horizontally (or horizontally and vertically) emits the laser light from the light emitting unit 14. ) Direction, and measures the distance to a measurement object (preceding vehicle or obstacle) existing within a predetermined angle range in front of the vehicle. Further, the CPU 2 improves the distance measurement accuracy by performing the distance measurement a plurality of times for each distance measurement point and averaging the measurement results during optical scanning with the laser light.

【0090】そこで、次に、このようにCPU2が各測
距ポイント毎に行う距離測定処理について、図5に示す
フローチャートに沿って説明する。尚、以下に説明する
距離測定処理は、CPU2の動作によって、本発明(請
求項7〜9)の距離演算手段としての機能を実現するも
のである。
Next, the distance measurement processing performed by the CPU 2 for each distance measurement point will be described with reference to the flowchart shown in FIG. In the distance measurement processing described below, the function of the distance calculation means of the present invention (claims 7 to 9) is realized by the operation of the CPU 2.

【0091】図5に示すように、CPU2は、図示しな
い光走査制御処理によって発光部14からのレーザ光の
出射方向が予め設定された測距ポイントになると、まず
S100(Sはステップを表す)にて、後述のカウンタ
i,j等、当該処理で用いる各種パラメータを初期化す
る初期化処理を実行し、続くS110にて、距離測定に
用いるPN符号を生成し、これを各相関器30a〜30
hにプリセットすると共に、時間計測用の検出処理部4
6,近場優先処理部47,測距結果出力部48等を初期
化する、計測回路初期設定処理を実行する。
As shown in FIG. 5, when the emission direction of the laser beam from the light emitting section 14 reaches a preset distance measuring point by an optical scanning control process (not shown), the CPU 2 firstly performs S100 (S represents a step). In step S110, an initialization process for initializing various parameters used in the process, such as counters i and j, which will be described later, is performed. 30
h and a detection processing unit 4 for measuring time.
6, a measurement circuit initial setting process for initializing the near field priority processing unit 47, the distance measurement result output unit 48, and the like.

【0092】そして、その後は、S120にて、上記生
成したPN符号を基準クロックMCKに同期してパルス
発生部12に出力することで、発光部14からPN符号
に対応したレーザ光を出射させる、光制御処理を起動
し、続くS130にて、今回の測距ポイントでの測距回
数をカウントするカウンタiをカウントアップする。
Then, in S120, the generated PN code is output to the pulse generation unit 12 in synchronization with the reference clock MCK, so that the light emitting unit 14 emits a laser beam corresponding to the PN code. The light control process is activated, and in S130, a counter i for counting the number of times of distance measurement at the current distance measurement point is counted up.

【0093】次に、S140では、S120にて起動し
た光制御処理により発光部14からレーザ光が出射さ
れ、そのレーザ光の測定対象物からの反射光が受光部1
6で受光されることにより、上記測距結果出力部48か
ら、レーザ光の出射後、反射光が受光される迄の時間を
表す測距データが入力されたか否かを判断する。
Next, in S140, a laser beam is emitted from the light emitting section 14 by the light control processing started in S120, and the reflected light of the laser beam from the object to be measured is received by the light receiving section 1.
By receiving the light at step 6, it is determined whether or not distance measurement data indicating the time from the emission of the laser light until the reception of the reflected light is input from the distance measurement result output unit 48.

【0094】そして、測距データが入力されていなけれ
ば、続くS150に移行して、S120にて光制御処理
を起動した後(換言すれば今回測距を開始した後)、予
め設定された測距設定時間が経過したか否かを判断し、
測距設定時間が経過していなければ再度S140に移行
する、といった手順で、測距結果出力部48から測距デ
ータが入力されるか、或いは、測距設定時間が経過する
のを待つ。
If the distance measurement data has not been input, the flow shifts to the subsequent S150, where the light control processing is started in S120 (in other words, after the current distance measurement is started), and then the previously set distance measurement data is obtained. Determine whether the distance setting time has elapsed,
If the set distance measurement time has not elapsed, the process returns to step S140, and the process waits for the input of the distance measurement data from the distance measurement result output unit 48 or the elapse of the set distance measurement time.

【0095】次に、S140にて、測距結果出力部48
から測距データが入力されたと判断されると、S160
にて、その入力された測距データをメモリ(RAM)に
記憶し、続くS170にて、今回の測距動作で得られた
測距データの数をカウントするカウンタjをカウントア
ップする。
Next, in S140, the distance measurement result output unit 48
If it is determined that distance measurement data has been input from S160, S160
In step S170, the input distance measurement data is stored in a memory (RAM), and in step S170, a counter j for counting the number of distance measurement data obtained in the current distance measurement operation is counted up.

【0096】そして、このようにS170の処理が実行
されるか、或いは、S150にて測距設定時間が経過し
たと判断されると、S180にて、測距回数を表すカウ
ンタiの値が予め設定された上限値imax に達したか否
かを判断し、カウンタiの値が上限値imax に達してい
なければ(i<imax の場合)、S110に移行して、
上述した処理を再度実行する。
Then, if the process of S170 is executed as described above, or if it is determined in S150 that the set distance measurement time has elapsed, the value of the counter i representing the number of times of distance measurement is set in advance in S180. It is determined whether or not the set upper limit value imax has been reached. If the value of the counter i has not reached the upper limit value imax (i <imax), the process proceeds to S110,
The processing described above is executed again.

【0097】一方、S180にて、カウンタiの値が上
限値imax に達していると判断されると、つまり、発光
部14からPN符号に対応したレーザ光を出射させてそ
の反射光が受光される迄の時間を計測する時間計測動作
(換言すれば測距動作)が、上限値imax で定まる所定
回数行われたと判断されると、続くS190に移行し、
今度は、その測距動作で得られた複数(j個)の測距デ
ータの中に、距離演算に不適切な不良データが存在する
か否かを判断する不良データ有無判定処理を実行する。
On the other hand, if it is determined in S180 that the value of the counter i has reached the upper limit value imax, that is, the laser light corresponding to the PN code is emitted from the light emitting unit 14 and the reflected light is received. If it is determined that the time measurement operation (in other words, the distance measurement operation) for measuring the time until the measurement has been performed a predetermined number of times determined by the upper limit value imax, the process proceeds to subsequent S190,
Now, in the distance measurement data of a plurality (j pieces) obtained in the distance measuring operation, improper bad data executes failure data existence determination processing determines whether or not present in the distance calculation.

【0098】尚、この処理は、例えば、複数の測距デー
タ(時間)の中心(平均時間)から所定時間以上離れた
時間を表す測距データを検索し、その測距データを、不
良データとして設定する、といった手順で実行される。
つまり、同じ測距ポイントで時間測定を行っても、各測
距データは外乱(ノイズ)等によってばらつくことか
ら、ここでは、測距データの中心から大きく外れた測距
データを、外乱の影響を受けた不良データとして設定す
るのである。
In this processing, for example, distance measurement data representing a time distant from the center (average time) of a plurality of distance measurement data (time) by a predetermined time or more is searched, and the distance measurement data is regarded as defective data. Setting is performed.
In other words, even if the time measurement is performed at the same distance measurement point, each distance measurement data varies due to disturbance (noise) or the like. It is set as received bad data.

【0099】そして、続くS200では、上記S190
の処理により不良データとして設定された測距データが
あるか否かを判断し、不良データがなければ、そのまま
S220に移行し、逆に、不良データがあれば、続くS
210にて、メモリに格納された測距データの中から、
その不良データを削除すると共に、測距データの数を表
すカウンタjから削除した不良データの数を減じること
で、カウンタjの値を更新した後、S220に移行す
る。
Then, in the following S200, the above S190
It is determined whether or not there is distance measurement data set as defective data by the above processing. If there is no defective data, the process directly proceeds to S220. Conversely, if there is defective data, the process proceeds to S220.
At 210, from the distance data stored in the memory,
After deleting the defective data and subtracting the number of deleted defective data from the counter j indicating the number of distance measurement data, the value of the counter j is updated, and the process proceeds to S220.

【0100】次に、S220では、今回の測距動作でメ
モリに格納した全測距データを読み出し、これら和をカ
ウンタjの値で割ることにより、測距データの平均値
(平均時間)を算出する。そして、最後に、S230に
て、この測距データの平均値(平均時間)から、今回の
測距ポイントでの測定対象物までの距離を演算し、これ
をメモリに記憶した後、当該処理を終了する。
Next, in S220, the average value (average time) of the distance measurement data is calculated by reading out all the distance measurement data stored in the memory in the current distance measurement operation and dividing the sum by the value of the counter j. I do. Finally, in S230, the distance to the object to be measured at the current ranging point is calculated from the average value (average time) of the ranging data, and the calculated distance is stored in the memory. finish.

【0101】尚、今回の測距動作でメモリに格納された
測距データがない場合(つまり今回の測距ポイントで
は、測定対象物がない場合)には、S220では、測距
データ無しを表すフラグをセットし、S230では、そ
のフラグから測距データ無しを判断して、測定対象物無
しを表すデータをメモリに記憶する。
If there is no distance measurement data stored in the memory in the current distance measurement operation (that is, if there is no object to be measured at the current distance measurement point), in step S220, it indicates that there is no distance measurement data. A flag is set, and in S230, it is determined that there is no distance measurement data from the flag, and data representing that there is no measurement object is stored in the memory.

【0102】また、上述した距離測定処理は、各測距ポ
イント毎に実行されるものであるため、レーザ光の光走
査中、CPU2において、繰り返し実行されることにな
る。以上説明したように、本実施例の距離測定装置にお
いては、ラッチ部22を構成する8個のDFF22a〜
22hに対して、シフトクロック生成部20で生成した
8相シフトクロックCKa〜CKhを夫々入力すること
により、受光パルスPBrを、夫々、基準クロックMC
Kの周期の1/8の時間間隔で順次ラッチし、そのラッ
チした受光パルスPBrのパルス列と、PN符号との相
関値を、各DFF22a〜22hに対応した8個の相関
器30a〜30hで求め、これら各相関器30a〜30
hで求められた相関値が最初にしきい値を越えた時刻
を、測定対象物からの反射光を受光した時刻として、車
両−測定対象物間でレーザ光が往復するのに要した時間
を測定するようにされている。
Since the above-described distance measurement processing is executed for each distance measurement point, it is repeatedly executed in the CPU 2 during laser light scanning. As described above, in the distance measuring device of the present embodiment, the eight DFFs 22a to
By inputting the eight-phase shift clocks CKa to CKh generated by the shift clock generation unit 20 to the reference clock MCr 22h, respectively,
It is sequentially latched at a time interval of 1/8 of the cycle of K, and a correlation value between the latched pulse train of the light receiving pulse PBr and the PN code is obtained by eight correlators 30a to 30h corresponding to the respective DFFs 22a to 22h. , These correlators 30a to 30
The time when the correlation value obtained in h first exceeds the threshold value is the time when the reflected light from the measurement object is received, and the time required for the laser light to reciprocate between the vehicle and the measurement object is measured. Have been to be.

【0103】このため、本実施例によれば、この測距用
の時間を、基準クロックMCKの周波数を高くすること
なく、基準クロックMCKの周期の1/8の時間分解能
で測定ことになり、延いては、測定対象物までの距離測
定を高精度に実行できる。また、このように、本実施例
によれば、測定可能な時間分解能を高くするために、基
準クロックMCKの周波数を高くする必要がなく、時間
計測用の各回路は、基準クロックMCKと同じ周期で動
作させればよいため、計測用回路を構成する回路素子を
高速動作可能なものにする必要がない。よって、本実施
例によれば、相関器等、時間計測用の回路の数は多くな
るものの、各回路を安価に実現できることから、装置全
体のコストアップを招くことなく、測定可能な時間分解
能を高くすることができる。
Therefore, according to the present embodiment, the distance measurement time is measured with a time resolution of 1/8 of the cycle of the reference clock MCK without increasing the frequency of the reference clock MCK. As a result, distance measurement to the object to be measured can be performed with high accuracy. As described above, according to the present embodiment, it is not necessary to increase the frequency of the reference clock MCK in order to increase the measurable time resolution, and each time measurement circuit has the same cycle as the reference clock MCK. Therefore, it is not necessary to make the circuit elements constituting the measurement circuit capable of high-speed operation. Therefore, according to this embodiment, although the number of circuits for time measurement, such as a correlator, increases, each circuit can be realized at low cost, so that the measurable time resolution can be achieved without increasing the cost of the entire apparatus. Can be higher.

【0104】また、特に、本実施例では、ラッチ部22
のDFF22a〜22hでラッチされた2値データを相
関器30a〜30hにそのまま入力するのではなく、こ
れら各2値データを、同期部24を構成するDFF24
a〜24hを用いて、基準クロックMCKに同期して再
度ラッチし、そのラッチした2値データを、対応する相
関器30a〜30hに入力することで、相関器30a〜
30h及び相関器30a〜30hよりも後段の処理回路
(2相加算部40a〜40h、検出処理部46、近場優
先処理部47、測距結果出力部48)を、全て、共通の
基準クロックMCKで動作させることができるようにし
ている。
Also, in particular, in this embodiment, the latch 22
Instead of directly inputting the binary data latched by the DFFs 22a to 22h to the correlators 30a to 30h, these binary data are converted into the DFFs 24 constituting the synchronization unit 24.
a to 24h, the data is latched again in synchronization with the reference clock MCK, and the latched binary data is input to the corresponding correlators 30a to 30h.
The processing circuits (two-phase addition units 40a to 40h, the detection processing unit 46, the near field priority processing unit 47, and the distance measurement result output unit 48) subsequent to the 30h and the correlators 30a to 30h are all shared by the common reference clock MCK. It can be made to work with.

【0105】このため、8相シフトクロックCKa〜C
Khは、ラッチ部22を構成するDFF22a〜22h
に入力するだけでよく、これら各クロックCKa〜CK
hを他の処理回路に伝送する必要がない。よって、本実
施例によれば、時間計測用の回路をプリント基板に組み
付けるための配線パターン設計を容易に行うことがで
き、しかも、配線パターンを簡単にすることができるの
で、プリント基板に基板面積の大きなものをする必要が
なく、装置の大型化を防止できる。
For this reason, the eight-phase shift clocks CKa to CKa
Kh constitute a latch portion 22 DFF22a~22h
To each of these clocks CKa to CK.
There is no need to transmit h to other processing circuits. Therefore, according to the present embodiment, it is possible to easily design a wiring pattern for assembling a circuit for time measurement on a printed circuit board, and furthermore, to simplify the wiring pattern, so that the printed circuit board has a large area. large there is no need to make, it can be prevented an increase in the size of the apparatus.

【0106】また更に、本実施例では、各相関器30a
〜30hによる演算結果をそのまま用いて反射光の受光
時刻を特定するのではなく、2相加算部40a〜40h
を用いて各相関器30a〜30hの演算結果を2相加算
し、2相加算後の各演算結果を用いて反射光の受光時刻
を特定するようにしていることから、時間測定の際の耐
ノイズ性を向上でき、受光信号のS/N(信号対雑音
比)が悪い条件化でも、時間測定(延いては距離測定)
を良好に実行できる。
Further, in this embodiment, each correlator 30a
Instead of using the calculation results obtained by the calculation of 〜 to 30 h as they are, the reception time of the reflected light is specified, but the two-phase addition units 40 a to 40 h
Are used to add the two-phase results of the operations of the correlators 30a to 30h, and the reception time of the reflected light is specified using the results of the two-phase addition. Noise measurement can be improved and time measurement (and distance measurement) even under conditions where the S / N (signal-to-noise ratio) of the received light signal is poor
Can be performed well.

【0107】一方、CPU2は、各測距ポイントでの距
離測定を行う際に、PN符号に対応したレーザ光を発光
部14から出射させて、反射光が受光される迄の時間を
測定する測距動作を、複数回行い、その測距動作により
得られた複数の測距データの平均値(平均時間)から、
測定対象物までの距離を演算する。また、CPU2は、
複数の測距データの平均値を算出する際には、複数の測
距データの中心から大きくずれた測距データを不良デー
タとして削除する。このため、本実施例によれば、この
CPU2の動作によっても、耐ノイズ性を向上して、距
離測定精度を高くすることができる。
On the other hand, when measuring the distance at each ranging point, the CPU 2 emits a laser beam corresponding to the PN code from the light emitting unit 14 and measures the time until the reflected light is received. Distance operation is performed a plurality of times, and from the average value (average time) of the plurality of distance measurement data obtained by the distance measurement operation,
Calculate the distance to the measurement object. Also, the CPU 2
When calculating the average value of the plurality of distance measurement data, the distance measurement data greatly deviated from the center of the plurality of distance measurement data is deleted as defective data. Therefore, according to the present embodiment, the noise resistance can be improved and the distance measurement accuracy can be increased by the operation of the CPU 2.

【0108】ここで、8相シフトクロックCKa〜CK
hを生成するシフトクロック生成部20としては、例え
ば、図6に示すように、アナログPLL50とシフトレ
ジスタ56とを用いて構成することもできるし、例え
ば、図7に示すように、ゲート回路からなる多数(k
個)の遅延ユニット80(1) 〜80(k) を縦続接続した
遅延線を用いて構成することもできる。
[0108] In this case, 8-phase shift clock CKa~CK
The shift clock generation unit 20 that generates h can be configured using, for example, an analog PLL 50 and a shift register 56 as shown in FIG. 6, or from a gate circuit as shown in FIG. Many (k
) Of the delay units 80 (1) to 80 (k) in cascade.

【0109】そこで、次に、これら2種類のシフトクロ
ック生成部20の構成及びその動作について、図6,図
7を用いて説明する。図6に示すシフトクロック生成部
20は、アナログPLL50にて基準クロックMCKの
8倍の周波数の動作クロックを生成し、この動作クロッ
クでシフトレジスタ56を駆動することにより、シフト
レジスタ56から8相シフトクロックCKa〜CKhを
出力させるようにしたものである。
Next, the configurations and operations of these two types of shift clock generators 20 will be described with reference to FIGS. The shift clock generation unit 20 shown in FIG. 6 generates an operation clock having a frequency eight times as high as the reference clock MCK by the analog PLL 50, and drives the shift register 56 with this operation clock, so that the shift register 56 The clocks CKa to CKh are output.

【0110】即ち、アナログPLL50は、発振周波数
を電圧制御可能な発振器(VCO)51と、VCO51
からの出力を1/8分周する分周器52と、この分周器
52からの出力(VCO51の発振周波数の1/8の周
波数の信号)と、基準クロックMCKとを位相比較し、
その位相差に応じた制御信号を発生する位相比較器53
と、位相比較器53からの制御信号にフィルタ処理(積
分処理)を施し、VCO51の発振周波数制御電圧とし
て出力するループフィルタ54と、から構成されてい
る。このため、VCO51の発振周波数は、基準クロッ
クMCKの周波数の8倍に制御される。
That is, the analog PLL 50 includes an oscillator (VCO) 51 capable of controlling the oscillation frequency by voltage and a VCO 51
A frequency divider 52 that divides the output from the by 1 /, an output from the frequency divider 52 (a signal having a frequency 1 / of the oscillation frequency of the VCO 51) and a reference clock MCK are compared in phase.
Phase comparator 53 for generating a control signal corresponding to the phase difference
And a loop filter 54 that performs filter processing (integration processing) on the control signal from the phase comparator 53 and outputs the result as an oscillation frequency control voltage of the VCO 51. For this reason, the oscillation frequency of the VCO 51 is controlled to be eight times the frequency of the reference clock MCK.

【0111】一方、シフトレジスタ56は、ループ状に
接続された8個のラッチ回路56a,56b,…56h
から構成されている。各ラッチ回路56a〜56hは、
夫々、外部から2値データをプリセットできるようにな
っており、アナログPLL50のVCO51から出力さ
れる高周波信号(動作クロック)を受けて、ラッチした
2値データを順次シフトさせる。
On the other hand, the shift register 56 includes eight latch circuits 56a, 56b,.
It is composed of Each of the latch circuits 56a to 56h
Each of them can preset binary data from the outside, and receives a high-frequency signal (operation clock) output from the VCO 51 of the analog PLL 50 to sequentially shift the latched binary data.

【0112】また、各ラッチ回路56a〜56hにプリ
セットされる2値データは、「00001111」とな
っており、ラッチ回路56a〜56dには値0の2値デ
ータが、ラッチ回路56e〜56hには値1の2値デー
タが、夫々、プリセットされる。
The binary data preset in each of the latch circuits 56a to 56h is "000011111". The binary data having the value 0 is stored in the latch circuits 56a to 56d, and the binary data is stored in the latch circuits 56e to 56h. The binary data of the value 1 is preset respectively.

【0113】この結果、アナログPLL50からシフト
クロック生成部20に動作クロックが入力されると、各
ラッチ回路56a〜56hからは、基準クロックMCK
と周期が同じで、その周期の1/8だけ位相がずれた8
相シフトクロックCKa〜CKhが出力されることにな
る。
As a result, when the operation clock is input from the analog PLL 50 to the shift clock generation unit 20, the reference clock MCK is output from each of the latch circuits 56a to 56h.
And the cycle is the same, and the phase is shifted by 1/8 of that cycle.
The phase shift clocks CKa to CKh are output.

【0114】尚、図6に示したシフトクロック生成部2
0において、ラッチ回路56aから出力されるクロック
CKaを基準クロックMCKと同じ位相にするには、例
えば、各ラッチ回路56a〜56hへの2値データのプ
リセット後、アナログPLL50からシフトレジスタ5
6への動作クロックの入力開始タイミングを、基準クロ
ックMCKの立上がりタイミングに基づき制御するよう
にすればよい。
The shift clock generator 2 shown in FIG.
In order to make the clock CKa output from the latch circuit 56a the same phase as the reference clock MCK at 0, for example, after presetting binary data in each of the latch circuits 56a to 56h, the analog PLL 50 shifts the shift register 5
6 may be controlled based on the rise timing of the reference clock MCK.

【0115】次に、図7に示したシフトクロック生成部
20は、基準クロック発生部10が発生した基準クロッ
クMCKを遅延線に入力することで、遅延線を構成する
遅延ユニット80(1) 〜80(k) を用いて順に遅延させ
るようになっている。また、これら各遅延ユニット80
(1) 〜80(k) の出力側には、夫々、基準クロックMC
Kと位相がずれたクロックCKb〜CKhを取り出すた
めの7個のスイッチSWb(1) 〜SWb(k) ,SWc
(1) 〜SWc(k) ,…SWh(1) 〜SWh(k) が接続さ
れている。そして、これら各クロック取出用のスイッチ
群SWb,SWc,…SWhには、デコーダ90b〜9
0hが設けられている。
Next, the shift clock generation unit 20 shown in FIG. 7 inputs the reference clock MCK generated by the reference clock generation unit 10 to the delay line, thereby delay units 80 (1) to 80 (1) to form the delay line. 80 (k) is used to delay in order. Each of these delay units 80
(1) On the output side of ~ 80 (k), the reference clock MC
Seven switches SWb (1) to SWb (k), SWc for extracting clocks CKb to CKh out of phase with K
(1) to SWc (k),... SWh (1) to SWh (k) are connected. The switch groups SWb, SWc,... SWh for clock extraction are provided with decoders 90b to 90b.
0h is provided.

【0116】デコーダ90b〜90hは、各スイッチ群
SWb〜SWhを構成するk個のスイッチの中から、ク
ロックCKb〜CKhを取り出すスイッチSWb(?) 〜
SWh(?) の位置を設定し、その設定したスイッチSW
b(?) 〜SWh(?) をオンする駆動信号をデータ線Lb
〜Lhを介して各スイッチ群SWb〜SWhに出力する
ことにより、各スイッチSWb(?) 〜SWh(?) を選択
的にオンさせ、これらのスイッチSWb(?) 〜SWh
(?) を介して、基準クロックMCKの周期のx/8
(x:1,2,…7)の時間だけ基準クロックMCKを
遅延させた7種類のシフトクロックCKb〜CKhが取
り出されるようにするためのものである。
The decoders 90b to 90h are provided with switches SWb (?) To which clocks CKb to CKh are extracted from k switches constituting each of the switch groups SWb to SWh.
SWh (?) Position is set, and the set switch SW
The drive signal for turning on b (?) to SWh (?) is transmitted to the data line Lb.
To the switch groups SWb to SWh through the switches SWb (?) To SWh (?) To selectively turn on the switches SWb (?) To SWh (?).
Through (?), X / 8 of the cycle of the reference clock MCK
This is for extracting seven types of shift clocks CKb to CKh obtained by delaying the reference clock MCK by the time (x: 1, 2,..., 7).

【0117】つまり、各デコーダ90b〜90hには、
各遅延ユニット80(1) 〜80(k)の遅延時間(詳しく
は平均遅延時間)を時間分解能として、基準クロックM
CKの一周期を数値化した周期データCDが入力され、
各デコーダ90b〜90hは、その周期データCDと、
基準クロックMCKに対する各クロックCKb〜CKh
の遅延割合x/8(x:1,2,…7)を表す遅延デー
タSDb,SDc,…SDhとを用いて、各クロックC
Kb〜CKhの取り出しに用いるスイッチSWb(?) 〜
SWh(?) の位置を演算し、そのスイッチSWb(?) 〜
SWh(?) をオンさせる。
That is, each of the decoders 90b to 90h has:
The delay time (specifically, the average delay time) of each of the delay units 80 (1) to 80 (k) is set as the time resolution, and the reference clock M
Cycle data CD which is obtained by digitizing one cycle of CK is input,
Each of the decoders 90b to 90h has its periodic data CD,
Each clock CKb to CKh with respect to the reference clock MCK
, SDh, which represents the delay ratio x / 8 (x: 1, 2,..., 7)
Switch SWb (?) Used to extract Kb to CKh
The position of SWh (?) Is calculated, and the switch SWb (?)
Turn on SWh (?).

【0118】例えば、基準クロックMCKの周期が遅延
ユニット80の遅延時間の80倍であるとすると、各デ
コーダ90b〜90hには、値80を表す周期データC
Dが入力され、各デコーダ90b〜90hは、予め設定
された遅延データSDb〜SDhを用いて、基準クロッ
クMCKの遅延量(詳しくは遅延ユニット80の接続段
数)を、「80/8」,「80×2/8」,…「80×
7/8」というように演算し、その演算結果10,2
0,…70に対応したスイッチSWb(10),SWc(2
0),…SWh(70)をオンする。
For example, assuming that the cycle of the reference clock MCK is 80 times the delay time of the delay unit 80, each of the decoders 90b to 90h supplies the cycle data C
D, the decoders 90b to 90h use the preset delay data SDb to SDh to set the delay amount of the reference clock MCK (specifically, the number of connection stages of the delay unit 80) to “80/8”, “ 80x2 / 8 ", ..." 80x
7/8 ", and the operation results 10, 2
0,... 70 corresponding to the switches SWb (10), SWc (2
0),... SWh (70) is turned on.

【0119】この結果、各スイッチ群SWb〜SWhか
らは、基準クロックMCKを夫々基準クロックMCKの
周期の1/8の時間で順次遅延させた7種類のクロック
CKb〜CKhが選択的に出力されることになる。尚、
遅延ユニット80としては、インバータ2段で構成して
もよく、或いは他のゲート回路(ANDゲート,NAN
Dゲート)等を用いて構成してもよい。また、上記数値
「80」は説明を簡単にするために例示したものであ
り、実際の値とは異なる。例えば、遅延ユニット80の
遅延時間が1nsec.であり、基準クロックMCKの周波
数が20MHzであるとすれば、基準クロックMCKの
一周期は50nsec.となるので、周期データCDは、値
50を表すデータとなる。
As a result, from the switch groups SWb to SWh, seven types of clocks CKb to CKh in which the reference clock MCK is sequentially delayed by 1/8 of the cycle of the reference clock MCK are selectively output. Will be. still,
The delay unit 80 may be composed of two stages of inverters, or another gate circuit (AND gate, NAN
D gate) or the like. Further, the above numerical value “80” is illustrated for simplicity of explanation, and is different from an actual value. For example, if the delay time of the delay unit 80 is 1 nsec. And the frequency of the reference clock MCK is 20 MHz, one cycle of the reference clock MCK is 50 nsec. Becomes

【0120】また、図7に示すシフトクロック生成部2
0には、基準クロック発生部10から入力された基準ク
ロックMCKと、各スイッチ群SWb〜SWhから選択
的に出力される7種類のクロックCKb〜CKhとを夫
々駆動能力向上するためのバッファ92a,92b,…
92hが設けられている。そして、基準クロックMCK
及び7種類のクロックCKb〜CKhは、各バッファ9
2a〜92hにて駆動能力向上された後、8相シフトク
ロックCKa〜CKhとして、外部に出力される。
The shift clock generator 2 shown in FIG.
The buffer 92a for improving the driving capability of the reference clock MCK input from the reference clock generator 10 and the seven types of clocks CKb to CKh selectively output from the switch groups SWb to SWh are respectively set to 0. 92b, ...
92h are provided. And the reference clock MCK
And the seven types of clocks CKb to CKh
After the driving capability is improved in 2a to 92h, the signals are output to the outside as eight-phase shift clocks CKa to CKh.

【0121】このように、シフトクロック生成部20
は、多数の遅延ユニット80からなる遅延線を用いて構
成しても、所望の位相差を有する8相シフトクロックC
Ka〜CKhを生成することができる。そして、図7の
シフトクロック生成部20によれば、各デコーダ90b
〜90hに入力する周期データCDを生成する必要はあ
るものの、図6に示したシフトクロック生成部20のよ
うに、シフトクロックを生成するために、アナログPL
L50を用いて基準クロックMCKを逓倍した高周波信
号(動作クロック)を生成する必要がないので、回路構
成を簡単にすることができ、しかも、VCO51を動作
させることにより、不要な高周波ノイズが発生すること
もないので、時間(距離)測定の信頼性を向上すること
もできる。
As described above, the shift clock generation unit 20
Is an eight-phase shift clock C having a desired phase difference even if it is configured using a delay line composed of a large number of delay units 80.
Ka to CKh can be generated. Then, according to the shift clock generation unit 20 of FIG.
Although it is necessary to generate the periodic data CD to be input to .about.90h, as in the shift clock generation unit 20 shown in FIG.
Since there is no need to generate a high-frequency signal (operation clock) obtained by multiplying the reference clock MCK by using the L50, the circuit configuration can be simplified, and unnecessary high-frequency noise is generated by operating the VCO 51. Since this does not occur, the reliability of time (distance) measurement can be improved.

【0122】ところで、図7に示したシフトクロック生
成部20において、各デコーダ90b〜90hに入力す
る周期データCDは、基準クロックMCKの周期を、シ
フトクロック生成部20の遅延線を構成する遅延ユニッ
ト80の遅延時間を時間分解能として数値化したもので
あるため、この周期データCDの生成回路としては、遅
延線を構成する遅延ユニット80と同じ遅延素子を用い
て基準クロックMCKの周期を数値化する時間A/D変
換装置(例えば、前述の特開2000−124726号
公報参照)を用いるようにすればよい。
In the shift clock generator 20 shown in FIG. 7, the cycle data CD input to each of the decoders 90b to 90h determines the cycle of the reference clock MCK by the delay unit constituting the delay line of the shift clock generator 20. Since the delay time of 80 is quantified as a time resolution, as a circuit for generating this cycle data CD, the cycle of the reference clock MCK is quantified using the same delay element as the delay unit 80 constituting the delay line. What is necessary is just to use a time A / D converter (for example, refer to the above-mentioned JP-A-2000-124726).

【0123】また、例えば、基準クロック発生部10
を、図7に示すように、デジタルPLLにて構成すれ
ば、基準クロック発生部10内で用いられる基準クロッ
ク生成用の制御データを、そのまま周期データCDとし
て、シフトクロック生成部20に入力すればよく、周期
データCDの生成回路を別途設ける必要がないため、装
置構成をより簡単にすることができる。
For example, the reference clock generator 10
Is constituted by a digital PLL as shown in FIG. 7, if the control data for generating the reference clock used in the reference clock generation unit 10 is directly input to the shift clock generation unit 20 as the periodic data CD. Since there is no need to separately provide a circuit for generating the periodic data CD, the device configuration can be simplified.

【0124】即ち、図7に示した基準クロック発生部1
0は、外部から入力される基準クロックMCKよりも低
周波数のクロック(低周波クロック)PREFをデジタ
ル処理にて逓倍することにより基準クロックMCKを生
成するものであり、シフトクロック生成部20の遅延線
を構成する遅延ユニット80と同じ遅延ユニットをリン
グ状に連結したリング遅延線(RGD)60を備える。
That is, the reference clock generator 1 shown in FIG.
Reference numeral 0 denotes a reference clock MCK generated by multiplying a clock (low-frequency clock) PREF having a lower frequency than the reference clock MCK input from the outside by digital processing. Is provided with a ring delay line (RGD) 60 in which the same delay units as the delay units 80 constituting the above are connected in a ring shape.

【0125】RGD60は、外部から入力された起動パ
ルスをリング状に連結された遅延ユニットを介して周回
させるものであり、各遅延ユニットからの出力は、次段
の遅延ユニットだけでなく、時間A/D変換器(TA
D)62及びデジタル制御発振器(DCO)にも出力さ
れる。
The RGD 60 circulates a start pulse inputted from the outside via delay units connected in a ring shape. The output from each delay unit is output not only to the delay unit at the next stage but also to the time A. / D converter (TA
D) 62 and a digitally controlled oscillator (DCO).

【0126】TAD62は、RGD60内でのパルスの
周回回数をカウントするカウンタと、低周波クロックP
REFの立上がりエッジ(又は立下がりエッジ)でRG
D60内でのパルスの周回位置を検出するエンコーダと
を備え、カウンタによるカウント値を上位ビットデー
タ、エンコーダにより得られた周回位置を下位ビットデ
ータとする所定ビットのデジタルデータを出力する。
The TAD 62 has a counter for counting the number of times the pulse circulates in the RGD 60 and a low-frequency clock P
RG at rising edge (or falling edge) of REF
And an encoder for detecting the orbital position of the pulse in D60, and outputs digital data of predetermined bits with the count value of the counter as upper bit data and the orbital position obtained by the encoder as lower bit data.

【0127】つまり、TAD62は、RGD60を用い
て、RGD60を構成する遅延ユニットの遅延時間を時
間分解能とする低周波クロックPREFの立上がり時刻
(又は立下がり時刻)を順次計時し、その時刻を表すデ
ジタルデータ(時刻データ)を出力するのである。
That is, the TAD 62 uses the RGD 60 to sequentially measure the rising time (or the falling time) of the low-frequency clock PREF whose time resolution is the delay time of the delay unit constituting the RGD 60, and digitally represents the time. It outputs data (time data).

【0128】そして、このようにTAD62から順次出
力される時刻データは、データ処理部66に入力され、
データ処理部66では、その入力された時刻データの差
から、低周波クロックPREFの周期を表す周期データ
が生成される。尚、この周期データの時間分解能は、R
GD60を構成する遅延ユニット(延いては、シフトク
ロック生成部20内の遅延線を構成する遅延ユニット)
の遅延時間となる。
The time data sequentially output from the TAD 62 is input to the data processing unit 66,
The data processing unit 66 generates cycle data representing the cycle of the low-frequency clock PREF from the difference between the input time data. The time resolution of this cycle data, R
A delay unit configuring the GD60 (and a delay unit configuring a delay line in the shift clock generation unit 20)
Delay time.

【0129】また、基準クロック発生部10には、低周
波クロックPREFから基準クロックMCKを生成する
のに必要な逓倍値データが予め記憶されたレジスタ68
と、データ処理部66で求められた低周波クロックPR
EFの周期を表す周期データをレジスタ68に記憶され
た逓倍値データにて除算することにより、生成すべき基
準クロックMCKの周期を算出する除算器70とが備え
られており、この除算器70による除算結果(詳しくは
除算結果の内の正数部)は、データラッチ回路72に出
力される。
The reference clock generator 10 has a register 68 in which multiplied value data necessary for generating the reference clock MCK from the low frequency clock PREF is stored in advance.
And the low-frequency clock PR obtained by the data processing unit 66
A divider 70 is provided for calculating the period of the reference clock MCK to be generated by dividing the period data representing the period of the EF by the multiplied value data stored in the register 68. The division result (specifically, the positive part of the division result) is output to the data latch circuit 72.

【0130】そして、データラッチ回路72は、除算器
70にて求められた基準クロックMCKの周期を制御デ
ータ(=周期データCD)としてラッチし、これをDC
O64に出力する。DCO64は、TAD62と同様に
RGD60内でのパルスの周回回数及び周回位置を監視
することにより、データラッチ回路72から出力された
制御データ(=周期データCD)に対応した時間を、R
GD60を構成する遅延ユニットの遅延時間を時間分解
能として計時(カウント)し、時間計時1回当たりに1
回の割でパルス信号を発生することにより、基準クロッ
クMCKを生成する。
The data latch circuit 72 latches the cycle of the reference clock MCK obtained by the divider 70 as control data (= cycle data CD),
Output to O64. The DCO 64 monitors the number of times the pulse circulates in the RGD 60 and the circling position in the RGD 60 in the same manner as the TAD 62, so that the time corresponding to the control data (= periodic data CD) output from the data latch circuit 72 is represented by R
The delay time of the delay unit constituting the GD60 is timed (counted) as time resolution, and one time is counted per time measurement.
A reference signal MCK is generated by generating a pulse signal on a per-time basis.

【0131】尚、除算器70による除算結果の内、逓倍
値データで割り切れなかった小数点以下の値(小数部)
は、周波数微調回路74に出力され、周波数微調回路7
4は、この小数部に対応した割合でデータラッチ回路7
2がラッチした制御データに値1を加えることで、基準
クロックMCKの低周波クロックPREFに対する微小
な位相誤差が蓄積されて、大きな位相誤差になるのを防
止する。
Note that, of the results of division by the divider 70, values after the decimal point that cannot be divided by the multiplied value data (decimal part)
Is output to the frequency fine adjustment circuit 74 and the frequency fine adjustment circuit 7
4 is a data latch circuit 7 at a rate corresponding to the decimal part.
By adding the value 1 to the control data latched by 2, a small phase error of the reference clock MCK with respect to the low frequency clock PREF is accumulated, thereby preventing a large phase error.

【0132】そして、このようにRGD60、TAD6
2、DCO64等を用いて構成されたデジタルPLLに
ついては、特開平7−183800号公報等に開示され
ており、従来より周知であるため、上記各部の詳細説明
は省略する。以上のように、図7に示した基準クロック
発生部10では、データラッチ回路72からDCO64
に出力される制御データが、基準クロックMCKの周期
を遅延ユニット80の遅延時間を時間分解能として数値
化した値となる。このため、基準クロック発生部10を
図7に示したデジタルPLLにて構成した場合には、基
準クロック発生部10内で生成された制御データを周期
データCDとして、そのままシフトクロック生成部20
に入力すればよいことになる。
Then, as described above, RGD60, TAD6
2. The digital PLL constituted by using the DCO 64 or the like is disclosed in Japanese Patent Application Laid-Open No. 7-183800 or the like, and has been well known in the related art. As described above, in the reference clock generator 10 shown in FIG.
Is a value obtained by digitizing the cycle of the reference clock MCK using the delay time of the delay unit 80 as the time resolution. For this reason, when the reference clock generator 10 is constituted by the digital PLL shown in FIG. 7, the control data generated in the reference clock generator 10 is used as the periodic data CD, and the shift clock generator 20 is used as it is.
You just have to enter

【0133】以上、本発明の一実施例について説明した
が、本発明は、上記実施例に限定されるものではなく、
種々の態様を採ることができる。例えば、上記実施例で
は、シフトクロック生成部20において、8相シフトク
ロックCKa〜CKhを生成し、ラッチ部22を構成す
るDFF22a〜22hや相関器30a〜30hは、こ
のクロックの数に対応して、夫々、8個設けるものとし
て説明したが、距離測定装置において、測定可能な時間
分解能(延いては距離分解能)は、各シフトクロックの
位相差で決まることから、測定可能な時間分解能(延い
ては距離分解能)をより高くするには、シフトクロック
生成部20で生成するシフトクロックの数や、そのクロ
ックに対応して設けるDFF22a〜22hや相関器3
0a〜30hの数を増やせばよい。また、シフトクロッ
クの数を増やすと、DFF22a〜22hや相関器30
a〜30hの数も増加するため、装置の小型化が要求さ
れる場合には、シフトクロックの数を減らしてもよい。
Although the embodiment of the present invention has been described above, the present invention is not limited to the above embodiment.
Various embodiments can be adopted. For example, in the above embodiment, the shift clock generation unit 20 generates the eight-phase shift clocks CKa to CKh, and the DFFs 22a to 22h and the correlators 30a to 30h constituting the latch unit 22 correspond to the number of clocks. In the distance measuring device, the measurable time resolution (and hence the distance resolution) is determined by the phase difference between the shift clocks. In order to further increase the distance resolution), the number of shift clocks generated by the shift clock generation unit 20, the DFFs 22a to 22h provided corresponding to the clocks, and the correlator 3
What is necessary is just to increase the number of 0a-30h. When the number of shift clocks is increased, the DFFs 22a to 22h and the correlator 30
Since the number of a to 30h also increases, the number of shift clocks may be reduced when miniaturization of the device is required.

【0134】そして、このようにしても、1個の基準ク
ロックで時間(距離)測定を行う場合に比べて、測定可
能な時間(距離)分解能を高くすることができるので、
本発明の効果を発揮することができる。また、上記実施
例のように、一つの測距ポイントで複数回測距動作を行
い、その結果得られた測距データ(時間)を平均化する
ようにすれば、平均化により、測定可能な時間(距離)
分解能を高くすることができるので、シフトクロックの
数を減らして、距離測定一回当たりに行う測距動作(時
間測定)の回数を増加するようにしてもよい。
Also in this case, the measurable time (distance) resolution can be increased as compared with the case where the time (distance) measurement is performed by one reference clock.
The effects of the present invention can be exhibited. Further, as in the above embodiment, if the distance measurement operation is performed a plurality of times at one distance measurement point and the obtained distance measurement data (time) is averaged, measurement can be performed by averaging. Time (distance)
Since the resolution can be increased, the number of shift clocks may be reduced and the number of distance measurement operations (time measurement) performed per one distance measurement may be increased.

【0135】但し、先行車両や障害物を安全且つ確実に
検出するのに必要な測距ポイントの数や、全測距ポイン
トで距離測定を行うのに要する時間は、距離測定装置が
搭載される車両の大きさ、運動能力等によって決まり、
一つの測距ポイントに割り当て可能な測定時間には、上
限があるため、各測距ポイントで行う測距動作の回数
は、この測定時間によって制限される。
However, the number of distance measuring points required for safely and reliably detecting a preceding vehicle or an obstacle, and the time required for performing distance measurement at all the distance measuring points are provided by a distance measuring device. Determined by the size of the vehicle, athletic ability, etc.
Since there is an upper limit on the measurement time that can be assigned to one ranging point, the number of ranging operations performed at each ranging point is limited by the measuring time.

【0136】因みに、車両を先行車両に追従させる追従
制御では、測距ポイント毎に割り当て可能な測定時間
は、5μsec.〜50μsec.となることから、距離測定一
回当たりに行う測距動作(時間測定)の回数としては、
この測定時間と、1回の測距動作(時間測定)に要する
時間とに基づき適宜設定すればよく、距離測定の精度を
向上するには、測定時間内で完了し得る測距動作の最大
回数を、設定すればよい。
In the following control in which the vehicle follows the preceding vehicle, the measuring time that can be assigned to each ranging point is 5 μsec. To 50 μsec. Measurement)
It may be set appropriately based on this measurement time and the time required for one distance measurement operation (time measurement). To improve the accuracy of distance measurement, the maximum number of distance measurement operations that can be completed within the measurement time May be set.

【0137】また、上記実施例では、本発明の時間測定
装置を自動車用の距離測定装置に適用した場合について
説明したが、本発明の時間測定装置は、距離測定装置以
外の用途にも利用可能である。例えば、センサにて測定
対象物を検出した際に、センサ側送信機からスペクトラ
ム拡散法で生成した検出信号(電波)を送信し、受信機
側で、その検出信号を受信し、所定の測定開始時刻から
検出信号の受信時刻までの時間を測定するようなシステ
ム、或いは、センサ側送信機から送信されてくる検出信
号の時間間隔を受信機側で測定するようなシステムにお
いて、受信機側に本発明の時間測定装置を設けるように
すれば、上記実施例と同様、測定対象となる時間を高分
解能で測定できるようになる。
In the above embodiment, the case where the time measuring device of the present invention is applied to a distance measuring device for an automobile has been described. However, the time measuring device of the present invention can be used for applications other than the distance measuring device. It is. For example, when an object to be measured is detected by the sensor, a detection signal (radio wave) generated by the spread spectrum method is transmitted from the transmitter on the sensor side, the detection signal is received on the receiver side, and a predetermined measurement is started. In a system that measures the time from the time to the reception time of the detection signal, or a system that measures the time interval of the detection signal transmitted from the sensor-side transmitter at the receiver, If the time measuring device of the present invention is provided, the time to be measured can be measured with high resolution as in the above embodiment.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 実施例の距離測定装置全体の構成を表す構成
図である。
FIG. 1 is a configuration diagram illustrating a configuration of an entire distance measuring apparatus according to an embodiment.

【図2】 実施例の距離測定装置における時間測定動作
を表す説明図である。
FIG. 2 is an explanatory diagram illustrating a time measuring operation in the distance measuring device according to the embodiment.

【図3】 実施例のラッチ部及び同期部の動作を表すタ
イムチャートである。
FIG. 3 is a time chart illustrating operations of a latch unit and a synchronization unit according to the embodiment.

【図4】 実施例の相関器及び2相加算部の構成を表す
構成図である。
FIG. 4 is a configuration diagram illustrating a configuration of a correlator and a two-phase addition unit according to the embodiment.

【図5】 実施例のCPU(マイクロコンピュータ)に
て実行される距離測定処理を表すフローチャートであ
る。
FIG. 5 is a flowchart illustrating a distance measurement process executed by a CPU (microcomputer) according to the embodiment.

【図6】 アナログPLLを用いて構成されたシフトク
ロック生成部を表す構成図である。
FIG. 6 is a configuration diagram illustrating a shift clock generation unit configured using an analog PLL.

【図7】 デジタル処理回路にて構成されたシフトクロ
ック生成部及び基準クロック発生部を表す構成図であ
る。
FIG. 7 is a configuration diagram illustrating a shift clock generation unit and a reference clock generation unit configured by a digital processing circuit.

【符号の説明】[Explanation of symbols]

2…CPU(マイクロコンピュータ)、10…基準クロ
ック発生部、12…パルス発生部、14…発光部、15
…駆動回路、16…受光部、17…増幅器、18…コン
パレータ、20…シフトクロック生成部、22…ラッチ
部、24…同期部、26a〜26h…バッファ、30a
〜30h…相関器、40a〜40h…2相加算部、46
…検出処理部、47…近場優先処理部、48…測距結果
出力部。
2 CPU (microcomputer), 10 reference clock generator, 12 pulse generator, 14 light emitting unit, 15
... Drive circuit, 16 ... Light receiving section, 17 ... Amplifier, 18 ... Comparator, 20 ... Shift clock generating section, 22 ... Latch section, 24 ... Synchronizing section, 26a-26h ... Buffer, 30a
~ 30h ... correlator, 40a ~ 40h ... two-phase addition unit, 46
... Detection processing unit, 47 ... Near field priority processing unit, 48 ... Distance measurement result output unit

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2F085 AA05 CC10 GG19 GG24 GG25 GG27 5J070 AB01 AC02 AD02 AH04 AK22 5J084 AA05 AB01 AC02 AD01 CA03 CA26 CA31 CA44 CA45 CA50 CA52 CA54 CA68 EA04  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 2F085 AA05 CC10 GG19 GG24 GG25 GG27 5J070 AB01 AC02 AD02 AH04 AK22 5J084 AA05 AB01 AC02 AD01 CA03 CA26 CA31 CA44 CA45 CA50 CA52 CA54 CA68 EA04

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 擬似ランダム雑音符号を用いて一定周期
で生成されたパルス列を含む入力信号を、前記パルス列
と周期が同じ基準クロックに同期して順次2値データと
して取り込み、該2値データのデータ列と前記擬似ラン
ダム符号との相関から前記パルス列の入力時刻を検出す
ることにより、所定の測定開始時刻から前記パルス列の
入力時刻までの時間を測定する時間測定装置であって、 前記基準クロックと同一周期で位相が互いに異なる複数
のシフトクロックを生成するシフトクロック生成手段
と、 前記シフトクロック生成手段にて生成された複数のシフ
トクロックを用いて、前記入力信号を夫々前記2値デー
タとして取り込む複数の信号入力手段と、 該複数の信号入力手段が取り込んだ2値データのデータ
列と前記擬似ランダム符号との相関を夫々演算する複数
の相関演算手段と、 該複数の相関演算手段の演算結果に基づき、前記2値デ
ータのデータ列と前記擬似ランダム符号との相関が最大
となる時刻を、前記パルス列の入力時刻として検出する
検出手段と、 を備えたことを特徴とする時間測定装置。
An input signal including a pulse train generated at a constant cycle using a pseudo random noise code is sequentially taken in as binary data in synchronization with a reference clock having the same cycle as the pulse train, and the data of the binary data is read. A time measuring device for measuring a time from a predetermined measurement start time to an input time of the pulse train by detecting an input time of the pulse train from a correlation between a train and a pseudo-random code, the same as the reference clock. A plurality of shift clocks that generate a plurality of shift clocks having different phases in a cycle; Signal input means; a data string of binary data captured by the plurality of signal input means; A plurality of correlation operation means for respectively calculating the correlations of the pulse data, based on the operation results of the plurality of correlation operation means, the time at which the correlation between the data sequence of the binary data and the pseudo-random code is maximized. A time measuring device, comprising: detecting means for detecting an input time.
【請求項2】 前記シフトクロック生成手段は、前記基
準クロックの一周期のn分の1ずつ位相が異なるn個の
シフトクロックを生成し、 前記信号入力手段及び前記相関演算手段は、前記シフト
クロックの数に対応して夫々n個備えられていることを
特徴とする請求項1記載の時間測定装置。
2. The shift clock generating means generates n shift clocks whose phases are different from each other by 1 / n of one cycle of the reference clock, and wherein the signal input means and the correlation operation means comprise the shift clock. 2. The time measuring device according to claim 1, wherein n devices are provided for each of the numbers.
【請求項3】 前記複数の相関演算手段は、夫々、 対応する信号入力手段が用いるシフトクロックとは位相
が最も異なるシフトクロックにより動作する信号入力手
段に対応した相関演算手段の演算結果と、自己の演算結
果とを加算することにより演算結果を平均化し、前記検
出手段に出力する平均化手段、 を備えたことを特徴とする請求項1又は請求項2記載の
時間測定装置。
3. The correlation calculation means according to claim 1, wherein each of the plurality of correlation calculation means includes a calculation result of the correlation calculation means corresponding to the signal input means operated by the shift clock having the phase different from the phase of the shift clock used by the corresponding signal input means. 3. The time measuring device according to claim 1, further comprising: averaging means for averaging the calculation result by adding the calculation result to the detection result and outputting the result to the detection means.
【請求項4】 前記各信号入力手段が取り込んだ2値デ
ータを、共通の基準クロックでサンプリングして前記各
相関演算手段へ入力する信号同期手段を備え、 前記複数の相関演算手段及び前記検出手段は、夫々、前
記共通の基準クロックで動作することを特徴とする請求
項1〜請求項3いずれか記載の時間測定装置。
4. A signal synchronization means for sampling binary data taken in by each of said signal input means with a common reference clock and inputting the sampled data to each of said correlation operation means, wherein said plurality of correlation operation means and said detection means are provided. 4. The time measuring device according to claim 1, wherein each of the plurality of clocks operates on the common reference clock.
【請求項5】 前記検出手段は、前記各相関演算手段の
演算結果のいずれかが予め設定されたしきい値を越えた
時刻と、該しきい値を越えた演算結果を出力している相
関演算手段に対応するシフトクロックの前記基準クロッ
クからのずれに基づき、前記パルス列の入力時刻を検出
することを特徴とする請求項4記載の時間測定装置。
5. The method according to claim 1, wherein the detecting means outputs a time at which one of the calculation results of the correlation calculation means exceeds a predetermined threshold value and a calculation result at which the calculation result exceeds the threshold value. 5. The time measuring apparatus according to claim 4, wherein an input time of the pulse train is detected based on a shift of a shift clock corresponding to an arithmetic unit from the reference clock.
【請求項6】 前記検出手段にて前記パルス列の入力時
刻が複数同時に検出された際に、複数の入力時刻の内の
最も早い入力時刻を選択する選択手段を備えたことを特
徴とする請求項5記載の時間測定装置。
6. The apparatus according to claim 1, further comprising: a selection unit that selects an earliest input time among the plurality of input times when the detection unit detects a plurality of input times of the pulse train simultaneously. 5. The time measuring device according to 5.
【請求項7】 基準クロックに同期して所定ビット長の
擬似ランダム雑音符号に対応したパルス列を発生するパ
ルス列発生手段と、 該パルス発生手段が発生したパルス列にて変調した電磁
波を送信する送信手段と、 該送信手段が送信した電磁波が測定対象物に当たって反
射してくる反射波を受信し、前記パルス列を復元する受
信手段と、 該受信手段にて復元されたパルス列と前記疑似ランダム
雑音符号とに基づき、前記送信手段が前記電磁波の送信
を開始してから前記反射波を受信するまでの時間を測定
する時間測定手段と、 該時間測定手段にて測定された時間に基づき前記測定対
象物までの距離を演算する距離演算手段と、 を備えたスペクトラム拡散方式の距離測定装置であっ
て、 前記時間測定手段として、前記請求項1〜請求項6いず
れか記載の時間測定装置を備えたことを特徴とする距離
測定装置。
7. A pulse train generating means for generating a pulse train corresponding to a pseudo random noise code having a predetermined bit length in synchronization with a reference clock, and a transmitting means for transmitting an electromagnetic wave modulated by the pulse train generated by the pulse generating means. Receiving means for receiving a reflected wave from which the electromagnetic wave transmitted by the transmitting means hits the object to be measured and for restoring the pulse train, based on the pulse train restored by the receiving means and the pseudo random noise code; A time measuring means for measuring a time from when the transmitting means starts transmitting the electromagnetic wave to when the reflected wave is received, and a distance to the object to be measured based on the time measured by the time measuring means. a distance measuring apparatus of a spread spectrum scheme and a distance calculating means for calculating a, as the time measuring means, said claims 1 to 6 Izu A distance measuring device comprising the time measuring device according to any one of the preceding claims.
【請求項8】 前記距離演算手段は、距離測定一回当た
りに、前記パルス列発生手段から複数回前記パルス列を
発生させると共に、該パルス列の発生に伴い前記時間測
定手段にて測定される時間データを順次取り込み、該取
り込んだ複数の時間データの平均値から、前記測定対象
物までの距離を演算することを特徴とする請求項7記載
の距離測定装置。
8. The distance calculating means generates the pulse train from the pulse train generating means a plurality of times per one distance measurement, and calculates the time data measured by the time measuring means with the generation of the pulse train. 8. The distance measuring device according to claim 7, wherein the distance to the object to be measured is calculated from an average value of the plurality of time data taken in sequentially.
【請求項9】 前記距離演算手段は、前記時間測定手段
から取り込んだ複数の時間データの中から、該複数の時
間データの中心から大きく外れた所定範囲外の時間デー
タを排除して、前記平均値を算出することを特徴とする
請求項8記載の距離測定装置。
9. The distance calculating means excludes time data outside a predetermined range greatly deviating from the center of the plurality of time data from the plurality of time data taken in from the time measuring means, and 9. The distance measuring device according to claim 8, wherein a value is calculated.
JP2001072140A 2001-03-14 2001-03-14 Time measuring device and distance measuring device Expired - Lifetime JP4374788B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001072140A JP4374788B2 (en) 2001-03-14 2001-03-14 Time measuring device and distance measuring device
US10/087,758 US6771103B2 (en) 2001-03-14 2002-03-05 Time measurement apparatus, distance measurement apparatus, and clock signal generating apparatus usable therein
DE10210000A DE10210000B4 (en) 2001-03-14 2002-03-07 Timing device, distance measuring device, and clock signal generating device usable therein
US10/422,764 US6757054B2 (en) 2001-03-14 2003-04-25 Time measurement apparatus, distance measurement apparatus, and clock signal generating apparatus usable therein

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001072140A JP4374788B2 (en) 2001-03-14 2001-03-14 Time measuring device and distance measuring device

Publications (2)

Publication Number Publication Date
JP2002267752A true JP2002267752A (en) 2002-09-18
JP4374788B2 JP4374788B2 (en) 2009-12-02

Family

ID=18929759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001072140A Expired - Lifetime JP4374788B2 (en) 2001-03-14 2001-03-14 Time measuring device and distance measuring device

Country Status (1)

Country Link
JP (1) JP4374788B2 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004325373A (en) * 2003-04-28 2004-11-18 Nec Engineering Ltd Distance measuring instrument
JP2006208360A (en) * 2004-12-27 2006-08-10 Tokyo Keiso Co Ltd Device for measuring transfer time
JP2009250864A (en) * 2008-04-09 2009-10-29 Japan Radio Co Ltd Radar received wave processor and radar device
JP2010002266A (en) * 2008-06-19 2010-01-07 Panasonic Corp Radio distance measurement system and radio distance measurement method
KR100954170B1 (en) 2008-02-27 2010-04-20 부산대학교 산학협력단 The RF receiver system using multiple RF receiver and the localization method for performance improvement
JP2013142584A (en) * 2012-01-10 2013-07-22 Denso Corp Signal processing circuit for sensor, and safe driving device for vehicle using the same
JP2013170989A (en) * 2012-02-22 2013-09-02 Research Organization Of Information & Systems Distance measuring method and radar apparatus
JP2015055619A (en) * 2013-09-13 2015-03-23 株式会社日立産機システム Distance measuring terminal and distance measuring system
JP2018063259A (en) * 2017-11-29 2018-04-19 株式会社日立産機システム Distance measuring terminal and distance measuring system
WO2022172622A1 (en) * 2021-02-15 2022-08-18 ソニーセミコンダクタソリューションズ株式会社 Light detection device and light detection system

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004325373A (en) * 2003-04-28 2004-11-18 Nec Engineering Ltd Distance measuring instrument
JP2006208360A (en) * 2004-12-27 2006-08-10 Tokyo Keiso Co Ltd Device for measuring transfer time
KR100954170B1 (en) 2008-02-27 2010-04-20 부산대학교 산학협력단 The RF receiver system using multiple RF receiver and the localization method for performance improvement
JP2009250864A (en) * 2008-04-09 2009-10-29 Japan Radio Co Ltd Radar received wave processor and radar device
JP2010002266A (en) * 2008-06-19 2010-01-07 Panasonic Corp Radio distance measurement system and radio distance measurement method
JP2013142584A (en) * 2012-01-10 2013-07-22 Denso Corp Signal processing circuit for sensor, and safe driving device for vehicle using the same
JP2013170989A (en) * 2012-02-22 2013-09-02 Research Organization Of Information & Systems Distance measuring method and radar apparatus
JP2015055619A (en) * 2013-09-13 2015-03-23 株式会社日立産機システム Distance measuring terminal and distance measuring system
JP2018063259A (en) * 2017-11-29 2018-04-19 株式会社日立産機システム Distance measuring terminal and distance measuring system
WO2022172622A1 (en) * 2021-02-15 2022-08-18 ソニーセミコンダクタソリューションズ株式会社 Light detection device and light detection system

Also Published As

Publication number Publication date
JP4374788B2 (en) 2009-12-02

Similar Documents

Publication Publication Date Title
JP4857466B2 (en) Time measuring device and distance measuring device
US7405812B1 (en) Method and system to avoid inter-system interference for phase-based time-of-flight systems
JP3899708B2 (en) Distance measuring device
US6757054B2 (en) Time measurement apparatus, distance measurement apparatus, and clock signal generating apparatus usable therein
US6657704B2 (en) Distance measurement apparatus
US7636150B1 (en) Method and system to enhance timing accuracy for time-of-flight systems
US5767953A (en) Light beam range finder
JP5590771B2 (en) Electronic measurement method
US7529290B2 (en) Radar apparatus
JP2008524563A (en) Single channel heterodyne distance measurement method
JP2002267752A (en) Time measuring device and distance measuring device
CN102073051A (en) Laser multi-pulse time spreading and distance measuring device
JP3641870B2 (en) Random modulation radar equipment
JP4096861B2 (en) Detection device
JP4810738B2 (en) Shift clock generator
Dardari Pseudorandom active UWB reflectors for accurate ranging
JP2006234474A (en) Pulse radar device
JPH05256936A (en) Onboard radar apparatus
JP4378897B2 (en) Distance measuring device
JP2020071098A (en) Sensor device and detection method
JP4298524B2 (en) Radar equipment
JPH08278362A (en) Radar device
JP3410575B2 (en) Pulse radar
JP3246803B2 (en) Distance / relative speed detection circuit and vehicle radar device using the same
JP2003114274A (en) Range finder and radar device provide therewith

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090818

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090831

R151 Written notification of patent or utility model registration

Ref document number: 4374788

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130918

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term