JP2002267616A - 欠陥検出方法及びその装置 - Google Patents
欠陥検出方法及びその装置Info
- Publication number
- JP2002267616A JP2002267616A JP2001070804A JP2001070804A JP2002267616A JP 2002267616 A JP2002267616 A JP 2002267616A JP 2001070804 A JP2001070804 A JP 2001070804A JP 2001070804 A JP2001070804 A JP 2001070804A JP 2002267616 A JP2002267616 A JP 2002267616A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- imaging
- image data
- resist
- defect detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Image Processing (AREA)
- Image Analysis (AREA)
Abstract
(57)【要約】
【課題】 下地層のフォトレジストの膜むらや洗浄の残
りなどの影響を抑えて欠陥のみを検出する。 【解決手段】 レジスト塗布前の基板１の下地層の第１
の画像データＤ1 と露光処理後の基板１の第２の画像デ
ータＤ2 とを比較し、その差画像データＤ3 （＝Ｄ1 −
Ｄ2 ）に基づいて基板１上の欠陥検出を行なう。
りなどの影響を抑えて欠陥のみを検出する。 【解決手段】 レジスト塗布前の基板１の下地層の第１
の画像データＤ1 と露光処理後の基板１の第２の画像デ
ータＤ2 とを比較し、その差画像データＤ3 （＝Ｄ1 −
Ｄ2 ）に基づいて基板１上の欠陥検出を行なう。
Description
【０００１】
【発明の属する技術分野】本発明は、基板に対して成
膜、レジスト塗布、露光処理、現像、エッチングなどの
処理を行なって半導体ウエハや液晶ディスプレイなどの
電子デバイスを製造する工程において基板上の欠陥を検
出する欠陥検出方法及びその装置に関する。
膜、レジスト塗布、露光処理、現像、エッチングなどの
処理を行なって半導体ウエハや液晶ディスプレイなどの
電子デバイスを製造する工程において基板上の欠陥を検
出する欠陥検出方法及びその装置に関する。
【０００２】
【従来の技術】例えば、半導体ウエハの製造工程では、
この半導体ウエハに用いられる基板のオートマクロ検査
が行われている。このオートマクロ検査は、基板に対し
て斜め方向から照明光を照射し、この状態にＣＣＤ（固
体撮像素子）からなるラインセンサ等により基板の全面
を撮像し、この撮像により得られた画像データを画像処
理して基板上の傷、異物、むら、汚れなどの欠陥を検出
し、これら欠陥の視察の結果から傷、異物、むら、汚れ
などの欠陥部分の情報を取りまとめ、最終的に基板の良
否を判定するものである。
この半導体ウエハに用いられる基板のオートマクロ検査
が行われている。このオートマクロ検査は、基板に対し
て斜め方向から照明光を照射し、この状態にＣＣＤ（固
体撮像素子）からなるラインセンサ等により基板の全面
を撮像し、この撮像により得られた画像データを画像処
理して基板上の傷、異物、むら、汚れなどの欠陥を検出
し、これら欠陥の視察の結果から傷、異物、むら、汚れ
などの欠陥部分の情報を取りまとめ、最終的に基板の良
否を判定するものである。
【０００３】
【発明が解決しようとする課題】半導体ウエハ製造工程
におけるフォトリソグラフィー工程では、図９（ａ）〜
（ｇ）に示すように、先ず、基板１に対してスパッタリ
ング又はプラズマＣＶＤ等により目的の薄膜２を成膜
し、次にフォトレジスト３と呼ばれる紫外線感光性樹脂
膜を薄膜２上に塗布し、次にプロキシミティ方式露光機
などによりマスク４を通して紫外光線をフォトレジスト
３に照射して露光処理し、次に現像を行なって例えばポ
ジレジストを用いた場合の露光部分を溶解し、次にエッ
チングを行なって露光部分の薄膜２を除去し、最後に残
ったフォトレジスト３を剥離することにより、基板１上
に薄膜パターン２を形成している。
におけるフォトリソグラフィー工程では、図９（ａ）〜
（ｇ）に示すように、先ず、基板１に対してスパッタリ
ング又はプラズマＣＶＤ等により目的の薄膜２を成膜
し、次にフォトレジスト３と呼ばれる紫外線感光性樹脂
膜を薄膜２上に塗布し、次にプロキシミティ方式露光機
などによりマスク４を通して紫外光線をフォトレジスト
３に照射して露光処理し、次に現像を行なって例えばポ
ジレジストを用いた場合の露光部分を溶解し、次にエッ
チングを行なって露光部分の薄膜２を除去し、最後に残
ったフォトレジスト３を剥離することにより、基板１上
に薄膜パターン２を形成している。
【０００４】しかしながら、露光処理後の基板１を撮像
して得られた画像データを画像処理して基板１上の欠陥
を検出しようとすると、基板１の下地層には、フォトレ
ジスト３の膜むらや洗浄の残りが存在し、これら膜むら
や洗浄の残りの影響を受けてしまい、下地層の欠陥を拾
ったりして疑似欠陥として検出するおそれがある。
して得られた画像データを画像処理して基板１上の欠陥
を検出しようとすると、基板１の下地層には、フォトレ
ジスト３の膜むらや洗浄の残りが存在し、これら膜むら
や洗浄の残りの影響を受けてしまい、下地層の欠陥を拾
ったりして疑似欠陥として検出するおそれがある。
【０００５】そこで本発明は、下地層のフォトレジスト
の膜むらや洗浄の残りなどの影響を抑えて欠陥のみを検
出できる欠陥検出方法及びその装置を提供することを目
的とする。
の膜むらや洗浄の残りなどの影響を抑えて欠陥のみを検
出できる欠陥検出方法及びその装置を提供することを目
的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に本発明は、電子デバイスとなる基板に対して成膜、レ
ジスト塗布、露光処理、現像、エッチングの各プロセス
を行なうときに前記基板上の欠陥を検出する欠陥検出方
法において、前記レジスト塗布前の前記基板の下地層を
撮像して得られた第１の画像データと前記レジスト塗布
以降のプロセスの前記基板を撮像して得られた第２の画
像データとを比較し、この比較結果に基づいて少なくと
も前記下地層の影響を無くして前記基板上の欠陥検出を
行なうことを特徴とする欠陥検出方法である。
に本発明は、電子デバイスとなる基板に対して成膜、レ
ジスト塗布、露光処理、現像、エッチングの各プロセス
を行なうときに前記基板上の欠陥を検出する欠陥検出方
法において、前記レジスト塗布前の前記基板の下地層を
撮像して得られた第１の画像データと前記レジスト塗布
以降のプロセスの前記基板を撮像して得られた第２の画
像データとを比較し、この比較結果に基づいて少なくと
も前記下地層の影響を無くして前記基板上の欠陥検出を
行なうことを特徴とする欠陥検出方法である。
【０００７】本発明は、電子デバイスとなる基板に対し
て成膜、レジスト塗布、露光処理、現像、エッチングの
各プロセスを行なうときに前記基板上の欠陥を検出する
欠陥検出方法において、前記レジスト塗布前の前記基板
の下地層を撮像して得られた第１の画像データから前記
基板上の膜むらの範囲を記憶し、前記レジスト塗布以降
のプロセスの前記基板を撮像して得られた第２の画像デ
ータから前記膜むらの範囲を欠陥検出の範囲から除き、
この膜むら範囲を欠陥検出範囲から除いた前記第２の画
像データを用いて前記基板上の欠陥検出を行なうことを
特徴とする欠陥検出方法である。
て成膜、レジスト塗布、露光処理、現像、エッチングの
各プロセスを行なうときに前記基板上の欠陥を検出する
欠陥検出方法において、前記レジスト塗布前の前記基板
の下地層を撮像して得られた第１の画像データから前記
基板上の膜むらの範囲を記憶し、前記レジスト塗布以降
のプロセスの前記基板を撮像して得られた第２の画像デ
ータから前記膜むらの範囲を欠陥検出の範囲から除き、
この膜むら範囲を欠陥検出範囲から除いた前記第２の画
像データを用いて前記基板上の欠陥検出を行なうことを
特徴とする欠陥検出方法である。
【０００８】本発明は、電子デバイスとなる基板に対し
て成膜、レジスト塗布、露光処理、現像、エッチングの
各プロセスを行なうときに前記基板上の欠陥を検出する
欠陥検出方法において、前記レジスト塗布前の前記基板
の下地層を撮像して得られた第１の画像データから前記
基板上の膜むらの範囲を記憶し、前記レジスト塗布以降
のプロセスの前記基板を撮像して得られた第２の画像デ
ータにおける前記膜むらの範囲に対応する範囲に対して
前記膜むらを除去する補正処理を行ない、この補正処理
後の前記第２の画像データから前記基板上の欠陥検出を
行なうことを特徴とする欠陥検出方法である。
て成膜、レジスト塗布、露光処理、現像、エッチングの
各プロセスを行なうときに前記基板上の欠陥を検出する
欠陥検出方法において、前記レジスト塗布前の前記基板
の下地層を撮像して得られた第１の画像データから前記
基板上の膜むらの範囲を記憶し、前記レジスト塗布以降
のプロセスの前記基板を撮像して得られた第２の画像デ
ータにおける前記膜むらの範囲に対応する範囲に対して
前記膜むらを除去する補正処理を行ない、この補正処理
後の前記第２の画像データから前記基板上の欠陥検出を
行なうことを特徴とする欠陥検出方法である。
【０００９】本発明は、電子デバイスとなる基板に対し
て成膜、レジスト塗布、露光処理、現像、エッチングの
各プロセスを行なうときに前記基板上の欠陥を検出する
欠陥検出装置において、前記基板を撮像するための撮像
手段と、前記レジスト塗布前の前記基板の下地層を前記
撮像手段により撮像して得られた第１の画像データを保
存する保存手段と、前記レジスト塗布以降のプロセスの
前記基板を前記撮像手段により撮像して得られた第２の
画像データと前記保存手段に保存されている前記第１の
画像データとを比較し、この比較結果に基づいて少なく
とも前記下地層の影響を無くして前記基板上の欠陥検出
を行なう欠陥検出手段とを具備したことを特徴とする欠
陥検出装置である。
て成膜、レジスト塗布、露光処理、現像、エッチングの
各プロセスを行なうときに前記基板上の欠陥を検出する
欠陥検出装置において、前記基板を撮像するための撮像
手段と、前記レジスト塗布前の前記基板の下地層を前記
撮像手段により撮像して得られた第１の画像データを保
存する保存手段と、前記レジスト塗布以降のプロセスの
前記基板を前記撮像手段により撮像して得られた第２の
画像データと前記保存手段に保存されている前記第１の
画像データとを比較し、この比較結果に基づいて少なく
とも前記下地層の影響を無くして前記基板上の欠陥検出
を行なう欠陥検出手段とを具備したことを特徴とする欠
陥検出装置である。
【００１０】本発明は、電子デバイスとなる基板に対し
て成膜、レジスト塗布、露光処理、現像、エッチングの
各プロセスを行なうときに前記基板上の欠陥を検出する
欠陥検出装置において、前記基板を撮像するための撮像
手段と、前記レジスト塗布前の前記基板の下地層を前記
撮像手段により撮像して得られた第１の画像データから
前記基板上の膜むらの範囲を記憶する膜むら記憶手段
と、前記レジスト塗布以降のプロセスの前記基板を撮像
して得られた第２の画像データから前記記憶手段に記憶
されている前記膜むらの範囲を欠陥検出の範囲から除く
膜むら範囲除去手段と、この膜むら範囲除去手段により
前記膜むらの範囲を前記欠陥検出から除いた前記第２の
画像データを用いて前記基板上の欠陥検出を行なう欠陥
検出手段とを具備したことを特徴とする欠陥検出装置で
ある。
て成膜、レジスト塗布、露光処理、現像、エッチングの
各プロセスを行なうときに前記基板上の欠陥を検出する
欠陥検出装置において、前記基板を撮像するための撮像
手段と、前記レジスト塗布前の前記基板の下地層を前記
撮像手段により撮像して得られた第１の画像データから
前記基板上の膜むらの範囲を記憶する膜むら記憶手段
と、前記レジスト塗布以降のプロセスの前記基板を撮像
して得られた第２の画像データから前記記憶手段に記憶
されている前記膜むらの範囲を欠陥検出の範囲から除く
膜むら範囲除去手段と、この膜むら範囲除去手段により
前記膜むらの範囲を前記欠陥検出から除いた前記第２の
画像データを用いて前記基板上の欠陥検出を行なう欠陥
検出手段とを具備したことを特徴とする欠陥検出装置で
ある。
【００１１】本発明は、電子デバイスとなる基板に対し
て成膜、レジスト塗布、露光処理、現像、エッチングの
各プロセスを行なうときに前記基板上の欠陥を検出する
欠陥検出装置において、前記基板を撮像するための撮像
手段と、前記レジスト塗布前の前記基板の下地層を前記
撮像手段により撮像して得られた第１の画像データから
前記基板上の膜むらの範囲を記憶する膜むら記憶手段
と、前記レジスト塗布以降のプロセスの前記基板を前記
撮像手段により撮像して得られた第２の画像データにお
ける前記記憶手段に記憶されている前記膜むらの範囲に
対応する範囲に対して前記膜むらを除去する補正処理を
行なう補正手段と、この補正手段により補正処理された
前記第２の画像データから前記基板上の欠陥検出を行な
う欠陥検出手段とを具備したことを特徴とする欠陥検出
装置である。
て成膜、レジスト塗布、露光処理、現像、エッチングの
各プロセスを行なうときに前記基板上の欠陥を検出する
欠陥検出装置において、前記基板を撮像するための撮像
手段と、前記レジスト塗布前の前記基板の下地層を前記
撮像手段により撮像して得られた第１の画像データから
前記基板上の膜むらの範囲を記憶する膜むら記憶手段
と、前記レジスト塗布以降のプロセスの前記基板を前記
撮像手段により撮像して得られた第２の画像データにお
ける前記記憶手段に記憶されている前記膜むらの範囲に
対応する範囲に対して前記膜むらを除去する補正処理を
行なう補正手段と、この補正手段により補正処理された
前記第２の画像データから前記基板上の欠陥検出を行な
う欠陥検出手段とを具備したことを特徴とする欠陥検出
装置である。
【００１２】
【発明の実施の形態】（１）以下、本発明の第１の実施
の形態について図面を参照して説明する。
の形態について図面を参照して説明する。
【００１３】図１は半導体ウエハやフラットディスプレ
イ等の電子デバイスの製造工程に適用した欠陥検出装置
の構成図である。ＣＰＵからなるホストコンピュータ１
０には、ＣＣＤからなるラインセンサを用いた撮像部１
１と、光学系制御部１２と、ライン照明部１３と、搬送
制御部１４と、入力部１５と、画像表示部１６とが接続
されている。また、ホストコンピュータ１０には、ステ
ージ１７上に電子デバイスとなる半導体ウエハ基板１を
載置してオートマクロ検査するための検査部１８が接続
されている。
イ等の電子デバイスの製造工程に適用した欠陥検出装置
の構成図である。ＣＰＵからなるホストコンピュータ１
０には、ＣＣＤからなるラインセンサを用いた撮像部１
１と、光学系制御部１２と、ライン照明部１３と、搬送
制御部１４と、入力部１５と、画像表示部１６とが接続
されている。また、ホストコンピュータ１０には、ステ
ージ１７上に電子デバイスとなる半導体ウエハ基板１を
載置してオートマクロ検査するための検査部１８が接続
されている。
【００１４】上記撮像部１１は、ＣＣＤラインセンサを
検査部１８のステージ１７上に載置された基板１に対し
て相対的に移動させて、この基板１の表面全体の画像を
取得するためのものである。この場合、撮像部１１を固
定し、ステージ１７を一方向に移動させてもよく、また
ステージ１７を固定し撮像部１１とライン照明部１３を
一方向に移動させことでもよい。
検査部１８のステージ１７上に載置された基板１に対し
て相対的に移動させて、この基板１の表面全体の画像を
取得するためのものである。この場合、撮像部１１を固
定し、ステージ１７を一方向に移動させてもよく、また
ステージ１７を固定し撮像部１１とライン照明部１３を
一方向に移動させことでもよい。
【００１５】光学系制御部１２は、撮像部１１の光学系
を制御して例えば焦点調整を行なったり、又は撮像部１
１の光学系に光学フィルタ、例えば干渉フィルタ又はＮ
Ｄフィルタを挿脱するための機能を有している。
を制御して例えば焦点調整を行なったり、又は撮像部１
１の光学系に光学フィルタ、例えば干渉フィルタ又はＮ
Ｄフィルタを挿脱するための機能を有している。
【００１６】照明部１３は、検査部１８のステージ１７
上に載置された基板１に対してオートマクロ検査用のラ
イン照明光を照射する機能を有している。
上に載置された基板１に対してオートマクロ検査用のラ
イン照明光を照射する機能を有している。
【００１７】搬送制御部１４は、基板１を収納する収納
カセットと検査部１８との間に配置された搬送ロボット
１９を制御し、収納カセットから未検査の基板１を取り
出して検査部１８のステージ１７上に搬入し、検査終了
後に間ステージ１７上から検査済みの基板１を取り出し
て搬送し再びカセット内に収納する機能を有している。
カセットと検査部１８との間に配置された搬送ロボット
１９を制御し、収納カセットから未検査の基板１を取り
出して検査部１８のステージ１７上に搬入し、検査終了
後に間ステージ１７上から検査済みの基板１を取り出し
て搬送し再びカセット内に収納する機能を有している。
【００１８】入力部１５は、基板１のオートマクロ検査
を行なうための設定や命令を入力するためのものであ
る。
を行なうための設定や命令を入力するためのものであ
る。
【００１９】画像表示部１６は、ホストコンピュータ１
０により取得された基板１の画像やオートマクロ検査結
果の画像などを表示するためのものである。
０により取得された基板１の画像やオートマクロ検査結
果の画像などを表示するためのものである。
【００２０】上記ホストコンピュータ１には、記憶部２
０と画像処理部２１との機能が備えられている。記憶部
２０には、撮像部１１から出力された画像信号を入力し
てその画像データ、すなわち基板１のオートマクロ検査
用の画像データを保存するものとなっている。
０と画像処理部２１との機能が備えられている。記憶部
２０には、撮像部１１から出力された画像信号を入力し
てその画像データ、すなわち基板１のオートマクロ検査
用の画像データを保存するものとなっている。
【００２１】画像処理部２１は、記憶部２０に保存され
た画像データに対して画像処理を行なうもので、半導体
ウエハ製造工程において、基板１に対して成膜、レジス
ト塗布、露光処理、現像、エッチングなどの各プロセス
からなるフォトリソグラフィー工程を行なうときに、レ
ジスト塗布前の基板１の下地層を撮像部１１により撮像
して得られた画像データ（第１の画像データ）を取り込
んで記憶部２０に保存し、かつレジスト塗布以降のプロ
セス、例えば露光処理された基板１を撮像部１１により
撮像して得られた画像データ（第２の画像データ）を取
り込んで記憶部２０に保存し、これら第１の画像データ
と第２の画像データとを比較し、その差画像データに基
づいて下地層の影響を無くして基板１上の欠陥検出を行
なう欠陥検出手段としての機能を有している。
た画像データに対して画像処理を行なうもので、半導体
ウエハ製造工程において、基板１に対して成膜、レジス
ト塗布、露光処理、現像、エッチングなどの各プロセス
からなるフォトリソグラフィー工程を行なうときに、レ
ジスト塗布前の基板１の下地層を撮像部１１により撮像
して得られた画像データ（第１の画像データ）を取り込
んで記憶部２０に保存し、かつレジスト塗布以降のプロ
セス、例えば露光処理された基板１を撮像部１１により
撮像して得られた画像データ（第２の画像データ）を取
り込んで記憶部２０に保存し、これら第１の画像データ
と第２の画像データとを比較し、その差画像データに基
づいて下地層の影響を無くして基板１上の欠陥検出を行
なう欠陥検出手段としての機能を有している。
【００２２】なお、実際のフォトリソグラフィー工程で
は、レジスト塗布と現像とはコータ／デベロッパー（Co
urter／Developer：Ｃ／Ｄ）を用いて行われている。従
って、レジスト塗布前の基板１の下地層を撮像して得ら
れる第１の画像データは、コータ／デベロッパーに入る
前の基板１を撮像して得られるものであり、露光処理さ
れた基板１を撮像して得られた第２の画像データは、コ
ータ／デベロッパーでの処理及び露光処理が終了した後
の基板１を撮像して得られるものである。
は、レジスト塗布と現像とはコータ／デベロッパー（Co
urter／Developer：Ｃ／Ｄ）を用いて行われている。従
って、レジスト塗布前の基板１の下地層を撮像して得ら
れる第１の画像データは、コータ／デベロッパーに入る
前の基板１を撮像して得られるものであり、露光処理さ
れた基板１を撮像して得られた第２の画像データは、コ
ータ／デベロッパーでの処理及び露光処理が終了した後
の基板１を撮像して得られるものである。
【００２３】次に、上記の如く構成された装置の作用に
ついて説明する。
ついて説明する。
【００２４】半導体ウエハ製造工程におけるフォトリソ
グラフィー工程では、上記図９(a)〜(g)に示すように、
先ず、基板１に対してスパッタリング又はプラズマＣＶ
Ｄ等により目的の薄膜２が成膜される。このように薄膜
２が成膜された複数の基板１は、コータ／デベロッパー
に搬送されるが、このコータ／デベロッパーに入る前に
撮像部１１により撮像される。この場合、基板１は、搬
送ロボット１９により欠陥検出装置の検査部１８のステ
ージ１７上に載置される。
グラフィー工程では、上記図９(a)〜(g)に示すように、
先ず、基板１に対してスパッタリング又はプラズマＣＶ
Ｄ等により目的の薄膜２が成膜される。このように薄膜
２が成膜された複数の基板１は、コータ／デベロッパー
に搬送されるが、このコータ／デベロッパーに入る前に
撮像部１１により撮像される。この場合、基板１は、搬
送ロボット１９により欠陥検出装置の検査部１８のステ
ージ１７上に載置される。
【００２５】ここで、ステージ１７上の基板１に対して
照明部１３からオートマクロ検査用の照明光が照射さ
れ、この状態に撮像部１１は、基板１を撮像してその画
像信号を出力する。この画像信号は、ホストコンピュー
タ１０に入力され、レジスト塗布前の基板１の下地層の
第１の画像データとして記憶部２０に保存される。図２
はレジスト塗布前の基板１の下地層の第１の画像データ
Ｄ1 の模式図であって、基板１上には膜むらＭが現われ
ている。
照明部１３からオートマクロ検査用の照明光が照射さ
れ、この状態に撮像部１１は、基板１を撮像してその画
像信号を出力する。この画像信号は、ホストコンピュー
タ１０に入力され、レジスト塗布前の基板１の下地層の
第１の画像データとして記憶部２０に保存される。図２
はレジスト塗布前の基板１の下地層の第１の画像データ
Ｄ1 の模式図であって、基板１上には膜むらＭが現われ
ている。
【００２６】次に、基板１は、コータ／デベロッパーに
搬入され、ここで図９（ｃ）に示すようにフォトレジス
ト３が薄膜２上に塗布される。
搬入され、ここで図９（ｃ）に示すようにフォトレジス
ト３が薄膜２上に塗布される。
【００２７】次に、基板１は、プロキシミティ方式露光
機などにセットされ、図９（ｄ）に示すようにマスク４
を通して紫外光線がフォトレジスト３に照射されて露光
処理される。
機などにセットされ、図９（ｄ）に示すようにマスク４
を通して紫外光線がフォトレジスト３に照射されて露光
処理される。
【００２８】次に、露光処理された複数の基板１は、カ
セットに収納され、搬送ロボット１９により欠陥検出装
置の設置場所まで搬送される。そして、搬送ロボット１
９は、搬送制御部１４の制御により、収納カセットから
未検査の基板１を取り出して検査部１８のステージ１７
上に搬入する。
セットに収納され、搬送ロボット１９により欠陥検出装
置の設置場所まで搬送される。そして、搬送ロボット１
９は、搬送制御部１４の制御により、収納カセットから
未検査の基板１を取り出して検査部１８のステージ１７
上に搬入する。
【００２９】ここで、ステージ１７上の基板１に対して
照明部１３からオートマクロ検査用の照明光が照射さ
れ、この状態に撮像部１１は、基板１を撮像してその画
像信号を出力する。この画像信号は、ホストコンピュー
タ１０に入力され、露光処理後の基板１の第２の画像デ
ータＤ2 として記憶部２０に保存される。図３は露光処
理後の基板１の第２の画像データＤ2 の模式図であっ
て、基板１上には膜むらＭと欠陥Ｇとが現われている。
照明部１３からオートマクロ検査用の照明光が照射さ
れ、この状態に撮像部１１は、基板１を撮像してその画
像信号を出力する。この画像信号は、ホストコンピュー
タ１０に入力され、露光処理後の基板１の第２の画像デ
ータＤ2 として記憶部２０に保存される。図３は露光処
理後の基板１の第２の画像データＤ2 の模式図であっ
て、基板１上には膜むらＭと欠陥Ｇとが現われている。
【００３０】次に、ホストコンピュータ１０の画像処理
部２１は、記憶部２０に保存されたレジスト塗布前の基
板１の下地層の第１の画像データＤ1 （図２）を読み出
すと共に、露光処理後の基板１の第２の画像データＤ2
（図３）を読み出し、これら第１の画像データＤ1 と第
２の画像データＤ2 とを比較し、図４に示すようにその
差画像データＤ3 （＝Ｄ1 −Ｄ2 ）に基づいて下地層の
影響を無くして基板１上の欠陥検出を行なう。この差画
像データＤ3 は、下地層の影響として膜むらＭが除去さ
れた基板１上に欠陥Ｇが現われている。
部２１は、記憶部２０に保存されたレジスト塗布前の基
板１の下地層の第１の画像データＤ1 （図２）を読み出
すと共に、露光処理後の基板１の第２の画像データＤ2
（図３）を読み出し、これら第１の画像データＤ1 と第
２の画像データＤ2 とを比較し、図４に示すようにその
差画像データＤ3 （＝Ｄ1 −Ｄ2 ）に基づいて下地層の
影響を無くして基板１上の欠陥検出を行なう。この差画
像データＤ3 は、下地層の影響として膜むらＭが除去さ
れた基板１上に欠陥Ｇが現われている。
【００３１】従って、画像処理部２１は、差画像データ
Ｄ3 に対してしきい値を用いて基板１上の欠陥Ｇを抽出
したり、又は差画像データＤ3 に対してパターン認識を
行なって基板１上の欠陥Ｇを抽出し、その欠陥抽出結果
に基づいて基板１の良否を判定する。
Ｄ3 に対してしきい値を用いて基板１上の欠陥Ｇを抽出
したり、又は差画像データＤ3 に対してパターン認識を
行なって基板１上の欠陥Ｇを抽出し、その欠陥抽出結果
に基づいて基板１の良否を判定する。
【００３２】このようなオートマクロ検査の後、良品と
して判定された基板１は、上記図９に示すように現像が
行われて例えばポジレジストを用いた場合の露光部分が
溶解される。
して判定された基板１は、上記図９に示すように現像が
行われて例えばポジレジストを用いた場合の露光部分が
溶解される。
【００３３】次に、基板１は、エッチングが行なわれて
露光部分の薄膜２が除去され、最後に残ったフォトレジ
スト３が剥離されることにより、基板１上に薄膜パター
ン２が形成される。
露光部分の薄膜２が除去され、最後に残ったフォトレジ
スト３が剥離されることにより、基板１上に薄膜パター
ン２が形成される。
【００３４】一方、不良品として判定された基板１は、
薄膜２及びフォトレジスト３が除去され、洗浄された
後、再び上記図９（ａ）に示す基板１としてフォトリソ
グラフィー工程の成膜プロセスに入る。
薄膜２及びフォトレジスト３が除去され、洗浄された
後、再び上記図９（ａ）に示す基板１としてフォトリソ
グラフィー工程の成膜プロセスに入る。
【００３５】このように上記第１の実施の形態において
は、レジスト塗布前の基板１の下地層の第１の画像デー
タＤ1 と露光処理後の基板１の第２の画像データＤ2 と
を比較し、その差画像データＤ3 （＝Ｄ1 −Ｄ2 ）に基
づいて基板１上の欠陥検出を行なうので、下地層の影響
すなわち下地層のフォトレジスト３の膜むらＭや洗浄の
残りなどの影響を抑えて基板１の表面上の欠陥Ｇのみを
検出できる。
は、レジスト塗布前の基板１の下地層の第１の画像デー
タＤ1 と露光処理後の基板１の第２の画像データＤ2 と
を比較し、その差画像データＤ3 （＝Ｄ1 −Ｄ2 ）に基
づいて基板１上の欠陥検出を行なうので、下地層の影響
すなわち下地層のフォトレジスト３の膜むらＭや洗浄の
残りなどの影響を抑えて基板１の表面上の欠陥Ｇのみを
検出できる。
【００３６】（２）次に、本発明の第２の実施の形態に
ついて図面を参照して説明する。なお、図１と同一部分
には同一符号を付してその詳しい説明は省略する。
ついて図面を参照して説明する。なお、図１と同一部分
には同一符号を付してその詳しい説明は省略する。
【００３７】図５は半導体ウエハやフラットディスプレ
イ等の電子デバイスの製造工程に適用した欠陥検出装置
の構成図である。画像処理部２１には、膜むら記憶手段
２２と膜むら範囲除去手段２３と欠陥検出手段２４との
各機能が備えられている。
イ等の電子デバイスの製造工程に適用した欠陥検出装置
の構成図である。画像処理部２１には、膜むら記憶手段
２２と膜むら範囲除去手段２３と欠陥検出手段２４との
各機能が備えられている。
【００３８】膜むら記憶手段２２は、レジスト塗布前の
半導体ウエハ基板１の下地層を撮像部１１により撮像し
て得られた第１の画像データＤ1 から基板１上の膜むら
Ｍの範囲を検出し、この膜むらＭの範囲の座標データを
記憶部２０に記憶する機能を有している。
半導体ウエハ基板１の下地層を撮像部１１により撮像し
て得られた第１の画像データＤ1 から基板１上の膜むら
Ｍの範囲を検出し、この膜むらＭの範囲の座標データを
記憶部２０に記憶する機能を有している。
【００３９】膜むら範囲除去手段２３は、記憶部２０に
保存されている膜むらＭの範囲の座標データを読み取
り、レジスト塗布以降のプロセスの基板１、例えば露光
処理後の基板１を撮像して得られた第２の画像データか
ら膜むらＭの範囲の座標データに対応する範囲で膜むら
Ｍを除く機能を有している。
保存されている膜むらＭの範囲の座標データを読み取
り、レジスト塗布以降のプロセスの基板１、例えば露光
処理後の基板１を撮像して得られた第２の画像データか
ら膜むらＭの範囲の座標データに対応する範囲で膜むら
Ｍを除く機能を有している。
【００４０】欠陥検出手段２４は、膜むら範囲除去手段
２３により膜むらＭを除いた第２の画像データから基板
１上の欠陥Ｇを検出する機能を有している。
２３により膜むらＭを除いた第２の画像データから基板
１上の欠陥Ｇを検出する機能を有している。
【００４１】次に、上記の如く構成された装置の作用に
ついて説明する。
ついて説明する。
【００４２】半導体ウエハ製造工程におけるフォトリソ
グラフィー工程において基板１に対して薄膜２が成膜さ
れた基板１は、コータ／デベロッパーに入る前に、上記
同様に、ステージ１７上の基板１に対して照明部１３か
らオートマクロ検査用の照明光が照射され、この状態に
撮像部１１によりその基板１の全面が撮像される。この
撮像により得られるレジスト塗布前の基板１の下地層の
第１の画像データＤ1（図２）は、記憶部２０に保存さ
れる。
グラフィー工程において基板１に対して薄膜２が成膜さ
れた基板１は、コータ／デベロッパーに入る前に、上記
同様に、ステージ１７上の基板１に対して照明部１３か
らオートマクロ検査用の照明光が照射され、この状態に
撮像部１１によりその基板１の全面が撮像される。この
撮像により得られるレジスト塗布前の基板１の下地層の
第１の画像データＤ1（図２）は、記憶部２０に保存さ
れる。
【００４３】ホストコンピュータ１０の膜むら記憶手段
２２は、レジスト塗布前の基板１の下地層を撮像部１１
により撮像して得られた第１の画像データＤ1 から基板
１上の膜むらＭの位置と範囲とを検出して記憶部２０に
記憶する。
２２は、レジスト塗布前の基板１の下地層を撮像部１１
により撮像して得られた第１の画像データＤ1 から基板
１上の膜むらＭの位置と範囲とを検出して記憶部２０に
記憶する。
【００４４】次に、基板１はコータ／デベロッパーに搬
入されてフォトレジスト３が薄膜２上に塗布され、次に
プロキシミティ方式露光機などにセットされて露光処理
される。
入されてフォトレジスト３が薄膜２上に塗布され、次に
プロキシミティ方式露光機などにセットされて露光処理
される。
【００４５】次に、露光処理された基板１は、カセット
に収納され、搬送ロボット１９により欠陥検出装置の設
置場所まで搬送される。そして、搬送ロボット１９は、
搬送制御部１４の制御により、収納カセットから未検査
の基板１を取り出して検査部１８のステージ１７上に搬
入する。
に収納され、搬送ロボット１９により欠陥検出装置の設
置場所まで搬送される。そして、搬送ロボット１９は、
搬送制御部１４の制御により、収納カセットから未検査
の基板１を取り出して検査部１８のステージ１７上に搬
入する。
【００４６】ここで、上記同様に、ステージ１７上の基
板１に対して照明部１３からオートマクロの検査用の照
明光が照射され、この状態に撮像部１１によりその基板
１の全面が撮像される。この撮像により得られる露光処
理後の基板１の第２の画像データＤ2 （図３）は、記憶
部２０に保存される。
板１に対して照明部１３からオートマクロの検査用の照
明光が照射され、この状態に撮像部１１によりその基板
１の全面が撮像される。この撮像により得られる露光処
理後の基板１の第２の画像データＤ2 （図３）は、記憶
部２０に保存される。
【００４７】次に、ホストコンピュータ１０の膜むら範
囲除去手段２３は、記憶部２０から第２の画像データＤ
2 を読み出すと共に、記憶部２０に保存されている膜む
らＭの範囲の座標データを読み取り、第２の画像データ
Ｄ2 から膜むらの範囲の座標データに対応する範囲内で
膜むらＭを欠陥検出の範囲から除く処理を行なう。
囲除去手段２３は、記憶部２０から第２の画像データＤ
2 を読み出すと共に、記憶部２０に保存されている膜む
らＭの範囲の座標データを読み取り、第２の画像データ
Ｄ2 から膜むらの範囲の座標データに対応する範囲内で
膜むらＭを欠陥検出の範囲から除く処理を行なう。
【００４８】次に、欠陥検出手段２４は、膜むら範囲除
去手段２３により膜むらＭの範囲を欠陥検出の範囲から
除かれた第２の画像データＤ2 に対してしきい値を用い
て基板１上の欠陥Ｇを抽出したり、又は第２の画像デー
タＤ2 に対してパターン認識を行なって基板１上の欠陥
Ｇを抽出し、その欠陥抽出結果に基づいて基板１の良否
を判定する。
去手段２３により膜むらＭの範囲を欠陥検出の範囲から
除かれた第２の画像データＤ2 に対してしきい値を用い
て基板１上の欠陥Ｇを抽出したり、又は第２の画像デー
タＤ2 に対してパターン認識を行なって基板１上の欠陥
Ｇを抽出し、その欠陥抽出結果に基づいて基板１の良否
を判定する。
【００４９】この後、良品として判定された基板１は、
現像、エッチングが行なわれ、基板１上に薄膜パターン
２が形成される。
現像、エッチングが行なわれ、基板１上に薄膜パターン
２が形成される。
【００５０】一方、不良品として判定された基板１は、
薄膜２及びフォトレジスト３が除去され、洗浄された
後、再び上記図９（ａ）に示す基板１としてフォトリソ
グラフィー工程の成膜プロセスに入る。
薄膜２及びフォトレジスト３が除去され、洗浄された
後、再び上記図９（ａ）に示す基板１としてフォトリソ
グラフィー工程の成膜プロセスに入る。
【００５１】このように上記第２の実施の形態において
は、レジスト塗布前の基板１の下地層を撮像部１１によ
り撮像して得られた第１の画像データＤ1 から基板１上
の膜むらＭの範囲の座標データを検出して記憶し、次に
露光処理後の基板１を撮像して得られた第２の画像デー
タＤ2 に対して上記膜むらＭの範囲を欠陥検出の範囲か
ら除き、この膜むらＭの範囲以外の範囲で基板１上の欠
陥Ｇを検出するので、上記第１の実施の形態と同様に、
下地層の影響すなわち下地層のフォトレジスト３の膜む
らＭや洗浄の残りなどの影響を抑えて基板１の表面上の
欠陥Ｇのみを検出できる。
は、レジスト塗布前の基板１の下地層を撮像部１１によ
り撮像して得られた第１の画像データＤ1 から基板１上
の膜むらＭの範囲の座標データを検出して記憶し、次に
露光処理後の基板１を撮像して得られた第２の画像デー
タＤ2 に対して上記膜むらＭの範囲を欠陥検出の範囲か
ら除き、この膜むらＭの範囲以外の範囲で基板１上の欠
陥Ｇを検出するので、上記第１の実施の形態と同様に、
下地層の影響すなわち下地層のフォトレジスト３の膜む
らＭや洗浄の残りなどの影響を抑えて基板１の表面上の
欠陥Ｇのみを検出できる。
【００５２】（３）次に、本発明の第３の実施の形態に
ついて図面を参照して説明する。なお、図５と同一部分
には同一符号を付してその詳しい説明は省略する。
ついて図面を参照して説明する。なお、図５と同一部分
には同一符号を付してその詳しい説明は省略する。
【００５３】図６は半導体ウエハやフラットディスプレ
イ等の電子デバイスの製造工程に適用した欠陥検出装置
の構成図である。画像処理部２１の補正手段２５は、レ
ジスト塗布以降のプロセスの半導体ウエハ基板１、例え
ば露光処理後の基板１を撮像部１１により撮像して得ら
れた第２の画像データＤ2 に対し、記憶部２０に記憶さ
れている膜むらの範囲の座標データに基づいてその座標
に対応する範囲を補正処理して膜むらＭの影響を除去す
る機能を有している。
イ等の電子デバイスの製造工程に適用した欠陥検出装置
の構成図である。画像処理部２１の補正手段２５は、レ
ジスト塗布以降のプロセスの半導体ウエハ基板１、例え
ば露光処理後の基板１を撮像部１１により撮像して得ら
れた第２の画像データＤ2 に対し、記憶部２０に記憶さ
れている膜むらの範囲の座標データに基づいてその座標
に対応する範囲を補正処理して膜むらＭの影響を除去す
る機能を有している。
【００５４】欠陥検出手段２６は、補正手段２５により
補正処理された第２の画像データＤ 2 から基板１上の欠
陥Ｇの検出を行なう機能を有している。
補正処理された第２の画像データＤ 2 から基板１上の欠
陥Ｇの検出を行なう機能を有している。
【００５５】次に、上記の如く構成された装置の作用に
ついて説明する。
ついて説明する。
【００５６】半導体ウエハ製造工程におけるフォトリソ
グラフィー工程において基板１に対して薄膜２が成膜さ
れた基板１は、コータ／デベロッパーに入る前に、上記
同様に、ステージ１７上の基板１に対して照明部１３か
らオートマクロ検査用の照明光が照射され、この状態に
撮像部１１によりその基板１の全面が撮像される。この
撮像により得られるレジスト塗布前の基板１の下地層の
第１の画像データＤ1（図２）は、記憶部２０に保存さ
れる。
グラフィー工程において基板１に対して薄膜２が成膜さ
れた基板１は、コータ／デベロッパーに入る前に、上記
同様に、ステージ１７上の基板１に対して照明部１３か
らオートマクロ検査用の照明光が照射され、この状態に
撮像部１１によりその基板１の全面が撮像される。この
撮像により得られるレジスト塗布前の基板１の下地層の
第１の画像データＤ1（図２）は、記憶部２０に保存さ
れる。
【００５７】ホストコンピュータ１０の膜むら記憶手段
２２は、レジスト塗布前の基板１の下地層を撮像部１１
により撮像して得られた第１の画像データＤ1 から基板
１上の膜むらＭの範囲の座標データを検出して記憶部２
０に記憶する。
２２は、レジスト塗布前の基板１の下地層を撮像部１１
により撮像して得られた第１の画像データＤ1 から基板
１上の膜むらＭの範囲の座標データを検出して記憶部２
０に記憶する。
【００５８】次に、基板１は、コータ／デべロッパーに
搬入されてフォトレジスト３が薄膜２上に塗布され、次
にプロキシミティ方式露光機などにセットされて露光処
理される。
搬入されてフォトレジスト３が薄膜２上に塗布され、次
にプロキシミティ方式露光機などにセットされて露光処
理される。
【００５９】次に、露光処理された基板１は、カセット
に収納され、搬送ロボット１９により欠陥検出装置の設
置場所まで搬送される。そして、搬送ロボット１９は、
搬送制御部１４の制御により、収納カセットから未検査
の基板１を取り出して検査部１８のステージ１７上に搬
入する。
に収納され、搬送ロボット１９により欠陥検出装置の設
置場所まで搬送される。そして、搬送ロボット１９は、
搬送制御部１４の制御により、収納カセットから未検査
の基板１を取り出して検査部１８のステージ１７上に搬
入する。
【００６０】ここで、上記同様に、ステージ１７上の基
板１に対して照明部１３からオートマクロ検査用の照明
光が照射され、この状態に撮像部１１によりその基板１
の全面が撮像される。この撮像により得られる露光処理
後の基板１の第２の画像データＤ2 （図３）は、記憶部
２０に保存される。
板１に対して照明部１３からオートマクロ検査用の照明
光が照射され、この状態に撮像部１１によりその基板１
の全面が撮像される。この撮像により得られる露光処理
後の基板１の第２の画像データＤ2 （図３）は、記憶部
２０に保存される。
【００６１】次に、ホストコンピュータ１０の補正手段
２５は、露光処理後の基板１を撮像部１１により撮像し
て得られた第２の画像データＤ2 に対し、記憶部２０に
記憶されている膜むらの範囲の座標データに基づいてそ
の座標に対応する範囲を補正処理して膜むらＭの影響を
除去する。
２５は、露光処理後の基板１を撮像部１１により撮像し
て得られた第２の画像データＤ2 に対し、記憶部２０に
記憶されている膜むらの範囲の座標データに基づいてそ
の座標に対応する範囲を補正処理して膜むらＭの影響を
除去する。
【００６２】次に、欠陥検出手段２６は、補正手段２５
により補正処理された第２の画像データＤ2 に対してし
きい値を用いて基板１上の欠陥Ｇを抽出したり、又は第
２の画像データＤ2 に対してパターン認識を行なって基
板１上の欠陥Ｇを抽出し、その欠陥抽出結果に基づいて
基板１の良否を判定する。
により補正処理された第２の画像データＤ2 に対してし
きい値を用いて基板１上の欠陥Ｇを抽出したり、又は第
２の画像データＤ2 に対してパターン認識を行なって基
板１上の欠陥Ｇを抽出し、その欠陥抽出結果に基づいて
基板１の良否を判定する。
【００６３】この後、良品として判定された基板１は、
現像、エッチングが行なわれ、基板１上に薄膜パターン
２が形成される。
現像、エッチングが行なわれ、基板１上に薄膜パターン
２が形成される。
【００６４】一方、不良品として判定された基板１は、
薄膜２及びフォトレジスト３が除去され、洗浄された
後、再び上記図９（ａ）に示す基板１としてフォトリソ
グラフィー工程の成膜プロセスに入る。
薄膜２及びフォトレジスト３が除去され、洗浄された
後、再び上記図９（ａ）に示す基板１としてフォトリソ
グラフィー工程の成膜プロセスに入る。
【００６５】このように上記第３の実施の形態において
は、露光処理後の基板１を撮像部１１により撮像して得
られた第２の画像データＤ2 に対し、記憶部２０に記憶
されている膜むらの範囲の座標データに基づいてその座
標に対応する範囲を補正処理して膜むらＭの影響を除去
し、この補正処理された第２の画像データＤ2 から基板
１上の欠陥Ｇの検出を行なうので、上記第１の実施の形
態と同様に、下地層の影響すなわち下地層のフォトレジ
スト３の膜むらＭや洗浄の残りなどの影響を抑えて基板
１の表面上の欠陥Ｇのみを検出できる。
は、露光処理後の基板１を撮像部１１により撮像して得
られた第２の画像データＤ2 に対し、記憶部２０に記憶
されている膜むらの範囲の座標データに基づいてその座
標に対応する範囲を補正処理して膜むらＭの影響を除去
し、この補正処理された第２の画像データＤ2 から基板
１上の欠陥Ｇの検出を行なうので、上記第１の実施の形
態と同様に、下地層の影響すなわち下地層のフォトレジ
スト３の膜むらＭや洗浄の残りなどの影響を抑えて基板
１の表面上の欠陥Ｇのみを検出できる。
【００６６】（４）次に、本発明の第４の実施の形態に
ついて図面を参照して説明する。なお、図１と同一部分
には同一符号を付してその詳しい説明は省略する。
ついて図面を参照して説明する。なお、図１と同一部分
には同一符号を付してその詳しい説明は省略する。
【００６７】図７は半導体ウエハやフラットディスプレ
イ等の電子デバイスの製造工程に適用した欠陥検出装置
の構成図である。撮像部１１の光学系には、干渉フィル
タ２７又はＮＤ（ニュートラル・デンシティー）フィル
タ２８のいずれか一方が挿脱されるものとなっている。
イ等の電子デバイスの製造工程に適用した欠陥検出装置
の構成図である。撮像部１１の光学系には、干渉フィル
タ２７又はＮＤ（ニュートラル・デンシティー）フィル
タ２８のいずれか一方が挿脱されるものとなっている。
【００６８】このような構成であれば、コータ／デベロ
ッパーに入る前の半導体ウエハ基板１の全面を撮像部１
１により撮像して基板１の下地層の第１の画像データＤ
1 を得るとき、又は露光処理後の基板１を撮像部１１に
より撮像して第２の画像データＤ2 を得るときのいずれ
か一方又は両方において、撮像部１１の光学系に干渉フ
ィルタ２７又はＮＤフィルタ２８のいずれか一方が挿脱
される。
ッパーに入る前の半導体ウエハ基板１の全面を撮像部１
１により撮像して基板１の下地層の第１の画像データＤ
1 を得るとき、又は露光処理後の基板１を撮像部１１に
より撮像して第２の画像データＤ2 を得るときのいずれ
か一方又は両方において、撮像部１１の光学系に干渉フ
ィルタ２７又はＮＤフィルタ２８のいずれか一方が挿脱
される。
【００６９】このように干渉フィルタ２７又はＮＤフィ
ルタ２８のいずれか一方を通して得られた第１の画像デ
ータＤ1 及び第２の画像データＤ2 を用いれば、特定の
波長の光のみを強調することができ、これによって基板
１の下地層に対して輝度変化の少ない膜むらＭを除去で
き、いわゆる膜むらＭに対して敏感に検出することがで
き、膜むらＭを除去してより高精度な欠陥Ｇの検出がで
きる。
ルタ２８のいずれか一方を通して得られた第１の画像デ
ータＤ1 及び第２の画像データＤ2 を用いれば、特定の
波長の光のみを強調することができ、これによって基板
１の下地層に対して輝度変化の少ない膜むらＭを除去で
き、いわゆる膜むらＭに対して敏感に検出することがで
き、膜むらＭを除去してより高精度な欠陥Ｇの検出がで
きる。
【００７０】上記第４の実施の形態では、上記図１に示
す欠陥検出装置の撮像部１１の光学系に干渉フィルタ２
７又はＮＤフィルタ２８のいずれか一方が挿脱されるこ
とについて説明したが、上記図５及び図６に示す欠陥検
出装置の撮像部１１の光学系に干渉フィルタ２７又はＮ
Ｄフィルタ２８のいずれか一方が挿脱するようにしても
よい。
す欠陥検出装置の撮像部１１の光学系に干渉フィルタ２
７又はＮＤフィルタ２８のいずれか一方が挿脱されるこ
とについて説明したが、上記図５及び図６に示す欠陥検
出装置の撮像部１１の光学系に干渉フィルタ２７又はＮ
Ｄフィルタ２８のいずれか一方が挿脱するようにしても
よい。
【００７１】なお、本発明は、上記第１乃至第４の実施
の形態に限定されるものでなく、実施段階ではその要旨
を逸脱しない範囲で種々に変形することが可能である。
の形態に限定されるものでなく、実施段階ではその要旨
を逸脱しない範囲で種々に変形することが可能である。
【００７２】さらに、上記実施形態には、種々の段階の
発明が含まれており、開示されている複数の構成要件に
おける適宜な組み合わせにより種々の発明が抽出でき
る。例えば、実施形態に示されている全構成要件から幾
つかの構成要件が削除されても、発明が解決しようとす
る課題の欄で述べた課題が解決でき、発明の効果の欄で
述べられている効果が得られる場合には、この構成要件
が削除された構成が発明として抽出できる。
発明が含まれており、開示されている複数の構成要件に
おける適宜な組み合わせにより種々の発明が抽出でき
る。例えば、実施形態に示されている全構成要件から幾
つかの構成要件が削除されても、発明が解決しようとす
る課題の欄で述べた課題が解決でき、発明の効果の欄で
述べられている効果が得られる場合には、この構成要件
が削除された構成が発明として抽出できる。
【００７３】本発明は、図８(a)〜(f)に示すような半導
体製造工程にも適用できる。
体製造工程にも適用できる。
【００７４】先ずは、図８(a)に示すようにフォトリソ
グラフィー工程により基板１に対して薄膜２を成膜し、
次にフォトレジスト３を薄膜２上に塗布し、次に露光処
理し、次に現像、エッチングを行なって基板１上に薄膜
パターン２を形成する（図９）に示すフォトリソグラフ
ィー工程により形成）。
グラフィー工程により基板１に対して薄膜２を成膜し、
次にフォトレジスト３を薄膜２上に塗布し、次に露光処
理し、次に現像、エッチングを行なって基板１上に薄膜
パターン２を形成する（図９）に示すフォトリソグラフ
ィー工程により形成）。
【００７５】次に、同図(b)に示すように薄膜パターン
２の形成された基板１上に再び薄膜３０が形成され、こ
の後に、この薄膜３０が同図(c)に示すように薄膜パタ
ーン２と同一平面上になるように平らにＣＭＰ法により
削られる。
２の形成された基板１上に再び薄膜３０が形成され、こ
の後に、この薄膜３０が同図(c)に示すように薄膜パタ
ーン２と同一平面上になるように平らにＣＭＰ法により
削られる。
【００７６】次に、同図(d)に示すように薄膜３０上に
薄膜３１が形成される。
薄膜３１が形成される。
【００７７】この後、基板１は、コータ／デベロッパー
に入ってフォトレジスト３２が塗布されるが、このコー
タ／デベロッパーに入る前に、上記同様に、照明部１３
からオートマクロ検査用の照明光が照射され、この状態
に撮像部１１によりその基板１の全面が撮像される。こ
の撮像により得られるレジスト塗布前の基板１の下地層
の第１の画像データＤ1 が記憶部２０に保存される。
に入ってフォトレジスト３２が塗布されるが、このコー
タ／デベロッパーに入る前に、上記同様に、照明部１３
からオートマクロ検査用の照明光が照射され、この状態
に撮像部１１によりその基板１の全面が撮像される。こ
の撮像により得られるレジスト塗布前の基板１の下地層
の第１の画像データＤ1 が記憶部２０に保存される。
【００７８】次に、基板１は、コータ／デベロッパーに
入れられ、同図（ｅ）に示すように薄膜３１上にフォト
レジスト３２が塗布され、次に、露光処理される。
入れられ、同図（ｅ）に示すように薄膜３１上にフォト
レジスト３２が塗布され、次に、露光処理される。
【００７９】この露光処理後の基板１は、上記同様に、
照明部１３によりオートマクロ検査用の照明光が照射さ
れ、この状態に撮像部１１により撮像されて、その第２
の画像データＤ2 として記憶部２０に保存される。
照明部１３によりオートマクロ検査用の照明光が照射さ
れ、この状態に撮像部１１により撮像されて、その第２
の画像データＤ2 として記憶部２０に保存される。
【００８０】次に、ホストコンピュータ１０の画像処理
部２１は、記憶部２０に保存されたレジスト塗布前の基
板１の下地層の第１の画像データＤ1 と露光処理後の基
板１の第２の画像データＤ2 とを比較し、その差画像デ
ータＤ3 （＝Ｄ1 −Ｄ2 ）に基づいて下地層の影響を無
くして基板１上の欠陥検出を行なう。
部２１は、記憶部２０に保存されたレジスト塗布前の基
板１の下地層の第１の画像データＤ1 と露光処理後の基
板１の第２の画像データＤ2 とを比較し、その差画像デ
ータＤ3 （＝Ｄ1 −Ｄ2 ）に基づいて下地層の影響を無
くして基板１上の欠陥検出を行なう。
【００８１】従って、画像処理部２１は、差画像データ
Ｄ3 に対してしきい値を用いて基板１上の欠陥Ｇを抽出
したり、又は差画像データＤ3 に対してパターン認識を
行なって基板１上の欠陥Ｇを抽出し、その欠陥抽出結果
に基づいて基板１の良否を判定する。
Ｄ3 に対してしきい値を用いて基板１上の欠陥Ｇを抽出
したり、又は差画像データＤ3 に対してパターン認識を
行なって基板１上の欠陥Ｇを抽出し、その欠陥抽出結果
に基づいて基板１の良否を判定する。
【００８２】次に、良品として判定された基板１に対し
て現像、エッチングが行われ、同図(f)に示すように薄
膜３０上に薄膜パターン３１が形成される。
て現像、エッチングが行われ、同図(f)に示すように薄
膜３０上に薄膜パターン３１が形成される。
【００８３】このようにしてフォトリソグラフィー工程
により基板１上に薄膜パターン２を形成してその上層に
薄膜３０を形成してＣＭＰ法により平面に削り、さらに
フォトリソグラフィー工程を行なって薄膜３０上に薄膜
パターン３１を形成するような半導体製造工程において
も、ＣＭＰ法により削った平面を下地層として、露光処
理後の基板１上の欠陥検査ができる。
により基板１上に薄膜パターン２を形成してその上層に
薄膜３０を形成してＣＭＰ法により平面に削り、さらに
フォトリソグラフィー工程を行なって薄膜３０上に薄膜
パターン３１を形成するような半導体製造工程において
も、ＣＭＰ法により削った平面を下地層として、露光処
理後の基板１上の欠陥検査ができる。
【００８４】又、基板１上に複数層を形成する半導体製
造工程では、１つ前のフォトリソグラフィー工程で形成
された層を下地層として欠陥検査を行なえばよい。
造工程では、１つ前のフォトリソグラフィー工程で形成
された層を下地層として欠陥検査を行なえばよい。
【００８５】さらに、上記第１乃至第４の実施の形態で
は、レジスト塗布前の基板１の下地層の第１の画像デー
タＤ1 と露光処理後の基板１の第２の画像データＤ2 と
を比較しているが、レジスト塗布前であれば上記図９
（ａ）に示す基板１を撮像して第１の画像データＤ1 を
取得し、かつ上記図９（ｅ）〜（ｇ）に示すレジスト塗
布後の現像、エッチング又はレジスト剥離後の基板１を
撮像して第２の画像データＤ2 を取得し、これらの差画
像データＤ3 （＝Ｄ1 −Ｄ2 ）に基づいて下地層の影響
を無くして基板１上の欠陥検出を行なうようにしてもよ
い。
は、レジスト塗布前の基板１の下地層の第１の画像デー
タＤ1 と露光処理後の基板１の第２の画像データＤ2 と
を比較しているが、レジスト塗布前であれば上記図９
（ａ）に示す基板１を撮像して第１の画像データＤ1 を
取得し、かつ上記図９（ｅ）〜（ｇ）に示すレジスト塗
布後の現像、エッチング又はレジスト剥離後の基板１を
撮像して第２の画像データＤ2 を取得し、これらの差画
像データＤ3 （＝Ｄ1 −Ｄ2 ）に基づいて下地層の影響
を無くして基板１上の欠陥検出を行なうようにしてもよ
い。
【００８６】上記第１乃至第４の実施の形態では、半導
体ウエハ製造工程に適用した場合について説明したが、
これに限らず液晶ディスプレイなどの半導体デバイスの
製造工程にも適用できる。
体ウエハ製造工程に適用した場合について説明したが、
これに限らず液晶ディスプレイなどの半導体デバイスの
製造工程にも適用できる。
【００８７】
【発明の効果】以上詳記したように本発明によれば、下
地層のフォトレジストの膜むらや洗浄の残りなどの影響
を抑えて表面の欠陥のみを検出できる欠陥検出方法及び
その装置を提供できる。
地層のフォトレジストの膜むらや洗浄の残りなどの影響
を抑えて表面の欠陥のみを検出できる欠陥検出方法及び
その装置を提供できる。
【図１】本発明に係わる欠陥検出装置の第１の実施の形
態を示す構成図。
態を示す構成図。
【図２】本発明に係わる欠陥検出装置の第１の実施の形
態により得られる成膜前の基板の下地層の画像データの
模式図。
態により得られる成膜前の基板の下地層の画像データの
模式図。
【図３】本発明に係わる欠陥検出装置の第１の実施の形
態により得られる露光処理後の基板の画像データの模式
図。
態により得られる露光処理後の基板の画像データの模式
図。
【図４】本発明に係わる欠陥検出装置の第１の実施の形
態における差画像データの模式図。
態における差画像データの模式図。
【図５】本発明に係わる欠陥検出装置の第２の実施の形
態を示す構成図。
態を示す構成図。
【図６】本発明に係わる欠陥検出装置の第３の実施の形
態を示す構成図。
態を示す構成図。
【図７】本発明に係わる欠陥検出装置の第４の実施の形
態を示す構成図。
態を示す構成図。
【図８】本発明に係わる欠陥検出装置を適用する他の半
導体製造工程を示す図。
導体製造工程を示す図。
【図９】半導体ウエハ製造工程におけるフォトリソグラ
フィー工程を示す図。
フィー工程を示す図。
１：基板 ２：薄膜 ３：フォトレジスト ４：マスク １０：ホストコンピュータ １１：撮像部 １２：光学系制御部 １３：照明部 １４：搬送制御部 １５：入力部 １６：画像表示部 １７：ステージ １８：検査部 １９：搬送ロボット ２０：記憶部 ２１：画像処理部 ２２：膜むら記憶手段 ２３：膜むら範囲除去手段 ２４：欠陥検出手段 ２５：補正手段 ２６：欠陥検出手段 ２７：干渉フィルタ ２８：ＮＤフィルタ
フロントページの続き Ｆターム(参考） 2G051 AA51 AA73 AB02 BA20 CA03 CA04 CC07 DA01 DA03 DA07 EA08 EA14 EA23 EB01 EB02 FA10 4M106 AA01 DB04 DB20 DG03 DJ11 DJ18 DJ21 DJ23 5B057 AA03 CA08 CA12 CA16 CE02 CE09 CH11 DA03 DC32
Claims (13)
- 【請求項１】 電子デバイスとなる基板に対して成膜、
レジスト塗布、露光処理、現像、エッチングの各プロセ
スを行なうときに前記基板上の欠陥を検出する欠陥検出
方法において、 前記レジスト塗布前の前記基板の下地層を撮像して得ら
れた第１の画像データと前記レジスト塗布以降のプロセ
スの前記基板を撮像して得られた第２の画像データとを
比較し、この比較結果に基づいて少なくとも前記下地層
の影響を無くして前記基板上の欠陥検出を行なうことを
特徴とする欠陥検出方法。 - 【請求項２】 前記レジスト塗布前の前記基板の下地層
を撮像して得られた第１の画像データと前記露光処理後
の前記基板を撮像して得られた第２の画像データとを比
較することを特徴とする請求項１記載の欠陥検出方法。 - 【請求項３】 電子デバイスとなる基板に対して成膜、
レジスト塗布、露光処理、現像、エッチングの各プロセ
スを行なうときに前記基板上の欠陥を検出する欠陥検出
方法において、 前記レジスト塗布前の前記基板の下地層を撮像して得ら
れた第１の画像データから前記基板上の膜むらの範囲を
記憶し、前記レジスト塗布以降のプロセスの前記基板を
撮像して得られた第２の画像データから前記膜むらの範
囲を欠陥検出の範囲から除き、この膜むら範囲を欠陥検
出範囲から除いた前記第２の画像データを用いて前記基
板上の欠陥検出を行なうことを特徴とする欠陥検出方
法。 - 【請求項４】 電子デバイスとなる基板に対して成膜、
レジスト塗布、露光処理、現像、エッチングの各プロセ
スを行なうときに前記基板上の欠陥を検出する欠陥検出
方法において、 前記レジスト塗布前の前記基板の下地層を撮像して得ら
れた第１の画像データから前記基板上の膜むらの範囲を
記憶し、前記レジスト塗布以降のプロセスの前記基板を
撮像して得られた第２の画像データにおける前記膜むら
の範囲に対応する範囲に対して前記膜むらを除去する補
正処理を行ない、この補正処理後の前記第２の画像デー
タから前記基板上の欠陥検出を行なうことを特徴とする
欠陥検出方法。 - 【請求項５】 干渉フィルタを通して前記レジスト塗布
前の前記基板の下地層又は前記レジスト塗布以降のプロ
セスの前記基板のいずれか一方又は両方を撮像すること
を特徴とする請求項１乃至４のうちいずれか１項記載の
欠陥検出方法。 - 【請求項６】 ＮＤフィルタを通して前記レジスト塗布
前の前記基板の下地層又は前記レジスト塗布以降のプロ
セスの前記基板のいずれか一方又は両方を撮像すること
を特徴とする請求項１乃至４のうちいずれか１項記載の
欠陥検出方法。 - 【請求項７】 電子デバイスとなる基板に対して成膜、
レジスト塗布、露光処理、現像、エッチングの各プロセ
スを繰り返して行なう工程に対して、前回の工程におけ
る前記レジスト塗布前の前記基板の下地層を撮像して得
られた第１の画像データと今回の工程における前記レジ
スト塗布以降のプロセスの前記基板を撮像して得られた
第２の画像データとを比較し、この比較結果に基づいて
少なくとも前記下地層の影響を無くして前記基板上の欠
陥検出を行なうことを特徴とする請求項１乃至６のうち
いずれか１項記載の欠陥検出方法。 - 【請求項８】 電子デバイスとなる基板に対して成膜、
レジスト塗布、露光処理、現像、エッチングの各プロセ
スを行なうときに前記基板上の欠陥を検出する欠陥検出
装置において、 前記基板を撮像するための撮像手段と、 前記レジスト塗布前の前記基板の下地層を前記撮像手段
により撮像して得られた第１の画像データを保存する保
存手段と、 前記レジスト塗布以降のプロセスの前記基板を前記撮像
手段により撮像して得られた第２の画像データと前記保
存手段に保存されている前記第１の画像データとを比較
し、この比較結果に基づいて少なくとも前記下地層の影
響を無くして前記基板上の欠陥検出を行なう欠陥検出手
段と、を具備したことを特徴とする欠陥検出装置。 - 【請求項９】 前記欠陥検出手段は、前記第１の画像デ
ータと前記露光処理後の前記基板を撮像して得られた第
２の画像データとを比較することを特徴とする請求項８
記載の欠陥検出装置。 - 【請求項１０】 電子デバイスとなる基板に対して成
膜、レジスト塗布、露光処理、現像、エッチングの各プ
ロセスを行なうときに前記基板上の欠陥を検出する欠陥
検出装置において、 前記基板を撮像するための撮像手段と、 前記レジスト塗布前の前記基板の下地層を前記撮像手段
により撮像して得られた第１の画像データから前記基板
上の膜むらの範囲を記憶する膜むら記憶手段と、 前記レジスト塗布以降のプロセスの前記基板を撮像して
得られた第２の画像データから前記記憶手段に記憶され
ている前記膜むらの範囲を欠陥検出の範囲から除く膜む
ら範囲除去手段と、 この膜むら範囲除去手段により前記膜むらの範囲を前記
欠陥検出から除いた前記第２の画像データを用いて前記
基板上の欠陥検出を行なう欠陥検出手段と、を具備した
ことを特徴とする欠陥検出装置。 - 【請求項１１】 電子デバイスとなる基板に対して成
膜、レジスト塗布、露光処理、現像、エッチングの各プ
ロセスを行なうときに前記基板上の欠陥を検出する欠陥
検出装置において、 前記基板を撮像するための撮像手段と、 前記レジスト塗布前の前記基板の下地層を前記撮像手段
により撮像して得られた第１の画像データから前記基板
上の膜むらの範囲を記憶する膜むら記憶手段と、 前記レジスト塗布以降のプロセスの前記基板を前記撮像
手段により撮像して得られた第２の画像データにおける
前記記憶手段に記憶されている前記膜むらの範囲に対応
する範囲に対して前記膜むらを除去する補正処理を行な
う補正手段と、 この補正手段により補正処理された前記第２の画像デー
タから前記基板上の欠陥検出を行なう欠陥検出手段と、
を具備したことを特徴とする欠陥検出装置。 - 【請求項１２】 前記撮像手段に干渉フィルタを取り付
けて前記レジスト塗布前の前記基板の下地層又は前記レ
ジスト塗布以降のプロセスの前記基板のいずれか一方又
は両方を撮像することを特徴とする請求項８乃至１１の
うちいずれか１項記載の欠陥検出装置。 - 【請求項１３】 前記撮像手段にＮＤフィルタを取り付
けて前記レジスト塗布前の前記基板の下地層又は前記レ
ジスト塗布以降のプロセスの前記基板のいずれか一方又
は両方を撮像することを特徴とする請求項８乃至１１の
うちいずれか１項記載の欠陥検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001070804A JP2002267616A (ja) | 2001-03-13 | 2001-03-13 | 欠陥検出方法及びその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001070804A JP2002267616A (ja) | 2001-03-13 | 2001-03-13 | 欠陥検出方法及びその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002267616A true JP2002267616A (ja) | 2002-09-18 |
Family
ID=18928606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001070804A Withdrawn JP2002267616A (ja) | 2001-03-13 | 2001-03-13 | 欠陥検出方法及びその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002267616A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009098051A (ja) * | 2007-10-18 | 2009-05-07 | Toppan Printing Co Ltd | カラーフィルタ欠陥検査方法 |
| US7652276B2 (en) | 2006-02-08 | 2010-01-26 | Tokyo Electron Limited | Defect inspection method, defect inspection apparatus having a mounting table with a substrate thereon and an image pickup device are relatively moved for capturing the image of the substrate, and computer readable storage medium storing a program for performing the method |
| US8139107B2 (en) | 2006-02-08 | 2012-03-20 | Tokyo Electron Limited | Defect inspection method, defect inspection system, and computer readable storage medium |
| JP2013238595A (ja) * | 2012-05-11 | 2013-11-28 | Kla-Encor Corp | ウェーハジオメトリ計測ツールによるウェーハ表面フィーチャの検出、分類および定量化のためのシステムおよび方法 |
| JP7485728B2 (ja) | 2022-06-20 | 2024-05-16 | 株式会社Ｓｃｒｅｅｎホールディングス | 基板処理装置、基板処理装置の制御方法 |
-
2001
- 2001-03-13 JP JP2001070804A patent/JP2002267616A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7652276B2 (en) | 2006-02-08 | 2010-01-26 | Tokyo Electron Limited | Defect inspection method, defect inspection apparatus having a mounting table with a substrate thereon and an image pickup device are relatively moved for capturing the image of the substrate, and computer readable storage medium storing a program for performing the method |
| US8139107B2 (en) | 2006-02-08 | 2012-03-20 | Tokyo Electron Limited | Defect inspection method, defect inspection system, and computer readable storage medium |
| JP2009098051A (ja) * | 2007-10-18 | 2009-05-07 | Toppan Printing Co Ltd | カラーフィルタ欠陥検査方法 |
| JP2013238595A (ja) * | 2012-05-11 | 2013-11-28 | Kla-Encor Corp | ウェーハジオメトリ計測ツールによるウェーハ表面フィーチャの検出、分類および定量化のためのシステムおよび方法 |
| US10330608B2 (en) | 2012-05-11 | 2019-06-25 | Kla-Tencor Corporation | Systems and methods for wafer surface feature detection, classification and quantification with wafer geometry metrology tools |
| JP7485728B2 (ja) | 2022-06-20 | 2024-05-16 | 株式会社Ｓｃｒｅｅｎホールディングス | 基板処理装置、基板処理装置の制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060158643A1 (en) | Method and system of inspecting mura-defect and method of fabricating photomask | |
| JP3647416B2 (ja) | パターン検査装置及びその方法 | |
| JP2016145887A (ja) | 検査装置および検査方法 | |
| JP2007194262A (ja) | 欠陥判定システムおよび基板処理システム | |
| JP2012059984A (ja) | マスク検査装置及び露光用マスク製造装置 | |
| JP2004525528A (ja) | 処理ツールにおいて基板上の欠陥を検出するための構成および方法 | |
| JP2007192652A (ja) | パターン検査装置、パターン検査方法、及び検査対象試料 | |
| JP6473038B2 (ja) | 検査装置および基板処理装置 | |
| JP2001167996A (ja) | 基板処理装置 | |
| JP2014109436A (ja) | 基板の欠陥検査方法、基板の欠陥検査装置、プログラム及びコンピュータ記憶媒体 | |
| JP2002267616A (ja) | 欠陥検出方法及びその装置 | |
| JP2009222627A (ja) | パターン検査方法、パターン検査装置及びプログラム | |
| WO2004088417A1 (ja) | フォトマスクのパターン検査方法、フォトマスクのパターン検査装置、およびフォトマスクのパターン検査プログラム | |
| JP2000146537A (ja) | パタ―ン欠陥検出装置および修正装置 | |
| US20220100081A1 (en) | Information processing apparatus, inspection method, storage medium, exposure apparatus, determination method, and article manufacturing method | |
| JP3879904B2 (ja) | グレートーンマスクの欠陥検査方法及び欠陥検査装置 | |
| JP6412825B2 (ja) | 検査装置および基板処理装置 | |
| US6327379B2 (en) | Pattern inspection method and apparatus | |
| CN111426701B (zh) | 一种晶圆缺陷检测方法及其装置 | |
| JP2005217062A (ja) | フォトリソプロセス装置および欠陥検査方法 | |
| JP3068636B2 (ja) | パターン検査方法および装置 | |
| JP2007170914A (ja) | フォトマスクの検査方法及び検査装置 | |
| JP2010066629A (ja) | パターン検査装置及びパターン検査方法 | |
| JP3691374B2 (ja) | 基板の欠陥検査方法および基板の欠陥検査システム | |
| JP2006292862A (ja) | パターン形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080513 |