JP2002261656A - Automatic gain controller for cdma receiver - Google Patents
Automatic gain controller for cdma receiverInfo
- Publication number
- JP2002261656A JP2002261656A JP2001052517A JP2001052517A JP2002261656A JP 2002261656 A JP2002261656 A JP 2002261656A JP 2001052517 A JP2001052517 A JP 2001052517A JP 2001052517 A JP2001052517 A JP 2001052517A JP 2002261656 A JP2002261656 A JP 2002261656A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- gain control
- target value
- automatic gain
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、スペクトラム拡散
通信技術を利用したＣＤＭＡ（Ｃｏｄｅ Ｄｉｖｓｉｏ
ｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）方式の受信機に
用いる自動利得制御装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a CDMA (Code Divio) using spread spectrum communication technology.
The present invention relates to an automatic gain control device used for a receiver of an n Multiple Access type.
【０００２】[0002]
【従来の技術】図３は、従来のＣＤＭＡ方式を採用した
受信機の概略構成を示すブロック図である。従来のＣＤ
ＭＡ受信機は、図３に示すように、移動機のアンテナ３
０１により、基地局から送信されたＣＤＭＡ信号を受信
し、受信した信号をＲＦ増幅部３０２により増幅した
後、周波数変換部３０３により無線周波数からベースバ
ンド周波数に変換し、Ａ／Ｄ（アナログ／デジタル変
換）部３０５によりデジタル化する。そして、デジタル
化された信号に基づいて、ＡＧＣ（自動利得制御）部３
０４によりＲＦ増幅部３０２に対する利得制御を行う。2. Description of the Related Art FIG. 3 is a block diagram showing a schematic configuration of a receiver employing a conventional CDMA system. Conventional CD
The MA receiver, as shown in FIG.
01, the CDMA signal transmitted from the base station is received, the received signal is amplified by the RF amplifier 302, and then converted from the radio frequency to the baseband frequency by the frequency converter 303, and the A / D (analog / digital) The conversion unit 305 digitizes the data. Then, based on the digitized signal, an AGC (automatic gain control) unit 3
04 controls the gain of the RF amplifier 302.
【０００３】また、デジタル化された信号は、逆拡散部
３０７および受信すべきパスのタイミングを探索するた
めのパスサーチ部３０６に渡される。そして、パスサー
チ部３０６によりタイミング抽出され、その情報を使っ
て逆拡散部３０７により逆スペクトラム拡散され、復調
部３０９とＡＦＣ部３０８に渡される。復調部３０９で
復調された信号は、誤り訂正部３１０により誤り訂正が
施されて、目的とする受信信号が得られる。一方、ＡＦ
Ｃ部３０８では、基地局と移動機との周波数誤差を検出
し、周波数変換部３０３を制御し周波数誤差を減少させ
る。The digitized signal is passed to a despreading section 307 and a path search section 306 for searching for the timing of a path to be received. Then, the timing is extracted by the path search unit 306, the spectrum is despread by the despreading unit 307 using the information, and is passed to the demodulation unit 309 and the AFC unit 308. The signal demodulated by the demodulation unit 309 is subjected to error correction by the error correction unit 310, and a target received signal is obtained. On the other hand, AF
C section 308 detects a frequency error between the base station and the mobile station, and controls frequency conversion section 303 to reduce the frequency error.
【０００４】このようなスペクトラム拡散通信技術を利
用したＣＤＭＡ方式の受信機におけるＡＧＣ方式は、ス
ペクトラム拡散された受信信号を自動利得制御すること
により、雑音電力、干渉波電力と希望波電力の総和を一
定にしていた。[0004] The AGC system in the CDMA receiver using the spread spectrum communication technique automatically controls the gain of the spread spectrum received signal to reduce the sum of noise power, interference wave power and desired wave power. It was constant.
【０００５】従来のＡＧＣ制御方式によれば、希望波信
号と非希望波信号とからなる受信信号に対して自動利得
制御を行うため（１次ＡＧＣ）、希望波電力が一定にな
らないという課題がある。この課題に対して、特開平１
０−１０７７６５号公報（ＣＤＭＡ用ＡＧＣ回路）にお
いて、アナログ相関器からの出力に基づいて、安定した
希望波レベルを復調部に出力する方法が提案されてい
る。According to the conventional AGC control method, since the automatic gain control is performed on the received signal including the desired signal and the non-desired signal (primary AGC), there is a problem that the desired signal power is not constant. is there. To solve this problem,
Japanese Patent Laid-Open No. 0-107765 (AGC circuit for CDMA) proposes a method of outputting a stable desired wave level to a demodulation unit based on an output from an analog correlator.
【０００６】[0006]
【発明が解決しようとする課題】現在の通信機器では、
小型省電力化が必須であり、そのためには各機能を個別
に有するＬＳＩの統合が必要である。上記特開平１０−
１０７７６５号公報に記載されたＣＤＭＡ用ＡＧＣ回路
では、アナログ相関器を使用した構成が提案されている
が、その他の回路の大部分はデジタル回路で構成されて
いるのが一般的であり、デジタル回路とアナログ回路を
同じＬＳＩで構成することは困難であるため統合化に不
利となっている。In the current communication equipment,
It is necessary to reduce the size and power consumption, and for that purpose, it is necessary to integrate an LSI having individual functions. JP-A-10-
In the AGC circuit for CDMA described in Japanese Patent Publication No. 107765, a configuration using an analog correlator has been proposed, but most of the other circuits are generally configured by digital circuits. It is difficult to configure the analog circuit and the analog circuit with the same LSI, which is disadvantageous for integration.
【０００７】通常の通信機器における課題として、１次
のＡＧＣに加え、逆拡散後の信号にＡＧＣを行う回路
（２次ＡＧＣ部）を構成した場合には、２次ＡＧＣの引
き込み時間は、一般的に、初期値により大きな差が発生
する。さらなる課題として、復調後に誤り訂正を行う装
置の場合には、ある符号ブロック内においてＡＧＣの利
得が一定でないと、誤り訂正能力が不均一となり誤り訂
正能力が低下する。[0007] As a problem in ordinary communication equipment, when a circuit (secondary AGC unit) for performing AGC on a despread signal is configured in addition to the primary AGC, the pull-in time of the secondary AGC is generally Therefore, a large difference occurs in the initial value. As a further problem, in the case of a device that performs error correction after demodulation, if the gain of AGC is not constant within a certain code block, the error correction capability becomes uneven and the error correction capability decreases.
【０００８】また、その他の課題として、自動利得制御
した信号は、復調部とＡＦＣ部に渡されるが、ＡＦＣ部
の制御を行うために必要な最適な利得制御周期と復調後
に誤り訂正を行う場合の符号ブロック周期は、必ずしも
等しくないために、誤り訂正能力が不均一となり誤り訂
正能力が低下する。このことは、利得制御の目標値につ
いても同様である。Another problem is that the signal subjected to automatic gain control is passed to a demodulation unit and an AFC unit. The optimum gain control cycle required for controlling the AFC unit and the case where error correction is performed after demodulation are performed. Are not necessarily equal to each other, the error correction capability is not uniform, and the error correction capability is reduced. This is the same for the target value of the gain control.
【０００９】本発明は、上述した事情に鑑みなされたも
のであり、デジタル逆拡散器においてスペクトラム逆拡
散した信号を自動利得制御することにより、希望波電力
を一定にするとともに、誤り訂正部とＡＦＣ部とにおけ
る利得制御周期および目標値が最適であり、ＬＳＩの統
合が容易なＣＤＭＡ受信機の自動利得制御装置を提供す
ることを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned circumstances, and a digital despreader performs automatic gain control on a signal subjected to spectrum despreading so that a desired signal power is kept constant and an error correction unit and an AFC. It is an object of the present invention to provide an automatic gain control device of a CDMA receiver in which a gain control cycle and a target value in a unit are optimal and LSI integration is easy.
【００１０】[0010]
【課題を解決するための手段】本発明に係るＣＤＭＡ受
信機の自動利得制御装置は、スペクトラム拡散された受
信信号に対して自動利得制御を行い、その後にデジタル
逆拡散器において逆スペクトラム拡散された信号に対し
て自動利得制御を行うことを特徴とするものである。An automatic gain control apparatus for a CDMA receiver according to the present invention performs automatic gain control on a spread-spectrum received signal, and then performs inverse-spread spectrum processing in a digital despreader. It is characterized in that automatic gain control is performed on a signal.
【００１１】前記ＣＤＭＡ受信機の自動利得制御装置に
おいて、前記デジタル逆拡散器から出力される信号をビ
ットシフトすることにより、利得制御するように構成す
ることが可能である。In the automatic gain control device of the CDMA receiver, it is possible to control the gain by bit-shifting the signal output from the digital despreader.
【００１２】また、前記ＣＤＭＡ受信機の自動利得制御
装置において、比較器の目標値として上限目標値および
下限目標値を設定可能とし、前記比較器の出力として目
標値の幅を設定可能とした回路を有するように構成する
ことが可能である。Further, in the automatic gain control device of the CDMA receiver, an upper limit target value and a lower limit target value can be set as target values of the comparator, and a range of the target value can be set as an output of the comparator. It can be configured to have
【００１３】また、前記ＣＤＭＡ受信機の自動利得制御
装置において、誤り訂正の符号化ブロック周期で利得制
御を行うように構成することが可能である。Further, the automatic gain control device of the CDMA receiver can be configured to perform gain control in an error correction coding block cycle.
【００１４】また、前記ＣＤＭＡ受信機の自動利得制御
装置において、パスサーチ部の受信信号に基づいて初期
値を設定するように構成することが可能である。Further, the automatic gain control device of the CDMA receiver can be configured to set an initial value based on a reception signal of a path search unit.
【００１５】また、前記ＣＤＭＡ受信機の自動利得制御
装置において、復調部入力に対する利得制御と、自動周
波数制御部入力に対する利得制御とで、利得制御の周期
を変更可能として構成することが可能である。In the automatic gain control device for the CDMA receiver, the gain control cycle can be changed by the gain control for the demodulation unit input and the gain control for the automatic frequency control unit input. .
【００１６】また、前記ＣＤＭＡ受信機の自動利得制御
装置において、復調部入力に対する利得制御と、自動周
波数制御部入力に対する利得制御とで、利得制御を行う
目標値を変更可能として構成することが可能である。Further, in the automatic gain control device of the CDMA receiver, a target value for performing gain control can be changed by a gain control for a demodulation unit input and a gain control for an automatic frequency control unit input. It is.
【００１７】[0017]
【発明の実施の形態】以下、図面を参照して本発明に係
るＣＤＭＡ受信機の自動利得制御装置の実施形態を詳細
に説明する。図１は、本発明の実施形態に係る自動利得
制御装置を用いたＣＤＭＡ受信機の概略構成を示すブロ
ック図である。本発明の実施形態に係る自動利得制御装
置を用いたＣＤＭＡ受信機は、図１に示すように、ＣＤ
ＭＡ受信アンテナ１０１、ＲＦ増幅部１０２、周波数変
換部１０３、１次ＡＧＣ部１０４、Ａ／Ｄ部１０５、パ
スサーチ部１０６、逆拡散部１０７、演算部１０８、２
次ＡＧＣ部１０９、ＡＦＣ部１１０、復調部１１１、誤
り訂正部１１２を備えて構成されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an embodiment of an automatic gain control device for a CDMA receiver according to the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram showing a schematic configuration of a CDMA receiver using an automatic gain control device according to an embodiment of the present invention. A CDMA receiver using the automatic gain control device according to the embodiment of the present invention has a CD as shown in FIG.
MA receiving antenna 101, RF amplifier 102, frequency converter 103, primary AGC unit 104, A / D unit 105, path search unit 106, despreading unit 107, arithmetic unit 108,
It includes a next AGC unit 109, an AFC unit 110, a demodulation unit 111, and an error correction unit 112.
【００１８】この受信機において、基地局から送信され
たＣＤＭＡ信号は、移動機のＣＤＭＡ受信アンテナ１０
１で受信され、ＲＦ増幅部１０２により増幅された後、
周波数変換部１０３により無線周波数からベースバンド
周波数に変換され、Ａ／Ｄ部１０５によりデジタル化さ
れる。そして、デジタル化された信号に基づいて、１次
ＡＧＣ部１０４によりＲＦ増幅部１０３を利得制御す
る。In this receiver, the CDMA signal transmitted from the base station is transmitted to the CDMA receiving antenna 10 of the mobile station.
1 and amplified by the RF amplifier 102,
The frequency is converted from the radio frequency to the baseband frequency by the frequency conversion unit 103 and digitized by the A / D unit 105. Then, the gain of the RF amplifier 103 is controlled by the primary AGC unit 104 based on the digitized signal.
【００１９】また、デジタル化された信号は、逆拡散部
１０７とパスサーチ部１０６に渡され、パスサーチ部１
０６によりタイミング抽出され、その情報を使って逆拡
散部１０７で逆スペクトラム拡散される。逆スペクトラ
ム拡散された信号は、２次ＡＧＣ部１０９で利得制御さ
れ、復調部１１１とＡＦＣ部１１０に渡される。復調部
１１１で復調された信号は、誤り訂正部１１２に渡さ
れ、送信されてきた情報に戻される。一方ＡＦＣ部１１
０では、基地局と移動機との周波数誤差を検出し、周波
数変換部１０３を制御して周波数を基地局に合わせる。
このように、本実施形態の受信装置は、２次ＡＧＣ部１
０９において、逆拡散部１０７により逆スペクトラム拡
散された信号を自動利得制御する構成となっている。The digitized signal is passed to a despreading unit 107 and a path search unit 106, and the path search unit 1
06, the timing is extracted, and despread spectrum is despread by the despreading unit 107 using the information. The signal subjected to the inverse spectrum spreading is subjected to gain control in the secondary AGC section 109 and is passed to the demodulation section 111 and the AFC section 110. The signal demodulated by the demodulation unit 111 is passed to the error correction unit 112 and is returned to the transmitted information. AFC unit 11
At 0, a frequency error between the base station and the mobile station is detected, and the frequency converter 103 is controlled to adjust the frequency to the base station.
As described above, the receiving apparatus according to the present embodiment includes the secondary AGC unit 1
In 09, the signal subjected to inverse spectrum spreading by the inverse spreading section 107 is configured to perform automatic gain control.
【００２０】次に、本実施形態の自動利得制御装置にお
ける２次ＡＧＣ部を詳細に説明する。図２は、本実施形
態の自動利得制御装置における２次ＡＧＣ部の詳細構成
を示すブロック図である。本実施形態の自動利得制御装
置では、後段で誤り訂正を行う復調部入力と、誤り訂正
を行わないＡＦＣ部入力とで、利得制御する周期を変更
可能とすることにより、それぞれの入力に最適な利得制
御周期が設定可能となる。このためには、ＡＧＣ回路を
２系統備えて構成してもよいが、図２に示すように、ス
イッチ２１１、２１２、２１３、２１４および２１５を
設けて、時分割処理を行うことにより、回路規模を削減
できる。以下、復調部１１１への出力について説明する
が、ＡＦＣ部１１０への出力についても、その利得制御
周期が異なるだけで他の構成は同様である。Next, the secondary AGC section in the automatic gain control device of the present embodiment will be described in detail. FIG. 2 is a block diagram illustrating a detailed configuration of the secondary AGC unit in the automatic gain control device according to the present embodiment. In the automatic gain control device according to the present embodiment, the cycle of gain control can be changed between the demodulation unit input that performs error correction at the subsequent stage and the AFC unit input that does not perform error correction. The gain control cycle can be set. For this purpose, two AGC circuits may be provided. However, as shown in FIG. 2, switches 211, 212, 213, 214, and 215 are provided, and time division processing is performed. Can be reduced. Hereinafter, the output to the demodulation unit 111 will be described, but the output to the AFC unit 110 has the same configuration except for the gain control cycle.
【００２１】まず、２次ＡＧＣ部１０９の初期値につい
て説明する。復調部用記憶部２１０において設定される
２次ＡＧＣ部１０９の初期値は、最小値、最大値また
は、その中間に設定してもよいが、本実施形態では、そ
の初期値をパスサーチ部１０６で測定した信号レベルか
ら推定する。すなわち、パスサーチ部１０６で測定した
信号レベルと、逆拡散部１０７で測定した信号レベルと
は比例関係にあることから、パスサーチ部１０６で測定
した信号レベルを、演算部１０８において定数を乗算
し、復調部用記憶部２１０に設定する。このとき測定し
た信号レベルを時間平均してもよい。このように、２次
ＡＧＣ部１０９の初期値を、パスサーチ部１０６で測定
した信号レベルから推定することにより、２次ＡＧＣ部
１０９における引き込み時間の短縮を図ることができ
る。First, the initial value of the secondary AGC unit 109 will be described. The initial value of the secondary AGC unit 109 set in the storage unit 210 for the demodulation unit may be set to a minimum value, a maximum value, or an intermediate value. In the present embodiment, the initial value is set to the path search unit 106. Estimated from the signal level measured in. That is, since the signal level measured by the path search unit 106 and the signal level measured by the despreading unit 107 are in a proportional relationship, the signal level measured by the path search unit 106 is multiplied by a constant in the arithmetic unit 108. Are set in the storage unit 210 for the demodulation unit. At this time, the signal levels measured may be averaged over time. By estimating the initial value of secondary AGC section 109 from the signal level measured by path search section 106 in this way, it is possible to reduce the pull-in time in secondary AGC section 109.
【００２２】次に、復調部用記憶部２１０に設定した初
期値に基づいて利得制御され出力された電力と目標値と
を比較して、復調部用記憶部２１０における記憶値を更
新する手順について説明する。このとき、スイッチ２１
１〜２１４は、図２中のＡ側に設定されている。また、
ＡＦＣ部１１０への出力の場合には、スイッチ２１１〜
２１４は、図２中のＢ側に設定されている。逆拡散部１
０７からの信号に対して、復調部用記憶部２１０の値に
基づき乗算回路を使用してその信号レベルを調整しても
よいが、本実施形態の自動利得制御装置では、逆拡散部
１０７からの信号を、復調部用ビットシフト部２０１に
よりビットシフトし、信号レベルを調整する。このよう
な方法を採用することにより、回路規模の削減を図るこ
とができる。また、電力算出部２０３でレベル調整した
信号に基づいて電力を測定し、測定した電力は平均化部
２０４で平均化される。Next, a procedure for comparing the output power obtained by gain control based on the initial value set in the demodulation section storage section 210 with a target value and updating the storage value in the demodulation section storage section 210 will be described. explain. At this time, the switch 21
1 to 214 are set on the A side in FIG. Also,
In the case of output to the AFC unit 110, the switches 211 to
214 is set on the B side in FIG. Despreading unit 1
The signal level of the signal from 07 may be adjusted by using a multiplication circuit based on the value of the storage unit 210 for the demodulation unit, but in the automatic gain control device of the present embodiment, the despreading unit 107 Is bit-shifted by the demodulation unit bit shift unit 201 to adjust the signal level. By employing such a method, the circuit scale can be reduced. The power is measured based on the signal whose level has been adjusted by the power calculation unit 203, and the measured power is averaged by the averaging unit 204.
【００２３】平均化する周期を誤り訂正の符合ブロック
周期と無関係としても良いが、本実施形態の自動利得制
御装置では、平均化部２０４において平均化する周期を
誤り訂正の符号ブロック周期とし、利得制御周期を符号
ブロック周期と等しくする。誤り訂正部１１２におい
て、誤り訂正方式の軟判定ビタビを使用した場合を例に
説明する。軟判定ビタビでは、逆拡散部１０７で出力さ
れる信号の符号と絶対値情報に基づいて、送信情報を復
号する。この場合、符号ブロックの周期内において利得
を制御すると、絶対値情報が歪む。そこで、同じ誤り訂
正の符号ブロック内では、利得を一定に制御し、次の符
号ブロックの先頭で利得を更新する。The averaging period may be independent of the error correction code block period. However, in the automatic gain control device of the present embodiment, the averaging unit 204 sets the averaging period as the error correction code block period, The control cycle is made equal to the code block cycle. An example will be described in which the error correction unit 112 uses the soft-decision Viterbi of the error correction method. In soft decision Viterbi, transmission information is decoded based on the sign and absolute value information of the signal output by despreading section 107. In this case, if the gain is controlled within the cycle of the code block, the absolute value information is distorted. Therefore, within the same error correction code block, the gain is controlled to be constant, and the gain is updated at the beginning of the next code block.
【００２４】このとき、平均化には復調部用平均化記憶
部２０５を使用し、ＡＦＣ部用の出力にはＡＦＣ部用平
均化記憶部２０６を使用する。平均化した電力は、比較
器部２０７で目標値と比較され、大きい（＋１）、小さ
い（−１）、等しい（０）の何れかに評価される。At this time, the averaging uses the demodulation unit averaging storage unit 205, and the AFC unit output uses the AFC unit averaging storage unit 206. The averaged power is compared with a target value in the comparator unit 207, and is evaluated as any of large (+1), small (-1), and equal (0).
【００２５】本実施形態の自動利得制御装置は、比較器
部２０７において、目標値として上限目標値と下限目標
値を比較する構成とし、目標値と等しいと評価される範
囲を変更可能としている。すなわち、上限目標値＜測定
電力となった場合には「大きい」と評価し、下限目標値
＞測定電力となった場合には「小さい」と評価し、これ
ら以外の場合には「等しい」と評価する。The automatic gain control device according to the present embodiment has a configuration in which the comparator unit 207 compares an upper target value and a lower target value as target values, and can change a range evaluated as being equal to the target value. That is, if the upper limit target value <measured power, it is evaluated as “large”; if the lower limit target value> measured power, it is evaluated as “small”; otherwise, “equal”. evaluate.
【００２６】この目標値は、復調部用とＡＦＣ部用に対
して同一に設定してもよいが、本実施形態の自動利得制
御装置では、復調部用とＡＦＣ部用に対して、それぞれ
別々に目標値を設定する構成としている。この目標値
は、復調部用目標値記憶部２１６とＡＦＣ部用目標値記
憶部２１７において、それぞれ上限目標値と下限目標値
として設定され、スイッチ２１５により時分割に切り替
えられて、比較器部２０７で比較される。This target value may be set the same for the demodulation unit and the AFC unit. However, in the automatic gain control device of the present embodiment, the target value is set separately for the demodulation unit and for the AFC unit. Is set to the target value. This target value is set as an upper limit target value and a lower limit target value in the target value storage unit 216 for the demodulation unit and the target value storage unit 217 for the AFC unit, respectively, and is switched to time division by the switch 215. Are compared.
【００２７】比較器部２０７の出力は、減算器２０８に
おいて、復調部用記憶部２１０に記憶された以前の値と
の間で減算処理され、復調部用記憶部２１０における記
憶値を更新するとともに、当該記憶値に基づいて復調部
用ビットシフト部２０１を制御し、逆拡散部１０７の出
力を目標の電力レベルに調整する。このときのビットシ
フトの方向は、復調部用記憶部２１０の値が大きい場合
には逆拡散部１０７の出力も大きく制御し、値が小さい
場合には逆拡散部１０７の出力も小さく制御する方向と
する。なお、ＡＦＣ部用ビットシフト部２０２の制御も
同様に行われる。The output of the comparator unit 207 is subjected to a subtraction process in a subtractor 208 with the previous value stored in the demodulation unit storage unit 210 to update the stored value in the demodulation unit storage unit 210. Based on the stored value, the demodulation unit bit shift unit 201 is controlled to adjust the output of the despreading unit 107 to a target power level. At this time, the direction of the bit shift is such that the output of despreading section 107 is controlled to be large when the value of storage section 210 for demodulation section is large, and the output of despreading section 107 is also controlled to be small when the value is small. And The control of the AFC unit bit shift unit 202 is performed in the same manner.
【００２８】[0028]
【発明の効果】本発明のＣＤＭＡ受信機の自動利得制御
装置は、上述した構成を備えているため、以下の効果を
奏することができる。すなわち、本発明のＣＤＭＡ方式
による受信装置によれば、デジタル逆拡散器において逆
スペクトラム拡散した信号を自動利得制御することによ
り、希望波電力を一定にすることができるとともに、Ｌ
ＳＩの統合が容易となる。The automatic gain control device for a CDMA receiver according to the present invention has the above-described configuration, and therefore has the following effects. That is, according to the receiving apparatus using the CDMA method of the present invention, the power of the desired signal can be kept constant by automatically controlling the gain of the signal that has been despread in the digital despreader.
Integration of SI becomes easy.
【００２９】また、本発明のＣＤＭＡ受信機の自動利得
制御装置によれば、デジタル逆拡散器から出力される信
号を、ビットシフトで利得制御することにより、乗算回
路を使用する回路と比較して回路規模を削減することが
できる。Further, according to the automatic gain control device of the CDMA receiver of the present invention, the signal output from the digital despreader is gain-controlled by bit shift, so that it can be compared with a circuit using a multiplication circuit. The circuit scale can be reduced.
【００３０】また、本発明のＣＤＭＡ受信機の自動利得
制御装置によれば、比較器の目標値として上限目標値と
下限目標値を設定でき、比較器の出力として目標値の幅
を設定できるため、外乱の影響を受け難くなる。Further, according to the automatic gain control device of the CDMA receiver of the present invention, the upper limit target value and the lower limit target value can be set as the comparator target values, and the width of the target value can be set as the output of the comparator. , Less susceptible to disturbances.
【００３１】また、本発明のＣＤＭＡ受信機の自動利得
制御装置によれば、符号ブロック内の利得を一定とする
ことで、後段における誤り訂正能力が高くなる。Further, according to the automatic gain control device of the CDMA receiver of the present invention, by keeping the gain in the code block constant, the error correction capability at the subsequent stage is enhanced.
【００３２】また、本発明のＣＤＭＡ受信機の自動利得
制御装置によれば、パスサーチ部の受信信号に基づいて
初期値を設定することにより、２次ＡＧＣの引き込み時
間を短縮することができる。Further, according to the automatic gain control device of the CDMA receiver of the present invention, the initial value is set based on the received signal of the path search unit, so that the time required for the secondary AGC can be shortened.
【００３３】また、本発明のＣＤＭＡ受信機の自動利得
制御装置によれば、後段で誤り訂正を行う復調部入力
と、誤り訂正を行わないＡＦＣ部入力とで、利得制御す
る周期を変更可能とすることにより、それぞれに最適な
利得制御周期が設定可能となる。Further, according to the automatic gain control device of the CDMA receiver of the present invention, the period of gain control can be changed between the demodulation unit input for performing error correction in the subsequent stage and the AFC unit input for not performing error correction. By doing so, it is possible to set an optimum gain control cycle for each.
【００３４】また、本発明のＣＤＭＡ受信機の自動利得
制御装置によれば、後段で誤り訂正を行う復調部入力
と、誤り訂正を行わないＡＦＣ部入力とで、利得制御す
る目標値を変更可能とすることにより、それぞれに最適
な利得制御の目標値が設定可能となる。Further, according to the automatic gain control device for a CDMA receiver of the present invention, the target value for gain control can be changed between the input of the demodulation unit for performing error correction at the subsequent stage and the input of the AFC unit for not performing error correction. By doing so, it is possible to set the optimal target value of gain control for each.
【図１】本発明の一実施形態に係る自動利得制御装置を
用いたＣＤＭＡ受信機の概略構成を示すブロック図であ
る。FIG. 1 is a block diagram showing a schematic configuration of a CDMA receiver using an automatic gain control device according to one embodiment of the present invention.
【図２】図１に示す２次ＡＧＣの詳細構成を示すブロッ
ク図である。FIG. 2 is a block diagram showing a detailed configuration of a secondary AGC shown in FIG.
【図３】従来のＣＤＭＡ受信機の概略構成を示すブロッ
ク図である。FIG. 3 is a block diagram illustrating a schematic configuration of a conventional CDMA receiver.
１０１，３０１ アンテナ １０２，３０２ ＲＦ増幅部 １０３，３０３ 周波数変換部 ３０４ ＡＧＣ部 １０４ １次ＡＧＣ部 １０５，３０５ Ａ／Ｄ部 １０６，３０６ パスサーチ部 １０７，３０７ 逆拡散部 １０８ 演算部 １０９ ２次ＡＧＣ部 １１０，３０８ ＡＦＣ部 １１１，３０９ 復調部 １１２，３１０ 誤り訂正部 ２０１ 復調部用ビットシフト部 ２０２ ＡＦＣ部用ビットシフト部 ２０３ 電力算出部 ２０４ 平均化部 ２０５ 復調部用平均化記憶部 ２０６ ＡＦＣ部用平均化記憶部 ２０７ 比較器部 ２０８ 減算器 ２０９ ＡＦＣ部用記憶部 ２１０ 復調部用記憶部 ２１１，２１２，２１３，２１４，２１５ スイッチ ２１６ 復調部用目標値記憶部 ２１７ ＡＦＣ部用目標値記憶部 101, 301 Antenna 102, 302 RF amplifier 103, 303 Frequency converter 304 AGC unit 104 Primary AGC unit 105, 305 A / D unit 106, 306 Path search unit 107, 307 Despreading unit 108 Operation unit 109 Secondary AGC Unit 110, 308 AFC unit 111, 309 Demodulation unit 112, 310 Error correction unit 201 Bit shift unit for demodulation unit 202 Bit shift unit for AFC unit 203 Power calculation unit 204 Averaging unit 205 Averaging storage unit for demodulation unit 206 AFC unit Averaging storage section 207 Comparator section 208 Subtractor 209 AFC section storage section 210 Demodulation section storage section 211, 212, 213, 214, 215 Switch 216 Demodulation section target value storage section 217 AFC section target value storage section
Claims (7)
って、 スペクトラム拡散された受信信号に対して自動利得制御
を行い、その後にデジタル逆拡散器において逆スペクト
ラム拡散された信号に対して自動利得制御を行うことを
特徴とするＣＤＭＡ受信機の自動利得制御装置。1. An automatic gain control device for a CDMA receiver, wherein the automatic gain control is performed on a spread-spectrum received signal, and then the automatic gain control is performed on a signal that has been despread in a digital despreader. An automatic gain control device for a CDMA receiver, which performs control.
号をビットシフトすることにより、利得制御することを
特徴とする請求項１記載のＣＤＭＡ受信機の自動利得制
御装置。2. The automatic gain control device for a CDMA receiver according to claim 1, wherein gain control is performed by bit-shifting a signal output from said digital despreader.
下限目標値を設定可能とし、前記比較器の出力として目
標値の幅を設定可能とした回路を有することを特徴とす
る請求項１記載のＣＤＭＡ受信機の自動利得制御装置。3. The circuit according to claim 1, further comprising a circuit capable of setting an upper limit target value and a lower limit target value as target values of the comparator, and setting a width of the target value as an output of the comparator. Automatic gain control device for CDMA receiver.
御を行うことを特徴とする請求項１記載のＣＤＭＡ受信
機の自動利得制御装置。4. The automatic gain control device for a CDMA receiver according to claim 1, wherein gain control is performed in a coding block cycle of error correction.
値を設定することを特徴とする請求項１記載のＣＤＭＡ
受信機の自動利得制御装置。5. The CDMA according to claim 1, wherein an initial value is set based on a received signal of the path search unit.
Automatic gain control device for receiver.
波数制御部入力に対する利得制御とで、利得制御の周期
を変更可能としたことを特徴とする請求項１記載のＣＤ
ＭＡ受信機の自動利得制御装置。6. The CD according to claim 1, wherein a gain control cycle can be changed by a gain control for a demodulation unit input and a gain control for an automatic frequency control unit input.
Automatic gain control device for MA receiver.
波数制御部入力に対する利得制御とで、利得制御を行う
目標値を変更可能としたことを特徴とする請求項１記載
のＣＤＭＡ受信機の自動利得制御装置。7. The automatic CDMA receiver according to claim 1, wherein a target value for performing gain control can be changed by gain control for a demodulation unit input and gain control for an automatic frequency control unit input. Gain control device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001052517A JP3667240B2 (en) | 2001-02-27 | 2001-02-27 | Automatic gain control device for CDMA receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001052517A JP3667240B2 (en) | 2001-02-27 | 2001-02-27 | Automatic gain control device for CDMA receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002261656A true JP2002261656A (en) | 2002-09-13 |
| JP3667240B2 JP3667240B2 (en) | 2005-07-06 |
Family
ID=18913134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001052517A Expired - Fee Related JP3667240B2 (en) | 2001-02-27 | 2001-02-27 | Automatic gain control device for CDMA receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3667240B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004215220A (en) * | 2002-11-12 | 2004-07-29 | Ricoh Co Ltd | Transmitter, receiver, transmitting signal generating method, regenerative data generating method, system and method for super-wideband communication |
| JP2007529160A (en) * | 2003-10-15 | 2007-10-18 | 松下電器産業株式会社 | Diversity receiving apparatus and radio receiving apparatus using the same |
| JP2008141747A (en) * | 2002-11-12 | 2008-06-19 | Ricoh Co Ltd | Receiver for ultra wideband communications, method of generating reproduction data for ultra wideband communications, and ultra wideband communications system |
| JP2012151913A (en) * | 2012-05-18 | 2012-08-09 | Sumitomo Electric Ind Ltd | Soft decision decoding device and soft decision decoding program |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56165423U (en) * | 1980-05-09 | 1981-12-08 | ||
| JPH06338857A (en) * | 1993-05-31 | 1994-12-06 | Nec Corp | Automatic frequency control circuit |
| JPH09275361A (en) * | 1996-04-08 | 1997-10-21 | Oki Electric Ind Co Ltd | Receiver and transmitter-receiver |
| JPH10200444A (en) * | 1997-01-06 | 1998-07-31 | Sony Corp | Reception equipment, reception method and terminal equipment for radio system |
| JPH10327091A (en) * | 1997-02-28 | 1998-12-08 | Nokia Mobile Phones Ltd | System and method for detecting and reducing intermodulation distortion |
| JP2000252868A (en) * | 1999-03-01 | 2000-09-14 | Toshiba Corp | Cdma communication equipment and its automatic gain control circuit |
| JP2001016638A (en) * | 1999-06-30 | 2001-01-19 | Nec Corp | Radio communication device and system and automatic gain control method for radio communication device |
-
2001
- 2001-02-27 JP JP2001052517A patent/JP3667240B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56165423U (en) * | 1980-05-09 | 1981-12-08 | ||
| JPH06338857A (en) * | 1993-05-31 | 1994-12-06 | Nec Corp | Automatic frequency control circuit |
| JPH09275361A (en) * | 1996-04-08 | 1997-10-21 | Oki Electric Ind Co Ltd | Receiver and transmitter-receiver |
| JPH10200444A (en) * | 1997-01-06 | 1998-07-31 | Sony Corp | Reception equipment, reception method and terminal equipment for radio system |
| JPH10327091A (en) * | 1997-02-28 | 1998-12-08 | Nokia Mobile Phones Ltd | System and method for detecting and reducing intermodulation distortion |
| JP2000252868A (en) * | 1999-03-01 | 2000-09-14 | Toshiba Corp | Cdma communication equipment and its automatic gain control circuit |
| JP2001016638A (en) * | 1999-06-30 | 2001-01-19 | Nec Corp | Radio communication device and system and automatic gain control method for radio communication device |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004215220A (en) * | 2002-11-12 | 2004-07-29 | Ricoh Co Ltd | Transmitter, receiver, transmitting signal generating method, regenerative data generating method, system and method for super-wideband communication |
| JP2008141747A (en) * | 2002-11-12 | 2008-06-19 | Ricoh Co Ltd | Receiver for ultra wideband communications, method of generating reproduction data for ultra wideband communications, and ultra wideband communications system |
| US7418027B2 (en) | 2002-11-12 | 2008-08-26 | Ricoh Company, Ltd. | Method and apparatus for ultra wideband communications system employing a spread spectrum technique transmitting a baseband signal over a wide frequency band |
| JP4571178B2 (en) * | 2002-11-12 | 2010-10-27 | 株式会社リコー | Ultra-wideband communication receiver, reproduction data generation method for ultra-wideband communication, and ultra-wideband communication system |
| JP2007529160A (en) * | 2003-10-15 | 2007-10-18 | 松下電器産業株式会社 | Diversity receiving apparatus and radio receiving apparatus using the same |
| JP2012151913A (en) * | 2012-05-18 | 2012-08-09 | Sumitomo Electric Ind Ltd | Soft decision decoding device and soft decision decoding program |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3667240B2 (en) | 2005-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6941112B2 (en) | Gain control amplification circuit and terminal equipment having the same | |
| US7522885B2 (en) | Method and apparatus for continuously controlling the dynamic range from an analog-to-digital converter | |
| JP5600325B2 (en) | Circuit, system, and method for managing automatic gain control in a quadrature signal path of a receiver | |
| US6507603B1 (en) | CDMA receiver | |
| JPWO2005083897A1 (en) | CDMA receiver and method | |
| US20110105061A1 (en) | Apparatus and method for accurate and efficient transmit power control | |
| EP1061643B1 (en) | Receiver and gain control method of the same | |
| US7496163B2 (en) | AGC system, AGC method, and receiver using the AGC system | |
| KR101017265B1 (en) | Background updates for database information on a mobile device | |
| JP2002290177A (en) | Receiver and automatic gain control method | |
| JP2002330040A (en) | Receiving equipment and automatic gain controlling method | |
| JP2008263426A (en) | Frequency correction circuit and frequency correction method | |
| JP3667240B2 (en) | Automatic gain control device for CDMA receiver | |
| EP0924875B1 (en) | Diversity reception method and apparatus in a CDMA system | |
| JP2000349704A (en) | Radio communication unit, transmission power control method for radio communication unit and recording medium | |
| JP4554505B2 (en) | Digital signal receiver | |
| JP2010045706A (en) | Diversity reception device and electronic apparatus using the same | |
| JP2001339455A (en) | Reception device and radio communication device | |
| JPWO2005107086A1 (en) | Wireless device | |
| JP5593144B2 (en) | Receiver and automatic gain control method | |
| JP4012717B2 (en) | Automatic gain control device and wireless communication device | |
| JP2002217776A (en) | Mobile communication terminal and its automatic frequency control circuit | |
| JP2000307512A (en) | Closed loop transmission power control device for mobile radio communication system | |
| WO2003107553A1 (en) | Cdma reception device | |
| JP2001251256A (en) | Wireless receiver having received power estimating function and received power estimating method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040812 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050405 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080415 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |