JP2002261029A - Growth method and apparatus of epiwafer - Google Patents

Growth method and apparatus of epiwafer

Info

Publication number
JP2002261029A
JP2002261029A JP2001058207A JP2001058207A JP2002261029A JP 2002261029 A JP2002261029 A JP 2002261029A JP 2001058207 A JP2001058207 A JP 2001058207A JP 2001058207 A JP2001058207 A JP 2001058207A JP 2002261029 A JP2002261029 A JP 2002261029A
Authority
JP
Japan
Prior art keywords
wafer
layer
shutter
grown
epi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001058207A
Other languages
Japanese (ja)
Other versions
JP4605331B2 (en
Inventor
Masashi Yamashita
正史 山下
Katsushi Akita
勝史 秋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2001058207A priority Critical patent/JP4605331B2/en
Publication of JP2002261029A publication Critical patent/JP2002261029A/en
Application granted granted Critical
Publication of JP4605331B2 publication Critical patent/JP4605331B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for examining characteristics in an intermediate layer being subjected to epitaxial growth. SOLUTION: In a suscepter where one wafer or pluralities of wafers of a thin-film growth apparatus can be placed, a shutter that can cover partial wafers or one portion of a wafer is provided, multilayer thin-film is grown simultaneously, the shutter is closed to the partial wafers or one portion of a wafer as required for prohibiting the thin-film growth, and the thin-film growth is allowed to continue to remaining product wafers. The characteristics in a test wafer are measured to determine the characteristics in the product wafer.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、携帯電話などに使
われるHEMT(高電子移動度トランジスタ;High Ele
ctron Mobility Transistor)やHBT(ヘテロ接合バ
イポーラトランジスタ;Heterojunction Bipolar Trans
istor)などの構造を持つエピウエハ(Epitaxial Wafe
r)の成長方法および成長装置に関する。特に、幾つも
の薄膜がその上に積層され内部に隠れた薄膜の特性を測
定できるようにした成長方法、装置を提供する。携帯電
話用の出力トランジスタとしてSi−トランジスタも使
用されるが、高速性が必要なのでGaAsのFET(Fi
eld Effect Transistor)、特に2次元電子ガス構造
(2DEG;Two Dimensional Electron Gas)を有する
HEMT(FETの一種)が使われる事が多い。GaA
sは電子移動度が高いのでnチャンネルFETが有利な
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a HEMT (High Ele
ctron Mobility Transistor or HBT (Heterojunction Bipolar Transistor)
Epiwafer (Epitaxial Wafe) with a structure such as istor
r) The method and apparatus for growing. In particular, the present invention provides a growth method and apparatus in which a number of thin films are stacked on top of each other and the characteristics of the thin film hidden inside can be measured. Si-transistors are also used as output transistors for mobile phones, but GaAs FETs (Fi
In many cases, an HEMT (a kind of FET) having a two-dimensional electron gas (2DEG) is often used. GaAs
Since s has a high electron mobility, an n-channel FET is advantageous.

【0002】携帯電話とその発する信号を受信する局の
距離は常時変化している。現在の携帯電話は携帯電話側
の送信信号の出力は一定であって、局の方でそれを受信
して増幅率を変えて所望の強さの信号を得るようにして
いる。その場合FETであっても良い。しかし局との距
離を知って送信信号の強度を携帯側で変化させるという
ように携帯電話の規格が統一される見込みである。そう
なると送信信号パワーを増減させる必要がある。その場
合GaAsのFET、HEMTではリニアリティが不十
分である。
[0002] The distance between a mobile phone and a station that receives a signal generated by the mobile phone is constantly changing. In a current mobile phone, the output of a transmission signal on the mobile phone side is constant, and the signal is received by a station and the amplification factor is changed to obtain a signal of a desired strength. In that case, an FET may be used. However, mobile phone standards are expected to be unified, such as changing the transmission signal strength on the mobile side by knowing the distance to the station. Then, it is necessary to increase or decrease the transmission signal power. In that case, GaAs FETs and HEMTs have insufficient linearity.

【0003】そこでGaAsのバイポーラトランジスタ
が注目される。GaAsのバイポーラトランジスタはい
まだ実績はなくて開発途上である。Siのバイポーラト
ランジスタのように、コレクタ層に不純物拡散すること
によってベース、エミッタを作ることはできない。Ga
Asの場合、コレクタ、ベース、エミッタなどは全てエ
ピタキシャル成長によって作られる。1960年代にG
aAs基板の上にAlGaAs層を載せたバイポーラト
ランジスタが精力的に研究された。が、AlGaAsが
酸化しやすく実用化できずGaAs−バイポーラトラン
ジスタの研究はなかなか実を結ぶことがなかった。しか
し放棄されることなく研究は持続された。
Attention has been paid to GaAs bipolar transistors. GaAs bipolar transistors have not yet been proven and are under development. Unlike a Si bipolar transistor, a base and an emitter cannot be formed by diffusing impurities into a collector layer. Ga
In the case of As, the collector, base, emitter and the like are all formed by epitaxial growth. G in the 1960s
Bipolar transistors with an AlGaAs layer on an aAs substrate have been energetically studied. However, AlGaAs is easily oxidized and cannot be put to practical use, and research on GaAs-bipolar transistors has not been successful. But the study continued without abandonment.

【0004】それが1990年代になって復活した。A
lGaAs系のAlGaAsバイポーラトランジスタが
携帯電話、光通信用トランジスタとして、ようやく実用
化された。さらに、AlGaAs系に代えて、InGa
P系のGaAsトランジスタが精力的に開発されてい
る。これはAlを含まず酸化されにくいので、より一層
特性が向上するはずである。今後、CDMA用として大
きな市場拡大が期待されている。これはpn接合の両側
の材料が同一でないからヘテロ接合バイポーラトランジ
スタ(Heterojunction Bipolar Transistor)と呼び、
HBTと略称される。
[0004] It revived in the 1990s. A
An lGaAs-based AlGaAs bipolar transistor has finally been put to practical use as a transistor for a mobile phone or an optical communication. Further, instead of the AlGaAs system, InGa
P-type GaAs transistors are being vigorously developed. Since it does not contain Al and is hardly oxidized, the characteristics should be further improved. In the future, large market expansion for CDMA is expected. This is called a heterojunction bipolar transistor because the materials on both sides of the pn junction are not the same,
Abbreviated as HBT.

【0005】ここでは携帯電話用の出力トランジスタと
して、GaAsのHEMTとHBTを取り上げるが、本
発明はその他の材料、その他の構造のエピタキシャル成
長膜の製造、検査にも利用することができる。
Here, HEMTs and HBTs of GaAs are taken as output transistors for mobile phones, but the present invention can also be used for manufacturing and testing epitaxially grown films of other materials and other structures.

【0006】HBTの場合、エピタキシャル成長ではコ
レクタ、ベース、エミッタと積層してしまうから、ベー
ス層の特性を調べたいと思っても、中間のベース層を露
呈できない。だからベース層の特性を検査できない。H
EMTの場合、チャンネル層はその上のコンタクト層に
よって覆われるから、その特性を調べることができな
い。そのようにエピタキシャル成長の中間の層の特性を
調べることができる方法を提供することが本発明の目的
である。
In the case of HBT, the collector, base, and emitter are stacked by epitaxial growth. Therefore, even if it is desired to examine the characteristics of the base layer, the intermediate base layer cannot be exposed. Therefore, the characteristics of the base layer cannot be inspected. H
In the case of EMT, the characteristics cannot be examined because the channel layer is covered by the contact layer thereon. It is an object of the present invention to provide a method by which the properties of an intermediate layer during epitaxial growth can be investigated.

【0007】[0007]

【従来の技術】初めに用語をいくつか定義しよう。基板
(ウエハ)をSとして、エピタキシャル成長層を下から
順にR1、R2、…、Rmとする。mはエピタキシャル
層の数である。m番目の層が最外層である。検査対象と
なる層がk番目だとする(k<m)。ウエハSの上に、
薄膜層R1、R2、…、Rmがエピタキシャル成長した
エピウエハを、(S;R1;R2;…;Rm)によって
表現する。下からk番面の薄膜をk層と呼ぶ。
2. Description of the Related Art First, some terms will be defined. The substrate (wafer) is S, and the epitaxially grown layers are R1, R2,..., Rm in order from the bottom. m is the number of epitaxial layers. The m-th layer is the outermost layer. Assume that the layer to be inspected is the k-th layer (k <m). On the wafer S,
The epitaxial wafer on which the thin film layers R1, R2,..., Rm are epitaxially grown is represented by (S; R1; R2;... Rm). The k-th thin film from the bottom is called a k-layer.

【0008】一連のエピタキシャル成長において中間に
埋もれてしまう層の特性を調べたい。その場合、従来は
その層まで同じ条件でエピタキシャル成長し、そこでエ
ピタキシャル成長を中止して基板を外部に取り出して最
上層に露呈している対象層を検査するという方法がとら
れる。つまりk層まで成長させて装置から取り出して別
の検査装置によって特性を調べる。
It is desired to examine the characteristics of a layer that is buried in the middle in a series of epitaxial growth. In such a case, a conventional method is to epitaxially grow the same layer under the same conditions, stop the epitaxial growth, take out the substrate to the outside, and inspect the target layer exposed on the uppermost layer. That is, it is grown to the k-th layer, taken out of the apparatus, and the characteristics are examined by another inspection apparatus.

【0009】これは自然な方法であろうが、対象層(k
層)の上にエピタキシャル成長層(Rk+1;…;R
m)が載っていないのであるから、厳密にm層まで存在
するエピタキシャルウエハでのk層の状態とは違う。そ
れに1〜k層だけのエピタキシャル成長をしたウエハは
実際には役に立たないから、そのエピタキシャル成長工
程は全くデバイス作製に使えない。検査のためのエピタ
キシャル成長だったということになる。それでは材料、
電力費なども無駄になってしまう。その他の従来技術に
ついて述べる。
Although this may be a natural method, the target layer (k
); On the epitaxial growth layer (Rk + 1;... R
Since m) is not included, the state is different from the state of the k layer in the epitaxial wafer that exactly exists up to the m layer. In addition, since a wafer on which only 1 to k layers have been epitaxially grown is practically useless, the epitaxial growth process cannot be used for device fabrication at all. This means that it was epitaxial growth for inspection. Then materials,
Electricity costs are also wasted. Other conventional techniques will be described.

【0010】 佐々木幸男、長尾彰一、目黒健、乙木
洋平「高周波デバイス用MOVPEウエーハの製造技
術」、日立電線No.16(1997−1)p75−8
0 これは、MBE法に代えてMOVPE法によってGaA
s−FETを作製したという報告である。従来は携帯電
話用のGaAs−FET、HEMTはMBE法で作製さ
れたが、それに比べ遜色ないものがMOVPE法によっ
ても作られると述べている。FETを特徴付ける重要な
パラメータとしてピンチオフ電圧(Vp)というものが
ある。これが所定の値でなければならないが、それはH
EMTやFETにまで製作して初めて測定できる値であ
る。Vpをエピウエハの段階で知ることができれば極め
て好都合である。
[0010] Yukio Sasaki, Shoichi Nagao, Ken Meguro, Yohei Otogi "Production technology of MOVPE wafer for high frequency devices", Hitachi Cable No. 16 (1997-1) p75-8
0 This is because the MOVPE method replaces the MBE method with GaAs.
It is a report that an s-FET was manufactured. Conventionally, GaAs-FETs and HEMTs for mobile phones have been manufactured by the MBE method, but it is said that a comparable device can also be manufactured by the MOVPE method. An important parameter that characterizes an FET is a pinch-off voltage (Vp). This must be a predetermined value, but it is H
It is a value that can be measured only after manufacturing EMT or FET. It would be very convenient if Vp could be known at the epi-wafer stage.

【0011】この論文はSI−GaAs基板、バッファ
層の上にn−GaAsチャンネル層を半ばまで(ゲート
電極の高さまで)堆積し、電極を付けてC−V法でキャ
リヤ濃度を測定し、キャリヤ濃度がn=1×1015
−3になるときの印加電圧Vsがピンチオフ電圧Vp
に等しくなる(Vs=Vp)という経験則を発見してい
る。そのような経験則を使って、チャンネル層まで積ん
だ中途のエピウエハの測定によって、最終的なHEMT
のピンチオフ電圧Vpを予言できると言っている。これ
はエピタキシャル成長の途中でウエハを装置から取り出
してチャンネル層を露呈させてC−V測定して最終製品
の特性を予言するものである。本発明の目的とするもの
とは反対と言ってよいかもしれない。
In this paper, an n-GaAs channel layer is deposited halfway (up to the height of the gate electrode) on an SI-GaAs substrate and a buffer layer, and the carrier concentration is measured by the CV method with the electrodes attached. When the concentration is n = 1 × 10 15 c
The applied voltage Vs when the voltage becomes m −3 is a pinch-off voltage Vp.
(Vs = Vp). Using such an empirical rule, the final HEMT can be measured by measuring an in-progress epi-wafer up to the channel layer.
Can be predicted. This is to predict the characteristics of the final product by taking out the wafer from the apparatus during the epitaxial growth, exposing the channel layer, and performing CV measurement. It may be the opposite of the object of the present invention.

【0012】 特願2000−090881「InG
aP/GaAs−HBTの製造方法及び評価方法」は本
出願人の先願である。これはGaAs基板の上に全ての
層構造をエピタキシャル成長した後、外部にウエハを取
り出して、最上層のエミッタ層を除去してその下のp−
GaAsベース層を露呈させ、ベース層の少数キャリヤ
寿命τ、厚み、キャリヤ濃度pを測定するものである。
対象になるベース層は通常70nmであるが、測定可能
にするために、300nm〜1000nmの厚いベース
層としている。一旦エミッタ層まで成長させたあと、外
部に取り出してエミッタ層を除き、その下のベース層を
露出させている。成長条件は同じにしているからベース
層の特性は、第1〜m層までを含むエピタキシャル層の
中でのベース層と同じ筈である。これはより洗練された
方法であるが、やはりそのエピタキシャル成長工程はデ
バイス作製には使えない。それに使われた材料、電力費
が無駄になってしまう。
Japanese Patent Application 2000-090881 “InG
aP / GaAs-HBT Manufacturing Method and Evaluation Method "is a prior application of the present applicant. This is because, after epitaxially growing all the layer structures on a GaAs substrate, the wafer is taken out, the uppermost emitter layer is removed, and the p-
The GaAs base layer is exposed, and the minority carrier lifetime τ, thickness, and carrier concentration p of the base layer are measured.
The target base layer is usually 70 nm, but in order to enable measurement, a thick base layer having a thickness of 300 nm to 1000 nm is used. After the emitter layer is once grown, it is taken out to remove the emitter layer and expose the base layer thereunder. Since the growth conditions are the same, the characteristics of the base layer should be the same as those of the base layer in the epitaxial layers including the first to m-th layers. This is a more sophisticated method, but again the epitaxial growth process cannot be used for device fabrication. The materials and power costs used for it are wasted.

【0013】[0013]

【発明が解決しようとする課題】基板(ウエハ)をSと
して、エピタキシャル成長層を下から順にR1、R2、
…、Rk、…、Rmとして、k層の特性を調べたい。一
つの方法は、(S;R1;R2;…;Rk)というよう
にk層までの試験ウエハを作製することであろう。先述
の従来技術は、エピ製品とは別構造のエピウエハ
(S;R1;R2;…;Rk’;…;Rm)を一旦作製
し、エッチングによって上層(Rm、…、Rk+1)を
除去しRk’を露出させて(S;R1;R2;…;R
k’)ウエハとして、上部に現れたRk’の特性を試験
すると述べている。
With the substrate (wafer) as S, the epitaxially grown layers are R1, R2,
.., Rk,. One method would be to make a test wafer of up to k layers, such as (S; R1; R2; ...; Rk). According to the above-mentioned prior art, an epiwafer (S; R1; R2;...; Rk ′;...; Rm) having a structure different from that of an epi product is once prepared, and upper layers (Rm,. To expose (S; R1; R2; ...; R
k ') states that the characteristics of Rk' appearing on the top as a wafer are tested.

【0014】しかし、これらの方法は別構造の試験ウエ
ハを成長させるために余計に成長装置を稼働させる必要
があり原料も余分に消費する。なおかつ製品とは別途成
長させるため製品と同じ特性をもっているとは必ずしも
言えない。製品となるウエハとは別の機会に成長させる
から、条件も同一にはならないからである。
However, these methods require extra operation of the growth apparatus to grow a test wafer having a different structure, and consume extra raw materials. In addition, since it grows separately from a product, it cannot necessarily be said that it has the same characteristics as a product. This is because the condition is not the same because the wafer is grown on another occasion than the wafer to be a product.

【0015】[0015]

【課題を解決するための手段】薄膜成長装置の複数(n
枚)のウエハを戴置できるサセプタに、一部のウエハを
覆うことができるシャッターを設け、同時に複数のウエ
ハに対して薄膜成長させ、一部の試験ウエハに対しては
シャッターを随時閉じて薄膜成長を禁止し、残りの製品
ウエハに対しては薄膜成長を続行する。試験ウエハの最
上面に露呈した薄膜層の特性を測定することができる。
A plurality of (n) thin film growth apparatuses are provided.
A susceptor that can hold a number of wafers is provided with a shutter that can cover some of the wafers. At the same time, a thin film is grown on a plurality of wafers. Growth is prohibited and thin film growth is continued for the remaining product wafers. The properties of the thin film layer exposed on the top surface of the test wafer can be measured.

【0016】或いは薄膜成長装置の1枚または複数のウ
エハを戴置できるサセプタに、1枚のウエハの一部領域
を覆うことができるシャッターを設け、サセプタ上のウ
エハに薄膜成長させ、試験ウエハに対してはシャッター
を随時閉じて被蓋領域の薄膜成長を禁止し、それ以外の
ウエハと試験ウエハの残りの露出領域に対しては薄膜成
長を続行する。試験ウエハの被蓋領域の最上面に露呈し
た薄膜層の特性を測定することができる。
Alternatively, a shutter capable of covering a partial area of one wafer is provided on a susceptor of the thin film growth apparatus on which one or a plurality of wafers can be mounted, and a thin film is grown on the wafer on the susceptor, and a test wafer is formed. On the other hand, the shutter is closed as needed to inhibit the thin film growth in the covered area, and the thin film growth is continued on the other exposed areas of the wafer and the test wafer. The characteristics of the thin film layer exposed on the uppermost surface of the covered region of the test wafer can be measured.

【0017】[0017]

【発明の実施の形態】[1.試験ウエハと製品ウエハが
存在する場合]ある特定のウエハ全体が試験のために用
いられ、それ以外のウエハは製品となるという場合であ
る。説明の便宜のために、試験ウエハと製品ウエハとい
う概念を区別する。試験ウエハをWjによって表す。製
品ウエハをViによって表す。
DESCRIPTION OF THE PREFERRED EMBODIMENTS [1. When a Test Wafer and a Product Wafer Exist] A specific whole wafer is used for the test, and the other wafers are products. For convenience of explanation, a distinction is made between the concept of test wafer and product wafer. The test wafer is represented by Wj. The product wafer is represented by Vi.

【0018】s枚の試験ウエハW1、W2、W3、…、
Wsと、q枚の製品ウエハV1、V2、…、Vqがある
として、全部でn=s+qのウエハの上に薄膜成長を行
う。試験ウエハに対しては全体を覆うことができる開閉
自在のシャッターを設ける。s個のシャッターは同時に
開閉する。
S test wafers W1, W2, W3,.
Assuming that there are Ws and q product wafers V1, V2,..., Vq, a thin film is grown on all the wafers of n = s + q. An openable and closable shutter capable of covering the entire test wafer is provided. The s shutters open and close simultaneously.

【0019】同じ装置の同じサセプタの上にn枚のウエ
ハがあるから同時に同じ条件で薄膜成長がなされる。あ
る時期に試験ウエハW1、W2、W3、…、Wsをシャ
ッターによって覆い薄膜成長しないようにする。またあ
る時期にシャッターを開き、それ以後の薄膜成長を再開
する。
Since there are n wafers on the same susceptor of the same apparatus, thin films are grown simultaneously under the same conditions. At a certain time, the test wafers W1, W2, W3,..., Ws are covered with a shutter to prevent thin film growth. At a certain time, the shutter is opened, and the subsequent thin film growth is restarted.

【0020】試験ウエハの層構造について幾つもの態様
がある。 (A) 試験ウエハWjについては1層からk層まで成
長させk層で成長を止める。製品ウエハViは全部の層
1〜m層までの成長をする。 Wj=(S;R1;R2;…;Rk) Vi=(S;R1;R2;…;Rk;Rk+1;…;R
m)
There are several aspects to the layer structure of the test wafer. (A) The test wafer Wj is grown from one layer to k layers, and stops growing at k layers. The product wafer Vi grows up to all layers 1 to m. Wj = (S; R1; R2; ...; Rk) Vi = (S; R1; R2; ...; Rk; Rk + 1; ...; R
m)

【0021】(B) 試験ウエハWjについてはk層ま
で成長させずk+1層からm層まで成長させる。製品ウ
エハViは全部の層1〜m層までの成長をする。 Wj=(S;Rk+1;Rk+2;…;Rm) Vi=(S;R1;R2;…;Rk;Rk+1;…;R
m)
(B) The test wafer Wj is grown from the (k + 1) th layer to the mth layer without growing up to the kth layer. The product wafer Vi grows up to all layers 1 to m. Wj = (S; Rk + 1; Rk + 2; ...; Rm) Vi = (S; R1; R2; ...; Rk; Rk + 1; ...; R
m)

【0022】(C) 試験ウエハWjについては1層か
らk層まで成長させ、ここで成長を中止し、h層で成長
を再開する(k<h)。製品ウエハViは全部の層1〜
m層までの成長をする。 Wj=(S;R1;R2;…;Rk;Rh;…Rm) Vi=(S;R1;R2;…;Rk;Rk+1;…;R
h−1;Rh;…;Rm)
(C) The test wafer Wj is grown from the first layer to the k-th layer, the growth is stopped here, and the growth is resumed with the h-th layer (k <h). The product wafer Vi has all the layers 1 to
Growing up to m layers. Rk; Rh;... Rm) Vi = (S; R1; R2;... Rk; Rk + 1;.
h-1; Rh; ...; Rm)

【0023】(D) 試験ウエハWjについてはk層か
らh層まで成長させる(k<h)。製品ウエハViは全
部の層1〜m層までの成長をする。 Wj=(S;Rk;Rk+1;…;Rh−1;Rh) Vi=(S;R1;R2;…;Rk;Rk+1;…;R
h−1;Rh;…;Rm) その他にもいくつも組み合わせがあり、合計2−2の
場合がある。本発明はそれらの組み合わせの全てを実現
することができる。
(D) The test wafer Wj is grown from k layers to h layers (k <h). The product wafer Vi grows up to all layers 1 to m. Wj = (S; Rk; Rk + 1; ...; Rh-1; Rh) Vi = (S; R1; R2; ...; Rk; Rk + 1; ...; R
h-1; Rh;...; Rm) There are also a number of other combinations, with a total of 2 m -2. The present invention can realize all of those combinations.

【0024】[2.1枚のウエハの中に試験領域と製品
領域が混在する場合]1枚のウエハの一部が試験のため
に用いられ、それ以外の領域は製品となるという場合で
ある。説明の便宜のために、試験ウエハと製品ウエハと
いう概念を区別する。試験ウエハをWjによって表す。
製品ウエハをViによって表す。
[2.1 Case Where Test Area and Product Area Coexist in One Wafer] A part of one wafer is used for a test, and the other area is a product. . For convenience of explanation, a distinction is made between the concept of test wafer and product wafer. The test wafer is represented by Wj.
The product wafer is represented by Vi.

【0025】s枚の試験ウエハW1、W2、W3、…、
Wsと、q枚の製品ウエハV1、V2、…、Vqがある
として、全部でn=s+qのウエハの上に薄膜成長を行
う。
S test wafers W1, W2, W3,.
Assuming that there are Ws and q product wafers V1, V2,..., Vq, a thin film is grown on all the wafers of n = s + q.

【0026】s枚の試験ウエハの一部を覆うことができ
るs個のシャッターを設ける。s個のシャッターは同時
に開閉する。試験ウエハの表面積のうちシャッターによ
って覆われない部分を製品領域Wvといい、シャッター
によって覆われる可能性ある部分を試験領域Wwと呼
ぶ。同じ装置の同じサセプタの上にn枚のウエハがある
から同時に同じ条件で薄膜成長がなされる。ある時期に
試験ウエハW1、W2、W3、…、Wsの試験領域Ww
jをシャッターによって覆い薄膜成長しないようにす
る。またある時期にシャッターを開きそれ以後の薄膜成
長を再開する。これにも幾つもの態様がある。
There are provided s shutters capable of covering a part of the s test wafers. The s shutters open and close simultaneously. A portion of the surface area of the test wafer that is not covered by the shutter is called a product region Wv, and a portion that may be covered by the shutter is called a test region Ww. Since there are n wafers on the same susceptor of the same apparatus, thin films are grown simultaneously under the same conditions. The test area Ww of the test wafers W1, W2, W3,.
j is covered with a shutter to prevent thin film growth. At a certain time, the shutter is opened and the subsequent thin film growth is restarted. This also has several aspects.

【0027】(A) 試験ウエハWjの試験領域Wwj
については1層からk層まで成長させk層で成長を止め
る。試験ウエハWjの製品領域Wvjと製品ウエハVi
は全部の層1〜m層までの成長をする。 Wwj=(S;R1;R2;…;Rk) Vi、Wvj=(S;R1;R2;…;Rk;Rk+
1;…;Rm)
(A) Test area Wwj of test wafer Wj
Is grown from one layer to k layers, and the growth is stopped at k layers. Product area Wvj of test wafer Wj and product wafer Vi
Grows from all layers 1 to m. Wwj = (S; R1; R2; ...; Rk) Vi, Wvj = (S; R1; R2; ...; Rk; Rk +
1; ...; Rm)

【0028】(B) 試験ウエハWjの試験領域Wwj
についてはk層まで成長させずk+1層からm層まで成
長させる。試験ウエハWjの製品領域Wvjと製品ウエ
ハViは全部の層1〜m層までの成長をする。 Wwj=(S;Rk+1;Rk+2;…;Rm) Vi、Wvj=(S;R1;R2;…;Rk;Rk+
1;…;Rm)
(B) Test area Wwj of test wafer Wj
Is grown from the k + 1 layer to the m layer without growing to the k layer. The product region Wvj and the product wafer Vi of the test wafer Wj grow to all layers 1 to m. Wwj = (S; Rk + 1; Rk + 2; ...; Rm) Vi, Wvj = (S; R1; R2; ...; Rk; Rk +
1; ...; Rm)

【0029】(C) 試験ウエハWjの試験領域Wwj
については1層からk層まで成長させここで成長を中止
し、h層で成長を再開する(k<h)。試験ウエハWj
の製品領域Wvjと製品ウエハViは全部の層1〜m層
までの成長をする。 Wwj=(S;R1;R2;…;Rk;Rh;…Rm) Vi、Wvj=(S;R1;R2;…;Rk;Rk+
1;…;Rh−1;Rh;…;Rm)
(C) Test area Wwj of test wafer Wj
Is grown from the first layer to the k-th layer, the growth is stopped here, and the growth is resumed in the h-th layer (k <h). Test wafer Wj
The product region Wvj and the product wafer Vi grow to all the layers 1 to m. Rw; Rm) Vi, Wvj = (S; R1; R2; ...; Rk; Rk +
1; ...; Rh-1; Rh; ...; Rm)

【0030】(D) 試験ウエハWjの試験領域Wwj
についてはk層からh層まで成長させる(k<h)。試
験ウエハWjの製品領域Wvjと製品ウエハViは全部
の層1〜m層までの成長をする。 Wwj=(S;Rk;Rk+1;…;Rh−1;Rh) Vi、Wvj=(S;R1;R2;…;Rk;Rk+
1;…;Rh−1;Rh;…;Rm)
(D) Test area Wwj of test wafer Wj
Is grown from the k-th layer to the h-th layer (k <h). The product region Wvj and the product wafer Vi of the test wafer Wj grow to all layers 1 to m. Wwj = (S; Rk; Rk + 1; ...; Rh-1; Rh) Vi, Wvj = (S; R1; R2; ...; Rk; Rk +
1; ...; Rh-1; Rh; ...; Rm)

【0031】その他にもいくつも組み合わせがあり、合
計2−2の場合がある。本発明はそれらの組み合わせ
の全てを実現することができる。
There are many other combinations, and there are cases where the total is 2 m -2. The present invention can realize all of those combinations.

【0032】[3.シャッター構造について]幾つかの
ウエハだけ、或いはあるウエハの一部だけを選択遮蔽す
るシャッター構造について述べる。気相成長装置(MB
E装置、OMVPE装置)の中に複雑な構造のシャッタ
ーを作るのは難しい。MBEの場合はサセプタが下向き
になっている。ウエハを下向きにしてサセプタが回転す
る。サセプタを静止させておくこともできる。OMVP
Eの場合、サセプタが上向きになっており、ウエハを上
向きに保持して回転する。装置の構造によってシャッタ
ーも異なる。シャッターに関していくつかの候補があ
る。
[3. Shutter Structure] A shutter structure for selectively shielding only some wafers or only a part of a certain wafer will be described. Vapor phase growth equipment (MB
E, OMVPE), it is difficult to make a shutter with a complicated structure. In the case of MBE, the susceptor faces downward. The susceptor rotates with the wafer facing down. The susceptor can be kept stationary. OMVP
In the case of E, the susceptor is facing upward, and the wafer is rotated while holding the wafer upward. The shutter differs depending on the structure of the device. There are several candidates for shutters.

【0033】(1) サセプタ面に立てた回転軸によっ
て片持ち支持されるシャッター 回転軸によって片持ち支持される円盤状のシャッターを
サセプタの上に設ける。サセプタは右廻り、左廻りする
ので、サセプタの左右の回転の方向によってシャッター
を開閉する。これはサセプタの左右回転によって開閉す
るもので単純である。装置全体の改変を不要としてサセ
プタ構造だけを改良することによってシャッター開閉を
することができる。しかしそれだけに動作条件などに注
意しなければならない点がある。
(1) Shutter Cantilevered by a Rotating Shaft Standing on the Susceptor Surface A disk-shaped shutter cantilevered by a rotating shaft is provided on the susceptor. Since the susceptor turns clockwise and counterclockwise, the shutter opens and closes according to the direction of left and right rotation of the susceptor. This is simple because it is opened and closed by rotating the susceptor left and right. The shutter can be opened and closed by improving only the susceptor structure without changing the entire device. However, there is a point that attention must be paid to operating conditions.

【0034】(2) 外部から操作できる直線導入機に
よって操作するシャッター チャンバの外部から操作する直線導入機の先端にシャッ
ターを付けておき、直線往復運動によって特定のウエハ
だけを遮蔽・開放する。その場合サセプタは静止してい
る必要がある。
(2) Shutter Operated by Externally Operable Linear Introducer A shutter is attached to the tip of the linear introducer that is externally operated, and only a specific wafer is shielded and opened by linear reciprocating motion. In that case, the susceptor needs to be stationary.

【0035】(3) サセプタの回転軸の内部を二重、
三重の円筒構造にして、中心軸の上端にシャッターを付
ける。中心軸を回転させて、特定のウエハの上において
シャッター開閉操作をする。
(3) The inside of the rotation axis of the susceptor is doubled,
With a triple cylindrical structure, a shutter is attached to the upper end of the central axis. By rotating the central axis, a shutter opening / closing operation is performed on a specific wafer.

【0036】[(1)のサセプタ回転によってシャッタ
ーを開閉する機構について]図6はサセプタOの上に回
転軸Kを立て、回転軸Kからアームを出してシャッター
Jを開閉することを説明するための図である。サセプタ
の中心をOとし、回転軸の中心をK、シャッターの中心
をJとする。サセプタ中心Oと回転軸Kの距離をpとす
る。回転軸の中心Kとシャッターの中心Jの距離をqと
する。pとqは定数である(p>q)。シャッターアー
ムがKJになり、これが回転中心Kを中心にして揺動す
る。半径OKとシャッターアームKJのなす角度をシャ
ッター揺動角θとして定義する。これは変数である。揺
動角θの範囲は機構的に制限される。回転には抵抗がな
いものとし、その範囲内を自由に揺動できるものとす
る。するとサセプタの回転によってシャッターが動くこ
とになる。
[(1) Mechanism for Opening / Closing Shutter by Rotation of Susceptor] FIG. 6 illustrates that the rotation axis K is set on the susceptor O, the arm is extended from the rotation axis K, and the shutter J is opened / closed. FIG. The center of the susceptor is O, the center of the rotation axis is K, and the center of the shutter is J. Let p be the distance between the susceptor center O and the rotation axis K. The distance between the center K of the rotation axis and the center J of the shutter is defined as q. p and q are constants (p> q). The shutter arm becomes KJ, which swings about the rotation center K. The angle between the radius OK and the shutter arm KJ is defined as a shutter swing angle θ. This is a variable. The range of the swing angle θ is mechanically limited. It is assumed that there is no resistance to the rotation, and that it can swing freely within the range. Then, the shutter moves due to the rotation of the susceptor.

【0037】シャッターの揺動中心をJとして、サセプ
タの中心(回転の中心)Oとの距離をOJ=rとする。
rはシャッターの回転中心Oからの半径であるが、これ
は変数である。サセプタの回転角速度をΩとする。サセ
プタが定常回転(Ωが一定)する場合は、シャッターに
生ずる力は遠心力だけで、それはMrΩに等しい。M
はシャッターの質量である。遠心力は必ず半径方向を向
く外向きの力である。遠心力以外の力は発生しない。も
ちろんシャッター回転軸がシャッターに及ぼす反力が存
在するがそれは遠心力に源泉がある。定常状態における
サセプタの回転によって発生するシャッターへの力は遠
心力だけなのである。遠心力は半径方向に物体を押し出
す力である。ということはθの絶対値を最大にするよう
に働く力だということである。定常状態ではθの絶対値
は最大値をとる。もしもθの変域が正だけ、あるいは負
だけだとすると、シャッターは一つの状態しかとりえな
い。
Let J be the center of swing of the shutter, and let the distance from the center (center of rotation) O of the susceptor be OJ = r.
r is the radius from the rotation center O of the shutter, which is a variable. Let the rotational angular velocity of the susceptor be Ω. If the susceptor is constant rotation (Omega constant) to the force generated on the shutter only centrifugal force, which is equal to MrΩ 2. M
Is the mass of the shutter. Centrifugal force is always a radially outward force. No force other than centrifugal force is generated. Of course, there is a reaction force that the shutter rotation axis exerts on the shutter, but this is due to the centrifugal force. The only force exerted on the shutter by the rotation of the susceptor in the steady state is the centrifugal force. Centrifugal force is the force that pushes an object in the radial direction. This means that it is a force that works to maximize the absolute value of θ. In the steady state, the absolute value of θ takes the maximum value. If the range of θ is only positive or only negative, the shutter can take only one state.

【0038】遠心力がシャッターの2状態を安定に保持
するのである。だから遠心力MrΩ は二つの安定状態
(開と閉)に於いてアームを異なる方向に押すのでなけ
ればならない。ということはシャッターの回転アームの
変域は、図7に示すようにマイナスのある定角(−
Φ)からプラスのある定角(+Φ)の間であるとい
うことである。サセプタの回転方向だけでシャッターが
開閉するためには、
Centrifugal force stably holds two states of shutter
You do it. So the centrifugal force MrΩ 2Is two stable states
(Open and close) must push the arm in different directions
I have to. That means the rotating arm of the shutter
As shown in FIG. 7, the domain has a negative constant angle (−
Φ2) To plus fixed angle (+ Φ1)
That is. The shutter only rotates in the direction of rotation of the susceptor
To open and close,

【0039】(ア) サセプタが左廻り(反時計廻り)
に廻るとき(Ωが正のとき)にシャッター回転角θはマ
イナスの境界値θ=−Φを取る。
(A) The susceptor turns left (counterclockwise)
When over the (Omega positive when) the shutter rotation angle theta to take a negative boundary value theta = - [Phi] 2.

【0040】(イ) サセプタが右廻り(時計廻り)に
廻るとき(Ωが負のとき)にシャッター回転角θはプラ
スの境界値θ=+Φを取る。というようなことでなけ
ればならない。
[0040] (b) the susceptor when over to the right around (clockwise) (Ω is when negative) the shutter rotation angle θ to take a positive boundary value θ = + Φ 1. It must be like that.

【0041】そのようなことは軸がサセプタの外周部に
あって、アームが内向きであって、軸Kよりもシャッタ
ーJが内側にあるから可能なのである。しかしそれは必
要条件であって充分条件ではない。
This is possible because the shaft is on the outer periphery of the susceptor, the arm is inward, and the shutter J is inside the shaft K. However, it is a necessary condition, not a sufficient condition.

【0042】問題は、サセプタの回転方向が切り替わる
短い過渡的な時間においてシャッターが−Φから+Φ
へ、或いは+Φから−Φへと切り替わるかどうか
である。サセプタの反転の速度があまりに遅い場合は、
所望のシャッターの運動は起こらないであろう。シャッ
ターの揺動角はθであるが、シャッター中心Jとサセプ
タ中心Oを結ぶ半直線OJが、軸半径OKとなす角度を
ψとする。
The problem is, the shutter from the - [Phi] 2 in a short transient time direction of rotation of the susceptor is switched + [Phi
To 1, or it is whether switched to -Φ 2 from + Φ 1. If the susceptor flips too slowly,
The desired shutter movement will not occur. The swing angle of the shutter is θ, and the angle formed by a semi-line OJ connecting the center J of the shutter and the center O of the susceptor with the shaft radius OK is ψ.

【0043】∠JKO=θ、∠KOJ=ψであるから、
∠KJO=π−θ−ψである。正弦定理から
Since ∠JKO = θ and ∠KOJ = ψ,
{KJO = π−θ−}. From the sine theorem

【0044】[0044]

【数1】 (Equation 1)

【0045】となる。シャッターの運動方程式を導出す
る。サセプタが定常でなく過渡期だとする。サセプタの
角速度Ωは一定でなくて、その時間微分α=dΩ/dt
が存在する。軸のあるK点の加速度は円周方向にpαで
ある。軸K点と、シャッター中心Jはアームで結合して
いるから、シャッター中心Jにはそれと反対の方向に加
速度−pαが発生する。これによって−Mpαの力が掛
かる。
Is as follows. The equation of motion of the shutter is derived. Suppose the susceptor is not stationary but in transition. The angular velocity Ω of the susceptor is not constant, and its time derivative α = dΩ / dt
Exists. The acceleration at point K with the axis is pα in the circumferential direction. Since the axis K and the shutter center J are connected by an arm, an acceleration -pα is generated at the shutter center J in the opposite direction. As a result, a force of −Mpα is applied.

【0046】シャッター中心Jにはもう一つの力(遠心
力)が半径方向に生じている。これはMrΩであっ
て、半径方向外側に向かう力である。シャッター中心J
は円弧FHEしか動く事ができない。先ほどの過渡期力
−Mpαの円弧に対する余弦成分はcosθである。遠
心力の円弧に対する余弦成分はcos(π/2−ψ−
θ)である。円弧FHEに沿ったシャッターの運動方程
式は
Another force (centrifugal force) is generated at the shutter center J in the radial direction. This is a MrΩ 2, a force directed radially outward. Shutter center J
Can move only the arc FHE. The cosine component of the transitional force -Mpα for the arc is cos θ. The cosine component of the centrifugal force arc is cos (π / 2 − (−
θ). The equation of motion of the shutter along the arc FHE is

【0047】[0047]

【数2】 (Equation 2)

【0048】となる。右辺第1項は(1)によって次の
ように単純化される。
Is as follows. The first term on the right side is simplified by (1) as follows.

【0049】rcos(π/2−ψ−θ)=rΩsin
(ψ+θ)=psinθ (3)
Rcos (π / 2−ψ−θ) = rΩsin
(Ψ + θ) = psinθ (3)

【0050】[0050]

【数3】 (Equation 3)

【0051】これは過渡期の方程式である。定常状態の
ときは、dΩ/dt=0、Ω=Ωであり、θが+
Φ、−Φにあるときはシャッター軸から右辺第1項
を打ち消すモーメント−MpΩsinθが与えられる
から右辺は0になり、θが一定値(+Φ、−Φ)を
取るのである。Ωはサセプタの角速度である。
This is a transitional equation. When the steady state, dΩ / dt = 0, a Ω = Ω 0, θ is +
When Φ 1 and −Φ 2 , a moment −MpΩ 2 sin θ that cancels the first term on the right side is given from the shutter axis, so that the right side becomes 0, and θ takes a constant value (+ Φ 1 , −Φ 2 ). . Ω is the angular velocity of the susceptor.

【0052】サセプタが反転するときどのような動きを
するのか?これがわからないが、サセプタを駆動するモ
ータや減速器、サセプタの慣性などからその運動は一義
的に決まる。Ωの過渡的運動が決まれば運動方程式は解
けるはずである。線形でないから解析的には解けない。
数値解析法によって厳密解を求めることもできる。しか
し、ここでは近似解を求めてより先へ進もうと思う。
What happens when the susceptor flips? Although this is not known, the movement is uniquely determined by the motor driving the susceptor, the speed reducer, the inertia of the susceptor, and the like. Once the transient motion of Ω is determined, the equation of motion should be able to be solved. Since it is not linear, it cannot be solved analytically.
An exact solution can also be obtained by a numerical analysis method. However, here I will try to find an approximate solution and go further.

【0053】たとえば負のΩ(時計廻り)から正のΩ
(反時計廻り)に変わる反転の瞬間をとらえるのだか
ら、sinθはsinΦにある。そこでsinθをs
(定数)とおき、cosθ=1と近似する。Ωが時間に
正比例して立ち上がる(加速度が一定)とすると、回転
角加速度をb(定数)として、dΩ/dt=bである。
For example, from negative Ω (clockwise) to positive Ω
Since it captures the moment of reversal that changes in (counterclockwise), sinθ is in the sinΦ 1. So sin θ is s
(Constant), and approximates cos θ = 1. Assuming that Ω rises in direct proportion to time (acceleration is constant), dΩ / dt = b, where the rotational angular acceleration is b (constant).

【0054】[0054]

【数4】 (Equation 4)

【0055】これは積分できる。初期条件を、t=0、
dθ/dt=0、θ=θとすると、
This can be integrated. The initial condition is t = 0,
dθ / dt = 0, and the θ = θ 0,

【0056】[0056]

【数5】 (Equation 5)

【0057】Ωが負から正への転回の場合は、θが正
でsも正、bも正である。θをtで微分して極小値をと
るtを求めると、
When Ω turns from negative to positive, θ 0 is positive, s is positive, and b is positive. When obtaining the t 2 which takes a minimum value by differentiating the θ at t,

【0058】 t=(3/bs)1/2 (7)T 2 = (3 / bs) 1/2 (7)

【0059】これに対するθの極小値θmimは、The minimum value θ mim of θ with respect to this is:

【0060】[0060]

【数6】 (Equation 6)

【0061】となる。これがもしも正であれば、シャッ
ターは元の位置に戻り状態変化が起こらないということ
である。だからこれは負でなければならない。
Is obtained. If this is true, the shutter will return to its original position and no state change will occur. So this must be negative.

【0062】[0062]

【数7】 (Equation 7)

【0063】s=sinθであるから、第1近似で
は、
Since s = sin θ 0 , in the first approximation,

【0064】 sinθ<(3p/4q)1/2 (10) Sin θ 0 <(3p / 4q) 1/2 (10)

【0065】となる。これを越えるような角度である
と、サセプタが反転しても、シャッターは動かないとい
うことである。だから、2状態のθ=+Φ、−Φ
は共に、
Is obtained. If the angle exceeds this, the shutter does not move even if the susceptor is inverted. Therefore, two states θ 0 = + Φ 1 , −Φ 2
Together

【0066】 sinΦ<(3p/4q)1/2 (11)SinΦ 1 <(3p / 4q) 1/2 (11)

【0067】 sinΦ<(3p/4q)1/2 (12)SinΦ 2 <(3p / 4q) 1/2 (12)

【0068】でなければならない。この範囲の初期角度
であれば、サセプタの反転のときにシャッターアームが
反転する可能性がある。実際に反転するかどうかは、式
(10)〜(12)だけからはわからない。さらに必要
条件がある。θが0になった時に、角速度がθとは反
対になっていなければならない。
Must be If the initial angle is within this range, the shutter arm may be inverted when the susceptor is inverted. Whether or not the inversion is actually performed cannot be determined only from the equations (10) to (12). There are further requirements. When θ becomes 0, the angular velocity must be opposite to θ 0 .

【0069】(6)式右辺の第2項は寄与が小さいので
無視すると、θが0になる時刻tは(アームKJが半
径OK上にくるのは)
[0069] When the second term of (6) the right-hand side is ignored because the contribution is small, the time t 1 that θ becomes zero (the arm KJ comes on radius OK is)

【0070】 t=(2qθ/pb)1/2 (13)T 1 = (2qθ 0 / pb) 1/2 (13)

【0071】となる。このときのサセプタの角速度ΩはIs obtained. At this time, the angular velocity Ω of the susceptor is

【0072】 Ω=bt=(2qbθ/p)1/2 (14)Ω = bt 1 = (2qbθ 0 / p) 1/2 (14)

【0073】であるが、これが定常状態の角速度Ω
下でなければならない。そうでないとθ=0になる前に
サセプタが定常回転になり、遠心力以外の力が喪失しア
ームの回転力がなくなるからである。
However, this must be lower than the steady state angular velocity Ω 0 . Otherwise, the susceptor will rotate normally before θ = 0, and forces other than centrifugal force will be lost and the rotational force of the arm will be lost.

【0074】 (2qbθ/p)1/2<Ω (15)(2qbθ 0 / p) 1/20 (15)

【0075】[0075]

【数8】 (Equation 8)

【0076】これが、反転時の角加速度bの上限を決め
る式である。サセプタの定常回転が速い(Ωが大き
い)か、初期角度θが小さい場合、bの取り得る範囲
は広い。しかしサセプタの定常回転が遅い(Ωが小さ
い)か、初期角度θが大きい場合、bの取り得る範囲
は狭い。サセプタをゆっくりと反転しなくてはいけない
ということである。そのような条件が満足されるなら、
This is an equation for determining the upper limit of the angular acceleration b at the time of reversal. If the steady rotation of the susceptor is fast (Ω 0 is large) or the initial angle θ 0 is small, the range that b can take is wide. However, when the steady rotation of the susceptor is slow (Ω 0 is small) or the initial angle θ 0 is large, the range that b can take is narrow. This means that the susceptor must be slowly inverted. If such conditions are satisfied,

【0077】(ア)サセプタを右回転(時計回り)に回
転した時(Ω=−Ω)は、シャッター位置 θ=+Φ
になり、
(A) When the susceptor is rotated clockwise (clockwise) (Ω = −Ω 0 ), the shutter position θ = + Φ
1

【0078】(イ)サセプタを左回転(反時計回り)に
回転した時(Ω=+Ω)は、シャッター位置 θ=−
Φ になる。
(A) When the susceptor is rotated to the left (counterclockwise) (Ω = + Ω 0 ), the shutter position θ = −
It becomes Φ 2.

【0079】[0079]

【実施例】[実施例1:HEMT構造エピタキシャルウ
エハ(図1、図4)] (3枚のHEMT製品ウエハ(2DEG構造)と1枚の
試験ウエハ(2DEG構造)を同時にOMVPE法でエ
ピタキシャル成長)HEMT製品ウエハVの構造を図4
(a)に示す。HEMT試験ウエハWの構造を図4
(b)に示す。これらは上から順に、
EXAMPLES Example 1: HEMT Structure Epitaxial Wafer (FIGS. 1 and 4) (Three HEMT product wafers (2DEG structure) and one test wafer (2DEG structure) are epitaxially grown simultaneously by OMVPE). HEMT FIG. 4 shows the structure of the product wafer V.
(A). FIG. 4 shows the structure of the HEMT test wafer W.
(B). These are in order from the top,

【0080】 製品エピウエハ 試験エピウエハ n−GaAs:100nm non−AlGaAs:50nm non−AlGaAs:50nm n−AlGaAs:10nm n−AlGaAs:10nm non−AlGaAs:3nm non−AlGaAs:3nm non−InGaAs:10nm non−InGaAs:10nm non−AlGaAs:3nm non−AlGaAs:3nm n−AlGaAs:10nm n−AlGaAs:10nm non−AlGaAs:150nm non−AlGaAs:150nm GaAsバッファ層:500nm GaAsバッファ層:500nm 半絶縁性GaAs基板 半絶縁性GaAs基板 Product Epi Wafer Test Epi Wafer n-GaAs: 100 nm non-AlGaAs: 50 nm non-AlGaAs: 50 nm n-AlGaAs: 10 nm n-AlGaAs: 10 nm non-AlGaAs: 3 nm non-AlGaAs: 3 nm non-InGaAs: 10 nm Non-InGaAs : 10 nm non-AlGaAs: 3 nm non-AlGaAs: 3 nm n-AlGaAs: 10 nm n-AlGaAs: 10 nm non-AlGaAs: 150 nm non-AlGaAs: 150 nm GaAs buffer layer: 500 nm GaAs buffer layer: 500 nm semi-insulating GaAs substrate semi-insulating GaAs substrate GaAs substrate

【0081】よりなる層構造を持っている。製品ウエハ
Vi(i=1、2、3)は9層の薄膜をGaAs基板の
うえに成長させたものである。試験ウエハは(W1)は
8層の薄膜をGaAs基板の上に成長させたものであ
る。製品ウエハの最上層のn−GaAs100nmを除
外したものが試験ウエハである。
It has a layer structure consisting of: The product wafer Vi (i = 1, 2, 3) is obtained by growing nine thin films on a GaAs substrate. The test wafer (W1) is an eight-layer thin film grown on a GaAs substrate. The test wafer excludes the uppermost layer of n-GaAs 100 nm of the product wafer.

【0082】HEMT(High Electron Mobility Trans
istor)というのは2次元電子ガス(Two Dimensional E
lectron Gas;2DEG)を利用したFETである。n
on−というのはノンドープということである。non
−InGaAsがチャンネル層でありここを電子が移動
するゲート電圧によってチャネル幅が変化してドレイン
電流が変化するのはFETと同じである。通常のFET
と違うのは、チャンネル層自体が不純物を持っておりキ
ャリヤを与えるのではなくて、チャンネル層は不純物を
持たず、その他の隣接層からキャリヤを得るということ
である。
HEMT (High Electron Mobility Trans)
istor is a two-dimensional electron gas (Two Dimensional E)
This is an FET utilizing an electron gas (2 DEG). n
"on-" means non-doped. non
-InGaAs is a channel layer, and the channel width changes according to the gate voltage at which electrons move therethrough, and the drain current changes like the FET. Normal FET
The difference is that the channel layer itself does not have impurities and provides carriers, but the channel layer has no impurities and obtains carriers from other adjacent layers.

【0083】InGaAsチャンネル層の上のn−Al
GaAs(10nm)と下のn−AlGaAs(10n
m)からキャリヤ(電子)を受ける。このキャリヤがI
nGaAs層を流れる。InGaAsはノンドープなの
で結晶性がよく散乱が少ないから電子移動度が高い。A
lGaAsよりInGaAsの方がバンドギャップが狭
いから電子がInGaAsに溜まる。InGaAs中を
殆ど散乱しないで高速で移動し電子移動度の高速性を生
かすことができる。だからHigh Electron Mobilityとい
うのである。電子を供与するn−AlGaAsは従来チ
ャンネル層の上にしかなかったのに図4のものは電子供
与n−AlGaAsがチャンネル層の上下にあるからダ
ブルドープHEMTと呼ぶ。電子数が多いから大電流を
流すことができる。高速パワートランジスタとして適す
る。
N-Al on InGaAs channel layer
GaAs (10 nm) and underlying n-AlGaAs (10 n
m) to receive carriers (electrons). This carrier is I
It flows through the nGaAs layer. Since InGaAs is non-doped, it has high crystallinity and low scattering, and thus has high electron mobility. A
Electrons accumulate in InGaAs because InGaAs has a narrower band gap than 1GaAs. It can move at a high speed with little scattering in InGaAs and can take advantage of the high speed of the electron mobility. That's why High Electron Mobility. Conventionally, n-AlGaAs for donating electrons is only on the channel layer, but in FIG. 4, the electron-donating n-AlGaAs is above and below the channel layer, and is called a double-doped HEMT. Since there are many electrons, a large current can flow. Suitable as a high-speed power transistor.

【0084】n−AlGaAsの上下のnon−AlG
aAsは結晶性を高めるために介装される層である。ド
ーパントを有する層はどうしても結晶性が悪くなるから
ノンドープ層を作り結晶性を回復させる。
Non-AlG above and below n-AlGaAs
aAs is a layer interposed to enhance crystallinity. Since the crystallinity of the layer containing the dopant is inevitably deteriorated, a non-doped layer is formed to restore the crystallinity.

【0085】一番上のn−GaAsコンタクト層は導電
性が高くてドレイン電極、ソース電極がオーミック接合
される。電極接合のために100nmと厚くなってい
る。オーミック接合の際の合金化処理によってソース、
ドレイン電極とnon−InGaAs層が低抵抗接続さ
れる。non−AlGaAsの途中までエッチング除去
され、そこにゲート電極を付ける。
The uppermost n-GaAs contact layer has high conductivity, and the drain electrode and the source electrode are in ohmic contact. The thickness is as thick as 100 nm for electrode bonding. Source by alloying process at the time of ohmic joining,
The drain electrode and the non-InGaAs layer are connected with low resistance. Etching is removed halfway through the non-AlGaAs, and a gate electrode is attached thereto.

【0086】製品ウエハ最上層のn−GaAs層が10
0nmもあって厚いから、それより下の、n−AlGa
As、non−InGaAs、n−AlGaAsなどよ
りなる活性層のキャリヤ濃度、移動度などを測定できな
い。
When the uppermost n-GaAs layer of the product wafer is 10
Since it is as thick as 0 nm, the n-AlGa
The carrier concentration, mobility, and the like of an active layer composed of As, non-InGaAs, n-AlGaAs, or the like cannot be measured.

【0087】そこで最上層の厚いn−GaAs100n
mを除いたものを試験ウエハとしている。これがないか
らnon−AlGaAsの上に電極を取り付けることに
よって活性層(non−InGaAs、n−AlGaA
s)でのキャリヤ濃度や移動度を測定できる。本発明の
目的は活性層での電子パラメータを測定することにある
から、そのような試験ウエハができるというのはまこと
に好都合のことである。
Therefore, the uppermost n-GaAs 100n
Those excluding m are used as test wafers. Since there is not this, an electrode is mounted on non-AlGaAs to form an active layer (non-InGaAs, n-AlGaAs).
The carrier concentration and mobility in s) can be measured. Since it is an object of the present invention to measure electronic parameters in the active layer, it is particularly advantageous to be able to make such a test wafer.

【0088】そのような層構造をもつ製品ウエハ(Vi
(i=1、2、3))3枚と試験ウエハ(W1)1枚を
図1のサセプタに載せて、気相成長装置の内部で同時に
成長させた。
A product wafer having such a layer structure (Vi
(I = 1, 2, 3) Three test wafers and one test wafer (W1) were placed on the susceptor of FIG. 1 and grown simultaneously inside the vapor phase growth apparatus.

【0089】図1に示すようにサセプタは4つの窪みを
有する。サセプタは中心(O)の廻りを回転することが
できる。サセプタの周辺部にシャッターが取り付けられ
る。サセプタ周辺部にシャッター軸をたて、アームを軸
からのばしその先に円盤状のシャッターを付けたもので
ある。シャッターとアームは一体となって、軸の廻りを
自由に揺動することができる。機構的に揺動角θの範囲
は決まっており、図7のように正の方向に+Φ、負の
方向に−Φまで揺動することができる。サセプタの回
転方向によって揺動角θは、+Φ、−Φの何れかの
角度をとり、その位置で安定する。いずれかが「閉」で
あり、「開」である。ウエハを露呈する状態が「開」で
あり、ウエハを隠ぺいする状態が「閉」である。
As shown in FIG. 1, the susceptor has four depressions. The susceptor can rotate around the center (O). A shutter is mounted around the susceptor. A shutter shaft is set up around the susceptor, the arm is extended from the shaft, and a disk-shaped shutter is attached to the tip of the arm. The shutter and the arm are integrated, and can freely swing around the axis. The range of the swing angle θ is mechanically determined, and as shown in FIG. 7, the swing angle θ can swing up to + Φ 1 in the positive direction and up to −Φ 2 in the negative direction. The swing angle θ takes one of + Φ 1 and −Φ 2 depending on the rotation direction of the susceptor, and is stabilized at that position. Either is “closed” and “open”. The state where the wafer is exposed is “open”, and the state where the wafer is hidden is “closed”.

【0090】トレーは、成長の初期段階では図1のB方
向(時計廻り;右廻り)に回転しており、シャッターは
「開」の状態を維持する。基板側から順次各層の成長を
進めコンタクト層直下のnon−AlGaAs:50n
m層の成長が終了した時点で、トレーの回転を図1のB
からA方向へ反転することにより、シャッターを「閉」
の状態に切り替える。
At the initial stage of growth, the tray is rotating in the direction B (clockwise; clockwise) in FIG. 1, and the shutter maintains the "open" state. Each layer is sequentially grown from the substrate side, and non-AlGaAs immediately below the contact layer: 50 n
When the growth of the m-layer is completed, the rotation of the tray is changed to B in FIG.
"Close" the shutter by reversing from
Switch to state.

【0091】しかる後に残るコンタクト層(n−GaA
s;100nm)を成長し、成長を完了する。OMVP
E成長炉より取り出したテスト構造エピは、HALL測
定によって、Ns(シートキャリヤ濃度)、μ(移動
度)をさらにCV(電圧−容量)特性測定によりVp
(ピンチオフ電圧)など活性層の状態を確認するために
必要な測定を自由に行うことができる。なおかつ製品構
造エピとテスト構造エピは同時に成長しているので、テ
スト構造で測定された特性は、製品構造のエピの特性と
完全に一致する。
Then, the remaining contact layer (n-GaAs)
s; 100 nm) to complete the growth. OMVP
The test structure epi taken out from the E-growth furnace, Ns (sheet carrier concentration) and μ (mobility) were further measured by HALL measurement and Vp was measured by CV (voltage-capacity) characteristics measurement.
Measurements required for confirming the state of the active layer such as (pinch-off voltage) can be freely performed. In addition, since the product structure epi and the test structure epi grow simultaneously, the characteristics measured in the test structure completely match the characteristics of the epi in the product structure.

【0092】[実施例2:HBT構造エピタキシャルウ
エハ(図2、図5(a)、図5(c)) ] (3枚のHBT製品ウエハと1枚の試験ウエハを同時に
OMVPE法でエピタキシャル成長)図2の構成におい
て、サセプタには4つのウエハ穴があり、3つの同等の
シャッターが設けられる。アームを回転自在に保持する
シャッター軸がサセプタに立てられ、シャッターがアー
ムの先に固定されている。そのようなサセプタを含む薄
膜成長装置により図5(a)に示すHBT製品ウエハ3
枚と図5(c)に示すHBT試験ウエハ1枚を同時に成
長させた。実施例2においては、前例と異なり、試験ウ
エハはシャッターによって覆われず、製品ウエハが途中
でシャッターによって覆われるようになっている。
Example 2: HBT Structure Epitaxial Wafer (FIGS. 2, 5 (a), 5 (c))] (Epitaxial growth of three HBT product wafers and one test wafer simultaneously by OMVPE method) In configuration 2, the susceptor has four wafer holes and three equivalent shutters. A shutter shaft for rotatably holding the arm is set up on the susceptor, and the shutter is fixed at the end of the arm. The HBT product wafer 3 shown in FIG.
The wafer and one HBT test wafer shown in FIG. 5C were simultaneously grown. In the second embodiment, unlike the previous example, the test wafer is not covered by the shutter, and the product wafer is covered by the shutter on the way.

【0093】 HBT製品ウエハ(a) HBT試験ウエハ(c) n−InGaAs:50nm n−InGaAs:50nm n−GaAs:100nm n−GaAs:100nm n−InGaP:50nm n−InGaP:50nm p−GaAs:70nm p−GaAs:500nm n−GaAs:500nm non−AlGaAs:100nm n−GaAs:200nm n−GaAs:500nm 半絶縁性GaAs基板 n−GaAs:200nm 半絶縁性GaAs基板 HBT product wafer (a) HBT test wafer (c) n-InGaAs: 50 nm n-InGaAs: 50 nm n-GaAs: 100 nm n-GaAs: 100 nm n-InGaP: 50 nm n-InGaP: 50 nm p-GaAs: 70 nm p-GaAs: 500 nm n-GaAs: 500 nm non-AlGaAs: 100 nm n-GaAs: 200 nm n-GaAs: 500 nm Semi-insulating GaAs substrate n-GaAs: 200 nm Semi-insulating GaAs substrate

【0094】製品ウエハ(a)と試験ウエハ(c)は二
つの点で相違する。一つはp−GaAsベース層の厚み
が違う(試験ウエハ500nm、製品ウエハ70nm)
ということである。もう一つはベース層の下に、試験ウ
エハの場合、non−AlGaAs:100nmを追加
している、ということである。
The product wafer (a) and the test wafer (c) are different in two points. One is the difference in the thickness of the p-GaAs base layer (test wafer 500 nm, product wafer 70 nm)
That's what it means. The other is that in the case of a test wafer, non-AlGaAs: 100 nm is added below the base layer.

【0095】炭素ドープGaAsよりなるベース層は、
製品ウエハ(a)の場合70nmの薄いものである。ベ
ース(p−GaAs)はその厚みがデバイスの応答速度
に強く影響する。ベースは薄い方がよいので製品ウエハ
については70nmと極めて薄い。しかし試験ウエハで
は500nmと厚くなっている。それはベース層の正孔
密度p、電子寿命τを測定するためである。ベース層は
炭素ドープによってp型としているが水素が入ると結晶
性が悪くなるし正孔密度pが低下し、電子寿命τも短く
なる。それがトランジスタの応答速度、線形性などを劣
化させる。だからpやτを実際に測定して品質を評価す
る必要がある。
The base layer made of carbon-doped GaAs is
The product wafer (a) is as thin as 70 nm. The thickness of the base (p-GaAs) strongly affects the response speed of the device. Since the base should be thinner, the product wafer is as thin as 70 nm. However, the thickness of the test wafer is as thick as 500 nm. This is for measuring the hole density p and the electron lifetime τ of the base layer. The base layer is p-type by carbon doping. However, when hydrogen enters, the crystallinity deteriorates, the hole density p decreases, and the electron lifetime τ also shortens. It degrades the response speed and linearity of the transistor. Therefore, it is necessary to evaluate the quality by actually measuring p and τ.

【0096】しかし製品ウエハのように70nmで薄い
と、ホール測定によって正孔濃度pを測定するのが難し
いということがある。ホール(Hall)測定は、磁場
を掛け、電流を流して、それによって発生する起電力を
求めることによってキャリヤ濃度を知るから、薄い層の
場合は測定しにくいのである。
However, if the thickness is as thin as 70 nm like a product wafer, it may be difficult to measure the hole concentration p by hole measurement. The Hall measurement is difficult to measure for a thin layer because the carrier concentration is known by applying a magnetic field, applying a current, and determining the electromotive force generated thereby.

【0097】しかし薄いベース層においてもっと問題な
のは、電子(少数キャリヤ;Minority carrier)の寿命
τ(lifetime)を測定することが不可能だということで
ある。フォトルミネセンスによって電子のライフタイム
を測定する。GaAsのバンドギャップ1.4eVより
高いエネルギーの光を出すレ−ザ光を当てる。レ−ザ光
によって正孔と電子の対ができるが電子はやがてルミネ
センス(蛍光)を出して正孔と再結合し消滅する。蛍光
の減衰が寿命に対応する。蛍光強度の変化の速さから電
子寿命がわかる。製品ウエハのベース層は70nmで薄
いから、レ−ザを当てるとその下の層まで届き下の層か
らのフォトルミネセンスも拾ってしまう。だからベース
層の電子寿命測定ができない。それを避けるために50
0nmもの厚いベース層をもつ試験ウエハを成長させ
る。これぐらい厚いと下の層からのフォトルミネセンス
はない。以上で試験ウエハのベース層が厚い理由を述べ
た。
However, what is more problematic for thin base layers is that it is not possible to measure the lifetime τ (lifetime) of electrons (minority carriers). The lifetime of electrons is measured by photoluminescence. A laser beam which emits light having an energy higher than the band gap of GaAs of 1.4 eV is applied. Holes and electrons are paired by the laser light, but the electrons eventually emit luminescence (fluorescence) and recombine with the holes to disappear. The decay of the fluorescence corresponds to the lifetime. The speed of change in the fluorescence intensity indicates the electron lifetime. Since the base layer of a product wafer is as thin as 70 nm, applying a laser will reach the layer below and also pick up photoluminescence from the layer below. Therefore, the electron lifetime of the base layer cannot be measured. 50 to avoid it
Grow test wafers with base layers as thick as 0 nm. At this thickness, there is no photoluminescence from the underlying layers. The reason why the base layer of the test wafer is thick is described above.

【0098】試験ウエハ(c)においてベース層の下の
non−AlGaAs:100nmはエッチング停止層
である。GaAs/AlGaAsのエッチングレートが
0に近いエッチング液でウエハをエッチングすると、上
層のGaAsだけが除去される。ベース層の一部をレジ
ストによって覆ってエッチングすると、レジストによっ
て覆われない部分は下地のAlGaAsが露呈する。レ
ジストによって覆われた部分はp−GaAsが残り段差
が生じる。段差を顕微鏡で見てベース層の厚みを測定す
る。ベース層厚みを正確に測定するためのAlGaAs
を入れるのである。
In the test wafer (c), 100 nm of non-AlGaAs under the base layer is an etching stop layer. When the wafer is etched with an etching solution having an etching rate of GaAs / AlGaAs close to 0, only the upper layer GaAs is removed. When a part of the base layer is covered with the resist and etched, a portion of the base layer not covered with the resist exposes the underlying AlGaAs. In the portion covered with the resist, p-GaAs remains and a step is generated. The thickness of the base layer is measured by observing the step with a microscope. AlGaAs for accurate measurement of base layer thickness
Put in.

【0099】そのような事は先述の先行技術特願20
00−090881に詳しく述べている。これに示され
た先行技術試験ウエハ(b)は
Such a situation is described in Japanese Patent Application No.
00-090881. The prior art test wafer (b) shown here is

【0100】HBT試験ウエハ(b) n−InGaAs:50nm n−GaAs:100nm n−InGaP:50nm p−GaAs:500nm non−AlGaAs:100nm non−GaAs:100nm 半絶縁性GaAs基板HBT test wafer (b) n-InGaAs: 50 nm n-GaAs: 100 nm n-InGaP: 50 nm p-GaAs: 500 nm non-AlGaAs: 100 nm non-GaAs: 100 nm Semi-insulating GaAs substrate

【0101】という構造をもつ。本発明の試験ウエハ
(c)はエッチング停止層non−AlGaAsの下に
製品ウエハと同じように、n−GaAs500nmとn
−GaAs200nmをもち、の試験ウエハは、no
n−GaAs100nmをもつ。その点で、本発明の試
験ウエハ(c)と先行技術の試験ウエハ(b)が相違
する。
Has the following structure. The test wafer (c) of the present invention has n-GaAs 500 nm and n under the etching stopper layer non-AlGaAs, like the product wafer.
The test wafer having 200 nm of GaAs is no
It has n-GaAs 100 nm. In that respect, the test wafer (c) of the present invention is different from the test wafer (b) of the prior art.

【0102】本発明で成長させる図5(c)のHBTテ
スト構造が引用した先行技術(特願2000−090
881)でのHBTテスト構造(図5(b))と異なる
理由を説明する。
The prior art (Japanese Patent Application No. 2000-090) cited by the HBT test structure of FIG.
881) is different from the HBT test structure (FIG. 5B).

【0103】先行技術(特願2000ー09088
1)の試験ウエハは、HBT製品ウエハでは薄すぎ(7
0nm)て時間分解PL(フォトルミネセンス)測定が
できないp−GaAsベース層を厚く(500nm)
し、p−GaAsベース層の厚みを段差測定で計測する
ためエッチング停止層としてnon−AlGaAs:1
00nm層を追加している。先行技術では、テスト構
造エピをHBT製品構造エピとは別個に成長させるの
で、測定と関連のない層(n−GaAs500nmとn
−GaAs200nm)は成長時間と原料を節約するた
めに省略している。
Prior art (Japanese Patent Application No. 2000-09088)
The test wafer of 1) is too thin (7
0 nm) and a time-resolved PL (photoluminescence) measurement cannot be performed, and the p-GaAs base layer is thick (500 nm).
In order to measure the thickness of the p-GaAs base layer by step measurement, a non-AlGaAs: 1
A 00 nm layer is added. In the prior art, since the test structure epi is grown separately from the HBT product structure epi, the layers (n-GaAs 500 nm and n
(GaAs 200 nm) is omitted to save growth time and raw materials.

【0104】しかし本発明ではHBT製品構造(a)エ
ピとHBTテスト構造(c)エピは同時に成長するの
で、先行技術の試験ウエハの特徴をHBT製品構造に
追加した構造(c)で必要な測定を全て行うことができ
る。
However, in the present invention, since the HBT product structure (a) epi and the HBT test structure (c) epi grow simultaneously, the measurement required in the structure (c) in which the features of the prior art test wafer are added to the HBT product structure. Can all be performed.

【0105】また、製品構造エピと同時に成長している
ので、得られた測定結果は、エピ層の厚みなどを変更し
た項目を除いて製品構造エピの特性と一致する。
Further, since the crystal is grown at the same time as the product structure epi, the obtained measurement result agrees with the characteristics of the product structure epi except for items where the thickness of the epi layer is changed.

【0106】さて、エピタキシャル成長の過程を述べ
る。サセプタ(トレー)は成長の初期段階では図2のB
方向(時計廻り、右廻り)に回転しており、3個備えら
れたシャッターはいずれも「開」の状態で維持される。
Now, the process of epitaxial growth will be described. At the initial stage of growth, the susceptor (tray)
The shutters are rotating in the directions (clockwise and clockwise), and all three shutters are maintained in the “open” state.

【0107】半絶縁性GaAs基板側から順次各層の成
長を進める。n−GaAs:200nm、n−GaAs
500nmの薄膜成長がなされる。基板側より2層目
(n−GaAs:500nm)の成長を終了した時点
で、トレーの回転を図2のB方向(右廻り、時計廻り)
からA方向(左廻り、反時計廻り)に反転する。慣性に
よって3枚のシャッターが反時計廻りに回転し、製品ウ
エハを覆うようになる。つまり3個のシャッターが
「閉」の状態に切り替えられた。
Each layer is sequentially grown from the semi-insulating GaAs substrate side. n-GaAs: 200 nm, n-GaAs
A 500 nm thin film is grown. When the growth of the second layer (n-GaAs: 500 nm) from the substrate side is completed, the tray is rotated in the direction B (clockwise, clockwise) in FIG.
In the direction A (counterclockwise, counterclockwise). The inertia causes the three shutters to rotate counterclockwise to cover the product wafer. That is, the three shutters were switched to the “closed” state.

【0108】テスト構造の1枚の試験ウエハはシャッタ
ーがないからシャッターによって覆われない。薄膜成長
が可能な状態である。そこで試験ウエハに、エッチング
停止層となるnon−AlGaAs100nm層を成長
させる。さらに、HBT製品構造のベース層70nmと
HBTテスト構造の厚いベース層500nmとの厚さの
差に相当する430nmのベース層の成長を進める。
One test wafer of the test structure is not covered by a shutter since there is no shutter. The thin film can be grown. Therefore, a non-AlGaAs 100 nm layer serving as an etching stop layer is grown on the test wafer. Further, the growth of a 430 nm base layer corresponding to the thickness difference between the base layer 70 nm of the HBT product structure and the thick base layer 500 nm of the HBT test structure is promoted.

【0109】試験ウエハのp−GaAsベース層厚みが
430nmに到達したとき、再び、トレーの回転をB方
向(右廻り、時計廻り)に反転する。慣性でシャッター
が「開」になる。製品ウエハ3枚が再び露呈する。製品
ウエハには70nmのベース層を新規に成長させ、試験
ウエハには70nmのベース層を追加成長させる。その
後はシャッターは開いたままであり、試験ウエハにも製
品ウエハにも、残るエミッタ3層(n−InGaP:5
0nm、n−GaAs:100nm、n−InGaA
s:50nm)を成長させて薄膜形成を完了する。
When the thickness of the p-GaAs base layer of the test wafer reaches 430 nm, the rotation of the tray is again reversed in the B direction (clockwise, clockwise). The shutter opens due to inertia. Three product wafers are again exposed. A 70 nm base layer is newly grown on the product wafer, and a 70 nm base layer is additionally grown on the test wafer. After that, the shutter is kept open, and the remaining three emitter layers (n-InGaP: 5) are formed on both the test wafer and the product wafer.
0 nm, n-GaAs: 100 nm, n-InGaAs
s: 50 nm) to complete the thin film formation.

【0110】OMVPE成長炉より取り出した本発明に
よる図5(c)のテスト構造エピについて、図5(b)
を引用した先行特許出願(特願2000−09088
1)と同様に以下の測定を行った。
FIG. 5B shows the test structure epi of FIG. 5C taken out of the OMVPE growth furnace according to the present invention.
Patent Application (Japanese Patent Application No. 2000-09088)
The following measurements were performed in the same manner as in 1).

【0111】まずエピ表面側よりn−InGaAs:5
0nm層とn−GaAs:100nm層をエッチングに
よって除去した。この際、InGaAsやGaAs層は
溶解するが、InGaPは溶解しないエッチング液、エ
ッチング条件を用いるのが望ましい。
First, n-InGaAs: 5 from the epi surface side
The 0 nm layer and the n-GaAs: 100 nm layer were removed by etching. At this time, it is preferable to use an etching solution and etching conditions in which the InGaAs and the GaAs layer are dissolved but the InGaP is not dissolved.

【0112】n−InGaP:50nm層が表面に露出
した状態で時間分解PL(フォトルミネセンス)法によ
り厚いベース(p−GaAs:500nm層)の結晶性
を評価した。
With the n-InGaP: 50 nm layer exposed on the surface, the crystallinity of the thick base (p-GaAs: 500 nm layer) was evaluated by the time-resolved PL (photoluminescence) method.

【0113】本実施例においては、ベース層のライフタ
イムは300psec(ピコ秒=10−12sec)と
良好な結晶性を有していることが確認できた。
In this example, it was confirmed that the lifetime of the base layer was 300 psec (picosecond = 10 −12 sec) and the crystallinity was good.

【0114】続いて表面に露出しているn−InGaA
s:50nm層を除去し、HALL測定をし、さらに部
分的にp−GaAs:500nm層を除去して、残った
部分を表面形状測定装置を用いて段差を測ることにより
厚いベース層(p−GaAs:500nm層)の厚みを
測定した。
Subsequently, n-InGaAs exposed on the surface
The s: 50 nm layer is removed, a HALL measurement is performed, the p-GaAs: 500 nm layer is further partially removed, and the remaining portion is measured for a step using a surface shape measuring device to obtain a thick base layer (p-GaAs). (GaAs: 500 nm layer) was measured.

【0115】各層のエッチングを行う際に、n−InG
aP:500nm層を除去するには、InGaPを溶か
すがGaAsを溶かさないエッチャントを用いて、また
厚いベース層(p−GaAs:500nm)を除去する
には、GaAsを溶かすがAlGaAsを溶かさないエ
ッチング液、エッチング条件を用いる事が望ましい。
When each layer is etched, n-InG
To remove the aP: 500 nm layer, use an etchant that dissolves InGaP but does not dissolve GaAs, and to remove the thick base layer (p-GaAs: 500 nm), an etchant that dissolves GaAs but does not dissolve AlGaAs. It is desirable to use etching conditions.

【0116】測定の結果、厚いp−GaAs:500n
m層の厚み及びキャリヤ濃度は設計通りに成長していた
ことが確認できた。
As a result of the measurement, thick p-GaAs: 500 n
It was confirmed that the thickness of the m-layer and the carrier concentration grew as designed.

【0117】同時に成長させた図5(a)のHBT製品
構造エピは製品として、デバイス製造メーカーに出荷し
た(あるいは同社内の下工程に進めた)。尚エッチング
停止層としては、InGaPを用いても良い。
The HBT product structure epi of FIG. 5A grown at the same time was shipped as a product to a device manufacturer (or advanced to a lower process in the company). Note that InGaP may be used as the etching stop layer.

【0118】[実施例3:HEMT構造エピタキシャル
ウエハ(図3)] (OMVPE法で1枚のHEMTエピを成長、エピの半
分はHEMT製品構造、残りの半分はテスト構造(2D
EG構造)エピ)
Example 3 HEMT Structure Epitaxial Wafer (FIG. 3) (One HEMT epi was grown by OMVPE method, half of the epi was a HEMT product structure, and the other half was a test structure (2D
EG structure) epi)

【0119】本発明は、シャッターによって一部ウエハ
を覆い薄膜成長の一部の過程を禁止し、残りのウエハに
ついては成長続行するというものであるから、ウエハの
全体を試験ウエハ、製品ウエハに区別するだけでなく、
他の可能性もある。
According to the present invention, a part of the wafer is covered by the shutter, a part of the process of thin film growth is prohibited, and the growth of the remaining wafer is continued, so that the entire wafer is classified into a test wafer and a product wafer. Not only do
There are other possibilities.

【0120】つまりウエハ1枚の内、一部を試験用に、
一部を製品用にあてることもできる。実施例3はそのよ
うなものである。図3にその場合のサセプタの構造を示
す。サセプタの中心に一つのウエハ窪みがあり、ここに
1枚の試験・製品ウエハが装填されている。シャッター
は半月型のものであり、閉状態ではウエハの右半分を覆
う。開状態ではウエハ全体が露呈する。ウエハの右半分
が試験ウエハに、左半分が製品ウエハになる。
That is, a part of one wafer is used for testing.
Some can be used for products. Example 3 is such. FIG. 3 shows the structure of the susceptor in that case. There is one wafer recess at the center of the susceptor, where one test / product wafer is loaded. The shutter is of a half-moon type and covers the right half of the wafer when closed. In the open state, the entire wafer is exposed. The right half of the wafer is the test wafer and the left half is the product wafer.

【0121】実施例1と全く同一でHEMT構造のエピ
タキシャルウエハである。エピ構造は図4に示すとお
り、試験部分は図4の(b)に、製品部分は図4(a)
に示す。
This is an epitaxial wafer having the same HEMT structure as that of the first embodiment. The epi structure is shown in FIG. 4, the test part is shown in FIG. 4 (b) and the product part is shown in FIG. 4 (a).
Shown in

【0122】図1の実施例1と同様に、成長初期の段階
では、図3のB方向(右廻り、時計廻り)にサセプタを
回転させてシャッターを「開」の状態にする。その状態
で、バッファ層:500nm、non−AlGaAs:
150nm、n−AlGaAs:10nm、non−A
lGaAs:3nm、non−InGaAs:10n
m、non−AlGaAs:3nm、n−AlGaA
s:10nm、non−AlGaAs:50nmの薄膜
を成長させる。
As in the first embodiment shown in FIG. 1, at the initial stage of growth, the susceptor is rotated in the direction B (clockwise or clockwise) in FIG. 3 to open the shutter. In that state, the buffer layer: 500 nm, non-AlGaAs:
150 nm, n-AlGaAs: 10 nm, non-A
lGaAs: 3 nm, non-InGaAs: 10 n
m, non-AlGaAs: 3 nm, n-AlGaAs
A thin film of s: 10 nm and non-AlGaAs: 50 nm is grown.

【0123】コンタクト層(n−GaAs:100n
m)直下のnon−AlGaAs:50nm層の成長を
終了した段階で、サセプタの回転を図3のBからA方向
(左廻り、反時計廻り)に切り替えて、シャッターを
「閉」にする。その状態でウエハの(図3で)左半分の
みにコンタクト層(n−GaAs:100nm層)を成
長する。
Contact layer (n-GaAs: 100n)
m) Immediately after the growth of the non-AlGaAs: 50 nm layer immediately below, the rotation of the susceptor is switched from B in FIG. 3 to direction A (counterclockwise, counterclockwise) to close the shutter. In this state, a contact layer (n-GaAs: 100 nm layer) is grown only on the left half (in FIG. 3) of the wafer.

【0124】エピウエハの右半分の試験構造部分で実施
例1と同等の測定を行った。実施例1と同様の結果が得
られた。残りの左半分の製品構造部分は製品製造のため
に用いた。
The same measurement as in Example 1 was performed on the test structure portion in the right half of the epiwafer. The same results as in Example 1 were obtained. The remaining left half of the product structure was used for product manufacture.

【0125】そうでなくて、エピウエハの半分のテスト
構造部分で実施例1と同等の測定を行い、残る半分の製
品構造部分は、別の破壊検査を含む測定を行うように
し、製品エピはサセプタの別の箇所に置いた別のウエハ
の上に成長してもよい。
Instead, the same measurement as in Example 1 is performed on the test structure half of the epi-wafer, and the other half of the product structure is subjected to measurement including another destructive inspection. May be grown on another wafer placed at another location.

【0126】[0126]

【発明の効果】本発明は、製品ウエハと試験ウエハを同
一の薄膜成長装置の中に並べて薄膜成長させ、試験ウエ
ハあるいは製品ウエハをシャッターで覆い一部の薄膜成
長工程を省いたものと、省かないウエハを製造し、試験
ウエハの特性を測定することによって同一の条件で製造
した製品ウエハの特性を調べる事ができるようにした。
製品と同じ条件で薄膜成長させた試験ウエハを調べるこ
とができるし、製品ウエハそのものでは測定しにくい特
性をも測るようにすることもできる。
According to the present invention, a product wafer and a test wafer are arranged in the same thin film growth apparatus to grow a thin film, the test wafer or the product wafer is covered with a shutter, and a part of the thin film growth step is omitted. By measuring the characteristics of test wafers by measuring the characteristics of test wafers, the characteristics of product wafers manufactured under the same conditions can be examined.
It is possible to examine a test wafer on which a thin film has been grown under the same conditions as a product, and it is also possible to measure characteristics that are difficult to measure with a product wafer itself.

【0127】本発明の要点は、一度に成長するエピの一
部をシャッターで覆う事によって、
The gist of the present invention is that by covering a part of the epi growing at once with a shutter,

【0128】(1)測定の障害になる、あるいは測定が
困難になる層を取り除く、
(1) To remove a layer which becomes an obstacle to measurement or makes measurement difficult

【0129】(2)もしくは厚みを減ずること、(2) or reducing the thickness;

【0130】(3)あるいは逆に測定の助けになる層を
加える、
(3) or conversely, add a layer that helps measurement.

【0131】(4)もしくは厚みを増すことによって、(4) Or by increasing the thickness,

【0132】製品との一部の特性を一致させたテストエ
ピウエハ(試験ウエハ)を同時に成長させ、テストウエ
ハの特性を測定し、製品ウエハの特性を詳細厳密に調べ
る事を可能にしたことにある。
A test epi-wafer (test wafer) whose characteristics are partially matched with the product is simultaneously grown, the characteristics of the test wafer are measured, and the characteristics of the product wafer can be closely examined. .

【0133】実施例ではOMVPE法を用いてGaAs
基板を用いたエピ成長を例に記したが、本発明は以下の
様に他の分野にも適用が可能である。
In the embodiment, GaAs is formed using the OMVPE method.
Although epi growth using a substrate is described as an example, the present invention can be applied to other fields as follows.

【0134】InP基板を用いた半導体レ−ザや受光素
子、もちろんGaAs基板やGaN基板を用いた半導体
レ−ザや受光素子、トランジスタのエピウエハ成長にも
適用可能である。HEMTについても実施例ではDHE
MT(ダブルドープHEMT)構造を例に取ったが、通
常のシングルドープや他の構造にも適用できることはも
ちろんである。
The present invention is also applicable to semiconductor lasers and light receiving elements using an InP substrate, and of course, to semiconductor lasers and light receiving elements using a GaAs substrate or a GaN substrate, and to epitaxial growth of transistors. In the embodiment, the HEMT is also DHE.
Although the MT (double-doped HEMT) structure is taken as an example, it is needless to say that the structure can be applied to a normal single-doped structure or another structure.

【0135】またOMVPE法以外、例えばMBE法や
VPE法など、シャッターの開閉により、エピ成長を中
断できる製造方法に、適用することができる。シャッタ
ー開閉の機構も図1、図2、図3の(過渡的慣性によ
る)方法には限られない。
In addition to the OMVPE method, the present invention can be applied to a manufacturing method capable of interrupting epi growth by opening and closing a shutter, such as an MBE method and a VPE method. The mechanism for opening and closing the shutter is not limited to the method of FIG. 1, FIG. 2, and FIG.

【0136】OMVPE法では特性を均一にするためウ
エハを収容したトレーを回転させる場合が多いが、回転
させる必要のない製法であれば、回転導入機、直線導入
機、磁気結合機構など、成長炉チャンバの外側から直接
に機械的に開閉することができるシャッターを備えるこ
とができる。
In the OMVPE method, the tray accommodating the wafer is often rotated in order to make the characteristics uniform. However, if the manufacturing method does not need to be rotated, the growth furnace such as a rotation introducing machine, a linear introducing machine, and a magnetic coupling mechanism may be used. A shutter can be provided that can be mechanically opened and closed directly from outside the chamber.

【0137】実施例3で示した通り、成長するエピウエ
ハの枚数も、複数枚か、1枚かを問わない。
As described in the third embodiment, the number of epiwafers to be grown may be plural or one.

【0138】実施例3のように成長するエピウエハが1
枚の場合、その試験領域面積、製品領域面積の配分につ
いては、検査に必要な面積を勘案して自由に設計すれば
良い。
The number of epiwafers grown as in Example 3 is 1.
In the case of a sheet, the distribution of the test region area and the product region area may be freely designed in consideration of the area required for inspection.

【図面の簡単な説明】[Brief description of the drawings]

【図1】4枚のウエハを同時に薄膜成長させ、その内1
枚のウエハだけ成長を一部中断できるようなシャッター
を設けたサセプタの平面図。
FIG. 1 shows four thin films simultaneously grown on a wafer.
FIG. 4 is a plan view of a susceptor provided with a shutter capable of partially suspending the growth of only one wafer.

【図2】4枚のウエハを同時に薄膜成長させ、その内3
枚のウエハだけ成長を一部中断できるようなシャッター
を設けたサセプタの平面図。
FIG. 2 shows four thin films grown simultaneously on three wafers.
FIG. 4 is a plan view of a susceptor provided with a shutter capable of partially suspending the growth of only one wafer.

【図3】1枚のウエハの内、一部を試験領域とし、一部
を製品領域として、シャッターによって試験領域の薄膜
成長を一部中断できるようにしたシャッターを設けたサ
セプタの平面図。
FIG. 3 is a plan view of a susceptor provided with a shutter in which a part of one wafer is a test area and a part is a product area, and a shutter is provided so that the thin film growth in the test area can be partially interrupted by a shutter.

【図4】本発明の実施例1において成長させるGaAs
−HEMTの層構造を示す図。(a)はHEMT製品エ
ピウエハの層構造図。(b)は試験ウエハの層構造図。
FIG. 4 shows GaAs grown in Example 1 of the present invention.
The figure which shows the layer structure of -HEMT. (A) is a layer structure diagram of a HEMT product epiwafer. (B) is a layer structure diagram of a test wafer.

【図5】本発明の実施例2において成長させるGaAs
−HBTの層構造を示す図。(a)はGaAs−HBT
製品ウエハの層構造図。(b)は本出願人による先行技
術によって示されたGaAs−HBT試験ウエハの層
構造図。(c)は本発明の実施例2において用いるGa
As−HBT試験ウエハの層構造図。
FIG. 5 shows GaAs grown in Example 2 of the present invention.
The figure which shows the layer structure of -HBT. (A) is GaAs-HBT
FIG. 3 is a layer structure diagram of a product wafer. (B) is a layer structure diagram of a GaAs-HBT test wafer shown by the applicant's prior art. (C) shows Ga used in Example 2 of the present invention.
FIG. 3 is a layer structure diagram of an As-HBT test wafer.

【図6】サセプタの上の一点Kに中心軸をもつシャッタ
ーJが、サセプタの回転とともにどのような角度変化す
るかを説明するための図。Oがサセプタの中心、Kがシ
ャッター軸の中心、Jがシャッターの中心、FJEはシ
ャッター中心の描く軌跡である円弧。pはシャッター軸
中心とサセプタ中心までの距離、qはシャッターアーム
の実効長さ。rはサセプタ中心Oとシャッター中心Jの
間の距離で変数。θはシャッターアームの揺動角であ
る。
FIG. 6 is a view for explaining how the angle of a shutter J having a central axis at one point K on the susceptor changes as the susceptor rotates. O is the center of the susceptor, K is the center of the shutter axis, J is the center of the shutter, and FJE is the arc drawn by the center of the shutter. p is the distance between the shutter axis center and the susceptor center, and q is the effective length of the shutter arm. r is a distance between the susceptor center O and the shutter center J and is a variable. θ is the swing angle of the shutter arm.

【図7】シャッターアームの揺動角θの許容範囲を示す
図。θは−Φ≦θ≦+Φの範囲を動く事ができる。
範囲の限定は機構的な手段による。
FIG. 7 is a diagram showing an allowable range of a swing angle θ of a shutter arm. θ can move in the range of −Φ 1 ≦ θ ≦ + Φ 2 .
The range is limited by mechanical means.

【符号の説明】[Explanation of symbols]

O サセプタの中心 K シャッター軸の中心 J シャッターの中心 FHE シャッターの中心Jがその上を動く円弧 p サセプタ中心Oとシャッター軸中心Kの距離(定
数) q シャッター軸中心Kとシャッター中心Jの距離(定
数) r シャッター中心Jとサセプタ中心Oの距離(変数) θ シャッターアームの揺動角 ψ サセプタ中心Oとシャッター中心Jを結ぶ線分が、
シャッター軸への半径OKとなす角度 +Φ シャッターアーム揺動角θの上限 −Φ シャッターアーム揺動角θの下限
O Center of the susceptor K Center of the shutter axis J Center of the shutter FHE Arc on which the center J of the shutter moves p Distance between the center O of the susceptor and the center K of the shutter axis (constant) q Distance between the center K of the shutter axis and the center J of the shutter ( Constant) r Distance between shutter center J and susceptor center O (variable) θ Swing angle of shutter arm 線 The line connecting susceptor center O and shutter center J is
The lower limit of the upper - [Phi] 2 shutter arm swinging angle θ of the radius OK with an angle + [Phi 1 shutter arm swinging angle θ of the shutter shaft

フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/331 H01L 29/80 H 29/778 21/338 29/812 Fターム(参考) 4K030 AA11 BA02 BA08 BA11 BA25 BA51 BB02 CA04 FA10 KA12 KA41 LA14 4M106 AA01 AA07 AB17 BA01 BA14 CA12 CB12 5F003 AZ09 BF06 BM03 BP32 BP96 5F045 AA04 AB10 AB17 CA02 CA07 DA52 DP15 DP27 EF18 HA11 5F102 FA09 GB01 GC01 GD01 GJ05 GK05 GK06 GL04 GM06 GN05 GQ01 GR04 HC01 Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat II (Reference) H01L 21/331 H01L 29/80 H 29/778 21/338 29/812 F term (Reference) 4K030 AA11 BA02 BA08 BA11 BA25 BA51 BB02 CA04 FA10 KA12 KA41 LA14 4M106 AA01 AA07 AB17 BA01 BA14 CA12 CB12 5F003 AZ09 BF06 BM03 BP32 BP96 5F045 AA04 AB10 AB17 CA02 CA07 DA52 DP15 DP27 EF18 HA11 5F102 FA09 GB01 GC01 GD01 GJ05 GK05 G01 GJ05 GK05

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 サセプタに複数枚或いは1枚の基板ウエ
ハを取り付け、基板ウエハの上に多層薄膜を同時にエピ
タキシャル成長させるエピウエハの成長方法であって、
一部のウエハ或いはウエハの一部を開閉可能なシャッタ
ーで覆う事により多層薄膜中の一部の層を成長させない
か、成長させても成長層の厚みを減じるようにし、ある
いはシャッターを開くことによって余分な層を成長させ
るか、一部の層の厚みを増やすようにしたことを特徴と
するエピウエハの成長方法。
1. A method for growing an epi-wafer, comprising attaching a plurality of or one substrate wafer to a susceptor and epitaxially growing a multilayer thin film on the substrate wafer simultaneously.
By covering part of the wafer or part of the wafer with an openable shutter, some layers in the multilayer thin film are not grown, or even if grown, the thickness of the grown layer is reduced, or by opening the shutter A method for growing an epi-wafer, wherein an extra layer is grown or a thickness of a part of the layer is increased.
【請求項2】 エピウエハが基板の上に電子供給層、チ
ャンネル層、コンタクト層を成長させたHEMT構造ウ
エハであって、多数枚のエピウエハを同時に成長させ、
一部のウエハあるいはウエハの一部についてはコンタク
ト層を成長させないことを特徴とする請求項1に記載の
エピウエハの成長方法。
2. An epi-wafer having a HEMT structure in which an electron supply layer, a channel layer, and a contact layer are grown on a substrate, wherein a plurality of epi-wafers are grown simultaneously.
2. The method for growing an epi-wafer according to claim 1, wherein the contact layer is not grown on a part of the wafer or a part of the wafer.
【請求項3】 HEMT構造ウエハからコンタクト層を
省略した試験ウエハの特性をCV(容量)測定、および
HALL測定によって評価し、試験ウエハと同時に成長
させた製品となるHEMT製品ウエハの性能を確認する
ことを特徴とする請求項2に記載のエピウエハの成長方
法。
3. The characteristics of a test wafer in which a contact layer is omitted from a HEMT structure wafer are evaluated by CV (capacitance) measurement and HALL measurement to confirm the performance of a HEMT product wafer which is a product grown simultaneously with the test wafer. 3. The method of growing an epi-wafer according to claim 2, wherein:
【請求項4】 エピウエハが基板の上にコレクタ層、ベ
ース層、エミッタ層を成長させたHBT構造ウエハであ
って、多数枚のエピウエハを同時に成長させ、一部のウ
エハあるいはウエハの一部についてはベース層を製品構
造よりも厚く成長させることを特徴とする請求項1に記
載のエピウエハの成長方法。
4. An epi-wafer having a HBT structure in which a collector layer, a base layer, and an emitter layer are grown on a substrate, wherein a plurality of epi-wafers are grown at the same time, and a part of the wafer or a part of the wafer is formed. The method of claim 1, wherein the base layer is grown thicker than the product structure.
【請求項5】 ベース層直下にエッチング停止層を余分
に成長させることを特徴とする請求項4に記載のエピウ
エハの成長方法。
5. The method for growing an epi-wafer according to claim 4, wherein an additional etching stop layer is grown immediately below the base layer.
【請求項6】 厚くしたベース層をPL(フォトルミネ
センス)法もしくは時間分解PL(フォトルミネセン
ス)法によって少数キャリヤ寿命を測定し、選択エッチ
ングによってベース層厚みを測定し、HALL測定によ
ってキャリヤ濃度を評価し、製品となるHBT構造ウエ
ハの性能を確認することを特徴とする請求項5に記載の
エピウエハの成長方法。
6. A method for measuring the minority carrier lifetime of a thickened base layer by PL (photoluminescence) method or time-resolved PL (photoluminescence) method, measuring the thickness of the base layer by selective etching, and measuring the carrier concentration by HALL measurement. 6. The method of growing an epi-wafer according to claim 5, wherein the performance of the HBT structure wafer as a product is evaluated.
【請求項7】 サセプタに複数枚或いは1枚の基板ウエ
ハを取り付け、基板ウエハの上に多層薄膜を同時にエピ
タキシャル成長させるエピウエハの成長装置であって、
一部のウエハあるいはウエハの一部を覆うことができ薄
膜成長中に開閉可能なシャッターを備えたことを特徴と
するエピウエハの成長装置。
7. An epi-wafer growing apparatus for mounting a plurality of or one substrate wafer on a susceptor and simultaneously epitaxially growing a multilayer thin film on the substrate wafer,
An epi-wafer growing apparatus comprising a shutter capable of covering a part of a wafer or a part of the wafer and capable of opening and closing during thin film growth.
【請求項8】 シャッターは、サセプタに回転可能ある
いは進退自在に取り付けられており、サセプタの回転も
しくは並進運動による慣性によってシャッターが開閉す
るようにしたことを特徴とする請求項7に記載のエピウ
エハの成長装置。
8. The epiwafer according to claim 7, wherein the shutter is rotatably or removably attached to the susceptor, and the shutter is opened and closed by inertia due to rotation or translation of the susceptor. Growth equipment.
JP2001058207A 2001-03-02 2001-03-02 Epiwafer growth method and growth apparatus Expired - Fee Related JP4605331B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001058207A JP4605331B2 (en) 2001-03-02 2001-03-02 Epiwafer growth method and growth apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001058207A JP4605331B2 (en) 2001-03-02 2001-03-02 Epiwafer growth method and growth apparatus

Publications (2)

Publication Number Publication Date
JP2002261029A true JP2002261029A (en) 2002-09-13
JP4605331B2 JP4605331B2 (en) 2011-01-05

Family

ID=18917967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001058207A Expired - Fee Related JP4605331B2 (en) 2001-03-02 2001-03-02 Epiwafer growth method and growth apparatus

Country Status (1)

Country Link
JP (1) JP4605331B2 (en)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02214184A (en) * 1989-02-15 1990-08-27 Mitsubishi Electric Corp Manufacture of semiconductor device
JPH02251143A (en) * 1989-03-24 1990-10-08 Sumitomo Electric Ind Ltd Ion beam type sputtering device
JPH05198898A (en) * 1991-07-05 1993-08-06 Thomson Csf Manufacture of photoelectric device
JPH06310434A (en) * 1993-04-27 1994-11-04 Nippon Steel Corp Photo-assisted cvd system
JPH0722344A (en) * 1993-07-06 1995-01-24 Nippon Telegr & Teleph Corp <Ntt> Vapor growth method
JPH0758033A (en) * 1993-08-11 1995-03-03 Sony Corp Ecr plasma cvd apparatus
JPH0786162A (en) * 1993-09-13 1995-03-31 Hitachi Ltd Method and equipment for growing hetero structure thin film
JPH07211637A (en) * 1994-01-14 1995-08-11 Nec Corp Method and equipment for crystal growth
JPH09232395A (en) * 1996-02-21 1997-09-05 Oki Electric Ind Co Ltd Method and device for forming semiconductor carrier density evaluation structure
JP2000164515A (en) * 1998-11-27 2000-06-16 Kyocera Corp Compound semiconductor substrate and method for forming the same
JP2000208423A (en) * 1999-01-11 2000-07-28 Hitachi Cable Ltd Method for compound semiconductor vapor phase epitaxial growth

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02214184A (en) * 1989-02-15 1990-08-27 Mitsubishi Electric Corp Manufacture of semiconductor device
JPH02251143A (en) * 1989-03-24 1990-10-08 Sumitomo Electric Ind Ltd Ion beam type sputtering device
JPH05198898A (en) * 1991-07-05 1993-08-06 Thomson Csf Manufacture of photoelectric device
JPH06310434A (en) * 1993-04-27 1994-11-04 Nippon Steel Corp Photo-assisted cvd system
JPH0722344A (en) * 1993-07-06 1995-01-24 Nippon Telegr & Teleph Corp <Ntt> Vapor growth method
JPH0758033A (en) * 1993-08-11 1995-03-03 Sony Corp Ecr plasma cvd apparatus
JPH0786162A (en) * 1993-09-13 1995-03-31 Hitachi Ltd Method and equipment for growing hetero structure thin film
JPH07211637A (en) * 1994-01-14 1995-08-11 Nec Corp Method and equipment for crystal growth
JPH09232395A (en) * 1996-02-21 1997-09-05 Oki Electric Ind Co Ltd Method and device for forming semiconductor carrier density evaluation structure
JP2000164515A (en) * 1998-11-27 2000-06-16 Kyocera Corp Compound semiconductor substrate and method for forming the same
JP2000208423A (en) * 1999-01-11 2000-07-28 Hitachi Cable Ltd Method for compound semiconductor vapor phase epitaxial growth

Also Published As

Publication number Publication date
JP4605331B2 (en) 2011-01-05

Similar Documents

Publication Publication Date Title
Ghadi et al. Full bandgap defect state characterization of β-Ga2O3 grown by metal organic chemical vapor deposition
Heyns et al. Ultimate scaling of CMOS logic devices with Ge and III–V materials
US7084468B2 (en) Hybrid ferromagnet/semiconductor spin device and fabrication method therof
Li et al. Novel type‐II InAs/AlSb core–shell nanowires and their enhanced negative photocurrent for efficient photodetection
Cutaia et al. Vertical InAs-Si gate-all-around tunnel FETs integrated on Si using selective epitaxy in nanotube templates
Claeys et al. Device assessment of electrically active defects in high-mobility materials
Fischer et al. A dc and microwave comparison of GaAs MESFET's on GaAs and Si substrates
WO2019066966A1 (en) Cmos circuit with a group iii-nitride transistor and method of providing same
Piazza et al. Nanoscale investigation of a radial p–n junction in self-catalyzed GaAs nanowires grown on Si (111)
Cavallo et al. Coupling ferroelectric to colloidal nanocrystals as a generic strategy to engineer the carrier density landscape
Dong et al. Electronic structure of InSb (001),(110), and (111) B surfaces
JP2002261029A (en) Growth method and apparatus of epiwafer
Hackbarth et al. Reduced self-heating in Si/SiGe field-effect transistors on thin virtual substrates prepared by low-energy plasma-enhanced chemical vapor deposition
Ghosh et al. Effect of threading dislocation density and dielectric layer on temperature-dependent electrical characteristics of high-hole-mobility metal semiconductor field effect transistors fabricated from wafer-scale epitaxially grown p-type germanium on silicon substrates
Kruppa et al. Low-frequency noise in AlSb/InAs and related HEMTs
Tuominen et al. Oxidation-induced changes in the ALD-Al2O3/InAs (100) interface and control of the changes for device processing
CN110504297A (en) Two-dimensional material transistor, preparation method and application based on two-dimensional electron gas regulation backgate
Polley et al. Ambipolar gate modulation technique for the reduction of offset and flicker noise in graphene Hall-effect sensors
Droopad et al. Compound semiconductor MOSFETs
Moscatello et al. Time-resolved kelvin probe force microscopy to study population and depopulation of traps in electron or hole majority organic semiconductors
Chaney Polarization Engineered Vertical Tunneling Devices in GaN
Romanczyk Fabrication and characterization of III-V tunnel field-effect transistors for low voltage logic applications
Simoen et al. Materials and Defect Aspects of III-V and III-N Devices for High-Speed Analog/RF Applications
Oxland An HBT magnetic sensor with integrated 3-dimensional magnetic structures
He et al. Deep traps in In 0.3 Ga 0.7 As nFinFETs studied by Generation-Recombination noise

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100908

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100921

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees