JP2002237645A - Light-emitting element carrier, light-emitting element module, light-emitting element and light-emitting element driving method - Google Patents
Light-emitting element carrier, light-emitting element module, light-emitting element and light-emitting element driving methodInfo
- Publication number
- JP2002237645A JP2002237645A JP2001034731A JP2001034731A JP2002237645A JP 2002237645 A JP2002237645 A JP 2002237645A JP 2001034731 A JP2001034731 A JP 2001034731A JP 2001034731 A JP2001034731 A JP 2001034731A JP 2002237645 A JP2002237645 A JP 2002237645A
- Authority
- JP
- Japan
- Prior art keywords
- emitting element
- light emitting
- light
- film
- thermistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Led Devices (AREA)
- Led Device Packages (AREA)
- Semiconductor Lasers (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、光伝送システムの
光送信機内などに用いられる発光素子モジュールや発光
素子、その内部の発光素子キャリア、及びその駆動方式
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light-emitting element module and a light-emitting element used in an optical transmitter of an optical transmission system, a light-emitting element carrier therein, and a driving method thereof.
【0002】[0002]
【従来の技術】光伝送システムは、電気による伝送シス
テムに比較して、伝送速度、伝送距離、対電磁誘導雑音
等の特性に優れるという特長を有する。特に短距離にお
いては、多くの信号を並列して伝送する並列光伝送シス
テムが開発されている。2. Description of the Related Art An optical transmission system is characterized by being superior in characteristics such as transmission speed, transmission distance, and electromagnetic induction noise as compared with an electric transmission system. Particularly in a short distance, a parallel optical transmission system for transmitting many signals in parallel has been developed.
【0003】こうした光伝送システムの低コスト化のた
めには、発光素子および受光素子と光ファイバとの結合
技術(光実装)と並び、送信用、受信用の回路の簡易化
が必要である。そして、発光素子としてLD(Laser Di
ode)を用いることが多い。また、光送信機に用いられ
る回路として、LD駆動回路、温度制御回路がある。L
D駆動回路は、通常、バイアス電流と変調電流の2つの
電流源を備え、APC(Auto Power Control)のために
バイアス電流を制御する。温度制御回路としては、LD
キャリア近傍につけられたサーミスタを温度センサとし
て、ペルチェ素子を制御するものがある。これらによ
り、環境温度変化、LDの素子特性の経時変化に対し
て、LDの波長および光出力を安定に保つ。[0003] In order to reduce the cost of such an optical transmission system, it is necessary to simplify the circuits for transmission and reception as well as the technology for coupling the light emitting element and the light receiving element with the optical fiber (optical mounting). And LD (Laser Di) is used as a light emitting element.
ode). Circuits used in the optical transmitter include an LD drive circuit and a temperature control circuit. L
The D drive circuit usually includes two current sources, a bias current and a modulation current, and controls the bias current for APC (Auto Power Control). LD as the temperature control circuit
There is a type that controls a Peltier element by using a thermistor attached near a carrier as a temperature sensor. As a result, the wavelength and light output of the LD are stably maintained against environmental temperature changes and changes over time in the device characteristics of the LD.
【0004】しかし、短距離用の光送信機においては、
LDの安定性の精度の低下を許容し、低コスト化のため
にこれら温度センサ、ペルチェ素子を簡略化あるいは省
略することがある。However, in an optical transmitter for short distance,
These temperature sensors and Peltier elements may be simplified or omitted in order to allow a reduction in the accuracy of the stability of the LD and to reduce the cost.
【0005】光出力を温度変化に係わりなく安定的に保
つ簡易型温度補償機能付LD駆動方式の例について述べ
る(光出力を温度変化に係わりなく安定的に保つことを
本明細書では温度補償などとも言う)。図2に示す特開
平11-121852号公報(富士通)の中の1つの実施例は、
ロジック回路202の出力段トランジスタ203でLD201を
直接駆動する場合の光出力の温度補償に関するものであ
る。ここでは、出力段トランジスタ203とLD201の間に
サーミスタ204(抵抗が負の温度特性を有する抵抗素子
を本明細書ではサーミスタとも記す)と抵抗205の並列
回路を直列に接続している。[0005] An example of an LD drive system with a simple temperature compensation function for stably maintaining the light output irrespective of a temperature change will be described. Also called). One example in JP-A-11-121852 (Fujitsu) shown in FIG.
This relates to temperature compensation of optical output when the LD 201 is directly driven by the output stage transistor 203 of the logic circuit 202. Here, a parallel circuit of a thermistor 204 (a resistance element having a negative temperature characteristic is also referred to as a thermistor in this specification) and a resistance 205 is connected in series between the output stage transistor 203 and the LD 201.
【0006】一般にLD201は温度上昇に伴いしきい電
流が上昇し、定電流駆動時には光出力が低下する。一
方、サーミスタ204は温度上昇に伴い抵抗値が減少す
る。したがって、ロジック回路202の出力は定電圧出力
であるため、サーミスタ204の抵抗値が減少した場合
は、サーミスタ204と抵抗205の並列回路の合成抵抗は減
少して、その出力電流は増加し、その結果、LD201の
光出力の低下は或る程度補償される。これは、温度上昇
に伴いLD201の駆動電流を増加させるフィードフォワ
ードAPCの簡易方式の1つである。In general, the threshold current of the LD 201 increases as the temperature rises, and the optical output decreases during constant current driving. On the other hand, the resistance of the thermistor 204 decreases as the temperature rises. Therefore, since the output of the logic circuit 202 is a constant voltage output, when the resistance value of the thermistor 204 decreases, the combined resistance of the parallel circuit of the thermistor 204 and the resistor 205 decreases, the output current increases, and the As a result, the reduction in the optical output of the LD 201 is compensated to some extent. This is one of the simple methods of the feedforward APC in which the drive current of the LD 201 increases with the temperature rise.
【0007】上記公報の発明は回路構成に関するもの
で、サーミスタの実装に関しては特に記述されていな
い。通常のLDモジュールでは、サーミスタはマウント
基板に直接実装され、一方、LDチップはLDキャリア
を介してマウント基板に実装される。この実装形態で
は、サーミスタとLDチップ間の材料部分の熱抵抗によ
り温度補償制御に誤差が発生する。[0007] The invention of the above publication relates to a circuit configuration and does not specifically describe the mounting of a thermistor. In a normal LD module, a thermistor is directly mounted on a mount substrate, while an LD chip is mounted on a mount substrate via an LD carrier. In this mounting mode, an error occurs in the temperature compensation control due to the thermal resistance of the material between the thermistor and the LD chip.
【0008】この制御誤差を低減する方法として、特開
平08-335747号公報(アンリツ)ではLDチップを実装
するLDキャリア(この公報の明細書中ではヒートシン
クと呼んでいる)にサーミスタ薄膜を形成し、上記熱抵
抗を低減している。図9にその構成を示す。LDキャリ
ア901(ヒートシンク)は非導電性を有する熱伝導性の
良好な熱伝導体であり、LDチップ 902の実装個所の近
傍にサーミスタ薄膜903が形成されている。サーミスタ
薄膜903の電極(図9では省略)はLDチップ 902の電
極(図9では省略)とは電気的に絶縁されている。サー
ミスタ903は温度制御回路のセンサ入力に接続されてL
Dキャリア901の下のマウント基板(この公報の明細書
中ではキャリアと呼んでいる)の温度制御が行われる。
サーミスタ903の抵抗値としては10kΩが例として挙げら
れている。As a method of reducing this control error, Japanese Patent Application Laid-Open No. 08-335747 (Anritsu) discloses a method of forming a thermistor thin film on an LD carrier on which an LD chip is mounted (referred to as a heat sink in the specification of this publication). , The thermal resistance is reduced. FIG. 9 shows the configuration. The LD carrier 901 (heat sink) is a non-conductive heat conductor having good heat conductivity, and a thermistor thin film 903 is formed near the mounting location of the LD chip 902. The electrodes of the thermistor thin film 903 (omitted in FIG. 9) are electrically insulated from the electrodes of the LD chip 902 (omitted in FIG. 9). Thermistor 903 is connected to the sensor input of the temperature control circuit and
The temperature of a mount substrate below the D carrier 901 (referred to as a carrier in the specification of this publication) is controlled.
An example of the resistance value of the thermistor 903 is 10 kΩ.
【0009】[0009]
【発明が解決しようとする課題】しかしながら、特開平
11-121852号公報のLD駆動方式に通常のサーミスタ実
装(サーミスタ部品をマウント上に実装するもの)を適
用した場合は、次のような問題がある。1つめは、サー
ミスタとLDとの実装距離によりLDの電流経路が長く
なり、モジュールの周波数特性の向上が難しくなること
である。2つめは、サーミスタとLDとの間の熱抵抗の
さらなる低減が難しいことである。3つめは、低コスト
化をさらに進める場合、サーミスタの部品コスト、実装
コストが問題となることである。SUMMARY OF THE INVENTION
When the normal thermistor mounting (where a thermistor component is mounted on a mount) is applied to the LD driving method disclosed in Japanese Patent Application Laid-Open No. 11-121852, there are the following problems. First, the current path of the LD becomes longer due to the mounting distance between the thermistor and the LD, making it difficult to improve the frequency characteristics of the module. Second, it is difficult to further reduce the thermal resistance between the thermistor and the LD. Third, if the cost is further reduced, the component cost and the mounting cost of the thermistor become problems.
【0010】一方、特開平08-335747号公報のサーミス
タ薄膜付のLDキャリアは上記の課題を或る程度解決で
きるが、特開平11-121852号公報のLD駆動方式には適
用することはできない。On the other hand, the LD carrier with a thermistor thin film disclosed in Japanese Patent Application Laid-Open No. 08-335747 can solve the above-mentioned problems to some extent, but cannot be applied to the LD driving method disclosed in Japanese Patent Application Laid-Open No. 11-121852.
【0011】本発明の目的は、特開平11-121852号公報
のLD駆動方式に適した光出力の温度補償機能を備える
LD、LEDなどの発光素子、発光素子モジュール、そ
の内部の発光素子キャリア、およびその駆動方式を提供
し、発光素子の特性の向上およびコストの低減を可能に
することにある。An object of the present invention is to provide a light emitting element such as an LD or LED having a temperature compensation function of an optical output suitable for the LD driving method disclosed in Japanese Patent Application Laid-Open No. 11-121852, a light emitting element module, a light emitting element carrier therein, And a method of driving the light emitting element, whereby the characteristics of the light emitting element can be improved and the cost can be reduced.
【0012】[0012]
【課題を解決するための手段】上記目的を達成する本発
明の発光素子キャリアは、抵抗が負の温度特性を有する
抵抗素子(本明細書ではサーミスタと言う)と抵抗素子
の並列回路を電流駆動型の発光素子(LD、LEDなど
の半導体発光素子である。本発明は端面発光レーザや面
発光レーザなどのLDにおいて特に効果的であるがLE
Dでも一定の効果がある)に直列に接続する発光素子駆
動方式に適用される発光素子キャリアであって、前記発
光素子キャリアの基部(発光素子キャリア基部)の発光
素子を実装する面(発光素子実装面)に前記サーミスタ
および前記抵抗素子が膜状に形成されていることを特徴
とする。According to the present invention, there is provided a light-emitting element carrier according to the present invention, wherein a parallel circuit of a resistance element having a negative temperature characteristic (referred to as a thermistor in this specification) and a resistance element is driven by current. The present invention is particularly effective in an LD such as an edge emitting laser or a surface emitting laser, but is an LE.
A light-emitting element carrier applied to a light-emitting element driving system connected in series with a light-emitting element carrier, wherein a surface (light-emitting element) of a base of the light-emitting element carrier (light-emitting element carrier base) is mounted. The invention is characterized in that the thermistor and the resistance element are formed in a film shape on a mounting surface.
【0013】本発明の発光素子キャリアでは、発光素子
キャリア基部の発光素子実装面にサーミスタおよび抵抗
の膜を形成する。サーミスタ膜および抵抗膜の全部ある
いは一部に接して形成された電極膜上に発光素子を実装
することで、サーミスタと抵抗の並列回路と発光素子を
直列に実装したものが1つの部品となる。これを定電圧
駆動することで、発光素子の光出力を温度補償する。こ
の構成では、サーミスタと抵抗を組み合わせることでサ
ーミスタ単体の場合より温度補償のパラメータが増え、
温度補償機能の精度をあげることができる。In the light emitting device carrier of the present invention, a thermistor and a resistor film are formed on the light emitting device mounting surface of the light emitting device carrier base. By mounting the light emitting element on the electrode film formed in contact with all or a part of the thermistor film and the resistance film, a parallel circuit of the thermistor and the resistor and the light emitting element mounted in series become one component. By driving this light at a constant voltage, the light output of the light emitting element is temperature compensated. In this configuration, the temperature compensation parameter is increased by combining the thermistor and the resistor compared to the thermistor alone,
The accuracy of the temperature compensation function can be improved.
【0014】また、発光素子はサーミスタ膜上に実装さ
れるので発光素子とサーミスタ間の材料部分の熱抵抗を
低減できる。したがって、外部環境あるいは発光素子、
サーミスタ、および抵抗の発熱による温度上昇に対し
て、サーミスタ抵抗の低下(すなわち発光素子の駆動電
流の増加)による温度補償機構の性能を高めることがで
きる。また、発光素子とサーミスタの接続に配線を介さ
ないため、電流経路を短縮できて寄生インダクタンスに
よる周波数特性の劣化を回避することができる。また、
サーミスタと抵抗が発光素子キャリアと一体化されてい
るため、部品コスト、実装コストを低減することができ
る。Further, since the light emitting element is mounted on the thermistor film, the thermal resistance of the material between the light emitting element and the thermistor can be reduced. Therefore, external environment or light emitting element,
The performance of the temperature compensating mechanism can be enhanced by lowering the resistance of the thermistor (ie, increasing the driving current of the light emitting element) in response to a temperature increase due to the heat generated by the thermistor and the resistor. Further, since the wiring between the light emitting element and the thermistor is not interposed, the current path can be shortened, and deterioration of frequency characteristics due to parasitic inductance can be avoided. Also,
Since the thermistor and the resistor are integrated with the light emitting element carrier, component costs and mounting costs can be reduced.
【0015】上記基本構成において、以下のような形態
が採り得る。前記発光素子実装面に導電性を有する部分
を備え、該導電性部分にサーミスタおよび抵抗素子が膜
状に形成される様にし得る。これにより、発光素子をサ
ーミスタ膜および抵抗膜と電極膜を介して発光素子キャ
リアに積層実装することができ、熱抵抗や寄生容量を低
減できる。また、厚膜技術等の簡易な方法で膜を形成す
ることができ、低コスト化できる。In the above basic configuration, the following forms can be adopted. The light emitting element mounting surface may include a conductive portion, and the thermistor and the resistor may be formed in a film on the conductive portion. Thereby, the light emitting element can be stacked and mounted on the light emitting element carrier via the thermistor film, the resistance film and the electrode film, and the thermal resistance and the parasitic capacitance can be reduced. In addition, a film can be formed by a simple method such as a thick film technique, and cost can be reduced.
【0016】ここにおいて、前記サーミスタおよび前記
抵抗素子は各々1つの長方形ないし矩形の膜である様に
できる。これにより、膜の形状が単純になり、低コスト
化することができる。Here, each of the thermistor and the resistance element may be one rectangular or rectangular film. Thereby, the shape of the film is simplified, and the cost can be reduced.
【0017】前記サーミスタおよび前記抵抗素子は各々
複数の短冊状の膜であり交互に形成されている様にもで
きる。これにより、発光素子キャリアの発光素子実装面
でのサーミスタと抵抗の分布を平均化し、発光素子の実
装位置の許容度を大きくすることができる。The thermistor and the resistance element may be a plurality of strip-shaped films, and may be formed alternately. Thereby, the distribution of the thermistor and the resistance on the light emitting element mounting surface of the light emitting element carrier can be averaged, and the tolerance of the mounting position of the light emitting element can be increased.
【0018】前記サーミスタおよび前記抵抗素子のうち
一方が格子状の膜であり、他方が格子状の膜の開口部に
配置される複数の膜である様にもできる。これにより、
発光素子キャリアの発光素子実装面でのサーミスタと抵
抗の分布をさらに平均化し、発光素子の実装位置の許容
度を更に大きくすることができる。One of the thermistor and the resistance element may be a lattice-like film, and the other may be a plurality of films disposed in openings of the lattice-like film. This allows
The distribution of the thermistor and the resistance on the light emitting element mounting surface of the light emitting element carrier can be further averaged, and the tolerance of the light emitting element mounting position can be further increased.
【0019】前記発光素子実装面が導電性の領域と絶縁
性の領域を有し、前記サーミスタおよび前記抵抗素子の
膜が該導電性領域と該絶縁性領域の2つの領域に渡り形
成されている様にもできる。これにより、サーミスタお
よび抵抗において電流は膜に水平な方向に流れるように
なり、膜の形状による抵抗値の設定範囲を拡張し、材料
の選択範囲を広げることができる。また、薄膜技術を適
用でき、膜の形状の作製精度を上げることができる。The light emitting element mounting surface has a conductive region and an insulating region, and the thermistor and the film of the resistance element are formed over two regions of the conductive region and the insulating region. You can do it. As a result, a current flows in the thermistor and the resistor in a direction parallel to the film, so that the range of setting the resistance value according to the shape of the film can be expanded, and the range of material selection can be expanded. In addition, thin film technology can be applied, and manufacturing accuracy of a film shape can be improved.
【0020】ここにおいて、前記サーミスタおよび前記
抵抗素子は各々くし型の膜、1つの長方形ないし矩形の
膜、或いは複数の短冊状の膜である様にできる。ここで
は、膜の形状による抵抗値の設計が容易になる。Here, each of the thermistor and the resistance element may be a comb-shaped film, one rectangular or rectangular film, or a plurality of strip films. Here, it becomes easy to design the resistance value according to the shape of the film.
【0021】また、前記発光素子キャリア基部が導電性
の材料でできており、前記発光素子実装面の一部に絶縁
膜が形成されている様にできる。これにより、発光素子
キャリア基部の材料として、熱伝導性が大きくまた低価
格の金属材料を用いることができ、放熱特性の向上、低
コスト化ができる。The light emitting element carrier base is made of a conductive material, and an insulating film is formed on a part of the light emitting element mounting surface. Accordingly, a metal material having high thermal conductivity and a low price can be used as the material of the light emitting element carrier base, and the heat radiation characteristics can be improved and the cost can be reduced.
【0022】また、前記発光素子キャリア基部が絶縁性
の材料でできており、前記発光素子実装面の一部に導電
性の膜が形成されてもよい。これにより、発光素子キャ
リアの容量を低減することができ、発光素子モジュール
を構成した場合の周波数特性の劣化を防ぐことができ
る。Further, the light emitting element carrier base may be made of an insulating material, and a conductive film may be formed on a part of the light emitting element mounting surface. Thereby, the capacity of the light emitting element carrier can be reduced, and the deterioration of the frequency characteristics when the light emitting element module is configured can be prevented.
【0023】更に、上記目的を達成する発光素子モジュ
ールは、上記の発光素子キャリアの発光素子実装面上に
発光素子が実装されていることを特徴とする。これによ
り、低コストで、温度特性が或る程度補償(温度補償)
された発光素子モジュールを実現することができる。こ
の場合、典型的には、発光素子はサーミスタ膜および抵
抗膜の全部あるいは一部に接して形成された電極膜上に
実装する。こうしてサーミスタと抵抗の並列回路と発光
素子を直列に実装したものが1つの部品となる。これを
定電圧駆動することで、発光素子の光出力を温度補償す
る。Further, a light emitting element module that achieves the above object is characterized in that a light emitting element is mounted on the light emitting element mounting surface of the light emitting element carrier. As a result, the temperature characteristics are compensated to some extent at low cost (temperature compensation).
The light emitting element module can be realized. In this case, typically, the light emitting element is mounted on an electrode film formed in contact with all or a part of the thermistor film and the resistance film. In this way, a component in which a parallel circuit of a thermistor and a resistor and a light emitting element are mounted in series is one component. By driving this light at a constant voltage, the light output of the light emitting element is temperature compensated.
【0024】更に、上記目的を達成する発光素子は、抵
抗が負の温度特性を有するサーミスタと抵抗素子の並列
回路を電流駆動型の発光素子に直列に接続する発光素子
駆動方式に適用される発光素子であって、前記発光素子
の電極上に前記サーミスタおよび前記抵抗素子が膜状に
形成されていることを特徴とする。Further, a light emitting element for achieving the above object is a light emitting element applied to a light emitting element driving system in which a parallel circuit of a thermistor having a negative temperature characteristic and a resistance element is connected in series to a current driven light emitting element. An element, wherein the thermistor and the resistance element are formed in a film shape on an electrode of the light emitting element.
【0025】これは、図1、図5、図7で符号101で示
される部分を電極を上面に持つ発光素子と考えて、この
上にサーミスタおよび抵抗素子が膜状に形成されている
構成を有する。サーミスタおよび抵抗素子の発光素子電
極上への成膜或いは固着(サーミスタおよび抵抗素子を
基板(この基板が電極であればそのまま残せる)に成膜
してこれを発光素子電極上へ固着する)は、発光素子を
損なわないような温度で行われる必要がある。This is because a portion indicated by reference numeral 101 in FIGS. 1, 5, and 7 is considered to be a light emitting element having an electrode on an upper surface, and a thermistor and a resistance element are formed on the light emitting element. Have. Film formation or fixation of the thermistor and the resistive element on the light emitting element electrode (film formation of the thermistor and the resistive element on a substrate (this substrate can be left as it is if the substrate is an electrode) and fixation on the light emitting element electrode) It must be performed at a temperature that does not damage the light emitting element.
【0026】更に、上記目的を達成する発光素子駆動方
式は、上記発光素子キャリア、上記発光素子モジュー
ル、或いは上記発光素子を定電圧駆動で用いることを特
徴とする。これにより、発光素子の温度特性の補償の性
能の向上、低コスト化ができる。Further, a light-emitting element driving method for achieving the above object is characterized in that the light-emitting element carrier, the light-emitting element module, or the light-emitting element is used at a constant voltage. As a result, the performance of compensating for the temperature characteristics of the light emitting element can be improved and the cost can be reduced.
【0027】[0027]
【発明の実施の形態】以下に、本発明の実施の形態を図
面を参照しつつ実施例を説明することで説明する。発光
素子としてはLDが主流であるので、以下の実施例では
端面発光レーザ、面発光レーザなどのLDを発光素子と
して説明する。それに伴い、発光素子キャリアをLDキ
ャリアとする。尚、以下の実施例はLDに限られるもの
でなく、LED(Light Emitting Diode)にも適用可能で
ある。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The embodiments of the present invention will be described below with reference to the accompanying drawings. Since an LD is mainly used as a light emitting element, an LD such as an edge emitting laser or a surface emitting laser will be described as a light emitting element in the following embodiments. Accordingly, the light emitting element carrier is used as an LD carrier. The following embodiments are not limited to LDs, and can be applied to LEDs (Light Emitting Diodes).
【0028】(第1実施例)以下、本発明の第1実施例
について図面を用いて詳細に説明する。図1は本発明の
LDキャリアの第1実施例の構成図である。上は上面
図、下は前面図である(LD(端面発光レーザ)の光が
射出される端面が実装される面とした)。図1中、101
はLDキャリア基部(図1で示される全体がLDキャリ
アであり、その基部という意味である)、102はサーミ
スタ膜(図1中、横縞で示す)、103は抵抗膜(図1
中、縦縞で示す)、104は電極膜である。尚、上面図で
はサーミスタ膜102と抵抗膜103の形状を示すため、電極
膜104は省略した。電極膜104上にLDのアノード或いは
カソード側が実装される。サーミスタ膜102と抵抗膜103
の厚さはそれらの平面サイズと比べると圧倒的に小さい
ので、それらの間は接触していても接触していなくても
構わない。すなわち、図1に示す形態で、LDを中央部
に実装すれば、サーミスタ膜102と抵抗膜103の並列回路
がLDに接続されることになる。LDキャリア基部101
は導電性であり、これは接地されたりロジック回路側に
接続されたりする。(First Embodiment) Hereinafter, a first embodiment of the present invention will be described in detail with reference to the drawings. FIG. 1 is a configuration diagram of a first embodiment of the LD carrier of the present invention. The upper part is a top view and the lower part is a front view (the surface on which the end surface from which the light of the LD (edge emitting laser) is emitted is mounted). In FIG. 1, 101
Denotes an LD carrier base (the whole shown in FIG. 1 is an LD carrier, which means the base); 102, a thermistor film (shown by horizontal stripes in FIG. 1); 103, a resistive film (FIG. 1)
Reference numeral 104 denotes an electrode film. In addition, since the top view shows the shapes of the thermistor film 102 and the resistance film 103, the electrode film 104 is omitted. The anode or cathode side of the LD is mounted on the electrode film 104. Thermistor film 102 and resistive film 103
Are extremely small in comparison with their plane size, so that they may or may not be in contact. That is, if the LD is mounted at the center in the form shown in FIG. 1, a parallel circuit of the thermistor film 102 and the resistance film 103 will be connected to the LD. LD carrier base 101
Is conductive, which is grounded or connected to the logic circuit side.
【0029】図2は本発明のLDキャリアを適用するL
D駆動方式の前述した第1例の回路図である。図2中、2
01はLD、202はロジック回路、203はロジック回路202
の出力段トランジスタ、204はサーミスタ、205は抵抗で
ある。Vccは正電源(例えば、5Vあるいは3.3V)、GNDは
接地、DATAはロジック回路202に入力されるデータ信号
を示す。FIG. 2 is a diagram showing an L to which the LD carrier of the present invention is applied.
FIG. 4 is a circuit diagram of the first example of the D driving method described above. In FIG. 2, 2
01 is LD, 202 is logic circuit, 203 is logic circuit 202
, An output transistor 204, a thermistor 204, and a resistor 205. Vcc indicates a positive power supply (for example, 5 V or 3.3 V), GND indicates ground, and DATA indicates a data signal input to the logic circuit 202.
【0030】サーミスタ204に抵抗205を並列接続するこ
とにより、LD201の素子温度と駆動電流の関係を設定
するパラメータが増え、LD201の温度特性の補償精度
(温度補償精度)を上げることができる。この例ではサ
ーミスタ204と抵抗205の並列回路はLD201のアノード
に接続される。したがって、LDキャリアの電極膜104
にはLD201のアノード側が実装される。そしてLDキ
ャリアはフローティング(どちらの端子も接地されな
い)になる。By connecting the resistor 205 to the thermistor 204 in parallel, the number of parameters for setting the relationship between the element temperature of the LD 201 and the drive current increases, and the accuracy of temperature characteristic compensation (temperature compensation accuracy) of the LD 201 can be increased. In this example, a parallel circuit of the thermistor 204 and the resistor 205 is connected to the anode of the LD 201. Therefore, the electrode film 104 of the LD carrier
Is mounted on the anode side of the LD 201. Then, the LD carrier becomes floating (neither terminal is grounded).
【0031】図3は本発明のLDキャリアを適用するL
D駆動方式の第2例の回路図である。構成要素は図2と
同じである。違いは、ロジック回路202の出力段トラン
ジスタ203とGND間でのサーミスタ204と抵抗205の並列回
路及びLD201の接続の順番である。この例では、サー
ミスタ204と抵抗205の並列回路はLD201のカソードに
接続される。したがって、LDキャリアの電極膜104に
はLD201のカソード側が実装される。この形態はLD2
01がフローティング状態になるが、LDキャリア基部10
1の底面が接地され、LDキャリアの実装形態としては
通常になる(LD201の実装形態としては通常ではな
い)。FIG. 3 is a graph showing an L value to which the LD carrier of the present invention is applied.
It is a circuit diagram of the 2nd example of a D drive system. The components are the same as in FIG. The difference is the connection order of the parallel circuit of the thermistor 204 and the resistor 205 and the connection of the LD 201 between the output transistor 203 of the logic circuit 202 and GND. In this example, a parallel circuit of the thermistor 204 and the resistor 205 is connected to the cathode of the LD 201. Therefore, the cathode side of the LD 201 is mounted on the electrode film 104 of the LD carrier. This form is LD2
01 floats, but the LD carrier base 10
The bottom surface of 1 is grounded, and the mounting mode of the LD carrier is normal (not the normal mode of mounting the LD 201).
【0032】図4は本発明のLDキャリアを適用するL
Dモジュールの構成図である。側面の断面図を示す。図
4中、401はLDキャリア、402はLDチップ(ここでは
端面発光レーザチップとして描かれているが、面発光レ
ーザチップであってもよい。この場合、光はLDキャリ
アのある側と反対側の面から射出される)、403はロジ
ック回路ICチップ、404はLDチップ402とロジック回路
ICチップ403を接続するボンディングワイヤ、405はLD
キャリア401とロジック回路ICチップ403を接続するボン
ディングワイヤ、406はLDモジュールのパッケージ、4
07は回路基板、408は光学マウント、409は電気接続端
子、410は光ファイバである。FIG. 4 is a graph showing L to which the LD carrier of the present invention is applied.
It is a block diagram of a D module. FIG. In FIG. 4, reference numeral 401 denotes an LD carrier, and 402 denotes an LD chip (here, an edge emitting laser chip. However, a surface emitting laser chip may be used. In this case, light is emitted from the side opposite to the side where the LD carrier is located. 403 is a logic circuit IC chip, 404 is an LD chip 402 and a logic circuit
Bonding wire connecting IC chip 403, 405 is LD
Bonding wire for connecting the carrier 401 and the logic circuit IC chip 403; 406, an LD module package; 4
07 is a circuit board, 408 is an optical mount, 409 is an electrical connection terminal, and 410 is an optical fiber.
【0033】この構成において、LDチップ402は前述
した様なLDキャリア401の上面に実装され、LDキャ
リア401と光ファイバ410は光学マウント408に実装され
る。光学マウント408には、LDキャリア401実装用の配
線パターンが形成してある。ロジック回路ICチップ403
は回路基板407に実装されている。回路基板407には、ロ
ジック回路ICチップ403実装用の配線パターンが形成し
てある。LDキャリア401とロジック回路ICチップ403の
接続は、これらの配線パターンを介して行う。In this configuration, the LD chip 402 is mounted on the upper surface of the LD carrier 401 as described above, and the LD carrier 401 and the optical fiber 410 are mounted on the optical mount 408. On the optical mount 408, a wiring pattern for mounting the LD carrier 401 is formed. Logic circuit IC chip 403
Are mounted on the circuit board 407. On the circuit board 407, a wiring pattern for mounting the logic circuit IC chip 403 is formed. The connection between the LD carrier 401 and the logic circuit IC chip 403 is made via these wiring patterns.
【0034】本実施例では、上述した様に電気伝導性の
LDキャリア基部101の上面に長方形ないし矩形のサー
ミスタ膜102と抵抗膜103が形成され、さらにこれらの膜
の上面に電極膜104が形成され、LDチップ201がその上
面に実装される。In this embodiment, a rectangular or rectangular thermistor film 102 and a resistance film 103 are formed on the upper surface of the electrically conductive LD carrier base 101 as described above, and an electrode film 104 is formed on the upper surface of these films. Then, the LD chip 201 is mounted on the upper surface.
【0035】LDキャリア基部101としては、銅あるい
は銅とタングステンの合金の金属材料(全面に金めっき
を施す場合もある)、あるいは全面に金めっきを施した
熱伝導性が良好なセラミック材料(SiC、AlN等)を用い
る。サーミスタ膜102、抵抗膜103は厚膜技術(スクリー
ン印刷後に焼成)を用いて形成する(厚膜は大体1乃至
10μm以上の厚さを持ち、大体1乃至10μm以下の厚さは
薄膜である)。サーミスタ膜102の材料としては、温度
上昇とともに抵抗が減少するNTC(Negative Temperatur
e Coefficient)特性を持つものを用いる。サーミスタ
材料としてはMn-Ni系酸化物がある。抵抗膜103の材料と
しては、メタルグレーズ(ガラス粉と酸化ルテニウム粉
を混合焼成して作製する)がある。電極膜104は真空蒸
着あるいはスパッタリングで作製する。材料としてはTi
-Pt-Auがある。尚、電極膜104へのLDチップの実装は
ハンダを用いるため、サーミスタ膜102と抵抗膜103の厚
さの差による段差、表面の粗さはハンダにより吸収され
る。As the LD carrier base 101, a metal material of copper or an alloy of copper and tungsten (in some cases, gold plating may be applied to the entire surface), or a ceramic material (SiC , AlN, etc.). The thermistor film 102 and the resistive film 103 are formed by using a thick film technique (sintering after screen printing) (thick films are roughly 1 to
It has a thickness of 10 μm or more, and a thickness of about 1 to 10 μm or less is a thin film). The material of the thermistor film 102 is NTC (Negative Temperatur), whose resistance decreases with increasing temperature.
e Coefficient). As a thermistor material, there is a Mn-Ni-based oxide. As a material of the resistance film 103, there is metal glaze (made by mixing and firing glass powder and ruthenium oxide powder). The electrode film 104 is formed by vacuum evaporation or sputtering. Ti as material
-There is Pt-Au. Since the LD chip is mounted on the electrode film 104 using solder, the step and the surface roughness due to the difference in thickness between the thermistor film 102 and the resistance film 103 are absorbed by the solder.
【0036】ここで、サーミスタ膜102と抵抗膜103の抵
抗値、寸法およびその材料の抵抗率の一例を示す。図2
あるいは図3のLD駆動方式に用いるサーミスタ204と
抵抗205の合成抵抗は100Ω以下である。これは、LD20
1の特性、ロジック回路202の電圧(Vcc)で決まるが、
ここでは仮に合成抵抗を50Ωとし、サーミスタ膜102お
よび抵抗膜103の抵抗を共に100Ωとして計算する(これ
らは、他の回路部分とのマッチング関係から決まる)。
膜103の抵抗をR、抵抗率をρ、形状の抵抗値への寄与の
係数(以下、抵抗の形状係数と呼ぶ)をAとすると、&#
9;R=A・ρである。LDキャリアの上面のサイズを1.2m
m×1.0mmとし、サーミスタ膜102 および抵抗膜103の面
積をその半分とする。膜厚は10μmとする。このとき、A
=0.167である。そして、ρ=599ΩcmでR=100となる。Here, examples of the resistance values and dimensions of the thermistor film 102 and the resistance film 103 and the resistivity of the material are shown. FIG.
Alternatively, the combined resistance of the thermistor 204 and the resistor 205 used in the LD driving method of FIG. 3 is 100Ω or less. This is LD20
It is determined by the characteristic of 1 and the voltage (Vcc) of the logic circuit 202.
Here, the calculation is made assuming that the combined resistance is 50Ω and the resistances of the thermistor film 102 and the resistance film 103 are both 100Ω (these are determined from the matching relationship with other circuit parts).
Assuming that the resistance of the film 103 is R, the resistivity is ρ, and the coefficient of the contribution of the shape to the resistance value (hereinafter, referred to as the shape factor of the resistor) is A,
9; R = A · ρ. The size of the upper surface of the LD carrier is 1.2m
m × 1.0 mm, and the areas of the thermistor film 102 and the resistance film 103 are halved. The film thickness is 10 μm. At this time, A
= 0.167. Then, R = 100 when ρ = 599 Ωcm.
【0037】以上の説明では、サーミスタ膜102と抵抗
膜103の形状を同じにし、LDキャリア101の上面全体に
形成したが、2つの膜の面積を変えること、LDキャリ
ア101の上面の一部に形成すること、2つの膜の境界に
隙間を作ることも可能である。面積を変えることで、サ
ーミスタ膜102および抵抗膜103の厚さあるいは組成を変
えることなく、抵抗値を調整することが可能である。
尚、境界に隙間を作る場合には、その隙間になるLDキ
ャリア基部101の上面の部分に、予め絶縁膜を形成して
おくのが良い。In the above description, the thermistor film 102 and the resistance film 103 have the same shape and are formed on the entire upper surface of the LD carrier 101. However, by changing the area of the two films, a part of the upper surface of the LD carrier 101 can be formed. It is also possible to form a gap at the boundary between the two films. By changing the area, the resistance value can be adjusted without changing the thickness or the composition of the thermistor film 102 and the resistance film 103.
When a gap is formed at the boundary, an insulating film is preferably formed in advance on a portion of the upper surface of the LD carrier base 101 where the gap is formed.
【0038】本実施例は、サーミスタ膜102と抵抗膜103
を厚膜技術で形成できること、その形状が単純であるこ
とから作製が容易である。また、LDをサーミスタ膜10
2および抵抗膜103と電極膜104を介してLDキャリアに
積層実装するため、熱抵抗や寄生容量を低減できて、温
度補償の向上及び周波数特性の劣化の低減が可能であ
る。In this embodiment, the thermistor film 102 and the resistance film 103
Is easy to fabricate because it can be formed by a thick film technique and its shape is simple. Further, the LD is connected to the thermistor film 10.
2 and stacked on the LD carrier via the resistive film 103 and the electrode film 104, the thermal resistance and the parasitic capacitance can be reduced, and the temperature compensation can be improved and the deterioration of the frequency characteristics can be reduced.
【0039】(第2実施例)次に、本発明の第2実施例
について図面を用いて説明する。図5は本発明のLDキ
ャリアの第2実施例の上面図と前面図を示す構成図であ
る。第1実施例の構成図である図1と同じ構成要素は同
じ符号で示されている。違いは、サーミスタ膜102およ
び抵抗膜103をストライプ状ないし短冊状に分割して交
互に配置していることである。ここでも、サーミスタ膜
102と抵抗膜103の厚さはそれらの平面サイズと比べると
圧倒的に小さいので、それらの間は接触していても接触
していなくてもあまり気にする必要はない。図5に示す
形態でも、サーミスタ膜102(複数のサーミスタ膜102が
並列接続されて合成サーミスタを構成する)と抵抗膜10
3(複数の抵抗膜103が並列接続されて合成抵抗を構成す
る)の並列回路がLDに接続されることになる。(Second Embodiment) Next, a second embodiment of the present invention will be described with reference to the drawings. FIG. 5 is a configuration diagram showing a top view and a front view of a second embodiment of the LD carrier of the present invention. The same components as those in the first embodiment shown in FIG. 1 are denoted by the same reference numerals. The difference is that the thermistor film 102 and the resistance film 103 are divided into stripes or strips and arranged alternately. Again, thermistor film
Since the thickness of 102 and the resistance film 103 is overwhelmingly small compared to their plane size, it is not necessary to care much whether they are in contact or not. 5, the thermistor film 102 (a plurality of thermistor films 102 are connected in parallel to form a composite thermistor) and the resistive film 10
Three parallel circuits (a plurality of resistance films 103 are connected in parallel to form a combined resistance) are connected to the LD.
【0040】本実施例ではサーミスタ領域と抵抗領域の
分布が平均的になる。これにより、LDチップのLDキ
ャリア上への設置位置の許容度がより大きくなる。In this embodiment, the distribution of the thermistor region and the resistance region is averaged. Thereby, the tolerance of the installation position of the LD chip on the LD carrier is further increased.
【0041】サーミスタ膜102および抵抗膜103の面積
比、その境界の隙間の形成については第1実施例と同じ
である。このLDキャリア上にLDチップを実装したL
Dモジュールの配線についても第1実施例と同じであ
る。The area ratio of the thermistor film 102 and the resistive film 103 and the formation of the gap at the boundary are the same as in the first embodiment. L with an LD chip mounted on this LD carrier
The wiring of the D module is the same as in the first embodiment.
【0042】(第3実施例)次に、本発明の第3実施例
について図面を用いて説明する。図6は本発明のLDキ
ャリアの第3実施例の構成図である。第1実施例の構成
図である図1と同じ構成要素は同じ符号で示してある。
違いは、抵抗膜103の領域を格子状に形成し、サーミス
タ膜102をその開口部に形成していることである。ここ
でも、サーミスタ膜102と抵抗膜103の厚さはそれらの平
面サイズと比べると圧倒的に小さいので、それらの間は
接触していても接触していなくてもあまり気にする必要
はない。図6に示す形態でも、サーミスタ膜102(複数
のサーミスタ膜102が並列接続されて合成サーミスタを
構成する)と抵抗膜103(格子状の抵抗膜103が全体とし
て厚さ方向に抵抗を構成する)の並列回路がLDに接続
されることになる。(Third Embodiment) Next, a third embodiment of the present invention will be described with reference to the drawings. FIG. 6 is a block diagram of a third embodiment of the LD carrier of the present invention. The same components as those of the first embodiment shown in FIG. 1 are denoted by the same reference numerals.
The difference is that the region of the resistive film 103 is formed in a lattice shape, and the thermistor film 102 is formed in the opening. Also here, since the thickness of the thermistor film 102 and the resistance film 103 is overwhelmingly smaller than their plane size, it is not necessary to care much whether they are in contact or not. 6, the thermistor film 102 (a plurality of thermistor films 102 are connected in parallel to form a combined thermistor) and a resistive film 103 (the lattice-like resistive film 103 as a whole forms a resistor in the thickness direction) Are connected to the LD.
【0043】本実施例ではサーミスタ領域と抵抗領域の
分布がさらに平均化される。したがって、LDチップの
LDキャリア上への設置位置の許容度が更により大きく
なる。In this embodiment, the distribution of the thermistor region and the resistance region is further averaged. Therefore, the tolerance of the installation position of the LD chip on the LD carrier is further increased.
【0044】サーミスタ膜および抵抗膜の面積比、その
境界の隙間の形成については第1実施例と同じである。
このLDキャリア上にLDチップを実装したLDモジュ
ールの配線についても第1実施例と同じである。本実施
例を変形して、サーミスタ膜103を格子状にし、抵抗膜1
02をその開口部に入れてもよい。The area ratio between the thermistor film and the resistive film and the formation of the gap at the boundary between them are the same as in the first embodiment.
The wiring of the LD module in which the LD chip is mounted on the LD carrier is the same as in the first embodiment. By modifying the present embodiment, the thermistor film 103 is formed in a lattice shape,
02 may be placed in the opening.
【0045】(第4実施例)次に、本発明の第4実施例
について図面を用いて説明する。図7は本発明のLDキ
ャリアの第4実施例の構成図である。構成要素は、第1
実施例の構成図である図1に絶縁膜701が加わってい
る。最上面に形成される電極膜104は一部の領域に形成
される。上面図には点線でその領域を示す。(Fourth Embodiment) Next, a fourth embodiment of the present invention will be described with reference to the drawings. FIG. 7 is a block diagram of a fourth embodiment of the LD carrier of the present invention. The components are the first
An insulating film 701 is added to FIG. 1, which is a configuration diagram of the embodiment. The electrode film 104 formed on the uppermost surface is formed in a partial region. The area is indicated by a dotted line in the top view.
【0046】サーミスタ膜102および抵抗膜103はくし型
をしており、薄膜技術(真空蒸着あるいはスパッタリン
グ)により形成する。くし型のサーミスタ膜102および
抵抗膜103は、図7の上面図で示す如く、くしの幹部が
導電性のLDキャリア基部101上にあり、くしの歯部が
隙間を置いて互いに噛み合った形態で絶縁膜701上にあ
る。電極膜104は、くし型のサーミスタ膜102および抵抗
膜103と絶縁膜701で形成される凹凸面上に形成される
が、サーミスタ膜102および抵抗膜103は共に非常に薄い
(例えば、第1実施例では10μmである)のでその凹凸
はLDチップ実装でのハンダで吸収される。サーミスタ
膜102の材料としてはSiCやGeがある。抵抗膜103の材料
としてはNi-CrやTa-Nがある。絶縁膜701の材料としては
SiO2があり、導電性のLDキャリア基部101上にスパッ
タリングによって形成する。The thermistor film 102 and the resistance film 103 have a comb shape and are formed by a thin film technique (vacuum deposition or sputtering). As shown in the top view of FIG. 7, the comb-type thermistor film 102 and the resistive film 103 have a structure in which the stem of the comb is on the conductive LD carrier base 101 and the teeth of the comb are engaged with each other with a gap. It is on the insulating film 701. The electrode film 104 is formed on an uneven surface formed by the comb-type thermistor film 102, the resistance film 103, and the insulating film 701, and both the thermistor film 102 and the resistance film 103 are very thin (for example, in the first embodiment). (In the example, it is 10 μm.) Therefore, the unevenness is absorbed by solder in mounting the LD chip. The material of the thermistor film 102 includes SiC and Ge. As a material of the resistance film 103, there is Ni-Cr or Ta-N. As a material of the insulating film 701,
There is SiO 2 and is formed on the conductive LD carrier base 101 by sputtering.
【0047】本実施例では、サーミスタ膜102および抵
抗膜103が上記の形態を採っているので電流のパスがサ
ーミスタ膜102および抵抗膜103の膜に沿う方向となって
いる。これにより、電流のパスがサーミスタ膜102およ
び抵抗膜103の膜厚方向である上記実施例に比べて、膜
の抵抗の形状係数Aを非常に大きくできる。また、くし
の歯部の幅、数を調整することにより、抵抗値を設定で
きる。In the present embodiment, since the thermistor film 102 and the resistance film 103 adopt the above-described form, the current path is in the direction along the thermistor film 102 and the resistance film 103. Accordingly, the shape factor A of the resistance of the film can be significantly increased as compared with the above embodiment in which the current path is in the thickness direction of the thermistor film 102 and the resistance film 103. Further, the resistance value can be set by adjusting the width and number of the comb teeth.
【0048】ここで、本実施例におけるサーミスタ膜10
2および抵抗膜103の形状、およびその材料の抵抗率の一
例を示す。サーミスタ膜102および抵抗膜103の抵抗値は
第1実施例と同様に、ともに100Ωとする。図7におい
て、くしの歯の長さaを0.2mm、くしの歯の幅bを0.1mm、
くしの歯の数を4とする。この場合、形状係数A=5000
となり、抵抗率ρ=0.02Ωcmとなる。Here, the thermistor film 10 in this embodiment is
2 shows an example of the shape of 2 and the resistance film 103, and the resistivity of the material. The resistance values of the thermistor film 102 and the resistance film 103 are both set to 100Ω, as in the first embodiment. In FIG. 7, the length a of the comb tooth is 0.2 mm, the width b of the comb tooth is 0.1 mm,
The number of teeth of the comb is four. In this case, the shape factor A = 5000
And the resistivity ρ = 0.02Ωcm.
【0049】本実施例では形状係数Aの調整が容易であ
るため、様々な抵抗値を実現することができ、また、薄
膜技術を用いているため、形状、組成、膜厚の制御精度
が高く、抵抗値の精度も高い。このLDキャリア上にL
Dチップを実装したLDモジュールの配線については第
1実施例と同じである。In this embodiment, since the shape factor A can be easily adjusted, various resistance values can be realized, and since the thin film technology is used, the control accuracy of the shape, composition and film thickness is high. Also, the accuracy of the resistance value is high. L on this LD carrier
For wiring of LD module with D chip mounted,
This is the same as in the first embodiment.
【0050】尚、第1実施例或いは第2実施例の形態の
サーミスタ膜102および抵抗膜103を絶縁膜701の形成さ
れたLDキャリア基部101上に形成しても、電流のパス
がサーミスタ膜102および抵抗膜103の膜に沿う方向とな
るLDキャリアを実現できる。Even if the thermistor film 102 and the resistance film 103 of the first embodiment or the second embodiment are formed on the LD carrier base 101 on which the insulating film 701 is formed, the current path is not changed. In addition, it is possible to realize an LD carrier in a direction along the film of the resistance film 103.
【0051】(第5実施例)次に、本発明の第5実施例
について図面を用いて説明する。図8は本発明のLDキ
ャリアの第5実施例の構成図である。LDキャリア基部
801は絶縁体であり、側面、底面、上面の一部に金メッ
キ802を施してある。サーミスタ膜102および抵抗膜103
はくし型をしており、その幹部がLD実装面の縁の部分
で金メッキ802と接している。くしの歯の部分の下面は
LDキャリア801のLD実装面に接しており、その先端
は電極膜104に接している。図8では電極膜104の縁の段
差形状が誇張して描いてあるが、ここでもサーミスタ膜
102および抵抗膜103は共に非常に薄いのでこの段差はL
Dチップ実装でのハンダで充分吸収されて小さいものと
なっている。(Fifth Embodiment) Next, a fifth embodiment of the present invention will be described with reference to the drawings. FIG. 8 is a block diagram of a fifth embodiment of the LD carrier of the present invention. LD carrier base
Reference numeral 801 denotes an insulator, and gold plating 802 is applied to the side, bottom, and part of the top. Thermistor film 102 and resistance film 103
It has a comb shape, and its stem is in contact with the gold plating 802 at the edge of the LD mounting surface. The lower surface of the comb tooth portion is in contact with the LD mounting surface of the LD carrier 801, and the tip is in contact with the electrode film 104. In FIG. 8, the step shape at the edge of the electrode film 104 is exaggerated.
Since step 102 and resistive film 103 are both very thin, this step is L
It is sufficiently absorbed by the solder in the D chip mounting to be small.
【0052】その他の点は第4実施例と同じであり、本
実施例の効果は第4実施例と同様である。ここでも、第
1実施例或いは第2実施例の形態のサーミスタ膜102お
よび抵抗膜103を金メッキ802のされたLDキャリア基部
801上に形成しても、電流のパスがサーミスタ膜102およ
び抵抗膜103の膜に沿う方向となるLDキャリアを実現
できる。The other points are the same as those of the fourth embodiment, and the effects of this embodiment are the same as those of the fourth embodiment. Again, the thermistor film 102 and the resistive film 103 of the first embodiment or the second embodiment are coated with the gold-plated 802 LD carrier base.
Even on the 801, it is possible to realize an LD carrier in which the current path is along the thermistor film 102 and the resistance film 103.
【0053】[0053]
【発明の効果】以上説明したように、本出願に係わる発
明によれば、サーミスタと抵抗の並列回路を発光素子に
直列接続した簡易な温度補償機能を備えた発光素子駆動
方式に適した発光素子とサーミスタの実装形態を提供す
ることができる。新たな配線が発生しないため高周波特
性を劣化させず、また、発光素子とサーミスタ間の熱抵
抗が小さいため温度補償機能の性能の向上も可能であ
る。さらに、部品コスト、実装コストの低減も可能であ
る。As described above, according to the invention of the present application, a light emitting element suitable for a light emitting element driving method having a simple temperature compensation function in which a parallel circuit of a thermistor and a resistor is connected in series to the light emitting element. And a thermistor mounting form can be provided. Since no new wiring is generated, the high-frequency characteristics are not degraded, and the thermal resistance between the light emitting element and the thermistor is small, so that the performance of the temperature compensation function can be improved. Furthermore, it is also possible to reduce component costs and mounting costs.
【図1】図1は本発明の発光素子キャリアの第1実施例
の構成図である。FIG. 1 is a configuration diagram of a first embodiment of a light emitting device carrier of the present invention.
【図2】図2は本発明の発光素子キャリアないし発光素
子を適用する発光素子駆動方式の第1例の回路図であ
る。FIG. 2 is a circuit diagram of a first example of a light emitting element driving system to which the light emitting element carrier or the light emitting element of the present invention is applied.
【図3】図3は本発明の発光素子キャリアないし発光素
子を適用する発光素子駆動方式の第2例の回路図であ
る。FIG. 3 is a circuit diagram of a second example of a light emitting element driving system to which the light emitting element carrier or the light emitting element of the present invention is applied.
【図4】図4は本発明の発光素子キャリアを適用する発
光素子モジュールの構成図である。FIG. 4 is a configuration diagram of a light emitting element module to which the light emitting element carrier of the present invention is applied.
【図5】図5は本発明の発光素子キャリアの第2実施例
の構成図である。FIG. 5 is a configuration diagram of a light emitting element carrier according to a second embodiment of the present invention.
【図6】図6は本発明の発光素子キャリアの第3実施例
の構成図である。FIG. 6 is a configuration diagram of a third embodiment of the light emitting device carrier of the present invention.
【図7】図7は本発明の発光素子キャリアの第4実施例
の構成図である。FIG. 7 is a structural view of a light emitting element carrier according to a fourth embodiment of the present invention.
【図8】図8は本発明の発光素子キャリアの第5実施例
の構成図である。FIG. 8 is a structural view of a light emitting element carrier according to a fifth embodiment of the present invention.
【図9】図9の発光素子キャリアの従来例の構成図であ
る。FIG. 9 is a configuration diagram of a conventional example of the light emitting element carrier of FIG. 9;
101:LDキャリア基部(導電性) 102:サーミスタ膜 103:抵抗膜 104:電極 201:LD 202:ロジック回路 203:出力段トランジスタ 204:サーミスタ 205:抵抗 401:LDキャリア 402:LDチップ 403:ロジック回路ICチップ 404、405:ボンディングワイヤ 406:LDモジュールパッケージ 407:回路基板 408:光学マウント 409:電気接続端子 410:光ファイバ 701:絶縁膜 801:LDキャリア基部(絶縁体) 802:金メッキ層 901:ヒートシンク 902:従来例でのLD 903:従来例でのサーミスタ薄膜 101: LD carrier base (conductive) 102: Thermistor film 103: Resistive film 104: Electrode 201: LD 202: Logic circuit 203: Output stage transistor 204: Thermistor 205: Resistance 401: LD carrier 402: LD chip 403: Logic circuit IC chips 404, 405: bonding wire 406: LD module package 407: circuit board 408: optical mount 409: electrical connection terminal 410: optical fiber 701: insulating film 801: LD carrier base (insulator) 802: gold plating layer 901: heat sink 902: LD in conventional example 903: Thermistor thin film in conventional example
Claims (17)
抵抗素子の並列回路を電流駆動型の発光素子に直列に接
続する発光素子駆動方式に適用される発光素子キャリア
であって、 前記発光素子キャリアの基部の発光素子を実装する面に
前記サーミスタおよび前記抵抗素子が膜状に形成されて
いることを特徴とする発光素子キャリア。1. A light emitting element carrier applied to a light emitting element driving method in which a parallel circuit of a thermistor having a negative temperature characteristic and a resistance element is connected in series to a current driven type light emitting element. The light emitting element carrier, wherein the thermistor and the resistance element are formed in a film shape on a surface of the base of the carrier on which the light emitting element is mounted.
を備え、該導電性部分に前記サーミスタおよび前記抵抗
素子が膜状に形成されていることを特徴とする請求項1
に記載の発光素子キャリア。2. The device according to claim 1, further comprising a conductive portion on the light emitting element mounting surface, wherein the thermistor and the resistor are formed in a film on the conductive portion.
The light-emitting element carrier according to item 1.
1つの長方形ないし矩形の膜であることを特徴とする請
求項2に記載の発光素子キャリア。3. The light emitting device carrier according to claim 2, wherein each of said thermistor and said resistor is one rectangular or rectangular film.
複数の短冊状の膜であり交互に形成されていることを特
徴とする請求項2に記載の発光素子キャリア。4. The light emitting element carrier according to claim 2, wherein said thermistor and said resistance element are each a plurality of strip-shaped films and are formed alternately.
一方が格子状の膜であり、他方が前記格子状の膜の開口
部に配置される複数の膜であることを特徴とする請求項
2に記載の発光素子キャリア。5. The method according to claim 2, wherein one of the thermistor and the resistance element is a lattice-like film, and the other is a plurality of films disposed in openings of the lattice-like film. The light-emitting element carrier according to the above.
性の領域を有し、前記サーミスタおよび前記抵抗素子の
膜が該導電性領域と該絶縁性領域の2つの領域に渡り形
成されていることを特徴とする請求項1に記載の発光素
子キャリア。6. The light emitting element mounting surface has a conductive region and an insulating region, and the thermistor and the resistive element film are formed over the two regions of the conductive region and the insulating region. 2. The light-emitting element carrier according to claim 1, wherein:
くし型の膜、1つの長方形ないし矩形の膜、或いは複数
の短冊状の膜であることを特徴とする請求項6に記載の
発光素子キャリア。7. The light emitting element carrier according to claim 6, wherein said thermistor and said resistance element are each a comb-shaped film, a rectangular or rectangular film, or a plurality of strip films.
でできており、前記発光素子実装面の一部に絶縁膜が形
成されていることを特徴とする請求項6または7に記載
の発光素子キャリア。8. The light emitting device according to claim 6, wherein the light emitting element carrier base is made of a conductive material, and an insulating film is formed on a part of the light emitting element mounting surface. Element carrier.
でできており、前記発光素子実装面の一部に導電性の膜
が形成されていることを特徴とする請求項6または7に
記載の発光素子キャリア。9. The light emitting element carrier base according to claim 6, wherein the light emitting element carrier base is made of an insulating material, and a conductive film is formed on a part of the light emitting element mounting surface. Light emitting element carrier.
上に電極膜が形成されていることを特徴とする請求項2
乃至9の何れかに記載の発光素子キャリア。10. An electrode film is formed on a film of said thermistor and said resistance element.
10. The light-emitting element carrier according to any one of claims 9 to 9.
並びに前記絶縁性領域上に電極膜が形成されていること
を特徴とする請求項6乃至9の何れかに記載の発光素子
キャリア。11. The light emitting device carrier according to claim 6, wherein an electrode film is formed on the thermistor, the film of the resistor, and the insulating region.
素子キャリアの前記発光素子実装面上に発光素子が実装
されていることを特徴とする発光素子モジュール。12. A light-emitting element module, wherein a light-emitting element is mounted on the light-emitting element mounting surface of the light-emitting element carrier according to claim 1.
ことを特徴とする請求項12記載の発光素子モジュー
ル。13. The light emitting device module according to claim 12, wherein said light emitting device is an LD or an LED.
と抵抗素子の並列回路を電流駆動型の発光素子に直列に
接続する発光素子駆動方式に適用される発光素子であっ
て、 前記発光素子の電極上に前記サーミスタおよび前記抵抗
素子が膜状に形成されていることを特徴とする発光素
子。14. A light emitting device applied to a light emitting device driving method in which a parallel circuit of a thermistor having a negative temperature characteristic and a resistor is connected in series to a current driven type light emitting device. A light-emitting device, wherein the thermistor and the resistor are formed in a film on an electrode.
素子キャリアを用いて発光素子モジュールを構成し、該
発光素子モジュールを定電圧駆動で用いることを特徴と
する発光素子駆動方式。15. A light-emitting element driving method comprising: forming a light-emitting element module using the light-emitting element carrier according to claim 1; and using the light-emitting element module at a constant voltage.
モジュールを定電圧駆動で用いることを特徴とする発光
素子駆動方式。16. A light emitting element driving method, wherein the light emitting element module according to claim 12 is used for constant voltage driving.
動で用いることを特徴とする発光素子駆動方式。17. A light emitting element driving method, wherein the light emitting element according to claim 14 is used in constant voltage driving.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001034731A JP2002237645A (en) | 2001-02-09 | 2001-02-09 | Light-emitting element carrier, light-emitting element module, light-emitting element and light-emitting element driving method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001034731A JP2002237645A (en) | 2001-02-09 | 2001-02-09 | Light-emitting element carrier, light-emitting element module, light-emitting element and light-emitting element driving method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002237645A true JP2002237645A (en) | 2002-08-23 |
Family
ID=18898282
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001034731A Pending JP2002237645A (en) | 2001-02-09 | 2001-02-09 | Light-emitting element carrier, light-emitting element module, light-emitting element and light-emitting element driving method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002237645A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006269284A (en) * | 2005-03-24 | 2006-10-05 | Tohoku Pioneer Corp | Self luminous display panel and its manufacturing method |
KR100638870B1 (en) * | 2005-06-21 | 2006-10-27 | 삼성전기주식회사 | Light emitting diode package having function of temperature compensation |
JP2007201473A (en) * | 2006-01-24 | 2007-08-09 | Samsung Electro Mech Co Ltd | Color led drive unit |
US9012976B2 (en) | 2012-07-27 | 2015-04-21 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
JP2015537387A (en) * | 2012-11-27 | 2015-12-24 | エプコス アクチエンゲゼルシャフトEpcos Ag | Semiconductor device |
US10327304B2 (en) | 2015-07-10 | 2019-06-18 | Toshiba Lighting & Technology Corporation | Light emitting device for vehicle, lighting device for vehicle, and lighting tool for vehicle |
JP7049820B2 (en) | 2017-12-15 | 2022-04-07 | 株式会社堀場製作所 | Semiconductor laser equipment, its manufacturing method, and gas analyzer |
-
2001
- 2001-02-09 JP JP2001034731A patent/JP2002237645A/en active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006269284A (en) * | 2005-03-24 | 2006-10-05 | Tohoku Pioneer Corp | Self luminous display panel and its manufacturing method |
KR100638870B1 (en) * | 2005-06-21 | 2006-10-27 | 삼성전기주식회사 | Light emitting diode package having function of temperature compensation |
JP2007201473A (en) * | 2006-01-24 | 2007-08-09 | Samsung Electro Mech Co Ltd | Color led drive unit |
US7872621B2 (en) | 2006-01-24 | 2011-01-18 | Samsung Led Co., Ltd. | Color LED driver |
US8144087B2 (en) | 2006-01-24 | 2012-03-27 | Samsung Led Co., Ltd. | Color LED driver |
US9012976B2 (en) | 2012-07-27 | 2015-04-21 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
JP2015537387A (en) * | 2012-11-27 | 2015-12-24 | エプコス アクチエンゲゼルシャフトEpcos Ag | Semiconductor device |
US10327304B2 (en) | 2015-07-10 | 2019-06-18 | Toshiba Lighting & Technology Corporation | Light emitting device for vehicle, lighting device for vehicle, and lighting tool for vehicle |
JP7049820B2 (en) | 2017-12-15 | 2022-04-07 | 株式会社堀場製作所 | Semiconductor laser equipment, its manufacturing method, and gas analyzer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8786074B2 (en) | Packaging device for matrix-arrayed semiconductor light-emitting elements of high power and high directivity | |
JP2004356233A (en) | Semiconductor laser module and equipment for semiconductor laser | |
JP2006253639A (en) | Optical semiconductor element and package thereof | |
US10236660B2 (en) | Submount, optical transmitter module, optical module, optical transmission equipment, and control method therefor | |
JP2007012717A (en) | Package type semiconductor device | |
JP2002237645A (en) | Light-emitting element carrier, light-emitting element module, light-emitting element and light-emitting element driving method | |
JP4090401B2 (en) | Optical transmission module | |
US20020105045A1 (en) | Semiconductor device and chip carrier | |
JP7170832B2 (en) | Electronic device mounting package and electronic device | |
JP2002335034A (en) | Optical module | |
JP2002374028A (en) | Wiring board | |
JP2003008078A (en) | Surface mounting semiconductor light emitting device | |
WO2021065323A1 (en) | Circuit board and electronic device | |
JP6958772B1 (en) | Semiconductor device | |
JP2002204018A (en) | Light-emitting device, and light-emitting device module | |
JP2500591B2 (en) | Semiconductor laser equipment | |
JP2004335584A (en) | Semiconductor package | |
US6023481A (en) | Module having Peltier element | |
JP5318913B2 (en) | Optical module | |
US20050271334A1 (en) | Semiconductor laser module improved in high frequency response | |
CN114530757A (en) | Optical semiconductor module | |
WO2021065329A1 (en) | Circuit substrate and electronic device | |
JP2001257415A (en) | Optical semiconductor device | |
JP2728104B2 (en) | Semiconductor laser module | |
JP2005064483A (en) | Light-emitting module |