JP2002231795A - Susceptor - Google Patents

Susceptor

Info

Publication number
JP2002231795A
JP2002231795A JP2001028245A JP2001028245A JP2002231795A JP 2002231795 A JP2002231795 A JP 2002231795A JP 2001028245 A JP2001028245 A JP 2001028245A JP 2001028245 A JP2001028245 A JP 2001028245A JP 2002231795 A JP2002231795 A JP 2002231795A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
susceptor
semiconductor
storage grooves
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001028245A
Other languages
Japanese (ja)
Other versions
JP4507414B2 (en
Inventor
Hiroshi Matsubara
博 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001028245A priority Critical patent/JP4507414B2/en
Publication of JP2002231795A publication Critical patent/JP2002231795A/en
Application granted granted Critical
Publication of JP4507414B2 publication Critical patent/JP4507414B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent a semiconductor substrate from dropping when it is received in a processing unit, to increase the number of semiconductor substrates to be processed in a batch, and to improve processing efficiency in a susceptor for holding the semiconductor substrates in a semiconductor manufacturing process. SOLUTION: Trenches 11a to 11f each of which is shaped like a semiconductor substrate and receives the semiconductor substrate are formed on the top surface of a susceptor 10, and each of the trenches directly supports the semiconductor substrate.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
時に半導体基板を保持するサセプタに関し、特に、アッ
シング処理時における処理効率の向上を図ることが可能
なサセプタに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a susceptor for holding a semiconductor substrate at the time of manufacturing a semiconductor device, and more particularly to a susceptor capable of improving the processing efficiency during an ashing process.

【0002】[0002]

【従来の技術】半導体装置の製造工程は、主に、酸化や
CVD(Chemical Vapor Deposition:化学的気相成長
法)等によって、半導体基板であるシリコン基板等に酸
化膜や窒化膜を堆積させる酸化膜・窒化膜堆積工程、デ
バイスの不純物領域を形成するイオン注入・熱処理工
程、デバイス間を接続する配線となる金属膜を堆積させ
る金属膜堆積工程、配線を絶縁する層間膜を形成する層
間膜形成工程、堆積した各膜を所望のパターンに微細加
工するリソグラフィ・エッチング工程、リソグラフィ・
エッチング工程のパターン形成において使用した感光性
有機レジスト等の残存有機物を除去するアッシング工
程、及びシリコン基板表面の自然酸化膜や汚染物を洗浄
除去する洗浄工程によって構成されている。
2. Description of the Related Art A semiconductor device is manufactured mainly by depositing an oxide film or a nitride film on a silicon substrate or the like, which is a semiconductor substrate, by oxidation or CVD (Chemical Vapor Deposition). Film / nitride film deposition process, ion implantation / heat treatment process for forming impurity regions of the device, metal film deposition process for depositing a metal film serving as a wiring connecting between devices, formation of an interlayer film for forming an interlayer film for insulating the wiring Process, lithography etching process to finely process each deposited film into a desired pattern, lithography
An ashing step for removing residual organic substances such as a photosensitive organic resist used in forming a pattern in the etching step, and a cleaning step for cleaning and removing a natural oxide film and contaminants on the silicon substrate surface.

【0003】これらの製造工程のうち、アッシング工程
等における処理は、複数の半導体基板を同時に処理する
バッチ処理によって行われることが一般的であり、この
ような処理は、複数の半導体基板をサセプタ(Suscepto
r)と呼ばれる台の上に配置した状態で行われる。
[0003] Of these manufacturing steps, the processing in the ashing step and the like is generally performed by a batch processing for simultaneously processing a plurality of semiconductor substrates. Suscepto
This is done on a table called r).

【0004】図9は、従来構成におけるこのようなサセ
プタ100の構成を例示した外観図である。ここで、
(a)は、サセプタ100の平面図を、(b)は、サセ
プタ100の正面図を、(c)は、サセプタ100の右
側面図をそれぞれ例示している。
FIG. 9 is an external view illustrating the configuration of such a susceptor 100 in a conventional configuration. here,
(A) illustrates a plan view of the susceptor 100, (b) illustrates a front view of the susceptor 100, and (c) illustrates a right side view of the susceptor 100.

【0005】図9に例示するように、サセプタ100
は、例えば、以下に述べる半導体基板を載せた石英皿を
配置する台座部101、及び台座部101を支持する脚
部102a〜102dを有している。
[0005] As illustrated in FIG.
Has, for example, a pedestal 101 on which a quartz dish on which a semiconductor substrate described below is placed, and legs 102a to 102d supporting the pedestal 101.

【0006】図10の(a)及び(b)は、半導体基板
を載せる石英皿120の構成を例示した図である。ここ
で、(a)は、石英皿120の平面図を、(b)は、
(a)におけるE−E断面図をそれぞれ例示している。
FIGS. 10A and 10B are views illustrating the configuration of a quartz dish 120 on which a semiconductor substrate is mounted. Here, (a) is a plan view of the quartz dish 120, and (b) is
FIG. 2A illustrates an EE cross-sectional view in FIG.

【0007】石英皿120は、例えば、石英によって構
成され、図10の(a)及び(b)に例示するように、
その上面部分に、半導体基板を配置する基板配置部12
0aを有している。
The quartz dish 120 is made of, for example, quartz, and as illustrated in FIGS. 10 (a) and 10 (b),
A substrate placement part 12 for placing a semiconductor substrate on the upper surface thereof.
0a.

【0008】図10の(c)は、半導体基板130〜1
32を載せた石英皿120〜122をサセプタ100の
台座部101に配置した様子を例示した平面図である。
図10の(c)に例示するように、半導体基板130〜
132は、それぞれ石英皿120〜122の基板配置部
120a〜122aに配置され、さらに、このように半
導体基板130〜132が配置された石英皿120〜1
22は、台座部101の上部に並べられる。このように
サセプタ100上に配置された半導体基板130〜13
2は、サセプタ100ごとアッシング装置等の処理装置
内に収納され、半導体基板130〜132に対するアッ
シング処理等の各種処理が行われることとなる。
FIG. 10C shows the semiconductor substrates 130-1.
FIG. 3 is a plan view illustrating a state in which quartz plates 120 to 122 on which 32 are placed are arranged on a pedestal 101 of a susceptor 100.
As illustrated in FIG.
132 are arranged on the substrate disposing portions 120a to 122a of the quartz dishes 120 to 122, respectively, and further, the quartz dishes 120 to 1 on which the semiconductor substrates 130 to 132 are arranged as described above.
22 are arranged on the upper part of the base 101. The semiconductor substrates 130 to 13 thus arranged on the susceptor 100
2 is accommodated in a processing apparatus such as an ashing apparatus together with the susceptor 100, and various processing such as ashing processing is performed on the semiconductor substrates 130 to 132.

【0009】[0009]

【発明が解決しようとする課題】しかし、従来のサセプ
タ100では、半導体基板130〜132が配置された
石英皿120〜122を固定せずに台座部101上に配
置することとしている。そのため、例えば、このサセプ
タ100を処理装置内へ収納する際、この石英皿120
〜122が台座部101上から滑り落ち、石英皿120
〜122に配置された半導体基板130〜132が、石
英皿120〜122とともにサセプタ100上から落下
してしまう場合があるという問題点がある。
However, in the conventional susceptor 100, the quartz plates 120 to 122 on which the semiconductor substrates 130 to 132 are arranged are fixed on the pedestal 101 without being fixed. Therefore, for example, when storing the susceptor 100 in the processing apparatus,
To 122 slide down from the pedestal 101, and the quartz plate 120
There is a problem that the semiconductor substrates 130 to 132 disposed on the susceptor 100 may fall from the susceptor 100 together with the quartz dishes 120 to 122.

【0010】また、従来のサセプタ100では、半導体
基板130〜132の配置に石英皿120〜122を用
いることとしていたため、半導体基板配置時における台
座部101の省スペース化が図れない。そのため、サセ
プタ100上に半導体基板を高密度で配置することがで
きず、半導体基板のバッチ処理枚数を増加させ、処理効
率の向上を図ることが困難であるという問題点もある。
Further, in the conventional susceptor 100, since the quartz plates 120 to 122 are used for disposing the semiconductor substrates 130 to 132, it is not possible to save the space of the pedestal portion 101 when disposing the semiconductor substrates. Therefore, it is difficult to arrange the semiconductor substrates on the susceptor 100 at high density, and there is a problem that it is difficult to increase the number of batch processed semiconductor substrates and improve the processing efficiency.

【0011】本発明はこのような点に鑑みてなされたも
のであり、処理装置内への収納時等における半導体基板
の落下を防止することが可能なサセプタを提供すること
を目的とする。
The present invention has been made in view of such a point, and an object of the present invention is to provide a susceptor capable of preventing a semiconductor substrate from dropping during storage in a processing apparatus or the like.

【0012】また、本発明の他の目的は、半導体基板の
バッチ処理枚数を増加させ、処理効率の向上を図ること
が可能なサセプタを提供することである。
It is another object of the present invention to provide a susceptor capable of increasing the number of semiconductor substrates processed in batches and improving the processing efficiency.

【0013】[0013]

【課題を解決するための手段】本発明では上記課題を解
決するために、半導体装置の製造時に半導体基板を保持
するサセプタにおいて、上面に形成された前記半導体基
板形の溝である半導体基板収納溝と、前記半導体基板収
納溝の一部に設けられた切り込み部とを有することを特
徴とするサセプタが提供される。
According to the present invention, there is provided a susceptor for holding a semiconductor substrate at the time of manufacturing a semiconductor device, the semiconductor substrate receiving groove being the semiconductor substrate type groove formed on the upper surface. And a notch provided in a part of the semiconductor substrate accommodating groove.

【0014】ここで、半導体基板収納溝は、半導体基板
がサセプタから落下しないように保持し、切り込み部
は、半導体基板収納溝に保持された半導体基板の取り出
しを容易にする。
Here, the semiconductor substrate accommodating groove holds the semiconductor substrate so as not to drop from the susceptor, and the cutout facilitates taking out of the semiconductor substrate held in the semiconductor substrate accommodating groove.

【0015】また、本発明のサセプタは、好ましくは、
石英によって構成される。また、本発明のサセプタは、
好ましくは、6つ以上の半導体基板収納溝を有する。
Further, the susceptor of the present invention preferably comprises
It is composed of quartz. Further, the susceptor of the present invention,
Preferably, it has six or more semiconductor substrate accommodation grooves.

【0016】[0016]

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図1〜図5は、本形態におけるサ
セプタ10の構成を例示した構成図である。ここで、図
1は、サセプタ10の平面図を、図2は正面図を、図3
は背面図を、図4の(a)は右側面図を、図4の(b)
は左側面図をそれぞれ例示している。また、図5の
(a)は、図1のA−A断面図を、図5の(b)は、図
1のB−B断面図をそれぞれ例示している。
Embodiments of the present invention will be described below with reference to the drawings. 1 to 5 are configuration diagrams illustrating the configuration of the susceptor 10 in the present embodiment. Here, FIG. 1 is a plan view of the susceptor 10, FIG.
4A is a rear view, FIG. 4A is a right side view, and FIG.
Respectively illustrates the left side view. FIG. 5A illustrates an AA cross-sectional view of FIG. 1, and FIG. 5B illustrates a BB cross-sectional view of FIG. 1.

【0017】図1から図4に例示するように、サセプタ
10は、例えば、半導体基板を保持する台座部11、台
座部11を支持する脚部12a〜12d、及び脚部12
a〜12dを補強する補強柱部13a〜13dを有して
いる。
As shown in FIGS. 1 to 4, the susceptor 10 includes, for example, a pedestal 11 for holding a semiconductor substrate, legs 12 a to 12 d for supporting the pedestal 11, and a leg 12.
It has reinforcing pillars 13a to 13d for reinforcing a to 12d.

【0018】サセプタ10を構成する材質としては、熱
伝導性が高く、加工しやすい材質であれば、石英、カー
ボン等、特に制限なく使用することができるが、熱伝導
性の高さ、半導体基板処理時におけるガス吸着の少なさ
等の観点から石英がより望ましい。
As a material constituting the susceptor 10, any material having high thermal conductivity and easy to process, such as quartz or carbon, can be used without any particular limitation. Quartz is more desirable from the viewpoint of low gas adsorption during processing.

【0019】図1等に例示するように、台座部11は、
例えば、上面に形成された半導体基板形の溝である半導
体基板収納溝11a〜11f、及び半導体基板収納溝1
1a〜11fの一部に設けられた切り込み部11aa〜
11faを有している。
As exemplified in FIG. 1 and the like, the base 11
For example, semiconductor substrate storage grooves 11a to 11f, which are semiconductor substrate type grooves formed on the upper surface, and semiconductor substrate storage grooves 1
Notches 11aa to 11a to provided in a part of 1a to 11f
11fa.

【0020】上述のように、半導体基板収納溝11a〜
11fは、例えば、半導体基板の形状に形成された溝で
あり、台座部11の上面に複数形成される。具体的に
は、半導体基板収納溝11a〜11fは、例えば、台座
部11の上面に形成された複数の略円筒状の溝であり、
図1の例の場合、6つの半導体基板収納溝11a〜11
fが台座部11の上面に形成される。なお、図1では、
台座部11の上面に6つの半導体基板収納溝11a〜1
1fを設けた構成を例示したが、台座部11の上面に6
つ以上の半導体基板収納溝を設けることとしてもよく、
また、6つ以下(1つのみも含む)の半導体基板収納溝
を設ける構成としてもよい。また、図1の例では、半導
体基板収納溝11a〜11fが2列に配置される構成を
例示したが、半導体基板収納溝11a〜11fを別の配
置で構成することとしてもよい。このような配置例とし
ては、例えば、台座部11上のスペースを有効利用する
ため、半導体基板収納溝11a〜11cの列と、半導体
基板収納溝11d〜11fの列とを相互にずらして配置
する構成が挙げられる。さらに、図1の例では、同一形
状の半導体基板収納溝11a〜11fを複数構成するこ
ととしたが、他の半導体基板収納溝と形状が異なる1つ
以上の半導体基板収納溝を有する構成としてもよい。こ
れにより、形状が異なる半導体基板を同時に処理するこ
とが可能となる。
As described above, the semiconductor substrate storage grooves 11a to 11a
11 f is, for example, a groove formed in the shape of the semiconductor substrate, and a plurality of grooves are formed on the upper surface of the pedestal portion 11. Specifically, the semiconductor substrate storage grooves 11a to 11f are, for example, a plurality of substantially cylindrical grooves formed on the upper surface of the pedestal portion 11,
In the case of the example of FIG. 1, six semiconductor substrate storage grooves 11 a to 11
f is formed on the upper surface of the base 11. In FIG. 1,
Six semiconductor substrate storage grooves 11 a to 11 are provided on the upper surface of pedestal 11.
Although the configuration in which 1f is provided is illustrated, 6
It is good also as providing more than one semiconductor substrate accommodation groove,
Further, a configuration in which six or less (including only one) semiconductor substrate housing grooves are provided may be employed. Further, in the example of FIG. 1, the configuration in which the semiconductor substrate storage grooves 11a to 11f are arranged in two rows is illustrated, but the semiconductor substrate storage grooves 11a to 11f may be configured in another arrangement. As an example of such an arrangement, for example, in order to effectively use the space on the pedestal portion 11, the rows of the semiconductor substrate storage grooves 11a to 11c and the rows of the semiconductor substrate storage grooves 11d to 11f are arranged to be mutually shifted. Configuration. Further, in the example of FIG. 1, a plurality of semiconductor substrate storage grooves 11a to 11f having the same shape are configured, but a configuration having one or more semiconductor substrate storage grooves different in shape from other semiconductor substrate storage grooves may be employed. Good. This makes it possible to simultaneously process semiconductor substrates having different shapes.

【0021】半導体基板収納溝11a〜11fの内径寸
法は、半導体基板収納溝11a〜11fに保持される半
導体基板の外径よりもわずかに大きく形成されることが
望ましい。これは半導体基板収納溝11a〜11fの内
径寸法が小さすぎると、半導体基板収納溝11a〜11
fへの半導体基板装着時における作業効率が悪化し、半
導体基板収納溝11a〜11fの内径寸法が大きすぎる
と、半導体基板収納溝11a〜11f内に装着した半導
体基板の位置が安定せず、また、作業時において半導体
基板収納溝11a〜11f内から半導体基板が飛び出し
てしまう可能性を増大させてしまうからである。具体的
な半導体基板収納溝11a〜11fの内径寸法は、それ
らに保持される半導体基板の外径寸法によって異なる
が、例えば、半導体基板収納溝11a〜11fが、直径
3インチ(約7.6cm)程度の半導体基板を保持する
ものであった場合、半導体基板収納溝11a〜11fの
内径rは、例えば、7.8cm程度が望ましい。また、
半導体基板収納溝11a〜11fの深さは、半導体基板
収納溝11a〜11fに収納された半導体基板が外部に
飛び出さないような深さに構成されることが望ましく、
半導体基板をより確実に保持するため、半導体基板の厚
み寸法よりも深く構成されることが望ましい。具体的な
半導体基板収納溝11a〜11fの深さ寸法は、それら
に保持される半導体基板の寸法によって異なるが、例え
ば、半導体基板収納溝11a〜11fが、直径3インチ
(約7.6cm)、厚さ150μm程度の半導体基板を
保持するものであった場合、半導体基板収納溝11a〜
11fの深さ寸法H1は、例えば、150μm以上に構
成されることが望ましい。
It is desirable that the inner diameters of the semiconductor substrate storage grooves 11a to 11f are formed slightly larger than the outer diameter of the semiconductor substrate held in the semiconductor substrate storage grooves 11a to 11f. This is because if the inner diameters of the semiconductor substrate storage grooves 11a to 11f are too small, the semiconductor substrate storage grooves 11a to 11f
If the work efficiency at the time of mounting the semiconductor substrate on the semiconductor substrate is deteriorated, and the inner diameter of the semiconductor substrate storage grooves 11a to 11f is too large, the position of the semiconductor substrate mounted in the semiconductor substrate storage grooves 11a to 11f is not stable, and This is because the possibility that the semiconductor substrate jumps out of the semiconductor substrate storage grooves 11a to 11f during the operation is increased. The specific inner diameter of the semiconductor substrate storage grooves 11a to 11f varies depending on the outer diameter of the semiconductor substrate held therein. For example, the semiconductor substrate storage grooves 11a to 11f have a diameter of 3 inches (about 7.6 cm). In the case where the semiconductor substrate is held in a degree, the inner diameter r of the semiconductor substrate storage grooves 11a to 11f is preferably, for example, about 7.8 cm. Also,
The depth of the semiconductor substrate storage grooves 11a to 11f is desirably set to a depth such that the semiconductor substrate stored in the semiconductor substrate storage grooves 11a to 11f does not protrude to the outside.
In order to hold the semiconductor substrate more reliably, it is desirable that the semiconductor substrate be configured to be deeper than the thickness of the semiconductor substrate. Specific depth dimensions of the semiconductor substrate storage grooves 11a to 11f vary depending on the dimensions of the semiconductor substrate held therein. For example, the semiconductor substrate storage grooves 11a to 11f have a diameter of 3 inches (about 7.6 cm). When the semiconductor substrate having a thickness of about 150 μm is held, the semiconductor substrate storage grooves 11 a to 11
It is desirable that the depth dimension H1 of 11f is set to, for example, 150 μm or more.

【0022】切り込み部11aa〜11faは、半導体
基板収納溝11a〜11fの一部、例えば、半導体基板
収納溝11a〜11fの縁部分に設けられたさらに深い
溝であり、例えば、半導体基板収納溝11a〜11fに
装着された半導体基板を取り出す際等にピンセット等の
工具を挿入させる部分である。図1の例の場合、切り込
み部11aa〜11faは、台座部11のエッジ部分に
配置されることとなる半導体基板収納溝11a〜11f
の縁部分に1箇所ずつ形成される。また、図1〜図3及
び図5の(b)に例示するように、切り込み部11aa
〜11faは、例えば、略直方体形状に形成されること
が望ましい。また、切り込み部11aa〜11faの寸
法は、ピンセット等の工具を挿入させるに十分な寸法に
形成されることが望ましい。切り込み部11aa〜11
faは、半導体基板の取り出し時等においてピンセット
等の工具を挿入させる部分だからである。具体的な寸法
としては、例えば、台座部11のエッジ部分からの奥行
き寸法Lを5〜30mm程度、半導体基板収納溝11a
〜11fの外周接線方向における横幅Wを3〜10mm
程度、半導体基板収納溝11a〜11fの底面からの深
さ寸法H2を1〜10mm程度に構成することが望まし
い。
The notches 11aa to 11fa are deeper grooves provided at a part of the semiconductor substrate storage grooves 11a to 11f, for example, at the edge portions of the semiconductor substrate storage grooves 11a to 11f. It is a portion for inserting a tool such as tweezers when taking out the semiconductor substrate mounted on the substrates 11f to 11f. In the case of the example of FIG. 1, the cut portions 11 aa to 11 fa are provided at the semiconductor substrate housing grooves 11 a to 11 f to be arranged at the edge portion of the pedestal portion 11.
Are formed one at a time at the edge portion. Further, as illustrated in FIGS. 1 to 3 and FIG.
~ 11fa is desirably formed in, for example, a substantially rectangular parallelepiped shape. Further, it is desirable that the dimensions of the cuts 11aa to 11fa are formed to be large enough to insert a tool such as tweezers. Notches 11aa-11
This is because fa is a portion into which a tool such as tweezers is inserted when the semiconductor substrate is taken out. As specific dimensions, for example, the depth dimension L from the edge portion of the pedestal portion 11 is about 5 to 30 mm, and the semiconductor substrate accommodation groove 11 a
The horizontal width W in the tangential direction of the outer circumference of 1111f is 3 to 10 mm.
It is desirable to configure the depth dimension H2 from the bottom surface of the semiconductor substrate housing grooves 11a to 11f to about 1 to 10 mm.

【0023】図2〜図4に例示するように、脚部12a
〜12dは、例えば、円柱、角柱等の形状に形成された
柱部材であり、台座部11の下部に強固に固着される。
また、補強柱部13a〜13dは、例えば、円柱、角柱
等の形状に形成された柱部材である。補強柱部13a〜
13dは、例えば、その両端が脚部12a〜12dの側
面に固着され、これにより、脚部12a〜12dの台座
部11に対する固着を補強する。
As illustrated in FIGS. 2 to 4, the leg 12a
Reference numerals 12d to 12d denote column members formed in a shape of, for example, a cylinder, a prism, or the like, and are firmly fixed to a lower portion of the pedestal portion 11.
The reinforcing pillars 13a to 13d are pillar members formed in a shape of, for example, a cylinder, a prism, or the like. Reinforcement pillars 13a-
For example, 13d has both ends fixed to the side surfaces of the legs 12a to 12d, thereby reinforcing the fixing of the legs 12a to 12d to the pedestal 11.

【0024】図6は、本形態におけるサセプタ10に半
導体基板を保持させた状態を例示した平面図であり、図
7は、図6におけるC−C断面図である。図6の例で
は、6枚の半導体基板21〜26が、6つの半導体基板
収納溝11a〜11fに1枚ずつ装着されている。ここ
で、前述のように、半導体基板収納溝11a〜11fの
内径を半導体基板21〜26の外径よりもわずかに大き
く形成し、半導体基板収納溝11a〜11fの深さを半
導体基板収納溝11a〜11fに収納された半導体基板
21〜26が外部に飛び出さないような深さに形成する
ことにより、後述するサセプタ10の処理装置内への収
納時等において、半導体基板21〜26がサセプタ10
からの落下することを防止することができる。
FIG. 6 is a plan view illustrating a state in which a semiconductor substrate is held by the susceptor 10 in the present embodiment, and FIG. 7 is a cross-sectional view taken along the line CC in FIG. In the example of FIG. 6, six semiconductor substrates 21 to 26 are mounted one by one in the six semiconductor substrate storage grooves 11a to 11f. Here, as described above, the inner diameters of the semiconductor substrate storage grooves 11a to 11f are formed slightly larger than the outer diameters of the semiconductor substrates 21 to 26, and the depths of the semiconductor substrate storage grooves 11a to 11f are set to the semiconductor substrate storage grooves 11a. 11f is formed such that the semiconductor substrates 21 to 26 accommodated in the susceptor 10 are not protruded to the outside so that the semiconductor substrates 21 to 26 can be attached to the susceptor 10 when the susceptor 10 described later is accommodated in a processing apparatus.
Can be prevented from falling.

【0025】図7に例示するように、半導体基板23、
26は、例えば、半導体基板収納溝11c、11fに収
納されることとなるが、この際、切り込み部11ca、
11faの上部に配置されるエッジ部23a、26a
は、切り込み部11ca、11fa底面から所定の空間
を空けて配置されることとなる。これにより、この空間
にピンセット等の一端を挿入することが可能となり、こ
の空間に挟み込まれたピンセット等の一端と、半導体基
板23、26の上部に配置されることとなるピンセット
等の別の一端とで半導体基板23、26を挟み込むこと
により、半導体基板収納溝11c、11fに収納された
半導体基板23、26の取り出し等を容易に行うことが
可能となる。これは、その他の半導体基板収納溝11
a、11b、11d、11eに収納される半導体基板2
1、22、24、25についても同様である。
As illustrated in FIG. 7, the semiconductor substrate 23,
26 are housed in, for example, the semiconductor substrate housing grooves 11c and 11f.
Edge portions 23a and 26a arranged on the upper part of 11fa
Are arranged at a predetermined space from the bottom surfaces of the cut portions 11ca and 11fa. This allows one end of tweezers or the like to be inserted into this space, and one end of tweezers or the like sandwiched in this space and another end of tweezers or the like to be disposed above the semiconductor substrates 23 and 26. By sandwiching the semiconductor substrates 23 and 26 between the semiconductor substrates 23 and 26, the semiconductor substrates 23 and 26 housed in the semiconductor substrate housing grooves 11c and 11f can be easily taken out. This is because other semiconductor substrate storage grooves 11
Semiconductor substrate 2 housed in a, 11b, 11d, 11e
The same applies to 1, 22, 24, and 25.

【0026】図8は、上述のように半導体基板を保持し
たサセプタ10をアッシング装置30に収納する様子を
例示した概念図である。アッシング装置30は、例え
ば、前述したリソグラフィ・エッチング工程のパターン
形成において使用した感光性有機レジスト等の残存有機
物を半導体基板から除去するアッシング処理を行う装置
であり、例えば、アッシング処理を行う半導体基板が収
納される石英チャンバ31、半導体基板を保持したサセ
プタ10が配置されるトレー32、及び石英チャンバ3
1と外部とを気密を保った状態で遮断する装置前扉33
を有している。
FIG. 8 is a conceptual diagram illustrating a state in which the susceptor 10 holding the semiconductor substrate is accommodated in the ashing device 30 as described above. The ashing device 30 is, for example, a device that performs an ashing process for removing a residual organic substance such as a photosensitive organic resist used in the pattern formation in the lithography / etching process from the semiconductor substrate. A quartz chamber 31 to be housed, a tray 32 on which a susceptor 10 holding a semiconductor substrate is arranged, and a quartz chamber 3
Front door 33 for shutting off the airtightness between 1 and the outside
have.

【0027】ここでのアッシング処理は、例えば、ま
ず、半導体基板を保持したサセプタ10をトレー32上
に配置する。そして、そのまま、トレー32及び装置前
扉33を図8に示すD方向に移動させ、装置前扉33に
よって石英チャンバ31内の外部との気密を保った状態
で、半導体基板を保持したサセプタ10を石英チャンバ
31内に配置する。次に、例えば、石英チャンバ31内
を所定の真空度まで真空にし、その後、石英チャンバ3
1内に酸素を注入する。石英チャンバ31内に注入され
た酸素は、例えば、図示していない電極を用いた放電に
よってプラズマ分解され、これによって発生した活性な
酸素原子及びオゾンにより半導体基板上の残存有機物の
除去を行う。
In the ashing process, for example, first, the susceptor 10 holding the semiconductor substrate is placed on the tray 32. Then, the tray 32 and the apparatus front door 33 are moved in the direction D shown in FIG. 8, and the susceptor 10 holding the semiconductor substrate is held in a state where the apparatus front door 33 keeps airtight with the outside in the quartz chamber 31. It is arranged in the quartz chamber 31. Next, for example, the inside of the quartz chamber 31 is evacuated to a predetermined degree of vacuum.
Inject oxygen into 1. Oxygen injected into the quartz chamber 31 is plasma-decomposed by, for example, discharge using an electrode (not shown), and active oxygen atoms and ozone generated thereby remove residual organic substances on the semiconductor substrate.

【0028】このように、本形態では、半導体基板形の
溝である半導体基板収納溝11a〜11fをサセプタ1
0の上面に形成することとしたため、この半導体基板収
納溝11a〜11fによって半導体基板を保持すること
により、処理装置内への収納時等における半導体基板の
落下を防止することが可能となる。
As described above, in the present embodiment, the semiconductor substrate accommodating grooves 11a to 11f, which are semiconductor substrate-shaped grooves, are
Since the semiconductor substrate is formed on the upper surface of the semiconductor device, the semiconductor substrate is held by the semiconductor substrate storage grooves 11a to 11f, so that the semiconductor substrate can be prevented from dropping when it is stored in a processing apparatus.

【0029】また、本形態では、半導体基板形の溝であ
る半導体基板収納溝11a〜11fによって半導体基板
を直接保持することとし、半導体基板の保持に石英皿等
を用いないこととしたため、サセプタ10に高密度で半
導体基板を配置することが可能となり、半導体基板のバ
ッチ処理枚数を増加させ、処理効率の向上を図ることが
可能となる。
In the present embodiment, the semiconductor substrate is directly held by the semiconductor substrate storage grooves 11a to 11f, which are grooves of a semiconductor substrate type, and a quartz plate or the like is not used for holding the semiconductor substrate. It is possible to arrange semiconductor substrates at a high density, to increase the number of batch processed semiconductor substrates, and to improve the processing efficiency.

【0030】なお、本発明は、上述の実施の形態に限定
されるものではない。例えば、本形態では、アッシング
処理時に半導体基板を保持するサセプタを中心に説明し
たが、酸化膜・窒化膜堆積工程等その他の製造工程にお
いて使用するサセプタに対して本発明を適用することと
してもよい。
The present invention is not limited to the above embodiment. For example, in this embodiment, the susceptor that holds the semiconductor substrate during the ashing process has been mainly described, but the present invention may be applied to a susceptor used in other manufacturing processes such as an oxide film / nitride film deposition process. .

【0031】[0031]

【発明の効果】以上説明したように本発明では、半導体
基板形の溝である半導体基板収納溝をサセプタの上面に
形成することとしたため、この半導体基板収納溝によっ
て半導体基板を保持することにより、処理装置内への収
納時等における半導体基板の落下を防止することが可能
となる。
As described above, in the present invention, the semiconductor substrate accommodating groove, which is a groove of a semiconductor substrate type, is formed on the upper surface of the susceptor, so that the semiconductor substrate is held by the semiconductor substrate accommodating groove. It is possible to prevent the semiconductor substrate from dropping when it is stored in the processing apparatus.

【0032】また、半導体基板形の溝である半導体基板
収納溝によって半導体基板を直接保持することとし、半
導体基板の保持に石英皿等を用いないこととしたため、
サセプタに高密度で半導体基板を配置することが可能と
なり、半導体基板のバッチ処理枚数を増加させ、処理効
率の向上を図ることが可能となる。
Further, the semiconductor substrate is directly held by the semiconductor substrate receiving groove, which is a groove of a semiconductor substrate type, and a quartz plate or the like is not used for holding the semiconductor substrate.
The semiconductor substrates can be arranged at a high density on the susceptor, so that the number of batch processed semiconductor substrates can be increased and the processing efficiency can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本形態におけるサセプタの平面図を例示した図
である。
FIG. 1 is a diagram illustrating a plan view of a susceptor according to an embodiment.

【図2】本形態におけるサセプタの正面図を例示した図
である。
FIG. 2 is a diagram exemplifying a front view of a susceptor in the present embodiment.

【図3】本形態におけるサセプタの背面図を例示した図
である
FIG. 3 is a diagram exemplifying a rear view of a susceptor in the embodiment.

【図4】(a)は、本形態におけるサセプタの右側面図
を、(b)は左側面図をそれぞれ例示した図である。
4A is a diagram illustrating a right side view of a susceptor in the present embodiment, and FIG. 4B is a diagram illustrating a left side view thereof.

【図5】(a)は、図1のA−A断面図を、(b)は、
図1のB−B断面図をそれぞれ例示した図である。
5A is a cross-sectional view taken along the line AA in FIG. 1, and FIG.
It is the figure which illustrated the BB sectional view of FIG. 1 each.

【図6】本形態におけるサセプタに半導体基板を保持さ
せた状態を例示した平面図である。
FIG. 6 is a plan view illustrating a state where a semiconductor substrate is held by a susceptor according to the present embodiment;

【図7】図6におけるC−C断面図である。FIG. 7 is a sectional view taken along the line CC in FIG. 6;

【図8】半導体基板を保持したサセプタをアッシング装
置に収納する様子を例示した概念図である。
FIG. 8 is a conceptual diagram illustrating a state in which a susceptor holding a semiconductor substrate is housed in an ashing device.

【図9】(a)は、従来構成におけるサセプタの平面図
を、(b)は、その正面図を、(c)は、その右側面図
をそれぞれ例示している。
9A illustrates a plan view of a susceptor in a conventional configuration, FIG. 9B illustrates a front view thereof, and FIG. 9C illustrates a right side view thereof.

【図10】(a)は、石英皿の平面図を、(b)は、
(a)におけるE−E断面図をそれぞれ例示している。
また、(c)は、半導体基板を載せた石英皿をサセプタ
の台座部に配置した様子を例示した平面図である。
10A is a plan view of a quartz dish, and FIG.
FIG. 2A illustrates an EE cross-sectional view in FIG.
(C) is a plan view illustrating a state in which a quartz dish on which a semiconductor substrate is placed is arranged on a pedestal portion of a susceptor.

【符号の説明】[Explanation of symbols]

10、100…サセプタ、11…台座部、11a〜11
f…半導体基板収納溝、11aa〜11fa…切り込み
部、21〜26、130〜132…半導体基板、30…
アッシング装置、31…石英チャンバ、32…トレー、
33…装置前扉
10, 100: susceptor, 11: pedestal, 11a to 11
f ... Semiconductor substrate accommodation groove, 11aa-11fa ... Cut, 21-26, 130-132 ... Semiconductor substrate, 30 ...
Ashing device, 31 ... quartz chamber, 32 ... tray,
33 ... front door

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 半導体装置の製造時に半導体基板を保持
するサセプタにおいて、 上面に形成された前記半導体基板形の溝である半導体基
板収納溝と、 前記半導体基板収納溝の一部に設けられた切り込み部
と、 を有することを特徴とするサセプタ。
1. A susceptor for holding a semiconductor substrate at the time of manufacturing a semiconductor device, comprising: a semiconductor substrate storage groove formed on an upper surface, the semiconductor substrate storage groove; and a notch provided in a part of the semiconductor substrate storage groove. A susceptor, comprising: a part;
【請求項2】 石英によって構成されることを特徴とす
る請求項1記載のサセプタ。
2. The susceptor according to claim 1, wherein the susceptor is made of quartz.
【請求項3】 6つ以上の前記半導体基板収納溝を有す
ることを特徴とする請求項1記載のサセプタ。
3. The susceptor according to claim 1, wherein the susceptor has six or more grooves for accommodating the semiconductor substrate.
JP2001028245A 2001-02-05 2001-02-05 Susceptor Expired - Fee Related JP4507414B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001028245A JP4507414B2 (en) 2001-02-05 2001-02-05 Susceptor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001028245A JP4507414B2 (en) 2001-02-05 2001-02-05 Susceptor

Publications (2)

Publication Number Publication Date
JP2002231795A true JP2002231795A (en) 2002-08-16
JP4507414B2 JP4507414B2 (en) 2010-07-21

Family

ID=18892776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001028245A Expired - Fee Related JP4507414B2 (en) 2001-02-05 2001-02-05 Susceptor

Country Status (1)

Country Link
JP (1) JP4507414B2 (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51150063U (en) * 1975-05-26 1976-12-01
JPS55121648A (en) * 1979-03-14 1980-09-18 Pioneer Electronic Corp Cvd device
JPS6336048U (en) * 1986-08-26 1988-03-08
JPH02140852U (en) * 1989-04-25 1990-11-26
JPH06204330A (en) * 1993-01-06 1994-07-22 Canon Inc Wafer transferring cassette and semiconductor processing device
JPH0736441U (en) * 1993-12-08 1995-07-04 日新電機株式会社 Thin film vapor deposition equipment
JPH08288363A (en) * 1995-04-14 1996-11-01 Kokusai Electric Co Ltd Transferring apparatus
JPH10289878A (en) * 1997-04-11 1998-10-27 Nippon Steel Corp Susceptor for vertical organometallic chemical vapor deposition reactor

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51150063U (en) * 1975-05-26 1976-12-01
JPS55121648A (en) * 1979-03-14 1980-09-18 Pioneer Electronic Corp Cvd device
JPS6336048U (en) * 1986-08-26 1988-03-08
JPH02140852U (en) * 1989-04-25 1990-11-26
JPH06204330A (en) * 1993-01-06 1994-07-22 Canon Inc Wafer transferring cassette and semiconductor processing device
JPH0736441U (en) * 1993-12-08 1995-07-04 日新電機株式会社 Thin film vapor deposition equipment
JPH08288363A (en) * 1995-04-14 1996-11-01 Kokusai Electric Co Ltd Transferring apparatus
JPH10289878A (en) * 1997-04-11 1998-10-27 Nippon Steel Corp Susceptor for vertical organometallic chemical vapor deposition reactor

Also Published As

Publication number Publication date
JP4507414B2 (en) 2010-07-21

Similar Documents

Publication Publication Date Title
JP5454575B2 (en) Plasma processing apparatus and gas supply mechanism for plasma processing apparatus
US8771539B2 (en) Remotely-excited fluorine and water vapor etch
US9390937B2 (en) Silicon-carbon-nitride selective etch
KR200454710Y1 (en) Showerhead electrode
KR102629835B1 (en) Substrate processing apparatus
JP6656082B2 (en) Oxide film removing method and removing device, and contact forming method and contact forming system
TWI521629B (en) Film forming method, manufacturing method of semiconductor device using the same, film forming apparatus, and semiconductor device
KR20100035177A (en) Systems for plasma enhanced chemical vapor deposition and bevel edge etching
KR20010039859A (en) Cleaning contact with successive fluorine and hydrogen plasmas
KR20140012727A (en) Methods and apparatus for conformal doping
KR20010049274A (en) Reactive plasma etch cleaning of high aspect ratio openings
KR102192281B1 (en) Method for high aspect ratio photoresist removal in pure reducing plasma
TW201028804A (en) Substrate processing method
US20140051255A1 (en) Copper discoloration prevention following bevel etch process
KR20130092574A (en) Method of removing contaminants and native oxides from a substrate surface
KR20150048134A (en) Plasma processing method and plasma processing device
KR20120102707A (en) Methodology for cleaning of surface metal contamination from an upper electrode used in a plasma chamber
KR20120095812A (en) Substrate processing method and storage medium
JP2002231795A (en) Susceptor
JPS6210687B2 (en)
JPH07211658A (en) Wafer carrier
KR20070060251A (en) Wafer manufaturing method and wafer manufaturing apparatus
KR20080033561A (en) Method of doping a substrate
KR102670160B1 (en) Apparatus for Processing Substrate
JP2015041724A (en) Semiconductor device manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100426

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees