JP2002231532A - Laminated composite device - Google Patents

Laminated composite device

Info

Publication number
JP2002231532A
JP2002231532A JP2001027828A JP2001027828A JP2002231532A JP 2002231532 A JP2002231532 A JP 2002231532A JP 2001027828 A JP2001027828 A JP 2001027828A JP 2001027828 A JP2001027828 A JP 2001027828A JP 2002231532 A JP2002231532 A JP 2002231532A
Authority
JP
Japan
Prior art keywords
circuit element
pattern
patterns
composite device
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001027828A
Other languages
Japanese (ja)
Other versions
JP4183391B2 (en
Inventor
Kazuya Futaki
一也 二木
Takayuki Mori
孝幸 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electronic Components Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electronic Components Co Ltd, Sanyo Electric Co Ltd filed Critical Sanyo Electronic Components Co Ltd
Priority to JP2001027828A priority Critical patent/JP4183391B2/en
Publication of JP2002231532A publication Critical patent/JP2002231532A/en
Application granted granted Critical
Publication of JP4183391B2 publication Critical patent/JP4183391B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To realize the downsizing of a laminated composite device in which respective circuit element layers form one or a plurality of circuit element patterns on the surface of a base layer, and a plurality of circuit element patterns in a plurality of circuit element layers are connected with each other to constitute an electronic circuit for demonstrating a specific function. SOLUTION: In this laminated composite device, an earth electrode 40 is formed on the surface of one dielectric sheet 10 at an intermediate position excluding two dielectric sheets 10 and 10 on both ends, and all inductor patterns 29 are formed in circuit element substrates 1 above the earth electrode 40, and then all capacitor patterns 26 are formed in the circuit element substrates 1 under the earth electrode 40. Therefore, the inductor patterns 29 and the capacitor patterns 26 hardly interfere with each other, and the inductor pattern 29 is made smaller in length than heretofore, resulting in making the laminated composite device compact in size.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、携帯電話機等の電
子機器に装備される各種電子回路を構成するための積層
型複合デバイスに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer composite device for forming various electronic circuits provided in electronic equipment such as a portable telephone.

【0002】[0002]

【従来の技術】携帯電話機には、図4に示す如くインダ
クタやコンデンサ等の複数の回路素子から構成されるフ
ロントエンドモジュール(5)が装備されているが、近年
の携帯電話機における小型化の要求に応じて、フロント
エンドモジュール(5)を構成する複数の回路素子を、図
5に示す如き1チップの積層型複合デバイス(90)に集積
化して、メイン基板上に配置することが行なわれてい
る。
2. Description of the Related Art As shown in FIG. 4, a portable telephone is equipped with a front-end module (5) composed of a plurality of circuit elements such as inductors and capacitors. Accordingly, a plurality of circuit elements constituting the front-end module (5) are integrated into a one-chip laminated composite device (90) as shown in FIG. 5 and arranged on a main substrate. I have.

【0003】積層型複合デバイス(90)は、複数枚の回路
素子基板(1)を積層して構成されており、各回路素子基
板(1)には、セラミック製の誘電体シート(10)の表面に
形成されたインダクタ素子を構成するインダクタパター
ン(29)(以下、Lパターンという)やコンデンサ素子を構
成するコンデンサパターン(26)(以下、Cパターンとい
う)等の複数の回路素子パターンが形成されている(特許
第3048592号、特許第3067612号等)。そして、これらの
回路素子パターンは、図7の如く同一回路素子基板(1)
に形成された導体パターン(22)や、誘電体シート(10)の
貫通孔(35)に銀等の導電材を充填してなる導電路(以
下、ヴィアホールという)(30)を介して、互いに電気的
に接続されている。
A multilayer composite device (90) is formed by laminating a plurality of circuit element substrates (1), and each circuit element substrate (1) has a dielectric sheet (10) made of ceramic. A plurality of circuit element patterns such as an inductor pattern (29) (hereinafter, referred to as an L pattern) constituting an inductor element formed on the surface and a capacitor pattern (26) (hereinafter, referred to as a C pattern) constituting a capacitor element are formed. (Patent No. 3048592, Patent No. 3067612, etc.). These circuit element patterns are connected to the same circuit element substrate (1) as shown in FIG.
Through a conductive path (hereinafter, referred to as a via hole) (30) formed by filling a conductive material such as silver into the through hole (35) of the dielectric sheet (10) or the conductive pattern (22) formed on the They are electrically connected to each other.

【0004】誘電体シート(10)の表面に形成されたLパ
ターン(29)は、図6の如く渦巻状に形成されており、あ
る1つの誘電体シート(10)の表面に形成されたLパター
ン(29)の一端(20a)を、例えば上層の回路素子基板(図示
省略)と接続して、該Lパターン(29)に電流を供給する
場合、上層の回路素子基板には、該Lパターン(29)の一
端(20a)と接触するヴィアホール(図示省略)を形成す
る。又、該回路素子基板(1)のLパターン(29)の渦巻き
中心に対応させて、ヴィアホール(30)を形成し、該ヴィ
アホール(30)によってLパターン(29)を下層の回路素子
基板(図示省略)と接続する。これによって、インダクタ
素子が構成される。Cパターン(26)は、図7の如く平面
電極(21)から形成されており、該平面電極(21)の端縁か
ら導体パターン(22)が伸びている。そして、図8に示す
様に、互いに重なる2層の誘電体シート(10)(10)の表面
に形成されている一対のCパターン(26)(26)によってコ
ンデンサ素子が構成され、該コンデンサ素子のキャパシ
タンスの大きさは、一対の平面電極の対向面の面積によ
って決定される。
The L pattern (29) formed on the surface of the dielectric sheet (10) is spirally formed as shown in FIG. 6, and the L pattern (29) formed on the surface of a certain dielectric sheet (10). When one end (20a) of the pattern (29) is connected to, for example, an upper circuit element substrate (not shown) to supply a current to the L pattern (29), the upper circuit element substrate has the L pattern A via hole (not shown) that contacts one end (20a) of (29) is formed. Also, a via hole (30) is formed corresponding to the center of the spiral of the L pattern (29) of the circuit element substrate (1), and the L pattern (29) is lowered by the via hole (30). (Not shown). Thereby, an inductor element is formed. The C pattern (26) is formed from a flat electrode (21) as shown in FIG. 7, and a conductor pattern (22) extends from an edge of the flat electrode (21). As shown in FIG. 8, a capacitor element is constituted by a pair of C patterns (26) and (26) formed on the surfaces of two layers of dielectric sheets (10) and (10) overlapping each other. Is determined by the area of the opposing surfaces of the pair of planar electrodes.

【0005】更に積層型複合デバイス(90)においては、
図5の如く、最上層の回路素子基板(1)の表面に、ダイ
オードや抵抗等の回路素子パターンとすることが困難な
電子部品(70)(71)(72)が実装される。又、適当な階層
(例えば最下層)の回路素子基板(1)には、各回路素子パ
ターンを接地するためのアース電極(40)が形成される。
Further, in the laminated composite device (90),
As shown in FIG. 5, electronic components (70) (71) (72), which are difficult to form a circuit element pattern such as a diode and a resistor, are mounted on the surface of the uppermost circuit element substrate (1). Also, appropriate hierarchy
A ground electrode (40) for grounding each circuit element pattern is formed on the circuit element substrate (1) (for example, the lowermost layer).

【0006】フロントエンドモジュールを構成すべき積
層型複合デバイスは、次の様にして設計される。先ず、
フロントエンドモジュールとして必要な機能を実現する
ための電子回路が設計され、その電子回路を構成してい
るインダクタやコンデンサ等の複数の回路素子につい
て、それぞれの形状(寸法、パターン長、面積等)が決定
される。そして、該形状に基づいて、積層型複合デバイ
スを構成すべき回路素子基板の積層数や、誘電体シート
のサイズが決定され、その誘電体シートの表面に必要な
回路素子が配置される。続いて、積層型複合デバイスと
しての特性値が予測され、フロントエンドモジュールと
して所定の機能が得られる様に、各回路素子の形状が修
正される。
[0006] A multilayer composite device to constitute a front-end module is designed as follows. First,
An electronic circuit is designed to realize the functions required as a front-end module, and the shape (dimensions, pattern length, area, etc.) of multiple circuit elements such as inductors and capacitors that make up the electronic circuit are It is determined. Then, based on the shape, the number of stacked circuit element substrates to form the multilayer composite device and the size of the dielectric sheet are determined, and necessary circuit elements are arranged on the surface of the dielectric sheet. Subsequently, the characteristic value of the multilayer composite device is predicted, and the shape of each circuit element is modified so that a predetermined function can be obtained as a front-end module.

【0007】上述の設計が完了すると、その設計に基づ
き、次の工程を経て積層型複合デバイスが製造される。
先ず、バインダーを含有するセラミック製の誘電体シー
ト(以下、グリーンシートという)を必要枚数作製し、各
グリーンシートに対し、上述の設計によって決定された
各回路素子パターンの配置に基づいて、貫通孔を開設す
る。次に、各グリーンシートの表面に、必要な回路素子
パターンを銀等の導電材を用いて印刷すると共に、貫通
孔には銀等の導電材を充填し、ヴィアホールを形成す
る。この様にして作製された複数枚のグリーンシートを
積層し、プレス加工を施すことによって、これらのグリ
ーンシートを互いに密着させる。次に、積層されたグリ
ーンシートに焼結処理を施すことによって、グリーンシ
ート中のバインダーを除去し、一体の基板ブロックを得
る。その後、基板ブロックをチップ毎に分断し、各チッ
プの最上層の回路素子基板に必要な電子部品を実装す
る。最後に、各チップをケーシング内に収容して、積層
型複合デバイスを完成する。
When the above-described design is completed, a multilayer composite device is manufactured through the following steps based on the design.
First, a required number of dielectric sheets made of ceramic containing a binder (hereinafter, referred to as green sheets) are produced, and for each green sheet, a through hole is formed based on the arrangement of each circuit element pattern determined by the above-described design. Is established. Next, a required circuit element pattern is printed on the surface of each green sheet using a conductive material such as silver, and the through holes are filled with a conductive material such as silver to form via holes. By laminating a plurality of green sheets produced in this way and performing press working, these green sheets are brought into close contact with each other. Next, by subjecting the laminated green sheets to a sintering process, the binder in the green sheets is removed to obtain an integrated substrate block. Thereafter, the substrate block is divided into chips, and necessary electronic components are mounted on the uppermost circuit element substrate of each chip. Finally, each chip is housed in a casing to complete a laminated composite device.

【0008】[0008]

【発明が解決しようとする課題】ところで、近年の携帯
電話機に対する更なる小型化の要求に伴って、積層型複
合デバイスに対する集積度の向上及び小型化の要求が益
々厳しくなっている。そこで従来は、1枚の回路素子基
板に出来るだけ数多くの回路素子パターンを配置する等
の対策が講じられているが、隣接する回路素子パターン
の間隔(リードピッチ)の狭小化には限度があるため、積
層型複合デバイスの小型化が限界に達していた。この様
な状況において、本発明は、積層型複合デバイスを更に
小型化することを目的とする。
By the way, with the recent demand for further miniaturization of portable telephones, the demand for improvement in the degree of integration and miniaturization of stacked composite devices has become more and more severe. Therefore, conventionally, measures such as arranging as many circuit element patterns as possible on one circuit element substrate have been taken, but there is a limit to narrowing the interval (lead pitch) between adjacent circuit element patterns. Therefore, miniaturization of the multilayer composite device has reached its limit. In such a situation, an object of the present invention is to further reduce the size of the multilayer composite device.

【0009】[0009]

【課題を解決する為の手段】上記目的を達成するべく、
本発明者らは鋭意研究を重ねた結果、例えば図8に示す
従来の積層型複合デバイス(90)においては、図8中にそ
れぞれL1とL2、L4とL5、L8とL9で示す様
に、互いに重なり合う一組の回路素子基板(1)(1)に形
成されているLパターン(29)とCパターン(26)が同軸上
に配置される場合があり、この場合、Lパターン(29)と
Cパターン(26)が対向して、対向面がコンデンサ素子と
して機能し、相対的にLパターン(29)のインダクタンス
が小さくなることを明らかにした。これによって、Lパ
ターン(29)が所期のインダクタンスを発揮することが出
来ず、所期のインダクタンスを得るためにはLパターン
(29)の回路長を設計値よりも長く形成する必要が生じ、
この結果、Lパターン(29)の占有面積が大きくなって、
積層型複合デバイス(90)の小型化を阻んでいたのであ
る。
In order to achieve the above object,
As a result of intensive studies, the present inventors have found that, for example, in the conventional laminated composite device (90) shown in FIG. 8, as shown by L1 and L2, L4 and L5, and L8 and L9 in FIG. An L pattern (29) and a C pattern (26) formed on a pair of circuit element substrates (1) and (1) overlapping each other may be arranged coaxially. In this case, the L pattern (29) It has been clarified that the C pattern (26) opposes, the opposing surface functions as a capacitor element, and the inductance of the L pattern (29) becomes relatively small. As a result, the L pattern (29) cannot exhibit the desired inductance.
It is necessary to form the circuit length of (29) longer than the design value,
As a result, the area occupied by the L pattern (29) increases,
This prevented the miniaturization of the stacked composite device (90).

【0010】そこで本発明は、複数枚の回路素子基板に
形成されているLパターンとCパターンの相互干渉をな
くすことによって、各Lパターンが所期のインダクタン
スを発揮する積層型複合デバイスを提供し、これによっ
て積層型複合デバイスの小型化を図るものである。
Accordingly, the present invention provides a multilayer composite device in which each L pattern exhibits a desired inductance by eliminating mutual interference between the L pattern and the C pattern formed on a plurality of circuit element substrates. Thus, the size of the multilayer composite device is reduced.

【0011】本発明の積層型複合デバイスは、複数の回
路素子層を積層して構成される積層型複合デバイスであ
って、各回路素子層は、ベース層の表面に、1或いは複
数の回路素子パターンを形成してなり、複数の回路素子
層に形成された複数の回路素子パターンが互いに接続さ
れて、所定の機能を発揮すべき電子回路を構成してい
る。両端の2つのベース層を除く中間の複数のベース層
の内、1つのベース層の表面にはアース電極が形成され
ており、該アース電極が形成されたベース層の両側には
それぞれ、複数の回路素子層からなる回路素子層群が形
成され、一方の回路素子層群に前記複数の回路素子パタ
ーンに含まれる全てのLパターンが配置され、他方の回
路素子層群に前記複数の回路素子パターンに含まれる全
てのCパターンが配置されている。尚、ベース層として
は誘電体層を採用することが出来る。
The laminated composite device of the present invention is a laminated composite device constituted by laminating a plurality of circuit element layers, wherein each circuit element layer has one or more circuit element layers on a surface of a base layer. A pattern is formed, and a plurality of circuit element patterns formed on a plurality of circuit element layers are connected to each other to form an electronic circuit that should exhibit a predetermined function. Among a plurality of intermediate base layers excluding the two base layers at both ends, a ground electrode is formed on the surface of one base layer, and a plurality of ground electrodes are provided on both sides of the base layer on which the ground electrode is formed. A circuit element layer group consisting of circuit element layers is formed, all the L patterns included in the plurality of circuit element patterns are arranged in one circuit element layer group, and the plurality of circuit element patterns are arranged in the other circuit element layer group. Are arranged. Note that a dielectric layer can be used as the base layer.

【0012】上記本発明の積層型複合デバイスにおいて
は、前記一方の回路素子層群に配置されているLパター
ンと、前記他方の回路素子層群に配置されているCパタ
ーンとが互いに対向して配置されたとしても、両パター
ン間にはアース電極が介在しているので、両パターンが
コンデンサ素子として機能することはない。従って、L
パターンには所期の大きさのインダクタンスを得ること
が出来る。その結果、LパターンとCパターンの相互干
渉によってインダクタンスが低下していた従来の積層型
複合デバイスに比べて、Lパターンのパターン長は短く
て済む。
In the multilayer composite device of the present invention, the L pattern arranged in the one circuit element layer group and the C pattern arranged in the other circuit element layer group face each other. Even if they are arranged, both patterns do not function as capacitor elements because the ground electrode is interposed between the two patterns. Therefore, L
The desired magnitude of inductance can be obtained in the pattern. As a result, the pattern length of the L pattern can be shorter than that of the conventional multilayer composite device in which the inductance is reduced due to the mutual interference between the L pattern and the C pattern.

【0013】具体的構成において、前記一方の回路素子
層群が実装基板から離間すると共に、前記他方の回路素
子層群が実装基板に接近した姿勢で、実装基板上に実装
されている。該具体的構成によれば、前記一方の回路素
子層群に配置されたLパターンは、実装基板に形成され
ているアース電極と前記ベース層に形成されたアース電
極の両方から最も離れた配置に出来る。従って、Lパタ
ーンがアース電極と対向面を形成することによるコンデ
ンサ素子の機能を抑制することが出来、これによってL
パターンには所期のインダクタンスを得ることが出来
る。
[0013] In a specific configuration, the one circuit element layer group is mounted on the mounting board while being spaced apart from the mounting board, and the other circuit element layer group is positioned close to the mounting board. According to the specific configuration, the L pattern arranged in the one circuit element layer group is arranged at a position farthest from both the ground electrode formed on the mounting substrate and the ground electrode formed on the base layer. I can do it. Therefore, it is possible to suppress the function of the capacitor element due to the L pattern forming the surface facing the ground electrode.
The desired inductance can be obtained for the pattern.

【0014】[0014]

【発明の効果】本発明に係る積層型複合デバイスによれ
ば、従来よりもLパターンのパターン長が短くなるの
で、回路素子基板上のLパターンの占有面積が小さくな
って、積層型複合デバイスの小型化を図ることが可能と
なる。
According to the multilayer composite device of the present invention, the pattern length of the L pattern is shorter than in the prior art, so that the area occupied by the L pattern on the circuit element substrate is reduced. It is possible to reduce the size.

【0015】[0015]

【発明の実施の形態】以下、本発明をデュアルバンド携
帯電話機のフロントエンドモジュールに実施した例につ
き、図面に沿って具体的に説明する。本発明に係るデュ
アルバンド携帯電話機は、異なる2つの周波数帯域(例
えば900MHz帯域と1900MHz帯域)の切換え
受信が可能であって、図4に示す如き回路構成のフロン
トエンドモジュール(5)を具えている。即ち、アンテナ
(51)によって受信された信号は、ダイプレクサ(61)を経
て周波数帯域毎に振り分けられ、周波数帯域毎の送受切
換えスイッチ回路(62)(64)を経て受信端子(53)(56)から
後段回路へ出力される。又、送信時に、周波数帯域毎の
送信端子(52)(55)に供給された送信信号は、周波数帯域
毎にローパスフィルター(63)(65)を経て高調波成分を除
去された後、送受信切換えスイッチ回路(62)(64)及びダ
イプレクサ(61)を経て、アンテナ(51)から送信される。
尚、送受信切換えスイッチ回路(62)(64)の切換えは、コ
ントロール端子(54)(57)に供給される制御信号によって
制御される。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment in which the present invention is applied to a front-end module of a dual-band portable telephone will be specifically described with reference to the drawings. The dual-band mobile phone according to the present invention is capable of switching and receiving two different frequency bands (for example, a 900 MHz band and a 1900 MHz band) and includes a front end module (5) having a circuit configuration as shown in FIG. . That is, the antenna
The signal received by (51) is distributed to each frequency band through a diplexer (61), and is transmitted from a reception terminal (53) (56) to a subsequent circuit through a transmission / reception switch circuit (62) (64) for each frequency band. Output to Further, at the time of transmission, the transmission signal supplied to the transmission terminals (52) (55) for each frequency band is subjected to a low-pass filter (63) (65) for each frequency band, after which the harmonic components are removed, and then the transmission and reception are switched. The signal is transmitted from the antenna (51) via the switch circuits (62) (64) and the diplexer (61).
The switching of the transmission / reception changeover switch circuits (62) and (64) is controlled by control signals supplied to the control terminals (54) and (57).

【0016】図1に示す如く、本発明の積層型複合デバ
イス(9)は、複数枚(例えば15枚)の回路素子基板(1)
を積層して構成されており、各回路素子基板(1)は、セ
ラミック製の誘電体シート(10)を具え、該誘電体シート
(10)の表面に、銀を用いた印刷により形成されたCパタ
ーン(26)やLパターン(29)等の複数の回路素子パターン
が配置されている。そして、アース電極(40)は、両端の
2枚の誘電体シート(10a)(10b)を除く複数の誘電体シー
ト(10)の内、中間の1枚の誘電体シート(10)の表面に形
成されている。そして、これら複数の回路素子パターン
は、同一回路素子基板上に形成された帯状の導体パター
ン(図示省略)や、誘電体シート(10)の貫通孔に銀を充填
してなるヴィアホール(30)を介して、互いに電気的に接
続されている。
As shown in FIG. 1, a multilayer composite device (9) of the present invention comprises a plurality of (for example, 15) circuit element substrates (1).
Each circuit element substrate (1) includes a ceramic dielectric sheet (10),
A plurality of circuit element patterns such as a C pattern (26) and an L pattern (29) formed by printing using silver are arranged on the surface of (10). The ground electrode (40) is provided on the surface of one intermediate dielectric sheet (10) among the plurality of dielectric sheets (10) except for the two dielectric sheets (10a) (10b) at both ends. Is formed. The plurality of circuit element patterns include a strip-shaped conductor pattern (not shown) formed on the same circuit element substrate and a via hole (30) formed by filling a through hole of a dielectric sheet (10) with silver. Are electrically connected to each other.

【0017】図2に示す様に、複数の回路素子パターン
に含まれる全てのLパターン(29)は、アース電極(40)が
形成された第L6層の誘電体層(10)を境にして、上方の
第L1層〜第L4層の回路素子基板(1)に配置されてい
る。又、Cパターン(26)は、互いに対向する一対が対向
面を形成してコンデンサ素子を構成しており、全てのC
パターン(26)は、アース電極(40)が形成された第L6層
の誘電体層(10)を境にして、下方の第L7層〜第L10
層の回路素子基板(1)に配置されている。尚、仮にLパ
ターン(29)が形成された誘電体層(10)がアース電極(40)
の直上に配置された場合、該Lパターン(29)とアース電
極(40)が一対の電極となってコンデンサ素子としての機
能を発揮し、該Lパターン(29)には所期のインダクタン
スを得ることが出来ない。そこで、本実施例において
は、図2に示す様に、アース電極(40)に最も近い上層の
誘電体層(10c)とアース電極(40)の間に、誘電体層(10)
の表面に回路素子パターンを形成していないバッファ層
(11)を配置して、アース電極(40)の影響を阻止してい
る。
As shown in FIG. 2, all the L patterns (29) included in the plurality of circuit element patterns are separated from the L6th dielectric layer (10) on which the ground electrode (40) is formed. Are disposed on the upper circuit element substrate (1) of the L1th to L4th layers. In the C pattern (26), a pair facing each other forms an opposing surface to constitute a capacitor element.
The pattern (26) is formed from the L7th layer to the L10th layer below the L6th dielectric layer (10) where the ground electrode (40) is formed.
It is arranged on a layered circuit element substrate (1). Incidentally, the dielectric layer (10) on which the L pattern (29) is formed is used as the ground electrode (40).
When placed directly above the L pattern (29) and the ground electrode (40) form a pair of electrodes to function as a capacitor element, and the L pattern (29) obtains a desired inductance. I can't do that. Therefore, in this embodiment, as shown in FIG. 2, the dielectric layer (10) is placed between the upper dielectric layer (10c) closest to the ground electrode (40) and the ground electrode (40).
Buffer layer without circuit element pattern on the surface of
(11) is disposed to prevent the influence of the ground electrode (40).

【0018】更に、積層型複合デバイス(9)において
は、図1の如く、最上層の回路素子基板(1)の表面に、
ダイオードや抵抗等の回路素子パターンとすることが困
難な電子部品(70)(71)(72)が搭載される。そして、図示
省略する実装基板上に図1に示す姿勢で積層型複合デバ
イス(9)が実装される。
Further, in the multilayer composite device (9), as shown in FIG. 1, the surface of the uppermost circuit element substrate (1) is
Electronic components (70), (71), (72) that are difficult to form as circuit element patterns such as diodes and resistors are mounted. Then, the multilayer composite device (9) is mounted on a mounting board (not shown) in the posture shown in FIG.

【0019】上記本発明の積層型複合デバイスにおいて
は、全てのLパターン(29)と全てのCパターン(26)の間
にアース電極(40)が配置されており、Lパターン(29)と
Cパターン(26)は、アース電極(40)を介して互いに対向
しているので、コンデンサ素子として機能することがな
く、Lパターン(29)のインダクタンスが低下することは
ない。従って、インダクタ素子には、所期のインダクタ
ンスを得ることが出来る。更に、Lパターン(29)又はC
パターン(26)の設計を変更する場合においても、Lパタ
ーン(29)とCパターン(26)が互いに影響を及ぼし合うこ
とがないので、設計変更の対象となるLパターン(29)及
びCパターン(26)以外のLパターン(29)及びCパターン
(26)については、インダクタンスやキャパシタンスが変
化することはない。従って、回路素子の設計変更が容易
である。又、アース電極(40)よりも上層の回路素子基板
(1)にLパターン(29)が配置されているので、実装基板
上のアース電極と積層型複合デバイス(9)中のアース電
極(40)の両方から充分に離れた位置に、多くのLパター
ン(29)が配置されることとなって、Lパターン(29)がア
ース電極と対向面を形成することによって生じるコンデ
ンサ素子としての機能を最小限に抑えることが出来る。
In the multilayer composite device of the present invention, the ground electrode (40) is arranged between all the L patterns (29) and all the C patterns (26). Since the patterns (26) face each other via the ground electrode (40), they do not function as capacitor elements, and the inductance of the L pattern (29) does not decrease. Therefore, the desired inductance can be obtained in the inductor element. Furthermore, L pattern (29) or C
Even when the design of the pattern (26) is changed, since the L pattern (29) and the C pattern (26) do not affect each other, the L pattern (29) and the C pattern ( L pattern (29) and C pattern other than 26)
Regarding (26), the inductance and the capacitance do not change. Therefore, it is easy to change the design of the circuit element. Also, the circuit element substrate above the ground electrode (40)
Since the L pattern (29) is arranged in (1), many L patterns are located at positions sufficiently separated from both the ground electrode on the mounting board and the ground electrode (40) in the multilayer composite device (9). Since the pattern (29) is arranged, the function as a capacitor element caused by the L pattern (29) forming a surface facing the ground electrode can be minimized.

【0020】次に、本発明の積層型複合デバイスの設計
方法について、図3に示す工程図に沿って説明する。先
ず、設計スペック・コンセプトP1においては、デュア
ルバンド携帯電話機のフロントエンドモジュールとして
要求される仕様に応じて、必要な機能を決定し、続い
て、回路シミュレータによる回路設計工程P2において
は、前記必要な機能を実現するための回路を設計する。
次に、回路パラメータの最適化工程P3において、各回
路素子の仮特性を決定し、回路全体の特性を予測した
後、各回路素子の仮特性に基づく回路全体の特性と前記
必要な機能とが一致するまで、前記回路設計工程P2を
繰り返す。
Next, a method for designing a multilayer composite device of the present invention will be described with reference to the process chart shown in FIG. First, in the design specification concept P1, necessary functions are determined according to specifications required as a front-end module of a dual-band mobile phone. Subsequently, in the circuit design process P2 by a circuit simulator, the necessary functions are determined. Design a circuit to realize the function.
Next, in a circuit parameter optimizing step P3, after determining temporary characteristics of each circuit element and predicting characteristics of the entire circuit, the characteristics of the entire circuit based on the temporary characteristics of each circuit element and the necessary functions are determined. The circuit design process P2 is repeated until they match.

【0021】必要な機能が達成されると、次に電磁界シ
ミュレータによる回路エレメントの設計工程P4におい
て、各回路素子の形状(寸法、パターン長、面積等)を決
定し、これによって得られた各回路素子の形状に基づい
て、誘電体シートの必要な面積を算出する。続いて、L
パターン及びCパターンのレイアウト設計工程P5にお
いて、Lパターン及びCパターンの配置を決定する。こ
の際、全てのLパターンは、アース電極が形成されてい
る誘電体シートを境にして一方の複数の誘電体シートに
配置される。又、全てのCパターンは、アース電極が形
成されている誘電体シートを境にして他方の複数の誘電
体シートに配置される。
When the required functions are achieved, the shape (dimension, pattern length, area, etc.) of each circuit element is determined in a circuit element design process P4 using an electromagnetic field simulator. The required area of the dielectric sheet is calculated based on the shape of the circuit element. Then, L
In the layout design process P5 of the pattern and the C pattern, the arrangement of the L pattern and the C pattern is determined. At this time, all the L patterns are arranged on one of the plurality of dielectric sheets with the dielectric sheet on which the ground electrode is formed as a boundary. All the C patterns are arranged on the other plurality of dielectric sheets with the dielectric sheet on which the ground electrode is formed as a boundary.

【0022】尚、従来は、上記Lパターン及びCパター
ンのレイアウト設計工程P5において、回路ブロック毎
にLパターン及びCパターンを配置していたため、Lパ
ターンとCパターンが同軸上に重なり合う様に配置され
ていた。
Conventionally, in the layout design step P5 of the L pattern and the C pattern, the L pattern and the C pattern are arranged for each circuit block. Therefore, the L pattern and the C pattern are arranged so as to be coaxially overlapped. I was

【0023】その後、積層数及び基板サイズの決定工程
P6において、前記Lパターン及び前記Cパターンの配
置を考慮に入れた積層数と基板サイズを決定する。更
に、各層へのレイアウト設計工程P7においては、既に
配置の決まっているLパターン及びCパターン以外の回
路素子について、各層に対する配置を決定する。次に、
電磁界シミュレータによる全体シミュレーション工程P
8において、各回路素子間の相互干渉等による影響を考
慮に入れた回路全体の特性を予測する。そして、回路全
体の特性と前記機能とが一致するまで、各層へのレイア
ウト設計工程P7を繰り返す。この結果、必要な機能が
達成されて、本発明に係る積層型複合デバイスの設計が
完了すると、その設計結果に基づいて、従来と同様の製
造工程により積層型複合デバイスを作製する。
Thereafter, in a step P6 of determining the number of layers and the substrate size, the number of layers and the substrate size are determined in consideration of the arrangement of the L pattern and the C pattern. Further, in the layout design process P7 for each layer, the layout for each layer is determined for circuit elements other than the L pattern and the C pattern whose layout is already determined. next,
Overall simulation process P by electromagnetic simulator
In step 8, the characteristics of the entire circuit are predicted in consideration of the influence of mutual interference between the circuit elements. Then, the layout design process P7 for each layer is repeated until the characteristics of the entire circuit match the functions. As a result, when the required functions are achieved and the design of the multilayer composite device according to the present invention is completed, the multilayer composite device is manufactured by the same manufacturing process as the conventional one based on the design result.

【0024】尚、上述の本発明に係る積層型複合デバイ
スの設計方法において、アース電極が形成されている誘
電体層を境にして、LパターンとCパターンとを完全に
分けて配置することが困難な場合には、出来るだけ多く
のLパターンとCパターンを分けて配置することによっ
て、同様の効果を得ることが出来る。
In the above-described method for designing a multilayer composite device according to the present invention, the L pattern and the C pattern may be completely separated from each other with respect to the dielectric layer on which the ground electrode is formed. If it is difficult, similar effects can be obtained by arranging as many L patterns and C patterns as possible.

【0025】又、上述の実施例においては、コンデンサ
素子を構成する一対の平面電極(21)(21)が導電パターン
(22)によって他の回路素子と連結されている構成を示し
たが、ヴィアホール(30)によって他の回路素子と連結さ
れている構成としても、本発明の効果を得ることが出来
る。
In the above-described embodiment, the pair of plane electrodes (21) (21) constituting the capacitor element are formed of conductive patterns.
Although the configuration connected to another circuit element is shown by (22), the effect of the present invention can be obtained even if the configuration is connected to another circuit element by a via hole (30).

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る積層型複合デバイスの断面図であ
る。
FIG. 1 is a sectional view of a multilayer composite device according to the present invention.

【図2】本発明に係る積層型複合デバイスの積層構造を
表わす分解斜視図である。
FIG. 2 is an exploded perspective view showing a laminated structure of the laminated composite device according to the present invention.

【図3】本発明に係る積層型複合デバイスの設計方法を
表わす工程図である。
FIG. 3 is a process chart showing a method of designing a multilayer composite device according to the present invention.

【図4】デュアルバンド携帯電話機のフロントエンドモ
ジュールの回路図である。
FIG. 4 is a circuit diagram of a front end module of the dual band mobile phone.

【図5】従来の積層型複合デバイスの断面図である。FIG. 5 is a sectional view of a conventional multilayer composite device.

【図6】積層型複合デバイスを構成する回路素子基板の
一部破断斜視図である。
FIG. 6 is a partially cutaway perspective view of a circuit element substrate constituting the multilayer composite device.

【図7】積層型複合デバイスを構成する他の回路素子基
板の一部破断斜視図である。
FIG. 7 is a partially cutaway perspective view of another circuit element substrate constituting the multilayer composite device.

【図8】従来の積層型複合デバイスの積層構造を表わす
分解斜視図である。
FIG. 8 is an exploded perspective view showing a laminated structure of a conventional laminated composite device.

【符号の説明】[Explanation of symbols]

(1) 回路素子基板 (10) 誘電体シート (21) 平面電極 (22) 導体パターン (26) コンデンサパターン (29) インダクタパターン (30) ヴィアホール (40) アース電極 (5) フロントエンドモジュール (70) 電子部品 (9) 積層型複合デバイス (90) 積層型複合デバイス (1) Circuit element board (10) Dielectric sheet (21) Flat electrode (22) Conductor pattern (26) Capacitor pattern (29) Inductor pattern (30) Via hole (40) Earth electrode (5) Front end module (70 ) Electronic components (9) Multilayer composite device (90) Multilayer composite device

───────────────────────────────────────────────────── フロントページの続き (72)発明者 森 孝幸 大阪府大東市三洋町1番1号 三洋電子部 品株式会社内 Fターム(参考) 5E070 AA05 AB01 BA01 CB03 CB13 DA17 5E082 AA01 AB03 BC17 BC39 DD08 EE04 EE35 LL15  ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Takayuki Mori 1-1, Sanyo-cho, Daito-shi, Osaka F-term (reference) in Sanyo Electronics Components Co., Ltd. 5E070 AA05 AB01 BA01 CB03 CB13 DA17 5E082 AA01 AB03 BC17 BC39 DD08 EE04 EE35 LL15

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 複数の回路素子層を積層して構成される
積層型複合デバイスであって、各回路素子層は、ベース
層の表面に、1或いは複数の回路素子パターンを形成し
てなり、複数の回路素子層に形成された複数の回路素子
パターンが互いに接続されて、所定の機能を発揮すべき
電子回路を構成している積層型複合デバイスにおいて、
両端の2つのベース層を除く中間の複数のベース層の
内、1つのベース層の表面にはアース電極が形成されて
おり、該アース電極が形成されたベース層の両側にそれ
ぞれ、複数の回路素子層からなる回路素子層群が形成さ
れ、一方の回路素子層群に、前記複数の回路素子パター
ンに含まれる全てのインダクタパターンが配置され、他
方の回路素子層群に、前記複数の回路素子パターンに含
まれる全てのコンデンサパターンが配置されていること
を特徴とする積層型複合デバイス。
1. A multilayer composite device configured by laminating a plurality of circuit element layers, wherein each circuit element layer has one or more circuit element patterns formed on a surface of a base layer, In a multilayer composite device in which a plurality of circuit element patterns formed on a plurality of circuit element layers are connected to each other to constitute an electronic circuit to perform a predetermined function,
Among a plurality of intermediate base layers excluding the two base layers at both ends, a ground electrode is formed on the surface of one base layer, and a plurality of circuits are provided on both sides of the base layer on which the ground electrode is formed. A circuit element layer group consisting of element layers is formed, all inductor patterns included in the plurality of circuit element patterns are arranged in one circuit element layer group, and the plurality of circuit elements are arranged in the other circuit element layer group. A multilayer composite device, wherein all capacitor patterns included in the pattern are arranged.
【請求項2】 前記一方の回路素子層群が実装基板から
離間すると共に、前記他方の回路素子層群が実装基板に
接近した姿勢で、実装基板上に実装されている請求項1
に記載の積層型複合デバイス。
2. The semiconductor device according to claim 1, wherein the one circuit element layer group is separated from a mounting board, and the other circuit element layer group is mounted on the mounting board in a posture close to the mounting board.
3. The laminated composite device according to item 1.
【請求項3】 複数の回路素子層を積層して構成される
積層型複合デバイスであって、各回路素子層は、ベース
層の表面に、1或いは複数の回路素子パターンを形成し
てなり、複数の回路素子層に形成された複数の回路素子
パターンが互いに接続されて、所定の機能を発揮すべき
電子回路を構成している積層型複合デバイスの製造方法
において、 両端の2つのベース層を除く中間の複数のベース層の
内、少なくとも1つのベース層の表面にアース電極を配
置し、該アース電極が配置されたベース層の両側に位置
する複数の回路素子層からなる回路素子層群の内、一方
の回路素子層群に出来るだけ多くのインダクタパターン
を配置し、他方の回路素子層群に出来るだけ多くのコン
デンサパターンを配置する設計工程と、 設計工程によって決定された回路素子パターンの配置に
基づいて、各ベース層の表面に必要な回路素子パターン
を形成し、これらのベース層を積層して一体化する製造
工程とを有することを特徴とする積層型複合デバイスの
製造方法。
3. A multilayer composite device configured by laminating a plurality of circuit element layers, wherein each circuit element layer has one or more circuit element patterns formed on a surface of a base layer, In a method of manufacturing a multilayer composite device in which a plurality of circuit element patterns formed on a plurality of circuit element layers are connected to each other to form an electronic circuit to perform a predetermined function, A ground electrode is disposed on the surface of at least one base layer among the plurality of intermediate base layers except for a plurality of circuit element layer groups including a plurality of circuit element layers located on both sides of the base layer on which the ground electrode is disposed. Of these, the design process involves arranging as many inductor patterns as possible in one circuit element layer group and arranging as many capacitor patterns as possible in the other circuit element layer group. Forming a necessary circuit element pattern on the surface of each base layer based on the arrangement of the circuit element patterns, and laminating and integrating these base layers. Manufacturing method.
JP2001027828A 2001-02-05 2001-02-05 Multilayer composite device Expired - Fee Related JP4183391B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001027828A JP4183391B2 (en) 2001-02-05 2001-02-05 Multilayer composite device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001027828A JP4183391B2 (en) 2001-02-05 2001-02-05 Multilayer composite device

Publications (2)

Publication Number Publication Date
JP2002231532A true JP2002231532A (en) 2002-08-16
JP4183391B2 JP4183391B2 (en) 2008-11-19

Family

ID=18892424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001027828A Expired - Fee Related JP4183391B2 (en) 2001-02-05 2001-02-05 Multilayer composite device

Country Status (1)

Country Link
JP (1) JP4183391B2 (en)

Also Published As

Publication number Publication date
JP4183391B2 (en) 2008-11-19

Similar Documents

Publication Publication Date Title
US9178491B2 (en) Circuit module including duplexer
US7443268B2 (en) Bandpass filter within a multilayered low temperature co-fired ceramic substrate
US5146191A (en) Delay line device and a method for producing the same
EP1648028A1 (en) Composite electronic component
JP2001211097A (en) High frequency switch module for multi-band
US6661312B2 (en) Multilayer filter array
JPH11168303A (en) High frequency switch module
JP2004063664A (en) Multilayer ceramic substrate with cavity
US20090008134A1 (en) Module
US6862436B2 (en) High frequency circuit board and antenna switch module for high frequency using the same
JP4183392B2 (en) Multilayer composite device
JP2002344276A (en) High-frequency power distribution/synthesis circuit and component
JP4183391B2 (en) Multilayer composite device
JP2005311929A (en) Antenna switching module
JP2001177434A (en) Front end module for mobile communication device
JP2002222730A (en) Laminated composite device
JP4398201B2 (en) Composite high frequency components
JP2000223906A (en) High-pass filter and circuit board equipped with same
JP2002217032A (en) Laminated composite device
JP2000341005A (en) High pass filter and printed circuit board
JP3322665B2 (en) High frequency module
US6881895B1 (en) Radio frequency (RF) filter within multilayered low temperature co-fired ceramic (LTCC) substrate
KR20090053584A (en) Printed circuit board embedded with passive elements and manufacturing method thereof
JP2004031601A (en) Multilayer circuit board
JP2004296927A (en) Wiring board for housing electronic component

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20040310

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080513

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080805

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080902

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120912

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees