JP2002217841A

JP2002217841A - オーディオ信号再生装置及び方法

Info

Publication number: JP2002217841A
Application number: JP2001006846A
Authority: JP
Inventors: Hajime Ichimura; 元市村
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2001-01-15
Filing date: 2001-01-15
Publication date: 2002-08-02
Anticipated expiration: 2021-01-15
Also published as: JP4599715B2

Abstract

(57)【要約】【課題】デルタシグマ変調されたオーディオ信号を複
数チャンネル再生する際に、接続されるスピーカシステ
ムに対応して、最小限の回路規模で所望の処理を行い、
かつ高音質を保ことができるオーディオ信号再生装置を
提供する。【解決手段】１ビットオーディオ信号を４ｃｈ再生す
る第１具体例は、４個用意した１入力ΔΣ変調器から３
個の１入力ΔΣ変調器１０_１，１０_２，１０_３と、５個
用意した３入力ΔΣ変調器から４個の３入力ΔΣ変調器
１１_１，１１_２，１１_３，１１_４とを、図示しないマト
リクスルータを用いて選択するように、それらの入出力
を接続してなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、デルタシグマ変調
されたオーディオ信号を、接続されるスピーカシステム
に対応して再生するオーディオ信号再生装置及び方法に
関する。

【０００２】

【従来の技術】近年、アナログオーディオ信号にデルタ
シグマ（ΔΣ）変調を施して得られた１ビットオーディ
オ信号を高音質のレコーダーやデータ伝送に応用するよ
うになった。図２９には前記１ビットオーディオ信号を
生成するデルタシグマ変調器の構成を示す。このデルタ
シグマ変調器では、アナログ入力信号と、１ビットの出
力信号の積分値（シグマ）との差分（デルタ）が加算器
５１によって求められ、１ビット量子化器５２に供給さ
れる。出力信号は、論理０と論理１のビットよりなる
が、論理０と論理１は、実際の値としては−１と＋１を
それぞれ表している。積分器５３は、１ビットの出力信
号を累積し、アナログ入力信号の値に追従する累積値を
出力する。１ビット量子化器５２は、生成するビット毎
に、累積値を増加（＋）又は減少（−）させる。デルタ
シグマ変調器のサンプリング周波数は、累積値がアナロ
グ入力信号に追従するような出力ビットストリームを生
成することができるように、高い周波数とされる。

【０００３】前記デルタシグマ変調器により得られた１
ビットオーディオ信号は、従来のデジタルオーディオに
使われてきた例えばサンプリング周波数４４．１ＫＨ
ｚ、データ語長１６ビットのいわゆるマルチビットデジ
タル信号に比べて、サンプリング周波数がたとえば６４
倍（６４×４４．１ＫＨｚ）でデータ語長が１ビットと
いうように、非常に高いサンプリング周波数と短いデー
タ語長といった形をとる。

【０００４】

【発明が解決しようとする課題】ところで、従来、ＰＣ
Ｍ信号のマルチチャンネル再生に対する処理は、主に汎
用ＤＳＰなどで行われているが、前記デルタシグマ変調
されたオーディオ信号を扱うマルチチャンネル対応のオ
ーディオ信号再生装置はなかった。

【０００５】ＰＣＭで行われているマルチチャンネルか
らステレオ２ＣＨへのダウンミックスやパスマネージメ
ントの手法は、デルタシグマ変調されたオーディオ信号
に直接適応できず、それらの信号処理で必要となる乗算
器は高速で動作する必要があり、実現が困難である。

【０００６】本発明は、上記実情に鑑みてなされたもの
であり、デルタシグマ変調されたオーディオ信号を複数
チャンネル再生する際に、接続されるスピーカシステム
に対応して、最小限の回路規模で所望の処理を行い、か
つ高音質を保ことができるオーディオ信号再生装置及び
方法の提供を目的とする。

【０００７】

【課題を解決するための手段】本発明に係るオーディオ
信号再生装置は、前記課題を解決するために、デルタシ
グマ変調されたオーディオ信号を、接続されるスピーカ
システムに対応して最大Ｌチャンネル再生するオーディ
オ信号再生装置であって、ｍ個（ｍ＜Ｌ）の第１のデル
タシグマ変調手段と、ｎ個（ｎ＜Ｌ）の第２のデルタシ
グマ変調手段と、前記ｍ個の第１のデルタシグマ変調手
段とｎ個の第２のデルタシグマ変調手段の任意の入出力
を接続する接続切り替え手段とを備える。

【０００８】このオーディオ信号再生装置は、２種類の
デルタシグマ変調手段を複数個と、任意の入出力を接続
するルーティング機構（接続切り替え手段）とを使用し
て回路を単純化する。

【０００９】前記第１のデルタシグマ変調手段及び第２
のデルタシグマ変調手段は、入力信号に係数を用いた信
号処理を施す。この係数を適切に選ぶことによりデルタ
シグマ変調された１ビットオーディオ信号にフィルタリ
ングやミックス、あるいはアッテネート処理を施すこと
ができる。

【００１０】本発明に係るオーディオ信号再生方法は、
前記課題を解決するために、デルタシグマ変調されたオ
ーディオ信号を接続されるスピーカシステムに対応して
最大Ｌチャンネル再生するオーディオ信号再生方法であ
って、ｍ個（ｍ＜Ｌ）の第１のデルタシグマ変調回路と
ｎ個（ｎ＜Ｌ）の第２のデルタシグマ変調回路の任意の
入出力を接続切り替え回路により接続して得た１ビット
オーディオ信号をスピーカシステムに供給する。

【００１１】このオーディオ信号再生方法は、２種類の
デルタシグマ変調回路を複数個と、任意の入出力を接続
するルーティング機構（接続切り替え回路）とを使用し
て回路を単純化する。前記第１のデルタシグマ変調回路
及び第２のデルタシグマ変調回路は、入力信号に係数を
用いた信号処理を施す。この係数を適切に選ぶことによ
りデルタシグマ変調された１ビットオーディオ信号にフ
ィルタリングやミックス、あるいはアッテネート処理を
施すことができる。

【００１２】

【発明の実施の形態】以下、本発明に係るオーディオ信
号再生装置及び方法の実施の形態について図面を参照し
ながら説明する。この実施の形態は、デルタシグマ変調
されたオーディオ信号を、接続されるスピーカシステム
に対応して最大６（＝Ｌ）チャンネルでマルチチャンネ
ル再生するオーディオ信号再生装置である。

【００１３】このオーディオ信号再生装置は、後述する
図４に示すように、４（＝ｍ）個の１入力デルタシグマ
（ΔΣ）変調器１０と、５（＝ｎ）個の３入力ΔΣ変調
器１１と、これら２種類のΔΣ変調器１０及び１１の任
意の入出力を接続するマトリクスルーター１２とを備え
る。

【００１４】このオーディオ信号再生装置が行うマルチ
チャンネル再生においては接続されるスピーカシステム
が図１及び図２に示すテーブルのように多種あり、それ
ぞれに対して適切な信号配分、処理が求められている。
なお、全てのシステムが左（Ｌ）ｃｈ、右（Ｒ）ｃｈ、
Ｃ（中央）ｃｈ、リア左（Ｌｒ）ｃｈ、リア右（Ｒｒ）
ｃｈ、低周波数エンハンスメント（Low frequency Enha
ncement；ＬＦＥ）ｃｈからの入力があるものとする。

【００１５】たとえばスピーカシステム１は、Ｌｃｈ、
Ｒｃｈをそれぞれラージ（Large）スピーカとし、Ｌｒ
ｃｈ、Ｒｒｃｈをそれぞれスモール（Small）スピーカ
としている。センターＣｃｈと、スーパーウェハ（Ｓ
Ｗ）ｃｈは用いない。またスピーカシステム２は、Ｌｃ
ｈ、Ｒｃｈ、Ｌｒｃｈ、Ｒｒｃｈをそれぞれスモール
（Small）スピーカとし、ＳＷｃｈをエグジスト（Exis
t）としている。センターＣｃｈは用いない。前記二つ
を含め、スピーカシステムは図１及び図２に示すよう
に、全部で２１システムある。

【００１６】前記スピーカシステムを実現しようとする
と、これまでは図３に示すような回路を準備する必要が
ある。図３に示す回路において、１入力ΔΣ変調器３、
４及び５には、Ｃｃｈ、Ｌｒｃｈ及びＲｒｃｈから入力
があり、Ｃｃｈ、Ｌｒｃｈ及びＲｒｃｈ用の１ビットオ
ーディオ信号をΔΣ変調により生成し、それぞれを各ス
ピーカに出力している。また、５入力ΔΣ変調器７には
Ｌｃｈ、Ｒｃｈ、Ｃｃｈ、Ｌｒｃｈ及びＲｒｃｈからの
入力があり、それらの混合出力にΔΣ変調を施して一つ
の１ビットオーディオ信号を生成し、２入力ΔΣ変調器
６に出力している。２入力ΔΣ変調器６には、ＬＦＥｃ
ｈからも入力があり、５入力ΔΣ変調器７からの入力と
混合してからＳＷｃｈ用の１ビットオーディオ信号（バ
ス混合（Bass Mix））をΔΣ変調により生成し、ＳＷｃ
ｈスピーカに出力している。４入力ΔΣ変調器１には、
Ｌｃｈ、Ｃｃｈ、Ｌｒｃｈからの入力と、２入力ΔΣ変
調器６からのバス混合（Bass Mix）入力も供給され、こ
れらを混合して、Ｌｃｈ用の１ビットオーディオ信号を
ΔΣ変調により生成し、Ｌｃｈスピーカに出力してい
る。また、４入力ΔΣ変調器２には、Ｒｃｈ、Ｃｃｈ、
Ｒｒｃｈからの入力と、２入力ΔΣ変調器６からのバス
混合（Bass Mix）入力も供給され、これらを混合して、
Ｒｃｈ用の１ビットオーディオ信号をΔΣ変調により生
成し、Ｒｃｈスピーカに出力している。

【００１７】しかし、前記回路では、１入力ΔΣ変調器
３個と、２入力ΔΣ変調器１個と、４入力ΔΣ変調器２
個と、５入力ΔΣ変調器５個の計７個のΔΣ変調器を必
要としてしまう。つまり、ΔΣ変調器が多種あり複雑で
ある。また、５入力ΔΣ変調器は加算の回数が多いため
その実現に高い動作周波数を必要とする。

【００１８】そこで、本発明の実施の形態となる、前記
オーディオ信号再生装置は、図４に示すように、１入力
ΔΣ変調器１０及び３入力ΔΣ変調器１１をそれぞれ複
数個と任意の入出力を接続するマトリクスルータ１２を
使用して回路を単純化し、低い周波数でも動作を可能と
し所望の処理を実現する。

【００１９】１入力ΔΣ変調器１０は特開平１０−３２
７０７５号公報に開示されている、ΔΣ変調器を適用す
ることができる。このΔΣ変調器を適用した１入力ΔΣ
変調器１０の構成を図５に示す。この１入力ΔΣ変調器
１０は、図５に示すように、３次のΔΣ変調器であり、
３つの積分部と、最終段とを備えている。この１入力Δ
Σ変調器は、１ビット信号が供給される入力端子２１
と、信号処理を施した１ビット信号を出力する出力端子
２７とを備える。

【００２０】最終段の量子化器２５には、例えば正と負
の両方の数を表す２の補数形式のｐビットの信号が供給
される。量子化器２５は、例えば閾値が０の比較器から
なり、ｐビットの信号を、正の信号が＋１に、負の信号
が−１となるように量子化して、出力信号を生成する。

【００２１】１段目の積分部は、入力端子２１に接続さ
れた１ビット係数乗算器２２_１と、出力端子２７に接続
された１ビット係数乗算器２６_１と、１ビット係数乗算
器２２_１及び１ビット係数乗算器２６_１の出力を加算す
る加算器２３_１と、加算器２３_１の出力を積分する積分
器２４_１とを備える。１ビット係数乗算器２２_１，２６
_１は、１ビット信号に、ｐビットからなる係数Ａ_１，Ｃ
_１をそれぞれ乗算する。加算器２３_１は、１ビット係数
乗算器２２_１，２６_１の各出力を加算して、積分器２４
_１に供給する。

【００２２】中間段の２つの積分部は、それぞれ、入力
端子２１に接続された１ビット係数乗算器２２_２，２２
_３と、出力端子２７に接続された１ビット係数乗算器２
６_２，２６_３と、加算器２３_２，２３_３と、積分器２４
_２，２４_３とを備える。１ビット係数乗算器２２_２〜２
２_３，２６_２〜２６_３は、１ビット信号にｐビットから
なる係数Ａ_２〜Ａ_３，Ｃ_２〜Ｃ_３をそれぞれ乗算する。
加算器２３_２〜２３_３は、対応する段の１ビット係数乗
算器２２_２〜２２_３，２６_２〜２６_３の各出力と、前段
の積分器２４_１〜２４_２の出力とがそれぞれ供給され、
それらを加算して積分器２４_２〜２４_３に供給する。

【００２３】積分器２４_１〜２４_３は、例えば図７に示
すように、加算器４５と、この加算器４５に直列に接続
された遅延回路４６とをそれぞれ備える。遅延回路４６
の出力は加算器４５にフィードバックされており、加算
器４５は、１ビット係数乗算器２２_１〜２２_３，２６_１
〜２６_３の各出力を加算した加算器２３_１〜２３_３の出
力を累積する。図７に示す加算器４５での加算を、１ビ
ット係数乗算器２２_１〜２２_３，２６_１〜２６_３の各出
力を加算するその段の加算器２３_１〜２３_３で行うよう
にしてもよい。したがって、１ビット係数乗算器用の加
算器２３_１〜２３_５と積分器用の加算器４５を必ずしも
独立して設ける必要はない。

【００２４】最終段は、入力端子２１に接続された１ビ
ット係数乗算器２２_４と、加算器２３_４とを備える。加
算器２３_４は、１ビット係数乗算器２２_４の出力と前段
の積分器２４_３の出力を加算して、加算値を量子化器２
５に供給する。

【００２５】図５に示すように、係数Ａ_１〜Ａ_３，Ｃ_１
〜Ｃ_３が固定値であり、積分器２４ _１〜２４_３の中に独
立した加算器４５を設けている場合、１ビット係数乗算
器２２_１〜２２_３の各出力と１ビット係数乗算器２６_１
〜２６_３の各出力をそれぞれ加算する加算器２３_１〜２
３_３を、ルックアップテーブルで置き換えるようにして
もよい。具体的には、１ビット信号に係数Ａ_１，Ｃ_１を
乗算すると、出力は、＋Ａ_１、−Ａ_１、＋Ｃ_１、−Ｃ_１
となる。そこで、ルックアップテーブルに、＋Ａ_１、−
Ａ_１と＋Ｃ_１、−Ｃ_１との全ての組み合わせを記憶して
おく。そして、１ビット信号をアドレスとしてルックア
ップテーブルからその組み合わせを読み出すようにす
る。

【００２６】係数は、回路の安定度が得られるように定
められる。さらに、係数をローパスシルタ（Ｌｐｆ）
用、ハイパスフィルタ（Ｈｐｆ）用、あるいはアッテネ
ータ（Ａｔｔ）用に定め、１入力ΔΣ変調器１０に入力
された１ビットオーディオ信号をフィルタリングした
り、アッテネートしたりすることができる。

【００２７】３入力ΔΣ変調器１１は特開平１０−３１
３２５２号公報に開示されている２入力ΔΣ変調器を改
良したものである。この３入力ΔΣ変調器１１の構成を
図６に示す。３入力ΔΣ変調器１１において、各積分部
は、３つの入力を有する加算器３５_１，３５_２，３５_３
と、加算器３５_１〜３５_３の各出力端子にそれぞれ接続
された積分器３６_１，３６_２，３６_３と、加算器３５_１
〜３５_３の第１の入力端子に接続され、第１の１ビット
信号に係数Ａ_１，Ａ_２，Ａ_３を乗算する第１の係数乗算
器３３_１、３３_２，３３_３と、加算器３５_１〜３５_３の
第２の入力端子に接続され、第２の１ビット信号に係数
Ｂ_１，Ｂ_２，Ｂ_３を乗算する第２の係数乗算器３４_１、
３４_２，３４_３と、加算器３５_１〜３５_３の第３の入力
端子に接続され、この３入力ΔΣ変調器の出力信号に係
数Ｃ_１，Ｃ_２，Ｃ_３を乗算する第３の係数乗算器３
８_１、３８_２，３８_３とを備える。

【００２８】３入力ΔΣ変調器１１の最終段は、３つの
入力を有する加算器３５_４と、加算器３５_４の第１の入
力端子に接続され、第１の１ビット信号に第１の係数Ａ
_４を乗算する第１の係数乗算器３３_４と、加算器３５_４
の第２の入力端子に接続され、第２の１ビット信号に第
２の係数Ｂ_４を乗算する第２の係数乗算器３４_４とを備
え、前段の積分器３６_３の出力端子に接続されている。
加算器３５_４の出力端子は、量子化器３７に接続されて
いる。

【００２９】中間段の加算器３５_２，３５_３は、それぞ
れ第４の入力端子を有し、この入力端子を介して前段の
積分器３６_１，３６_２からの出力が供給される。

【００３０】係数乗算器３３_１〜３３_４，３４_１〜３４
_４，３８_１〜３８_４は、全て１ビットの乗数器であり、
供給される１ビット信号にｐビットからなる係数を乗算
して、ｐビットの乗算値を生成する。加算器３５_１〜３
５_４及び積分器３６_１〜３６ _３は、ｐビットで動作す
る。ｐビットの信号は、例えば正数と負数を表す２の補
数表現となっている。

【００３１】量子化器３７は、閾値が０の比較器を備
え、負の入力を−１（論理０）に、正の入力を＋１（論
理１）にエンコードして、１ビットの出力信号を出力端
子３９を介て出力する。

【００３２】同期回路３２は、入力端子３１ａ，３１
ｂ，３１ｃを介して第１の１ビット信号と第２の１ビッ
ト信号と第３の１ビット信号が供給され、これらの第１
〜第３の１ビット信号を、クロック発生回路４０から供
給される局部クロックに同期させる。この同期回路３２
は、３つの入力１ビット信号を、別々に同期させる場合
もある。クロック発生回路４０は、ＤＳＭのクロッキン
グ制御も行う。

【００３３】図６に示した３入力ΔΣ変調器１１に含ま
れる、積分器３６_１〜３６_３の具体的な構成も図７に示
した通りである。すなわち、加算４５と、遅延回路４６
とから構成される。遅延回路４６の出力は、加算器４５
に供給され、加算器４５の出力が累積されて、積分結果
が得られる。各段の加算器３５_１〜３５_３は、ルックア
ップテーブルを用いる場合を除いて、加算器４５として
も用いることができる。

【００３４】図６に示した係数Ａ_１〜Ａ_４，Ｂ_１〜Ｂ_４
は、入力１ビット信号の伝達関数の零点を定義してお
り、したがって入力１ビット信号のゲインを制御するも
のである。係数Ｃ_１〜Ｃ_３は、雑音除去のために固定の
値とされる。

【００３５】また、例えば、係数Ａ_１〜Ａ_４，Ｂ_１〜Ｂ
_４は、係数の値で決定される固定の比率で第１の１ビッ
ト信号と第２の１ビット信号と第３の１ビット信号が加
算されるように定められる。したがって、係数Ａ_１〜Ａ
_４と係数Ｂ_１〜Ｂ_４は異なる値としてもよいし、それぞ
れが等しい値としてもよい。

【００３６】さらに、例えば、係数Ａ_１〜Ａ_４，Ｂ_１〜
Ｂ_４は、第１の１ビット信号と第２の１ビット信号と第
３の１ビット信号の混合比を変えることができるよう
に、可変とされる。これらの可変係数Ａ_１〜Ａ_４，Ｂ_１
〜Ｂ_４は、係数発生器４１から供給される。例えば、係
数発生器４１は、係数の組を予め記憶した係数メモリか
らなり、制御信号ＣＳに応じた種々なアドレスによって
係数Ａ_１〜Ａ_４，Ｂ_１〜Ｂ_４を読み出して、係数乗算器
３３_１〜３３_４，３４_１〜３４_４に供給する。

【００３７】このように３入力ΔΣ変調器１１を、１ビ
ットオーディオ信号を混合するために使うことができ
る。また、係数Ａ_１〜Ａ_４，Ｂ_１〜Ｂ_４を適切に設定す
ることにより、フィルタリング処理にも使うことができ
る。

【００３８】したがって、図４に示したように、４（＝
ｍ）個の１入力ΔΣ変調器１０と、５（＝ｎ）個の３入
力ΔΣ変調器１１の係数を適切に変えながら、マトリク
スルータ１２で入出力を切り替えて使用することによ
り、乗算器を用いず、加算器で信号処理を行うことが可
能であり、その結果、演算誤差を切り捨てる必要がな
く、高音質を保持できる。

【００３９】以下に、前記図１及び図２に示した２１通
りのスピーカシステムに、本発明のオーディオ信号再生
装置を適用した具体例について図８〜図２８を用いて説
明する。

【００４０】まず、図１のスピーカシステム１に前記オ
ーディオ信号再生装置を適用した場合について説明す
る。スピーカシステム１は、Ｌｃｈ、Ｒｃｈをそれぞれ
ラージ（Large）スピーカとし、Ｌｒｃｈ、Ｒｒｃｈを
それぞれスモール（Small）スピーカとした４ｃｈ再生
システムであった。センターＣｃｈと、スーパーウェハ
（ＳＷ）ｃｈは用いない。

【００４１】１ビットオーディオ信号を４ｃｈ再生する
第１具体例は、図８に示すように、４個用意した１入力
ΔΣ変調器から３個の１入力ΔΣ変調器１０_１，１
０_２，１０_３と、５個用意した３入力ΔΣ変調器から４
個の３入力ΔΣ変調器１１_１，１１_２，１１_３，１１_４
を、選択するように図示しないマトリクスルータ１２を
用いて入出力を接続してなる。

【００４２】１入力ΔΣ変調器１０_１は、Ｌｒｃｈの入
力に、ハイパスフィルタ処理とアッテネート処理を施
し、低域をカットしかつ減衰した１ビットオーディオ信
号をΔΣ変調により生成してスモールのＬｒｃｈスピー
カに供給する。すなわち、Ｌｒｃｈのスモールスピーカ
には、Ｌｒ＝ＨｐｆＡｔｔ（Ｌｒ）で表される１ビット
オーディオ信号が供給される。

【００４３】１入力ΔΣ変調器１０_２は、Ｒｒｃｈの入
力に、ハイパスフィルタ処理とアッテネート処理を施
し、低域をカットし、かつ減衰した１ビットオーディオ
信号をΔΣ変調により生成してスモールのＲｒｃｈスピ
ーカに供給する。すなわち、Ｒｒｃｈのスモールスピー
カには、Ｒｒ＝ＨｐｆＡｔｔ（Ｒｒ）で表される１ビッ
トオーディオ信号が供給される。

【００４４】１入力ΔΣ変調器１０_３は、ＬＦＥｃｈの
入力に、ローパスフィルタ処理を施し、高域をカットし
た１ビットオーディオ信号をΔΣ変調により生成して、
後述する３入力ΔΣ変調器１１_２及び１１_４に供給す
る。

【００４５】３入力ΔΣ変調器１１_２は、Ｌｒｃｈの入
力と前記１入力ΔΣ変調器１０_３からの入力に、ローパ
スフィルタ処理とミックス処理を施し、混合出力の高域
をカットした１ビットオーディオ信号をΔΣ変調により
生成して３入力ΔΣ変調器１１_１に供給する。

【００４６】３入力ΔΣ変調器１１_１は、Ｌｃｈの入力
とＣｃｈの入力に前記３入力ΔΣ変調器１１_２からの混
合出力をさらに混合した１ビットオーディオ信号をΔΣ
変調により生成してラージのＬｃｈスピーカに供給す
る。したがって、Ｌｃｈのラージスピーカには、Ｌ＝Ｍ
ｉｘ（Ｌ＋Ｃ＋Ｌｐｆ（Ｌｒ＋Ｌｐｆ（ＬＦＥ）））で
表される１ビットオーディオ信号が供給される。

【００４７】３入力ΔΣ変調器１１_４は、Ｃｃｈの入力
と前記１入力ΔΣ変調器１０_３からの入力に、ローパス
フィルタ処理とミックス処理を施し、混合出力の高域を
カットした１ビットオーディオ信号をΔΣ変調により生
成して３入力ΔΣ変調器１１ _３に供給する。

【００４８】３入力ΔΣ変調器１１_３は、Ｒｃｈの入力
とＣｃｈの入力に前記３入力ΔΣ変調器１１_４からの混
合出力をさらに混合した１ビットオーディオ信号をΔΣ
変調により生成してラージのＲｃｈスピーカに供給す
る。したがって、Ｒｃｈのラージスピーカには、Ｒ＝Ｍ
ｉｘ（Ｒ＋Ｃ＋Ｌｐｆ（Ｒｒ＋Ｌｐｆ（ＬＦＥ）））で
表される１ビットオーディオ信号が供給される。

【００４９】以上に説明したように、前記オーディオ信
号再生装置をスピーカシステム１に適用した第１具体例
によれば、乗算器を用いず、加算器で信号処理を行うこ
とが可能であり、その結果、演算誤差を切り捨てる必要
がなく、高音質を保持できる。

【００５０】次に、図１中のスピーカシステム２に前記
オーディオ信号再生装置を適用した場合について説明す
る。スピーカシステム２は、Ｌｃｈ、Ｒｃｈ、Ｌｒｃ
ｈ、Ｒｒｃｈをそれぞれスモール（Small）スピーカと
し、ＳＷｃｈをエグジスト（Exist）スピーカとした５
ｃｈ再生システムであった。センターＣｃｈは用いな
い。

【００５１】１ビットオーディオ信号を５ｃｈ再生する
第２具体例は、図９に示すように、４個用意した１入力
ΔΣ変調器から３個の１入力ΔΣ変調器１０_１１，１０
_１２，１０_１３と、５個用意した全ての３入力ΔΣ変調
器１１_１１，１１_１２，１１ _１３，１１_１４，１１_１5
を、選択するように図示しないマトリクスルータ１２を
用いて入出力を接続してなる。

【００５２】１入力ΔΣ変調器１０_１１は、Ｌｒｃｈの
入力に、ハイパスフィルタ処理とアッテネート処理を施
し、低域をカットしかつ減衰した１ビットオーディオ信
号をΔΣ変調により生成してスモールのＬｒｃｈスピー
カに供給する。すなわち、Ｌｒｃｈのスモールスピーカ
には、Ｌｒ＝ＨｐｆＡｔｔ（Ｌｒ）で表される１ビット
オーディオ信号が供給される。

【００５３】１入力ΔΣ変調器１０_１２は、Ｒｒｃｈの
入力に、ハイパスフィルタ処理とアッテネート処理を施
し、低域をカットしかつ減衰した１ビットオーディオ信
号をΔΣ変調により生成してスモールのＲｒｃｈスピー
カに供給する。すなわち、Ｒｒｃｈのスモールスピーカ
には、Ｒｒ＝ＨｐｆＡｔｔ（Ｒｒ）で表される１ビット
オーディオ信号が供給される。

【００５４】１入力ΔΣ変調器１０_１３は、ＬＦＥｃｈ
の入力に、ローパスフィルタ処理を施し、高域をカット
した１ビットオーディオ信号をΔΣ変調により生成し
て、後述する３入力ΔΣ変調器１１_１５に供給する。

【００５５】３入力ΔΣ変調器１１_１１は、Ｌｃｈの入
力とＣｃｈの入力に、ハイパスフィルタ処理とミックス
処理を施し、混合出力の低域をカットした１ビットオー
ディオ信号をΔΣ変調により生成してスモールのＬｃｈ
スピーカに供給する。したがって、Ｌｃｈのスモールス
ピーカには、Ｌ＝ＨｐｆＭｉｘ（Ｌ＋Ｃ）で表される１
ビットオーディオ信号が供給される。３入力ΔΣ変調器
１１_１３は、Ｒｃｈの入力とＣｃｈの入力に、ハイパス
フィルタ処理とミックス処理を施し、混合出力の低域を
カットした１ビットオーディオ信号をΔΣ変調により生
成してスモールのＲｃｈスピーカに供給する。したがっ
て、Ｒｃｈのスモールスピーカには、Ｒ＝ＨｐｆＭｉｘ
（Ｒ＋Ｃ）で表される１ビットオーディオ信号が供給さ
れる。

【００５６】３入力ΔΣ変調器１１_１２は、Ｌｃｈの入
力とＬｒｃｈの入力とＣｃｈの入力を混合しかつローパ
スフィルタ処理を施した１ビットオーディオ信号をΔΣ
変調により生成して後述する３入力ΔΣ変調器１１_１５
に供給する。

【００５７】３入力ΔΣ変調器１１_１４は、Ｒｃｈの入
力とＲｒｃｈの入力とＣｃｈの入力を混合しかつローパ
スフィルタ処理を施した１ビットオーディオ信号をΔΣ
変調により生成して後述する３入力ΔΣ変調器１１_１５
に供給する。

【００５８】３入力ΔΣ変調器１１_１５は、１入力ΔΣ
変調器１０_１３からの入力と３入力ΔΣ変調器１１_１２
からの入力と３入力ΔΣ変調器１１_１４からの入力とを
混合した１ビットオーディオ信号をΔΣ変調により生成
しＳＷｃｈ用のスピーカに供給する。したがって、ＳＷ
ｃｈのエグジストスピーカには、ＳＷ＝Ｍｉｘ（Ｌｐｆ
（ＬＦＥ）＋Ｍｉｘ（ＬｐｆＭｉｘ（Ｌ＋Ｃ＋Ｌｒ）＋
ＬｐｆＭｉｘ（Ｒ＋Ｃ＋Ｒｒ））で表される１ビットオ
ーディオ信号が供給される。

【００５９】以上に説明したように、前記オーディオ信
号再生装置をスピーカシステム２に適用した第２具体例
によれば、乗算器を用いず、加算器で信号処理を行うこ
とが可能であり、その結果、演算誤差を切り捨てる必要
がなく、高音質を保持できる。

【００６０】次に、図１中のスピーカシステム３に前記
オーディオ信号再生装置を適用した場合について説明す
る。スピーカシステム３は、Ｌｃｈ、Ｒｃｈ、Ｃｃｈ、
Ｌｒｃｈ、Ｒｒｃｈをそれぞれラージ（Ｌａｒｇｅ）ス
ピーカとし、ＳＷｃｈをエグジスト（Exist）スピーカ
とした６ｃｈ再生システムである。

【００６１】１ビットオーディオ信号を６ｃｈ再生する
第３具体例は、図１０に示すように、４個用意した全て
の１入力ΔΣ変調器１０_２１，１０_２２，１０_２３，１
０_２ _４と、５個用意した３入力ΔΣ変調器から２個の３
入力ΔΣ変調器１１_２１，１１_２２を、選択するように
図示しないマトリクスルータ１２を用いて入出力を接続
してなる。

【００６２】３入力ΔΣ変調器１１_２１は、Ｌｃｈの入
力に、アッテネート処理を施して減衰した１ビットオー
ディオ信号をΔΣ変調により生成してラージのＬｃｈス
ピーカに供給する。すなわち、Ｌｃｈのラージスピーカ
には、Ｌ＝Ａｔｔ（Ｌ）で表される１ビットオーディオ
信号が供給される。

【００６３】３入力ΔΣ変調器１１_２２は、Ｒｃｈの入
力に、アッテネート処理を施して減衰した１ビットオー
ディオ信号をΔΣ変調により生成してラージのＲｃｈス
ピーカに供給する。すなわち、Ｒｃｈのラージスピーカ
には、Ｒ＝Ａｔｔ（Ｒ）で表される１ビットオーディオ
信号が供給される。

【００６４】１入力ΔΣ変調器１０_２１は、Ｃｃｈの入
力に、アッテネート処理を施して減衰した１ビットオー
ディオ信号をΔΣ変調により生成してラージのＣｃｈス
ピーカに供給する。すなわち、Ｃｃｈのラージスピーカ
には、Ｃ＝Ａｔｔ（Ｃ）で表される１ビットオーディオ
信号が供給される。１入力ΔΣ変調器１０_２２は、Ｌｒ
ｃｈの入力に、アッテネート処理を施して減衰した１ビ
ットオーディオ信号をΔΣ変調により生成してラージの
Ｌｒｃｈスピーカに供給する。すなわち、Ｌｒｃｈのラ
ージスピーカには、Ｌｒ＝Ａｔｔ（Ｌｒ）で表される１
ビットオーディオ信号が供給される。１入力ΔΣ変調器
１０_２３は、Ｒｒｃｈの入力に、アッテネート処理を施
して減衰した１ビットオーディオ信号をΔΣ変調により
生成してラージのＬｒｃｈスピーカに供給する。すなわ
ち、Ｌｒｃｈのラージスピーカには、Ｒｒ＝Ａｔｔ（Ｒ
ｒ）で表される１ビットオーディオ信号が供給される。

【００６５】１入力ΔΣ変調器１０_２４は、ＬＦＥｃｈ
の入力に、ローパスフィルタ処理とアッテネート処理を
施した１ビットオーディオ信号をΔΣ変調により生成し
てＳＷｃｈスピーカに供給する。すなわち、ＳＷｃｈの
スピーカには、ＳＷ＝ＬｐｆＡｔｔ（ＬＦＥ）で表され
る１ビットオーディオ信号が供給される。

【００６６】以上に説明したように、前記オーディオ信
号再生装置をスピーカシステム３に適用した第３具体例
によれば、乗算器を用いず、加算器で信号処理を行うこ
とが可能であり、その結果、演算誤差を切り捨てる必要
がなく、高音質を保持できる。

【００６７】次に、図１中のスピーカシステム４に前記
オーディオ信号再生装置を適用した場合について説明す
る。スピーカシステム４は、Ｌｃｈ、Ｒｃｈ、Ｌｒｃ
ｈ、Ｒｒｃｈをそれぞれラージ（Ｌａｒｇｅ）スピーカ
とした５ｃｈ再生システムであり、ＳＷｃｈを用いな
い。

【００６８】この１ビットオーディオ信号を５ｃｈ再生
する第４の具体例は、図１１に示すように、４個用意し
た全ての１入力ΔΣ変調器１０と、５個用意した３入力
ΔΣ変調器から２個の３入力ΔΣ変調器１１を、選択す
るように図示しないマトリクスルータ１２を用いて入出
力を接続してなる。

【００６９】そして、Ｌｃｈのラージスピーカには、Ｌ
＝Ｍｉｘ（Ｌ＋Ｌｐｆ（ＬＦＥ））で表される１ビット
オーディオ信号が供給される。また、Ｒｃｈのラージス
ピーカには、Ｒ＝Ｍｉｘ（Ｒ＋Ｌｐｆ（ＬＦＥ））で表
される１ビットオーディオ信号が供給される。また、Ｃ
ｃｈのラージスピーカには、Ｃ＝Ａｔｔ（Ｃ）で表され
る１ビットオーディオ信号が供給される。また、Ｌｒｃ
ｈのラージスピーカには、Ｌｒ＝Ａｔｔ（Ｌｒ）で表さ
れる１ビットオーディオ信号が供給され、Ｒｒｃｈのラ
ージスピーカには、Ｒｒ＝Ａｔｔ（Ｒｒ）で表される１
ビットオーディオ信号が供給される。

【００７０】次に、図１中のスピーカシステム５に前記
オーディオ信号再生装置を適用した場合について説明す
る。スピーカシステム５は、Ｌｃｈ、Ｒｃｈ、Ｃｃｈを
それぞれラージ（Ｌａｒｇｅ）スピーカとし、Ｌｒｃ
ｈ、Ｒｒｃｈをそれぞれスモール（Ｓｍａｌｌ）スピー
カとし、ＳＷｃｈをエグジスト（Ｅｘｉｓｔ）スピーカ
とした６ｃｈ再生システムである。

【００７１】この１ビットオーディオ信号を６ｃｈ再生
する第５の具体例は、図１２に示すように、４個用意し
た全ての１入力ΔΣ変調器１０と、５個用意した３入力
ΔΣ変調器から４個の３入力ΔΣ変調器１１を、選択す
るように図示しないマトリクスルータ１２を用いて入出
力を接続してなる。

【００７２】そして、Ｌｃｈのラージスピーカには、Ｌ
＝Ａｔｔ（Ｌ）で表される１ビットオーディオ信号が供
給される。また、Ｒｃｈのラージスピーカには、Ｒ＝Ａ
ｔｔ（Ｒ）で表される１ビットオーディオ信号が供給さ
れる。また、Ｃｃｈのラージスピーカには、Ｃ＝Ａｔｔ
（Ｃ）で表される１ビットオーディオ信号が供給され
る。また、Ｌｒｃｈのスモールスピーカには、Ｌｒ＝Ｈ
ｐｆＡｔｔ（Ｌｒ）で表される１ビットオーディオ信号
が供給され、Ｒｒｃｈのスモールスピーカには、Ｒｒ＝
ＨｐｆＡｔｔ（Ｒｒ）で表される１ビットオーディオ信
号が供給される。そして、ＳＷｃｈのスピーカには、Ｓ
Ｗ＝Ｍｉｘ（Ｌｐｆ（ＬＦＥ）＋ＬｐｆＭｉｘ（Ｌｒ＋
Ｒｒ））で表される１ビットオーディオ信号が供給され
る。

【００７３】次に、図１中のスピーカシステム６に前記
オーディオ信号再生装置を適用した場合について説明す
る。スピーカシステム６は、Ｌｃｈ、Ｒｃｈ、Ｃｃｈを
それぞれラージ（Ｌａｒｇｅ）スピーカとし、Ｌｒｃ
ｈ、Ｒｒｃｈをそれぞれスモール（Ｓｍａｌｌ）スピー
カとした５ｃｈ再生システムである。ＳＷｃｈは用いな
い。

【００７４】この１ビットオーディオ信号を５ｃｈ再生
する第６の具体例は、図１３に示すように、４個用意し
た全ての１入力ΔΣ変調器１０と、５個用意した３入力
ΔΣ変調器から４個の３入力ΔΣ変調器１１を、選択す
るように図示しないマトリクスルータ１２を用いて入出
力を接続してなる。

【００７５】そして、Ｌｃｈのラージスピーカには、Ｌ
＝Ｍｉｘ（Ｌ＋Ｌｐｆ（ＬＦＥ）＋Ｌｐｆ（Ｌｒ））で
表される１ビットオーディオ信号が供給される。また、
Ｒｃｈのラージスピーカには、Ｒ＝Ｍｉｘ（Ｒ＋Ｌｐｆ
（ＬＦＥ）＋Ｌｐｆ（Ｒｒ））で表される１ビットオー
ディオ信号が供給される。また、Ｃｃｈのラージスピー
カには、Ｃ＝Ａｔｔ（Ｃ）で表される１ビットオーディ
オ信号が供給される。また、Ｌｒｃｈのスモールスピー
カには、Ｌｒ＝ＨｐｆＡｔｔ（Ｌｒ）で表される１ビッ
トオーディオ信号が供給され、Ｒｒｃｈのスモールスピ
ーカには、Ｒｒ＝ＨｐｆＡｔｔ（Ｒｒ）で表される１ビ
ットオーディオ信号が供給される。

【００７６】次に、図１中のスピーカシステム７に前記
オーディオ信号再生装置を適用した場合について説明す
る。スピーカシステム７は、Ｌｃｈ、Ｒｃｈ、Ｌｒｃ
ｈ、Ｒｒｃｈをそれぞれラージ（Ｌａｒｇｅ）スピーカ
とし、Ｃｃｈをスモール（Ｓｍａｌｌ）スピーカとし、
ＳＷｃｈをエグジスト（Ｅｘｉｓｔ）スピーカとした６
ｃｈ再生システムである。

【００７７】この１ビットオーディオ信号を６ｃｈ再生
する第７の具体例は、図１４に示すように、４個用意し
た全ての１入力ΔΣ変調器１０と、５個用意した３入力
ΔΣ変調器から４個の３入力ΔΣ変調器１１を、選択す
るように図示しないマトリクスルータ１２を用いて入出
力を接続してなる。

【００７８】そして、Ｌｃｈのラージスピーカには、Ｌ
＝Ａｔｔ（Ｌ）で表される１ビットオーディオ信号が供
給される。また、Ｒｃｈのラージスピーカには、Ｒ＝Ａ
ｔｔ（Ｒ）で表される１ビットオーディオ信号が供給さ
れる。また、Ｃｃｈのスモールスピーカには、Ｃ＝Ｈｐ
ｆＡｔｔ（Ｃ）で表される１ビットオーディオ信号が供
給される。また、Ｌｒｃｈのラージスピーカには、Ｌｒ
＝Ａｔｔ（Ｌｒ）で表される１ビットオーディオ信号が
供給され、Ｒｒｃｈのラージスピーカには、Ｒｒ＝Ａｔ
ｔ（Ｒｒ）で表される１ビットオーディオ信号が供給さ
れる。そして、ＳＷｃｈのスピーカには、ＳＷ＝Ｍｉｘ
（Ｌｐｆ（ＬＦＥ）＋Ｌｐｆ（Ｃ））で表される１ビッ
トオーディオ信号が供給される。次に、図１中のスピー
カシステム８に前記オーディオ信号再生装置を適用した
場合について説明する。スピーカシステム８は、Ｌｃ
ｈ、Ｒｃｈ、Ｌｒｃｈ、Ｒｒｃｈをそれぞれラージ（Ｌ
ａｒｇｅ）スピーカとし、Ｃｃｈをスモール（Ｓｍａｌ
ｌ）スピーカとした５ｃｈ再生システムであり、ＳＷｃ
ｈを用いない。

【００７９】この１ビットオーディオ信号を５ｃｈ再生
する第８の具体例は、図１５に示すように、４個用意し
た全ての１入力ΔΣ変調器１０と、５個用意した３入力
ΔΣ変調器から３個の３入力ΔΣ変調器１１を、選択す
るように図示しないマトリクスルータ１２を用いて入出
力を接続してなる。

【００８０】そして、Ｌｃｈのラージスピーカには、Ｌ
＝Ｍｉｘ（Ｌ＋Ｌｐｆ（ＬＦＥ）＋Ｌｐｆ（Ｃ））で表
される１ビットオーディオ信号が供給される。また、Ｒ
ｃｈのラージスピーカには、Ｒ＝Ｍｉｘ（Ｒ＋Ｌｐｆ
（ＬＦＥ）＋Ｌｐｆ（Ｃ））で表される１ビットオーデ
ィオ信号が供給される。また、Ｃｃｈのスモールスピー
カには、Ｃ＝ＨｐｆＡｔｔ（Ｃ）で表される１ビットオ
ーディオ信号が供給される。また、Ｌｒｃｈのラージス
ピーカには、Ｌｒ＝Ａｔｔ（Ｌｒ）で表される１ビット
オーディオ信号が供給され、Ｒｒｃｈのラージスピーカ
には、Ｒｒ＝Ａｔｔ（Ｒｒ）で表される１ビットオーデ
ィオ信号が供給される。

【００８１】次に、図１中のスピーカシステム９に前記
オーディオ信号再生装置を適用した場合について説明す
る。スピーカシステム９は、Ｌｃｈ、Ｒｃｈをそれぞれ
ラージ（Ｌａｒｇｅ）スピーカとし、Ｃｃｈ、Ｌｒｃ
ｈ、Ｒｒｃｈをスモール（Ｓｍａｌｌ）スピーカとし、
ＳＷｃｈをエグジスト（Ｅｘｉｓｔ）スピーカとした６
ｃｈ再生システムである。

【００８２】この１ビットオーディオ信号を６ｃｈ再生
する第９の具体例は、図１６に示すように、４個用意し
た全ての１入力ΔΣ変調器１０と、５個用意した３入力
ΔΣ変調器から４個の３入力ΔΣ変調器１１を、選択す
るように図示しないマトリクスルータ１２を用いて入出
力を接続してなる。

【００８３】そして、Ｌｃｈのラージスピーカには、Ｌ
＝Ａｔｔ（Ｌ）で表される１ビットオーディオ信号が供
給される。また、Ｒｃｈのラージスピーカには、Ｒ＝Ａ
ｔｔ（Ｒ）で表される１ビットオーディオ信号が供給さ
れる。また、Ｃｃｈのスモールスピーカには、Ｃ＝Ｈｐ
ｆＡｔｔ（Ｃ）で表される１ビットオーディオ信号が供
給される。また、Ｌｒｃｈのスモールスピーカには、Ｌ
ｒ＝ＨｐｆＡｔｔ（Ｌｒ）で表される１ビットオーディ
オ信号が供給され、Ｒｒｃｈのスモールスピーカには、
Ｒｒ＝ＨｐｆＡｔｔ（Ｒｒ）で表される１ビットオーデ
ィオ信号が供給される。そして、ＳＷｃｈのスピーカに
は、Ｍｉｘ（Ｌｐｆ（ＬＦＥ）＋ＬｐｆＭｉｘ（Ｃ＋Ｌ
ｒ＋Ｒｒ））で表される１ビットオーディオ信号が供給
される。

【００８４】次に、図１中のスピーカシステム１０に前
記オーディオ信号再生装置を適用した場合について説明
する。スピーカシステム１０は、Ｌｃｈ、Ｒｃｈをそれ
ぞれラージ（Ｌａｒｇｅ）スピーカとし、Ｃｃｈ、Ｌｒ
ｃｈ、Ｒｒｃｈをスモール（Ｓｍａｌｌ）スピーカとし
た５ｃｈ再生システムであり、ＳＷｃｈを用いない。

【００８５】この１ビットオーディオ信号を５ｃｈ再生
する第１０の具体例は、図１７に示すように、４個用意
した全ての１入力ΔΣ変調器１０と、５個用意した３入
力ΔΣ変調器から４個の３入力ΔΣ変調器１１を、選択
するように図示しないマトリクスルータ１２を用いて入
出力を接続してなる。

【００８６】そして、Ｌｃｈのラージスピーカには、Ｌ
＝Ｍｉｘ（Ｌ＋Ｌｐｆ（ＬＦＥ）＋ＬｐｆＭｉｘ（Ｃ＋
Ｌｒ））で表される１ビットオーディオ信号が供給され
る。また、Ｒｃｈのラージスピーカには、Ｒ＝Ｍｉｘ
（Ｒ＋Ｌｐｆ（ＬＦＥ）＋ＬｐｆＭｉｘ（Ｃ＋Ｒｒ））
で表される１ビットオーディオ信号が供給される。ま
た、Ｃｃｈのスモールスピーカには、Ｃ＝ＨｐｆＡｔｔ
（Ｃ）で表される１ビットオーディオ信号が供給され
る。また、Ｌｒｃｈのスモールスピーカには、Ｌｒ＝Ｈ
ｐｆＡｔｔ（Ｌｒ）で表される１ビットオーディオ信号
が供給され、Ｒｒｃｈのスモールスピーカには、Ｒｒ＝
ＨｐｆＡｔｔ（Ｒｒ）で表される１ビットオーディオ信
号が供給される。

【００８７】次に、図１中のスピーカシステム１１に前
記オーディオ信号再生装置を適用した場合について説明
する。スピーカシステム１１は、Ｌｃｈ、Ｒｃｈ、Ｌｒ
ｃｈ、Ｒｒｃｈをそれぞれラージ（Ｌａｒｇｅ）スピー
カとし、ＳＷｃｈをエグジスト（Ｅｘｉｓｔ）スピーカ
とした５ｃｈ再生システムであり、Ｃｃｈを用いない。

【００８８】この１ビットオーディオ信号を５ｃｈ再生
する第１１の具体例は、図１８に示すように、４個用意
した１入力ΔΣ変調器から３個の１入力ΔΣ変調器１０
と、５個用意した３入力ΔΣ変調器から２個の３入力Δ
Σ変調器１１を、選択するように図示しないマトリクス
ルータ１２を用いて入出力を接続してなる。

【００８９】そして、Ｌｃｈのラージスピーカには、Ｌ
＝Ｍｉｘ（Ｌ＋Ｃ）で表される１ビットオーディオ信号
が供給される。また、Ｒｃｈのラージスピーカには、Ｒ
＝Ｍｉｘ（Ｌ＋Ｃ）で表される１ビットオーディオ信号
が供給される。また、Ｌｒｃｈのラージスピーカには、
Ｌｒ＝Ａｔｔ（Ｌｒ）で表される１ビットオーディオ信
号が供給され、Ｒｒｃｈのラージスピーカには、Ｒｒ＝
Ａｔｔ（Ｒｒ）で表される１ビットオーディオ信号が供
給される。そして、ＳＷｃｈのスピーカには、ＳＷ＝Ｌ
ｐｆＡｔｔ（ＬＦＥ）で表される１ビットオーディオ信
号が供給される。

【００９０】次に、図１中のスピーカシステム１２に前
記オーディオ信号再生装置を適用した場合について説明
する。スピーカシステム１２は、Ｌｃｈ、Ｒｃｈ、Ｌｒ
ｃｈ、Ｒｒｃｈをそれぞれラージ（Ｌａｒｇｅ）スピー
カとした４ｃｈ再生システムであり、ＣｃｈとＳＷｃｈ
を用いない。

【００９１】この１ビットオーディオ信号を４ｃｈ再生
する第１２の具体例は、図１９に示すように、４個用意
した１入力ΔΣ変調器から３個の１入力ΔΣ変調器１０
と、５個用意した３入力ΔΣ変調器から２個の３入力Δ
Σ変調器１１を、選択するように図示しないマトリクス
ルータ１２を用いて入出力を接続してなる。

【００９２】そして、Ｌｃｈのラージスピーカには、Ｌ
＝Ｍｉｘ（Ｌ＋Ｌｐｆ（ＬＦＥ）＋Ｃ）で表される１ビ
ットオーディオ信号が供給される。また、Ｒｃｈのラー
ジスピーカには、Ｒ＝Ｍｉｘ（Ｒ＋Ｌｐｆ（ＬＦＥ）＋
Ｃ）で表される１ビットオーディオ信号が供給される。
また、Ｌｒｃｈのラージスピーカには、Ｌｒ＝Ａｔｔ
（Ｌｒ）で表される１ビットオーディオ信号が供給さ
れ、Ｒｒｃｈのラージスピーカには、Ｒｒ＝Ａｔｔ（Ｒ
ｒ）で表される１ビットオーディオ信号が供給される。

【００９３】次に、図１中のスピーカシステム１３に前
記オーディオ信号再生装置を適用した場合について説明
する。スピーカシステム１３は、Ｌｃｈ、Ｒｃｈをそれ
ぞれラージ（Ｌａｒｇｅ）スピーカとし、Ｌｒｃｈ、Ｒ
ｒｃｈをそれぞれスモール（Ｓｍａｌｌ）スピーカと
し、ＳＷｃｈをエグジスト（Ｅｘｉｓｔ）スピーカとし
た５ｃｈ再生システムであり、Ｃｃｈを用いない。

【００９４】この１ビットオーディオ信号を５ｃｈ再生
する第１３の具体例は、図２０に示すように、４個用意
した１入力ΔΣ変調器から３個の１入力ΔΣ変調器１０
と、５個用意した３入力ΔΣ変調器から４個の３入力Δ
Σ変調器１１を、選択するように図示しないマトリクス
ルータ１２を用いて入出力を接続してなる。

【００９５】そして、Ｌｃｈのラージスピーカには、Ｌ
＝Ｍｉｘ（Ｌ＋Ｃ）で表される１ビットオーディオ信号
が供給される。また、Ｒｃｈのラージスピーカには、Ｒ
＝Ｍｉｘ（Ｒ＋Ｃ）で表される１ビットオーディオ信号
が供給される。また、Ｌｒｃｈのスモールスピーカに
は、Ｌｒ＝ＨｐｆＡｔｔ（Ｌｒ）で表される１ビットオ
ーディオ信号が供給され、Ｒｒｃｈのスモールスピーカ
には、Ｒｒ＝ＨｐｆＡｔｔ（Ｒｒ）で表される１ビット
オーディオ信号が供給される。そして、ＳＷｃｈのスピ
ーカには、Ｍｉｘ（Ｌｐｆ（ＬＦＥ）＋ＬｐｆＭｉｘ
（Ｌｒ＋Ｒｒ））で表される１ビットオーディオ信号が
供給される。

【００９６】次に、図１中のスピーカシステム１４に前
記オーディオ信号再生装置を適用した場合について説明
する。スピーカシステム１４は、Ｌｃｈ、Ｒｃｈをそれ
ぞれラージ（Ｌａｒｇｅ）スピーカとし、ＳＷｃｈをエ
グジスト（Ｅｘｉｓｔ）スピーカとした３ｃｈ再生シス
テムであり、Ｃｃｈ、Ｌｒｃｈ、Ｒｒｃｈを用いない。

【００９７】この１ビットオーディオ信号を３ｃｈ再生
する第１４の具体例は、図２１に示すように、４個用意
した１入力ΔΣ変調器から１個の１入力ΔΣ変調器１０
と、５個用意した３入力ΔΣ変調器から２個の３入力Δ
Σ変調器１１を、選択するように図示しないマトリクス
ルータ１２を用いて入出力を接続してなる。

【００９８】そして、Ｌｃｈのラージスピーカには、Ｌ
＝Ｍｉｘ（Ｌ＋Ｃ＋Ｌｒ）で表される１ビットオーディ
オ信号が供給される。また、Ｒｃｈのラージスピーカに
は、Ｒ＝Ｍｉｘ（Ｒ＋Ｃ＋Ｒｒ）で表される１ビットオ
ーディオ信号が供給される。そして、ＳＷｃｈのスピー
カには、ＳＷ＝ＬｐｆＡｔｔ（ＬＦＥ）で表される１ビ
ットオーディオ信号が供給される。

【００９９】次に、図２中のスピーカシステム１５に前
記オーディオ信号再生装置を適用した場合について説明
する。スピーカシステム１５は、Ｌｃｈ、Ｒｃｈをそれ
ぞれラージ（Ｌａｒｇｅ）スピーカとした２ｃｈ再生シ
ステムであり、Ｃｃｈ、Ｌｒｃｈ、Ｒｒｃｈ、ＳＷｃｈ
を用いない。

【０１００】この１ビットオーディオ信号を２ｃｈ再生
する第１５の具体例は、図２２に示すように、４個用意
した１入力ΔΣ変調器から１個の１入力ΔΣ変調器１０
と、５個用意した３入力ΔΣ変調器から４個の３入力Δ
Σ変調器１１を、選択するように図示しないマトリクス
ルータ１２を用いて入出力を接続してなる。

【０１０１】そして、Ｌｃｈのラージスピーカには、Ｌ
＝Ｍｉｘ（Ｌ＋Ｃ＋Ｍｉｘ（Ｌｒ＋Ｌｐｆ（ＬＦ
Ｅ）））で表される１ビットオーディオ信号が供給され
る。また、Ｒｃｈのラージスピーカには、Ｒ＝Ｍｉｘ
（Ｒ＋Ｃ＋Ｍｉｘ（Ｒｒ＋Ｌｐｆ（ＬＦＥ）））で表さ
れる１ビットオーディオ信号が供給される。

【０１０２】次に、図２中のスピーカシステム１６に前
記オーディオ信号再生装置を適用した場合について説明
する。スピーカシステム１６は、Ｌｃｈ、Ｒｃｈ、Ｃｃ
ｈ、Ｌｒｃｈ、Ｒｒｃｈをそれぞれスモール（Ｓｍａｌ
ｌ）スピーカとし、ＳＷｃｈをエグジスト（Ｅｘｉｓ
ｔ）スピーカとした６ｃｈ再生システムである。

【０１０３】この１ビットオーディオ信号を６ｃｈ再生
する第１６の具体例は、図２３に示すように、４個用意
した全ての１入力ΔΣ変調器１０と、５個用意した全て
の３入力ΔΣ変調器１１を、選択するように図示しない
マトリクスルータ１２を用いて入出力を接続してなる。

【０１０４】そして、Ｌｃｈのスモールスピーカには、
Ｌ＝ＨｐｆＡｔｔ（Ｌ）で表される１ビットオーディオ
信号が供給される。また、Ｒｃｈのスモールスピーカに
は、Ｒ＝ＨｐｆＡｔｔ（Ｒ）で表される１ビットオーデ
ィオ信号が供給される。Ｃｃｈのスモールスピーカに
は、Ｃ＝ＨｐｆＡｔｔ（Ｃ）で表される１ビットオーデ
ィオ信号が供給される。また、Ｌｒｃｈのスモールスピ
ーカには、Ｌｒ＝ＨｐｆＡｔｔ（Ｌｒ）で表される１ビ
ットオーディオ信号が供給され、Ｒｒｃｈのスモールス
ピーカには、Ｒｒ＝ＨｐｆＡｔｔ（Ｒｒ）で表される１
ビットオーディオ信号が供給される。そして、ＳＷｃｈ
のスピーカには、ＳＷ＝Ｍｉｘ（Ｌｐｆ（ＬＦＥ）＋Ｍ
ｉｘ（ＬｐｆＭｉｘ（Ｌ＋Ｃ＋Ｌｒ）＋ＬｐｆＭｉｘ
（Ｒ＋Ｃ＋Ｒｒ））で表される１ビットオーディオ信号
が供給される。

【０１０５】次に、図２中のスピーカシステム１７に前
記オーディオ信号再生装置を適用した場合について説明
する。スピーカシステム１７は、Ｌｃｈ、Ｒｃｈをそれ
ぞれスモール（Ｓｍａｌｌ）スピーカとし、ＳＷｃｈを
エグジスト（Ｅｘｉｓｔ）スピーカとした３ｃｈ再生シ
ステムである。Ｃｃｈ、Ｌｒｃｈ、Ｒｒｃｈを用いな
い。

【０１０６】この１ビットオーディオ信号を３ｃｈ再生
する第１７の具体例は、図２４に示すように、４個用意
した１入力ΔΣ変調器から１個の１入力ΔΣ変調器１０
と、５個用意した全ての３入力ΔΣ変調器１１を、選択
するように図示しないマトリクスルータ１２を用いて入
出力を接続してなる。

【０１０７】そして、Ｌｃｈのスモールスピーカには、
Ｌ＝ＨｐｆＭｉｘ（Ｌ＋Ｃ＋Ｌｒ）で表される１ビット
オーディオ信号が供給される。また、Ｒｃｈのスモール
スピーカには、Ｒ＝ＨｐｆＭｉｘ（Ｒ＋Ｃ＋Ｒｒ）で表
される１ビットオーディオ信号が供給される。そして、
ＳＷｃｈのスピーカには、ＳＷ＝Ｍｉｘ（Ｌｐｆ（ＬＦ
Ｅ）＋Ｍｉｘ（ＬｐｆＭｉｘ（Ｌ＋Ｃ＋Ｌｒ）＋Ｌｐｆ
Ｍｉｘ（Ｒ＋Ｃ＋Ｒｒ））で表される１ビットオーディ
オ信号が供給される。

【０１０８】次に、図２中のスピーカシステム１８に前
記オーディオ信号再生装置を適用した場合について説明
する。スピーカシステム１８は、Ｌｃｈ、Ｒｃｈ、Ｃｃ
ｈをそれぞれラージ（Ｌａｒｇｅ）スピーカとし、ＳＷ
ｃｈをエグジスト（Ｅｘｉｓｔ）スピーカとし、Ｌｒｃ
ｈ、Ｒｒｃｈを用いない、４ｃｈ再生システムである。

【０１０９】この１ビットオーディオ信号を４ｃｈ再生
する第１８の具体例は、図２５に示すように、４個用意
した１入力ΔΣ変調器から２個の１入力ΔΣ変調器１０
と、５個用意した３入力ΔΣ変調器から２個の３入力Δ
Σ変調器１１を、図示しないマトリクスルータ１２によ
り入出力を接続して構成されている。

【０１１０】そして、Ｌｃｈのラージスピーカには、Ｌ
＝Ｍｉｘ（Ｌ＋Ｌｒ）で表される１ビットオーディオ信
号が供給される。また、Ｒｃｈのラージスピーカには、
Ｒ＝Ｍｉｘ（Ｒ＋Ｒｒ）で表される１ビットオーディオ
信号が供給される。また、Ｃｃｈのラージスピーカに
は、Ｃ＝Ａｔｔ（Ｃ）で表される１ビットオーディオ信
号が供給される。そして、ＳＷｃｈのスピーカには、Ｓ
Ｗ＝Ａｔｔ（ＬＦＥ）で表される１ビットオーディオ信
号が供給される。

【０１１１】次に、図２中のスピーカシステム１９に前
記オーディオ信号再生装置を適用した場合について説明
する。スピーカシステム１９は、Ｌｃｈ、Ｒｃｈ、Ｃｃ
ｈをそれぞれラージ（Ｌａｒｇｅ）スピーカとし、Ｌｒ
ｃｈ、Ｒｒｃｈ、ＳＷｃｈを用いない、３ｃｈ再生シス
テムである。

【０１１２】この１ビットオーディオ信号を３ｃｈ再生
する第１９の具体例は、図２６に示すように、４個用意
した１入力ΔΣ変調器から２個の１入力ΔΣ変調器１０
と、５個用意した３入力ΔΣ変調器から２個の３入力Δ
Σ変調器１１の入出力を、図示しないマトリクスルータ
１２により接続してなる。

【０１１３】そして、Ｌｃｈのラージスピーカには、Ｌ
＝Ｍｉｘ（Ｌ＋Ｌｒ＋Ｌｐｆ（ＬＦＥ））で表される１
ビットオーディオ信号が供給される。また、Ｒｃｈのラ
ージスピーカには、Ｒ＝Ｍｉｘ（Ｒ＋Ｒｒ＋Ｌｐｆ（Ｌ
ＦＥ））で表される１ビットオーディオ信号が供給され
る。また、Ｃｃｈのラージスピーカには、Ｃ＝Ａｔｔ
（Ｃ）で表される１ビットオーディオ信号が供給され
る。

【０１１４】次に、図２中のスピーカシステム２０に前
記オーディオ信号再生装置を適用した場合について説明
する。スピーカシステム２０は、Ｌｃｈ、Ｒｃｈをそれ
ぞれラージ（Ｌａｒｇｅ）スピーカとし、Ｃｃｈをスモ
ール（Ｓｍａｌｌ）スピーカとし、ＳＷｃｈをエグジス
ト（Ｅｘｉｓｔ）スピーカとし、Ｌｒｃｈ、Ｒｒｃｈを
用いない、４ｃｈ再生システムである。

【０１１５】この１ビットオーディオ信号を４ｃｈ再生
する第２０の具体例は、図２７に示すように、４個用意
した１入力ΔΣ変調器のうちの２個の１入力ΔΣ変調器
１０と、５個用意した３入力ΔΣ変調器のうちの４個の
３入力ΔΣ変調器１１の入出力を、図示しないマトリク
スルータ１２を用いて選択し、接続してなる。

【０１１６】そして、Ｌｃｈのラージスピーカには、Ｌ
＝Ｍｉｘ（Ｌ＋Ｌｒ）で表される１ビットオーディオ信
号が供給される。また、Ｒｃｈのラージスピーカには、
Ｒ＝Ｍｉｘ（Ｒ＋Ｒｒ）で表される１ビットオーディオ
信号が供給される。また、Ｃｃｈのスモールスピーカに
は、Ｃ＝ＨｐｆＡｔｔ（Ｃ）で表される１ビットオーデ
ィオ信号が供給される。そして、ＳＷｃｈのスピーカに
は、Ｍｉｘ（Ｌｐｆ（ＬＦＥ）＋Ｌｐｆ（Ｃ）で表され
る１ビットオーディオ信号が供給される。

【０１１７】最後に、図２中のスピーカシステム２１に
前記オーディオ信号再生装置を適用した場合について説
明する。スピーカシステム２１は、Ｌｃｈ、Ｒｃｈをそ
れぞれラージ（Ｌａｒｇｅ）スピーカとし、Ｃｃｈをス
モール（Ｓｍａｌｌ）スピーカとし、Ｌｒｃｈ、Ｒｒｃ
ｈ、ＳＷｃｈを用いない、３ｃｈ再生システムである。

【０１１８】この１ビットオーディオ信号を３ｃｈ再生
する第２１の具体例は、図２８に示すように、４個用意
した１入力ΔΣ変調器のうちの２個の１入力ΔΣ変調器
１０と、５個用意した３入力ΔΣ変調器のうちの３個の
３入力ΔΣ変調器１１の入出力を、図示しないマトリク
スルータ１２を用いて選択し、接続してなる。

【０１１９】そして、Ｌｃｈのラージスピーカには、Ｌ
＝Ｍｉｘ（Ｌ＋Ｌｒ＋ＬｐｆＭｉｘ（Ｌｐｆ（ＬＦＥ）
＋Ｃ））で表される１ビットオーディオ信号が供給され
る。また、Ｒｃｈのラージスピーカには、Ｒ＝Ｍｉｘ
（Ｒ＋Ｒｒ＋ＬｐｆＭｉｘ（Ｌｐｆ（ＬＦＥ）＋Ｃ））
で表される１ビットオーディオ信号が供給される。ま
た、Ｃｃｈのスモールスピーカには、Ｃ＝ＨｐｆＡｔｔ
（Ｃ）で表される１ビットオーディオ信号が供給され
る。

【０１２０】以上、図１から図２に跨いで示した２１通
りのスピーカシステムに本実施の形態となる、オーディ
オ信号再生装置を適用した具体例について説明した。各
スピーカシステムに対して前記オーディオ信号再生装置
は、４個の１入力ΔΣ変調器と、５個の３入力ΔΣ変調
器と、図示しないマトリクスルータ１２という、最小限
の回路規模で、最大６チャンネルを再生している。

【０１２１】

【発明の効果】本発明に係るオーディオ信号再生装置
は、ｍ個（ｍ＜Ｌ）の第１のデルタシグマ変調手段と、
ｎ個（ｎ＜Ｌ）の第２のデルタシグマ変調手段との、任
意の入出力を接続切り替え手段により切り替えて、１ビ
ットオーディオ信号を接続されるスピーカシステムに対
応して最大Ｌチャンネル再生する。

【図面の簡単な説明】

【図１】本発明の実施の形態となる、オーディオ信号再
生装置に接続されるスピーカシステムのうちの、１〜１
４システムまでの各チャンネルの内訳を示す図である。

【図２】前記スピーカシステムのうちの、１５〜２１シ
ステムまでの各チャンネルの内訳を示す図である。

【図３】前記スピーカシステムを実現するために、これ
までに考えられてきた回路を示す図である。

【図４】前記オーディオ信号再生装置の構成を示す図で
ある。

【図５】前記オーディオ信号再生装置を構成する、１入
力ΔΣ変調器の詳細な構成を示す回路図である。

【図６】前記オーディオ信号再生装置を構成する、３入
力ΔΣ変調器の詳細な構成を示す回路図である。

【図７】前記１入力ΔΣ変調器と３入力ΔΣ変調器を構
成している、積分器の詳細な構成を示す回路図である。

【図８】スピーカシステム１にオーディオ信号再生装置
を適用した場合の第１具体例の構成を示す回路図であ
る。

【図９】スピーカシステム２にオーディオ信号再生装置
を適用した場合の第２具体例の構成を示す回路図であ
る。

【図１０】スピーカシステム３にオーディオ信号再生装
置を適用した場合の第３具体例の構成を示す回路図であ
る。

【図１１】スピーカシステム４にオーディオ信号再生装
置を適用した場合の第４具体例の構成を示す回路図であ
る。

【図１２】スピーカシステム５にオーディオ信号再生装
置を適用した場合の第５具体例の構成を示す回路図であ
る。

【図１３】スピーカシステム６にオーディオ信号再生装
置を適用した場合の第６具体例の構成を示す回路図であ
る。

【図１４】スピーカシステム７にオーディオ信号再生装
置を適用した場合の第７具体例の構成を示す回路図であ
る。

【図１５】スピーカシステム８にオーディオ信号再生装
置を適用した場合の第８具体例の構成を示す回路図であ
る。

【図１６】スピーカシステム９にオーディオ信号再生装
置を適用した場合の第９具体例の構成を示す回路図であ
る。

【図１７】スピーカシステム１０にオーディオ信号再生
装置を適用した場合の第１０具体例の構成を示す回路図
である。

【図１８】スピーカシステム１１にオーディオ信号再生
装置を適用した場合の第１１具体例の構成を示す回路図
である。

【図１９】スピーカシステム１２にオーディオ信号再生
装置を適用した場合の第１２具体例の構成を示す回路図
である。

【図２０】スピーカシステム１３にオーディオ信号再生
装置を適用した場合の第１３具体例の構成を示す回路図
である。

【図２１】スピーカシステム１４にオーディオ信号再生
装置を適用した場合の第１４具体例の構成を示す回路図
である。

【図２２】スピーカシステム１５にオーディオ信号再生
装置を適用した場合の第１５具体例の構成を示す回路図
である。

【図２３】スピーカシステム１６にオーディオ信号再生
装置を適用した場合の第１６具体例の構成を示す回路図
である。

【図２４】スピーカシステム１７にオーディオ信号再生
装置を適用した場合の第１７具体例の構成を示す回路図
である。

【図２５】スピーカシステム１８にオーディオ信号再生
装置を適用した場合の第１８具体例の構成を示す回路図
である。

【図２６】スピーカシステム１９にオーディオ信号再生
装置を適用した場合の第１９具体例の構成を示す回路図
である。

【図２７】スピーカシステム２０にオーディオ信号再生
装置を適用した場合の第２０具体例の構成を示す回路図
である。

【図２８】スピーカシステム２１にオーディオ信号再生
装置を適用した場合の第２１具体例の構成を示す回路図
である。

【図２９】１ビットオーディオ信号を生成するデルタシ
グマ変調器の構成を示す回路図である。

【符号の説明】

１０１入力デルタシグマ（ΔΣ）変調器、１１３入
力デルタシグマ（ΔΣ）変調器、１２マトリクスルー
ター

Claims

【特許請求の範囲】

【請求項１】デルタシグマ変調されたオーディオ信号
を、接続されるスピーカシステムに対応して最大Ｌチャ
ンネルで再生するオーディオ信号再生装置であって、ｍ個（ｍ＜Ｌ）の第１のデルタシグマ変調手段と、ｎ個（ｎ＜Ｌ）の第２のデルタシグマ変調手段と、前記ｍ個の第１のデルタシグマ変調手段とｎ個の第２の
デルタシグマ変調手段の任意の入出力を接続する接続切
り替え手段とを備えることを特徴とするオーディオ信号
再生装置。
【請求項２】前記第１のデルタシグマ変調手段及び第
２のデルタシグマ変調手段は、入力信号に係数を用いた
信号処理を施すことを特徴とする請求項１記載のオーデ
ィオ信号再生装置。
【請求項３】デルタシグマ変調されたオーディオ信号
を接続されるスピーカシステムに対応して最大Ｌチャン
ネル再生するオーディオ信号再生方法であって、ｍ個（ｍ＜Ｌ）の第１のデルタシグマ変調回路とｎ個
（ｎ＜Ｌ）の第２のデルタシグマ変調回路の任意の入出
力を接続切り替え回路により接続して得た１ビットオー
ディオ信号をスピーカシステムに供給することを特徴と
するオーディオ信号再生方法。
【請求項４】前記第１のデルタシグマ変調回路及び第
２のデルタシグマ変調回路は、入力信号に係数を用いた
信号処理を施すことを特徴とする請求項３記載のオーデ
ィオ信号再生方法。