JP2002217748A

JP2002217748A - 誤り訂正復号器

Info

Publication number: JP2002217748A
Application number: JP2001008435A
Authority: JP
Inventors: Takeshi Tamaki; 剛玉木; Takashi Yano; 隆矢野
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2001-01-17
Filing date: 2001-01-17
Publication date: 2002-08-02
Anticipated expiration: 2021-01-17
Also published as: JP3823731B2

Abstract

(57)【要約】【課題】ターボ符号の復号を行う誤り訂正復号器に関
して，復号演算精度を低下させることなく，演算処理量
を削減した信号処理方式の提供を図る。【解決手段】 SOVA復号器は，ターボ復号器のタップの
状態遷移をトレースバックするトレースバック処理部を
有し，前記トレースバック処理部は，最も確からしい状
態遷移を表す最尤パスであるかどうかを示す最尤パスフ
ラグと，次に確からしい状態遷移を表す競合パスである
かどうかを示す競合パスフラグと，最尤パスと競合パス
との確からしさの差分に相当する尤度情報とを計算し
て，１ビットトレースバックする毎に硬判定値と軟判定
値を確定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は，受信した符号化デ
ータの伝送誤りを訂正して復号する誤り訂正復号器に関
し，特にターボ符号方式の誤り訂正復号器に関する。

【０００２】

【従来の技術】通信システムにおいて，データの伝送誤
りを救済するために様々な誤り訂正符号化方式が採用さ
れている。例えば，山口，他１名，“シャノン限界に迫
る新しい符号化方式「ターボ符号」，日経エレクトロニ
クス, 1998年7月13, No.721, pp.163-177に記されてい
るように誤り訂正能力の高い符号化方式としてターボ符
号化方式が知られている。図２に示す通信システムで
は，ターボ符号器201に再帰的組織畳込み符号器を二つ
用意し，一つ目の畳込み符号器204では情報源の信号を
入力順に符号化する。二つ目の畳込み符号器206に入力
する前に，情報源の信号を一度メモリに蓄え，これをあ
るパターンに従った順番で取り出すインターリーバ205
によってデータ順序を攪拌し，畳込み符号器206によっ
て符号化する。前記，二つの符号化出力より符号化デー
タU,Y1,Y2が通信路202に送出される。この通信路202を
介した符号化データU',Y1',Y2'が，ターボ復号器203に
入力され，ターボ符号の復号処理を行って復号データ
U''を復元する。

【０００３】ターボ復号器203は，復号器(D1,D2)207,20
9と，インタリーバ208,211とデインタリーバ210を含
む。復号器(D1)207には，送信データU,Y1に相当するU',
Y1'を入力して軟判定復号を行う。また，Y2'は原信号X
をインタリーブして畳込み符号化した送信データY2に相
当し，復号器(D1)207の復号データをインタリーバ208に
より，Y2'に対応するようにインタリーブして復号器(D
2)209に入力し，軟判定復号を行う。復号結果出力は，
元のデータ順になるようにデインタリーバ210によって
デインタリーブして復号出力U''を得る。この復号出力
U''を受信データU'として再度復号器(D1)207に入力し，
前述と同一の動作を繰り返す。この復号処理を複数回繰
り返すことによって，ランダム発生するランダム誤りや
バースト発生するバースト誤りを訂正することが可能と
なる。

【０００４】復号器（D1，D2）の復号方式としては，例
えばMAP(最大事後確率)復号化方式とSOVA（軟判定ビタ
ビアルゴリズム）復号化方式があげられる。前者のMAP
復号化方式は，受信データの移行確率を用いて前方用確
率aと後方用確率bとを算出し，各時間（ビット）につい
て前方用確率aと後方用確率bとを用いて“１”であるか
又は“０”であるかの確率の大きい方（硬判定復号デー
タ）とその差（軟判定値）とを求めるものである。

【０００５】前記MAP復号化方式と比較して，SOVA復号
化方式は誤り訂正の特性は劣化するものの演算量は少な
くて済むことが知られている。

【０００６】SOVA復号方式は，Claude Berrou et al,
”A Low Complexity Soft-Output Viterbi Decoder Ar
chitecture”, Proc.IEEE, 1993に示されている。図３
にSOVA復号方式の動作概要の説明図を示す。畳込み符号
器301は，符号器に信号が入力されるとタップの状態が
遷移し，拘束長をKとすると2^(k-1)通りの状態が存在す
る。図３は，拘束長K=4の畳込み符号器301を示してい
る。図３のタップの状態が，000，001，010，011，10
0，101，110，111となっているとき，それぞれ，State
0，State 1，State 2，State 3，State 4，State 5，St
ate 6，State 7と定義する。State 6の状態で入力信号0
が入力されると，次の状態はState 7となる。このState
6の時点をBit=(-1)，State 7の時点をBit=0とすると，
入力信号0によって，State 6からState 7へ状態が遷移
したことになる。この状態遷移を逆にたどることによっ
て，入力信号系列を求めることができる。状態遷移を逆
にたどるトレースバックと呼ぶ。図３では，Bit=0でSta
te 7，Bit=(-1)でState 6，Bit=(-2)でState 4というよ
うに，復号器に入力された信号からBit=(-63)までの信
号系列に対して，状態遷移の可能性を調べ，最も確から
しい最尤パスを追跡することによって，Bit=(-63)からB
it=(-62)に状態遷移する際に入力された信号を硬判定値
として出力する。

【０００７】また，図３において，Bit=(-2)からBit=(-
1)での入力信号が誤っていた場合を想定すると，別の状
態遷移の可能性があるため，最尤パスの追跡の他に，Bi
t=(-1)からBit=(-2)で別の状態遷移について調べ，これ
を競合パスとして追跡する。

【０００８】図３において，Bit=(-63)時点で前記最尤
パスと競合パスに関して，それぞれのパスの確からしさ
の差分に相当する尤度情報を軟判定値として求める。

【０００９】SOVA復号化方式において，誤り訂正能力の
特性を発揮するためにトレースバックするビット数L
（トレースバック長）は，拘束長Kの数倍程度必要であ
ることが知られている。図４に，１ビットの復号結果を
得るために，最低限必要なトレースバック長の値をL_mi
n=64とした場合を示す。従来の技術では，Bit=0からBit
=(-63)までのトレースバックを１回行うと，Bit=(-63)
時点における１ビット分の硬判定値と軟判定値が得られ
る。１ビット分の硬判定値と軟判定値を得るために，１
回のトレースバックでL_minに相当する演算量が必要
で，復号する情報ビット数をNとすると，L_min×Nの演
算量が必要となる。

【００１０】

【発明が解決しようとする課題】従来の技術では，１回
のSOVA復号結果を得るのに情報ビット数Nとトレースバ
ック長L_minに比例して演算時間が大きくなるという問
題がある。特に，ターボ復号処理では，復号出力を再度
復号器に入力する繰り返し復号処理を行うため，伝送路
の誤りが多い場合は，高い誤り訂正能力を実現するため
に繰り返し回数が多く必要とされる。繰り返し回数をIT
とするとトータルの演算量はIT×L_min×Nとなり，繰り
返し回数が大きいほど演算時間が長くなり，信号処理に
高い動作周波数が必要とされる。例えば，従来の技術に
よるハードウェア実装を行うと，伝送レート384kbit/se
cのターボ復号処理に必要な動作周波数は，繰り返し回
数IT=16とすると，100MHzにもなる。移動端末の場合は
特に低消費電力化が重要な課題であるため，動作周波数
を低減させることが必要となる。

【００１１】そこで，本発明では，SOVA復号化方式にお
けるトレースバック処理の演算時間を削減することを目
的とする。

【００１２】

【課題を解決するための手段】前記問題を解決するため
に，１回のトレースバックにおいて複数ビットの硬判定
出力と軟判定値を求めるトレースバック処理方式を提供
する。本発明のトレースバック回路の一実施例では，図
５に示すように，トレースバックにおいて，最尤パスを
たどる際に１ビットごとに最尤パス方向と反対に遷移す
るパスを競合パスとして記憶する。これにより，１回の
トレースバックで競合パス全部について調べることがで
きるため，各ビットにおける軟判定値を求めることが可
能となる。従来の技術では，１回のトレースバックをL
ビット実行して軟判定値１ビット分を求めるが，本発明
によればトレースバック開始点からの深さをMビットと
すると，トレースバックをMビット実行して軟判定値１
ビット分が求まる。トレースバック長が拘束長Kの数倍
程度の最小値L_minを満たしていれば特性が保たれるこ
とになる。１回のトレースバックでLビット実行するとM
>=L_minを満たすビットについて軟判定値が定まるた
め，L-L_minビット分の硬判定出力と軟判定値が１回の
トレースバックで得られる。これにより，１回のトレー
スバックで複数ビットの復号結果が求められるため，情
報長Nビット全部の復号結果を求めるためのトレースバ
ック回数をN回からN/(L-L_min)回に減らすことが可能と
なり，演算時間を削減できる。

【００１３】

【発明の実施の形態】図６に本発明の復号器の一実施例
を示す。この復号器は，復号器の入力として受信ターボ
符号データを情報長分蓄える入力信号メモリ601と，軟
判定ビタビアルゴリズムによるSOVA復号器602と，前記S
OVA復号化による硬判定出力と軟判定値の復号結果を出
力として格納する復号結果メモリ603と，前記復号デー
タと軟判定情報を所定回数繰り返し演算させるときにイ
ンターリーブパターンによってアドレス制御を行う制御
部604と，インタリーブパターンを格納したインタリー
ブパターンメモリ605とを備えている。インターリーブ
パターンによってアドレス制御を行う制御部604によっ
て，繰り返し復号回数に応じてデータの流れが制御され
る。

【００１４】図７により，データの流れを説明する。繰
り返し復号奇数回目の処理では，通信路を通って受信さ
れたターボ符号化データを格納した入力信号メモリ601
より，U'をアドレス順に読み出した値をSOVA復号器602
入力のC0として，Y1'をアドレス順に読み出した値をC1
として使用する。SOVA復号器602の出力L(U')_nは，事前
尤度情報Le(U')_(n-1)と通信路値U'を減算した後，外部
情報尤度Le(U')_n=β×{L(U')_n U' Le(U')_(n-1)}と
して復号結果メモリ603にアドレス順に書き込まれる。
繰り返し復号の初回は，事前尤度情報Le(U')_(n-1)を0
とする。ここでβは軟判定値に対する信頼度を重み付け
する係数であり，誤り訂正能力の特性に影響を与える。
このβは，誤り訂正能力のビットエラーレートから通信
路のノイズ状態を測定し，適応的に制御することが可能
なものである。なお，このβで重み付けする箇所は図６
では省略されている。次に，繰り返し復号偶数回目の処
理では，入力信号メモリ601より，インタリーバ701によ
ってインタリーブパタンに従って読み出した値をSOVA復
号器入力のC0として，Y2'をアドレス順に読み出した値
をC1として使用する。ここでインタリーバ701の機能
は，図６のインタリーブパタンメモリ605から制御部604
によってインタリーブパタンを読み出すことによって，
入力信号メモリ601に対するアドレスを生成することに
より実現する。事前尤度情報Le(U')_(n-1)は，前回の復
号で得られた外部情報尤度を復号結果メモリ603からイ
ンタリーバ702によってインタリーブパタンに従って読
み出した値を使用する。インタリーバ702の機能もイン
タリーバ701と同様にして実現される。SOVA復号器602の
出力L(U')_nは，事前尤度情報Le(U')_(n-1)と通信路値
U'を減算した後，外部情報尤度Le(U')_n=β×{L(U')_n
U' Le(U')_(n-1)}としてデインタリーバ703によって
復号結果メモリ603にインタリーブパタンに従ったアド
レスで書き込む。ここで，デインタリーバ703の機能
も，インタリーバ701・702と同様にして実現される。つ
まり，図７におけるインタリーバ701・702とデインタリ
ーバ703は，図６において制御部604とインタリーブパタ
ンメモリ605で表されていることになる。遅延器606は，
SOVA復号器602入力のC0とC2を加算したものを，SOVA復
号器602の出力L(U')_nが求まるまで遅延させる回路であ
り，繰り返し復号最終回には０固定とする。

【００１５】次にインタリーバ701・702，デインタリー
バ703の機能の実現方法に関して，図６の制御部604とイ
ンタリーブパタンメモリ605の繰り返し復号実行時の動
作を，図８を用いて説明する。繰り返し復号奇数回時
は，入力信号メモリの読み出しアドレス，復号結果メモ
リの読み出しアドレス，書き込みアドレスは１ずつイン
クリメントするアドレス順となるため，制御部604は信
号処理のタイミングにあわせてアドレス生成を行う。繰
り返し復号偶数回時は，インタリーブパタンメモリのア
ドレス順にインタリーブパタンを読み出した値を，入力
信号メモリの読み出しアドレス，復号結果メモリの読み
出しアドレス，書き込みアドレスとして使用する。制御
部604で各メモリに対する信号処理タイミングにあわせ
てアドレスを生成する。

【００１６】次に，図６のSOVA復号器602について説明
する。SOVA復号器602では，すべての状態遷移について
遷移の確からしさ（メトリック値）と，遷移情報（パス
値）と，ある状態に至るまでの遷移の確からしさの差分
に相当する尤度情報（尤度値）とを求めるACS（Add-Com
pare-Select）回路607と，ACS回路607で求めたメトリッ
ク値を記憶するメトリックメモリ608と，パス値を記憶
するパスメモリ102と，尤度値を記憶する尤度メモリ103
と，パス値から最も確からしい遷移の軌跡を追跡するト
レースバック回路101とを備えている。

【００１７】まずACS回路607における実施の形態の例を
図９に示す。ACS回路607では，状態遷移の基本構造（バ
タフライ）に対し，遷移ブランチ毎にブランチの確から
しさb_metをSOVA復号器入力のC0,C1,C2の関数として求
める。この関数は，符号器の構成に応じた関数となる。
例えば，3GPP Release'99のターボ符号器の仕様を例と
した場合，次式（１）で表される。ここで，状態Stateを二進数表記し，LSB(Least Signifi
cant Bit)の1 bit目をState[0]，2 bit目をState[1]と
し，^は排他論理を表すものとする。

【００１８】図６のメトリック値を格納したメトリック
メモリ608より，メトリック値MET_P0，MET_P1をロード
し，それぞれACS回路における入力側の二つの状態に対
するメトリック値とする。ここで，メトリック値MET_P
0，MET_P1は１ビット前にACS回路で計算されてメトリッ
クメモリ608に格納されたメトリック値の内，ACS回路の
入力側に対応する二つの状態に対応するメトリック値が
選択されるものとする。図９では，状態0に対して入力
信号0が入力された場合は状態0に遷移し，状態１に対し
て入力信号１が入力された場合は状態0に遷移する様子
を表している。このとき，状態0に遷移する可能性とし
ては，状態0から状態0への遷移と，状態１から状態0へ
の遷移の二つの場合がある。状態0から状態0への遷移の
確からしさAは，A=MET_P0+b_metで表され，状態1から状
態0への遷移の確からしさBは，B=MET_P1-b_metで表され
る。この二つの遷移に対して遷移の確からしさを比較
し，図９の例ではBの方がAよりも大きいため，状態１か
ら状態0への遷移が確からしいことになる。同様にして
状態４に対して遷移する可能性について調べると，図９
では状態１から状態４への遷移が確からしいことにな
る。このように，図９では状態の遷移が確からしい道筋
を太線で示してある。図９の場合，遷移の確からしさB
の方がAよりも大きいため，パス値を１として定義す
る。逆にAの方が大きい場合は，パス値を0とする。同様
にして，遷移の確からしさCとDを比較して，状態4に遷
移するパス値をCがDよりも大きい場合は0とし，CがDよ
り小さい場合は1とする。また，遷移の確からしさAとB
の差分の絶対値を２で割った値を状態0の尤度値とし，
同様にCとDの差分の絶対値を２で割った値を状態4の尤
度値とする。ACS回路ですべての状態に対してメトリッ
ク値，パス値，尤度値を求め，それぞれメトリックメモ
リ608，パスメモリ102，尤度メモリ103に格納する。メ
トリック値の飽和を避けるため，１ビット前のACS回路
処理で最大値をもつメトリック値を記憶しておき，各メ
トリック値から記憶したメトリック値を減算してからメ
トリックメモリ608に格納するようにするようにしても
よい。

【００１９】図１にトレースバック回路の実施例の説明
図を示す。トレースバック回路101は，トレースバック
開始信号TR_LDをトリガとしてトレースバック開始時状
態TR_STを初期状態とし，パスメモリ102から読み出した
パス値と尤度メモリ103の尤度値を使って，硬判定値SIG
Nと軟判定値WGTを求めるものである。ただし，ここでP
[0]からP[7]は，それぞれ状態0から状態7までに対する
パス値を表すものとする。

【００２０】トレースバック回路101は，状態数分のト
レース部104と出力選択部105から構成される。トレース
部104は，最も確からしい遷移を表す最尤パスフラグSF
と，次に確からしい遷移を表す競合パスフラグCFと，最
尤パスと競合パスの確からしさの差分を表す尤度情報W
を各状態について求める回路である。各トレース部104
で求められた情報は，１ビット前の情報としてトレース
部104にトレリス状態遷移に従ってフィードバックをか
ける構造になっている。例えば，図１ではBit=0の時点
において，トレース部７で最尤パスフラグSF=1を求めて
いる。この結果をBit=-1の時点においてトレース部７と
トレース部６の入力としてフィードバックすることによ
り，トレース部７は競合パスフラグCF=1を，トレース部
6は最尤パスフラグSF=1を求めている。このようにし
て，他のトレース部も同様な働きをすることによって，
トレースバック処理が行われる。出力選択部105では，
各状態のトレース部104の出力結果から，硬判定値SIGN
と軟判定値WGTを計算する。

【００２１】図１０にトレースバック回路のトレース部
における最尤パスフラグSFを決定するアルゴリズムを示
す。トレースバック開始時は，ACS回路で最もメトリッ
ク値の大きい状態をトレースバック開始時状態TR_STと
し，状態TR_STに対応するトレース部の最尤パスフラグS
Fが１となるようにフラグを設定する。トレースバック
処理中においては，１ビット前時点で最尤パスフラグSF
が１であった状態から自状態に遷移してくるパスが，パ
スメモリから読み出したパス値と比べて正しい遷移を示
していれば，自状態が最尤パスとして継承され，最尤パ
スフラグSFが１となる。

【００２２】図１１にトレースバック回路のトレース部
における競合パスフラグCFを決定するアルゴリズムを示
す。トレースバック開始時は，全状態について競合パス
は存在しないため，競合パスフラグCFを0にリセットす
る。また，自状態が最尤パスである場合には，競合パス
となり得ないので競合パスフラグCFは0になる。競合パ
スになる条件として，１ビット前において最尤パスであ
った状態から自状態に遷移するパスについて，パスメモ
リから読み出したパス値と比べて正しくない場合に，競
合パスフラグCFが１となる。また，１ビット前において
競合パスであった状態から自状態に遷移するパスについ
て，パスメモリから読み出したパス値と比べて正しい場
合に，競合パスが継承されることになり，競合パスフラ
グCFが１となる。

【００２３】図１２にトレースバック回路のトレース部
における尤度情報Wを決定するアルゴリズムを示す。ま
ずトレースバック開始時は，尤度情報を最大値に設定す
る。また，自状態が最尤パスである場合も尤度情報を最
大値に設定する。１ビット前において最尤パスであった
状態から自状態に遷移するパスが，パスメモリから読み
出したパス値と比べて正しくない場合には，最尤パスで
あった状態の尤度メモリから読み出した尤度値DELTAを
尤度情報の候補W_1=DELTAとして保持する。１ビット前
において競合パスであった状態から自状態に遷移するパ
スが，パスメモリから読み出したパス値と比べて正しい
場合は，競合パスの状態における１ビット前の尤度情報
W(1bit前)を尤度情報の候補W_2=W(1bit前)として保持す
る。尤度情報の候補W_1,W_2を比較して小さい値を自状
態における尤度情報W=Min(W_1,W_2)として出力する。

【００２４】図１３にトレースバック回路の出力選択部
のアルゴリズムを示す。硬判定値SIGNを求めるために
は，最尤パスフラグSF=1である状態STを選択し，１ビッ
ト前の最尤パスの状態から状態STに遷移する際に符号器
で入力された符号を硬判定SIGNとして出力する。パス値
を符号器で入力された符号とすれば，状態STにおけるパ
ス値が硬判定値SIGNとして出力される。次に軟判定値WG
Tを求めるために，競合パスフラグCF=1である状態の集
合Uを求める。集合Uに属するトレース部の尤度情報Wの
最小値を軟判定値WGTとして出力する。

【００２５】

【発明の効果】本発明によれば，情報長Nビットの復号
を行う場合のトレースバックの演算量は，次式（２）の
ようにあらわすことができる。 [(N+L-L_min-1)/(L-L_min)]×L×S （２）ただし，[x]はxを超えない最大の整数を表すものとす
る。Lは１回のトレースバックを行うビット数で，L_min
はSOVA復号結果の軟判定値の信頼性を確保するために最
低限必要なトレースバックのビット数を表す。また，S
は状態数を表し，トレース部の個数に相当する。従来の
技術によるトレースバックの演算量は，次式（３）で表
される。 N×L_min×2 （３）ここで，最尤パスと競合パスの二つに対する演算量を考
慮して，2倍している。

【００２６】図１４に従来の技術と本発明の演算量比較
を，N=512, L=64, L_min=32の場合を例として示す。状
態数が32よりも小さい範囲では，本発明は従来の技術に
比べて演算量が少なくて済むことがわかる。拘束長Kが
小さく，状態数が少ない場合に，本発明が有効であると
言える。

【００２７】本発明により，拘束長Kが小さく状態数が
少ないターボ符号において，ターボ復号器におけるSOVA
復号の演算量が低減され，信号処理に必要とされるディ
ジタル信号処理の動作周波数が低減できるという効果が
ある。例えば，従来の技術に比べて約1.4倍の49kGateの
ハードウェア実装で，伝送レート384kbit/secのターボ
復号処理に必要な動作周波数は繰り返し回数IT=16とし
て，12MHz程度となり，従来の技術の約1/8程度に抑える
ことができる。

【図面の簡単な説明】

【図１】本発明におけるターボ復号方式実施例のトレー
スバック回路の説明図。

【図２】ターボ符号を用いた通信システムの説明図。

【図３】ターボ復号におけるトレースバックの説明図。

【図４】従来技術におけるトレースバックの問題点の説
明図。

【図５】本発明におけるトレースバック方式の説明図。

【図６】本発明におけるターボ復号器の構成図。

【図７】本発明におけるターボ繰り返し復号時の動作説
明図。

【図８】本発明におけるターボ復号器制御部の動作説明
図。

【図９】本発明におけるターボ復号器ACS回路の説明
図。

【図１０】トレースバック回路における最尤パスフラグ
決定アルゴリズム。

【図１１】トレースバック回路における競合パスフラグ
決定アルゴリズム。

【図１２】トレースバック回路における尤度情報決定ア
ルゴリズム。

【図１３】トレースバック回路における硬判定値・軟判
定値決定アルゴリズム。

【図１４】従来の復号処理と本発明の復号処理との演算
量を比較したグラフ。

【符号の説明】

１０１・・・トレースバック回路，１０２・・・パスメモリ，
１０３・・・尤度メモリ，１０４・・・トレース部，１０５・・
・出力選択部，２０１・・・ターボ符号器，２０２・・・通信
路，２０３・・・ターボ復号器，２０４，２０６・・・再帰的
組織畳込み符号器，２０５，２０８，２１１・・・インタ
リーバ，２０７，２０９・・・復号器，２１０・・・デインタ
リーバ，３０１・・・畳込み符号器，６０１・・・入力信号メ
モリ，６０２・・・SOVA復号器，６０３・・・復号結果メモ
リ，６０４・・・制御部，６０５・・・インタリーブパタンメ
モリ，６０６・・・遅延器，６０７・・・ACS回路，６０８・・・
メトリックメモリ3，７０１，７０２・・・インタリーバ，
７０３・・・デインタリーバ。

フロントページの続きＦターム(参考） 5B001 AA10 AB02 AC05 AD06 5J065 AA01 AB01 AC02 AD10 AE06 AF01 AG05 AG06 AH06 AH21 AH23 5K014 AA01 BA11 EA01 FA16

Claims

【特許請求の範囲】

【請求項１】タップの状態が複数あり，信号が１ビット
入力される毎に前記タップの状態が変化するターボ復号
器で符号化されたデータを軟判定ビタビアルゴリズム
（SOVA）復号を行う復号器を有する誤り訂正復号器であ
って，前記SOVA復号器は，前記ターボ復号器のタップの
状態遷移をトレースバックするトレースバック処理部を
有し，前記トレースバック処理部は，最も確からしい状
態遷移を表す最尤パスであるかどうかを示す最尤パスフ
ラグと，次に確からしい状態遷移を表す競合パスである
かどうかを示す競合パスフラグと，最尤パスと競合パス
との確からしさの差分に相当する尤度情報とを計算し
て，１ビットトレースバックする毎に硬判定値と軟判定
値を確定する誤り訂正復号器。
【請求項２】請求項１に記載の誤り訂正復号器であっ
て，前記トレースバック処理部は，１ビットトレースバ
ックする毎に最尤パスから最尤パスに遷移する際に前記
ターボ符号器に入力された符号を硬判定値として出力
し，競合パスの集合を求め，これらの競合パスの内で前
記尤度情報の最小値を軟判定値として出力することを特
徴とする誤り訂正復号器。
【請求項３】請求項１又は２の何れかに記載の誤り訂正
復号器であって，前記トレースバック処理部は，前記タ
ップの状態数分のトレースバック計算モジュールを有
し，各計算モジュールは，前記最尤パスフラグと，前記
競合パスフラグと，前記尤度情報とを計算することを特
徴とする誤り訂正復号器。