JP2002217421A - Portable electronic equipment - Google Patents

Portable electronic equipment

Info

Publication number
JP2002217421A
JP2002217421A JP2001340759A JP2001340759A JP2002217421A JP 2002217421 A JP2002217421 A JP 2002217421A JP 2001340759 A JP2001340759 A JP 2001340759A JP 2001340759 A JP2001340759 A JP 2001340759A JP 2002217421 A JP2002217421 A JP 2002217421A
Authority
JP
Japan
Prior art keywords
substrate
resin layer
flexible
electronic device
provided above
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001340759A
Other languages
Japanese (ja)
Other versions
JP3535132B2 (en
Inventor
Shunpei Yamazaki
舜平 山崎
Yasuyuki Arai
康行 荒井
Satoshi Teramoto
聡 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001340759A priority Critical patent/JP3535132B2/en
Publication of JP2002217421A publication Critical patent/JP2002217421A/en
Application granted granted Critical
Publication of JP3535132B2 publication Critical patent/JP3535132B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To obtain a mechanically flexible and which can be made light-weight configuration, in portable electronic equipment having an active-matrix type liquid crystal display. SOLUTION: A semiconductor device has a flexible resin substrate, a resin layer that is provided at an upper section on the flexible resin substrate, and a thin-film transistor that is provided at the upper section on the resin layer. The semiconductor device is further provided in card-type calculators, portable computers, the portable electronic equipment, such as various kinds of communication equipment, and card-type electronic equipment.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本明細書で開示する発明は、
樹脂基板(工業用プラスチック基板を含む)等の可撓性
(フレキシブルな機械的な性質)を有する基板上に形成
された薄膜トランジスタの構成およびその作製方法に関
する。また、この薄膜トランジスタを用いて構成された
アクティブマトリクス型の液晶表示装置に関する。
TECHNICAL FIELD [0001] The invention disclosed in the present specification is:
The present invention relates to a structure of a thin film transistor formed over a substrate having flexibility (flexible mechanical properties) such as a resin substrate (including an industrial plastic substrate) and a method for manufacturing the thin film transistor. Further, the present invention relates to an active matrix type liquid crystal display device including the thin film transistor.

【0002】[0002]

【従来の技術】ガラス基板や石英基板上に形成された薄
膜トランジスタが知られている。このガラス基板上に形
成される薄膜トランジスタは、アクティブマトリクス型
の液晶表示装置に主に利用されている。アクティブマト
リクス型の液晶表示装置は、高速動画や微細な表示を行
うことができるので、単純マトリクス型の液晶表示装置
に代わるものと期待されている。
2. Description of the Related Art Thin film transistors formed on a glass substrate or a quartz substrate are known. The thin film transistor formed on the glass substrate is mainly used for an active matrix type liquid crystal display device. Active matrix liquid crystal display devices can perform high-speed moving images and fine display, and are expected to replace simple matrix liquid crystal display devices.

【0003】アクティブマトリクス型の液晶表示装置と
いうのは、各画素のそれぞれに1つ以上の薄膜トランジ
スタをスイッチング素子として配置し、画素電極に出入
りする電荷をこの薄膜トランジスタで制御するものであ
る。基板としてガラス基板や石英基板が用いられるの
は、液晶表示装置を可視光が透過する必要があるからで
ある。
In an active matrix type liquid crystal display device, one or more thin film transistors are arranged as switching elements in each pixel, and electric charges flowing into and out of a pixel electrode are controlled by the thin film transistors. A glass substrate or a quartz substrate is used as the substrate because visible light needs to be transmitted through the liquid crystal display device.

【0004】一方、液晶表示装置は極めて応用範囲の広
い表示手段として期待されている。例えば、カード型の
計算機や携帯型のコンピュータ、さらには各種通信機器
等の携帯型の電子機器に用いられる表示手段として期待
されている。そしてこれら携帯型の電子機器に利用され
る表示手段においては、取り扱う情報の高度化に従っ
て、より高度な情報の表示が求められている。例えば、
数字や記号のみではなく、より微細な画像情報や動画を
表示する機能が求められれている。
On the other hand, liquid crystal display devices are expected as display means having a very wide range of applications. For example, it is expected to be used as a display unit used in card-type computers, portable computers, and portable electronic devices such as various communication devices. As for the display means used in these portable electronic devices, more advanced information is required to be displayed as the information to be handled becomes more sophisticated. For example,
There is a demand for a function of displaying not only numbers and symbols but also finer image information and moving images.

【0005】液晶表示装置により微細な画像情報や動画
を表示する機能を求める場合、アクティブマトリクス型
の液晶表示装置を利用する必要がある。しかし、基板と
してガラス基板や石英基板を用いた場合、 ・液晶表示装置自体の厚さを薄くすることに限界があ
る。 ・重量が大きくなる。 ・軽量化しようとして基板の厚さを薄くすると、基板が
割れる。 ・基板に柔軟性がない。 といった問題を有している。
When a function of displaying fine image information or a moving image is required by a liquid crystal display device, it is necessary to use an active matrix type liquid crystal display device. However, when a glass substrate or a quartz substrate is used as the substrate, there is a limitation in reducing the thickness of the liquid crystal display device itself.・ Weight increases. -If the thickness of the substrate is reduced to reduce the weight, the substrate will crack. -The substrate is not flexible. There is such a problem.

【0006】特にカード型の電子機器は、その取扱にお
いて、多少の応力が働いても破損しない柔軟性が要求さ
れるので、その電子機器に組み込まれる液晶表示装置に
も同様な柔軟性(フレキシビリティー)が要求される。
In particular, card-type electronic devices are required to have flexibility not to be damaged even when a slight stress is applied in handling them. Therefore, the same flexibility (flexibility) is applied to a liquid crystal display device incorporated in the electronic device. Tee) is required.

【0007】[0007]

【発明が解決しようとする課題】本明細書で開示する発
明は、柔軟性を有するアクティブマトリクス型の液晶表
示装置を提供することを課題とする。
SUMMARY OF THE INVENTION It is an object of the present invention to provide an active matrix type liquid crystal display device having flexibility.

【0008】[0008]

【課題を解決するための手段】液晶表示装置に柔軟性を
与える方法としては、基板として透光性を有するプラス
チック基板や樹脂基板を用いる方法がある。しかし、樹
脂基板はその耐熱性の問題からその上に薄膜トランジス
タを形成することは技術的に困難であるという問題があ
る。
As a method for giving flexibility to a liquid crystal display device, there is a method using a plastic substrate or a resin substrate having a light transmitting property as a substrate. However, the resin substrate has a problem that it is technically difficult to form a thin film transistor on the resin substrate due to its heat resistance.

【0009】そこで、本明細書で開示する発明は、以下
に示すような構成を採用することにより、上記の困難性
を解決することを特徴とする。本明細書で開示する発明
の一つは、フィルム状の樹脂基板と、前記樹脂基板の表
面に形成された樹脂層と、前記樹脂層上に形成された薄
膜トランジスタと、を有することを特徴とする。
Therefore, the invention disclosed in this specification is characterized by solving the above-mentioned difficulties by employing the following configuration. One of the inventions disclosed in this specification includes a film-shaped resin substrate, a resin layer formed on a surface of the resin substrate, and a thin film transistor formed on the resin layer. .

【0010】上記構成の具体的な例を図1に示す。図1
に示す構成においては、フィルム状の樹脂基板であるP
ETフィルム(厚さ100μm)に接して、樹脂層10
2が形成されており、さらにその上にInverted
staggered型の薄膜トランジスタが形成され
ている。
FIG. 1 shows a specific example of the above configuration. Figure 1
In the configuration shown in FIG.
In contact with an ET film (thickness: 100 μm), a resin layer 10
2 is formed, and furthermore, Inverted is further formed thereon.
A staged thin film transistor is formed.

【0011】フィルム状の樹脂基板としては、PET
(ポリエチレンテレフタレート)、PEN(ポリエチレ
ンナフタレート)、PES(ポリエチレンサルファイ
ト)、ポリイミドから選ばれたものを用いることができ
る。ここで必要とされる条件は、可撓性を有すること、
それに透光性を有すること、である。またなるべく高い
温度に耐えることができることが望ましい。一般的にこ
れら樹脂基板は、加熱温度を200℃程度以上に上げて
いくと、表面にオリゴマー(直径1μm程度の重合体)
が析出したり、ガスを発生したりし、その上に半導体層
を形成することは著しく困難になる。従って、その耐熱
温度がなるべく高いものである必要がある。
As the film-like resin substrate, PET is used.
(Polyethylene terephthalate), PEN (polyethylene naphthalate), PES (polyethylene sulfite), or polyimide can be used. The condition required here is to have flexibility,
It has translucency. Also, it is desirable to be able to withstand as high a temperature as possible. Generally, when the heating temperature of these resin substrates is increased to about 200 ° C. or more, oligomers (polymers having a diameter of about 1 μm) are formed on the surface.
Is deposited or a gas is generated, and it is extremely difficult to form a semiconductor layer thereon. Therefore, it is necessary that the heat-resistant temperature be as high as possible.

【0012】上記構成において樹脂層は、樹脂基板の表
面を平坦化するための機能を有している。この平坦化と
いう意味には、半導体層の形成等の加熱が伴う工程にお
いて、樹脂基板の表面にオリゴマーが発生することを防
ぐ機能も含まれる。
In the above structure, the resin layer has a function for flattening the surface of the resin substrate. This flattening also includes a function of preventing oligomers from being generated on the surface of the resin substrate in a step involving heating such as formation of a semiconductor layer.

【0013】この樹脂層としては、アクリル酸メチルエ
ステル、アクリル酸エチルエステル、アクリル酸ブチル
エステル、アクリル酸2エチルヘキシルエステルから選
ばれたアクリル樹脂を用いることができる。この樹脂層
を形成することで、樹脂基板を用いた場合でも、上述し
た薄膜トランジスタを作製する場合の不都合を抑制する
ことができる。
As the resin layer, an acrylic resin selected from methyl acrylate, ethyl acrylate, butyl acrylate, and 2-ethylhexyl acrylate can be used. By forming this resin layer, even when a resin substrate is used, inconvenience in manufacturing the above-described thin film transistor can be suppressed.

【0014】他の発明の構成は、フィルム状の樹脂基板
上に樹脂層を形成する工程と、前記樹脂層上に半導体層
をプラズマCVD法で形成する工程と、前記半導体層を
用いて薄膜トランジスタを形成する工程と、を有するこ
とを特徴とする。
According to another aspect of the invention, there is provided a process for forming a resin layer on a film-shaped resin substrate, a process for forming a semiconductor layer on the resin layer by a plasma CVD method, and a method for forming a thin film transistor using the semiconductor layer. And forming.

【0015】他の発明の構成は、フィルム状の樹脂基板
を所定の温度で加熱処理し樹脂基板からの脱ガス化を計
る工程と、フィルム状の樹脂基板上に樹脂層を形成する
工程と、前記樹脂層上に半導体層をプラズマCVD法で
形成する工程と、前記半導体層を用いて薄膜トランジス
タを形成する工程と、を有することを特徴とする。
According to another aspect of the present invention, there are provided a step of heating a film-shaped resin substrate at a predetermined temperature to measure degassing from the resin substrate, and a step of forming a resin layer on the film-shaped resin substrate. A step of forming a semiconductor layer on the resin layer by a plasma CVD method; and a step of forming a thin film transistor using the semiconductor layer.

【0016】上記構成において、加熱処理を施し樹脂基
板からの脱ガス化を計るのは、後の加熱を従うプロセス
において、樹脂基板から脱ガス化現象が起こることを防
ぐためである。例えば、樹脂基板上に半導体薄膜を形成
している最中に樹脂基板からの脱ガス化が起こると、半
導体薄膜に大きなピンホールが形成されることになり、
その電気特性は大きく損なわれたものとなってしまう。
従って、予め後のプロセス中において加えられる加熱温
度よりも高い温度で加熱処理を行い、樹脂基板中からの
脱ガス化を行っておくことによって、後の工程における
樹脂基板からの脱ガス現象を抑制することができる。
In the above configuration, the reason why the degassing from the resin substrate is performed by performing the heat treatment is to prevent the degassing phenomenon from occurring from the resin substrate in a process following the subsequent heating. For example, if degassing from the resin substrate occurs while forming the semiconductor thin film on the resin substrate, a large pinhole will be formed in the semiconductor thin film,
Its electrical properties are greatly impaired.
Therefore, by performing the heat treatment at a temperature higher than the heating temperature applied in the subsequent process in advance and degassing from the resin substrate, the degassing phenomenon from the resin substrate in the later process is suppressed. can do.

【0017】他の発明の構成は、フィルム状の樹脂基板
を所定の温度で加熱処理する工程と、フィルム状の樹脂
基板上に樹脂層を形成する工程と、前記樹脂層上に半導
体層をプラズマCVD法で形成する工程と、前記半導体
層を用いて薄膜トランジスタを形成する工程と、を有
し、前記プラズマCVD法での半導体層の形成に際し
て、前記所定の温度以下の温度で加熱を行うことを特徴
とする。
According to another aspect of the present invention, a step of heating a film-shaped resin substrate at a predetermined temperature; a step of forming a resin layer on the film-shaped resin substrate; Forming a thin film transistor using the semiconductor layer by a CVD method; and forming the semiconductor layer by the plasma CVD method, wherein the semiconductor layer is heated at a temperature equal to or lower than the predetermined temperature. Features.

【0018】他の発明の構成は、フィルム状の樹脂基板
を所定の温度で加熱処理する工程と、フィルム状の樹脂
基板上に樹脂層を形成する工程と、前記樹脂層上に半導
体層をプラズマCVD法で形成する工程と、前記半導体
層を用いて薄膜トランジスタを形成する工程と、を有
し、前記所定の温度は、他の工程における加熱温度より
高い温度であることを特徴とする。
According to another aspect of the invention, a film-shaped resin substrate is heated at a predetermined temperature, a resin layer is formed on the film-shaped resin substrate, and a semiconductor layer is formed on the resin layer by plasma. A step of forming a thin film transistor using the semiconductor layer by a CVD method; and the predetermined temperature is higher than a heating temperature in another step.

【0019】他の発明の構成は、一対のフィルム状の樹
脂基板と、前記樹脂基板間に保持された液晶材料と、前
記一対の樹脂基板の少なくとも一方の表面上に形成され
た画素電極と、前記画素電極に接続された薄膜トランジ
スタと、を有し、前記薄膜トランジスタは樹脂基板上に
形成されており、前記一対のフィルム状の樹脂基板の表
面にはその表面を平坦化するための樹脂層が形成されて
いることを特徴とする。
According to another aspect of the present invention, a pair of film-shaped resin substrates, a liquid crystal material held between the resin substrates, a pixel electrode formed on at least one surface of the pair of resin substrates, A thin-film transistor connected to the pixel electrode, wherein the thin-film transistor is formed on a resin substrate, and a resin layer for flattening the surfaces is formed on a surface of the pair of film-shaped resin substrates. It is characterized by having been done.

【0020】上記構成の具体的な例を図3に示す。図3
に示す構成には、一対の樹脂基板301と302、これ
ら樹脂基板間に保持された液晶材料309、画素電極3
06、画素電極306に接続された薄膜トランジスタ3
05、樹脂基板301の表面を平坦化するための樹脂層
303が示されている。
FIG. 3 shows a specific example of the above configuration. FIG.
Has a pair of resin substrates 301 and 302, a liquid crystal material 309 held between these resin substrates, and a pixel electrode 3.
06, thin film transistor 3 connected to pixel electrode 306
05, a resin layer 303 for flattening the surface of the resin substrate 301 is shown.

【0021】[0021]

【実施例】〔実施例1〕本実施例は、Inverted
staggered型の薄膜トランジスタを有機樹脂
基板であるPET(ポリエチレンテレフタレート)基板
上に形成する例を示す。
[Embodiment 1] This embodiment is an Inverted
An example in which a staged thin film transistor is formed over a PET (polyethylene terephthalate) substrate which is an organic resin substrate will be described.

【0022】まず図1(A)に示すように厚さ100μ
mのPETフィルム101を用意し、脱ガス化のための
加熱処理を加える。この加熱処理は、後のプロセスにお
いて加わる最も高い温度以上の温度である必要がある。
本実施例で示すプロセスでは、プラズマCVD法による
非晶質珪素膜の成膜時における160℃の温度が最高加
熱温度であるので、このPETフィルムからの脱ガス化
を計るための加熱処理は180℃で行う。
First, as shown in FIG.
m PET film 101 is prepared, and a heat treatment for degassing is applied. This heat treatment needs to be performed at a temperature equal to or higher than the highest temperature applied in a later process.
In the process shown in this embodiment, the temperature of 160 ° C. at the time of forming the amorphous silicon film by the plasma CVD method is the maximum heating temperature, so the heat treatment for measuring the degassing from the PET film is 180 Perform at ° C.

【0023】このPETフィルム上にアクリル樹脂の層
102を形成する。アクリル樹脂としては例えばアクリ
ル酸メチルエステルを用いることができる。このアクリ
ル樹脂の層102は、後の熱が加わるプロセスにおい
て、PETフィルムの表面にオリゴマーが発生すること
を防ぐためのものである。また、このアクリル樹脂の層
102は、PETフィルム表面の凹凸を平坦にする機能
を有している。一般にPETフィルムの表面は普通数百
Å〜1μmオーダーの凹凸を有している。このような凹
凸は、厚さが数百Åである半導体層に対して電気的に大
きな影響を与えるこになる。従って、半導体層が形成さ
れる下地を平坦化することは極めて重要なこととなる。
An acrylic resin layer 102 is formed on the PET film. For example, methyl acrylate can be used as the acrylic resin. The acrylic resin layer 102 is for preventing oligomers from being generated on the surface of the PET film in a later process in which heat is applied. In addition, the acrylic resin layer 102 has a function of flattening irregularities on the surface of the PET film. In general, the surface of the PET film usually has irregularities on the order of several hundreds of .mu.m to 1 .mu.m. Such irregularities have a large electrical effect on a semiconductor layer having a thickness of several hundreds of square meters. Therefore, it is very important to flatten the base on which the semiconductor layer is formed.

【0024】次にアルミニウムでなるゲイト電極103
を形成する。このゲイト電極の形成は、スパッタ法によ
ってアルミニウム膜2000〜5000Å(ここでは3
000Å)の厚さに成膜し、さらにフォトリソグラフィ
ー工程による公知のパターニングを行うことにより行わ
れる。またパターンの側面はテーパー状になるようにエ
ッチングを行う。(図1(A))
Next, a gate electrode 103 made of aluminum
To form This gate electrode is formed by sputtering an aluminum film of 2000 to 5000 (here, 3 .ANG.).
This is performed by forming a film to a thickness of 000 °) and performing a known patterning by a photolithography process. Etching is performed so that the side surface of the pattern is tapered. (Fig. 1 (A))

【0025】次にゲイト絶縁膜として機能する酸化珪素
膜104をスパッタ法で1000Åの厚さに成膜する。
ゲイト絶縁膜としては、酸化珪素膜ではなく窒化珪素膜
を用いてもよい。
Next, a silicon oxide film 104 functioning as a gate insulating film is formed to a thickness of 1000 ° by a sputtering method.
Instead of a silicon oxide film, a silicon nitride film may be used as the gate insulating film.

【0026】次にプラズマCVD法を用いて実質的に真
正(I型)の非晶質珪素膜105を500Åの厚さに成
膜する。以下に成膜条件を示す。
Next, a substantially genuine (I-type) amorphous silicon film 105 is formed to a thickness of 500 ° by plasma CVD. The film forming conditions are described below.

【0027】 成膜温度(基板を加熱する温度) 160℃ 反応圧力 0.5Torr RF(13.56 MHz) 20mW/cm2 反応ガス SiH4 ここでは平行平板型のプラズマCVD装置を用いて成膜
を行う。また加熱は、樹脂基板が置かれる基板ステージ
内に配置されたヒーターによる基板の加熱温度である。
このようにして図1(B)に示す状態を得る。
Film formation temperature (temperature for heating the substrate) 160 ° C. Reaction pressure 0.5 Torr RF (13.56 MHz) 20 mW / cm 2 Reaction gas SiH 4 Here, film formation is performed using a parallel plate type plasma CVD apparatus. The heating is a heating temperature of the substrate by a heater arranged in a substrate stage on which the resin substrate is placed.
Thus, the state shown in FIG. 1B is obtained.

【0028】さらに後の工程において、エッチングスト
ッパーして機能する酸化珪素膜をスパッタ法で成膜し、
パターニングを施すことによりエッチングストッパー1
06を形成する。
In a further step, a silicon oxide film functioning as an etching stopper is formed by sputtering.
Etching stopper 1 by patterning
06 is formed.

【0029】次にN型の非晶質珪素膜107を平行平板
型のプラズマCVD法で300Åの厚さに成膜する。以
下に成膜条件を示す。 成膜温度(基板を加熱する温度) 160℃ 反応圧力 0.5Torr RF(13.56 MHz) 20mW/cm2 反応ガス B26/SiH4=1/100
Next, an N-type amorphous silicon film 107 is formed to a thickness of 300 ° by a parallel plate type plasma CVD method. The film forming conditions are described below. Film formation temperature (temperature for heating the substrate) 160 ° C. Reaction pressure 0.5 Torr RF (13.56 MHz) 20 mW / cm 2 Reaction gas B 2 H 6 / SiH 4 = 1/100

【0030】こうして図1(C)に示す状態を得る。そ
の後、N型の非晶質珪素膜107と実質的に真正(I
型)の非晶質珪素膜105とに対してドッライエッチン
グによるパターニングを行う。そしてアルミニウム膜を
3000Åの厚さにスパッタ法で成膜する。さらにこの
アルミニウム膜とその下のN型の非晶質珪素膜とをエッ
チングすることにより、ソース電極108とドレイン電
極109を形成する。このエッチング工程において、エ
ッチングストッパー106の作用によって、ソース/ド
レインの分離が確実に行われる。(図1(D))
Thus, the state shown in FIG. 1C is obtained. Thereafter, the N-type amorphous silicon film 107 is substantially genuine (I
The amorphous silicon film 105 is patterned by dry etching. Then, an aluminum film is formed to a thickness of 3000 ° by a sputtering method. Further, the source electrode 108 and the drain electrode 109 are formed by etching the aluminum film and the N-type amorphous silicon film thereunder. In this etching step, the source / drain is reliably separated by the action of the etching stopper 106. (Fig. 1 (D))

【0031】そして、酸化珪素膜またはポリイミド等の
樹脂材料を用いて層間絶縁層110を6000Åの厚さ
に形成する。酸化珪素膜を形成する場合には、酸化珪素
被膜形成用の塗布液を用いればよい。最後にコンタクト
ホールの形成を行い、ITOを用いて画素電極111を
形成する。以上のようにして、透光性を有する樹脂基板
を用いて、アクティブマトリクス型の液晶表示装置の各
画素電極に配置される薄膜トランジスタを得ることがで
きる。(図1(E))
Then, an interlayer insulating layer 110 is formed to a thickness of 6000 ° using a silicon oxide film or a resin material such as polyimide. In the case of forming a silicon oxide film, a coating solution for forming a silicon oxide film may be used. Finally, a contact hole is formed, and the pixel electrode 111 is formed using ITO. As described above, a thin film transistor provided in each pixel electrode of an active matrix liquid crystal display device can be obtained using a resin substrate having a light-transmitting property. (FIG. 1 (E))

【0032】〔実施例2〕本実施例は、実施例1に示し
た薄膜トランジスタを利用して、アクティブマトリクス
型の液晶表示装置を構成する場合の例を示す。図3に本
実施例に示す液晶電気光学装置の断面を示す。
[Embodiment 2] This embodiment shows an example in which an active matrix type liquid crystal display device is constructed using the thin film transistor shown in Embodiment 1. FIG. 3 shows a cross section of the liquid crystal electro-optical device shown in this embodiment.

【0033】図3において、301と302とが一対の
基板を構成する厚さ100μmのPETフィルムであ
る。303で示されるのが平坦化層として機能するアク
リル樹脂層である。306が画素電極である。図3に
は、2画素分の構成が示されている。
In FIG. 3, reference numerals 301 and 302 denote PET films having a thickness of 100 μm which constitute a pair of substrates. An acrylic resin layer 303 functions as a flattening layer. 306 is a pixel electrode. FIG. 3 shows a configuration for two pixels.

【0034】304は対向電極である。そして307と
308が液晶309を配向させる配向膜である。液晶3
09は、TN型液晶やSTN型液晶、さらには強誘電性
液晶等を用いることができる。一般的にTN液晶が利用
される。また液晶層の厚さとしては、数μm〜10μm
程度が利用される。
Reference numeral 304 denotes a counter electrode. 307 and 308 are alignment films for aligning the liquid crystal 309. Liquid crystal 3
For 09, a TN liquid crystal, an STN liquid crystal, a ferroelectric liquid crystal, or the like can be used. Generally, a TN liquid crystal is used. The thickness of the liquid crystal layer is several μm to 10 μm.
Degrees are utilized.

【0035】画素電極306には、薄膜トランジスタ3
05が接続されており、この画素電極306に出入りす
る電荷は、薄膜トランジスタ305によって制御され
る。ここでは、1つの画素電極306における構成を代
表的に示すが、他に必要とする数で同様な構成が形成さ
れる。
The pixel electrode 306 has a thin film transistor 3
05 is connected, and the electric charge flowing into and out of the pixel electrode 306 is controlled by the thin film transistor 305. Here, the configuration of one pixel electrode 306 is shown as a representative, but similar configurations are formed in other required numbers.

【0036】図3に示すような構成においては、基板3
01と302とが、可撓性を有しているので、液晶パネ
ル全体をフレキシブルなものとすることができる。
In the configuration shown in FIG.
Since 01 and 302 have flexibility, the entire liquid crystal panel can be made flexible.

【0037】〔実施例3〕本実施例は、アクティブマト
リクス型の液晶表示装置に利用されるCoplanar
型の薄膜トランジスタを作製する場合の例を示す。図2
に本実施例に示す薄膜トランジスタの作製工程を示す。
まずフィルム状の有機樹脂基板として、厚さ100μm
のPETフィルム201を用意する。そして180℃の
加熱処理を加えて、PETフィルム中からの脱ガス化を
促進させる。そしてその表面にアクリル樹脂からなる層
202を形成する。ここでは、アクリル樹脂としてアク
リル酸エチルエステルを用いる。
Embodiment 3 This embodiment is directed to a Coplanar liquid crystal display device used for an active matrix type liquid crystal display device.
An example in the case of manufacturing a thin film transistor is shown. FIG.
The steps for manufacturing the thin film transistor described in this embodiment are described below.
First, as a film-shaped organic resin substrate, a thickness of 100 μm
Is prepared. Then, heat treatment at 180 ° C. is added to promote degasification from the PET film. Then, a layer 202 made of an acrylic resin is formed on the surface. Here, ethyl acrylate is used as the acrylic resin.

【0038】次にチャネル形成領域が形成される実質的
に真正(I型)な半導体層203をプラズマCVD法で
成膜する。以下に成膜条件を示す。 成膜温度(基板を加熱する温度) 160℃ 反応圧力 0.5Torr RF(13.56 MHz) 20mW/cm2 反応ガス SiH4 ここでは平行平板型のプラズマCVD装置を用いて成膜
を行う。
Next, a substantially genuine (I-type) semiconductor layer 203 in which a channel formation region is formed is formed by a plasma CVD method. The film forming conditions are described below. Film formation temperature (temperature for heating the substrate) 160 ° C. Reaction pressure 0.5 Torr RF (13.56 MHz) 20 mW / cm 2 Reaction gas SiH 4 Here, film formation is performed using a parallel plate type plasma CVD apparatus.

【0039】さらにN型の非晶質珪素膜を平行平板型の
プラズマCVD法で300Åの厚さに成膜する。以下に
成膜条件を示す。 成膜温度(基板を加熱する温度) 160℃ 反応圧力 0.5Torr RF(13.56 MHz) 20mW/cm2 反応ガス B26/SiH4=1/100
Further, an N-type amorphous silicon film is formed to a thickness of 300 ° by a parallel plate type plasma CVD method. The film forming conditions are described below. Film formation temperature (temperature for heating the substrate) 160 ° C. Reaction pressure 0.5 Torr RF (13.56 MHz) 20 mW / cm 2 Reaction gas B 2 H 6 / SiH 4 = 1/100

【0040】そしてN型の非晶質珪素膜をパターニング
して、ソース領域205とドレイン領域204を形成す
る。(図2(A))
Then, the source region 205 and the drain region 204 are formed by patterning the N-type amorphous silicon film. (Fig. 2 (A))

【0041】そしてゲイト絶縁膜として機能する酸化珪
素膜または窒化珪素膜をスパッタ法で成膜し、パターニ
ングを施すことにより、ゲイト絶縁膜206を形成す
る。さらにアルミニウムによりゲイト電極207を形成
する。(図2(B))
Then, a gate insulating film 206 is formed by forming a silicon oxide film or a silicon nitride film serving as a gate insulating film by a sputtering method and performing patterning. Further, a gate electrode 207 is formed of aluminum. (FIG. 2 (B))

【0042】次に層間絶縁膜としてポリイミドの層20
8を5000Åの厚さに成膜する。さらにコンタクトホ
ールの形成を行い、画素電極となるITO電極209を
スパッタ法で形成し、薄膜トランジスタを完成させる。
(図2(C))
Next, a polyimide layer 20 is used as an interlayer insulating film.
8 is formed to a thickness of 5000 °. Further, a contact hole is formed, and an ITO electrode 209 serving as a pixel electrode is formed by a sputtering method, thereby completing a thin film transistor.
(Fig. 2 (C))

【0043】〔実施例4〕本実施例では、実施例1また
は実施例2に示した構成において、半導体層を微結晶半
導体膜で構成する場合の例を示す。まず実質的に真正な
半導体層を微結晶(マイクロクリスタル)半導体層とす
る場合の成膜条件を示す。 成膜温度(基板を加熱する温度) 160℃ 反応圧力 0.5Torr RF(13.56 MHz) 150mW/cm2 反応ガス SiH4/H2=1/30 ここでは平行平板型のプラズマCVD装置を用いて成膜
を行う。
[Embodiment 4] In this embodiment, an example in which the semiconductor layer is formed of a microcrystalline semiconductor film in the structure shown in Embodiment 1 or Embodiment 2 will be described. First, film forming conditions when a substantially genuine semiconductor layer is a microcrystalline semiconductor layer will be described. Film formation temperature (temperature for heating the substrate) 160 ° C. Reaction pressure 0.5 Torr RF (13.56 MHz) 150 mW / cm 2 Reaction gas SiH 4 / H 2 = 1/30 Here, a parallel plate type plasma CVD apparatus is used. Perform the membrane.

【0044】次にN型の微晶質珪素膜を成膜する場合の
成膜条件を示す。この場合も平行平板型のプラズマCV
D装置を用いて成膜を行う場合の例である。 成膜温度(基板を加熱する温度) 160℃ 反応圧力 0.5Torr RF(13.56 MHz) 150mW/cm2 反応ガス B26/SiH4=1/100
Next, conditions for forming an N-type microcrystalline silicon film will be described. Also in this case, the parallel plate type plasma CV
This is an example of a case where film formation is performed using a D apparatus. Film formation temperature (temperature for heating the substrate) 160 ° C. Reaction pressure 0.5 Torr RF (13.56 MHz) 150 mW / cm 2 Reaction gas B 2 H 6 / SiH 4 = 1/100

【0045】一般的に投入パワーを100〜200mW
/cm2 とすることによって、微結晶珪素膜を得ること
ができる。またI型の半導体層の場合には、パワーを高
くするのに加えて、シランを水素で10〜50倍程度希
釈すると効果的である。しかしながら水素希釈を行う
と、成膜速度が低下する。
Generally, the input power is 100 to 200 mW
/ Cm 2 , a microcrystalline silicon film can be obtained. In the case of an I-type semiconductor layer, in addition to increasing the power, it is effective to dilute silane about 10 to 50 times with hydrogen. However, when hydrogen dilution is performed, the film formation rate is reduced.

【0046】〔実施例5〕本実施例は、他の実施例で示
すようなプラズマCVD法で形成れた珪素膜に対して、
フィルム状の基体(基板)を加熱しない程度のパワーで
レーザー光を照射する構成に関する。
[Embodiment 5] In this embodiment, a silicon film formed by a plasma CVD method as shown in another embodiment is used.
The present invention relates to a configuration in which a laser beam is irradiated with a power that does not heat a film-shaped base (substrate).

【0047】ガラス基板上に形成された非晶質珪素膜に
対してレーザー光(例えばKrFエキシマレーザー光)
を照射して、結晶性珪素膜に変成する技術が知られてい
る。また珪素膜に対して、一導電型を付与する不純物イ
オンを注入した後に、レーザー光を照射することによっ
て、結晶化(イオンの注入により珪素膜は非晶質化す
る)と不純物イオンの活性化を行う技術が知られてい
る。
Laser light (eg, KrF excimer laser light) is applied to an amorphous silicon film formed on a glass substrate.
There is known a technique for irradiating the film with a material to transform the film into a crystalline silicon film. After the impurity ions imparting one conductivity type are implanted into the silicon film, the silicon film is irradiated with laser light to be crystallized (the silicon film becomes amorphous by ion implantation) and to activate the impurity ions. Techniques for performing are known.

【0048】本実施例に示す構成は、上記のようなレー
ザー光の照射プロセスを利用したものであって、図1の
非晶質珪素膜105や図2の非晶質珪素膜203や20
4に対して極弱いレーザー光を照射し、非晶質珪素膜を
結晶化させることを特徴とする。また予め成膜される膜
が微結晶珪素膜である場合には、その結晶性を向上させ
ることができる。
The configuration shown in the present embodiment utilizes the above-described laser beam irradiation process, and the amorphous silicon film 105 shown in FIG. 1 and the amorphous silicon films 203 and 20 shown in FIG.
4 is irradiated with a very weak laser beam to crystallize the amorphous silicon film. In the case where the film formed in advance is a microcrystalline silicon film, its crystallinity can be improved.

【0049】レーザー光としては、KrFエキシマレー
ザーやXeClエキシマレーザーを用いればよい。また
その照射エネルギーは、10〜50mJ/cm2 とし、
樹脂基板101または201に対して熱的なダメージを
与えないようにすることが重要である。
As a laser beam, a KrF excimer laser or a XeCl excimer laser may be used. The irradiation energy is 10 to 50 mJ / cm 2 ,
It is important that the resin substrate 101 or 201 is not thermally damaged.

【0050】[0050]

【発明の効果】本明細書に開示する発明を採用すること
により、アクティブマトリクス型の液晶表示装置におい
て、 ・装置自体の厚さを薄くすることができる。 ・重量を軽くすることができる。 ・外力によって基板が割れたりしないものを得ることが
できる。 ・柔軟性を有するものを得ることができる。 このような液晶表示装置は、広い用途に利用することが
でき、極めて有用なものである。
According to the invention disclosed in this specification, in an active matrix type liquid crystal display device, the thickness of the device itself can be reduced.・ The weight can be reduced. -It is possible to obtain a substrate that does not break the substrate due to external force. -A product having flexibility can be obtained. Such a liquid crystal display device can be used for a wide range of applications and is extremely useful.

【0051】本発明においては、以上のように薄膜トラ
ンジスタを用いて構成されたアクティブマトリクス型の
液晶表示装置を、カード型の計算機や携帯型のコンピュ
ータ、さらには各種通信機器等の携帯型の電子機器、す
なわち携帯型電子機器に用いるに際して(本明細書00
01〜0007段落等)、上記0050段落等に記載の
ように、アクティブマトリクス型の液晶表示装置の厚さ
を薄くし、かつ重量を軽くすることができるため、軽量
化された携帯型電子機器とすることができる。また、特
にカード型の電子機器においては、多少の応力が働いて
も破損のない柔軟性(フレキシビリティー)を有するカ
ード型の電子機器とすることができる。
In the present invention, an active matrix type liquid crystal display device constituted by using thin film transistors as described above can be used as a card type calculator, a portable computer, and a portable electronic device such as various communication devices. That is, when used in a portable electronic device (see
01-0007 paragraph), as described in the above paragraph 0050, etc., since the thickness of the active matrix type liquid crystal display device can be reduced and the weight can be reduced, the portable electronic device with reduced weight can be used. can do. In particular, in the case of a card-type electronic device, a card-type electronic device having flexibility (flexibility) that is not damaged even when some stress is applied can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】実施例の薄膜トランジスタの作製工程を示す
図。
FIG. 1 is a diagram showing a manufacturing process of a thin film transistor of an example.

【図2】実施例の薄膜トランジスタの作製工程を示す
図。
FIG. 2 illustrates a manufacturing process of a thin film transistor of an example.

【図3】液晶パネルの断面の概略を示す図。FIG. 3 is a diagram schematically showing a cross section of a liquid crystal panel.

【符号の説明】[Explanation of symbols]

101、201 PETフィルム基板(ポリエチレン
テレフタレート) 301、302 一対の樹脂基板 102、202 アクリル樹脂層 303 樹脂層 103、207 ゲイト電極 104、206 ゲイト絶縁膜 105、203 実質的に真正な非晶質珪素膜 106 エッチングストッパー層 107 N型の非晶質珪素膜 108 ソース電極 109 ドレイン電極 110 層間絶縁膜 111、209 画素電極 205 ソース領域 204 ドレイン領域 304 対向電極 305 薄膜トランジスタ 306 画素電極 307、308 配向膜 309 液晶材料
101, 201 PET film substrate (polyethylene terephthalate) 301, 302 A pair of resin substrates 102, 202 Acrylic resin layer 303 Resin layer 103, 207 Gate electrode 104, 206 Gate insulating film 105, 203 Substantially genuine amorphous silicon film 106 etching stopper layer 107 N-type amorphous silicon film 108 source electrode 109 drain electrode 110 interlayer insulating film 111, 209 pixel electrode 205 source region 204 drain region 304 counter electrode 305 thin film transistor 306 pixel electrode 307, 308 alignment film 309 liquid crystal material

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) // C08L 101:00 H01L 29/78 626C (72)発明者 寺本 聡 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 Fターム(参考) 2H090 HB07X JB03 JC03 JD13 LA04 2H092 JA26 PA06 RA10 4F006 AA35 AA39 AA40 AB24 BA00 CA08 EA05 5F110 AA30 BB01 CC01 CC07 DD01 DD12 DD25 EE03 EE23 EE44 FF02 FF03 FF28 GG02 GG13 GG14 GG15 GG25 GG35 GG45 HK03 HK09 HK14 HK15 HK16 HK21 HK33 HK35 HL07 NN02 NN04 NN12 NN23 NN27 NN34 NN72 PP03 QQ19 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification FI FI Theme Court ゛ (Reference) // C08L 101: 00 H01L 29/78 626C (72) Inventor Satoshi Teramoto 398 Hase, Atsugi City, Kanagawa Prefecture, Inc. F-term in the Semiconductor Energy Research Laboratory (reference) 2H090 HB07X JB03 JC03 JD13 LA04 2H092 JA26 PA06 RA10 4F006 AA35 AA39 AA40 AB24 BA00 CA08 EA05 5F110 AA30 BB01 CC01 CC07 DD01 DD12 DD25 EE03 EE23 GG03 GG28 GG02 GG02 GG02 FF28 HK09 HK14 HK15 HK16 HK21 HK33 HK35 HL07 NN02 NN04 NN12 NN23 NN27 NN34 NN72 PP03 QQ19

Claims (23)

【特許請求の範囲】[Claims] 【請求項1】可撓性を有する樹脂基板、該可撓性を有す
る樹脂基板の上方に設けられた樹脂層及び該樹脂層の上
方に設けられた薄膜トランジスタを有する半導体装置を
備えたことを特徴とする携帯型電子機器。
1. A semiconductor device comprising a flexible resin substrate, a resin layer provided above the flexible resin substrate, and a thin film transistor provided above the resin layer. Portable electronic devices.
【請求項2】可撓性を有するプラスチック基板、該可撓
性を有するプラスチック基板の上方に設けられた樹脂層
及び該樹脂層の上方に設けられた薄膜トランジスタを有
する半導体装置を備えたことを特徴とする携帯型電子機
器。
2. A semiconductor device comprising a flexible plastic substrate, a resin layer provided above the flexible plastic substrate, and a thin film transistor provided above the resin layer. Portable electronic devices.
【請求項3】可撓性を有する基板、前記可撓性を有する
基板の上方に設けられた樹脂層及び前記樹脂層の上方に
設けられた薄膜トランジスタを有する半導体装置を備え
た携帯型電子機器であって、 前記可撓性を有する基板は、ポリエチレンテレフタレー
ト基板、ポリエチレンナフタレート基板、ポリエチレン
サルファイト基板またはポリイミド基板であることを特
徴とする携帯型電子機器。
3. A portable electronic device comprising a flexible substrate, a resin layer provided above the flexible substrate, and a semiconductor device having a thin film transistor provided above the resin layer. A portable electronic device, wherein the flexible substrate is a polyethylene terephthalate substrate, a polyethylene naphthalate substrate, a polyethylene sulphite substrate or a polyimide substrate.
【請求項4】可撓性を有する樹脂基板、該可撓性を有す
る樹脂基板の上方に設けられた樹脂層及び該樹脂層の上
方に設けられた逆スタガ型の薄膜トランジスタを有する
半導体装置を備えたことを特徴とする携帯型電子機器。
4. A semiconductor device having a flexible resin substrate, a resin layer provided above the flexible resin substrate, and an inverted staggered thin film transistor provided above the resin layer. Portable electronic device characterized by the above-mentioned.
【請求項5】可撓性を有するプラスチック基板、該可撓
性を有するプラスチック基板の上方に設けられた樹脂層
及び該樹脂層の上方に設けられた逆スタガ型の薄膜トラ
ンジスタを有する半導体装置を備えたことを特徴とする
携帯型電子機器。
5. A semiconductor device having a flexible plastic substrate, a resin layer provided above the flexible plastic substrate, and an inverted staggered thin film transistor provided above the resin layer. Portable electronic device characterized by the above-mentioned.
【請求項6】可撓性を有する基板、前記可撓性を有する
基板の上方に設けられた樹脂層及び前記樹脂層の上方に
設けられた逆スタガ型の薄膜トランジスタを有する半導
体装置を備えた携帯型電子機器であって、 前記可撓性を有する基板は、ポリエチレンテレフタレー
ト基板、ポリエチレンナフタレート基板、ポリエチレン
サルファイト基板またはポリイミド基板であることを特
徴とする携帯型電子機器。
6. A portable device comprising a flexible substrate, a resin layer provided above the flexible substrate, and a semiconductor device having an inverted staggered thin film transistor provided above the resin layer. A portable electronic device, wherein the flexible substrate is a polyethylene terephthalate substrate, a polyethylene naphthalate substrate, a polyethylene sulfite substrate, or a polyimide substrate.
【請求項7】請求項1乃至請求項6のいずれか一項にお
いて、前記可撓性を有する基板は、凹凸を有することを
特徴とする携帯型電子機器。
7. The portable electronic device according to claim 1, wherein the flexible substrate has irregularities.
【請求項8】請求項1乃至請求項7のいずれか一項にお
いて、前記樹脂層は、アクリル樹脂層であることを特徴
とする携帯型電子機器。
8. A portable electronic device according to claim 1, wherein said resin layer is an acrylic resin layer.
【請求項9】請求項1乃至請求項7のいずれか一項にお
いて、前記樹脂層は、アクリル酸メチルエステル層、ア
クリル酸エチルエステル層、アクリル酸ブチルエステル
層またはアクリル酸2−エチルヘキシルエステル層であ
ることを特徴とする携帯型電子機器。
9. The resin layer according to claim 1, wherein the resin layer is a methyl acrylate layer, an ethyl acrylate layer, a butyl acrylate layer or a 2-ethylhexyl acrylate layer. A portable electronic device, comprising:
【請求項10】請求項1乃至請求項9のいずれか一項に
おいて、前記樹脂層の表面は、平坦であることを特徴と
する携帯型電子機器。
10. The portable electronic device according to claim 1, wherein a surface of the resin layer is flat.
【請求項11】請求項1乃至請求項10のいずれか一項
において、前記携帯型電子機器は、カード型計算機であ
ることを特徴とする携帯型電子機器。
11. The portable electronic device according to claim 1, wherein the portable electronic device is a card-type computer.
【請求項12】請求項1乃至請求項10のいずれか一項
において、前記携帯型電子機器は、携帯型コンピュータ
であることを特徴とする携帯型電子機器。
12. The portable electronic device according to claim 1, wherein the portable electronic device is a portable computer.
【請求項13】請求項1乃至請求項10のいずれか一項
において、前記携帯型電子機器は、通信機器であること
を特徴とする携帯型電子機器。
13. The portable electronic device according to claim 1, wherein the portable electronic device is a communication device.
【請求項14】可撓性を有する樹脂基板、該可撓性を有
する樹脂基板の上方に設けられた樹脂層及び該樹脂層の
上方に設けられた薄膜トランジスタを有する半導体装置
を備えたことを特徴とするカード型電子機器。
14. A semiconductor device having a flexible resin substrate, a resin layer provided above the flexible resin substrate, and a thin film transistor provided above the resin layer. Card type electronic equipment.
【請求項15】可撓性を有するプラスチック基板、該可
撓性を有するプラスチック基板の上方に設けられた樹脂
層及び該樹脂層の上方に設けられた薄膜トランジスタを
有する半導体装置を備えたことを特徴とするカード型電
子機器。
15. A semiconductor device having a flexible plastic substrate, a resin layer provided above the flexible plastic substrate, and a thin film transistor provided above the resin layer. Card type electronic equipment.
【請求項16】可撓性を有する基板、前記可撓性を有す
る基板の上方に設けられた樹脂層及び前記樹脂層の上方
に設けられた薄膜トランジスタを有する半導体装置を備
えたカード型電子機器であって、 前記可撓性を有する基板は、ポリエチレンテレフタレー
ト基板、ポリエチレンナフタレート基板、ポリエチレン
サルファイト基板またはポリイミド基板であることを特
徴とするカード型電子機器。
16. A card-type electronic device comprising a flexible substrate, a resin layer provided above the flexible substrate, and a semiconductor device having a thin film transistor provided above the resin layer. A card-type electronic device, wherein the flexible substrate is a polyethylene terephthalate substrate, a polyethylene naphthalate substrate, a polyethylene sulphite substrate or a polyimide substrate.
【請求項17】可撓性を有する樹脂基板、該可撓性を有
する樹脂基板の上方に設けられた樹脂層及び該樹脂層の
上方に設けられた逆スタガ型の薄膜トランジスタを有す
る半導体装置を備えたことを特徴とするカード型電子機
器。
17. A semiconductor device having a flexible resin substrate, a resin layer provided above the flexible resin substrate, and an inverted staggered thin film transistor provided above the resin layer. A card-type electronic device.
【請求項18】可撓性を有するプラスチック基板、該可
撓性を有するプラスチック基板の上方に設けられた樹脂
層及び該樹脂層の上方に設けられた逆スタガ型の薄膜ト
ランジスタを有する半導体装置を備えたことを特徴とす
るカード型電子機器。
18. A semiconductor device having a flexible plastic substrate, a resin layer provided above the flexible plastic substrate, and an inverted staggered thin film transistor provided above the resin layer. A card-type electronic device.
【請求項19】可撓性を有する基板、前記可撓性を有す
る基板の上方に設けられた樹脂層及び前記樹脂層の上方
に設けられた逆スタガ型の薄膜トランジスタを有する半
導体装置を備えたカード型電子機器であって、 前記可撓性を有する基板は、ポリエチレンテレフタレー
ト基板、ポリエチレンナフタレート基板、ポリエチレン
サルファイト基板またはポリイミド基板であることを特
徴とするカード型電子機器。
19. A card comprising a flexible substrate, a resin layer provided above the flexible substrate, and a semiconductor device having an inverted staggered thin film transistor provided above the resin layer. A card-type electronic device, wherein the flexible substrate is a polyethylene terephthalate substrate, a polyethylene naphthalate substrate, a polyethylene sulfite substrate, or a polyimide substrate.
【請求項20】請求項14乃至請求項19のいずれか一
項において、前記可撓性を有する基板は、凹凸を有する
ことを特徴とするカード型電子機器。
20. A card-type electronic device according to claim 14, wherein said flexible substrate has irregularities.
【請求項21】請求項14乃至請求項20のいずれか一
項において、前記樹脂層は、アクリル樹脂層であること
を特徴とするカード型電子機器。
21. A card-type electronic device according to claim 14, wherein said resin layer is an acrylic resin layer.
【請求項22】請求項14乃至請求項20のいずれか一
項において、前記樹脂層は、アクリル酸メチルエステル
層、アクリル酸エチルエステル層、アクリル酸ブチルエ
ステル層またはアクリル酸2−エチルヘキシルエステル
層であることを特徴とするカード型電子機器。
22. The method according to claim 14, wherein the resin layer comprises a methyl acrylate layer, an ethyl acrylate layer, a butyl acrylate layer or a 2-ethylhexyl acrylate layer. A card-type electronic device, comprising:
【請求項23】請求項14乃至請求項22のいずれか一
項において、前記樹脂層の表面は、平坦であることを特
徴とするカード型電子機器。
23. A card-type electronic device according to claim 14, wherein a surface of said resin layer is flat.
JP2001340759A 2001-11-06 2001-11-06 Portable electronic devices Expired - Lifetime JP3535132B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001340759A JP3535132B2 (en) 2001-11-06 2001-11-06 Portable electronic devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001340759A JP3535132B2 (en) 2001-11-06 2001-11-06 Portable electronic devices

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP31439297A Division JP3571197B2 (en) 1997-10-30 1997-10-30 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2002217421A true JP2002217421A (en) 2002-08-02
JP3535132B2 JP3535132B2 (en) 2004-06-07

Family

ID=19154908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001340759A Expired - Lifetime JP3535132B2 (en) 2001-11-06 2001-11-06 Portable electronic devices

Country Status (1)

Country Link
JP (1) JP3535132B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004101976A (en) * 2002-09-11 2004-04-02 Sony Corp Thin-film circuit board
WO2005048353A1 (en) * 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing liquid crystal display device
US8247965B2 (en) 2003-11-14 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device and method for manufacturing the same
JP2018006115A (en) * 2016-06-30 2018-01-11 株式会社ジャパンディスプレイ Display device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004101976A (en) * 2002-09-11 2004-04-02 Sony Corp Thin-film circuit board
WO2005048353A1 (en) * 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing liquid crystal display device
US7439086B2 (en) 2003-11-14 2008-10-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing liquid crystal display device
US8247965B2 (en) 2003-11-14 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device and method for manufacturing the same
JP2018006115A (en) * 2016-06-30 2018-01-11 株式会社ジャパンディスプレイ Display device

Also Published As

Publication number Publication date
JP3535132B2 (en) 2004-06-07

Similar Documents

Publication Publication Date Title
JP2900229B2 (en) Semiconductor device, manufacturing method thereof, and electro-optical device
US10504946B2 (en) Array substrate manufacturing method and array substrate
US10539836B2 (en) Display substrate, method of fabricating the same, and display device
US8962404B2 (en) Method for manufacturing fan-out lines on array substrate
TW201843566A (en) Method for fabricating touch display device
JP2002217421A (en) Portable electronic equipment
JP3571198B2 (en) Method for manufacturing display device
US20170294461A1 (en) Manufacturing method of array substrate, array substrate and display device
JP4060289B2 (en) Portable computer
JP3571197B2 (en) Semiconductor device
JP3866249B2 (en) Display device
JP4060290B2 (en) Semiconductor device
JP4060287B2 (en) Card type electronic equipment
JP4153020B2 (en) Semiconductor device and manufacturing method thereof
KR20070104090A (en) Method of fabricating the array substrate for liquid crystal display device using liquid type organic semiconductor material
JP3724710B2 (en) Electrode substrate manufacturing method
KR100492728B1 (en) A liquid crystal display device having partially removed activation layer in drain region and method of fabricating thereof
JP2001296555A (en) Liquid crystal panel and its manufacturing method
JP2006030487A (en) Reflective liquid crystal display device and method for manufacturing the same

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040310

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080319

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090319

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110319

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110319

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term