JP2002217335A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method

Info

Publication number
JP2002217335A
JP2002217335A JP2001009928A JP2001009928A JP2002217335A JP 2002217335 A JP2002217335 A JP 2002217335A JP 2001009928 A JP2001009928 A JP 2001009928A JP 2001009928 A JP2001009928 A JP 2001009928A JP 2002217335 A JP2002217335 A JP 2002217335A
Authority
JP
Japan
Prior art keywords
wiring board
pad
wiring
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001009928A
Other languages
Japanese (ja)
Inventor
Hiroshi Koizumi
洋 小泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001009928A priority Critical patent/JP2002217335A/en
Publication of JP2002217335A publication Critical patent/JP2002217335A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Abstract

PROBLEM TO BE SOLVED: To prevent missing and deformation of a solder ball and adhesion of a foreign matter thereto by preventing the solder balls from touching even if a BGA is placed on flat plane. SOLUTION: A wiring board 1 having a central device hole is bonded to the rear surface of a heat spreader 2, an IC chip 5 is mounted on the heat spreader 2 in the device hole and the external electrodes thereof are connected electrically with a wiring board 1 through a bonding wire 4. In order to protect the IC chip 5 and the bonding wire 4, the device hole part of the wiring board 1 is resin sealed 6. On the other hand, solder balls 3 are bonded as external electrodes to the wiring board 1. At the time of resin sealing, the sealing resin 6 is formed higher than the solder balls 3.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に、実装基板上に搭載された際
に半導体素子の回路形成面が下向きとなるフェイスダウ
ン型のBGA(以下、フェイスダウンBGA)とその製
造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a face-down type BGA (hereinafter referred to as a face-down type) in which a circuit forming surface of a semiconductor element faces downward when mounted on a mounting substrate. BGA) and its manufacturing method.

【0002】[0002]

【従来の技術】近年、LSIの高集積化と小型化の要望
に伴って、エリアアレイ型のパッケージであるBGA
(ball grid array)が多く使われるようになってきて
いる。また、放熱を必要とする半導体素子が搭載された
ものにあっては、ヒートスプレッダ(放熱板)を半導体
素子に固着したBGAがよく用いられている。この場
合、半導体素子の回路形成面が下向きとなるフェイスダ
ウンBGA構造が採用されることが多い。
2. Description of the Related Art In recent years, with the demand for high integration and miniaturization of LSI, a BGA which is an area array type package has been
(Ball grid array) is increasingly used. Further, in a case where a semiconductor element requiring heat radiation is mounted, a BGA in which a heat spreader (radiator plate) is fixed to the semiconductor element is often used. In this case, a face-down BGA structure in which the circuit formation surface of the semiconductor element faces downward is often adopted.

【0003】図4は、この種の従来例を示す断面図であ
る。同図に示されるように、ヒートスプレッダ2には、
中央部に基板を貫通する開口部が形成された配線基板1
が接着されている。図示は省略されているが配線基板1
には多層配線が形成されている。ヒートスプレッダ2の
裏面の配線基板1の開口部にはICチップ5が搭載さ
れ、ICチップ5の外部電極と配線基板1の配線間はボ
ンディングワイヤ4により接続されている。そして、配
線基板1の配線の一端に設けられたパッド上には外部端
子となる半田ボール3が設けられている。また、ICチ
ップ5とボンディングワイヤ4を保護するために配線基
板1の開口部が封止樹脂6により封止されている。
FIG. 4 is a sectional view showing a conventional example of this kind. As shown in the figure, the heat spreader 2 has
Wiring board 1 having an opening formed in the center at the center
Is glued. Although not shown, the wiring board 1
Is formed with a multilayer wiring. An IC chip 5 is mounted in the opening of the wiring board 1 on the back surface of the heat spreader 2, and the external electrodes of the IC chip 5 and the wiring of the wiring board 1 are connected by bonding wires 4. The solder balls 3 serving as external terminals are provided on pads provided at one end of the wiring of the wiring board 1. The opening of the wiring board 1 is sealed with a sealing resin 6 to protect the IC chip 5 and the bonding wires 4.

【0004】封止樹脂6は、ポッティング法あるいはト
ランスファモールド法により形成されるが、従来は、封
止樹脂6は、半田ボール3より低く形成されていた。し
たがって、このままの状態で保管する場合には半田ボー
ル3が底面に接触してパッケージを支持することにな
る。このような状態では半田ボールを損傷する可能性が
高くなるため、従来は、半田ボールが底面に接触しない
ようにした特殊なトレイを用いて、BGAを保管・搬送
していた。
The sealing resin 6 is formed by a potting method or a transfer molding method. Conventionally, the sealing resin 6 is formed lower than the solder balls 3. Therefore, when the package is stored as it is, the solder ball 3 contacts the bottom surface to support the package. In such a state, there is a high possibility that the solder balls will be damaged. Therefore, conventionally, the BGA is stored and transported using a special tray in which the solder balls do not contact the bottom surface.

【0005】[0005]

【発明が解決しようとする課題】通常、1.27mmピ
ッチのBGAの半田ボールの高さは、0.6mm程度で
あるので、封止樹脂の高さは0.35mm程度である。
そのため、ボンディングワイヤループ高は、0.2mm
以下に抑える必要があり、ワイヤ形状の制御を難しくし
ている。また、ポッティング法により封止を行う場合に
は、封止樹脂量のばらつきによりワイヤ露出や樹脂漏れ
不良が発生する危険が大きい。また、従来のBGAでは
保管用に特殊なトレイが必要となる外、搬送・実装作業
工程中に半田ボールが他に接触して、半田ボールの欠
落、欠け、キズ、ごみ付着等が発生する可能性が高い。
Usually, the height of the BGA solder ball at a pitch of 1.27 mm is about 0.6 mm, and the height of the sealing resin is about 0.35 mm.
Therefore, the bonding wire loop height is 0.2 mm
Therefore, it is difficult to control the wire shape. Further, when sealing is performed by a potting method, there is a large risk that wire exposure or resin leakage failure occurs due to variation in the amount of sealing resin. In addition, the conventional BGA requires a special tray for storage, and the solder ball may come into contact with others during the transport / mounting process, causing chipping, chipping, scratching, and dust adhesion on the solder ball. High in nature.

【0006】本発明の課題は、上述した従来例の問題点
を解決することであって、その目的は、封止樹脂の高さ
を半田ボールよりも高くすることにより、ボンディング
ワイヤ形状の制御を容易にするとともにボンディングワ
イヤの露出を防止し、合わせて半田ボールの損傷を防止
できるようにすることである。また、本発明の他の目的
は、特殊なトレイを用いずにBGAを保管・搬送できる
ようにすることである。
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems of the conventional example. The object of the present invention is to control the shape of a bonding wire by making the height of a sealing resin higher than that of a solder ball. An object of the present invention is to make it easier to prevent the bonding wire from being exposed and to prevent the solder ball from being damaged. It is another object of the present invention to be able to store and transport BGA without using a special tray.

【0007】[0007]

【課題を解決するための手段】上記の目的を達成するた
め、本発明によれば、半導体素子の外部電極と接続され
る第1のパッドと外部端子に接続される第2のパッドと
が設定された配線を有し、基板を貫通する開口部が開設
された配線基板と、前記配線基板の前記第2のパッド上
に設けられた外部端子と、前記第1のパッドに電気的に
接続された外部電極を有する半導体素子と、を有し、前
記配線基板の前記開口部が前記外部端子の側より封止樹
脂により封止されている半導体装置において、前記封止
樹脂が前記外部端子より高く形成されていることを特徴
とする半導体装置、が提供される。そして、好ましく
は、前記配線基板の前記開口部を前記外部端子が設けら
れた面と反対側の面より塞ぐように支持基板が設けら
れ、前記半導体素子は能動素子面を前記外部端子が設け
られた側として前記支持基板上に搭載される。また、一
層好ましくは、前記支持基板は、前記配線基板上の全面
を覆う金属製板によって構成される。
According to the present invention, a first pad connected to an external electrode of a semiconductor device and a second pad connected to an external terminal are set according to the present invention. A wiring board having an opening penetrating through the board, an external terminal provided on the second pad of the wiring board, and electrically connected to the first pad. A semiconductor element having an external electrode, wherein the opening of the wiring board is sealed with a sealing resin from a side of the external terminal, wherein the sealing resin is higher than the external terminal. A semiconductor device characterized by being formed is provided. Preferably, a support substrate is provided so as to close the opening of the wiring substrate from a surface opposite to a surface on which the external terminals are provided, and the semiconductor device is provided with the external terminals on an active element surface. Is mounted on the support substrate. More preferably, the support substrate is formed of a metal plate that covers the entire surface of the wiring substrate.

【0008】また、上記の目的を達成するため、本発明
によれば、(1)支持基板に、半導体素子の外部電極と
接続される第1のパッドと外部端子に接続される第2の
パッドとが設定された配線を有し基板を貫通する開口部
が開設された配線基板の前記第2のパッドが形成された
面と反対側の面を接着する工程と、(2)前記支持基板
の前記配線基板の開口部によって露出された部分に半導
体素子を搭載する工程と、(3)前記半導体素子の外部
電極と前記配線基板の第1のパッドとの間を金属細線に
て接続する工程と、(4)前記半導体素子と前記金属細
線とを樹脂封止する工程と、(5)前記配線基板上の前
記第2のパッド上に外部端子を形成する工程と、を有
し、前記第(4)の工程において形成される封止樹脂の
高さが前記第(5)の工程において形成される外部端子
の高さより高いことを特徴とする半導体装置の製造方
法、が提供される。そして、好ましくは、前記第(4)
の工程においては、前記第1のパッドの形成領域を外側
から囲む樹脂の流れ止めとなる枠体を前記配線基板上に
設けた後、ポッティング法により樹脂封止が行われる。
In order to achieve the above object, according to the present invention, (1) a first pad connected to an external electrode of a semiconductor element and a second pad connected to an external terminal are provided on a supporting substrate. Bonding a surface of the wiring board having a wiring set with the opening opposite to the surface on which the second pad is formed, in which an opening that penetrates the substrate is opened; and Mounting a semiconductor element on a portion of the wiring board exposed by the opening; and (3) connecting a thin metal wire between an external electrode of the semiconductor element and a first pad of the wiring board. (4) a step of resin-sealing the semiconductor element and the fine metal wire; and (5) a step of forming external terminals on the second pads on the wiring board. The height of the sealing resin formed in the step 4) is equal to the height of the (5). Method of manufacturing a semiconductor device, wherein the higher than the height of the external terminals formed in step, is provided. And, preferably, the (4)
In the step (b), after a frame for preventing the flow of the resin surrounding the formation region of the first pad from the outside is provided on the wiring substrate, resin sealing is performed by a potting method.

【0009】[0009]

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。図1は、本発明の一
実施例を示すフェイスダウンBGAの断面図である。本
実施例の図4に示した従来例と相違する点は、封止樹脂
6の外周部に枠体7が設けられている点と封止樹脂6の
高さが半田ボール3より高くなされていることである。
図2は、図1のA部拡大図であり、半田ボール3より封
止樹脂6の高さが高くなっている部分をより分かりやす
く示してある。ここで、枠体7は、樹脂ポッティング時
にダムとして機能するものであり、封止樹脂6が半田ボ
ール側に流出することのないように、配線基板のワイヤ
ボンディングがなされるパッドと半田ボールが固着され
るパッドとの間に設けられる。
Next, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a sectional view of a face-down BGA showing one embodiment of the present invention. The present embodiment differs from the conventional example shown in FIG. 4 in that the frame 7 is provided on the outer peripheral portion of the sealing resin 6 and the height of the sealing resin 6 is made higher than the solder balls 3. It is that you are.
FIG. 2 is an enlarged view of a portion A in FIG. 1 and shows a portion where the height of the sealing resin 6 is higher than that of the solder ball 3 in a more easily understood manner. Here, the frame 7 functions as a dam at the time of resin potting, and the solder ball is fixed to the pad on which the wire bonding of the wiring board is performed so that the sealing resin 6 does not flow out to the solder ball side. Provided between the pad and the pad.

【0010】近年、半導体素子の高速化、高集積化に伴
い半導体素子の消費電力が大きくなり、単位面積当たり
の発熱量が大きくなっている。そのため、高速、高集積
LSI用のパッケージである本実施例においては、IC
チップ5にて発生した熱を効率よく拡散・放出するため
に、ICチップ5の裏面に銅(Cu)、銅合金等で形成
された大面積のヒートスプレッダ2を設ける。さらに、
配線基板1にはグランド配線層が設けられ、周波数特性
の向上も図られている。
[0010] In recent years, as the speed and integration of semiconductor elements have increased, the power consumption of the semiconductor elements has increased, and the amount of heat generated per unit area has increased. Therefore, in this embodiment, which is a package for a high-speed, highly integrated LSI,
In order to efficiently diffuse and release the heat generated in the chip 5, a large-area heat spreader 2 made of copper (Cu), a copper alloy or the like is provided on the back surface of the IC chip 5. further,
The wiring substrate 1 is provided with a ground wiring layer to improve the frequency characteristics.

【0011】フェイスダウンBGAである本実施例にお
いては、中央部にデバイスホールと呼ばれる貫通孔が形
成された配線基板1が接着剤によりヒートスプレッダ2
に接着されている。そして、配線基板1のデバイスホー
ル内にはICチップ5が銀(Ag)ペースト等を用いて
ヒートスプレッダ2上にマウントされている。銀ペース
トに代えて絶縁性ペーストを用いてICチップをマウン
トする場合には、熱伝導性の高いものを用いることが望
ましい。また、一層熱抵抗を低減するにはろう材を用い
てダイボンドを行うことが望ましい。ICチップ5の外
部電極と配線基板1の配線のインナーリード部に設定さ
れたパッド部間は金(Au)あるいはアルミニウム(A
l)製のボンディングワイヤ4にて接続されている。こ
こで、配線基板1は多層構造の配線基板であり、そのイ
ンナーリード部のパッドは、スルーホールを介してある
いは介することなくアウターリード部のパッドと接続さ
れている。
In the present embodiment, which is a face-down BGA, a wiring board 1 having a through hole called a device hole in the center is formed by a heat spreader 2 using an adhesive.
Adhered to. An IC chip 5 is mounted on the heat spreader 2 in a device hole of the wiring board 1 using a silver (Ag) paste or the like. When an IC chip is mounted using an insulating paste instead of the silver paste, it is desirable to use one having high thermal conductivity. In order to further reduce the thermal resistance, it is desirable to perform die bonding using a brazing material. The gold (Au) or aluminum (A)
1) are connected by bonding wires 4. Here, the wiring substrate 1 is a wiring substrate having a multilayer structure, and the pad of the inner lead portion is connected to the pad of the outer lead portion with or without a through hole.

【0012】さらに、ICチップ5とボンディングワイ
ヤ4は、これらを外部からの湿気や異物あるいは衝撃か
ら保護するために、封止樹脂6により封止されている。
本実施例においては、ポッティング法により樹脂封止が
行われているが、この方法に代えトランスファモールド
法を用いてもよい。封止作業の際に、封止樹脂6の高さ
を半田ボールより高くすることが本発明の特徴である。
通常、1.27mmピッチのBGAの半田ボールの高さ
は、0.6±0.1mmであるので、封止樹脂は配線基
板1の表面から0.8mm以上の高さに形成される。そ
して、封止樹脂6の外周部には、封止樹脂6が半田ボー
ル3側へ流出することがないようにするための枠体7が
設けられている。枠体7は、封止樹脂6と同一若しくは
同一系の材料で形成することが好ましく、封止樹脂6が
エポキシ樹脂である場合にはエポキシ系樹脂を用いて形
成される。本実施例のBGAは、封止樹脂部分を逃がす
ための凹部ないし貫通孔が形成された実装基板上に搭載
される。もともと実装基板上のパターンは、半田ボール
と半田ボール間にほとんど形成されるため、凹部ないし
貫通孔を形成したことによって配線基板上の配線パター
ンが大きく制約を受けることはない。
Further, the IC chip 5 and the bonding wires 4 are sealed with a sealing resin 6 in order to protect them from external moisture, foreign matter or impact.
In this embodiment, resin sealing is performed by a potting method, but a transfer molding method may be used instead of this method. It is a feature of the present invention that the height of the sealing resin 6 is made higher than the solder balls during the sealing operation.
Normally, the height of a BGA solder ball having a pitch of 1.27 mm is 0.6 ± 0.1 mm, so that the sealing resin is formed at a height of 0.8 mm or more from the surface of the wiring board 1. A frame 7 is provided on the outer periphery of the sealing resin 6 to prevent the sealing resin 6 from flowing to the solder ball 3 side. The frame 7 is preferably formed of the same or the same material as the sealing resin 6. When the sealing resin 6 is an epoxy resin, the frame 7 is formed using an epoxy resin. The BGA of this embodiment is mounted on a mounting board in which a concave portion or a through hole for allowing a sealing resin portion to escape is formed. Originally, the pattern on the mounting board is almost formed between the solder balls, so that the formation of the concave portion or the through hole does not greatly restrict the wiring pattern on the wiring board.

【0013】図3は、本実施例のBGAの製造方法を示
す工程順の断面図である。まず、銅製のヒートスプレッ
ダ2の裏面に接着剤8を、配線基板の形状に合わせて
“ロ”の字形状に塗布し〔図3(a)〕、中央にデバイ
スホール1aが形成された配線基板1を接着する〔図3
(b)〕。次に、ヒートスプレッダ2の裏面中央部に銀
ペースト9を塗布し、そこにICチップ5をマウントす
る〔図3(c)〕。次いで、ICチップ5の外部電極と
配線基板1上の配線のインナーリード部に設定されたパ
ッド間をボンディングワイヤ4により接続する〔図3
(d)〕。次に、エポキシ樹脂製の枠体7を配線基板1
上に接着する。この枠体は、配線基板1のインナーリー
ド部のパッド形成領域を囲む環状の形状をしており、樹
脂ポッティング時に樹脂の流れ止めの機能を果たす。そ
して、樹脂ポッティングを行い熱硬化させてエポキシ樹
脂からなる封止樹脂6を形成する。このとき、封止樹脂
6の配線基板上の高さは、後に固着される半田ボールの
径より大きくなされる。ここで、枠体7の高さは、適量
の樹脂がポッティングされたときに樹脂が外部に流出す
ることのない高さに選定されている〔図3(e)〕。そ
の後、配線基板1の表面にフラックスを塗布し、周知の
手段により、配線基板上の配線のアウターリード部に設
定されたパッド上に半田ボール3を載置しリフローして
パッド上に半田ボール3を固着する〔図3(f)〕。最
後に、ヒートスプレッダ2の上面に、製品名、ロット番
号等を印刷して本実施例の半導体装置の製作工程が完了
する。
FIG. 3 is a cross-sectional view showing a method of manufacturing the BGA of this embodiment in the order of steps. First, an adhesive 8 is applied to the back surface of the copper heat spreader 2 in a “B” shape according to the shape of the wiring board [FIG. [Fig. 3
(B)]. Next, a silver paste 9 is applied to the center of the back surface of the heat spreader 2, and the IC chip 5 is mounted thereon (FIG. 3C). Next, the bonding wires 4 connect the external electrodes of the IC chip 5 to the pads set in the inner lead portions of the wiring on the wiring board 1 [FIG.
(D)]. Next, the frame 7 made of epoxy resin is connected to the wiring board 1.
Glue on top. This frame has an annular shape surrounding the pad formation region of the inner lead portion of the wiring board 1, and functions to stop the flow of resin during resin potting. Then, the sealing resin 6 made of epoxy resin is formed by performing resin potting and thermosetting. At this time, the height of the sealing resin 6 on the wiring board is made larger than the diameter of the solder ball to be fixed later. Here, the height of the frame 7 is selected so that the resin does not flow out when an appropriate amount of resin is potted (FIG. 3E). Thereafter, a flux is applied to the surface of the wiring board 1, and the solder balls 3 are placed on the pads set on the outer lead portions of the wiring on the wiring board by a well-known means, and reflowed, and the solder balls 3 are placed on the pads. Is fixed [FIG. 3 (f)]. Finally, a product name, a lot number, and the like are printed on the upper surface of the heat spreader 2, and the manufacturing process of the semiconductor device of this embodiment is completed.

【0014】以上説明したように、本発明によるBGA
は、半田ボールより封止樹脂の方が高くなされているの
で、BGAを平らな面においても半田ボールが底面に直
接接触することがなくなり、また、搬送時や実装基板上
への搭載工程中に半田が他の部分に接触することがなく
なり、半田ボールの欠落、変形および半田ボールへの異
物の付着が低減され、歩留りの向上を図ることができ
る。また、ボンディングワイヤループを高くすることが
できるので、ボンディングワイヤループ形状の制御が容
易となり延いてはボンディング工程の歩留りを向上させ
ることができる。また、ワイヤの変形によるワイヤショ
ートの発生を抑制することができる。さらに、ボンディ
ングワイヤループの高さと封止樹脂の高さとの差を大き
く設定することが可能になり、ボンディングワイヤの封
止をより確実にしてワイヤ露出の不良発生を防止するこ
とができる。
As described above, the BGA according to the present invention
Since the sealing resin is made higher than the solder ball, the solder ball does not come into direct contact with the bottom even on a flat surface of the BGA, and during the transportation and during the mounting process on the mounting board. Solder does not come into contact with other portions, so that the loss and deformation of the solder ball and the attachment of foreign matter to the solder ball are reduced, and the yield can be improved. Further, since the bonding wire loop can be made high, the control of the bonding wire loop shape becomes easy, and the yield of the bonding step can be improved. In addition, it is possible to suppress occurrence of wire short-circuit due to deformation of the wire. Furthermore, it is possible to set a large difference between the height of the bonding wire loop and the height of the sealing resin, and it is possible to more reliably seal the bonding wire and prevent the occurrence of defective wire exposure.

【0015】本発明のBGAの製造工程は、樹脂封止を
トランスファモールド法で行う場合には従来法と変わる
ところはなく、また枠体を設けるポッティング法を用い
る場合には僅かな部品と工程の追加を伴うのみであるの
で、本発明を適用したことによる製造コストの増加はほ
とんど生じない。また、従来のBGA用のトレイは、半
田ボールが接触することのないように凹部が形成されて
いたが、本発明に係るBGAは平らな面に置いても半田
ボールが接触することはないので、トレイに凹部を形成
する必要がなくなり、単純な形状となるためトレイ製造
用の金型の製作も容易になり安価に製造することができ
る外、トレイを複数機種で共通に使用することが可能に
なる。
The manufacturing process of the BGA of the present invention is the same as that of the conventional method when the resin sealing is performed by the transfer molding method, and when a potting method of providing a frame is used, a small number of parts and processes are required. Since it only involves addition, the production cost is hardly increased by applying the present invention. Further, in the conventional tray for BGA, a concave portion is formed so that the solder ball does not come into contact with the tray. However, the BGA according to the present invention does not come into contact with the solder ball even if it is placed on a flat surface. It is not necessary to form recesses in the tray, and the shape is simple, making it easier to manufacture molds for tray manufacturing, making it possible to manufacture the tray at low cost. In addition, the tray can be used in common by multiple models become.

【0016】以上、本発明の好ましい実施例について説
明したが、本発明は、この実施例に限定されるものでは
なく、本発明の要旨を逸脱することのない範囲内におい
て適宜の変更が可能なものである。例えば、配線基板は
単層の配線層を有するものであってもよい。また、配線
基板は、リジッド基板である必要はなく、可撓性の基板
を用いたものであってもよい。また、実施例ではヒート
スプレッダが用いられていたが、これに代え絶縁性の支
持基板を用いるようにしてもよい。さらに、支持基板や
ヒートスプレッダの使用を排除して、ICチップ上に、
開口部を有する配線基板を搭載するようにしてもよい。
この場合には、配線基板の開口部を通してICチップの
外部電極と配線基板のパッド間がボンディングワイヤに
より接続されることになる。また、配線基板の配線とI
Cチップの外部電極との接続は必ずしもボンディングワ
イヤに依らなくてもよく、例えば可撓性基板の配線に形
成されたインナーリードをICチップの外部電極に直接
接続するようにしてもよい。
Although the preferred embodiment of the present invention has been described above, the present invention is not limited to this embodiment, and can be appropriately modified without departing from the gist of the present invention. Things. For example, the wiring board may have a single wiring layer. The wiring substrate does not need to be a rigid substrate, and may be a substrate using a flexible substrate. Further, although the heat spreader is used in the embodiment, an insulating support substrate may be used instead. Furthermore, eliminating the use of support substrates and heat spreaders,
A wiring board having an opening may be mounted.
In this case, the external electrodes of the IC chip and the pads of the wiring board are connected by bonding wires through the openings of the wiring board. Also, the wiring of the wiring board and I
The connection with the external electrode of the C chip does not necessarily need to depend on the bonding wire. For example, the inner lead formed on the wiring of the flexible substrate may be directly connected to the external electrode of the IC chip.

【0017】[0017]

【発明の効果】以上説明したように、本発明によるフェ
イスダウンBGAは、半田ボールより封止樹脂の高さを
高くしたものであるので、以下に述べる効果を享受する
ことができる。 BGAの搬送中や実装基板上への搭載時等の取り扱
い中に、半田ボールの他の部材との接触を抑制すること
が可能になり、半田ボールの欠落、変形および半田ボー
ルへの異物の付着を防止して、製造歩留りの向上を図る
ことができる。 BGAを平らな面においても半田ボールが他と接触
することがないので、BGA保管・搬送用のトレイに凹
部を形成する必要がなくなり、トレイ製造用の金型の製
作が容易となる外、トレイを複数機種で共通に使用する
ことが可能になる。 ボンディングワイヤループを高く設定することがで
きるので、ボンディングワイヤの変形によるチップエッ
ジとの短絡を抑制することが可能になる。また、ボンデ
ィングの制御が容易となり、延いてはワイヤボンディン
グの歩留りを向上させることができる。 ボンディングワイヤのループ高さと封止樹脂の高さ
との差を大きくとることが可能になり、封止樹脂量のば
らつきによってワイヤが露出する等の不良の発生を防止
することができ、ボンディングワイヤを信頼性高く封止
することが可能になる。 封止樹脂の外周部に枠体を設ける実施例によれば、
樹脂ポッティング時における樹脂の半田ボール側への流
出を防止することが可能になる。
As described above, the face-down BGA according to the present invention has the height of the sealing resin higher than that of the solder balls, so that the following effects can be obtained. During handling such as transporting the BGA or mounting on a mounting board, it is possible to suppress the contact of the solder ball with other members, and it is possible to prevent the solder ball from dropping and deforming and to attach foreign matter to the solder ball. Can be prevented, and the production yield can be improved. Since the solder balls do not come into contact with other parts even on a flat surface of the BGA, there is no need to form a recess in the tray for storing and transporting the BGA, which facilitates the manufacture of a mold for tray manufacturing. Can be used in common by a plurality of models. Since the bonding wire loop can be set high, short circuit with the chip edge due to deformation of the bonding wire can be suppressed. Further, the control of bonding is facilitated, and the yield of wire bonding can be improved. It is possible to increase the difference between the loop height of the bonding wire and the height of the sealing resin, thereby preventing defects such as exposure of the wire due to variation in the amount of the sealing resin, and improving the reliability of the bonding wire. It becomes possible to seal highly. According to the embodiment in which the frame is provided on the outer peripheral portion of the sealing resin,
It is possible to prevent the resin from flowing to the solder ball side during the resin potting.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の一実施例の断面図。FIG. 1 is a cross-sectional view of one embodiment of the present invention.

【図2】 図1の部分拡大図。FIG. 2 is a partially enlarged view of FIG.

【図3】 本発明の一実施例の製造工程を示す工程順断
面図。
FIG. 3 is a process order sectional view showing a manufacturing process of one embodiment of the present invention.

【図4】 従来例の断面図。FIG. 4 is a sectional view of a conventional example.

【符号の説明】[Explanation of symbols]

1 配線基板 1a デバイスホール 2 ヒートスプレッダ 3 半田ボール 4 ボンディングワイヤ 5 ICチップ 6 封止樹脂 7 枠体 8 接着剤 9 銀ペースト DESCRIPTION OF SYMBOLS 1 Wiring board 1a Device hole 2 Heat spreader 3 Solder ball 4 Bonding wire 5 IC chip 6 Sealing resin 7 Frame 8 Adhesive 9 Silver paste

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 半導体素子の外部電極と接続される第1
のパッドと外部端子に接続される第2のパッドとが設定
された配線を有し、基板を貫通する開口部が開設された
配線基板と、前記配線基板の前記第2のパッド上に設け
られた外部端子と、前記第1のパッドに電気的に接続さ
れた外部電極を有する半導体素子と、を有し、前記配線
基板の前記開口部が前記外部端子の側より封止樹脂によ
り封止されている半導体装置において、前記封止樹脂が
前記外部端子より高く形成されていることを特徴とする
半導体装置。
A first element connected to an external electrode of the semiconductor element;
And a second pad connected to an external terminal, the wiring board having a wiring set therein, an opening portion penetrating the substrate being opened, and a wiring board provided on the second pad of the wiring board. And a semiconductor element having an external electrode electrically connected to the first pad, wherein the opening of the wiring board is sealed with a sealing resin from a side of the external terminal. Wherein the sealing resin is formed higher than the external terminals.
【請求項2】 前記配線基板の前記開口部を前記外部端
子が設けられた面と反対側の面より塞ぐように支持基板
が設けられ、前記半導体素子は能動素子面を前記外部端
子が設けられた側として前記支持基板上に搭載されてい
ることを特徴とする請求項1記載の半導体装置。
2. A supporting substrate is provided so as to cover the opening of the wiring substrate from a surface opposite to a surface on which the external terminals are provided, and the semiconductor device has an active element surface provided with the external terminals. The semiconductor device according to claim 1, wherein the semiconductor device is mounted on the support substrate as a support side.
【請求項3】 前記支持基板は、前記配線基板上の全面
を覆っていることを特徴とする請求項2記載の半導体装
置。
3. The semiconductor device according to claim 2, wherein said support substrate covers an entire surface of said wiring substrate.
【請求項4】 前記支持基板が金属製であることを特徴
とする請求項2または3記載の半導体装置。
4. The semiconductor device according to claim 2, wherein said support substrate is made of metal.
【請求項5】 前記外部端子が、半田ボールであること
を特徴とする請求項1〜4の何れかに記載の半導体装
置。
5. The semiconductor device according to claim 1, wherein said external terminal is a solder ball.
【請求項6】 前記配線基板の前記第1のパッドと前記
半導体素子の前記外部電極との間が金属細線により接続
されていることを特徴とする請求項1〜5の何れかに記
載の半導体装置。
6. The semiconductor according to claim 1, wherein the first pad of the wiring board and the external electrode of the semiconductor element are connected by a thin metal wire. apparatus.
【請求項7】 前記配線基板上には、前記封止樹脂の外
周囲を囲むように樹脂の流れ止めとなる枠体が設けられ
ていることを特徴とする請求項1〜6の何れかに記載の
半導体装置。
7. The frame according to claim 1, wherein a frame is provided on the wiring board so as to prevent the resin from flowing so as to surround the outer periphery of the sealing resin. 13. The semiconductor device according to claim 1.
【請求項8】 前記枠体は、前記封止樹脂と同一の材料
により形成されていることを特徴とする請求項7記載の
半導体装置。
8. The semiconductor device according to claim 7, wherein said frame is made of the same material as said sealing resin.
【請求項9】 (1)支持基板に、半導体素子の外部電
極と接続される第1のパッドと外部端子に接続される第
2のパッドとが設定された配線を有し基板を貫通する開
口部が開設された配線基板の前記第2のパッドが形成さ
れた面と反対側の面を接着する工程と、 (2)前記支持基板の前記配線基板の開口部によって露
出された部分に半導体素子を搭載する工程と、 (3)前記半導体素子の外部電極と前記配線基板の第1
のパッドとの間を金属細線にて接続する工程と、 (4)前記半導体素子と前記金属細線とを樹脂封止する
工程と、 (5)前記配線基板上の前記第2のパッド上に外部端子
を形成する工程と、を有し、前記第(4)の工程におい
て形成される封止樹脂の高さが前記第(5)の工程にお
いて形成される外部端子の高さより高いことを特徴とす
る半導体装置の製造方法。
9. An opening penetrating a substrate having a wiring in which a first pad connected to an external electrode of a semiconductor element and a second pad connected to an external terminal are set in a support substrate. Adhering a surface of the wiring board having the portion opposite to the surface on which the second pad is formed, and (2) a semiconductor element on a portion of the support substrate exposed by the opening of the wiring substrate. (3) an external electrode of the semiconductor element and a first of the wiring substrate.
(4) a step of resin-sealing the semiconductor element and the thin metal wire, and (5) an external contact on the second pad on the wiring board. Forming a terminal, wherein the height of the sealing resin formed in the step (4) is higher than the height of the external terminal formed in the step (5). Semiconductor device manufacturing method.
【請求項10】 (1′)半導体素子の能動素子面上
に、半導体素子の外部電極と接続される第1のパッドと
外部端子に接続される第2のパッドとが設定された配線
を有し基板を貫通する開口部が開設された配線基板の前
記第2のパッドが形成された面と反対側の面を、前記半
導体素子の外部電極が前記開口部に露出する態様にて接
着する工程と、 (2′)前記半導体素子の外部電極と前記配線基板の第
1のパッドとの間を金属細線にて接続する工程と、 (3′)前記半導体素子と前記金属細線とを樹脂封止す
る工程と、 (4′)前記配線基板上の前記第2のパッド上に外部端
子を形成する工程と、を有し、前記第(3′)の工程に
おいて形成される封止樹脂の高さが前記第(4′)の工
程において形成される外部端子の高さより高いことを特
徴とする半導体装置の製造方法。
10. A semiconductor device comprising: (1 ′) a wiring on a surface of an active element of a semiconductor element in which a first pad connected to an external electrode of the semiconductor element and a second pad connected to an external terminal are set. Bonding a surface of the wiring substrate having an opening through the substrate, the surface being opposite to the surface on which the second pad is formed, such that external electrodes of the semiconductor element are exposed to the opening. (2 ′) a step of connecting between the external electrode of the semiconductor element and the first pad of the wiring board with a thin metal wire; and (3 ′) resin sealing of the semiconductor element and the thin metal wire. (4 ′) forming an external terminal on the second pad on the wiring board, and the height of the sealing resin formed in the (3 ′) th step. Is higher than the height of the external terminal formed in the step (4 ′). A method for manufacturing a semiconductor device.
【請求項11】 前記第(4)または第(3′)の工程
においては、前記第1のパッドの形成領域を外側から囲
む樹脂の流れ止めとなる枠体を前記配線基板上に設けた
後、ポッティング法により樹脂封止が行われることを特
徴とする請求項9または10記載の半導体装置の製造方
法。
11. In the step (4) or the step (3 ′), after a frame for preventing a resin from flowing from the outside around the formation region of the first pad is provided on the wiring substrate. 11. The method for manufacturing a semiconductor device according to claim 9, wherein resin sealing is performed by a potting method.
JP2001009928A 2001-01-18 2001-01-18 Semiconductor device and its manufacturing method Pending JP2002217335A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001009928A JP2002217335A (en) 2001-01-18 2001-01-18 Semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001009928A JP2002217335A (en) 2001-01-18 2001-01-18 Semiconductor device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2002217335A true JP2002217335A (en) 2002-08-02

Family

ID=18877337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001009928A Pending JP2002217335A (en) 2001-01-18 2001-01-18 Semiconductor device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2002217335A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015008168A (en) * 2013-06-24 2015-01-15 三洋電機株式会社 Solid electrolytic capacitor and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015008168A (en) * 2013-06-24 2015-01-15 三洋電機株式会社 Solid electrolytic capacitor and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US7615862B2 (en) Heat dissipating package structure and method for fabricating the same
KR100260997B1 (en) Semiconductor package
JP4705784B2 (en) Manufacturing method of image sensor device
JP3420057B2 (en) Resin-sealed semiconductor device
US7274088B2 (en) Flip-chip semiconductor package with lead frame as chip carrier and fabrication method thereof
JP3619773B2 (en) Manufacturing method of semiconductor device
KR0134902B1 (en) Moisture relief for chip carriers
US7679178B2 (en) Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
JP5227501B2 (en) Stack die package and method of manufacturing the same
US8062933B2 (en) Method for fabricating heat dissipating package structure
US6242283B1 (en) Wafer level packaging process of semiconductor
US20040188818A1 (en) Multi-chips module package
JP3478139B2 (en) Lead frame manufacturing method
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
JP4038021B2 (en) Manufacturing method of semiconductor device
JP2002217335A (en) Semiconductor device and its manufacturing method
KR100533761B1 (en) semi-conduSSor package
JP3153809B2 (en) Semiconductor device
JPH11260850A (en) Semiconductor device and its manufacture
KR102233649B1 (en) Stacked semiconductor package and manufacturing method of the same
US6541844B2 (en) Semiconductor device having substrate with die-bonding area and wire-bonding areas
KR100362501B1 (en) Semiconductor device
KR100197876B1 (en) Semiconductor package and method of manufacturing the same
JPH11274360A (en) Semiconductor device and its manufacture
JP2002164471A (en) Thin semiconductor device and method for manufacturing the same