JP2002208886A - Portable terminal equipment, storage data updating method and firmware-updating method - Google Patents

Portable terminal equipment, storage data updating method and firmware-updating method

Info

Publication number
JP2002208886A
JP2002208886A JP2001002925A JP2001002925A JP2002208886A JP 2002208886 A JP2002208886 A JP 2002208886A JP 2001002925 A JP2001002925 A JP 2001002925A JP 2001002925 A JP2001002925 A JP 2001002925A JP 2002208886 A JP2002208886 A JP 2002208886A
Authority
JP
Japan
Prior art keywords
data
processor
format
firmware
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001002925A
Other languages
Japanese (ja)
Other versions
JP3762643B2 (en
Inventor
Norio Murayama
範夫 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kenwood KK
Original Assignee
Kenwood KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kenwood KK filed Critical Kenwood KK
Priority to JP2001002925A priority Critical patent/JP3762643B2/en
Publication of JP2002208886A publication Critical patent/JP2002208886A/en
Application granted granted Critical
Publication of JP3762643B2 publication Critical patent/JP3762643B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Telephonic Communication Services (AREA)
  • Stored Programmes (AREA)
  • Circuits Of Receivers In General (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

PROBLEM TO BE SOLVED: To securely update an internal program, such firmware. SOLUTION: When a first CPU 10 cannot receive an ACK signal returned for the purpose of informing confirmation from a second CPU 11, while data are transferred in a system fitted to a program for update, which the second CPU 11 performs, it transmits an output switching instruction to a protocol converter 15. The protocol converter 15 switches the output destination of serial data in a serial analysis part 16 to a protocol conversion processing part 17 from a serial line 18. When the protocol conversion processing part 17 receives serial data from the serial analysis part 16, it extracts a signal for transferring data to the second CPU 11 and transmits it. As a result, data for rewriting a storage content in a non-volatile memory 14 can be transferred in a system which is suitable for boundary scanning.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、ファームウェア
といった内部プログラムを更新することができる携帯端
末装置に係り、特に、内部プログラムを確実に更新可能
とする携帯端末装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a portable terminal capable of updating an internal program such as firmware, and more particularly to a portable terminal capable of reliably updating an internal program.

【0002】[0002]

【従来の技術】例えば携帯電話機等の携帯端末装置にお
いて、ファームウェアといった内部プログラムを更新可
能とするため、図8に例示するような構成を有するもの
が知られている。
2. Description of the Related Art For example, a portable terminal device such as a portable telephone having a configuration as shown in FIG. 8 has been known so that an internal program such as firmware can be updated.

【0003】図8に示す構成を有する携帯端末装置で
は、例えばパーソナルコンピュータといった外部のシス
テムと結合可能なシリアル入力端子54から、不揮発性
メモリ64に記憶されて格納されているファームウェア
を更新するためのアップデート用のプログラムを含んだ
データが入力される。この際、構成管理用のCPU60
は、シリアル入力端子54から入力されたデータを、タ
ーゲットとなるCPU61に転送し、不揮発性メモリ6
4における記憶内容の書換を可能とする。ターゲットと
なるCPU61は、アップデート用のプログラムをRA
M63に展開して実行するなどして、ファームウェアの
更新を可能とする。
[0003] In the portable terminal device having the configuration shown in FIG. 8, a serial input terminal 54 that can be connected to an external system such as a personal computer is used to update firmware stored and stored in a nonvolatile memory 64. Data including the update program is input. At this time, the configuration management CPU 60
Transfers the data input from the serial input terminal 54 to the target CPU 61,
4 enables the storage contents to be rewritten. The target CPU 61 stores the update program in the RA
The firmware can be updated by, for example, developing the program into M63 and executing the program.

【0004】[0004]

【発明が解決しようとする課題】上記従来技術では、フ
ァームウェアの更新中に、例えばアップデート用のプロ
グラムに誤りがある場合や電源が瞬断された場合等の、
不具合が生じた場合、ファームウェアを更新できなくな
ることがあった。すなわち、例えば、図8に示す不揮発
性メモリ64における記憶内容の書換中に不具合が生じ
ると、RAM63に展開されていたアップデート用のプ
ログラムやデータが消失し、以後、不揮発性メモリ64
への書込ができなくなることがあった。こうした不具合
が生じた場合には、携帯端末装置自体を解体し、不揮発
性メモリ64を交換するなどの作業が必要となり、ファ
ームウェアといった内部プログラムの更新が困難になる
という問題があった。
In the above-mentioned prior art, during the update of the firmware, for example, when there is an error in the update program or when the power supply is cut off momentarily,
When a problem occurred, the firmware could not be updated in some cases. That is, for example, if a failure occurs during the rewriting of the storage contents in the nonvolatile memory 64 shown in FIG. 8, the update program and data developed in the RAM 63 are lost, and thereafter, the nonvolatile memory 64
Could not be written. When such a problem occurs, work such as disassembling the portable terminal device itself and replacing the non-volatile memory 64 is required, and there is a problem that updating of an internal program such as firmware becomes difficult.

【0005】この発明は、上記実状に鑑みてなされたも
のであり、ファームウェアといった内部プログラムを確
実に更新することができる携帯端末装置を、提供するこ
とを目的とする。
[0005] The present invention has been made in view of the above circumstances, and has as its object to provide a portable terminal device capable of reliably updating an internal program such as firmware.

【0006】[0006]

【課題を解決するための手段】上記目的を達成するた
め、この発明の第1の観点に係る携帯端末装置は、ファ
ームウェアを記憶して格納する不揮発性メモリと、バウ
ンダリ・スキャン・アーキテクチャを有し、前記不揮発
性メモリに格納されているファームウェアを更新するた
めのプログラムを実行可能なプロセッサと、前記不揮発
性メモリに格納されているファームウェアを更新するた
めのプログラムを含んだデータを、外部から入力する入
力手段と、前記入力手段により入力されたデータを前記
プロセッサに転送して前記不揮発性メモリにおける記憶
内容の書換を可能とする転送処理手段とを備え、前記転
送処理手段は、前記プロセッサに転送するデータを、前
記プロセッサの動作状態に応じて、ファームウェアを更
新するためのプログラムに適合した形式と、バウンダリ
・スキャンに適合した形式とで切り換える、ことを特徴
とする。
To achieve the above object, a portable terminal device according to a first aspect of the present invention has a nonvolatile memory for storing and storing firmware, and a boundary scan architecture. A processor capable of executing a program for updating firmware stored in the non-volatile memory, and externally inputting data including a program for updating firmware stored in the non-volatile memory Input means, and transfer processing means for transferring data input by the input means to the processor and enabling rewriting of storage content in the nonvolatile memory, wherein the transfer processing means transfers the data to the processor. A program for updating firmware according to the operation state of the processor. It switched and format adapted to the beam, the format compatible with the boundary scan, characterized in that.

【0007】この発明によれば、転送処理手段は、プロ
セッサに転送するデータを、プロセッサの動作状態に応
じて、ファームウェアを更新するためのプログラムに適
合した形式と、バウンダリ・スキャンに適合した形式と
で切り換えることができる。これにより、プロセッサが
ファームウェアを更新するためのプログラムが実行でき
ない場合であっても、バウンダリ・スキャンにより、不
揮発性メモリに格納されているファームウェアを更新す
ることができる。すなわち、ファームウェアを確実に更
新することができる。
According to the present invention, the transfer processing means converts the data to be transferred to the processor into a format compatible with a program for updating the firmware and a format compatible with the boundary scan in accordance with the operation state of the processor. Can be switched with. Thus, even when the processor cannot execute the program for updating the firmware, the firmware stored in the nonvolatile memory can be updated by the boundary scan. That is, the firmware can be reliably updated.

【0008】例えば、前記転送処理手段は、前記プロセ
ッサに転送するデータを、ファームウェアを更新するた
めのプログラムに適合した形式と、バウンダリ・スキャ
ンに適合した形式とで切り換えるデータ形式切換手段
と、前記プロセッサからデータ転送に応答して返送され
る確認を通知する信号を受信したか否かを判別し、受信
したと判別すると、前記プロセッサに転送するデータの
形式をファームウェアを更新するためのプログラムに適
合した形式とするべく、前記データ形式切換手段の動作
を設定し、受信していないと判別すると、前記プロセッ
サに転送するデータの形式をバウンダリ・スキャンに適
合した形式とするべく、前記データ形式切換手段の動作
を設定する切換制御手段とを備えることが望ましい。
[0008] For example, the transfer processing means includes a data format switching means for switching data to be transferred to the processor between a format adapted to a program for updating firmware and a format adapted to boundary scan; It is determined whether or not a signal notifying the confirmation returned in response to the data transfer has been received.If it is determined that the signal has been received, the format of the data to be transferred to the processor is adapted to the program for updating the firmware. The operation of the data format switching means is set in order to set the format, and if it is determined that the data format switching means has not been received, the data format switching means is controlled so that the format of the data transferred to the processor is adapted to the boundary scan. It is desirable to provide switching control means for setting the operation.

【0009】あるいは、前記転送処理手段は、前記入力
手段により入力された制御信号に応じて、前記プロセッ
サに転送するデータを、ファームウェアを更新するため
のプログラムに適合した形式と、バウンダリ・スキャン
に適合した形式とで切り換えるデータ形式切換手段を備
えていてもよい。
Alternatively, the transfer processing means converts the data to be transferred to the processor in accordance with a control signal input by the input means into a format adapted to a program for updating firmware and adapted to a boundary scan. Data format switching means for switching between the data formats.

【0010】また、前記プロセッサは、前記不揮発性メ
モリに格納されているファームウェアを実行することが
望ましい。
Preferably, the processor executes firmware stored in the nonvolatile memory.

【0011】より詳細には、前記プロセッサは、複数の
入出力ピンと、前記不揮発性メモリに格納されているフ
ァームウェアを実行するコア・ロジックと、前記複数の
入出力ピンと前記コア・ロジックとの間に挿入されてチ
ェーン状に連結された複数のセルと、前記複数のセルを
制御して、バウンダリ・スキャンにより前記不揮発メモ
リに書き込むデータを転送させるコントローラとを備
え、前記コントローラは、前記転送処理手段によりバウ
ンダリ・スキャンに適合した形式のデータが転送される
と、バウンダリ・スキャンのための制御処理を実行し
て、前記不揮発性メモリに転送データを書き込むことに
より、前記不揮発性メモリに格納されているファームウ
ェアを更新することが望ましい。
More specifically, the processor includes a plurality of input / output pins, a core logic for executing firmware stored in the non-volatile memory, and a plurality of input / output pins between the plurality of input / output pins and the core logic. A plurality of cells that are inserted and connected in a chain, and a controller that controls the plurality of cells and transfers data to be written to the nonvolatile memory by boundary scan, wherein the controller includes: When data in a format suitable for the boundary scan is transferred, a control process for the boundary scan is executed, and the transfer data is written to the nonvolatile memory, whereby the firmware stored in the nonvolatile memory is written. It is desirable to update.

【0012】また、この発明の第2の観点に係る記憶デ
ータ更新方法は、携帯端末装置に内蔵された不揮発性メ
モリにおける記憶データを書き換えるための方法であっ
て、データをシフトさせるシフト・レジスタとして機能
するべく複数の入出力ピンとコア・ロジックとの間に挿
入されてチェーン状に連結された複数のセルを備えて前
記携帯端末装置に内蔵されているプロセッサが、前記不
揮発性メモリにおける記憶データ書換用のプログラムを
実行して、前記不揮発性メモリにおける記憶データを書
き換える第1のデータ書換ステップと、前記第1のデー
タ書換ステップにて前記プロセッサが記憶データ書換用
のプログラムを実行することにより前記不揮発性メモリ
に書き込むためのデータを含んだシリアル・データを、
前記プロセッサに転送するデータ転送ステップと、前記
データ転送ステップにおけるシリアル・データの転送に
応答して、前記プロセッサから確認を通知するための信
号が返送されたか否かを判別する判別ステップと、前記
判別ステップにて確認を通知するための信号が返送され
ていないと判別した場合に、前記プロセッサが前記複数
のセルを用いて前記不揮発性メモリに書き込むためのデ
ータを含んだ信号を、前記プロセッサに入力する信号入
力ステップと、前記信号入力ステップにて前記プロセッ
サに入力された信号に従って、前記複数のセルの間でデ
ータをシフトさせ、前記複数の入出力ピンのうちで前記
不揮発性メモリに結合された入出力ピンからデータを出
力することにより、前記不揮発性メモリにおける記憶デ
ータを書き換える第2のデータ書換ステップとを備え
る、ことを特徴とする。
A storage data updating method according to a second aspect of the present invention is a method for rewriting storage data in a non-volatile memory built in a portable terminal device, wherein the method is used as a shift register for shifting data. A processor built in the portable terminal device, comprising a plurality of cells inserted between a plurality of input / output pins and core logic to function and connected in a chain, rewrites stored data in the nonvolatile memory. A first data rewriting step of executing a program for storing data in the non-volatile memory, and executing the program for storing data rewriting in the first data rewriting step. Serial data containing data to be written to volatile memory,
A data transfer step of transferring the data to the processor; a determination step of determining whether a signal for notifying confirmation is returned from the processor in response to the transfer of the serial data in the data transfer step; If it is determined in step that the signal for notifying confirmation is not returned, the processor inputs a signal including data for writing to the nonvolatile memory using the plurality of cells to the processor. A data input step of shifting data between the plurality of cells according to a signal input to the processor in the signal input step, and coupling the plurality of input / output pins to the nonvolatile memory. Rewriting stored data in the nonvolatile memory by outputting data from input / output pins And a second data rewriting step, characterized in that.

【0013】この発明によれば、判別ステップにてデー
タ転送ステップにおけるシリアル・データの転送に応答
してプロセッサから確認を通知するための信号が返送さ
れていないと判別した場合に、プロセッサが複数のセル
を用いて不揮発性メモリに書き込むためのデータを含ん
だ信号を、プロセッサに入力する。これにより、プロセ
ッサが記憶データ書換用のプログラムを実行できない場
合であっても、バウンダリ・スキャンにより不揮発性メ
モリにおける記憶データを書き換えることができる。こ
のようにすれば、不揮発性メモリに記憶されて格納され
ているファームウェアの更新を、確実に行うことができ
る。
According to the present invention, when it is determined in the determining step that the signal for notifying the confirmation has not been returned from the processor in response to the transfer of the serial data in the data transfer step, the processor determines whether or not the plurality of signals have been transmitted. A signal including data to be written to the nonvolatile memory using the cell is input to the processor. Thus, even when the processor cannot execute the storage data rewriting program, the storage data in the nonvolatile memory can be rewritten by the boundary scan. This makes it possible to reliably update the firmware stored in the nonvolatile memory.

【0014】この発明の第3の観点に係るファームウェ
ア更新方法は、ファームウェアを記憶して格納する不揮
発性メモリと、バウンダリ・スキャン・アーキテクチャ
を有し、前記不揮発性メモリに格納されているファーム
ウェアを更新するためのプログラムを実行可能なプロセ
ッサとを備える携帯端末装置において、前記不揮発性メ
モリに格納されているファームウェアを更新するための
ファームウェア更新方法であって、前記不揮発性メモリ
に格納されているファームウェアを更新するためのプロ
グラムを含んだデータを、前記携帯端末装置の外部から
入力する入力ステップと、前記入力ステップにて入力さ
れたデータを前記プロセッサに転送して前記不揮発性メ
モリにおける記憶内容の書換を可能とする転送処理ステ
ップとを備え、前記転送処理ステップは、前記プロセッ
サに転送するデータを、前記プロセッサの動作状態に応
じて、ファームウェアを更新するためのプログラムに適
合した形式と、バウンダリ・スキャンに適合した形式と
で切り換える、ことを特徴とする。
A firmware updating method according to a third aspect of the present invention has a nonvolatile memory for storing and storing firmware, and has a boundary scan architecture, and updates the firmware stored in the nonvolatile memory. And a processor capable of executing a program for executing a program for updating the firmware stored in the nonvolatile memory. An input step of inputting data including a program for updating from outside the portable terminal device, and transferring the data input in the input step to the processor to rewrite contents stored in the nonvolatile memory. And a transfer processing step for enabling The transfer processing step switches data to be transferred to the processor between a format adapted to a program for updating firmware and a format adapted to boundary scan according to an operation state of the processor. I do.

【0015】前記転送処理ステップは、前記プロセッサ
に転送するデータを、ファームウェアを更新するための
プログラムに適合した形式と、バウンダリ・スキャンに
適合した形式とで切り換えるデータ形式変換ステップ
と、前記プロセッサから返送される確認を通知する信号
を受信したか否かを判別し、受信したと判別すると、前
記プロセッサに転送するデータの形式をファームウェア
を更新するためのプログラムに適合した形式とするべ
く、前記データ形式変換ステップにおける動作を設定
し、受信していないと判別すると、前記プロセッサに転
送するデータの形式をバウンダリ・スキャンに適合した
形式とするべく、前記データ形式変換ステップにおける
動作を設定する切換制御ステップとを備えることが望ま
しい。
The transfer processing step includes a data format conversion step of switching data to be transferred to the processor between a format suitable for a program for updating firmware and a format suitable for boundary scan, and returning the data from the processor. It is determined whether or not a signal notifying the confirmation to be received is received, and if it is determined that the signal is received, the data format to be transferred to the processor is set to a format suitable for a program for updating firmware. Setting the operation in the conversion step, and if it is determined that the data has not been received, a switching control step of setting the operation in the data format conversion step so that the format of the data to be transferred to the processor is adapted to the boundary scan. It is desirable to provide.

【0016】あるいは、前記転送処理ステップは、前記
入力ステップにて入力された制御信号に応じて、前記プ
ロセッサに転送するデータを、ファームウェアを更新す
るためのプログラムに適合した形式と、バウンダリ・ス
キャンに適合した形式とで切り換えるデータ形式変換ス
テップを備えてもよい。
Alternatively, in the transfer processing step, in accordance with the control signal input in the input step, the data to be transferred to the processor is converted into a format suitable for a program for updating firmware and a boundary scan. The method may include a data format conversion step of switching between a suitable format.

【0017】[0017]

【発明の実施の形態】以下に、図面を参照して、この発
明の実施の形態に係る携帯端末装置について詳細に説明
する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a portable terminal device according to an embodiment of the present invention will be described in detail with reference to the drawings.

【0018】図1は、この発明の実施の形態に係る携帯
端末装置100の構成を示す図である。この携帯端末装
置100は、例えば無線信号を送受信して通信を可能と
する携帯電話機等であり、図1に示すように、アンテナ
1と、送受信処理部2と、制御処理部3と、シリアル線
5を介して制御処理部3に結合されたシリアル入力端子
4とを備えて構成される。
FIG. 1 is a diagram showing a configuration of a portable terminal device 100 according to an embodiment of the present invention. The mobile terminal device 100 is, for example, a mobile phone that can communicate by transmitting and receiving wireless signals. As shown in FIG. 1, an antenna 1, a transmission / reception processing unit 2, a control processing unit 3, a serial line And a serial input terminal 4 coupled to the control processing unit 3 through the control unit 5.

【0019】送受信処理部2は、アンテナ1を用いて送
受信する無線信号の変調・復調といった処理を実行し
て、通信を可能とするためのものである。
The transmission / reception processing section 2 executes processing such as modulation and demodulation of a radio signal transmitted / received using the antenna 1 to enable communication.

【0020】制御処理部3は、この携帯端末装置100
全体の動作を制御するためのものであり、例えば図2に
示すように、第1及び第2のCPU(Central Processi
ng Unit)10、11と、メモリ12と、RAM(Rando
m Access Memory)13と、不揮発性メモリ14と、プ
ロトコル変換器15とを備えている。
The control processing unit 3 includes the portable terminal 100
For controlling the entire operation, for example, as shown in FIG. 2, first and second CPUs (Central Process
ng Unit) 10, 11, a memory 12, and a RAM (Rando
m Access Memory 13, a nonvolatile memory 14, and a protocol converter 15.

【0021】第1のCPU10は、例えば図示せぬディ
スプレイやキーパッド等を使ったMMI(Man-Machine
Interface)を実現するための処理等を実行する構成管
理用のプロセッサである。また、第1のCPU10は、
シリアル線5を介してシリアル入力端子4から入力され
たシリアル・データを、プロトコル変換器15を介して
第2のCPU11に転送する。
The first CPU 10 is, for example, an MMI (Man-Machine) using a display or a keypad (not shown).
Interface) is a configuration management processor that executes processing and the like for implementing the interface. In addition, the first CPU 10
The serial data input from the serial input terminal 4 via the serial line 5 is transferred to the second CPU 11 via the protocol converter 15.

【0022】第2のCPU11は、不揮発性メモリ14
に格納されているファームウェアといった内部プログラ
ムを実行し、例えば通信プロトコルに従ったデータ変換
処理等を実行するプロセッサである。ここで、第2のC
PU11は、例えば図3に示すように、複数の入出力ピ
ン20A、20B、…、20Lそれぞれに対応して結合
された複数のバウンダリ・スキャン・セル21A、21
B、…、21Lと、TAP(Test Access Port)コント
ローラ22と、ファームウェア等を実行するプロセッサ
本体として機能するコア・ロジック23とを備えてい
る。すなわち、第2のCPU11は、例えばIEEE
(Institute of Electrical and Electronic Engineer
s)1149.1の標準規格となっているバウンダリ・
スキャン方式であるJTAG(Joint Test Action Grou
p)に適合したバウンダリ・スキャン・アーキテクチャ
を有している。なお、入出力ピンの個数とバウンダリ・
スキャン・セルの個数は、第2のCPU11の仕様に応
じて任意に設定可能である。
The second CPU 11 has a nonvolatile memory 14
Is a processor that executes an internal program such as firmware stored in the CPU and executes, for example, data conversion processing and the like according to a communication protocol. Here, the second C
The PU 11 includes, for example, as shown in FIG. 3, a plurality of boundary scan cells 21A, 21A corresponding to a plurality of input / output pins 20A, 20B,.
B,..., 21L, a TAP (Test Access Port) controller 22, and a core logic 23 functioning as a processor that executes firmware and the like. That is, for example, the second CPU 11
(Institute of Electrical and Electronic Engineer
s) The boundary that has become the standard of 1149.1
JTAG (Joint Test Action Grou
It has a boundary scan architecture conforming to p). The number of input / output pins and the boundary
The number of scan cells can be set arbitrarily according to the specifications of the second CPU 11.

【0023】複数の入出力ピン20A、20B、…、2
0Lは、第2のCPU11にデータ信号や制御信号を入
力し、あるいは、第2のCPU11からデータ信号や制
御信号を出力するためのものである。ここで、入出力ピ
ン20Aは、第2のCPU11に、プロトコル変換器1
5から供給されたTDI(Test Data Input)信号を入
力するためのものである。また、入出力ピン20Lは、
第2のCPU11から、TDO(Test Data Output)信
号を出力するためのものである。また、例えば、入出力
ピン20I、20J、20Kは、不揮発性メモリ14に
結合され、JTAGを使用した場合に、TDI信号を用
いて第1のCPU10から転送されたデータを、不揮発
性メモリ14に書込可能とする。ここで、入出力ピン2
0I、20J、20Kと不揮発性メモリ14との間を結
合する信号線には、アドレスバスとデータバスとが含ま
れている。
A plurality of input / output pins 20A, 20B,.
0L is for inputting a data signal or a control signal to the second CPU 11 or outputting a data signal or a control signal from the second CPU 11. Here, the input / output pin 20A is connected to the second CPU 11 by the protocol converter 1.
5 for inputting a TDI (Test Data Input) signal supplied from Also, the input / output pin 20L is
This is for outputting a TDO (Test Data Output) signal from the second CPU 11. Further, for example, the input / output pins 20I, 20J, and 20K are coupled to the nonvolatile memory 14, and when JTAG is used, the data transferred from the first CPU 10 using the TDI signal is transferred to the nonvolatile memory 14. Writable. Here, input / output pin 2
The signal lines connecting between the non-volatile memory 14 and the buses 0I, 20J, and 20K include an address bus and a data bus.

【0024】複数のバウンダリ・スキャン・セル21
A、21B、…、21Lは、複数の入出力ピン20A、
20B、…、20Lと、コア・ロジック23との間に挿
入されたセルである。ここで、複数のバウンダリ・スキ
ャン・セル21A、21B、…、21Lは、例えば、入
出力ピン20Aに対応して結合されたバウンダリ・スキ
ャン・セル21Aから、入出力ピン20Lに対応して結
合されたバウンダリ・スキャン・セル21Lに向けて、
データをシフトさせるシフト・レジスタ(一般に、バウ
ンダリ・スキャン・レジスタと称する)として機能する
べく、チェーン状に連結されている。
A plurality of boundary scan cells 21
, 21L are a plurality of input / output pins 20A,
20B,..., 20L and the core logic 23. Here, the plurality of boundary scan cells 21A, 21B,..., 21L are coupled to the input / output pin 20L from the boundary scan cell 21A coupled to the input / output pin 20A, for example. Toward the boundary scan cell 21L,
They are connected in a chain to function as a shift register for shifting data (generally called a boundary scan register).

【0025】TAPコントローラ22は、複数のバウン
ダリ・スキャン・セル21A、21B、…、21Lを制
御して、コア・ロジック23の検証動作や、JTAGを
使って不揮発性メモリ14に書き込むデータを転送する
書込データ転送動作等を実行するためのものである。こ
こで、TAPコントローラ22は、第1のCPU10の
制御によりプロトコル変換器15から供給されたTMS
(Test Mode Select)信号やTCK(Test Clock)信
号、nTRST(Test Reset)信号に従って、不揮発性
メモリ14への書込データ転送動作を実行する。なお、
nTRST信号は、オプションの信号であり、その使用
/不使用は任意に選択可能である。
The TAP controller 22 controls the plurality of boundary scan cells 21A, 21B,..., 21L to transfer the data to be written to the nonvolatile memory 14 using the verification operation of the core logic 23 or JTAG. This is for executing a write data transfer operation or the like. Here, the TAP controller 22 controls the TMS supplied from the protocol converter 15 under the control of the first CPU 10.
A write data transfer operation to the nonvolatile memory 14 is executed in accordance with a (Test Mode Select) signal, a TCK (Test Clock) signal, and an nTRST (Test Reset) signal. In addition,
The nTRST signal is an optional signal, and its use / non-use can be arbitrarily selected.

【0026】図2に示すメモリ12は、第1のCPU1
0が実行するプログラムやデータ等を記憶するためのも
のである。
The memory 12 shown in FIG.
0 stores programs to be executed, data, and the like.

【0027】RAM13は、第2のCPU11が実行す
るプログラムを展開し、データを一時記憶するためのも
のである。
The RAM 13 is for developing a program to be executed by the second CPU 11 and temporarily storing data.

【0028】不揮発性メモリ14は、例えばフラッシュ
EEPROM(Electronically Erasable and Programm
able Read Only Memory)といった、不揮発性の書換可
能なメモリであり、第2のCPU11が実行するファー
ムウェアといった内部プログラム等を記憶して格納する
ためのものである。
The nonvolatile memory 14 is, for example, a flash EEPROM (Electronically Erasable and Programmable).
A non-volatile rewritable memory such as an “able read only memory” for storing and storing internal programs such as firmware executed by the second CPU 11.

【0029】プロトコル変換器15は、第1のCPU1
0から第2のCPU11に転送されるデータの形式を切
り換えるためのものであり、シリアル解析部16と、プ
ロトコル変換処理部17とを備えている。
The protocol converter 15 includes a first CPU 1
This is for switching the format of data transferred from 0 to the second CPU 11, and includes a serial analysis unit 16 and a protocol conversion processing unit 17.

【0030】シリアル解析部16は、第1のCPU10
から送られたシリアル・データを解析し、パス切換やシ
リアル・インタフェースを使ったデータ転送を実行する
ためのものである。すなわち、シリアル解析部16は、
第1のCPU10から受けた制御命令に従ってパス切換
を実行し、シリアル・インタフェースを使ったデータ転
送と、JTAG用のインタフェースを使ったデータ転送
とを切り換える。この際、シリアル解析部16は、シリ
アル・インタフェースを使ったデータ転送を実行する場
合、第1のCPU10から受けた転送データを、シリア
ル線18を介して第2のCPU11に送る。他方、シリ
アル解析部16は、JTAG用のインタフェースを使っ
たデータ転送を実行する場合、第1のCPU10から受
けた転送データを、プロトコル変換処理部17に送る。
The serial analysis unit 16 includes a first CPU 10
This is for analyzing the serial data sent from the PC and executing path switching and data transfer using a serial interface. That is, the serial analysis unit 16
The path switching is executed in accordance with the control command received from the first CPU 10 to switch between data transfer using the serial interface and data transfer using the JTAG interface. At this time, when executing data transfer using the serial interface, the serial analysis unit 16 sends the transfer data received from the first CPU 10 to the second CPU 11 via the serial line 18. On the other hand, when performing data transfer using the JTAG interface, the serial analysis unit 16 sends the transfer data received from the first CPU 10 to the protocol conversion processing unit 17.

【0031】プロトコル変換処理部17は、シリアル解
析部16から受けたシリアル・データを、JTAG用の
バウンダリ・スキャン方式に適合した信号に変換し、第
2のCPU11に転送するためのものである。すなわ
ち、プロトコル変換処理部17は、シリアル解析部16
から受けたシリアル・データに基づいて、TDI信号
と、TMS信号と、TCK信号とを生成し、JTAG用
のインタフェースを介して第2のCPU11に入力す
る。
The protocol conversion processing unit 17 converts the serial data received from the serial analysis unit 16 into a signal conforming to the JTAG boundary scan method, and transfers the signal to the second CPU 11. That is, the protocol conversion processing unit 17
A TDI signal, a TMS signal, and a TCK signal are generated based on the serial data received from the CPU, and are input to the second CPU 11 via a JTAG interface.

【0032】シリアル入力端子4は、シリアル線5を介
して、制御処理部3が備える第1のCPU10に結合さ
れ、例えばパーソナルコンピュータといった外部のシス
テムと結合して、ファームウェア等のプログラムをアッ
プデートするためのデータを、この携帯端末装置100
に入力する。
The serial input terminal 4 is connected via a serial line 5 to a first CPU 10 included in the control processing unit 3, and is connected to an external system such as a personal computer to update a program such as firmware. Of this portable terminal device 100
To enter.

【0033】以下に、この発明の実施の形態に係る携帯
端末装置100の動作を説明する。この携帯端末装置1
00は、例えばパーソナルコンピュータといった外部の
システムをシリアル入力端子4に結合することで、不揮
発性メモリ14に格納されているファームウェア等の内
部プログラムを書き換えるためのアップデート用のプロ
グラム等を取り込み可能である。
The operation of portable terminal device 100 according to the embodiment of the present invention will be described below. This portable terminal device 1
Reference numeral 00 denotes that an external system such as a personal computer is connected to the serial input terminal 4 so that an update program or the like for rewriting an internal program such as firmware stored in the nonvolatile memory 14 can be acquired.

【0034】この際、シリアル入力端子4は、外部から
入力されたデータを、シリアル線5を介して第1のCP
U10に送る。
At this time, the serial input terminal 4 receives the data input from the outside via the serial line 5 and the first CP.
Send to U10.

【0035】例えば、第1のCPU10がシリアル入力
端子4からファームウェアを更新するためのデータを受
けると、図4に例示する処理シーケンスに従って、不揮
発性メモリ14へのデータ転送動作を制御する。
For example, when the first CPU 10 receives data for updating the firmware from the serial input terminal 4, it controls the data transfer operation to the nonvolatile memory 14 according to the processing sequence illustrated in FIG.

【0036】すなわち、第1のCPU10は、シリアル
入力端子4からファームウェア交信用のデータを受ける
と、プロトコル変換器15を介して、第2のCPU11
にファームウェアの更新要求を送信する(ステップS
1)。
That is, when the first CPU 10 receives the firmware communication data from the serial input terminal 4, the first CPU 10
To the firmware update request (step S
1).

【0037】ここで、第2のCPU11は、RAM13
にファームウェアをアップデートするためのプログラム
を展開して不揮発性メモリ14における記憶内容の書換
が可能である場合に、確認を通知するためのACK(AC
Knowledgement)信号を、第1のCPU10に返送する
(ステップS2)。
Here, the second CPU 11 has a RAM 13
When a program for updating the firmware is developed in the non-volatile memory 14 and the contents stored in the non-volatile memory 14 can be rewritten, an ACK (AC
Knowledge) signal is returned to the first CPU 10 (step S2).

【0038】第1のCPU10は、第2のCPU11か
ら送られたACK信号を受けると、プロトコル変換器1
5を制御してシリアル・インタフェースを使ったデータ
転送を可能に設定し、ファームウェアをアップデートす
るためのデータ転送動作を開始する(ステップS3)。
When the first CPU 10 receives the ACK signal sent from the second CPU 11, the first CPU 10
5 is set to enable data transfer using the serial interface, and a data transfer operation for updating the firmware is started (step S3).

【0039】この際、プロトコル変換器15は、シリア
ル解析部16が第1のCPU10から受けたシリアル・
データを解析した結果に従って、第1のCPU10から
の転送データを、シリアル線18を介して第2のCPU
11に送る。これにより、第2のCPU11が実行する
アップデート用のプログラムに適合した形式で、不揮発
性メモリ14における記憶内容を書き換えるためのデー
タを転送することができる。
At this time, the protocol converter 15 transmits the serial data received by the serial analyzer 16 from the first CPU 10.
The transfer data from the first CPU 10 is transferred via the serial line 18 to the second CPU
Send to 11. As a result, data for rewriting the content stored in the nonvolatile memory 14 can be transferred in a format suitable for the update program executed by the second CPU 11.

【0040】第2のCPU11は、第1のCPU10か
らの転送データを受けて、RAM13にアップデート用
のプログラムを展開し、不揮発性メモリ14における記
憶内容を書き換える(ステップS4)。また、第2のC
PU11は、アップデート用のプログラムを実行中、例
えば第1のCPU10から転送された所定量のデータの
受取が完了したタイミングといった、所定のタイミング
が到来するごとに、データ転送に応答するためのACK
信号を第1のCPU10に送る。
The second CPU 11 receives the transfer data from the first CPU 10, expands the update program in the RAM 13, and rewrites the contents stored in the nonvolatile memory 14 (step S4). Also, the second C
During execution of the update program, the PU 11 receives an ACK for responding to the data transfer each time a predetermined timing arrives, for example, when the reception of the predetermined amount of data transferred from the first CPU 10 is completed.
A signal is sent to the first CPU 10.

【0041】ここで、第1のCPU10は、例えば第2
のCPU11が実行するアップデート用のプログラムに
誤りがあったり、電源が瞬断されたりするといった、不
具合が発生すると、第2のCPU11からのACK信号
を受信できなくなる(ステップS5)。
Here, the first CPU 10 is, for example, a second CPU.
If an error occurs in the update program executed by the CPU 11 or the power supply is momentarily interrupted, the ACK signal from the second CPU 11 cannot be received (step S5).

【0042】この場合、第1のCPU10は、出力切換
命令をプロトコル変換器15に送り(ステップS6)、
JTAGを使ったデータ転送動作に切り換える。ここ
で、プロトコル変換器15は、シリアル解析部16が第
1のCPU10から受けるシリアル・データのフォーマ
ットにより、出力切換命令を特定してパス切換を実行す
る。これにより、シリアル解析部16は、シリアル・デ
ータの出力先を、シリアル線18からプロトコル変換処
理部17に切り換える。
In this case, the first CPU 10 sends an output switching command to the protocol converter 15 (step S6),
Switch to data transfer operation using JTAG. Here, the protocol converter 15 specifies the output switching command and executes the path switching according to the format of the serial data received by the serial analysis unit 16 from the first CPU 10. As a result, the serial analysis unit 16 switches the output destination of the serial data from the serial line 18 to the protocol conversion processing unit 17.

【0043】こののち、第1のCPU10は、JTAG
を使って不揮発性メモリ14に書き込むためのデータを
含んだシリアル・データを、プロトコル変換器15に送
り、ファームウェアをアップデートするためのデータ転
送動作を再開する(ステップS7)。
Thereafter, the first CPU 10 executes the JTAG
The serial data including the data to be written to the non-volatile memory 14 is transmitted to the protocol converter 15 by using, and the data transfer operation for updating the firmware is restarted (step S7).

【0044】この際、プロトコル変換処理部17は、シ
リアル解析部16からシリアル・データを受けると、J
TAG用のインタフェースを介して第2のCPU11に
データを転送するためのTDI信号やTMS信号を抽出
する。プロトコル変換処理部17は、抽出したTDI信
号やTMS信号を、TAPコントローラ22の動作タイ
ミングを規定するTCK信号とともに、第2のCPU1
1に送る。これにより、JTAGを使ったバウンダリ・
スキャンに適合した形式で、不揮発性メモリ14におけ
る記憶内容を書き換えるためのデータを転送することが
できる。
At this time, upon receiving the serial data from the serial analysis unit 16, the protocol conversion processing unit 17
A TDI signal and a TMS signal for transferring data to the second CPU 11 via the TAG interface are extracted. The protocol conversion processing unit 17 converts the extracted TDI signal and TMS signal together with the TCK signal defining the operation timing of the TAP controller 22 into the second CPU 1
Send to 1. As a result, the boundary using JTAG
Data for rewriting the storage content in the nonvolatile memory 14 can be transferred in a format suitable for scanning.

【0045】第2のCPU11は、TMS信号やTCK
信号といった、TAPコントローラ22が受信する制御
信号に従って、入出力ピン20Aから入力されたTDI
信号を取り込み、バウンダリ・スキャン・セル21Aに
記憶させる。
The second CPU 11 sends a TMS signal or TCK
TDI input from the input / output pin 20A according to a control signal received by the TAP controller 22, such as a signal.
The signal is fetched and stored in the boundary scan cell 21A.

【0046】TAPコントローラ22は、バウンダリ・
スキャン・セル21Aから、バウンダリ・スキャン・セ
ル21Lに向けて、記憶データをシフトさせ、入出力ピ
ン20LからTDO信号の出力を可能とする。
The TAP controller 22 operates at the boundary
The storage data is shifted from the scan cell 21A to the boundary scan cell 21L, so that the TDO signal can be output from the input / output pin 20L.

【0047】ここで、TAPコントローラ22は、バウ
ンダリ・スキャン・セル21I、21J、21Kの記憶
データが入れ替わるごとに不揮発性メモリ14へ出力さ
せるといった、バウンダリ・スキャンのための制御処理
を実行する。これにより、TAPコントローラ22は、
アドレスバスとデータバスとを制御して、転送データを
不揮発性メモリ14に書込可能とする(ステップS
8)。この制御処理は、RAM13に展開したアップデ
ート用のプログラムやデータが消失した場合や、コア・
ロジック23の動作が停止している場合であっても実行
可能であり、不揮発性メモリ14における記憶内容を確
実に書き換えることができる。これにより、例えばアッ
プデート用のプログラムに誤りがあった場合や、電源が
瞬断された場合等の、不具合が生じた場合であっても、
ファームウェアといった内部プログラムを確実に更新す
ることができる。
Here, the TAP controller 22 executes a control process for the boundary scan such that the TAP controller 22 outputs the data to the nonvolatile memory 14 each time the data stored in the boundary scan cells 21I, 21J, and 21K is exchanged. Thereby, the TAP controller 22
By controlling the address bus and the data bus, the transfer data can be written into the nonvolatile memory 14 (step S
8). This control processing is performed when the update program or data developed in the RAM 13 is lost or when the
It can be executed even when the operation of the logic 23 is stopped, and the contents stored in the nonvolatile memory 14 can be reliably rewritten. Thereby, even if a problem occurs, for example, when an error occurs in the update program or when the power supply is momentarily interrupted,
Internal programs such as firmware can be reliably updated.

【0048】また、第1のCPU10は、上記ステップ
S2にて、第2のCPU11から返送されるACK信号
を受信できなかった場合、処理を上記ステップS6にジ
ャンプすることで、直ちにJTAGを使ったデータ転送
動作を実行する。これにより、アップデート用のプログ
ラムを実行不可能であった場合にも、JTAGを使った
データ転送動作により不揮発性メモリ14の記憶内容を
書き換えることができる。
If the first CPU 10 cannot receive the ACK signal returned from the second CPU 11 in step S2, it jumps to step S6 and immediately uses JTAG. Perform a data transfer operation. Thus, even when the update program cannot be executed, the data stored in the nonvolatile memory 14 can be rewritten by the data transfer operation using the JTAG.

【0049】このように、第1のCPU10及びプロト
コル変換器15は、ACK信号を返送可能な状態にある
か否かという第2のCPU11の動作状態に応じて、第
2のCPU11に転送するデータの形式を、アップデー
ト用のプログラムに適合した形式と、JTAGを使った
バウンダリ・スキャンに適合した形式とで切り換えるこ
とができる。これにより、第2のCPU11がアップデ
ート用のプログラムを実行できない状態にある場合で
も、JTAGを使ったバウンダリ・スキャンにより、不
揮発性メモリ14における記憶内容を書き換えることが
でき、ファームウェアを確実に更新することができる。
As described above, the first CPU 10 and the protocol converter 15 transmit data to be transferred to the second CPU 11 in accordance with the operation state of the second CPU 11 as to whether or not the ACK signal can be returned. Can be switched between a format suitable for an update program and a format suitable for boundary scan using JTAG. Thus, even when the second CPU 11 cannot execute the update program, the storage contents in the nonvolatile memory 14 can be rewritten by the boundary scan using the JTAG, and the firmware can be surely updated. Can be.

【0050】次に、図5に示すフローチャートを参照し
て、図4に示す処理シーケンスにおけるステップS3か
らステップS7にて、第1のCPU10が実行するデー
タ転送動作について、より詳細に説明する。
Next, the data transfer operation executed by the first CPU 10 in steps S3 to S7 in the processing sequence shown in FIG. 4 will be described in more detail with reference to the flowchart shown in FIG.

【0051】第1のCPU10は、図4に示す処理シー
ケンスにおけるステップS3にて、ファームウェアを更
新するためのデータ転送動作を開始すると、プロトコル
変換器15を介して第2のCPU11に転送するデータ
を送出する(ステップS10)。このデータは、第2の
CPU11にシリアル・データとして入力するためのデ
ータであり、プロトコル変換器15からシリアル線18
を介して、第2のCPU11に転送される。
When the first CPU 10 starts the data transfer operation for updating the firmware in step S3 in the processing sequence shown in FIG. 4, the first CPU 10 transfers the data to be transferred to the second CPU 11 via the protocol converter 15. It is sent (step S10). This data is data to be input to the second CPU 11 as serial data, and is transmitted from the protocol converter 15 to the serial line 18.
Is transferred to the second CPU 11.

【0052】この際、第1のCPU10は、第2のCP
U11からの確認を通知するACK信号を受信したか否
かを判別する(ステップS11)。
At this time, the first CPU 10 sends the second CP
It is determined whether an ACK signal for notifying the confirmation from U11 has been received (step S11).

【0053】第1のCPU10は、ACK信号を受信し
たと判別すると(ステップS11にてYES)、データ
転送が終了したか否かを判別する(ステップS12)。
第1のCPU10は、データ転送が終了したと判別する
と(ステップS12にてYES)、ファームウェアを更
新するためのデータ転送動作を停止する。一方、第1の
CPU10は、データ転送が終了していないと判別する
と(ステップS12にてNO)、処理を上記ステップS
10にリターンして、データの送出を継続する。
When determining that an ACK signal has been received (YES in step S11), first CPU 10 determines whether data transfer has been completed (step S12).
When determining that the data transfer is completed (YES in step S12), first CPU 10 stops the data transfer operation for updating the firmware. On the other hand, if the first CPU 10 determines that the data transfer has not been completed (NO in step S12), the first CPU 10 executes the processing in step S12.
Returning to step S10, the transmission of data is continued.

【0054】また、第1のCPU10は、上記ステップ
S11にて、ACK信号を受信していないと判別すると
(ステップS11にてNO)、シリアル・インタフェー
スを用いたデータ転送からJTAG用のインタフェース
を用いたデータ転送に切り換えるための出力切換命令
を、プロトコル変換器15に送る(ステップS13)。
When the first CPU 10 determines in step S11 that the ACK signal has not been received (NO in step S11), the first CPU 10 uses the JTAG interface from the data transfer using the serial interface. An output switching command for switching to the data transfer is sent to the protocol converter 15 (step S13).

【0055】こののち、第1のCPU10は、JTAG
を使うデータ転送に適合するフォーマットに従って構成
したシリアル・データを、プロトコル変換器15に送出
する(ステップS14)。こうしてJTAGを使ったデ
ータ転送が終了すると、ファームウェアを更新するため
のデータ転送動作を終了する。
Thereafter, the first CPU 10 executes the JTAG
Is transmitted to the protocol converter 15 (step S14). When the data transfer using JTAG is completed, the data transfer operation for updating the firmware is completed.

【0056】このように、例えばアップデート用のプロ
グラムに誤りがあった場合や、電源が瞬断された場合の
ような、不具合が生じた場合に、JTAGといったバウ
ンダリ・スキャン方式を使って不揮発性メモリ14にお
ける記憶内容を書換可能とすることで、ファームウェア
等の内部プログラムを確実に更新することができる。
As described above, when a problem occurs, for example, when an error occurs in the update program or when the power supply is momentarily interrupted, the nonvolatile memory is used by using the boundary scan method such as JTAG. By making the stored contents rewritable, the internal programs such as firmware can be reliably updated.

【0057】例えば携帯電話機といった携帯端末装置1
00は、サイズの小型化等に伴って、筐体外部に設置可
能なコネクタが非常に限定されたものとなる。また、通
常のコネクタは、複数の役割を担うものであるため、フ
ァームウェアを更新するためのみに使用する専用線を別
途設けることは、困難である。そこで、シリアル入力端
子4を用いてアップグレード用のプログラムを含んだデ
ータをこの携帯端末装置100に入力して実行する。こ
の際、不具合が生じた場合であっても、JTAGを使っ
て不揮発性メモリ14へのデータ書込を実行すること
で、ファームウェアを確実に更新することができる。
A mobile terminal device 1 such as a mobile phone
In the case of 00, the connectors that can be installed outside the housing are extremely limited as the size is reduced. In addition, since a normal connector plays a plurality of roles, it is difficult to separately provide a dedicated line used only for updating firmware. Therefore, the data including the upgrade program is input to the portable terminal device 100 using the serial input terminal 4 and executed. At this time, even if a problem occurs, the firmware can be reliably updated by executing data writing to the nonvolatile memory 14 using JTAG.

【0058】以上説明したように、この発明によれば、
アップグレード用のプログラムを実行することによる不
揮発性メモリ14における記憶内容の書換中に、不具合
が生じた場合、JTAGを使ったデータ転送動作に切り
換えて不揮発性メモリ14における記憶内容の書換を継
続することができる。また、アップグレード用のプログ
ラムが実行不可能な場合にも、JTAGを使ったデータ
転送動作により不揮発性メモリ14における記憶内容を
書き換えることができる。これにより、ファームウェア
といった内部プログラムを確実に更新することができ
る。
As described above, according to the present invention,
When a problem occurs during the rewriting of the storage contents in the nonvolatile memory 14 by executing the upgrade program, switching to the data transfer operation using the JTAG is performed and the rewriting of the storage contents in the nonvolatile memory 14 is continued. Can be. Even when the upgrade program cannot be executed, the data stored in the nonvolatile memory 14 can be rewritten by the data transfer operation using the JTAG. As a result, an internal program such as firmware can be reliably updated.

【0059】この発明は、上記実施の形態に限定され
ず、様々な変形及び応用が可能である。例えば、上記実
施の形態では、プロトコル変換器15を設けるものとし
て説明したが、これに限定されず、第1のCPU10
が、プロトコル変換器15と実質的に同一の機能を含む
ようにしてもよい。この場合、例えば図6に示すよう
に、第1のCPU10と第2のCPU11との間を、シ
リアル・インタフェース及びJTAG用のインタフェー
スを介して結合し、第1のCPU10が実行するプログ
ラムの制御に従って、シリアル・インタフェースを用い
たデータ転送動作と、JTAG用のインタフェースを用
いたデータ転送動作とを切り換えるようにすればよい。
The present invention is not limited to the above embodiment, and various modifications and applications are possible. For example, in the above embodiment, the protocol converter 15 is described as being provided, but the present invention is not limited to this.
May include substantially the same function as the protocol converter 15. In this case, for example, as shown in FIG. 6, the first CPU 10 and the second CPU 11 are connected via a serial interface and a JTAG interface, and are controlled according to a program executed by the first CPU 10. What is necessary is just to switch between the data transfer operation using the serial interface and the data transfer operation using the JTAG interface.

【0060】また、上記実施の形態では、携帯端末装置
100が構成管理用の第1のCPU10及びメモリ12
を備えるものとして説明したが、これに限定されず、例
えば図7に示すように、シリアル入力端子4とプロトコ
ル変換器15との間を、シリアル線5を介して結合する
ようにしてもよい。この場合、シリアル入力端子4に結
合される外部のシステムが、上記実施の形態における第
1のCPU10と実質的に同一の機能を含むことで、シ
リアル・インタフェースを用いたデータ転送動作と、J
TAG用のインタフェースを用いたデータ転送動作とを
切り換えることができる。プロトコル変換器15は、シ
リアル入力端子4から入力されたデータに含まれる出力
切換命令等の制御信号に従って、パス切換を実行する。
Further, in the above embodiment, the portable terminal device 100 is provided with the first CPU 10 and the memory 12 for configuration management.
However, the present invention is not limited to this. For example, the serial input terminal 4 and the protocol converter 15 may be connected via the serial line 5 as shown in FIG. In this case, the external system coupled to the serial input terminal 4 has substantially the same function as the first CPU 10 in the above embodiment, so that the data transfer operation using the serial interface and J
It is possible to switch between the data transfer operation using the TAG interface. The protocol converter 15 performs path switching according to a control signal such as an output switching command included in data input from the serial input terminal 4.

【0061】[0061]

【発明の効果】以上の説明のように、この発明によれ
ば、ファームウェアを更新するためのプログラムが実行
不能となった場合に、JTAGと称されるバウンダリ・
スキャン方式を使って、不揮発性メモリにおける記憶内
容を書き換えることができる。これにより、ファームウ
ェアといった内部プログラムを確実に更新することが可
能となる。
As described above, according to the present invention, when a program for updating firmware becomes unexecutable, a boundary called JTAG is used.
The content stored in the nonvolatile memory can be rewritten using the scan method. This makes it possible to reliably update an internal program such as firmware.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の実施の形態に係る携帯端末装置の構
成を示す図である。
FIG. 1 is a diagram showing a configuration of a portable terminal device according to an embodiment of the present invention.

【図2】制御処理部の構成を示す図である。FIG. 2 is a diagram illustrating a configuration of a control processing unit.

【図3】第2のCPUの構成を示す図である。FIG. 3 is a diagram illustrating a configuration of a second CPU.

【図4】この発明の実施の形態に係る携帯端末装置の動
作を説明するための処理シーケンスである。
FIG. 4 is a processing sequence for describing an operation of the mobile terminal device according to the embodiment of the present invention.

【図5】第1のCPUの動作を説明するためのフローチ
ャートである。
FIG. 5 is a flowchart illustrating an operation of a first CPU.

【図6】この発明の実施の形態に係る携帯端末装置の変
形例を示す図である。
FIG. 6 is a diagram showing a modification of the portable terminal device according to the embodiment of the present invention.

【図7】この発明の実施の形態に係る携帯端末装置の変
形例を示す図である。
FIG. 7 is a diagram showing a modification of the portable terminal device according to the embodiment of the present invention.

【図8】従来の携帯端末装置の構成を示す図である。FIG. 8 is a diagram showing a configuration of a conventional portable terminal device.

【符号の説明】[Explanation of symbols]

1、51 アンテナ 2、52 送受信処理部 3、53 制御処理部 4、54 シリアル入力端子 5、18 シリアル線 10、11、60、61 CPU 12、62 メモリ 13、63 RAM 14、64 不揮発性メモリ 15 プロトコル変換器 16 シリアル解析部 17 プロトコル変換処理部 20A〜20L 入出力ピン 21A〜21L バウンダリ・スキャン・セル 22 TAPコントローラ 23 コア・ロジック 100 携帯端末装置 1, 51 Antenna 2, 52 Transmission / reception processing unit 3, 53 Control processing unit 4, 54 Serial input terminal 5, 18 Serial line 10, 11, 60, 61 CPU 12, 62 Memory 13, 63 RAM 14, 64 Non-volatile memory 15 Protocol converter 16 Serial analysis unit 17 Protocol conversion processing unit 20A-20L Input / output pins 21A-21L Boundary scan cell 22 TAP controller 23 Core logic 100 Mobile terminal device

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】ファームウェアを記憶して格納する不揮発
性メモリと、 バウンダリ・スキャン・アーキテクチャを有し、前記不
揮発性メモリに格納されているファームウェアを更新す
るためのプログラムを実行可能なプロセッサと、 前記不揮発性メモリに格納されているファームウェアを
更新するためのプログラムを含んだデータを、外部から
入力する入力手段と、 前記入力手段により入力されたデータを前記プロセッサ
に転送して前記不揮発性メモリにおける記憶内容の書換
を可能とする転送処理手段とを備え、 前記転送処理手段は、前記プロセッサに転送するデータ
を、前記プロセッサの動作状態に応じて、ファームウェ
アを更新するためのプログラムに適合した形式と、バウ
ンダリ・スキャンに適合した形式とで切り換える、 ことを特徴とする携帯端末装置。
A nonvolatile memory for storing and storing firmware; a processor having a boundary scan architecture and capable of executing a program for updating firmware stored in the nonvolatile memory; Input means for externally inputting data including a program for updating firmware stored in the non-volatile memory; and transferring data input by the input means to the processor and storing the data in the non-volatile memory. Transfer processing means that allows rewriting of the contents, the transfer processing means, the data to be transferred to the processor, according to the operating state of the processor, a format adapted to a program for updating firmware, Switch to a format compatible with boundary scan A mobile terminal device and butterflies.
【請求項2】前記転送処理手段は、 前記プロセッサに転送するデータを、ファームウェアを
更新するためのプログラムに適合した形式と、バウンダ
リ・スキャンに適合した形式とで切り換えるデータ形式
切換手段と、 前記プロセッサからデータ転送に応答して返送される確
認を通知する信号を受信したか否かを判別し、受信した
と判別すると、前記プロセッサに転送するデータの形式
をファームウェアを更新するためのプログラムに適合し
た形式とするべく、前記データ形式切換手段の動作を設
定し、受信していないと判別すると、前記プロセッサに
転送するデータの形式をバウンダリ・スキャンに適合し
た形式とするべく、前記データ形式切換手段の動作を設
定する切換制御手段とを備える、 ことを特徴とする請求項1に記載の携帯端末装置。
2. A data format switching means for switching data to be transferred to the processor between a format suitable for a program for updating firmware and a format suitable for boundary scan, and the processor. It is determined whether or not a signal notifying the confirmation returned in response to the data transfer has been received.If it is determined that the signal has been received, the format of the data to be transferred to the processor is adapted to the program for updating the firmware. The operation of the data format switching means is set in order to set the format, and if it is determined that the data format switching means has not been received, the data format switching means is controlled so that the format of the data transferred to the processor is adapted to the boundary scan. The portable terminal according to claim 1, further comprising: a switching control unit configured to set an operation. Location.
【請求項3】前記転送処理手段は、前記入力手段により
入力された制御信号に応じて、前記プロセッサに転送す
るデータを、ファームウェアを更新するためのプログラ
ムに適合した形式と、バウンダリ・スキャンに適合した
形式とで切り換えるデータ形式切換手段を備える、 ことを特徴とする請求項1に記載の携帯端末装置。
3. The transfer processing means converts data to be transferred to the processor according to a control signal input by the input means into a format adapted to a program for updating firmware and adapted to a boundary scan. The portable terminal device according to claim 1, further comprising a data format switching unit configured to switch between the formats.
【請求項4】前記プロセッサは、前記不揮発性メモリに
格納されているファームウェアを実行する、 ことを特徴とする請求項1、2又は3に記載の携帯端末
装置。
4. The portable terminal device according to claim 1, wherein the processor executes firmware stored in the non-volatile memory.
【請求項5】前記プロセッサは、 複数の入出力ピンと、 前記不揮発性メモリに格納されているファームウェアを
実行するコア・ロジックと、 前記複数の入出力ピンと前記コア・ロジックとの間に挿
入されてチェーン状に連結された複数のセルと、 前記複数のセルを制御して、バウンダリ・スキャンによ
り前記不揮発メモリに書き込むデータを転送させるコン
トローラとを備え、 前記コントローラは、前記転送処理手段によりバウンダ
リ・スキャンに適合した形式のデータが転送されると、
バウンダリ・スキャンのための制御処理を実行して、前
記不揮発性メモリに転送データを書き込むことにより、
前記不揮発性メモリに格納されているファームウェアを
更新する、 ことを特徴とする請求項1から4のいずれか1項に記載
の携帯端末装置。
5. The processor, comprising: a plurality of input / output pins; a core logic for executing firmware stored in the nonvolatile memory; and a core inserted between the plurality of input / output pins and the core logic. A plurality of cells connected in a chain, and a controller that controls the plurality of cells and transfers data to be written to the nonvolatile memory by boundary scan, wherein the controller performs boundary scan by the transfer processing unit. When data in a format conforming to
By executing control processing for boundary scan and writing transfer data to the nonvolatile memory,
The mobile terminal device according to claim 1, wherein firmware stored in the nonvolatile memory is updated.
【請求項6】携帯端末装置に内蔵された不揮発性メモリ
における記憶データを書き換えるための記憶データ更新
方法であって、 データをシフトさせるシフト・レジスタとして機能する
べく複数の入出力ピンとコア・ロジックとの間に挿入さ
れてチェーン状に連結された複数のセルを備えて前記携
帯端末装置に内蔵されているプロセッサが、前記不揮発
性メモリにおける記憶データ書換用のプログラムを実行
して、前記不揮発性メモリにおける記憶データを書き換
える第1のデータ書換ステップと、 前記第1のデータ書換ステップにて前記プロセッサが記
憶データ書換用のプログラムを実行することにより前記
不揮発性メモリに書き込むためのデータを含んだシリア
ル・データを、前記プロセッサに転送するデータ転送ス
テップと、 前記データ転送ステップにおけるシリアル・データの転
送に応答して、前記プロセッサから確認を通知するため
の信号が返送されたか否かを判別する判別ステップと、 前記判別ステップにて確認を通知するための信号が返送
されていないと判別した場合に、前記プロセッサが前記
複数のセルを用いて前記不揮発性メモリに書き込むため
のデータを含んだ信号を、前記プロセッサに入力する信
号入力ステップと、 前記信号入力ステップにて前記プロセッサに入力された
信号に従って、前記複数のセルの間でデータをシフトさ
せ、前記複数の入出力ピンのうちで前記不揮発性メモリ
に結合された入出力ピンからデータを出力することによ
り、前記不揮発性メモリにおける記憶データを書き換え
る第2のデータ書換ステップとを備える、 ことを特徴とする記憶データ更新方法。
6. A storage data updating method for rewriting storage data in a nonvolatile memory built in a portable terminal device, comprising a plurality of input / output pins, a core logic, and a plurality of input / output pins to function as a shift register for shifting data. A processor embedded in the portable terminal device having a plurality of cells inserted between them and connected in a chain, and executing a program for rewriting storage data in the nonvolatile memory, A first data rewriting step of rewriting the storage data in the first step, and a serial program including data to be written in the non-volatile memory by the processor executing a storage data rewriting program in the first data rewriting step. A data transfer step of transferring data to the processor; A determination step of determining whether a signal for notifying confirmation is returned from the processor in response to the transfer of serial data in the transfer step; and a signal for notifying confirmation is returned in the determination step. When it is determined that the data is not written, the processor uses the plurality of cells to write a signal including data for writing to the nonvolatile memory, a signal input step of inputting the signal to the processor, By shifting data between the plurality of cells according to a signal input to the processor and outputting data from an input / output pin coupled to the nonvolatile memory among the plurality of input / output pins, A second data rewriting step of rewriting data stored in the nonvolatile memory.憶 data update method.
【請求項7】ファームウェアを記憶して格納する不揮発
性メモリと、バウンダリ・スキャン・アーキテクチャを
有し、前記不揮発性メモリに格納されているファームウ
ェアを更新するためのプログラムを実行可能なプロセッ
サとを備える携帯端末装置において、前記不揮発性メモ
リに格納されているファームウェアを更新するためのフ
ァームウェア更新方法であって、 前記不揮発性メモリに格納されているファームウェアを
更新するためのプログラムを含んだデータを、前記携帯
端末装置の外部から入力する入力ステップと、 前記入力ステップにて入力されたデータを前記プロセッ
サに転送して前記不揮発性メモリにおける記憶内容の書
換を可能とする転送処理ステップとを備え、 前記転送処理ステップは、前記プロセッサに転送するデ
ータを、前記プロセッサの動作状態に応じて、ファーム
ウェアを更新するためのプログラムに適合した形式と、
バウンダリ・スキャンに適合した形式とで切り換える、 ことを特徴とするファームウェア更新方法。
7. A nonvolatile memory for storing and storing firmware, and a processor having a boundary scan architecture and capable of executing a program for updating the firmware stored in the nonvolatile memory. In the portable terminal device, a firmware update method for updating firmware stored in the non-volatile memory, wherein the data including a program for updating firmware stored in the non-volatile memory, An input step of inputting data from outside the portable terminal device; and a transfer processing step of transferring data input in the input step to the processor to enable rewriting of storage contents in the nonvolatile memory, The processing step includes the step of transferring the data to the processor. And a format in accordance with the operating state of the processor, adapted to a program for updating the firmware,
A firmware updating method, wherein the firmware is switched in a format suitable for a boundary scan.
【請求項8】前記転送処理ステップは、 前記プロセッサに転送するデータを、ファームウェアを
更新するためのプログラムに適合した形式と、バウンダ
リ・スキャンに適合した形式とで切り換えるデータ形式
変換ステップと、 前記プロセッサから返送される確認を通知する信号を受
信したか否かを判別し、受信したと判別すると、前記プ
ロセッサに転送するデータの形式をファームウェアを更
新するためのプログラムに適合した形式とするべく、前
記データ形式変換ステップにおける動作を設定し、受信
していないと判別すると、前記プロセッサに転送するデ
ータの形式をバウンダリ・スキャンに適合した形式とす
るべく、前記データ形式変換ステップにおける動作を設
定する切換制御ステップとを備える、 ことを特徴とする請求項7に記載のファームウェア更新
方法。
8. A data format conversion step of switching data to be transferred to the processor between a format adapted to a program for updating firmware and a format adapted to boundary scan, and the processor comprises: It is determined whether or not a signal notifying the confirmation returned from is received.If it is determined that the signal has been received, the format of the data to be transferred to the processor is set to a format suitable for a program for updating firmware. When the operation in the data format conversion step is set and it is determined that the data has not been received, the switching control for setting the operation in the data format conversion step so that the format of the data to be transferred to the processor is adapted to the boundary scan. The method according to claim 7, comprising: The method of firmware update.
【請求項9】前記転送処理ステップは、前記入力ステッ
プにて入力された制御信号に応じて、前記プロセッサに
転送するデータを、ファームウェアを更新するためのプ
ログラムに適合した形式と、バウンダリ・スキャンに適
合した形式とで切り換えるデータ形式変換ステップを備
える、 ことを特徴とする請求項7に記載のファームウェア更新
方法。
9. The transfer processing step according to the control signal input in the input step, converts the data to be transferred to the processor into a format adapted to a program for updating firmware and a boundary scan. The firmware update method according to claim 7, further comprising a data format conversion step of switching between a compatible format and a compatible format.
JP2001002925A 2001-01-10 2001-01-10 Mobile terminal device, stored data update method, and firmware update method Expired - Fee Related JP3762643B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001002925A JP3762643B2 (en) 2001-01-10 2001-01-10 Mobile terminal device, stored data update method, and firmware update method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001002925A JP3762643B2 (en) 2001-01-10 2001-01-10 Mobile terminal device, stored data update method, and firmware update method

Publications (2)

Publication Number Publication Date
JP2002208886A true JP2002208886A (en) 2002-07-26
JP3762643B2 JP3762643B2 (en) 2006-04-05

Family

ID=18871353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001002925A Expired - Fee Related JP3762643B2 (en) 2001-01-10 2001-01-10 Mobile terminal device, stored data update method, and firmware update method

Country Status (1)

Country Link
JP (1) JP3762643B2 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006509293A (en) * 2002-11-27 2006-03-16 シンボル テクノロジーズ インコーポレイテッド Disaster recovery port in portable computer
JP2006510967A (en) * 2002-12-18 2006-03-30 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Code download in a system having multiple integrated circuits with JTAG functionality
CN1317639C (en) * 2004-11-18 2007-05-23 华为技术有限公司 Method for upgrading logic device programm in product
CN100337199C (en) * 2004-11-25 2007-09-12 华为技术有限公司 Basic inputting and outputting system and method for upgrading FLASH device
JP2008192057A (en) * 2007-02-07 2008-08-21 Onkyo Corp Control apparatus having main and sub control parts
JP2008276585A (en) * 2007-05-01 2008-11-13 Nippon Syst Wear Kk Embedded device, its development system, development program and data transfer method, and data structure
JP2009236879A (en) * 2008-03-28 2009-10-15 Fujitsu Ltd Scan control method, scan control circuit and device
JP2013250955A (en) * 2012-06-04 2013-12-12 Advantest Corp Hardware device
US9140752B2 (en) 2012-06-04 2015-09-22 Advantest Corporation Tester hardware
US9563527B2 (en) 2013-06-04 2017-02-07 Advantest Corporation Test system

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006509293A (en) * 2002-11-27 2006-03-16 シンボル テクノロジーズ インコーポレイテッド Disaster recovery port in portable computer
JP2011258219A (en) * 2002-11-27 2011-12-22 Symbol Technologies Inc Computing device
JP2006510967A (en) * 2002-12-18 2006-03-30 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Code download in a system having multiple integrated circuits with JTAG functionality
CN1317639C (en) * 2004-11-18 2007-05-23 华为技术有限公司 Method for upgrading logic device programm in product
CN100337199C (en) * 2004-11-25 2007-09-12 华为技术有限公司 Basic inputting and outputting system and method for upgrading FLASH device
JP2008192057A (en) * 2007-02-07 2008-08-21 Onkyo Corp Control apparatus having main and sub control parts
JP2008276585A (en) * 2007-05-01 2008-11-13 Nippon Syst Wear Kk Embedded device, its development system, development program and data transfer method, and data structure
JP2009236879A (en) * 2008-03-28 2009-10-15 Fujitsu Ltd Scan control method, scan control circuit and device
JP2013250955A (en) * 2012-06-04 2013-12-12 Advantest Corp Hardware device
US9140752B2 (en) 2012-06-04 2015-09-22 Advantest Corporation Tester hardware
US9563527B2 (en) 2013-06-04 2017-02-07 Advantest Corporation Test system

Also Published As

Publication number Publication date
JP3762643B2 (en) 2006-04-05

Similar Documents

Publication Publication Date Title
US7991988B2 (en) Communication device and firmware update method thereof
CN100383737C (en) SCM online loading and updating method and system
CN101853173A (en) Software upgrading method and device of programmable logic device of distributed system
US20100325623A1 (en) Robot system, robot control device, and software update method of robot system
CN101295255B (en) Firmware updating system and method
JPH08101751A (en) Pc card and pc card system
US7984239B2 (en) Control program download device
CN111176702A (en) Firmware upgrading method and device, computer equipment and storage medium
JP2002208886A (en) Portable terminal equipment, storage data updating method and firmware-updating method
US20100070260A1 (en) Verification device, verifying apparatus and verification system
CN110459260B (en) Automatic test switching device, method and system
CN102081526B (en) Basic input/output system architecture
US5610593A (en) Communication controller and communication control method
CN110908733A (en) Working mode determining method and device, and control method and device
CN114281390A (en) Zynq 7000-based online upgrading system and method
US20060010393A1 (en) Apparatus and method for start of mobile phone supporting start mode using hard-wired code
CN112994902A (en) Intelligent network card and FPGA (field programmable Gate array) firmware updating management method of intelligent network card
CN116366639B (en) Method and system for updating BIOS of main board in networking manner under UEFI
KR20200112137A (en) Apparatus and method for managing firmware of Programmable Logic Controller system, and the PLC system
CN106445571B (en) Mainboard and starting method
KR20050071131A (en) System and method for upgrading fpga firmware by using ipc
KR100232880B1 (en) Firmware upgrading method using flash rom in switching system
KR100290280B1 (en) Microcontroller with Programmable Flash Memory
US6298402B1 (en) Method for rewriting data including program in an information processing apparatus and an information processing apparatus capable of rewriting data including program
JP3801484B2 (en) Initial adjustment method for card type wireless transmission equipment

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060113

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100120

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100120

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110120

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110120

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120120

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120120

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130120

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees