JP2002208872A - Low distortion high-frequency switching module - Google Patents

Low distortion high-frequency switching module

Info

Publication number
JP2002208872A
JP2002208872A JP2001000969A JP2001000969A JP2002208872A JP 2002208872 A JP2002208872 A JP 2002208872A JP 2001000969 A JP2001000969 A JP 2001000969A JP 2001000969 A JP2001000969 A JP 2001000969A JP 2002208872 A JP2002208872 A JP 2002208872A
Authority
JP
Japan
Prior art keywords
transmission
circuit
reception
control voltage
reception system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001000969A
Other languages
Japanese (ja)
Other versions
JP3874237B2 (en
JP2002208872A5 (en
Inventor
Shigeru Kenmochi
茂 釼持
Mitsuhiro Watanabe
光弘 渡辺
Hiroyuki Tadai
裕之 但井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2001000969A priority Critical patent/JP3874237B2/en
Publication of JP2002208872A publication Critical patent/JP2002208872A/en
Publication of JP2002208872A5 publication Critical patent/JP2002208872A5/ja
Application granted granted Critical
Publication of JP3874237B2 publication Critical patent/JP3874237B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)
  • Transceivers (AREA)

Abstract

PROBLEM TO BE SOLVED: To make the distortion of a high-frequency switching module used in a multiband portable telephone set low level. SOLUTION: The high-frequency switching module selecting a plurality of different transmission/reception systems and switching the transmission circuit, and the reception circuit of the transmission/reception system is constituted of a branching filter circuit and a plurality of switching circuits. The branching filter circuit has a function of dividing a reception signal from an antenna into a plurality of transmission/reception systems. The switch circuit obtains a function for switching a signal from the branching filter circuit to the reception circuit at reception and a signal from the transmission circuit to the branching filter circuit at transmission, by the control action of the on/off operation of a diode. A plurality of control voltage terminals selecting transmission are installed in the switching circuit. At transmission, a positive voltage is applied to one of a plurality of control voltage terminals and a resistor control operation current at the transmission of the transmission/reception system is made common, so that reverse bias is applied to the diode of the transmission/ reception system on non-operation side.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、高周波複合部品に
係わり、特に複数の送受信系を取り扱うことができ、高
調波の発生を抑制できる高周波スイッチモジュールに関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-frequency composite component, and more particularly to a high-frequency switch module capable of handling a plurality of transmission / reception systems and suppressing generation of harmonics.

【0002】[0002]

【従来の技術】近年、携帯電話は目を見張る急速な普及
をしている。これに伴い携帯電話の機能、あるいはサー
ビスの一層の向上が図られている。その一環として、通
常の携帯電話は単一の送受信系であったが、2つの送受
信系を取り扱うことが可能となるデュアルバンド携帯電
話が開発され、主に欧州などで実用化されている。これ
により利用者にとって都合の良い送受信系が選択され
て、高度なサービスを受けられるようになった。
2. Description of the Related Art In recent years, portable telephones have become extremely popular. Along with this, the functions and services of mobile phones have been further improved. As a part of this, ordinary mobile phones have been a single transmission / reception system, but dual-band mobile phones capable of handling two transmission / reception systems have been developed and are being put to practical use mainly in Europe and the like. As a result, a transmission / reception system that is convenient for the user is selected, and advanced services can be received.

【0003】デュアルバンド携帯電話では、それぞれ専
用の送受信回路を備えると、携帯電話の軽量小型化およ
び低コスト化に不利であるため、部品および回路の共用
化を図っている。実際には、アンテナを共通とし、第1
の送受信回路と第2の送受信回路を切り換える高周波ス
イッチが使用されて、上記の問題が解決されている。
In a dual-band mobile phone, if a dedicated transmission / reception circuit is provided, it is disadvantageous to reduce the weight and size of the mobile phone and reduce the cost. In practice, the antenna is shared and the first
The above-mentioned problem has been solved by using a high-frequency switch for switching between the transmitting and receiving circuit and the second transmitting and receiving circuit.

【0004】図11は、特開平11−313003号公
報にて開示された高周波スイッチモジュールの回路図で
あり、この発明の目的とするところは回路構成の簡略化
にある。図示するように高周波スイッチ30は、第1の
送受信系10と第2の送受信系20とからなり、アンテ
ナ32を共用して各送受信系の切り替えが行われる。デ
ュアルバンド携帯電話では、第1の信号系10をGSM
システム(送信TX:880〜915MHz、受信R
X:925〜960MHz)、また第2の送受信系20
をDCSシステム(送信TX:1710〜1785MH
z、受信RX:1805〜1880MHz)に割り当て
ることができる。
FIG. 11 is a circuit diagram of a high-frequency switch module disclosed in Japanese Patent Application Laid-Open No. H11-313003. An object of the present invention is to simplify the circuit configuration. As shown in the figure, the high-frequency switch 30 includes a first transmission / reception system 10 and a second transmission / reception system 20, and switches between the transmission / reception systems using the antenna 32 in common. In a dual-band mobile phone, the first signal system 10 is GSM
System (TX: 880-915 MHz, reception R
X: 925-960 MHz) and the second transmitting / receiving system 20
To the DCS system (transmission TX: 1710 to 1785 MH
z, reception RX: 1805 to 1880 MHz).

【0005】第1の送受信系10は、ノッチ回路11お
よびスイッチ回路13からなり、第2の送受信系20
は、ノッチ回路21およびスイッチ回路23からなって
いる。ノッチ回路11とノッチ回路21は、それらを組
み合わせることにより、アンテナ32で受信した信号を
必要とする送受信系のスイッチ回路13、23に分波す
る分波回路31を構成している。一方、スイッチ回路1
3、23は共に同じ回路構成がとられ、図示の位置にダ
イオードを挿入し、第1の制御電圧端子19、第2の制
御電圧端子29および第3の制御電圧端子22に印加す
る電圧が正の電圧か若しくは0の電圧かによって、受信
モードまたは送信モードが選択される。
The first transmission / reception system 10 includes a notch circuit 11 and a switch circuit 13, and a second transmission / reception system 20.
Comprises a notch circuit 21 and a switch circuit 23. The notch circuit 11 and the notch circuit 21 are combined to form a demultiplexing circuit 31 that demultiplexes the signal received by the antenna 32 to the switch circuits 13 and 23 of the transmission / reception system that requires the signal. On the other hand, switch circuit 1
Both circuits 3 and 23 have the same circuit configuration. A diode is inserted at the position shown in the figure, and the voltage applied to the first control voltage terminal 19, the second control voltage terminal 29 and the third control voltage terminal 22 is positive. The reception mode or the transmission mode is selected depending on whether the voltage is 0 or 0.

【0006】例えば,第1の送受信系10が送信モード
の場合、第1の制御電圧端子19は正の電圧に、第2お
よび第3の制御電圧端子29、22は0の電圧に制御す
ると、ダイオードDG1およびDG2は導通状態とな
り、さらに送信端子15に送信信号が印加されると、送
信信号はコンデンサCG2を通り、CG3、CG4、C
G7およびLG3で構成されるローパスフィルタおよび
ダイオードDG1を通過して、伝送線路LG2の一端に
達する。この時、ダイオードDG2は導通しているた
め、LG2の他端は交流的に接地される。LG2はλ/
4のストリップラインで構成されることにより、前記伝
送線路LG2の一端から受信端子17側をみたインピー
ダンスが無限大になる。このため、LG2に達した信号
は受信端子17に伝わることなくアンテナ32に向かう
ことになる。
For example, when the first transmission / reception system 10 is in the transmission mode, when the first control voltage terminal 19 is controlled to a positive voltage and the second and third control voltage terminals 29 and 22 are controlled to a voltage of 0, The diodes DG1 and DG2 are turned on, and when a transmission signal is further applied to the transmission terminal 15, the transmission signal passes through the capacitor CG2 and passes through CG3, CG4, C3.
It passes through a low-pass filter composed of G7 and LG3 and a diode DG1, and reaches one end of a transmission line LG2. At this time, since the diode DG2 is conducting, the other end of the LG2 is AC grounded. LG2 is λ /
4, the impedance when viewed from one end of the transmission line LG2 toward the receiving terminal 17 becomes infinite. Therefore, the signal that has reached LG2 is directed to the antenna 32 without being transmitted to the receiving terminal 17.

【0007】受信モードの場合は、第1および第2の制
御電圧端子19、29を0の電圧とし、第3の制御電圧
端子22を正の電圧とする。これによって、送信時とは
反対にダイオードDG1およびDG2は逆バイアスされ
不導通となるため、アンテナ32で受けた信号は分波回
路の一部であるノッチ回路11を通り、さらに伝送線路
LG2、コンデンサCG5を通過して受信端子17に伝
わる。
In the receiving mode, the first and second control voltage terminals 19 and 29 are set to a voltage of 0, and the third control voltage terminal 22 is set to a positive voltage. As a result, the diodes DG1 and DG2 are reverse-biased and become non-conductive contrary to the time of transmission, so that the signal received by the antenna 32 passes through the notch circuit 11 which is a part of the branching circuit, and furthermore, the transmission line LG2 and the capacitor The signal passes through the CG 5 to the receiving terminal 17.

【0008】一方、第2の送受信系20の送信時は、同
様の動作原理によって第2の制御電圧端子29を正の電
圧、第1および第3の制御電圧端子19、22を0の電
圧とし、他方、受信時には第3の制御電圧端子22を正
の電圧とし、第1および第2の制御電圧端子19、29
を0の電圧にすることになる。以上の説明からわかるよ
うに、第3の制御電圧端子22が第1の送受信系10と
第2の送受信系20に対して共通端子となる。このた
め、上述した回路では制御電圧端子が共用化され、回路
の省略と部品の低減が実現できる。
On the other hand, at the time of transmission of the second transmission / reception system 20, the second control voltage terminal 29 is set to a positive voltage and the first and third control voltage terminals 19 and 22 are set to a voltage of 0 according to the same operation principle. On the other hand, at the time of reception, the third control voltage terminal 22 is set to a positive voltage, and the first and second control voltage terminals 19, 29
To a voltage of 0. As can be seen from the above description, the third control voltage terminal 22 is a common terminal for the first transmission / reception system 10 and the second transmission / reception system 20. For this reason, in the above-mentioned circuit, the control voltage terminal is shared, and the omission of the circuit and the reduction of the number of components can be realized.

【0009】[0009]

【発明が解決しようとする課題】以上述べた従来技術を
用いた高周波スイッチ回路では、送信時における高調波
の発生量が大きく、規格(例えば、GSM規格)を上回
る高調波の発生が認められることがある。特に、低周波
側である第1の送受信系の送信時に、高調波の発生量が
大きいことがわかった。さらに分析を進め伝搬経路を調
べていくと、第1の送受信系の送信信号が分波回路を介
して第2の送受信系に回り込み、ダイオードDP1に到
達し、このダイオードDP1が高調波発生の主原因であ
ることを突き止めた。
In the high-frequency switch circuit using the prior art described above, the amount of harmonics generated during transmission is large, and the generation of harmonics exceeding the standard (eg, GSM standard) is recognized. There is. In particular, it has been found that the amount of generation of harmonics is large during transmission of the first transmission / reception system on the low frequency side. As the analysis further proceeds and the propagation path is examined, the transmission signal of the first transmission / reception system goes around to the second transmission / reception system via the demultiplexing circuit, reaches the diode DP1, and this diode DP1 is the main source of harmonic generation. Identified the cause.

【0010】この発生メカニズムを図11で説明する
と、まず第1の送受信系10が送信モードにある場合、
第1の制御電圧端子19が正の電圧に、第2および第3
の制御電圧端子29、22が0の電圧に制御される。こ
のため、第2の送受信系のスイッチ回路においてダイオ
ードDP1およびDP2は、アノードとカソードが無バ
イアス状態にある。この時、第1の送受信系10の送信
信号が、ノッチ回路11およびノッチ回路21を経由し
てダイオードDP1のアノード側に到達する。ダイオー
ドDP1は無バイアス状態にあり、不安定な電位状態に
あるため非線形動作を生じ、到達信号の高調波を発生す
る。結局この高調波がノッチ回路21を介しアンテナ3
2から放射されるのである。
[0010] This generation mechanism will be described with reference to FIG. 11. First, when the first transmission / reception system 10 is in the transmission mode,
When the first control voltage terminal 19 is at a positive voltage, the second and third
Are controlled to zero voltage. For this reason, in the diodes DP1 and DP2 in the switch circuit of the second transmission / reception system, the anode and the cathode are in an unbiased state. At this time, the transmission signal of the first transmission / reception system 10 reaches the anode side of the diode DP1 via the notch circuit 11 and the notch circuit 21. Since the diode DP1 is in an unbiased state and is in an unstable potential state, a non-linear operation occurs, and a harmonic of a reaching signal is generated. After all, this harmonic is transmitted through the notch circuit 21 to the antenna 3
It is radiated from 2.

【0011】そこで、本発明はこのような高調波の発生
を抑制するもので、簡単な構成で低歪みを達成できる高
周波スイッチモジュールを提供するものである。さら
に、ワンチップ化したモジュール構成とし、よって小型
で低コストの低歪高周波スイッチモジュールを提供する
ものである。
Accordingly, the present invention provides a high-frequency switch module which suppresses the generation of such harmonics and which can achieve low distortion with a simple configuration. Further, the present invention provides a small-sized, low-cost, low-distortion, high-frequency switch module having a one-chip module configuration.

【0012】[0012]

【課題を解決するための手段】図1はダイオードに逆バ
イアスを加えた場合の高調波、特に発生量の多い2倍波
の測定結果である。横軸に逆バイアス電圧Vbiasをと
り、縦軸に高調波(2倍波)発生量Nをとる。図示するよ
うにVbiasを高くすると高調波発生量の低減効果がみら
れ、0.5V以上印加すれば顕著な効果によりGSM規
格の−36dBmをクリアすることができる。この結果
から、高周波スイッチ回路のダイオードに逆バイアス電
圧を印加し安定な電位状態にすることは、高調波発生の
低減効果があること、またこの効果は所定以上の電圧値
が必要であることを知見した。
FIG. 1 shows the measurement results of harmonics when a reverse bias is applied to a diode, particularly a second harmonic having a large amount of generation. The horizontal axis represents the reverse bias voltage Vbias, and the vertical axis represents the harmonic generation (second harmonic) generation amount N. As shown in the figure, when Vbias is increased, the effect of reducing the amount of generated harmonics is observed, and when 0.5 V or more is applied, -36 dBm of the GSM standard can be cleared by a remarkable effect. From these results, it can be seen that applying a reverse bias voltage to the diode of the high-frequency switch circuit to achieve a stable potential state has the effect of reducing harmonic generation, and that this effect requires a voltage value equal to or higher than a predetermined value. I learned.

【0013】即ち、本発明は、複数の異なる送受信系を
選択し該送受信系の送信回路と受信回路を切り換える高
周波スイッチモジュールであり、アンテナからの受信信
号を複数の送受信系に分波する分波回路と、受信時に前
記分波回路からの信号を受信回路に、また送信時に送信
回路からの信号を分波回路に切り換える機能をダイオー
ドのオンオフ動作の制御により行うようにした複数のス
イッチ回路とを有し、これらスイッチ回路には、送信を
選択する複数の制御電圧端子を設け、送信時には前記複
数の制御電圧端子のいずれかに正の電圧を印加すると共
に、送受信系の送信時の動作電流を制御するための抵抗
を共通とすることによって不動作側の送受信系のダイオ
ードに逆バイアスを印加するようにした低歪高周波スイ
ッチモジュールである。ここで、具体的には受信系の電
圧端子を共用の制御電圧端子となし、ここに抵抗を介在
させるか或いは前記共用電圧端子に抵抗を介して接地し
た構成をとることが良い。尚、前記逆バイアスの電圧値
は0.5V以上であることが望ましい。
That is, the present invention is a high-frequency switch module for selecting a plurality of different transmitting / receiving systems and switching between a transmitting circuit and a receiving circuit of the transmitting / receiving system. Circuit, and a plurality of switch circuits that perform a function of switching a signal from the demultiplexing circuit to a receiving circuit during reception and a signal from the transmission circuit to a demultiplexing circuit during transmission by controlling the on / off operation of a diode. These switch circuits are provided with a plurality of control voltage terminals for selecting transmission, apply a positive voltage to any of the plurality of control voltage terminals at the time of transmission, and reduce the operating current of the transmission / reception system during transmission. A low-distortion high-frequency switch module that uses a common control resistor to apply a reverse bias to the non-operating transmitting / receiving diode. That. Here, specifically, it is preferable that the voltage terminal of the receiving system is used as a common control voltage terminal, and a resistor is interposed here, or the common voltage terminal is grounded via a resistor. It is desirable that the reverse bias voltage be 0.5 V or more.

【0014】また、本発明は特に2つの送受信系を取り
扱う高周波スイッチモジュールに適用できる。このとき
は、第1の送受信系(低周波側)のスイッチ回路と第2
の送受信系(高周波側)のスイッチ回路を有し、前記第
1の送信系を制御する第1の制御電圧端子と、前記第2
の送信系を制御する第2の制御電圧端子と、前記第1の
受信系と第2の受信系を制御する共用の第3の制御電圧
端子を有し、前記第1および第2の送受信系のスイッチ
回路は第1と第2のダイオードをそれぞれ含み、各送受
信系の第1のダイオードのアノード側をアンテナに、カ
ソード側を送信端子に接続し、また前記第2のダイオー
ドのアノード側を前記第1または第2の電圧端子に、カ
ソード側を受信端子に接続すると共に、前記各々の第1
のダイオードのカソード側を伝送線路あるいはチップイ
ンダクタを介して前記第3の制御電圧端子に接続した低
歪高周波スイッチモジュールである。ここで、前記第3
の制御電圧端子の手前に抵抗を挿入して接続した低歪高
周波スイッチモジュールであることが好ましい。
The present invention is particularly applicable to a high-frequency switch module that handles two transmission / reception systems. At this time, the switch circuit of the first transmitting / receiving system (low frequency side) and the second
A first control voltage terminal for controlling the first transmission system, the first control voltage terminal comprising:
A second control voltage terminal for controlling the transmission system of the first and second transmission / reception systems, and a common third control voltage terminal for controlling the first reception system and the second reception system. The switch circuit includes first and second diodes, respectively. The anode side of the first diode of each transmission / reception system is connected to the antenna, the cathode side is connected to the transmission terminal, and the anode side of the second diode is A first or second voltage terminal; a cathode side connected to a receiving terminal;
A low-distortion high-frequency switch module in which the cathode side of the diode is connected to the third control voltage terminal via a transmission line or a chip inductor. Here, the third
It is preferable that the low-distortion high-frequency switch module is connected by inserting a resistor before the control voltage terminal.

【0015】また、本発明は、前記高周波スイッチモジ
ュールの構成を適宜電極パターンで形成した複数の誘電
体グリーンシートを順次積層した積層体と、この積層体
上に配置されたチップ素子とからなるワンチップ化した
低歪高周波スイッチモジュールである。また、ここで上
記スイッチ回路を構成する伝送線路と、上記分波回路と
をそれぞれ積層体内に電極パターンにより構成すること
は好ましいことである。
Further, the present invention provides a high-frequency switch module comprising a laminated body in which a plurality of dielectric green sheets formed by appropriately forming an electrode pattern are sequentially laminated, and a chip element arranged on the laminated body. This is a low distortion high frequency switch module made into a chip. Here, it is preferable that the transmission line constituting the switch circuit and the branching circuit are respectively constituted by an electrode pattern in a laminate.

【0016】[0016]

【発明の実施の形態】以下、本発明について2つの異な
る通信システム、すなわち第1の送受信系をGSMシス
テム、第2の送受信系をDCSシステムを例にとり説明
する。本発明の概要を説明する回路ブロック図を図2、
等価回路図を図4に示す。以下、同一の機能あるいは部
品等は図11に使用の記号番号を流用する。従って、詳
細な説明は省略するが、概略、アンテナANTに接続さ
れる分波回路部分は、2つのノッチ回路が主回路となっ
ており、インダクタLF1とコンデンサCF1でGSM
側のノッチ回路11を構成し、インダクタLF2とコン
デンサCF2でDCS側のノッチ回路21を構成してい
る。そして、このノッチ回路11とノッチ回路21で分
波回路31を構成している。スイッチ回路は第1のスイ
ッチ回路13と第2のスイッチ回路23とからなり、第
1のスイッチ回路13は、GSM系の送信TXと受信R
Xを切り換えるもので、2つのダイオードDG1、DG
2と2つの伝送線路LG1、LG2を主構成とし、ダイ
オードDG1はアンテナANT側にアノードが接続さ
れ、送信TX側にカソードが接続され、そのカソード側
にアースに接続される伝送線路LG1が接続されてい
る。そして、アンテナ側と受信RX間に伝送線路LG2
が接続され、その受信側にカソードが接続されたダイオ
ードDG2が接続され、そのダイオードDG2のアノー
ドには、アースとの間にコンデンサCG6が接続され、
その間にインダクタLGが接続されダイオード制御用の
第1の制御電圧端子VC1となっている。また、送信経
路に挿入されるローパスフィルタ回路14は、インダク
タLG3と、コンデンサCG3、CG4、CG7から構
成され、スイッチ回路SWのダイオードDG1と伝送線
路LG1の間に挿入されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to two different communication systems, that is, a GSM system as a first transmission / reception system and a DCS system as a second transmission / reception system. FIG. 2 is a circuit block diagram illustrating the outline of the present invention.
FIG. 4 shows an equivalent circuit diagram. Hereinafter, the same functions or parts use the reference numerals used in FIG. Therefore, although a detailed description is omitted, the demultiplexing circuit portion connected to the antenna ANT generally has two notch circuits as a main circuit, and a GSM is formed by an inductor LF1 and a capacitor CF1.
The notch circuit 11 on the DCS side is constituted by the inductor LF2 and the capacitor CF2. The notch circuit 11 and the notch circuit 21 constitute a branching circuit 31. The switch circuit includes a first switch circuit 13 and a second switch circuit 23. The first switch circuit 13 includes a GSM transmission TX and a reception R
X, and two diodes DG1, DG
2 and two transmission lines LG1 and LG2. The diode DG1 has an anode connected to the antenna ANT side, a cathode connected to the transmission TX side, and a transmission line LG1 connected to the ground connected to the cathode side. ing. A transmission line LG2 is provided between the antenna side and the reception RX.
Is connected, a diode DG2 having a cathode connected to the receiving side is connected, and a capacitor CG6 is connected between the anode of the diode DG2 and the ground,
In the meantime, the inductor LG is connected and serves as a first control voltage terminal VC1 for diode control. The low-pass filter circuit 14 inserted into the transmission path includes an inductor LG3, capacitors CG3, CG4, and CG7, and is inserted between the diode DG1 of the switch circuit SW and the transmission line LG1.

【0017】同様に第2のスイッチ回路は、DCS系の
送信TXと受信RXを切り換えるもので、2つのダイオ
ードDP1、DP2と、2つの伝送線路LP1、LP2
を主構成とし、ダイオードDP1はアンテナANT側に
アノードが接続され、送信TX側にカソードが接続さ
れ、そのカソード側にアースに接続される伝送線路LP
1が接続されている。そして、アンテナ側と受信RX間
に伝送線路LP2が接続され、その受信側にカソードが
接続されたダイオードDP2が接続され、そのダイオー
ドDP2のアノードには、アースとの間にコンデンサC
P6が接続され、その間にインダクタLPが接続され、
ダイオード制御用の第2の制御電圧端子VC2となって
いる。また、送信経路に挿入されるローパスフィルタ回
路24は、インダクタLP3と、コンデンサCP3、C
P4、CP7から構成され、スイッチ回路SWのダイオ
ードDP1と伝送線路LP1の間に挿入されている。
Similarly, the second switch circuit switches between DCS transmission TX and reception RX, and includes two diodes DP1 and DP2 and two transmission lines LP1 and LP2.
The diode DP1 has a transmission line LP whose anode is connected to the antenna ANT side, whose cathode is connected to the transmission TX side, and whose cathode side is connected to the ground.
1 is connected. A transmission line LP2 is connected between the antenna side and the reception RX, a diode DP2 having a cathode connected to the reception side is connected, and a capacitor C is connected between the anode of the diode DP2 and the ground.
P6 is connected, while the inductor LP is connected,
This is a second control voltage terminal VC2 for diode control. The low-pass filter circuit 24 inserted in the transmission path includes an inductor LP3 and capacitors CP3 and C3.
P4 and CP7, which are inserted between the diode DP1 of the switch circuit SW and the transmission line LP1.

【0018】次に、第1のスイッチ回路13の伝送線路
LG1と第2のスイッチ回路23の伝送線路LP1と
は、コンデンサCGPでアース接続されると共に抵抗R
rを介してダイオード制御用の第3の制御電圧端子VC
3に接続している。よって、実施例の構成上で従来と異
なる点は、スイッチ回路13および23に共通する送信
時の動作電流を制御するための抵抗Rrを設け、この抵
抗Rrにスイッチ回路13および23に共通する受信を
選択する第3の制御電圧22を接続したことである。
Next, the transmission line LG1 of the first switch circuit 13 and the transmission line LP1 of the second switch circuit 23 are grounded by a capacitor CGP, and a resistor R
r, a third control voltage terminal VC for diode control
3 is connected. Therefore, the configuration of the embodiment differs from the related art in that a resistor Rr for controlling the operating current during transmission common to the switch circuits 13 and 23 is provided, and the resistor Rr is provided with a reception common to the switch circuits 13 and 23. Is connected.

【0019】次に、図3の回路ブロック図は図2の変形
例を示しており、即ち、第3の制御電圧端子22を接地
した回路である。この場合は、電圧源を1つ減らすこと
ができる。図2の場合は、送受信時の制御方法は従来と
変わらず、送受信モードの選択は第1から第3の制御電
圧端子19,29,22に印加される正の電圧および0
の電圧の組み合わせによって得られる。一方、図3では
送信モードを選択する際には第1あるいは第2の制御電
圧端子19,29に正の電圧が印加され、受信モードを
選択する際には第1および第2の制御電圧端子19,2
9に0の電圧が印加される。このように本発明は、動作
側の制御電圧端子から印加される正の電圧と、送信時の
動作電流を制御するための抵抗を共通とすることによっ
て、不動作側のダイオードに逆バイアスを加えることを
趣旨とするものである。これによって、高周波スイッチ
モジュールが発生する高調波を低減でき、また送信時の
動作電流を制御するための抵抗の数も減らすことができ
る。
Next, a circuit block diagram of FIG. 3 shows a modification of FIG. 2, that is, a circuit in which the third control voltage terminal 22 is grounded. In this case, the number of voltage sources can be reduced by one. In the case of FIG. 2, the control method at the time of transmission / reception is the same as that of the related art.
Are obtained by a combination of the following voltages. On the other hand, in FIG. 3, a positive voltage is applied to the first or second control voltage terminal 19 or 29 when the transmission mode is selected, and the first and second control voltage terminals are selected when the reception mode is selected. 19, 2
A voltage of 0 is applied to 9. As described above, the present invention applies a reverse bias to the non-operation side diode by sharing the positive voltage applied from the operation side control voltage terminal and the resistance for controlling the operation current at the time of transmission. It is intended. As a result, harmonics generated by the high-frequency switch module can be reduced, and the number of resistors for controlling the operating current during transmission can be reduced.

【0020】図4は本発明による一実施例を示す等価回
路図であるが、GSMシステム10が送信モードに選択
されている場合では、第1の制御電圧端子19に正の電
圧、第2および第3の制御電圧端子22,29に0の電
圧が印加されている状態である。ダイオードDG1およ
びDG2は従来同様に順方向電流が流れ導通状態となる
ため、送信端子15からGSMシステムの送信信号が入
力されると、GSMシステムの送信信号はアンテナ32
に達し、空間に放射される。一方、Rr−LP1−LP
3−DP1−LP2−DP2−LPからなる閉回路で
は、抵抗Rrにより発生した接続点Iでの電圧が印加さ
れるが、ダイオードDP1およびDP2がこの印加電圧
と逆極性であるため、逆バイアスされる。これによって
分波回路から伝播してきたGSMシステムの送信信号は
ダイオードDP1のアノードに達するが、ダイオードD
P1が逆バイアスされているため安定な電位状態であ
り、高調波の発生量が低減される。
FIG. 4 is an equivalent circuit diagram showing an embodiment according to the present invention. When the GSM system 10 is selected in the transmission mode, a positive voltage, a second voltage and a second voltage are applied to the first control voltage terminal 19. This is a state in which a voltage of 0 is applied to the third control voltage terminals 22 and 29. Since a forward current flows through the diodes DG1 and DG2 in the same manner as in the conventional case, the GSM system transmission signal is input from the transmission terminal 15 to the GSM system transmission signal.
And radiated into space. On the other hand, Rr-LP1-LP
In the closed circuit composed of 3-DP1-LP2-DP2-LP, the voltage at the connection point I generated by the resistor Rr is applied. However, since the diodes DP1 and DP2 have opposite polarities to the applied voltage, they are reverse-biased. You. As a result, the transmission signal of the GSM system propagated from the branching circuit reaches the anode of the diode DP1, but the diode D1
Since P1 is reverse-biased, it is in a stable potential state, and the amount of generation of harmonics is reduced.

【0021】さらに、他の実施例を図5に示す。図4の
回路図と比較すると容易にわかるように、この実施例で
は各ダイオードの極性を逆にすると共に、ほぼ第1およ
び第2の制御電圧端子と第3の制御電圧端子の位置を入
れ替えた構成である。このように制御電圧端子を交換し
ても、各送受信系の送信あるいは受信モードの切り換え
は図4と同じである。GSMシステム10が送信モード
に選択されている場合では、第1の制御電圧端子19は
正の電圧、第2および第3の制御電圧端子22、29に
は0の電圧が印加されている状態である。この電圧印加
条件では、ダイオードDG3およびDG4は導通し、ダ
イオードDP3およびDP4は逆バイアスされ、図4に
示す場合と同一になる。
FIG. 5 shows another embodiment. As can be easily understood from comparison with the circuit diagram of FIG. 4, in this embodiment, the polarity of each diode is reversed, and the positions of the first and second control voltage terminals and the third control voltage terminal are almost interchanged. Configuration. Even if the control voltage terminals are exchanged in this way, the switching of the transmission or reception mode of each transmission / reception system is the same as in FIG. When the GSM system 10 is selected for the transmission mode, the first control voltage terminal 19 is applied with a positive voltage, and the second and third control voltage terminals 22 and 29 are applied with zero voltage. is there. Under this voltage application condition, diodes DG3 and DG4 conduct, and diodes DP3 and DP4 are reverse-biased, which is the same as that shown in FIG.

【0022】更に他の実施例を図6、図7に示す。図6
は図4の変形例であり、図7は図5の変形例である。す
なわち第3の制御電圧端子22を接地した回路であり、
この場合、電圧源を1つ省略することができる。また、
上記した例の回路構成はデュアルバンド用に限定される
ものではなく、トリプルバンド、クワトロバンドなどの
マルチバンドに適用可能である。
FIGS. 6 and 7 show still another embodiment. FIG.
Is a modification of FIG. 4, and FIG. 7 is a modification of FIG. That is, a circuit in which the third control voltage terminal 22 is grounded,
In this case, one voltage source can be omitted. Also,
The circuit configuration of the above-described example is not limited to the dual band, but can be applied to a multi-band such as a triple band and a quattro band.

【0023】次に、ワンチップ化したモジュール構造に
ついて説明を加える。図4に示した等価回路図を構成す
るための一実施例の平面図を図8に、その実施例の積層
体部分の斜視図を図9に、内部構造を図10に示す。こ
の実施例では、分波回路、ローパスフィルタ回路、スイ
ッチ回路の伝送線路を積層体内に構成し、ダイオード、
チップコンデンサをその積層体上に搭載して、ワンチッ
プ化された高周波スイッチモジュールを構成したもので
ある。この積層体は、低温焼成が可能なセラミック誘電
体材料からなるグリーンシートを用意し、そのグリーン
シート上にAgを主体とする導電ペーストを印刷して、
所望の電極パターンを形成し、それを適宜積層し、一体
焼成させて構成される。
Next, a description will be given of a one-chip module structure. FIG. 8 is a plan view of an embodiment for constructing the equivalent circuit diagram shown in FIG. 4, FIG. 9 is a perspective view of a laminated body portion of the embodiment, and FIG. 10 is an internal structure thereof. In this embodiment, the transmission lines of the demultiplexing circuit, the low-pass filter circuit, and the switch circuit are configured in a laminate, and a diode,
A chip capacitor is mounted on the laminate to constitute a one-chip high frequency switch module. This laminate is prepared by preparing a green sheet made of a ceramic dielectric material that can be fired at a low temperature, and printing a conductive paste mainly composed of Ag on the green sheet,
A desired electrode pattern is formed, the layers are appropriately laminated, and integrally fired.

【0024】この内部構造を積層順に従って説明する
と、まず、下層のグリーンシート110上には、アース
電極31’がほぼ全面に形成されている。そして、側面
に形成される端子電極81、83、85、87、89、
91、93、95に接続するための接続部が設けられて
いる。また、このアース電極31’には穴部9が形成さ
れている。次に、電極パターンの印刷されていないダミ
ーのグリーンシート120を積層する。その上のグリー
ンシート130には、3つのライン電極41、42、4
3が形成され、その上のグリーンシート140には、4
つのライン電極44、45、46、47が形成されてい
る。その上に、2つのスルーホール電極(図中丸に十字
の印を付けたものがスルーホール電極である)が形成さ
れたグリーンシート150を積層し、その上に、アース
電極32’が形成されたグリーンシート160が積層さ
れる。このアース電極32’は、スルーホール電極をさ
けるような形状となっている。この2つのアース電極3
1’、32’に挟まれた領域に形成されたライン電極は
適宜接続され、第1及び第2のスイッチ回路SW用の伝
送線路を形成している。ライン電極42と46はスルー
ホール電極で接続され、等価回路の伝送線路LG1を構
成し、ライン電極41と45はスルーホール電極で接続
され、等価回路の伝送線路LG2を構成し、ライン電極
43と47はスルーホール電極で接続され、等価回路の
伝送線路LP1を構成し、ライン電極44は等価回路の
伝送線路LP2を構成している。
The internal structure will be described in the order of lamination. First, a ground electrode 31 'is formed on almost the entire surface of the lower green sheet 110. The terminal electrodes 81, 83, 85, 87, 89,
Connection parts for connection to 91, 93, and 95 are provided. Also, a hole 9 is formed in the ground electrode 31 '. Next, a dummy green sheet 120 on which no electrode pattern is printed is laminated. On the green sheet 130 thereon, three line electrodes 41, 42, 4
3 are formed, and the green sheet 140 thereon has 4
Two line electrodes 44, 45, 46, 47 are formed. A green sheet 150 on which two through-hole electrodes (the cross-shaped circle is a through-hole electrode in the figure is a through-hole electrode) is laminated thereon, and a ground electrode 32 'is formed thereon. Green sheets 160 are stacked. This ground electrode 32 'is shaped to avoid the through-hole electrode. These two earth electrodes 3
The line electrodes formed in the region sandwiched between 1 ′ and 32 ′ are appropriately connected to form a transmission line for the first and second switch circuits SW. The line electrodes 42 and 46 are connected by through-hole electrodes to form a transmission line LG1 of an equivalent circuit. The line electrodes 41 and 45 are connected by through-hole electrodes to form a transmission line LG2 of an equivalent circuit. Reference numeral 47 is connected by a through-hole electrode to constitute a transmission line LP1 of an equivalent circuit, and line electrode 44 constitutes a transmission line LP2 of the equivalent circuit.

【0025】グリーンシート160の上に積層されるグ
リーンシート170には、コンデンサ用の電極61、6
2、63、64、65、66が形成されている。その上
に積層されるグリーンシート180にもコンデンサ用の
電極67、68、69、70が形成されている。その上
に積層されるグリーンシート190には、コンデンサ電
極71が形成されている。更にその上には、ライン電極
48、49が形成されたグリーンシート200が積層さ
れ、その上に、ライン電極50、51、52、53、5
4、55が形成されたグリーンシート210が積層され
る。更にその上のグリーンシート220には、配線パタ
ーンが形成され、そして、最上部のグリーンシート23
0には、搭載素子接続用のランドが形成されている。
The green sheet 170 laminated on the green sheet 160 has electrodes 61 and 6 for capacitors.
2, 63, 64, 65 and 66 are formed. The electrodes 67, 68, 69, and 70 for capacitors are also formed on the green sheet 180 laminated thereon. On the green sheet 190 laminated thereon, the capacitor electrode 71 is formed. Further, a green sheet 200 on which line electrodes 48 and 49 are formed is laminated thereon, and the line electrodes 50, 51, 52, 53, 5
The green sheets 210 on which 4, 55 are formed are stacked. Further, a wiring pattern is formed on the green sheet 220 thereon, and the uppermost green sheet 23 is formed.
At 0, lands for mounting element connection are formed.

【0026】上側のアース電極32’が形成されたグリ
ーンシート160の上に積層されたグリーンシート17
0のコンデンサ用電極の61、62、63、64、65
は、アース電極32との間で容量を形成し、コンデンサ
用電極61は、等価回路のCG4を、コンデンサ用電極
62は、等価回路のCG3を、コンデンサ用電極63
は、等価回路のCP4を、コンデンサ用電極64は、等
価回路のCP3を、コンデンサ用電極65は、等価回路
のCF3を構成している。またグリーンシート170、
180、190に形成されたコンデンサ電極は互の間で
容量を形成し、コンデンサ電極66と70の間で、等価
回路のCF4を構成し、同様にコンデンサ電極64と6
9の間で、等価回路のCP7を構成し、コンデンサ電極
62と67の間で、等価回路のCG7を構成し、コンデ
ンサ電極70と71の間で、等価回路のCF2を構成
し、コンデンサ電極68と71の間で、等価回路のCF
1を構成している。また、グリーンシート200と21
0では、ライン電極48、55が等価回路のLF1を構
成し、ライン電極54、56が等価回路のLF2を構成
し、ライン電極49、53が等価回路のLF3を構成
し、ライン電極50が等価回路のLG3を構成し、ライ
ン電極52が等価回路のLP3を構成している。なお、
ライン電極51はDCラインである。
The green sheet 17 laminated on the green sheet 160 on which the upper earth electrode 32 'is formed
0, 61, 62, 63, 64, 65 of the capacitor electrode
Forms a capacitance with the ground electrode 32, the capacitor electrode 61 is connected to the equivalent circuit CG 4, the capacitor electrode 62 is connected to the equivalent circuit CG 3, and the capacitor electrode 63
Represents the equivalent circuit CP4, the capacitor electrode 64 constitutes the equivalent circuit CP3, and the capacitor electrode 65 constitutes the equivalent circuit CF3. Green sheet 170,
The capacitor electrodes formed at 180 and 190 form a capacitance between each other, and between the capacitor electrodes 66 and 70 constitute a CF4 of an equivalent circuit.
9, an equivalent circuit CP7 is formed between the capacitor electrodes 62 and 67, an equivalent circuit CG7 is formed between the capacitor electrodes 62 and 67, and an equivalent circuit CF2 is formed between the capacitor electrodes 70 and 71. And 71, the equivalent circuit CF
1. Green sheets 200 and 21
At 0, the line electrodes 48 and 55 constitute an equivalent circuit LF1, the line electrodes 54 and 56 constitute an equivalent circuit LF2, the line electrodes 49 and 53 constitute an equivalent circuit LF3, and the line electrode 50 is equivalent. The LG3 of the circuit is configured, and the line electrode 52 configures LP3 of the equivalent circuit. In addition,
The line electrode 51 is a DC line.

【0027】これらのグリーンシートを圧着し、一体焼
成して積層体を得た。この積層体の側面に端子電極8
1、82、83、84、85、86、87、88、8
9、90、91、92、93、94、95、96を形成
した。この積層体の上に、ダイオードDG1、DG2、
DP1、DP2、チップコンデンサCG1、CG6、C
P6、CGPを搭載した。また、チップインダクタLP
4、チップコンデンサCP8を搭載しているが、このL
C直列回路は、搭載しなくとも良い。また、このダイオ
ード、チップコンデンサ、チップインダクタ上には、金
属ケースが被せられる。
These green sheets were pressed and fired integrally to obtain a laminate. A terminal electrode 8 is provided on the side surface of the laminate.
1, 82, 83, 84, 85, 86, 87, 88, 8
9, 90, 91, 92, 93, 94, 95, 96 were formed. Diodes DG1, DG2,
DP1, DP2, chip capacitors CG1, CG6, C
Equipped with P6 and CGP. In addition, chip inductor LP
4. The chip capacitor CP8 is mounted.
The C series circuit need not be mounted. A metal case is placed over the diode, chip capacitor, and chip inductor.

【0028】この実施例によれば、第1及び第2のスイ
ッチ回路の伝送線路を積層体内に形成する際に、アース
電極で挟まれた領域内に配置している。これにより、ス
イッチ回路と分波回路、ローパスフィルタ回路との干渉
を防いでいる。そして、このアース電極で挟まれた領域
を積層体の下部に配置し、アース電位を取り易くしてい
る。そして、アースとの間に接続されるコンデンサを構
成する電極を、その上側のアース電極に対向させて形成
している。また、この伝送線路部分を積層体の下側に構
成することにより、アース電極を積層体の下側に配置す
ることができ、実装基板の影響を少なくすることができ
る。さらに、アース電極と対向させるコンデンサ形成用
の容量電極をその次に配置し、上部にローパスフィルタ
回路と分波回路のインダクタンス成分を配置することに
より、インダクタンス成分をアース電極から離すことが
でき、短い伝送線路長で必要なインダクタンス値を得る
ことができる。これにより、高周波スイッチモジュール
の小型化を図れる。
According to this embodiment, when the transmission lines of the first and second switch circuits are formed in the laminate, they are arranged in a region sandwiched between the ground electrodes. This prevents interference between the switch circuit, the demultiplexing circuit, and the low-pass filter circuit. The region sandwiched between the ground electrodes is arranged at the lower part of the laminate so that a ground potential can be easily obtained. Then, an electrode constituting a capacitor connected to the ground is formed so as to face the upper ground electrode. Further, by configuring this transmission line portion below the laminate, the ground electrode can be arranged below the laminate, and the influence of the mounting substrate can be reduced. Furthermore, by disposing a capacitor electrode for forming a capacitor facing the ground electrode next thereto and arranging the inductance components of the low-pass filter circuit and the demultiplexing circuit on the upper part, the inductance component can be separated from the ground electrode, and the short-circuit can be achieved. The required inductance value can be obtained by the transmission line length. Thus, the size of the high-frequency switch module can be reduced.

【0029】また、この実施例の積層体の側面に形成さ
れた端子電極において、アンテナANT端子に対して積
層体を2分した反対側に、GSM系の送信TX端子、受
信RX端子、DCS系の送信TX端子、受信RX端子が
それぞれ形成されている。この高周波スイッチモジュー
ルは、アンテナと送受信回路の間に配置されるので、こ
の端子配置により、アンテナと高周波スイッチモジュー
ル、及び送受信回路と高周波スイッチモジュールを最短
の線路で接続することができ、余分な損失を防止でき
る。さらに、その反対側において、その半分の片側に、
GSM系の送信TX端子、DCS系の送信TX端子が形
成され、もう一方の片側に、GSM系の受信RX端子、
DCS系の受信RX端子が形成されている。2つの送信
回路、2つの受信回路は、それぞれかたまって配置され
るので、高周波スイッチモジュールの送信端子どうし、
受信端子どうしを近くに配置して、最短経路での接続が
可能となり、余分な損失を防止できる。
In the terminal electrodes formed on the side surfaces of the laminate of this embodiment, the GSM transmission TX terminal, the reception RX terminal, and the DCS , A transmission TX terminal and a reception RX terminal are formed. Since the high-frequency switch module is disposed between the antenna and the transmission / reception circuit, this terminal arrangement allows the antenna and the high-frequency switch module and the transmission / reception circuit and the high-frequency switch module to be connected with the shortest line, and an extra loss Can be prevented. Furthermore, on the other side, on one half,
A transmission TX terminal of the GSM system and a transmission TX terminal of the DCS system are formed, and a reception RX terminal of the GSM system is provided on the other side.
A receiving RX terminal of a DCS system is formed. Since the two transmitting circuits and the two receiving circuits are arranged collectively, the transmitting terminals of the high-frequency switch module are
By arranging the receiving terminals close to each other, connection with the shortest path is possible, and extra loss can be prevented.

【0030】また、この実施例の積層体では、側面に形
成されたアンテナANT端子、GSM系の送信TX端
子、受信RX端子、DCS系の送信TX端子、受信RX
端子、及び電圧端子VC1、VC2、VC3はいずれ
も、側面の周回方向で見た場合、各端子間にはアース端
子が形成されており、各端子はアース端子で挟まれてい
る。各入出力端子(RF端子)は、アース端子に挟まれ
た配置となっている。これにより、各端子間の信号の漏
洩が遮断され、干渉が無くなり、信号端子間のアイソレ
ーションが確実なものとなる。また、各辺にアース端子
が有り、低損失となる構造となっている。
Further, in the laminate of this embodiment, the antenna ANT terminal formed on the side surface, the GSM transmission TX terminal, the reception RX terminal, the DCS transmission TX terminal, and the reception RX
Each of the terminals and the voltage terminals VC1, VC2, and VC3 has a ground terminal formed between the terminals when viewed in the circumferential direction of the side surface, and each terminal is sandwiched by the ground terminals. Each input / output terminal (RF terminal) is arranged between the ground terminals. As a result, signal leakage between the terminals is blocked, interference is eliminated, and isolation between the signal terminals is ensured. In addition, there is a ground terminal on each side, so that the structure has a low loss.

【0031】上記積層構造の実施例は、図4に示した第
1実施例の回路ブロック図に対応するものであるが、本
発明の範囲内で他の回路とすることは、容易に構成する
ことができる。例えば、インダクタ成分、コンデンサ成
分の電極パターンを変更し、接続方法を変更することで
可能である。本発明の実施例によれば、例えば、デュア
ルバンド携帯電話において、2つのシステムと1つのア
ンテナを接続する部分に用いることができ、複数の回路
構成をワンチップに構成することができる。このため、
複数の回路素子を別々に搭載し、接続する方法に比較
し、部品点数の削減、工数の削減、小型化などの利点を
有する。
The embodiment of the above-mentioned laminated structure corresponds to the circuit block diagram of the first embodiment shown in FIG. 4, but other circuits can be easily formed within the scope of the present invention. be able to. For example, it is possible to change the electrode pattern of the inductor component and the capacitor component and change the connection method. According to the embodiment of the present invention, for example, in a dual-band mobile phone, it can be used for a portion connecting two systems and one antenna, and a plurality of circuit configurations can be configured on one chip. For this reason,
Compared to a method of separately mounting and connecting a plurality of circuit elements, there are advantages such as a reduction in the number of components, a reduction in man-hours, and a reduction in size.

【0032】[0032]

【発明の効果】本発明によれば、従来問題となっていた
高周波スイッチモジュールから発生する高調波を簡単な
回路構成で低減できる。また、本発明は、この低歪高周
波モジュールを積層構造を用いることにより小型にワン
チップで構成できるもので、機器の小型化と低コスト化
にも貢献するものである。
According to the present invention, harmonics generated from the high-frequency switch module, which has been a problem in the past, can be reduced with a simple circuit configuration. In addition, the present invention allows the low-distortion high-frequency module to be formed in a single chip in a small size by using a laminated structure, and contributes to miniaturization and cost reduction of equipment.

【図面の簡単な説明】[Brief description of the drawings]

【図1】ダイオード逆バイアス電圧対高調波発生量を示
す特性線図。
FIG. 1 is a characteristic diagram showing a diode reverse bias voltage versus a harmonic generation amount.

【図2】本発明を説明するための回路ブロック図。FIG. 2 is a circuit block diagram for explaining the present invention.

【図3】本発明による他の実施例の回路ブロック図。FIG. 3 is a circuit block diagram of another embodiment according to the present invention.

【図4】本発明による一実施例を示す等価回路図。FIG. 4 is an equivalent circuit diagram showing one embodiment according to the present invention.

【図5】本発明による他の実施例を示す等価回路図。FIG. 5 is an equivalent circuit diagram showing another embodiment according to the present invention.

【図6】図4に示す実施例の変形例を示す等価回路図。FIG. 6 is an equivalent circuit diagram showing a modification of the embodiment shown in FIG. 4;

【図7】図5に示す実施例の変形例を示す等価回路図。FIG. 7 is an equivalent circuit diagram showing a modification of the embodiment shown in FIG. 5;

【図8】図4に示した等価回路図を構成するための一実
施例の平面図である。
FIG. 8 is a plan view of an embodiment for forming the equivalent circuit diagram shown in FIG. 4;

【図9】図8の一実施例の積層体部分の斜視図である。FIG. 9 is a perspective view of a laminated body part of the embodiment of FIG. 8;

【図10】図8の一実施例の積層体の内部構造図であ
る。
FIG. 10 is an internal structural view of the laminated body according to the embodiment of FIG. 8;

【図11】従来技術を示す等価回路図。FIG. 11 is an equivalent circuit diagram showing a conventional technique.

【符号の説明】[Explanation of symbols]

10:第1の送受信系 11、21:ノッチ回路 13、23:スイッチ回路 14、24:ローパスフィルタ 15、25:送信端子 17、27:受信端子 19:第1の制御電圧端子 20:第2の送受信系 22:第3の制御電圧端子 29:第2の制御電圧端子 30:高周波スイッチ 31:分波回路 32:アンテナ 10: first transmission / reception system 11, 21: notch circuit 13, 23: switch circuit 14, 24: low-pass filter 15, 25: transmission terminal 17, 27: reception terminal 19: first control voltage terminal 20: second Transmission / reception system 22: Third control voltage terminal 29: Second control voltage terminal 30: High frequency switch 31: Demultiplexer 32: Antenna

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5J012 BA03 BA04 5K011 DA22 DA27 FA01 GA04 JA01 KA05  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5J012 BA03 BA04 5K011 DA22 DA27 FA01 GA04 JA01 KA05

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 複数の異なる送受信系を選択し該送受信
系の送信回路と受信回路を切り換える高周波スイッチモ
ジュールであり、アンテナからの受信信号を複数の送受
信系に分波する分波回路と、受信時に前記分波回路から
の信号を受信回路に、また送信時に送信回路からの信号
を分波回路に切り換える機能をダイオードのオンオフ動
作の制御により行うようにした複数のスイッチ回路とを
有し、これらスイッチ回路には、送信を選択する複数の
制御電圧端子を設け、送信時には前記複数の制御電圧端
子のいずれかに正の電圧を印加すると共に、送受信系の
送信時の動作電流を制御するための抵抗を共通とするこ
とによって不動作側の送受信系のダイオードに逆バイア
スを印加することを特徴とする低歪高周波スイッチモジ
ュール。
1. A high-frequency switch module for selecting a plurality of different transmission / reception systems and switching between a transmission circuit and a reception circuit of the transmission / reception system, comprising: a demultiplexer circuit for demultiplexing a reception signal from an antenna to the plurality of transmission / reception systems; A plurality of switch circuits that perform the function of switching the signal from the transmission circuit to the demultiplexer circuit at the time of transmission by controlling the on / off operation of the diode. The switch circuit is provided with a plurality of control voltage terminals for selecting transmission, applies a positive voltage to any of the plurality of control voltage terminals during transmission, and controls an operation current of the transmission / reception system during transmission. A low-distortion high-frequency switch module characterized in that a reverse bias is applied to a non-operating transmission / reception system diode by using a common resistance.
【請求項2】 前記逆バイアスの電圧値は0.5V以上
であることを特徴とする請求項1記載の低歪高周波スイ
ッチモジュール。
2. The low distortion high frequency switch module according to claim 1, wherein a voltage value of the reverse bias is 0.5 V or more.
【請求項3】 第1の送受信系(低周波側)と第2の送
受信系(高周波側)を有し、前記第1の送信系を制御す
る第1の制御電圧端子と、前記第2の送信系を制御する
第2の制御電圧端子と、前記第1の受信系と第2の受信
系を制御する共用の第3の制御電圧端子を有し、前記第
1および第2の送受信系のスイッチ回路は第1と第2の
ダイオードをそれぞれ含み、各送受信系の第1のダイオ
ードのアノード側をアンテナに、カソード側を送信端子
に接続し、また前記第2のダイオードのアノード側を前
記第1または第2の制御電圧端子に、カソード側を受信
端子に接続すると共に、前記各々の第1のダイオードの
カソード側を伝送線路あるいはチップインダクタを介し
て前記第3の制御電圧端子に接続することを特徴とする
請求項1又は2記載の低歪高周波スイッチモジュール。
3. A first control voltage terminal having a first transmission / reception system (low-frequency side) and a second transmission / reception system (high-frequency side) for controlling the first transmission system, A second control voltage terminal for controlling a transmission system; and a shared third control voltage terminal for controlling the first reception system and the second reception system. The switch circuit includes first and second diodes, respectively. The anode side of the first diode of each transmission / reception system is connected to the antenna, the cathode side is connected to the transmission terminal, and the anode side of the second diode is the first side. A cathode side is connected to a receiving terminal, and a cathode side of each of the first diodes is connected to the third control voltage terminal via a transmission line or a chip inductor. 3. The method according to claim 1, wherein: Low distortion high frequency switch module.
【請求項4】 前記第3の制御電圧端子の手前に抵抗を
挿入して接続したことを特徴とする請求項3記載の低歪
高周波スイッチモジュール。
4. The low-distortion high-frequency switch module according to claim 3, wherein a resistor is inserted and connected before the third control voltage terminal.
【請求項5】 電極パターンの形成された複数の誘電体
グリーンシートを順次積層した積層体と、該積層体上に
配置されたチップ素子とから構成することによってワン
チップ化したことを特徴とする請求項1乃至4の何れか
に記載の低歪高周波スイッチモジュール。
5. A one-chip structure comprising a laminated body in which a plurality of dielectric green sheets on which electrode patterns are formed are sequentially laminated, and a chip element arranged on the laminated body. The low distortion high frequency switch module according to claim 1.
【請求項6】 前記スイッチ回路を構成する伝送線路
と、前記分波回路とをそれぞれ積層体内に電極パターン
により構成したことを特徴とする請求項5記載の低歪高
周波スイッチモジュール。
6. The low-distortion high-frequency switch module according to claim 5, wherein the transmission line forming the switch circuit and the branching circuit are each formed by an electrode pattern in a laminate.
JP2001000969A 2001-01-09 2001-01-09 Low distortion high frequency switch module Expired - Fee Related JP3874237B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001000969A JP3874237B2 (en) 2001-01-09 2001-01-09 Low distortion high frequency switch module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001000969A JP3874237B2 (en) 2001-01-09 2001-01-09 Low distortion high frequency switch module

Publications (3)

Publication Number Publication Date
JP2002208872A true JP2002208872A (en) 2002-07-26
JP2002208872A5 JP2002208872A5 (en) 2005-06-23
JP3874237B2 JP3874237B2 (en) 2007-01-31

Family

ID=18869659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001000969A Expired - Fee Related JP3874237B2 (en) 2001-01-09 2001-01-09 Low distortion high frequency switch module

Country Status (1)

Country Link
JP (1) JP3874237B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476279B1 (en) * 2001-07-13 2005-03-16 가부시키가이샤 무라타 세이사쿠쇼 Composite high-frequency switch, high-frequency module and communication apparatus
US7904030B2 (en) 2001-03-29 2011-03-08 Panasonic Corporation High frequency switch, radio communication apparatus, and high frequency switching method
JP2011097557A (en) * 2009-05-26 2011-05-12 Murata Mfg Co Ltd High-frequency switch module

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11217803A (en) * 1997-11-26 1999-08-10 Hokuetsu:Kk Concrete product for forming road surface
JP3074607U (en) * 2000-07-05 2001-01-19 セルテック株式会社 Non-slip concrete products for roads

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11217803A (en) * 1997-11-26 1999-08-10 Hokuetsu:Kk Concrete product for forming road surface
JP3074607U (en) * 2000-07-05 2001-01-19 セルテック株式会社 Non-slip concrete products for roads

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7904030B2 (en) 2001-03-29 2011-03-08 Panasonic Corporation High frequency switch, radio communication apparatus, and high frequency switching method
KR100476279B1 (en) * 2001-07-13 2005-03-16 가부시키가이샤 무라타 세이사쿠쇼 Composite high-frequency switch, high-frequency module and communication apparatus
JP2011097557A (en) * 2009-05-26 2011-05-12 Murata Mfg Co Ltd High-frequency switch module

Also Published As

Publication number Publication date
JP3874237B2 (en) 2007-01-31

Similar Documents

Publication Publication Date Title
JP4257481B2 (en) High frequency switch module
JP4324814B2 (en) High frequency switch circuit
JP4450260B2 (en) High frequency circuit
JP2983016B2 (en) High frequency switch module for multi-band
JP3191213B2 (en) High frequency switch module
JP2001211097A (en) High frequency switch module for multi-band
JPH11168303A (en) High frequency switch module
US6639489B2 (en) Composite high-frequency switch, high-frequency module, and communication apparatus
JP2001203602A (en) High frequency switch
JPH11225089A (en) Multiband-use high frequency switch module
JP3874237B2 (en) Low distortion high frequency switch module
JP2001352269A (en) High frequency switch module
JP3642062B2 (en) High frequency switch
JP2000049651A (en) High frequency switch module for multi-band
JP2001352202A (en) High-frequency switch module
JP2002280926A (en) High-frequency switch module for multiband
JP4210861B2 (en) High frequency switch module
JP2004007585A (en) High frequency switch module for multiband
JP2004007756A5 (en)
JPH10135704A (en) Diode switch
JP4174779B2 (en) High frequency switch module
JP2003023370A (en) High frequency switch module
JP4135015B2 (en) High frequency switch module
JP2003332941A (en) Switch circuit
JP2005237019A (en) High frequency switch

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041005

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060707

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061019

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees