JP2002208868A - Radio communication equipment - Google Patents

Radio communication equipment

Info

Publication number
JP2002208868A
JP2002208868A JP2001003397A JP2001003397A JP2002208868A JP 2002208868 A JP2002208868 A JP 2002208868A JP 2001003397 A JP2001003397 A JP 2001003397A JP 2001003397 A JP2001003397 A JP 2001003397A JP 2002208868 A JP2002208868 A JP 2002208868A
Authority
JP
Japan
Prior art keywords
circuit
terminal
signal
data
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001003397A
Other languages
Japanese (ja)
Inventor
Kenji Itagaki
憲志 板垣
Tetsuo Matsui
哲夫 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001003397A priority Critical patent/JP2002208868A/en
Publication of JP2002208868A publication Critical patent/JP2002208868A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide radio communication equipment which has radio communication function for preventing the lack of communication data and the deterioration of an error rate, and which can be miniaturized and thinned. SOLUTION: For the radio communication equipment, in one face of a printed board 30 of an almost square shape, data input/output terminals 28a and 28b are arranged on the edge part of a first side 31 of the printed board 30; a data communication circuit 15 is arranged close to the first side 31 and an adjacent second side 32; a storage circuit 27 is disposed close to the first side 31 and the other adjacent third side 33; an antenna terminal 11 is disposed in the edge part of a forth side 34 facing the first side 31; a high-frequency input/output circuit 12 is arranged at a position sandwiched by the antenna terminal 11 and the data communication circuit 15; and a clock signal oscillator 26 is installed at a corner, sandwiched by the third side 33 and the forth side 34.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、スペクトラム拡散
(Spread Spectrum)技術を利用した周
波数ホッピング(Frequency Hoppin
g)方式を使用した無線通信機能を有する無線通信装置
に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a frequency hopping (Spread Spectrum) technique.
g) A wireless communication device having a wireless communication function using the method.

【0002】[0002]

【従来の技術】一般に、スペクトラム拡散技術を利用し
た通信においては、送信側にて音声等の入力ベースバン
ド信号が変調された変調信号が、拡散符号を使用してス
ペクトラム拡散された後、高周波信号として通信相手側
に送信される。また、受信側では、通信相手側より受信
されたスペクトラム拡散信号が、送信側と同一の拡散符
号を使用して復調(逆拡散)される。
2. Description of the Related Art Generally, in communication using spread spectrum technology, a modulated signal obtained by modulating an input baseband signal such as voice on a transmitting side is spread spectrum using a spreading code, and then a high frequency signal is transmitted. Is transmitted to the communication partner. On the receiving side, the spread spectrum signal received from the communication partner is demodulated (despread) using the same spreading code as that on the transmitting side.

【0003】そして、スペクトラム拡散技術を利用した
通信方式には、直接拡散(Direct Sprea
d)方式と、周波数ホッピング方式とがある。直接拡散
方式は、狭帯域変調波に拡散符号を乗算しながら拡散を
行い、ある連続した周波数帯域を均一に使用するもので
ある。一方、周波数ホッピング方式は、拡散符号で、通
信相手との通信を行う際の搬送波の周波数をランダムに
切り替えることで、周波数帯域内に信号を拡散するもの
であり、例えばブルートゥース(Bluetooth)
等がある。
[0003] Communication systems using spread spectrum technology include Direct Spread (Direct Spread).
d) There is a method and a frequency hopping method. In the direct spreading method, spreading is performed while multiplying a narrow band modulated wave by a spreading code, and a certain continuous frequency band is used uniformly. On the other hand, the frequency hopping method spreads a signal within a frequency band by randomly switching the frequency of a carrier wave at the time of performing communication with a communication partner using a spreading code. For example, Bluetooth (Bluetooth)
Etc.

【0004】図4は、従来の無線通信装置の概略的構成
を示すブロック回路図である。図4の従来の無線通信装
置10は、以下の回路構成からなる。アンテナ端子11
がバンドパスフイルタ回路13を介してスイッチ回路1
4に接続されている。
FIG. 4 is a block circuit diagram showing a schematic configuration of a conventional wireless communication device. The conventional wireless communication device 10 of FIG. 4 has the following circuit configuration. Antenna terminal 11
Is the switch circuit 1 via the band-pass filter circuit 13.
4 is connected.

【0005】スイッチ回路14の受信側接点14aに
は、受信増幅回路17、ミキサ回路18、復調回路19
で構成される受信回路16が接続され、スイッチ回路1
4の送信側接点14bには、送信増幅回路21、変調回
路22で構成される送信回路20が接続されている。そ
して、ミキサ回路18及び変調回路22には、局部発振
器23が接続されている。
[0005] A receiving amplifier 14, a mixer circuit 18, and a demodulation circuit 19 are connected to the reception side contact 14 a of the switch circuit 14.
Is connected to the switch circuit 1
The transmission circuit 20 composed of the transmission amplification circuit 21 and the modulation circuit 22 is connected to the transmission-side contact 14b of No. 4. A local oscillator 23 is connected to the mixer circuit 18 and the modulation circuit 22.

【0006】また、受信回路16は、ベースバンド信号
処理回路24を介してデータ出力端子28aに接続さ
れ、送信回路20は、ベースバンド信号処理回路24を
介してデータ入力端子28bに接続されている。また、
ベースバンド信号処理回路24には、制御回路25が接
続され、制御回路25には、記憶回路27が接続され、
そして、クロック信号発振器26を備えている。
The receiving circuit 16 is connected to a data output terminal 28a via a baseband signal processing circuit 24, and the transmitting circuit 20 is connected to a data input terminal 28b via the baseband signal processing circuit 24. . Also,
A control circuit 25 is connected to the baseband signal processing circuit 24, a storage circuit 27 is connected to the control circuit 25,
Further, a clock signal oscillator 26 is provided.

【0007】次に、図4の従来の無線通信装置10の動
作について説明する。受信時において、スイッチ回路1
4は、受信側接点14aに切り替わっており、バンドパ
スフイルタ回路13と受信増幅回路17とが接続されて
いる。アンテナ端子11に接続された図示しないアンテ
ナで受信した通信相手側からのスペクトラム拡散信号
(例えば2.4GHz帯)は、バンドパスフイルタ回路
13と受信増幅回路17により、所望の周波数帯域の受
信高周波信号のみが増幅され、ミキサ回路18に印加さ
れる。前記受信高周波信号は、ミキサ回路18及び復調
回路19によってベースバンド信号に復調され、ベース
バンド信号処理回路24によって必要な信号処理が行わ
れ、データ出力端子28aから出力される。
Next, the operation of the conventional radio communication device 10 shown in FIG. 4 will be described. At the time of reception, the switch circuit 1
Reference numeral 4 is switched to the receiving side contact 14a, and the band pass filter circuit 13 and the receiving amplifier circuit 17 are connected. A spread spectrum signal (for example, 2.4 GHz band) from a communication partner side received by an antenna (not shown) connected to the antenna terminal 11 is received by a bandpass filter circuit 13 and a reception amplification circuit 17 into a reception high-frequency signal of a desired frequency band. Only the signal is amplified and applied to the mixer circuit 18. The received high-frequency signal is demodulated into a baseband signal by the mixer circuit 18 and the demodulation circuit 19, and necessary signal processing is performed by the baseband signal processing circuit 24, and is output from the data output terminal 28a.

【0008】送信時において、スイッチ回路14は、送
信側接点14bに切り替わっており、バンドパスフイル
タ回路13と送信増幅回路21とが接続されている。デ
ータ入力端子28bから入力されたデータ信号は、ベー
スバンド信号処理回路24によって必要な信号処理が行
われ、変調回路22によってスペクトラム拡散信号(例
えば2.4GHz帯)にスペクトラム拡散された後、送
信増幅回路21で増幅され、バンドパスフイルタ回路1
3によって、送信周波数帯域外の周波数成分が除去され
て、アンテナ端子11に接続された図示しないアンテナ
から、通信相手側に送信される。
At the time of transmission, the switch circuit 14 is switched to the transmission side contact 14b, and the band pass filter circuit 13 and the transmission amplification circuit 21 are connected. The data signal input from the data input terminal 28b is subjected to necessary signal processing by a baseband signal processing circuit 24 and spread by a modulation circuit 22 to a spread spectrum signal (for example, a 2.4 GHz band). Band-pass filter circuit 1
By 3, frequency components outside the transmission frequency band are removed, and transmitted from an antenna (not shown) connected to the antenna terminal 11 to the communication partner side.

【0009】記憶回路27には、制御回路25が動作す
るためのプログラムが記憶されており、制御回路25
は、記憶回路27に記憶されたプログラムに基づき、ベ
ースバンド信号処理回路24の動作を制御している。
A program for operating the control circuit 25 is stored in the storage circuit 27.
Controls the operation of the baseband signal processing circuit 24 based on the program stored in the storage circuit 27.

【0010】局部発振器23は、ミキサ回路18及び変
調回路22のそれぞれが、動作をするのに必要な周波数
信号(例えば2.4GHz)を発生する。また、クロッ
ク信号発振器26は、受信回路16、送信回路20、ベ
ースバンド信号処理回路24、制御回路25に係わる動
作をするに必要な基準周波数信号(例えば16MHz)
を発生する。
The local oscillator 23 generates a frequency signal (for example, 2.4 GHz) required for each of the mixer circuit 18 and the modulation circuit 22 to operate. Further, the clock signal oscillator 26 is a reference frequency signal (for example, 16 MHz) necessary for performing operations related to the reception circuit 16, the transmission circuit 20, the baseband signal processing circuit 24, and the control circuit 25.
Occurs.

【0011】[0011]

【発明が解決しようとする課題】しかしながら、上記従
来技術では、図4の従来の無線通信装置10で説明した
各回路を小面積の1枚のプリント基板上に配設した場
合、以下に述べるような各回路間の信号の相互干渉及び
異なる信号の混入等により、通信データの欠落や誤り率
の劣化を引き起こすという問題が生じていた。
However, in the above prior art, when each circuit described in the conventional wireless communication apparatus 10 of FIG. 4 is arranged on a single small printed circuit board, the following will be described. However, there has been a problem that communication data is lost or an error rate is deteriorated due to mutual interference of signals between the circuits and mixing of different signals.

【0012】すなわち、データ入力端子28b及びデー
タ出力端子28aより入出力されるデジタル信号ノイズ
が、アンテナ端子11、バンドパスフイルタ回路13に
混入する。
That is, digital signal noise input / output from the data input terminal 28b and the data output terminal 28a enters the antenna terminal 11 and the bandpass filter circuit 13.

【0013】また、ベースバンド信号処理回路24、制
御回路25及び記憶回路27から発生するデジタル信号
ノイズが、アンテナ端子11、バンドパスフイルタ回路
13に混入する。
Digital signal noise generated from the baseband signal processing circuit 24, the control circuit 25, and the storage circuit 27 enters the antenna terminal 11 and the bandpass filter circuit 13.

【0014】また、受信回路16、送信回路20、ベー
スバンド信号処理回路24、制御回路25及び記憶回路
27のそれぞれを接続するプリント基板上の信号パター
ンから発生するデジタル信号ノイズが、アンテナ端子1
1、バンドパスフイルタ回路13に混入する。
Digital signal noise generated from a signal pattern on a printed circuit board connecting each of the receiving circuit 16, the transmitting circuit 20, the baseband signal processing circuit 24, the control circuit 25, and the storage circuit 27 is generated by the antenna terminal 1
1, mixed into the band-pass filter circuit 13.

【0015】また、クロック信号発振器26からのクロ
ック信号に係わるノイズが、アンテナ端子11、バンド
パスフイルタ回路13、受信回路16及び送信回路20
に混入する。
The noise related to the clock signal from the clock signal oscillator 26 is generated by the antenna terminal 11, the band-pass filter circuit 13, the reception circuit 16, and the transmission circuit 20.
Mixed in.

【0016】また、データ入力端子28b及びデータ出
力端子28aに接続された図示しない機器から発生する
ノイズが、無線通信装置10の各回路に混入する。
Further, noise generated from a device (not shown) connected to the data input terminal 28b and the data output terminal 28a is mixed into each circuit of the wireless communication device 10.

【0017】本発明は、上記のような課題を解決するた
めになされたものであって、各回路を機能毎の回路ブロ
ックに分離し、さらにその各回路ブロックの配設方法に
工夫をこらすことにより、各回路間の信号の相互干渉及
び異なる信号の混入等を低減させて、通信データの欠落
や誤り率の劣化を防止した無線通信機能を有する小型化
及び薄型化を実現した無線通信装置を提供することを目
的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and it is an object of the present invention to divide each circuit into circuit blocks for each function and further devise a method of arranging each circuit block. Therefore, a wireless communication device which has a reduced size and a reduced thickness has a wireless communication function of preventing loss of communication data and deterioration of an error rate by reducing mutual interference of signals between respective circuits and mixing of different signals. The purpose is to provide.

【0018】[0018]

【課題を解決するための手段】上記課題を解決するた
め、本発明は、アンテナ端子と、このアンテナ端子より
高周波信号を入出力するための高周波入出力回路と、入
力された前記高周波信号を復調して受信ベースバンド信
号に変換する受信回路、送信ベースバンド信号を変調し
て高周波信号に変換して出力する送信回路、前記送受信
ベースバンド信号の信号処理を行うベースバンド信号処
理回路及びこのベースバンド信号処理回路を制御する制
御回路を含むデータ通信回路と、このデータ通信回路に
クロック信号を供給するクロック信号発振器と、前記制
御回路が動作するためのプログラムが記憶された記憶回
路と、前記データ通信回路のデータ入出力端子とを、略
四角形状のプリント基板の一方面に配設してなる無線通
信装置であって、前記プリント基板の第1の辺の縁部に
前記データ入出力端子が配設され、前記第1の辺とその
隣り合う第2の辺の両辺に近接して前記データ通信回路
が配設され、前記第1の辺とその隣り合う他の第3の辺
の両辺に近接して前記記憶回路が配設され、前記第1の
辺に対向する第4の辺の縁部に前記アンテナ端子が配設
され、このアンテナ端子と前記データ通信回路に挟まれ
た位置に前記高周波入出力回路が配設され、前記第3の
辺と第4の辺とで挟まれた一隅に前記クロック信号発振
器が配設されたことを特徴とするものである。
In order to solve the above problems, the present invention provides an antenna terminal, a high frequency input / output circuit for inputting / outputting a high frequency signal from the antenna terminal, and demodulating the input high frequency signal. Circuit for converting the received baseband signal into a baseband signal, a transmission circuit for modulating a transmission baseband signal and converting it to a high-frequency signal, and outputting the baseband signal; a baseband signal processing circuit for performing signal processing on the transmitted and received baseband signal; A data communication circuit including a control circuit for controlling a signal processing circuit; a clock signal oscillator for supplying a clock signal to the data communication circuit; a storage circuit storing a program for operating the control circuit; A wireless communication device in which data input / output terminals of a circuit are disposed on one surface of a substantially rectangular printed circuit board. The data input / output terminal is provided at an edge of a first side of a printed circuit board, and the data communication circuit is provided near both sides of the first side and a second side adjacent thereto. The storage circuit is provided close to both sides of a first side and another third side adjacent thereto, and the antenna terminal is provided at an edge of a fourth side opposed to the first side. The high-frequency input / output circuit is disposed at a position between the antenna terminal and the data communication circuit, and the clock signal oscillator is disposed at one corner between the third side and the fourth side. It is characterized by having been done.

【0019】また、本発明は、前記プリント基板の一方
の面に配設された前記高周波入出力回路、データ通信回
路、クロック信号発振器及び記憶回路の前記プリント基
板を挟んだ他方の面の略全てを覆うように第1のアース
パターンが配設され、この第1のアースパターンに接続
された複数の主アース端子を有するとともに、この複数
の主アース端子それぞれが、前記プリント基板の四隅の
近傍に配設されたことを特徴とするものである。
Also, the present invention provides a method of manufacturing a high-frequency input / output circuit, a data communication circuit, a clock signal oscillator, and a memory circuit, which is provided on one surface of the printed circuit board, and substantially all of the other surface of the printed circuit board sandwiching the printed circuit board. A first ground pattern is provided so as to cover the plurality of main ground terminals connected to the first ground pattern, and the plurality of main ground terminals are respectively disposed near four corners of the printed circuit board. It is characterized by being arranged.

【0020】また、本発明は、前記複数の主アース端子
のうちの1つの主アース端子の近傍に、この主アース端
子と接続された副アース端子が配設され、前記アンテナ
端子は前記1つの主アース端子と前記副アース端子との
間に挟まれるように配設されたことを特徴とするもので
ある。
Further, according to the present invention, a sub earth terminal connected to the main earth terminal is disposed near one main earth terminal of the plurality of main earth terminals, and the antenna terminal is connected to the one main earth terminal. It is characterized by being arranged so as to be sandwiched between the main earth terminal and the auxiliary earth terminal.

【0021】また、本発明は、前記プリント基板が、表
面層と、複数の中間層と、裏面層とからなる積層基板で
あって、前記表面層に前記高周波入出力回路、データ通
信回路、クロック信号発振器及び記憶回路が配設され、
前記裏面層に前記第1のアースパターンが配設され、前
記中間層の少なくとも1層に前記データ通信回路、クロ
ック信号発振器及び記憶回路に係わる信号パターンが配
設され、前記中間層の他の1層に前記信号パターンの略
全てを覆うように第2のアースパターンが配設され、前
記信号パターンは前記第1のアースパターンと第2のア
ースパターン間に配設されているとともに、前記第1の
アースパターンと第2のアースパターンとは、複数のス
ルーホール孔で接続されたことを特徴とするものであ
る。
Further, according to the present invention, the printed board is a laminated board including a surface layer, a plurality of intermediate layers, and a back layer, wherein the high-frequency input / output circuit, the data communication circuit, and the clock are provided on the surface layer. A signal oscillator and a storage circuit are provided,
The first ground pattern is provided on the back surface layer, the signal pattern relating to the data communication circuit, the clock signal oscillator and the storage circuit is provided on at least one of the intermediate layers, and the other one of the other intermediate layers is provided. A second ground pattern is disposed on the layer so as to cover substantially all of the signal pattern, and the signal pattern is disposed between the first ground pattern and the second ground pattern, and the first ground pattern is disposed between the first ground pattern and the second ground pattern. The ground pattern and the second ground pattern are connected by a plurality of through-hole holes.

【0022】また、本発明は、前記プリント基板の一方
の面に配設された前記高周波入出力回路、データ通信回
路、クロック信号発振器及び記憶回路を覆うシールドケ
ースを備え、このシールドケースと前記複数の主アース
端子のそれぞれとを半田付けしたことを特徴とするもの
である。
The present invention also includes a shield case that covers the high-frequency input / output circuit, a data communication circuit, a clock signal oscillator, and a storage circuit provided on one surface of the printed circuit board. Are soldered to each of the main ground terminals.

【0023】また、本発明の前記無線通信装置は、前記
アンテナ端子から入出力される高周波信号の周波数帯域
が2.4GHz帯であり、スペクトラム拡散技術を利用
した周波数ホッピング方式を使用していることを特徴と
するものである。
In the wireless communication apparatus of the present invention, a frequency band of a high-frequency signal input / output from the antenna terminal is in a 2.4 GHz band, and uses a frequency hopping method using a spread spectrum technique. It is characterized by the following.

【0024】[0024]

【発明の実施の形態】以下、本発明の一実施の形態につ
いて、図面を参照して説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

【0025】図1は、本発明の一実施の形態に係わる無
線通信装置のプリント基板上の各回路の配設を示す略示
図であり、図2は、本発明の一実施の形態に係わる無線
通信装置の外観を示す斜視図であり、図3は、本発明の
一実施の形態に係わる無線通信装置の概略的構成を示す
ブロック回路図である。
FIG. 1 is a schematic diagram showing the arrangement of each circuit on a printed circuit board of a wireless communication apparatus according to one embodiment of the present invention, and FIG. 2 is related to one embodiment of the present invention. FIG. 3 is a perspective view illustrating an appearance of the wireless communication device, and FIG. 3 is a block circuit diagram illustrating a schematic configuration of the wireless communication device according to the embodiment of the present invention.

【0026】図3の本実施形態の無線通信装置1の回路
構成及び動作について説明する。本実施形態の無線通信
装置1は、アンテナ端子11と、アンテナ端子11より
高周波信号を入出力するための高周波入出力回路12
と、入力された前記高周波信号を復調して受信ベースバ
ンド信号に変換する受信回路16、送信ベースバンド信
号を変調して高周波信号に変換して出力する送信回路2
0、前記送受信ベースバンド信号の信号処理を行うベー
スバンド信号処理回路24及びベースバンド信号処理回
路24を制御する制御回路25を含むデータ通信回路1
5と、データ通信回路15にクロック信号を供給するク
ロック信号発振器26と、制御回路25が動作するため
のプログラムが記憶された記憶回路27と、データ通信
回路15のデータ入力端子28b及びデータ出力端子2
8aとから構成されている。
The circuit configuration and operation of the wireless communication device 1 of the present embodiment shown in FIG. 3 will be described. The wireless communication device 1 according to the present embodiment includes an antenna terminal 11 and a high-frequency input / output circuit 12 for inputting and outputting a high-frequency signal from the antenna terminal 11.
A receiving circuit 16 for demodulating the input high-frequency signal and converting it to a reception baseband signal; a transmission circuit 2 for modulating a transmission baseband signal to convert it to a high-frequency signal and outputting it
0, a data communication circuit 1 including a baseband signal processing circuit 24 for performing signal processing of the transmission / reception baseband signal and a control circuit 25 for controlling the baseband signal processing circuit 24
5, a clock signal oscillator 26 for supplying a clock signal to the data communication circuit 15, a storage circuit 27 storing a program for operating the control circuit 25, a data input terminal 28b and a data output terminal of the data communication circuit 15. 2
8a.

【0027】そして、高周波入出力回路12は、バンド
パスフイルタ回路13及びスイッチ回路14で構成さ
れ、受信回路16は、受信増幅回路17、ミキサ回路1
8及び復調回路19で構成され、送信回路20は、送信
増幅回路21及び変調回路22で構成されている。
The high-frequency input / output circuit 12 includes a band-pass filter circuit 13 and a switch circuit 14, and the reception circuit 16 includes a reception amplification circuit 17, a mixer circuit 1,
8 and a demodulation circuit 19, and the transmission circuit 20 includes a transmission amplification circuit 21 and a modulation circuit 22.

【0028】アンテナ端子11は、バンドパスフイルタ
回路13を介してスイッチ回路14に接続されている。
スイッチ回路14の受信側接点14aには、受信回路1
6を構成する、受信増幅回路17、ミキサ回路18及び
復調回路19が接続され、スイッチ回路14の送信側接
点14bには、送信回路20を構成する送信増幅回路2
1及び変調回路22が接続されている。そして、ミキサ
回路18及び変調回路22には、局部発振器23が接続
されている。
The antenna terminal 11 is connected to a switch circuit 14 via a band pass filter circuit 13.
The receiving side contact 14a of the switch circuit 14 includes a receiving circuit 1
6 is connected to a reception amplifier circuit 17, a mixer circuit 18, and a demodulation circuit 19, and the transmission side contact 14b of the switch circuit 14 is connected to the transmission amplification circuit 2 constituting the transmission circuit 20.
1 and the modulation circuit 22 are connected. A local oscillator 23 is connected to the mixer circuit 18 and the modulation circuit 22.

【0029】また、受信回路16は、ベースバンド信号
処理回路24を介してデータ出力端子28aに接続さ
れ、送信回路20は、ベースバンド信号処理回路24を
介してデータ入力端子28bに接続されている。また、
ベースバンド信号処理回路24には、制御回路25が接
続され、制御回路25には、記憶回路27が接続され、
そして、データ通信回路15には、クロック信号発振器
26が接続されている。
The receiving circuit 16 is connected to a data output terminal 28a via a baseband signal processing circuit 24, and the transmitting circuit 20 is connected to a data input terminal 28b via the baseband signal processing circuit 24. . Also,
A control circuit 25 is connected to the baseband signal processing circuit 24, a storage circuit 27 is connected to the control circuit 25,
Further, a clock signal oscillator 26 is connected to the data communication circuit 15.

【0030】次に、図3の本実施形態の無線通信装置1
の動作について説明する。受信時において、スイッチ回
路14は、受信側接点14aに切り替わっており、バン
ドパスフイルタ回路13と受信増幅回路17とが接続さ
れている。アンテナ端子11に接続された図示しないア
ンテナで受信した通信相手側からのスペクトラム拡散信
号(例えば2.4GHz帯)は、バンドパスフイルタ回
路13と受信増幅回路17により、所望の周波数帯域の
受信高周波信号のみが増幅され、ミキサ回路18に印加
される。前記受信高周波信号は、ミキサ回路18及び復
調回路19によってベースバンド信号に復調され、ベー
スバンド信号処理回路24によって必要な信号処理が行
われ、データ出力端子28aから出力される。
Next, the wireless communication apparatus 1 of the present embodiment shown in FIG.
Will be described. At the time of reception, the switch circuit 14 is switched to the reception side contact 14a, and the bandpass filter circuit 13 and the reception amplification circuit 17 are connected. A spread spectrum signal (for example, 2.4 GHz band) from a communication partner side received by an antenna (not shown) connected to the antenna terminal 11 is received by a bandpass filter circuit 13 and a reception amplification circuit 17 into a reception high-frequency signal of a desired frequency band. Only the signal is amplified and applied to the mixer circuit 18. The received high-frequency signal is demodulated into a baseband signal by the mixer circuit 18 and the demodulation circuit 19, and necessary signal processing is performed by the baseband signal processing circuit 24, and is output from the data output terminal 28a.

【0031】送信時において、スイッチ回路14は、送
信側接点14bに切り替わっており、バンドパスフイル
タ回路13と送信増幅回路21とが接続されている。デ
ータ入力端子28bから入力されたデータ信号は、ベー
スバンド信号処理回路24によって必要な信号処理が行
われ、変調回路22によってスペクトラム拡散信号(例
えば2.4GHz帯)にスペクトラム拡散された後、送
信増幅回路21で増幅され、バンドパスフイルタ回路1
3によって、送信周波数帯域外の周波数成分が除去され
て、アンテナ端子11に接続された図示しないアンテナ
から、通信相手側に送信される。
At the time of transmission, the switch circuit 14 is switched to the transmission-side contact 14b, and the band-pass filter circuit 13 and the transmission amplification circuit 21 are connected. The data signal input from the data input terminal 28b is subjected to necessary signal processing by a baseband signal processing circuit 24 and spread by a modulation circuit 22 to a spread spectrum signal (for example, a 2.4 GHz band). Band-pass filter circuit 1
By 3, frequency components outside the transmission frequency band are removed, and transmitted from an antenna (not shown) connected to the antenna terminal 11 to the communication partner side.

【0032】記憶回路27には、制御回路25が動作す
るためのプログラムが記憶されており、制御回路25
は、記憶回路27に記憶されたプログラムに基づき、ベ
ースバンド信号処理回路24の動作を制御している。
In the storage circuit 27, a program for operating the control circuit 25 is stored.
Controls the operation of the baseband signal processing circuit 24 based on the program stored in the storage circuit 27.

【0033】局部発振器23は、ミキサ回路18及び変
調回路22のそれぞれが、動作をするのに必要な周波数
信号(例えば2.4GHz)を発生する。また、クロッ
ク信号発振器26は、データ通信回路15に係わる動作
をするに必要な基準周波数信号(例えば16MHz)を
発生する。
The local oscillator 23 generates a frequency signal (for example, 2.4 GHz) necessary for the mixer circuit 18 and the modulation circuit 22 to operate. Further, the clock signal oscillator 26 generates a reference frequency signal (for example, 16 MHz) necessary for performing an operation related to the data communication circuit 15.

【0034】図1は、本実施形態の無線通信装置のプリ
ント基板上の各回路の配設を示す略示図であり、(a)
は前記プリント基板の一方の面から見た平面図であり、
(b)は前記プリント基板の断面図であり、(c)は前
記プリント基板の他方の面から見た平面図である。次
に、図1を用いて、本実施形態の無線通信装置1のプリ
ント基板30上における各回路の配設について説明す
る。
FIG. 1 is a schematic diagram showing the arrangement of each circuit on a printed circuit board of the wireless communication apparatus according to the present embodiment.
Is a plan view seen from one surface of the printed circuit board,
(B) is a cross-sectional view of the printed circuit board, and (c) is a plan view of the printed circuit board as viewed from the other surface. Next, the arrangement of each circuit on the printed circuit board 30 of the wireless communication device 1 according to the present embodiment will be described with reference to FIG.

【0035】図1(a)は、図3で説明した無線通信装
置1と同じ回路構成を、略四角形状のプリント基板30
の一方の面に配設した様子を示したものである。プリン
ト基板30の第1の辺31の縁部にデータ入力端子28
b及びデータ出力端子28aが配設され、第1の辺31
とその隣り合う第2の辺32の両辺に近接してデータ通
信回路15が配設され、第1の辺31とその隣り合う他
の第3の辺33の両辺に近接して記憶回路27が配設さ
れ、第1の辺31に対向する第4の辺34の縁部にアン
テナ端子11が配設され、アンテナ端子11とデータ通
信回路15に挟まれた位置に高周波入出力回路12が配
設され、第3の辺33と第4の辺34とで挟まれた一隅
にクロック信号発振器26が配設されている。
FIG. 1A shows a circuit configuration similar to that of the wireless communication device 1 described with reference to FIG.
This is a view showing the state of being arranged on one side of the above. A data input terminal 28 is provided at the edge of the first side 31 of the printed circuit board 30.
b and the data output terminal 28a are provided, and the first side 31
The data communication circuit 15 is disposed adjacent to both sides of the second side 32 adjacent thereto and the storage circuit 27 is disposed adjacent to both sides of the first side 31 and another adjacent third side 33. The antenna terminal 11 is disposed at an edge of the fourth side 34 facing the first side 31, and the high-frequency input / output circuit 12 is disposed at a position between the antenna terminal 11 and the data communication circuit 15. The clock signal oscillator 26 is provided at one corner between the third side 33 and the fourth side 34.

【0036】すなわち、プリント基板30の第1の辺3
1の縁部にデータ入力端子28b及びデータ出力端子2
8aを配設し、第1の辺31とその隣り合う第2の辺3
2の両辺に近接してデータ通信回路15を配設し、第1
の辺31とその隣り合う他の第3の辺33の両辺に近接
して記憶回路27を配設し、前記デジタル信号を扱う各
回路をまとめて、データ入力端子28b及びデータ出力
端子28aが配置されたプリント基板30の第1の辺3
1側に近接して配置することにより、各回路間を接続す
るプリント基板30上の信号パターンから発生するデジ
タル信号ノイズを低減できる。
That is, the first side 3 of the printed circuit board 30
The data input terminal 28b and the data output terminal 2
8a, the first side 31 and the adjacent second side 3
2 and a data communication circuit 15 is disposed in the vicinity of both sides.
The storage circuit 27 is disposed in the vicinity of both sides of the third side 33 and the adjacent third side 33, and the circuits for handling the digital signals are collectively arranged to arrange the data input terminal 28b and the data output terminal 28a. First side 3 of printed circuit board 30
By arranging them close to one side, digital signal noise generated from a signal pattern on the printed circuit board 30 connecting the circuits can be reduced.

【0037】また、データ入力端子28b及びデータ出
力端子28aが配置された第1の辺31に対向する第4
の辺34の縁部にアンテナ端子11を配設し、アンテナ
端子11とデータ通信回路15に挟まれた位置に高周波
入出力回路12を配設し、データ入力端子28b及びデ
ータ出力端子28aと、アンテナ端子11とをプリント
基板30上で最大限離すことにより、データ入力端子2
8b及びデータ出力端子28aより入出力されるデジタ
ル信号ノイズが、アンテナ端子11及びアンテナ端子1
1に接続された高周波入出力回路12のバンドパスフイ
ルタ回路13に混入することを低減できる。
Further, the fourth side opposing the first side 31 on which the data input terminal 28b and the data output terminal 28a are arranged.
The antenna terminal 11 is disposed at the edge of the side 34, and the high-frequency input / output circuit 12 is disposed at a position between the antenna terminal 11 and the data communication circuit 15, and the data input terminal 28b and the data output terminal 28a are provided. By separating the antenna terminal 11 as far as possible on the printed circuit board 30, the data input terminal 2
8b and the digital signal noise input / output from the data output terminal 28a are the antenna terminals 11 and 1
Mixing into the bandpass filter circuit 13 of the high-frequency input / output circuit 12 connected to 1 can be reduced.

【0038】また、第3の辺33と第4の辺34とで挟
まれた一隅にクロック信号発振器26を配設し、クロッ
ク信号発振器26と、アンテナ端子11、バンドパスフ
イルタ回路13、受信回路16及び送信回路20との距
離を離すことにより、クロック信号発振器26からのク
ロック信号に係わるノイズが、アンテナ端子11、バン
ドパスフイルタ回路13、受信回路16及び送信回路2
0に混入することを低減できる。
Further, a clock signal oscillator 26 is disposed at one corner between the third side 33 and the fourth side 34, and the clock signal oscillator 26, the antenna terminal 11, the band-pass filter circuit 13, the receiving circuit By increasing the distance between the antenna terminal 11, the band-pass filter circuit 13, the reception circuit 16 and the transmission circuit 2, noise related to the clock signal from the clock signal oscillator 26 is increased.
0 can be reduced.

【0039】したがって、前記デジタル信号ノイズ及び
クロック信号に係わるノイズが、アンテナ端子11、バ
ンドパスフイルタ回路13、受信回路16及び送信回路
20に混入することによって生じる通信データの欠落や
誤り率の劣化を防止することができる。
Therefore, the loss of communication data and the deterioration of the error rate caused by the digital signal noise and the noise relating to the clock signal entering the antenna terminal 11, the band-pass filter circuit 13, the receiving circuit 16 and the transmitting circuit 20 are prevented. Can be prevented.

【0040】図1(c)は、プリント基板30を他方の
面から見た平面図であり、プリント基板30の他方に、
第1のアースパターン40が配設された様子を示したも
のである。プリント基板30の一方の面に配設された高
周波入出力回路12、データ通信回路15、クロック信
号発振器26及び記憶回路27のプリント基板30を挟
んだ他方の面の略全てを覆うように第1のアースパター
ン40が配設され、第1のアースパターン40に接続さ
れた複数の主アース端子41,42,43,44を有す
るとともに、複数の主アース端子41,42,43,4
4それぞれが、プリント基板30の四隅の近傍に配設さ
れている。
FIG. 1C is a plan view of the printed circuit board 30 as viewed from the other surface.
FIG. 3 shows a state in which a first ground pattern 40 is provided. The first high-frequency input / output circuit 12, the data communication circuit 15, the clock signal oscillator 26, and the storage circuit 27 are disposed on one surface of the printed circuit board 30 so as to cover substantially the entire other surface of the printed circuit board 30 with the printed circuit board 30 interposed therebetween. And a plurality of main ground terminals 41, 42, 43, 4 connected to the first ground pattern 40.
4 are arranged near the four corners of the printed circuit board 30.

【0041】すなわち、プリント基板30の一方の面に
配設された高周波入出力回路12、データ通信回路1
5、クロック信号発振器26及び記憶回路27のプリン
ト基板30を挟んだ他方の面の略全てを覆うように第1
のアースパターン40を配設することにより、プリント
基板30の他方の面が第1のアースパターン40により
電磁遮蔽され、データ入力端子28b及びデータ出力端
子28aより入出力されるデジタル信号ノイズや、デー
タ入力端子28b及びデータ出力端子28aに接続され
た図示しない機器から発生するノイズが、プリント基板
30の他方の面を介して、アンテナ端子11、バンドパ
スフイルタ回路13、受信回路16及び送信回路20に
混入することを低減できる。
That is, the high-frequency input / output circuit 12 and the data communication circuit 1 provided on one surface of the printed circuit board 30
5. The first so as to cover substantially all of the other surface of the clock signal oscillator 26 and the storage circuit 27 across the printed circuit board 30.
Is provided, the other surface of the printed circuit board 30 is electromagnetically shielded by the first ground pattern 40, and digital signal noise and data input and output from the data input terminal 28b and the data output terminal 28a are output. Noise generated from a device (not shown) connected to the input terminal 28b and the data output terminal 28a is transmitted to the antenna terminal 11, the bandpass filter circuit 13, the reception circuit 16, and the transmission circuit 20 via the other surface of the printed circuit board 30. Mixing can be reduced.

【0042】また、プリント基板30の四隅の近傍に配
設された複数の主アース端子41,42,43,44
が、第1のアースパターン40に接続されているので、
複数の主アース端子41,42,43,44の電位差を
なくすことができる。すなわち、無線通信装置1をデー
タ入力端子28b及びデータ出力端子28aに接続され
る図示しない機器のメイン基板に取り付ける場合に、複
数の主アース端子41,42,43,44それぞれと、
前記機器のメイン基板のアースパターンとを、プリント
基板30の四隅近傍で接続することで、無線通信装置1
に接続される前記機器のメイン基板のアースパターンの
電位差を無線通信装置1の近傍でより効果的になくすこ
とができる。よって、電位差を有するアースパターン間
より発生するアースパターンに重畳したデジタル信号ノ
イズを低減できる。
Further, a plurality of main ground terminals 41, 42, 43, 44 arranged near the four corners of the printed circuit board 30.
Are connected to the first ground pattern 40,
The potential difference between the plurality of main earth terminals 41, 42, 43, 44 can be eliminated. That is, when the wireless communication device 1 is mounted on a main board of a device (not shown) connected to the data input terminal 28b and the data output terminal 28a, a plurality of main ground terminals 41, 42, 43, and 44 are provided, respectively.
By connecting the ground pattern of the main board of the device to the vicinity of four corners of the printed circuit board 30, the wireless communication device 1
The potential difference of the ground pattern of the main board of the device connected to the wireless communication device 1 can be more effectively eliminated near the wireless communication device 1. Therefore, it is possible to reduce digital signal noise superimposed on the ground pattern generated between ground patterns having a potential difference.

【0043】また、複数の主アース端子41,42,4
3,44のうちの1つの主アース端子41の近傍に、主
アース端子41と接続された副アース端子45が配設さ
れ、アンテナ端子11は主アース端子41と副アース端
子45との間に挟まれるように配設されている。
Further, a plurality of main ground terminals 41, 42, 4
A sub-ground terminal 45 connected to the main ground terminal 41 is provided near one of the main ground terminals 41 of the antennas 3 and 44. The antenna terminal 11 is located between the main ground terminal 41 and the sub-ground terminal 45. It is arranged to be sandwiched.

【0044】すなわち、アンテナ端子11を主アース端
子41と副アース端子45との間に配設することによ
り、前記デジタル信号ノイズや、データ入力端子28b
及びデータ出力端子28aに接続された図示しない機器
から発生するノイズが、アンテナ端子11から混入する
ことを低減できる。
That is, by disposing the antenna terminal 11 between the main earth terminal 41 and the sub earth terminal 45, the digital signal noise and the data input terminal 28b
In addition, noise generated from a device (not shown) connected to the data output terminal 28a can be reduced from being mixed in from the antenna terminal 11.

【0045】したがって、前記デジタル信号ノイズや、
データ入力端子28b及びデータ出力端子28aに接続
された図示しない機器から発生するノイズが、アンテナ
端子11、バンドパスフイルタ回路13、受信回路16
及び送信回路20に混入することによって生じる通信デ
ータの欠落や誤り率の劣化を防止することができる。
Therefore, the digital signal noise,
Noise generated from a device (not shown) connected to the data input terminal 28b and the data output terminal 28a is generated by the antenna terminal 11, the band-pass filter circuit 13, and the reception circuit 16.
In addition, it is possible to prevent loss of communication data and deterioration of an error rate caused by mixing in the transmission circuit 20.

【0046】図1(b)は、プリント基板30の断面図
であり、プリント基板30を積層基板とした場合におけ
る各層間に配設されたパターンの様子を示したものであ
る。プリント基板30は、表面層30aと、複数の中間
層30bと、裏面層30cとからなる積層基板であっ
て、表面層30aに高周波入出力回路12、データ通信
回路15、クロック信号発振器26及び記憶回路27が
配設され、裏面層30cに第1のアースパターン40が
配設され、中間層30bの少なくとも1層にデータ通信
回路15、クロック信号発振器26及び記憶回路27に
係わる信号パターン29が配設され、中間層30bの他
の1層に信号パターン29の略全てを覆うように第2の
アースパターン46が配設され、信号パターン29は第
1のアースパターン40と第2のアースパターン46間
に配設されているとともに、第1のアースパターン40
と第2のアースパターン46とは、複数のスルーホール
孔47で接続されている。
FIG. 1B is a cross-sectional view of the printed circuit board 30, showing the state of the patterns provided between the layers when the printed circuit board 30 is a laminated board. The printed board 30 is a laminated board including a front layer 30a, a plurality of intermediate layers 30b, and a back layer 30c. The high-frequency input / output circuit 12, the data communication circuit 15, the clock signal oscillator 26, and the memory A circuit 27 is provided, a first ground pattern 40 is provided on the back surface layer 30c, and a signal pattern 29 relating to the data communication circuit 15, the clock signal oscillator 26 and the storage circuit 27 is provided on at least one of the intermediate layers 30b. A second ground pattern 46 is provided on another layer of the intermediate layer 30b so as to cover substantially all of the signal pattern 29. The signal pattern 29 is composed of the first ground pattern 40 and the second ground pattern 46. The first ground pattern 40
And the second ground pattern 46 are connected by a plurality of through-holes 47.

【0047】すなわち、プリント基板30を、表面層3
0aと、複数の中間層30bと、裏面層30cとからな
る積層基板とし、中間層30bの少なくとも1層にデー
タ通信回路15、クロック信号発振器26及び記憶回路
27に係わる信号パターン29を配設し、信号パターン
29を第1のアースパターン40と第2のアースパター
ン46との間に挟まれるように配設することで、信号パ
ターン29を電磁遮蔽することにより、信号パターン2
9から発生するデジタル信号ノイズを低減できる。
That is, the printed circuit board 30 is
0a, a plurality of intermediate layers 30b, and a back layer 30c, and a signal pattern 29 relating to the data communication circuit 15, the clock signal oscillator 26, and the storage circuit 27 is provided on at least one of the intermediate layers 30b. By arranging the signal pattern 29 so as to be sandwiched between the first ground pattern 40 and the second ground pattern 46, the signal pattern 29
9 can be reduced.

【0048】また、第1のアースパターン40と第2の
アースパターン46とを、複数のスルーホール孔47で
接続することで、第1のアースパターン40と第2のア
ースパターン46との電位差をなくすことができる。よ
って、電位差を有するアースパターン間より発生するア
ースパターンに重畳したデジタル信号ノイズを低減でき
る。
Further, by connecting the first ground pattern 40 and the second ground pattern 46 with a plurality of through-holes 47, the potential difference between the first ground pattern 40 and the second ground pattern 46 can be reduced. Can be eliminated. Therefore, it is possible to reduce digital signal noise superimposed on the ground pattern generated between ground patterns having a potential difference.

【0049】したがって、前記デジタル信号ノイズが、
アンテナ端子11、バンドパスフイルタ回路13、受信
回路16及び送信回路20に混入することによって生じ
る通信データの欠落や誤り率の劣化をさらに効果的に防
止することができる。
Therefore, the digital signal noise is
It is possible to more effectively prevent the loss of communication data and the deterioration of the error rate caused by mixing in the antenna terminal 11, the band-pass filter circuit 13, the reception circuit 16, and the transmission circuit 20.

【0050】図2は、本実施形態の無線通信装置1の外
観を示す斜視図であり、図2を用いて、前述のプリント
基板30に、シールドケース50を実装し、半田付けす
る様子を説明する。図2(a)は、シールドケース50
をプリント基板30に実装する様子を示すものであり、
シールドケース50の外形は、例えば、プリント基板3
0と略同じ大きさであり、プリント基板30の一方の面
に配設された高周波入出力回路12、データ通信回路1
5、クロック信号発振器26及び記憶回路27を覆うよ
うに、プリント基板30の一方の面に実装される。
FIG. 2 is a perspective view showing the appearance of the wireless communication device 1 according to the present embodiment. FIG. 2 shows how the shield case 50 is mounted on the printed circuit board 30 and soldered. I do. FIG. 2A shows the shield case 50.
Is mounted on the printed circuit board 30.
The outer shape of the shield case 50 is, for example, the printed circuit board 3.
0, the high-frequency input / output circuit 12 and the data communication circuit 1 disposed on one surface of the printed circuit board 30.
5. Mounted on one surface of the printed circuit board 30 so as to cover the clock signal oscillator 26 and the storage circuit 27.

【0051】図2(b)は、シールドケース50をプリ
ント基板30に実装し、半田付けした様子を示すもので
あり、シールドケース50は、プリント基板30に実装
された後、プリント基板30の四隅の近傍に配設された
複数の主アース端子41,42,43,44のそれぞれ
と、シールドケース50とが、半田付けされる。それぞ
れの半田付け部を51,52,53,54で示す。
FIG. 2B shows a state in which the shield case 50 is mounted on the printed circuit board 30 and soldered. Are soldered to each of the plurality of main ground terminals 41, 42, 43, 44 disposed in the vicinity of the shield case 50. The respective soldered portions are indicated by 51, 52, 53 and 54.

【0052】したがって、プリント基板30の一方の面
に配設された高周波入出力回路12、データ通信回路1
5、クロック信号発振器26及び記憶回路27をシール
ドケース50で覆い電磁遮蔽することにより、データ入
力端子28b及びデータ出力端子28aに接続された図
示しない機器から発生するノイズが、アンテナ端子1
1、バンドパスフイルタ回路13、受信回路16及び送
信回路20に混入することによって生じる通信データの
欠落や誤り率の劣化を防止することができる。
Accordingly, the high-frequency input / output circuit 12 and the data communication circuit 1 provided on one surface of the printed circuit board 30
5. By covering the clock signal oscillator 26 and the storage circuit 27 with a shield case 50 and electromagnetically shielding, noise generated from a device (not shown) connected to the data input terminal 28b and the data output terminal 28a can be reduced to the antenna terminal 1
1. It is possible to prevent loss of communication data and deterioration of an error rate caused by being mixed into the bandpass filter circuit 13, the reception circuit 16, and the transmission circuit 20.

【0053】[0053]

【発明の効果】以上のように、本発明は、アンテナ端子
と、このアンテナ端子より高周波信号を入出力するため
の高周波入出力回路と、入力された前記高周波信号を復
調して受信ベースバンド信号に変換する受信回路、送信
ベースバンド信号を変調して高周波信号に変換して出力
する送信回路、前記送受信ベースバンド信号の信号処理
を行うベースバンド信号処理回路及びこのベースバンド
信号処理回路を制御する制御回路を含むデータ通信回路
と、このデータ通信回路にクロック信号を供給するクロ
ック信号発振器と、前記制御回路が動作するためのプロ
グラムが記憶された記憶回路と、前記データ通信回路の
データ入出力端子とを、略四角形状のプリント基板の一
方面に配設してなる無線通信装置であって、前記プリン
ト基板の第1の辺の縁部に前記データ入出力端子が配設
され、前記第1の辺とその隣り合う第2の辺の両辺に近
接して前記データ通信回路が配設され、前記第1の辺と
その隣り合う他の第3の辺の両辺に近接して前記記憶回
路が配設され、前記第1の辺に対向する第4の辺の縁部
に前記アンテナ端子が配設され、このアンテナ端子と前
記データ通信回路に挟まれた位置に前記高周波入出力回
路が配設され、前記第3の辺と第4の辺とで挟まれた一
隅に前記クロック信号発振器が配設されたことを特徴と
するものである。
As described above, the present invention provides an antenna terminal, a high-frequency input / output circuit for inputting / outputting a high-frequency signal from this antenna terminal, and a reception baseband signal by demodulating the input high-frequency signal. , A transmission circuit that modulates a transmission baseband signal to convert it into a high-frequency signal and outputs the signal, a baseband signal processing circuit that performs signal processing of the transmission and reception baseband signal, and controls the baseband signal processing circuit. A data communication circuit including a control circuit, a clock signal oscillator for supplying a clock signal to the data communication circuit, a storage circuit storing a program for operating the control circuit, and a data input / output terminal of the data communication circuit Is disposed on one surface of a substantially rectangular printed circuit board, wherein the first side of the printed circuit board is The data input / output terminal is disposed at an edge, and the data communication circuit is disposed adjacent to both sides of the first side and the second side adjacent thereto, and is adjacent to the first side. The storage circuit is provided near both sides of the other third side, and the antenna terminal is provided at an edge of a fourth side opposite to the first side. The high-frequency input / output circuit is disposed at a position sandwiched by a communication circuit, and the clock signal oscillator is disposed at a corner sandwiched between the third side and the fourth side. It is.

【0054】したがって、本発明によれば、前記プリン
ト基板の前記第1の辺の縁部に前記データ入力端子及び
データ出力端子を配設し、前記第1の辺とその隣り合う
第2の辺の両辺に近接して前記データ通信回路を配設
し、前記第1の辺とその隣り合う他の第3の辺の両辺に
近接して前記記憶回路を配設し、前記デジタル信号を扱
う各回路をまとめて、前記データ入力端子及びデータ出
力端子が配置された前記プリント基板の第1の辺側に近
接して配置することにより、前記各回路間を接続するプ
リント基板上の信号パターンから発生するデジタル信号
ノイズを低減できる。
Therefore, according to the present invention, the data input terminal and the data output terminal are arranged on the edge of the first side of the printed circuit board, and the first side and the second side adjacent thereto are arranged. The data communication circuit is disposed close to both sides of the first side, and the storage circuit is disposed close to both sides of the first side and another third side adjacent to the first side to handle the digital signal. By arranging the circuits together and arranging them close to the first side of the printed circuit board on which the data input terminals and the data output terminals are arranged, a signal generated from a signal pattern on the printed circuit board connecting the circuits is formed. Digital signal noise can be reduced.

【0055】また、前記データ入力端子及びデータ出力
端子が配置された前記第1の辺に対向する第4の辺の縁
部に前記アンテナ端子を配設し、このアンテナ端子と前
記データ通信回路に挟まれた位置に前記高周波入出力回
路を配設し、前記データ入力端子及びデータ出力端子
と、前記アンテナ端子とをプリント基板上で最大限離す
ことにより、前記データ入力端子及びデータ出力端子よ
り入出力されるデジタル信号ノイズが、前記アンテナ端
子及びこのアンテナ端子に接続された前記高周波入出力
回路のバンドパスフイルタ回路に混入することを低減で
きる。
Further, the antenna terminal is disposed at an edge of a fourth side opposite to the first side where the data input terminal and the data output terminal are disposed, and the antenna terminal is connected to the data communication circuit. The high frequency input / output circuit is arranged at a position between the data input terminal and the data output terminal by maximally separating the data input terminal and the data output terminal from the antenna terminal on the printed circuit board. The output digital signal noise can be reduced from being mixed into the antenna terminal and the band-pass filter circuit of the high-frequency input / output circuit connected to the antenna terminal.

【0056】また、前記第3の辺と第4の辺とで挟まれ
た一隅に前記クロック信号発振器を配設し、このクロッ
ク信号発振器と、前記アンテナ端子、バンドパスフイル
タ回路、受信回路及び送信回路との距離を離すことによ
り、前記クロック信号発振器からのクロック信号に係わ
るノイズが、前記アンテナ端子、バンドパスフイルタ回
路、受信回路及び送信回路に混入することを低減でき
る。
Further, the clock signal oscillator is provided at one corner between the third side and the fourth side, and the clock signal oscillator, the antenna terminal, the band-pass filter circuit, the receiving circuit, and the transmitting circuit are provided. By increasing the distance from the circuit, noise associated with the clock signal from the clock signal oscillator can be reduced from entering the antenna terminal, the band-pass filter circuit, the receiving circuit, and the transmitting circuit.

【0057】よって、前記デジタル信号ノイズ及びクロ
ック信号に係わるノイズが、前記アンテナ端子、バンド
パスフイルタ回路、受信回路及び送信回路に混入するこ
とによって生じる通信データの欠落や誤り率の劣化を防
止することができる。
Therefore, it is possible to prevent loss of communication data and deterioration of an error rate caused by mixing of the digital signal noise and the noise related to the clock signal into the antenna terminal, the band-pass filter circuit, the reception circuit, and the transmission circuit. Can be.

【0058】また、本発明は、前記プリント基板の一方
の面に配設された前記高周波入出力回路、データ通信回
路、クロック信号発振器及び記憶回路の前記プリント基
板を挟んだ他方の面の略全てを覆うように第1のアース
パターンが配設され、この第1のアースパターンに接続
された複数の主アース端子を有するとともに、この複数
の主アース端子それぞれが、前記プリント基板の四隅の
近傍に配設されたことを特徴とするものである。
Also, the present invention provides a method of manufacturing a high-frequency input / output circuit, a data communication circuit, a clock signal oscillator, and a memory circuit, which is disposed on one surface of the printed circuit board, and substantially all of the other surface of the printed circuit board sandwiching the printed circuit board. A first ground pattern is provided so as to cover the plurality of main ground terminals connected to the first ground pattern, and the plurality of main ground terminals are respectively disposed near four corners of the printed circuit board. It is characterized by being arranged.

【0059】したがって、本発明によれば、前記プリン
ト基板の一方の面に配設された前記高周波入出力回路、
データ通信回路、クロック信号発振器及び記憶回路の前
記プリント基板を挟んだ他方の面の略全てを覆うように
前記第1のアースパターンを配設することにより、前記
プリント基板の他方の面が前記第1のアースパターンに
より電磁遮蔽され、前記データ入力端子及びデータ出力
端子より入出力されるデジタル信号ノイズや、前記デー
タ入力端子及びデータ出力端子に接続された図示しない
機器から発生するノイズが、前記プリント基板の他方の
面を介して、前記アンテナ端子、バンドパスフイルタ回
路、受信回路及び送信回路に混入することを低減でき
る。
Therefore, according to the present invention, the high-frequency input / output circuit provided on one surface of the printed circuit board,
By arranging the first ground pattern so as to cover substantially all of the other surface of the data communication circuit, the clock signal oscillator, and the storage circuit with the printed substrate interposed therebetween, the other surface of the printed substrate is Digital signal noise that is electromagnetically shielded by the ground pattern 1 and is input / output from the data input terminal and the data output terminal, and noise generated from a device (not shown) connected to the data input terminal and the data output terminal are printed. Mixing into the antenna terminal, the bandpass filter circuit, the reception circuit, and the transmission circuit via the other surface of the substrate can be reduced.

【0060】また、前記プリント基板の四隅の近傍に配
設された複数の主アース端子が、前記第1のアースパタ
ーンに接続されているので、前記複数の主アース端子そ
れぞれの間の電位差をなくすことができる。すなわち、
本発明の無線通信装置を前記データ入力端子及びデータ
出力端子に接続される図示しない機器のメイン基板に取
り付ける場合に、前記複数の主アース端子それぞれと、
前記機器のメイン基板のアースパターンとを、前記プリ
ント基板の四隅近傍で接続することで、本発明の無線通
信装置に接続される前記機器のメイン基板のアースパタ
ーンの電位差を前記無線通信装置の近傍でより効果的に
なくすことができ、電位差を有するアースパターン間よ
り発生するアースパターンに重畳したデジタル信号ノイ
ズを低減できる。
Further, since a plurality of main ground terminals arranged near the four corners of the printed circuit board are connected to the first ground pattern, a potential difference between each of the plurality of main ground terminals is eliminated. be able to. That is,
When the wireless communication device of the present invention is mounted on a main board of a device (not shown) connected to the data input terminal and the data output terminal, each of the plurality of main ground terminals,
By connecting the ground pattern of the main board of the device to the vicinity of the four corners of the printed board, the potential difference of the ground pattern of the main board of the device connected to the wireless communication device of the present invention can be changed in the vicinity of the wireless communication device. Thus, digital signal noise superimposed on the ground pattern generated between ground patterns having a potential difference can be reduced.

【0061】よって、前記デジタル信号ノイズが、前記
アンテナ端子、バンドパスフイルタ回路、受信回路及び
送信回路に混入することによって生じる通信データの欠
落や誤り率の劣化を防止することができる。
Accordingly, it is possible to prevent loss of communication data and deterioration of an error rate caused by the digital signal noise entering the antenna terminal, the bandpass filter circuit, the receiving circuit, and the transmitting circuit.

【0062】また、前記無線通信装置を構成する前記高
周波入出力回路、データ通信回路、クロック信号発振器
及び記憶回路は、全て前記プリント基板の一方の面に配
設されている。
Further, the high-frequency input / output circuit, data communication circuit, clock signal oscillator and storage circuit constituting the wireless communication device are all arranged on one surface of the printed circuit board.

【0063】よって、前記無線通信装置を構成する前記
高周波入出力回路、データ通信回路、クロック信号発振
器及び記憶回路を、全て前記プリント基板の一方の面に
配設することにより、前記無線通信装置の薄型化を実現
することができる。
Therefore, the high-frequency input / output circuit, the data communication circuit, the clock signal oscillator, and the storage circuit, which constitute the wireless communication device, are all disposed on one surface of the printed circuit board. The thickness can be reduced.

【0064】また、本発明は、前記複数の主アース端子
のうちの1つの主アース端子の近傍に、この主アース端
子と接続された副アース端子が配設され、前記アンテナ
端子は前記1つの主アース端子と前記副アース端子との
間に挟まれるように配設されたことを特徴とするもので
ある。
Further, according to the present invention, a sub earth terminal connected to the main earth terminal is disposed near one main earth terminal of the plurality of main earth terminals, and the antenna terminal is connected to the one main earth terminal. It is characterized by being arranged so as to be sandwiched between the main earth terminal and the auxiliary earth terminal.

【0065】したがって、本発明によれば、前記アンテ
ナ端子を前記主アース端子と副アース端子との間に配設
することにより、前記デジタル信号ノイズや、前記デー
タ入力端子及びデータ出力端子に接続された図示しない
機器から発生するノイズが、前記アンテナ端子ら混入す
ることを低減できる。
Therefore, according to the present invention, by arranging the antenna terminal between the main earth terminal and the auxiliary earth terminal, the antenna terminal is connected to the digital signal noise and the data input terminal and the data output terminal. It is possible to reduce noise generated from a device (not shown) from entering the antenna terminal.

【0066】よって、前記デジタル信号ノイズや、前記
データ入力端子及びデータ出力端子に接続された図示し
ない機器から発生するノイズが、前記アンテナ端子、バ
ンドパスフイルタ回路、受信回路及び送信回路に混入す
ることによって生じる通信データの欠落や誤り率の劣化
を防止することができる。
Therefore, the digital signal noise and noise generated from a device (not shown) connected to the data input terminal and the data output terminal are mixed into the antenna terminal, the bandpass filter circuit, the reception circuit, and the transmission circuit. It is possible to prevent the loss of communication data and the deterioration of the error rate caused by this.

【0067】また、本発明は、前記プリント基板が、表
面層と、複数の中間層と、裏面層とからなる積層基板で
あって、前記表面層に前記高周波入出力回路、データ通
信回路、クロック信号発振器及び記憶回路が配設され、
前記裏面層に前記第1のアースパターンが配設され、前
記中間層の少なくとも1層に前記データ通信回路、クロ
ック信号発振器及び記憶回路に係わる信号パターンが配
設され、前記中間層の他の1層に前記信号パターンの略
全てを覆うように第2のアースパターンが配設され、前
記信号パターンは前記第1のアースパターンと第2のア
ースパターン間に配設されているとともに、前記第1の
アースパターンと第2のアースパターンとは、複数のス
ルーホール孔で接続されたことを特徴とするものであ
る。
Further, according to the present invention, the printed board is a laminated board including a surface layer, a plurality of intermediate layers, and a back layer, and the high-frequency input / output circuit, the data communication circuit, and the clock are provided on the surface layer. A signal oscillator and a storage circuit are provided,
The first ground pattern is provided on the back surface layer, the signal pattern relating to the data communication circuit, the clock signal oscillator and the storage circuit is provided on at least one of the intermediate layers, and the other one of the other intermediate layers is provided. A second ground pattern is disposed on the layer so as to cover substantially all of the signal pattern, and the signal pattern is disposed between the first ground pattern and the second ground pattern, and the first ground pattern is disposed between the first ground pattern and the second ground pattern. The ground pattern and the second ground pattern are connected by a plurality of through-hole holes.

【0068】したがって、本発明によれば、前記プリン
ト基板を、表面層と、複数の中間層と、裏面層とからな
る積層基板とし、前記中間層の少なくとも1層に前記デ
ータ通信回路、クロック信号発振器及び記憶回路に係わ
る信号パターンを配設し、前記信号パターンを前記第1
のアースパターンと第2のアースパターンとの間に挟ま
れるように配設することで、前記信号パターンを電磁遮
蔽することにより、前記信号パターンから発生するデジ
タル信号ノイズを低減できる。
Therefore, according to the present invention, the printed circuit board is a laminated board including a surface layer, a plurality of intermediate layers, and a back layer, and at least one of the intermediate layers includes the data communication circuit and the clock signal. A signal pattern related to an oscillator and a storage circuit is provided, and the signal pattern is
The digital signal noise generated from the signal pattern can be reduced by electromagnetically shielding the signal pattern by arranging the signal pattern so as to be sandwiched between the ground pattern and the second ground pattern.

【0069】また、前記第1のアースパターンと第2の
アースパターンとを、前記複数のスルーホール孔で接続
することで、前記第1のアースパターンと第2のアース
パターンとの電位差をなくすことができる。よって、電
位差を有するアースパターン間より発生するアースパタ
ーンに重畳したデジタル信号ノイズを低減できる。
Further, by connecting the first ground pattern and the second ground pattern with the plurality of through-hole holes, the potential difference between the first ground pattern and the second ground pattern can be eliminated. Can be. Therefore, it is possible to reduce digital signal noise superimposed on the ground pattern generated between ground patterns having a potential difference.

【0070】よって、前記デジタル信号ノイズが、前記
アンテナ端子、バンドパスフイルタ回路、受信回路及び
送信回路に混入することによって生じる通信データの欠
落や誤り率の劣化をさらに効果的に防止することができ
る。
Therefore, it is possible to more effectively prevent the loss of communication data and the deterioration of the error rate caused by the digital signal noise entering the antenna terminal, the bandpass filter circuit, the receiving circuit and the transmitting circuit. .

【0071】また、本発明は、前記プリント基板の一方
の面に配設された前記高周波入出力回路、データ通信回
路、クロック信号発振器及び記憶回路を覆うシールドケ
ースを備え、このシールドケースと前記複数の主アース
端子のそれぞれとを半田付けしたことを特徴とするもの
である。
The present invention also includes a shield case which covers the high-frequency input / output circuit, the data communication circuit, the clock signal oscillator, and the storage circuit provided on one surface of the printed circuit board. Are soldered to each of the main ground terminals.

【0072】したがって、本発明によれば、前記プリン
ト基板の一方の面に配設された前記高周波入出力回路、
データ通信回路、クロック信号発振器及び記憶回路を前
記シールドケースで覆い電磁遮蔽することにより、前記
データ入力端子及びデータ出力端子に接続された図示し
ない機器から発生するノイズが、前記アンテナ端子、バ
ンドパスフイルタ回路、受信回路及び送信回路に混入す
ることによって生じる通信データの欠落や誤り率の劣化
を防止することができる。
Therefore, according to the present invention, the high-frequency input / output circuit provided on one surface of the printed circuit board,
By covering the data communication circuit, the clock signal oscillator, and the storage circuit with the shield case and electromagnetically shielding, noise generated from a device (not shown) connected to the data input terminal and the data output terminal is reduced by the antenna terminal, the bandpass filter. It is possible to prevent loss of communication data and deterioration of an error rate caused by mixing in a circuit, a reception circuit, and a transmission circuit.

【0073】また、本発明の前記無線通信装置は、前記
アンテナ端子から入出力される高周波信号の周波数帯域
が2.4GHz帯であり、スペクトラム拡散技術を利用
した周波数ホッピング方式を使用していることを特徴と
するものである。
Further, in the wireless communication apparatus of the present invention, a frequency band of a high-frequency signal input / output from the antenna terminal is a 2.4 GHz band, and uses a frequency hopping method using a spread spectrum technique. It is characterized by the following.

【0074】したがって、本発明によれば、通信データ
の欠落や誤り率の劣化を防止した無線通信機能を有する
とともに、小型薄型化を図った無線通信装置を提供する
ことができる。
Therefore, according to the present invention, it is possible to provide a wireless communication apparatus which has a wireless communication function for preventing loss of communication data and deterioration of an error rate, and is small and thin.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態に係わる無線通信装置の
プリント基板上の各回路の配設を示す略示図であり、
(a)は前記プリント基板の一方の面から見た平面図で
あり、(b)は前記プリント基板の断面図であり、
(c)は前記プリント基板の他方の面から見た平面図で
ある。
FIG. 1 is a schematic diagram showing an arrangement of each circuit on a printed circuit board of a wireless communication device according to an embodiment of the present invention;
(A) is a plan view as viewed from one surface of the printed board, (b) is a cross-sectional view of the printed board,
(C) is a plan view of the printed circuit board as viewed from the other surface.

【図2】本発明の一実施の形態に係わる無線通信装置の
外観を示す斜視図であり、(a)はシールドケースをプ
リント基板に実装する様子を示す斜視図であり、(b)
はシールドケースをプリント基板に実装し半田付けした
する様子を示す斜視図である。
FIGS. 2A and 2B are perspective views showing the appearance of a wireless communication device according to an embodiment of the present invention, in which FIG. 2A is a perspective view showing how a shield case is mounted on a printed circuit board, and FIG.
FIG. 4 is a perspective view showing a state where the shield case is mounted on a printed circuit board and soldered.

【図3】本発明の一実施の形態に係わる無線通信装置の
概略的構成を示すブロック回路図である。
FIG. 3 is a block circuit diagram showing a schematic configuration of a wireless communication device according to one embodiment of the present invention.

【図4】従来の無線通信装置の概略的構成を示すブロッ
ク回路図である。
FIG. 4 is a block circuit diagram illustrating a schematic configuration of a conventional wireless communication device.

【符号の説明】[Explanation of symbols]

1 無線通信装置 11 アンテナ端子 12 高周波入出力回路 13 バンドパスフイルタ回路 14 スイッチ回路 15 データ通信回路 16 受信回路 17 受信増幅回路 18 ミキサ回路 19 復調回路 20 送信回路 21 送信増幅回路 22 変調回路 23 局部発振器 24 ベースバンド信号処理回路 25 制御回路 26 クロック信号発振器 27 記憶回路 28a データ出力端子 28b データ入力端子 29 信号パターン 30 プリント基板 31 プリント基板の第1の辺 32 プリント基板の第2の辺 33 プリント基板の第3の辺 34 プリント基板の第4の辺 40 第1のアースパターン 41,42,43,44 主アース端子 45 副アース端子 46 第2のアースパターン 47 スルーホール孔 50 シールドケース 51,52,53,54 半田付け部 REFERENCE SIGNS LIST 1 wireless communication device 11 antenna terminal 12 high-frequency input / output circuit 13 band-pass filter circuit 14 switch circuit 15 data communication circuit 16 reception circuit 17 reception amplification circuit 18 mixer circuit 19 demodulation circuit 20 transmission circuit 21 transmission amplification circuit 22 modulation circuit 23 local oscillator Reference Signs List 24 baseband signal processing circuit 25 control circuit 26 clock signal oscillator 27 storage circuit 28a data output terminal 28b data input terminal 29 signal pattern 30 printed circuit board 31 first side of printed circuit board 32 second side of printed circuit board 33 of printed circuit board Third side 34 Fourth side of printed circuit board 40 First ground pattern 41, 42, 43, 44 Main ground terminal 45 Secondary ground terminal 46 Second ground pattern 47 Through-hole hole 50 Shield case 51, 52, 53 , 54 Soldering part

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5K011 AA16 BA10 DA06 DA12 DA26 JA01 KA04 5K022 EE01 EE21 EE31 5K023 AA07 BB03 DD08 LL01 PP01 PP11 5K052 AA01 BB01 CC06 DD15 DD27 FF38 GG22 GG31 GG32  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5K011 AA16 BA10 DA06 DA12 DA26 JA01 KA04 5K022 EE01 EE21 EE31 5K023 AA07 BB03 DD08 LL01 PP01 PP11 5K052 AA01 BB01 CC06 DD15 DD27 FF38 GG22 GG31 GG32

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 アンテナ端子と、このアンテナ端子より
高周波信号を入出力するための高周波入出力回路と、入
力された前記高周波信号を復調して受信ベースバンド信
号に変換する受信回路、送信ベースバンド信号を変調し
て高周波信号に変換して出力する送信回路、前記送受信
ベースバンド信号の信号処理を行うベースバンド信号処
理回路及びこのベースバンド信号処理回路を制御する制
御回路を含むデータ通信回路と、このデータ通信回路に
クロック信号を供給するクロック信号発振器と、前記制
御回路が動作するためのプログラムが記憶された記憶回
路と、前記データ通信回路のデータ入出力端子とを、略
四角形状のプリント基板の一方面に配設してなる無線通
信装置であって、 前記プリント基板の第1の辺の縁部に前記データ入出力
端子が配設され、前記第1の辺とその隣り合う第2の辺
の両辺に近接して前記データ通信回路が配設され、前記
第1の辺とその隣り合う他の第3の辺の両辺に近接して
前記記憶回路が配設され、前記第1の辺に対向する第4
の辺の縁部に前記アンテナ端子が配設され、このアンテ
ナ端子と前記データ通信回路に挟まれた位置に前記高周
波入出力回路が配設され、前記第3の辺と第4の辺とで
挟まれた一隅に前記クロック信号発振器が配設されたこ
とを特徴とする無線通信装置。
An antenna terminal, a high-frequency input / output circuit for inputting / outputting a high-frequency signal from the antenna terminal, a receiving circuit for demodulating the input high-frequency signal and converting it into a reception baseband signal, a transmission baseband A data communication circuit including a transmission circuit that modulates a signal to convert it into a high-frequency signal and outputs the signal, a baseband signal processing circuit that performs signal processing of the transmission and reception baseband signal, and a control circuit that controls the baseband signal processing circuit; A clock signal oscillator for supplying a clock signal to the data communication circuit, a storage circuit storing a program for operating the control circuit, and a data input / output terminal of the data communication circuit are connected to a substantially rectangular printed circuit board. A wireless communication device disposed on one side of the printed circuit board, wherein the data input / output is provided at an edge of a first side of the printed circuit board. And the data communication circuit is disposed adjacent to both sides of the first side and the second side adjacent to the first side, and the data communication circuit is disposed near the third side adjacent to the first side. The memory circuit is disposed adjacent to both sides, and a fourth circuit opposing the first side.
The antenna terminal is disposed at an edge of the side of the side, the high-frequency input / output circuit is disposed at a position sandwiched between the antenna terminal and the data communication circuit, and the third side and the fourth side are A wireless communication device, wherein the clock signal oscillator is provided at one corner between the two.
【請求項2】 前記プリント基板の一方の面に配設され
た前記高周波入出力回路、データ通信回路、クロック信
号発振器及び記憶回路の前記プリント基板を挟んだ他方
の面の略全てを覆うように第1のアースパターンが配設
され、この第1のアースパターンに接続された複数の主
アース端子を有するとともに、この複数の主アース端子
それぞれが、前記プリント基板の四隅の近傍に配設され
たことを特徴とする請求項1記載の無線通信装置。
2. A high-frequency input / output circuit, a data communication circuit, a clock signal oscillator, and a storage circuit provided on one surface of the printed circuit board so as to cover substantially all of the other surface of the printed circuit board sandwiching the printed circuit board. A first ground pattern is provided, having a plurality of main ground terminals connected to the first ground pattern, and each of the plurality of main ground terminals is provided near four corners of the printed circuit board. The wireless communication device according to claim 1, wherein:
【請求項3】 前記複数の主アース端子のうちの1つの
主アース端子の近傍に、この主アース端子と接続された
副アース端子が配設され、前記アンテナ端子は前記1つ
の主アース端子と前記副アース端子との間に挟まれるよ
うに配設されたことを特徴とする請求項2記載の無線通
信装置。
3. A sub-ground terminal connected to the main ground terminal is provided near one main ground terminal of the plurality of main ground terminals, and the antenna terminal is connected to the one main ground terminal. 3. The wireless communication device according to claim 2, wherein the wireless communication device is disposed so as to be sandwiched between the auxiliary ground terminal.
【請求項4】 前記プリント基板は、表面層と、複数の
中間層と、裏面層とからなる積層基板であって、前記表
面層に前記高周波入出力回路、データ通信回路、クロッ
ク信号発振器及び記憶回路が配設され、前記裏面層に前
記第1のアースパターンが配設され、前記中間層の少な
くとも1層に前記データ通信回路、クロック信号発振器
及び記憶回路に係わる信号パターンが配設され、前記中
間層の他の1層に前記信号パターンの略全てを覆うよう
に第2のアースパターンが配設され、前記信号パターン
は前記第1のアースパターンと第2のアースパターン間
に配設されているとともに、前記第1のアースパターン
と第2のアースパターンとは、複数のスルーホール孔で
接続されたことを特徴とする請求項2または3に記載の
無線通信装置。
4. The printed circuit board is a laminated board including a surface layer, a plurality of intermediate layers, and a back layer, and the high-frequency input / output circuit, the data communication circuit, the clock signal oscillator, and the memory are provided on the surface layer. A circuit is provided, the first ground pattern is provided on the back layer, and a signal pattern related to the data communication circuit, the clock signal oscillator, and the storage circuit is provided on at least one of the intermediate layers. A second ground pattern is provided on another layer of the intermediate layer so as to cover substantially all of the signal pattern, and the signal pattern is provided between the first ground pattern and the second ground pattern. The wireless communication device according to claim 2, wherein the first ground pattern and the second ground pattern are connected by a plurality of through-holes.
【請求項5】 前記プリント基板の一方の面に配設され
た前記高周波入出力回路、データ通信回路、クロック信
号発振器及び記憶回路を覆うシールドケースを備え、こ
のシールドケースと前記複数の主アース端子のそれぞれ
とを半田付けしたことを特徴とする請求項2から4まで
のいずれか1項に記載の無線通信装置。
5. A shield case for covering the high-frequency input / output circuit, the data communication circuit, the clock signal oscillator and the storage circuit provided on one surface of the printed circuit board, wherein the shield case and the plurality of main ground terminals are provided. The wireless communication device according to any one of claims 2 to 4, wherein each of the two is soldered.
【請求項6】 前記無線通信装置は、前記アンテナ端子
から入出力される高周波信号の周波数帯域が2.4GH
z帯であり、スペクトラム拡散技術を利用した周波数ホ
ッピング方式を使用していることを特徴とする請求項1
から5までのいずれか1項に記載の無線通信装置。
6. The radio communication apparatus according to claim 1, wherein a frequency band of a high-frequency signal input / output from the antenna terminal is 2.4 GHz.
2. A frequency band hopping method using a spread spectrum technique in the z band is used.
The wireless communication device according to any one of claims 1 to 5.
JP2001003397A 2001-01-11 2001-01-11 Radio communication equipment Pending JP2002208868A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001003397A JP2002208868A (en) 2001-01-11 2001-01-11 Radio communication equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001003397A JP2002208868A (en) 2001-01-11 2001-01-11 Radio communication equipment

Publications (1)

Publication Number Publication Date
JP2002208868A true JP2002208868A (en) 2002-07-26

Family

ID=18871744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001003397A Pending JP2002208868A (en) 2001-01-11 2001-01-11 Radio communication equipment

Country Status (1)

Country Link
JP (1) JP2002208868A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258904A (en) * 2006-03-22 2007-10-04 Sony Corp Wireless communication device
JP2009055472A (en) * 2007-08-28 2009-03-12 Sharp Corp Electrical apparatus
JP2015504216A (en) * 2012-01-09 2015-02-05 フェントン システムズ リミテッドFenton Systems Ltd Clock signal generator for digital circuits
US9300019B2 (en) 2011-03-24 2016-03-29 Murata Manufacturing Co., Ltd. High-frequency module

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258904A (en) * 2006-03-22 2007-10-04 Sony Corp Wireless communication device
JP2009055472A (en) * 2007-08-28 2009-03-12 Sharp Corp Electrical apparatus
US9300019B2 (en) 2011-03-24 2016-03-29 Murata Manufacturing Co., Ltd. High-frequency module
JP2015504216A (en) * 2012-01-09 2015-02-05 フェントン システムズ リミテッドFenton Systems Ltd Clock signal generator for digital circuits

Similar Documents

Publication Publication Date Title
FI114259B (en) Structure of a radio frequency front end
US7515879B2 (en) Radio frequency circuit module
EP0634891B1 (en) Transceiver circuit module having electromagnetically isolated transmitting and receiving circuit sections
TWI221368B (en) Wireless communication circuit architecture
CN101018092A (en) Radio communication device
JP3519666B2 (en) PC card type wireless communication device
KR100643461B1 (en) Circuit board structure of front end module
US20040171356A1 (en) High frequency switch, radio communication apparatus, and high frequency switching method
JPH10294634A (en) Filter
JP2003032035A (en) Transmission reception unit
JP2002208868A (en) Radio communication equipment
JP4105122B2 (en) High frequency module
US6025761A (en) Composite filter with LC and saw filters and radio equipment using the same
JP3507751B2 (en) Wireless transceiver module and wireless communication device using the same
JP2002152077A (en) Card-type radio communication apparatus
JP2001127652A (en) High frequency radio
JP3862517B2 (en) Semiconductor integrated circuit device and communication device using the same
JP2001267952A (en) Wireless terminal device
JPH11145771A (en) Composite filter and radio equipment using the same
JPH07297670A (en) High frequency circuit board
JP3530171B2 (en) Transceiver
JP2003018480A (en) Video wireless transmitter, video wireless receiver and video wireless transmission reception system
JPH11274970A (en) Transmission/reception circuit module
KR20030078148A (en) Analog Converter Assembly Apparatus having ground divided by frequency band
JPH11331029A (en) Two-way radio communication equipment and pcmcia card type two-way radio communication equipment using it

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041109

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050308