JP2002208865A - 高周波回路 - Google Patents
高周波回路Info
- Publication number
- JP2002208865A JP2002208865A JP2001003308A JP2001003308A JP2002208865A JP 2002208865 A JP2002208865 A JP 2002208865A JP 2001003308 A JP2001003308 A JP 2001003308A JP 2001003308 A JP2001003308 A JP 2001003308A JP 2002208865 A JP2002208865 A JP 2002208865A
- Authority
- JP
- Japan
- Prior art keywords
- phase correction
- pin diode
- noise amplifier
- correction circuit
- bypass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 移動体通信やパソコン通信などに用いられる
高周波機器において、高周波機器の受信特性の劣化を防
止することを目的とする。 【解決手段】 バイパス切替え機能付きのローノイズア
ンプ、ＰＩＮダイオード、コンデンサ、コイル、抵抗に
よる位相補正回路で構成され、バイパス切替え機能付き
のローノイズアンプの出力側に位相補正用の回路を構成
し、バイパス時とアンプ時で、位相補正回路への経路を
ＰＩＮダイオードで切替えることにより、バイパス時と
アンプ時の通過位相変化量を補正することができ、瞬間
的に位相が大きく変化することで発生するビットエラー
等の受信特性の劣化を防止できる。
高周波機器において、高周波機器の受信特性の劣化を防
止することを目的とする。 【解決手段】 バイパス切替え機能付きのローノイズア
ンプ、ＰＩＮダイオード、コンデンサ、コイル、抵抗に
よる位相補正回路で構成され、バイパス切替え機能付き
のローノイズアンプの出力側に位相補正用の回路を構成
し、バイパス時とアンプ時で、位相補正回路への経路を
ＰＩＮダイオードで切替えることにより、バイパス時と
アンプ時の通過位相変化量を補正することができ、瞬間
的に位相が大きく変化することで発生するビットエラー
等の受信特性の劣化を防止できる。
Description
【０００１】
【発明の属する技術分野】本発明は、移動体通信やパソ
コン通信などに用いられる高周波回路に関するものであ
る。
コン通信などに用いられる高周波回路に関するものであ
る。
【０００２】
【従来の技術】従来、ローノイズアンプで利得制御をす
る場合、ローノイズアンプの前段に可変アッテネータを
組み合わせる方法と、バイパス切替え機能付きのローノ
イズアンプを使用する２つの方法が用いられていた。
る場合、ローノイズアンプの前段に可変アッテネータを
組み合わせる方法と、バイパス切替え機能付きのローノ
イズアンプを使用する２つの方法が用いられていた。
【０００３】これらのローノイズアンプを使用した場合
のブロック図を図８と図９に示す。
のブロック図を図８と図９に示す。
【０００４】図８は従来の受信系のフロントエンド部の
一部である。図８においてバイパス機能付きローノイズ
アンプ１の出力はバンドパスフィルタ２に入力される。
このとき、ローノイズアンプ１は弱電界時にはアンプと
して動作し、強電界時にはバイパスに切替え、アンプの
電源をＯＦＦとすることで低消費電流化を実現してい
る。
一部である。図８においてバイパス機能付きローノイズ
アンプ１の出力はバンドパスフィルタ２に入力される。
このとき、ローノイズアンプ１は弱電界時にはアンプと
して動作し、強電界時にはバイパスに切替え、アンプの
電源をＯＦＦとすることで低消費電流化を実現してい
る。
【０００５】図９はローノイズアンプ３の前段に可変ア
ッテネータ４を構成したものであり、電界の強度に応じ
て可変アッテネータ４の減衰量を連続的に変化させるも
のである。可変アッテネータ４を使用することにより、
無線部の特性を細かく制御でき、電界強度に関わらず、
安定した特性が得られる。
ッテネータ４を構成したものであり、電界の強度に応じ
て可変アッテネータ４の減衰量を連続的に変化させるも
のである。可変アッテネータ４を使用することにより、
無線部の特性を細かく制御でき、電界強度に関わらず、
安定した特性が得られる。
【０００６】
【発明が解決しようとする課題】しかしながら従来の構
成では、バイパス機能付きローノイズアンプ１の切替え
時に、アンプを通した場合とバイパスを通した場合では
通過位相が異なり、この位相差により、瞬間的にシステ
ムとしてのビットエラーが大きくなり、無線特性に影響
を与えるという問題を有していた。
成では、バイパス機能付きローノイズアンプ１の切替え
時に、アンプを通した場合とバイパスを通した場合では
通過位相が異なり、この位相差により、瞬間的にシステ
ムとしてのビットエラーが大きくなり、無線特性に影響
を与えるという問題を有していた。
【０００７】また、可変アッテネータ４とローノイズア
ンプの組み合わせによる構成では、瞬間的に大きな位相
変化は発生しないために、システムのビットエラーが瞬
間的に劣化することは無いが、強電界時にもローノイズ
アンプに電流が流れているために、待受け時間、通話時
間が短くなるという問題を有していた。
ンプの組み合わせによる構成では、瞬間的に大きな位相
変化は発生しないために、システムのビットエラーが瞬
間的に劣化することは無いが、強電界時にもローノイズ
アンプに電流が流れているために、待受け時間、通話時
間が短くなるという問題を有していた。
【０００８】特に第３世代と呼ばれる移動体関連機器に
おいては、システム上、位相変化量の変化が深刻な影響
を与える場合がある。
おいては、システム上、位相変化量の変化が深刻な影響
を与える場合がある。
【０００９】本発明は、このような問題点を解決するも
ので、バイパス機能付きローノイズアンプの位相補正回
路を提供し、受信特性の劣化を防止することを目的とし
たものである。
ので、バイパス機能付きローノイズアンプの位相補正回
路を提供し、受信特性の劣化を防止することを目的とし
たものである。
【００１０】
【課題を解決するための手段】この目的を達成するため
に本発明の高周波回路は、バイパス切替え機能付きのロ
ーノイズアンプ、ＰＩＮダイオード、コンデンサ、コイ
ル、抵抗による位相補正回路で構成され、バイパス切替
え機能付きのローノイズアンプの出力側に位相補正用の
回路を構成し、バイパス時とアンプ時で、位相補正回路
への経路をＰＩＮダイオードで切替えることにより、バ
イパス時とアンプ時の通過位相変化量を補正したもので
ある。
に本発明の高周波回路は、バイパス切替え機能付きのロ
ーノイズアンプ、ＰＩＮダイオード、コンデンサ、コイ
ル、抵抗による位相補正回路で構成され、バイパス切替
え機能付きのローノイズアンプの出力側に位相補正用の
回路を構成し、バイパス時とアンプ時で、位相補正回路
への経路をＰＩＮダイオードで切替えることにより、バ
イパス時とアンプ時の通過位相変化量を補正したもので
ある。
【００１１】これにより高周波無線器の受信特性の劣化
を防止することが実現できる。
を防止することが実現できる。
【００１２】
【発明の実施の形態】本発明の請求項１に記載の発明
は、バイパス切替え機能付きのローノイズアンプ、ＰＩ
Ｎダイオード、コンデンサ、コイル、抵抗による位相補
正回路で構成され、バイパス切替え機能付きのローノイ
ズアンプの出力側に位相補正用の回路を構成し、バイパ
ス時とアンプ時で、位相補正回路への経路をＰＩＮダイ
オードで切替えることにより、バイパス時とアンプ時の
通過位相変化量を補正したものであり、アンプ時とバイ
パス時の切替え時に発生する瞬間的な位相変化によるビ
ットエラーレートの増加を防ぐことが可能となる。
は、バイパス切替え機能付きのローノイズアンプ、ＰＩ
Ｎダイオード、コンデンサ、コイル、抵抗による位相補
正回路で構成され、バイパス切替え機能付きのローノイ
ズアンプの出力側に位相補正用の回路を構成し、バイパ
ス時とアンプ時で、位相補正回路への経路をＰＩＮダイ
オードで切替えることにより、バイパス時とアンプ時の
通過位相変化量を補正したものであり、アンプ時とバイ
パス時の切替え時に発生する瞬間的な位相変化によるビ
ットエラーレートの増加を防ぐことが可能となる。
【００１３】請求項２に記載の発明は、ローノイズアン
プの出力側にＤＣカット用のコンデンサを介してＰＩＮ
ダイオードのアノード側を接続し、カソード側は電流経
路用の抵抗とＤＣカット用のコンデンサを含んだ位相補
正回路でそれぞれ接地したことを特徴とする請求項１記
載の高周波回路であり、信号経路に対して、コンデンサ
を接地することで位相変化量を補正する場合に有効であ
る。
プの出力側にＤＣカット用のコンデンサを介してＰＩＮ
ダイオードのアノード側を接続し、カソード側は電流経
路用の抵抗とＤＣカット用のコンデンサを含んだ位相補
正回路でそれぞれ接地したことを特徴とする請求項１記
載の高周波回路であり、信号経路に対して、コンデンサ
を接地することで位相変化量を補正する場合に有効であ
る。
【００１４】請求項３に記載の発明は、ローノイズアン
プの出力側にＤＣカット用のコンデンサを介してＰＩＮ
ダイオードのアノード側を接続し、カソード側は電流経
路用の抵抗で接地する経路と、ＤＣカット用のコンデン
サを含む位相補正回路を構成する経路に分岐し、この位
相補正回路をローノイズアンプの出力の信号経路に並列
に接続したことを特徴とする請求項１記載の高周波回路
であり、信号経路に直列に入る容量またはインダクタン
スにより位相変化量を補正する場合に有効である。
プの出力側にＤＣカット用のコンデンサを介してＰＩＮ
ダイオードのアノード側を接続し、カソード側は電流経
路用の抵抗で接地する経路と、ＤＣカット用のコンデン
サを含む位相補正回路を構成する経路に分岐し、この位
相補正回路をローノイズアンプの出力の信号経路に並列
に接続したことを特徴とする請求項１記載の高周波回路
であり、信号経路に直列に入る容量またはインダクタン
スにより位相変化量を補正する場合に有効である。
【００１５】請求項４に記載の発明は、ＰＩＮダイオー
ドの電流経路用の抵抗をアノード側にバイアス抵抗とし
て構成し、カソード側を電流経路用のチョークコイルで
接地したことを特徴とする請求項２記載の高周波回路で
あり、信号経路に対して、コンデンサを接地することで
位相変化量を補正する場合の切替え時間を短縮すること
ができる。
ドの電流経路用の抵抗をアノード側にバイアス抵抗とし
て構成し、カソード側を電流経路用のチョークコイルで
接地したことを特徴とする請求項２記載の高周波回路で
あり、信号経路に対して、コンデンサを接地することで
位相変化量を補正する場合の切替え時間を短縮すること
ができる。
【００１６】請求項５に記載の発明は、ＰＩＮダイオー
ドの電流経路用の抵抗をアノード側にバイアス抵抗とし
て構成し、カソード側を電流経路用のチョークコイルで
接地したことを特徴とする請求項３記載の高周波回路で
あり、信号経路に直列に入る容量またはインダクタンス
により位相変化量を補正する場合の切替え時間を短縮で
きる。
ドの電流経路用の抵抗をアノード側にバイアス抵抗とし
て構成し、カソード側を電流経路用のチョークコイルで
接地したことを特徴とする請求項３記載の高周波回路で
あり、信号経路に直列に入る容量またはインダクタンス
により位相変化量を補正する場合の切替え時間を短縮で
きる。
【００１７】請求項６に記載の発明は、ＰＩＮダイオー
ドの電源経路にＰチャンネルのＦＥＴまたは、ＰＮＰト
ランジスタを構成し、ＰＩＮダイオードの切替えのロジ
ックを反転したことを特徴とする請求項１記載の高周波
回路であり、位相補正回路をアンプ時に動作させるか、
バイパス時に動作させるかを任意に設定できるようにな
る。このため、位相補正が容易となる。
ドの電源経路にＰチャンネルのＦＥＴまたは、ＰＮＰト
ランジスタを構成し、ＰＩＮダイオードの切替えのロジ
ックを反転したことを特徴とする請求項１記載の高周波
回路であり、位相補正回路をアンプ時に動作させるか、
バイパス時に動作させるかを任意に設定できるようにな
る。このため、位相補正が容易となる。
【００１８】請求項７に記載の発明は、バイパス切替え
機能付きのローノイズアンプ、ＳＰＤＴスイッチ、コン
デンサ、コイル、抵抗による位相補正回路で構成され、
バイパス切替え機能付きのローノイズアンプの出力側に
位相補正用の回路を構成し、バイパス時とアンプ時で、
位相補正回路への経路をＳＰＤＴスイッチで切替えるこ
とにより、バイパス時とアンプ時の通過位相変化量を補
正したことを特徴とする高周波回路であり、回路の簡略
化が可能となる。
機能付きのローノイズアンプ、ＳＰＤＴスイッチ、コン
デンサ、コイル、抵抗による位相補正回路で構成され、
バイパス切替え機能付きのローノイズアンプの出力側に
位相補正用の回路を構成し、バイパス時とアンプ時で、
位相補正回路への経路をＳＰＤＴスイッチで切替えるこ
とにより、バイパス時とアンプ時の通過位相変化量を補
正したことを特徴とする高周波回路であり、回路の簡略
化が可能となる。
【００１９】以下、本発明の実施の形態について、図１
から図７を用いて説明する。
から図７を用いて説明する。
【００２０】（実施の形態１）図１は本発明の実施の形
態１を示す高周波回路のブロック図である。図１に示す
ごとく、バイパス機能付きローノイズアンプ１の出力に
はＤＣカット用のコンデンサ６を介してＰＩＮダイオー
ド５のアノード側を接続している。ＰＩＮダイオード５
のカソード側は電流経路用の抵抗８と位相補正回路９で
接地されている。ＰＩＮダイオードのコントロール電源
経路にはチョークコイル７が入っており、信号経路には
影響を与えない構造となっている。位相補正回路を通っ
た信号は次のブロックであるバンドパスフィルタ２に入
る。
態１を示す高周波回路のブロック図である。図１に示す
ごとく、バイパス機能付きローノイズアンプ１の出力に
はＤＣカット用のコンデンサ６を介してＰＩＮダイオー
ド５のアノード側を接続している。ＰＩＮダイオード５
のカソード側は電流経路用の抵抗８と位相補正回路９で
接地されている。ＰＩＮダイオードのコントロール電源
経路にはチョークコイル７が入っており、信号経路には
影響を与えない構造となっている。位相補正回路を通っ
た信号は次のブロックであるバンドパスフィルタ２に入
る。
【００２１】図１において、コントロール電圧がＨｉの
とき、ＰＩＮダイオード５がＯＮとなり、信号経路に対
して、位相補正回路９が接地される。逆に、コントロー
ル電圧をＬｏｗとするとＰＩＮダイオードはＯＦＦとな
り、信号経路に対して開放となる。このコントロール電
圧の制御を、バイパス機能付きローノイズアンプの切替
え用コントロール電圧と連動することにより、バイパス
時とアンプ時の切替え時の位相変化量を補正することが
できる。
とき、ＰＩＮダイオード５がＯＮとなり、信号経路に対
して、位相補正回路９が接地される。逆に、コントロー
ル電圧をＬｏｗとするとＰＩＮダイオードはＯＦＦとな
り、信号経路に対して開放となる。このコントロール電
圧の制御を、バイパス機能付きローノイズアンプの切替
え用コントロール電圧と連動することにより、バイパス
時とアンプ時の切替え時の位相変化量を補正することが
できる。
【００２２】（実施の形態２）図２は本発明の実施の形
態２を示す高周波回路のブロック図であり、図１０は本
発明の実施の形態２を説明するためのスミスチャートで
ある。図２に示すごとく、バイパス機能付きローノイズ
アンプ１の出力にはＤＣカット用のコンデンサ６を介し
てＰＩＮダイオード５のアノード側を接続している。Ｐ
ＩＮダイオード５のカソード側は電流経路用の抵抗８と
位相補正用のコンデンサ１０で接地されている。ＰＩＮ
ダイオードのコントロール電源経路にはチョークコイル
７が入っており、信号経路には影響を与えない構造とな
っている。位相補正用のコンデンサ１０を通った信号は
次のブロックであるバンドパスフィルタ２に入る。
態２を示す高周波回路のブロック図であり、図１０は本
発明の実施の形態２を説明するためのスミスチャートで
ある。図２に示すごとく、バイパス機能付きローノイズ
アンプ１の出力にはＤＣカット用のコンデンサ６を介し
てＰＩＮダイオード５のアノード側を接続している。Ｐ
ＩＮダイオード５のカソード側は電流経路用の抵抗８と
位相補正用のコンデンサ１０で接地されている。ＰＩＮ
ダイオードのコントロール電源経路にはチョークコイル
７が入っており、信号経路には影響を与えない構造とな
っている。位相補正用のコンデンサ１０を通った信号は
次のブロックであるバンドパスフィルタ２に入る。
【００２３】図２において、コントロール電圧がＨｉの
とき、ＰＩＮダイオード５がＯＮとなり、信号経路に対
して、コンデンサ１０が接地される。逆に、コントロー
ル電圧をＬｏｗとするとＰＩＮダイオードはＯＦＦとな
り、信号経路に対して、コンデンサ１０は開放となる。
このコントロール電圧の制御を、バイパス機能付きロー
ノイズアンプの切替え用コントロール電圧と連動するこ
とにより、バイパス時とアンプ時の切替え時の位相変化
量を補正することができる。
とき、ＰＩＮダイオード５がＯＮとなり、信号経路に対
して、コンデンサ１０が接地される。逆に、コントロー
ル電圧をＬｏｗとするとＰＩＮダイオードはＯＦＦとな
り、信号経路に対して、コンデンサ１０は開放となる。
このコントロール電圧の制御を、バイパス機能付きロー
ノイズアンプの切替え用コントロール電圧と連動するこ
とにより、バイパス時とアンプ時の切替え時の位相変化
量を補正することができる。
【００２４】図１０は本発明の実施の形態における、出
力インピーダンス特性を示すスミスチャートである。
力インピーダンス特性を示すスミスチャートである。
【００２５】例えば、アンプ時とバイパス時で入力イン
ピーダンスが変化しないとすると、通過位相変化量は、
出力インピーダンスの位相により決定される。
ピーダンスが変化しないとすると、通過位相変化量は、
出力インピーダンスの位相により決定される。
【００２６】すなわち、スミスチャートにおいてアンプ
時とバイパス時の位相が放射直線上にあれば、位相変化
は無いことになる。
時とバイパス時の位相が放射直線上にあれば、位相変化
は無いことになる。
【００２７】図１０においてアンプ時の出力インピーダ
ンスが点１３にあったとする。
ンスが点１３にあったとする。
【００２８】このとき、バイパス時の出力インピーダン
スが点１４にあったとすると、本実施の形態２の位相補
正回路を用いることで、出力がコンデンサ１０で接地さ
れるため、出力インピーダンスを点１５の方向に移動さ
せることができる。移動させる量はコンデンサの容量で
決まり、容量が大きいほど移動する量は大きくなるの
で、最適な容量で接地することが必要である。
スが点１４にあったとすると、本実施の形態２の位相補
正回路を用いることで、出力がコンデンサ１０で接地さ
れるため、出力インピーダンスを点１５の方向に移動さ
せることができる。移動させる量はコンデンサの容量で
決まり、容量が大きいほど移動する量は大きくなるの
で、最適な容量で接地することが必要である。
【００２９】ここで注意が必要なのは、補正した点が円
の中心から離れると電力の損失が大きくなるので、円の
中心に近づく方向となるよう補正することが必要であ
る。
の中心から離れると電力の損失が大きくなるので、円の
中心に近づく方向となるよう補正することが必要であ
る。
【００３０】以上の点から、この例では、本実施の形態
はバイパス時の出力インピーダンスがスミスチャートの
開放側（右半円）にある場合は、特に有効である。
はバイパス時の出力インピーダンスがスミスチャートの
開放側（右半円）にある場合は、特に有効である。
【００３１】ただし、アンプ時のインピーダンスの位置
により、補正するインピーダンスの方向が変わってくる
ため、あくまでも一例であり、全ての場合にこの回路構
成が有効とは限らない。
により、補正するインピーダンスの方向が変わってくる
ため、あくまでも一例であり、全ての場合にこの回路構
成が有効とは限らない。
【００３２】（実施の形態３）図３は本発明の実施の形
態３を示す高周波回路のブロック図であり、図１１は本
実施の形態における、出力インピーダンス特性を示すス
ミスチャートである。図３に示すごとく、ローノイズア
ンプ１の出力側にＤＣカット用のコンデンサ６を介して
ＰＩＮダイオード５のアノード側を接続し、カソード側
は電流経路用の抵抗８で接地する経路と、ＤＣカット用
のコンデンサを含む位相補正回路９を構成する経路に分
岐し、この位相補正回路がローノイズアンプの出力の信
号経路に並列に接続されている。本実施の形態３による
と、ＰＩＮダイオード５がＯＮのときは信号経路のコイ
ルと位相補正回路９に含まれるコイルが合成され、信号
経路のインダクタンスは小さくなる。逆にＰＩＮダイオ
ード５がＯＦＦのときは、ＰＩＮダイオード５は開放と
なり、信号経路の直列インダクタンスは信号経路のコイ
ルにより決定される。このインダクタンス変化による位
相変化を、バイパス機能付きローノイズアンプの切替え
用コントロール電圧と連動することにより、バイパス時
とアンプ時の切替え時の位相変化量を補正することがで
きる。
態３を示す高周波回路のブロック図であり、図１１は本
実施の形態における、出力インピーダンス特性を示すス
ミスチャートである。図３に示すごとく、ローノイズア
ンプ１の出力側にＤＣカット用のコンデンサ６を介して
ＰＩＮダイオード５のアノード側を接続し、カソード側
は電流経路用の抵抗８で接地する経路と、ＤＣカット用
のコンデンサを含む位相補正回路９を構成する経路に分
岐し、この位相補正回路がローノイズアンプの出力の信
号経路に並列に接続されている。本実施の形態３による
と、ＰＩＮダイオード５がＯＮのときは信号経路のコイ
ルと位相補正回路９に含まれるコイルが合成され、信号
経路のインダクタンスは小さくなる。逆にＰＩＮダイオ
ード５がＯＦＦのときは、ＰＩＮダイオード５は開放と
なり、信号経路の直列インダクタンスは信号経路のコイ
ルにより決定される。このインダクタンス変化による位
相変化を、バイパス機能付きローノイズアンプの切替え
用コントロール電圧と連動することにより、バイパス時
とアンプ時の切替え時の位相変化量を補正することがで
きる。
【００３３】図１１においてアンプ時の出力インピーダ
ンスが点１３にあったとする。
ンスが点１３にあったとする。
【００３４】このとき、バイパス時の出力インピーダン
スが点１４にあったとすると、本実施の形態２の位相補
正回路を用いることで、直列のインダクタ成分が小さく
なるため、出力インピーダンスを点１５の方向に移動さ
せることができる。
スが点１４にあったとすると、本実施の形態２の位相補
正回路を用いることで、直列のインダクタ成分が小さく
なるため、出力インピーダンスを点１５の方向に移動さ
せることができる。
【００３５】ここで注意が必要なのは、補正した点が円
の中心から離れると電力の損失が大きくなるので、円の
中心に近づく方向となるよう補正することが必要であ
る。
の中心から離れると電力の損失が大きくなるので、円の
中心に近づく方向となるよう補正することが必要であ
る。
【００３６】例えば、実施の形態２の回路で補正した場
合、出力インピーダンスが点１６の位置となり、円の中
心から離れてしまう。このため、通過損失が大きくな
る。
合、出力インピーダンスが点１６の位置となり、円の中
心から離れてしまう。このため、通過損失が大きくな
る。
【００３７】以上の点から、本実施の形態はバイパス時
の出力インピーダンスがスミスチャートの短絡側（左半
円）にある場合は、特に有効である。
の出力インピーダンスがスミスチャートの短絡側（左半
円）にある場合は、特に有効である。
【００３８】ただし、アンプ時のインピーダンスの位置
により、補正するインピーダンスの方向が変わってくる
ため、あくまでも一例であり、全ての場合にこの回路構
成が有効とは限らない。
により、補正するインピーダンスの方向が変わってくる
ため、あくまでも一例であり、全ての場合にこの回路構
成が有効とは限らない。
【００３９】（実施の形態４）図４は本発明の実施の形
態４を示す高周波回路のブロック図であり、図４に示す
ごとく、バイパス機能付きローノイズアンプ１の出力に
はＤＣカット用のコンデンサ６を介してＰＩＮダイオー
ド５のアノード側を接続している。ＰＩＮダイオード５
のカソード側はチョークコイル７と位相補正用のコンデ
ンサ１０で接地されている。ＰＩＮダイオードのコント
ロール電源経路にはバイアス用の抵抗８が入っており、
信号経路には影響を与えない構造となっている。位相補
正用のコンデンサ１０を通った信号は次のブロックであ
るバンドパスフィルタ２に入る。
態４を示す高周波回路のブロック図であり、図４に示す
ごとく、バイパス機能付きローノイズアンプ１の出力に
はＤＣカット用のコンデンサ６を介してＰＩＮダイオー
ド５のアノード側を接続している。ＰＩＮダイオード５
のカソード側はチョークコイル７と位相補正用のコンデ
ンサ１０で接地されている。ＰＩＮダイオードのコント
ロール電源経路にはバイアス用の抵抗８が入っており、
信号経路には影響を与えない構造となっている。位相補
正用のコンデンサ１０を通った信号は次のブロックであ
るバンドパスフィルタ２に入る。
【００４０】図４において、コントロール電圧がＨｉの
とき、ＰＩＮダイオード５がＯＮとなり、信号経路に対
して、コンデンサ１０が接地される。逆に、コントロー
ル電圧をＬｏｗとするとＰＩＮダイオードはＯＦＦとな
り、信号経路に対して、コンデンサ１０は開放となる。
このコントロール電圧の制御を、バイパス機能付きロー
ノイズアンプの切替え用コントロール電圧と連動するこ
とにより、バイパス時とアンプ時の切替え時の位相変化
量を補正することができる。
とき、ＰＩＮダイオード５がＯＮとなり、信号経路に対
して、コンデンサ１０が接地される。逆に、コントロー
ル電圧をＬｏｗとするとＰＩＮダイオードはＯＦＦとな
り、信号経路に対して、コンデンサ１０は開放となる。
このコントロール電圧の制御を、バイパス機能付きロー
ノイズアンプの切替え用コントロール電圧と連動するこ
とにより、バイパス時とアンプ時の切替え時の位相変化
量を補正することができる。
【００４１】実施の形態２との違いはＰＩＮダイオード
の電流経路用の抵抗をカソード側からアノード側へ移し
た点であり、カソード側はチョークコイルで接地してい
る。ダイオードの切替え時間は、逆回復時間に依存して
おり、時定数の大きな抵抗は、カソード側に構成するよ
りも、アノード側に構成したほうが短時間で切替えが可
能となる。よつて短時間で位相補正回路の切替えが可能
となる。
の電流経路用の抵抗をカソード側からアノード側へ移し
た点であり、カソード側はチョークコイルで接地してい
る。ダイオードの切替え時間は、逆回復時間に依存して
おり、時定数の大きな抵抗は、カソード側に構成するよ
りも、アノード側に構成したほうが短時間で切替えが可
能となる。よつて短時間で位相補正回路の切替えが可能
となる。
【００４２】切替え時間を短縮するには、実施の形態４
において、バイアス抵抗に並列スピードアップコンデン
サを構成する方法も有効である。
において、バイアス抵抗に並列スピードアップコンデン
サを構成する方法も有効である。
【００４３】図５も同様に、実施の形態３における位相
補正回路のＰＩＮダイオードの電流経路用抵抗を、カソ
ード側からアノード側へ移した構成であり、カソード側
はチョークコイルで接地している。図５の構成でも図４
と同様の理由により、同様の効果が得られる。
補正回路のＰＩＮダイオードの電流経路用抵抗を、カソ
ード側からアノード側へ移した構成であり、カソード側
はチョークコイルで接地している。図５の構成でも図４
と同様の理由により、同様の効果が得られる。
【００４４】（実施の形態５）図６は本発明の実施の形
態５を示す高周波回路のブロック図であり、図６に示す
ごとく、バイパス機能付きローノイズアンプ１の出力に
はＤＣカット用のコンデンサ６を介してＰＩＮダイオー
ド５のアノード側を接続している。ＰＩＮダイオード５
のカソード側はバイアス用抵抗８と位相補正回路９で接
地されている。ＰＩＮダイオードのコントロール電源経
路にはＰチャンネルのＦＥＴまたは、ＰＮＰトランジス
タ１１を構成し、ＰＩＮダイオードの切替えのロジック
を反転した後に、チョークコイル７が入っており、電源
経路は信号経路には影響を与えない構成となっている。
位相補正回路９用のコンデンサを通った信号は次のブロ
ックであるバンドパスフィルタ２に入る。
態５を示す高周波回路のブロック図であり、図６に示す
ごとく、バイパス機能付きローノイズアンプ１の出力に
はＤＣカット用のコンデンサ６を介してＰＩＮダイオー
ド５のアノード側を接続している。ＰＩＮダイオード５
のカソード側はバイアス用抵抗８と位相補正回路９で接
地されている。ＰＩＮダイオードのコントロール電源経
路にはＰチャンネルのＦＥＴまたは、ＰＮＰトランジス
タ１１を構成し、ＰＩＮダイオードの切替えのロジック
を反転した後に、チョークコイル７が入っており、電源
経路は信号経路には影響を与えない構成となっている。
位相補正回路９用のコンデンサを通った信号は次のブロ
ックであるバンドパスフィルタ２に入る。
【００４５】実施の形態１と異なる点はＰＩＮダイオー
ド５のコントロール電源にロジック反転用のＰチャンネ
ルのＦＥＴまたは、ＰＮＰトランジスタ１１を構成した
点である。こうすることで、位相補正回路をアンプ時に
動作させるか、バイパス時に動作させるかをＦＥＴまた
はトランジスタの有無で任意に設定できるため、位相補
正が容易となる。
ド５のコントロール電源にロジック反転用のＰチャンネ
ルのＦＥＴまたは、ＰＮＰトランジスタ１１を構成した
点である。こうすることで、位相補正回路をアンプ時に
動作させるか、バイパス時に動作させるかをＦＥＴまた
はトランジスタの有無で任意に設定できるため、位相補
正が容易となる。
【００４６】（実施の形態６）図７は本発明の実施の形
態６を示す高周波回路のブロック図である。図７に示す
ごとく、バイパス機能付きローノイズアンプ１の出力は
ＤＣカット用のコンデンサ６を介してＳＰＤＴスイッチ
１２の入力側と接続している。ＳＰＤＴスイッチ１２の
出力側は電流経路用の抵抗８と位相補正回路で接地され
ている。ＳＰＤＴスイッチのコントロール電圧端子にチ
ョークコイル等は不要であり、素子の削減が図れる。
態６を示す高周波回路のブロック図である。図７に示す
ごとく、バイパス機能付きローノイズアンプ１の出力は
ＤＣカット用のコンデンサ６を介してＳＰＤＴスイッチ
１２の入力側と接続している。ＳＰＤＴスイッチ１２の
出力側は電流経路用の抵抗８と位相補正回路で接地され
ている。ＳＰＤＴスイッチのコントロール電圧端子にチ
ョークコイル等は不要であり、素子の削減が図れる。
【００４７】図７において、コントロール電圧がＨｉの
とき、ＳＰＤＴスイッチがＯＮとなり、信号経路に対し
て、位相補正回路９が接地される。逆に、コントロール
電圧をＬｏｗとするとＳＰＤＴスイッチ１２は別の開放
端子に接続するために、位相補正回路と信号経路は接続
しない。このコントロール電圧の制御を、バイパス機能
付きローノイズアンプの切替え用コントロール電圧と連
動することにより、バイパス時とアンプ時の切替え時の
位相変化量を補正することができる。
とき、ＳＰＤＴスイッチがＯＮとなり、信号経路に対し
て、位相補正回路９が接地される。逆に、コントロール
電圧をＬｏｗとするとＳＰＤＴスイッチ１２は別の開放
端子に接続するために、位相補正回路と信号経路は接続
しない。このコントロール電圧の制御を、バイパス機能
付きローノイズアンプの切替え用コントロール電圧と連
動することにより、バイパス時とアンプ時の切替え時の
位相変化量を補正することができる。
【００４８】また、一般にＳＰＤＴスイッチ１２はコン
トロール端子が２つあり、接続を変えることで、ロジッ
クを反転することができる。このため、実施の形態５で
使用したＰチャンネルのＥＦＴ、またはＰＮＰトランジ
スタを使用する必要が無く、部品点数の削減が可能とな
る。
トロール端子が２つあり、接続を変えることで、ロジッ
クを反転することができる。このため、実施の形態５で
使用したＰチャンネルのＥＦＴ、またはＰＮＰトランジ
スタを使用する必要が無く、部品点数の削減が可能とな
る。
【００４９】
【発明の効果】以上のように本発明によれば、バイパス
切替え機能付きのローノイズアンプ、ＰＩＮダイオー
ド、コンデンサ、コイル、抵抗による位相補正回路で構
成され、バイパス切替え機能付きのローノイズアンプの
出力側に位相補正用の回路を構成し、バイパス時とアン
プ時で、位相補正回路への経路をＰＩＮダイオードで切
替えることにより、バイパス時とアンプ時の通過位相変
化量を補正が可能となり、バイパス機能付きアンプの切
替え時における、受信特性の劣化を防止することが可能
となる。
切替え機能付きのローノイズアンプ、ＰＩＮダイオー
ド、コンデンサ、コイル、抵抗による位相補正回路で構
成され、バイパス切替え機能付きのローノイズアンプの
出力側に位相補正用の回路を構成し、バイパス時とアン
プ時で、位相補正回路への経路をＰＩＮダイオードで切
替えることにより、バイパス時とアンプ時の通過位相変
化量を補正が可能となり、バイパス機能付きアンプの切
替え時における、受信特性の劣化を防止することが可能
となる。
【図１】本発明の実施の形態１による高周波回路を示す
ブロック図
ブロック図
【図２】本発明の実施の形態２による高周波回路を示す
ブロック図
ブロック図
【図３】本発明の実施の形態３による高周波回路を示す
ブロック図
ブロック図
【図４】本発明の実施の形態４による高周波回路の第１
の例を示すブロック図
の例を示すブロック図
【図５】本発明の実施の形態４による高周波回路の第２
の例を示すブロック図
の例を示すブロック図
【図６】本発明の実施の形態５による高周波回路を示す
ブロック図
ブロック図
【図７】本発明の実施の形態６による高周波回路を示す
ブロック図
ブロック図
【図８】従来の高周波回路の第１の例を示すブロック図
【図９】従来の高周波回路の第２の例を示すブロック図
【図１０】実施の形態２によるスミスチャート
【図１１】実施の形態３によるスミスチャート
１ バイパス機能付きローノイズアンプ ２ バンドパスフィルタ ３ ローノイズアンプ ４ 可変アッテネータ ５ ＰＩＮダイオード ６ ＤＣカット用コンデンサ ７ チョークコイル ８ 抵抗 ９ 位相補正回路 １０ コンデンサ １１ ＰＮＰトランジスタ １２ ＳＰＤＴスイッチ １３ アンプ時のインピーダンス １４ バイパス時のインピーダンス（補正回路無し） １５ バイパス時のインピーダンス（補正回路有り） １６ バイパス時のインピーダンス（異なる補正回路有
り）
り）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 則包 俊治 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5J092 AA01 AA41 AA51 CA26 FA18 HA02 HA09 HA19 HA39 KA16 KA44 SA13 TA01 TA05 VL02 5J100 AA00 BA01 BC08 CA03 CA05 CA07 CA09 CA12 CA31 FA02 5K052 AA14 BB02 BB16 DD25 GG03 GG04 GG13 GG31 GG32 5K062 AA01 AB06 AC01 AD04 AE06 BA01 BA03 BA06 BB02 BB03 BB09
Claims (7)
- 【請求項１】 バイパス切替え機能付きのローノイズア
ンプ、ＰＩＮダイオード、及びコンデンサ、コイル、抵
抗による位相補正回路で構成され、バイパス切替え機能
付きのローノイズアンプの出力側に位相補正回路を構成
し、バイパス時とアンプ時で、位相補正回路への経路を
ＰＩＮダイオードで切替えることにより、バイパス時と
アンプ時の通過位相変化量を補正したことを特徴とする
高周波回路。 - 【請求項２】 ローノイズアンプの出力側にＤＣカット
用のコンデンサを介してＰＩＮダイオードのアノード側
を接続し、カソード側は電流経路用の抵抗とＤＣカット
用のコンデンサを含んだ位相補正回路でそれぞれ接地し
たことを特徴とする請求項１記載の高周波回路。 - 【請求項３】 ローノイズアンプの出力側にＤＣカット
用のコンデンサを介してＰＩＮダイオードのアノード側
を接続し、カソード側は電流経路用の抵抗で接地する経
路と、ＤＣカット用のコンデンサを含む位相補正回路を
構成する経路に分岐し、この位相補正回路をローノイズ
アンプの出力の信号経路に並列に接続したことを特徴と
する請求項１記載の高周波回路。 - 【請求項４】 ＰＩＮダイオードの電流経路用の抵抗を
アノード側にバイアス抵抗として構成し、カソード側を
電流経路用のチョークコイルで接地したことを特徴とす
る請求項２記載の高周波回路。 - 【請求項５】 ＰＩＮダイオードの電流経路用の抵抗を
アノード側にバイアス抵抗として構成し、カソード側を
電流経路用のチョークコイルで接地したことを特徴とす
る請求項３記載の高周波回路。 - 【請求項６】 ＰＩＮダイオードの電源経路にＰチャン
ネルのＦＥＴまたは、ＰＮＰトランジスタを構成し、Ｐ
ＩＮダイオードの切替えのロジックを反転したことを特
徴とする請求項１記載の高周波回路。 - 【請求項７】 バイパス切替え機能付きのローノイズア
ンプ、ＳＰＤＴスイッチ、コンデンサ、コイル、抵抗に
よる位相補正回路で構成され、バイパス切替え機能付き
のローノイズアンプの出力側に位相補正用の回路を構成
し、バイパス時とアンプ時で、位相補正回路への経路を
ＳＰＤＴスイッチで切替えることにより、バイパス時と
アンプ時の通過位相変化量を補正したことを特徴とする
高周波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001003308A JP2002208865A (ja) | 2001-01-11 | 2001-01-11 | 高周波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001003308A JP2002208865A (ja) | 2001-01-11 | 2001-01-11 | 高周波回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002208865A true JP2002208865A (ja) | 2002-07-26 |
Family
ID=18871664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001003308A Pending JP2002208865A (ja) | 2001-01-11 | 2001-01-11 | 高周波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002208865A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6680647B2 (en) * | 2001-12-13 | 2004-01-20 | Agilent Technologies, Inc. | Low noise amplifier circuit with phase matched switch topology |
| JP2011229083A (ja) * | 2010-04-22 | 2011-11-10 | Renesas Electronics Corp | 無線通信装置、無線受信方法及びプログラム |
-
2001
- 2001-01-11 JP JP2001003308A patent/JP2002208865A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6680647B2 (en) * | 2001-12-13 | 2004-01-20 | Agilent Technologies, Inc. | Low noise amplifier circuit with phase matched switch topology |
| JP2011229083A (ja) * | 2010-04-22 | 2011-11-10 | Renesas Electronics Corp | 無線通信装置、無線受信方法及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3547536B1 (en) | System and method for bypassing a low noise amplifier | |
| KR100479974B1 (ko) | 고주파가변이득증폭기장치와무선통신단말기 | |
| US7808342B2 (en) | Harmonic phase tuning filter for RF switches | |
| EP2008362B1 (en) | High-frequency switching device with reduced harmonics | |
| JP3243892B2 (ja) | 信号切り替え用スイッチ | |
| US6215355B1 (en) | Constant impedance for switchable amplifier with power control | |
| US7847655B2 (en) | Switching circuit | |
| JP2004194105A (ja) | 利得可変型増幅器 | |
| US20080079513A1 (en) | Switching module with harmonic phase tuning filter | |
| JPH077449A (ja) | アンテナ切り替えスイッチ | |
| US6987422B2 (en) | Equal phase multiple gain state amplifier | |
| JP2006025062A (ja) | 高周波スイッチ回路 | |
| JP2015226313A (ja) | スイッチ回路付き利得可変型増幅器 | |
| US6600377B2 (en) | Gain control amplifier | |
| US6700439B2 (en) | Zero-bias bypass switch | |
| US6301467B1 (en) | Bias voltage controlled parallel active components | |
| JP2008136182A (ja) | バイアス回路 | |
| JP2008028908A (ja) | 利得可変型低雑音増幅器 | |
| US6377124B1 (en) | Biasing arrangement for field effect transistors | |
| JP2002208865A (ja) | 高周波回路 | |
| JP2005057745A (ja) | 高周波可変利得増幅装置、制御装置、高周波可変利得周波数変換装置、および通信機器 | |
| KR100415408B1 (ko) | 고주파신호 왜곡을 억제한 고주파신호 전환회로 | |
| JP2019197968A (ja) | 利得可変型増幅器 | |
| JP2002344255A (ja) | 高周波電力増幅器 | |
| JP3108712U (ja) | 可変利得増幅回路 |