JP2002208824A - Switching amplifier and method for driving the same - Google Patents

Switching amplifier and method for driving the same

Info

Publication number
JP2002208824A
JP2002208824A JP2001004253A JP2001004253A JP2002208824A JP 2002208824 A JP2002208824 A JP 2002208824A JP 2001004253 A JP2001004253 A JP 2001004253A JP 2001004253 A JP2001004253 A JP 2001004253A JP 2002208824 A JP2002208824 A JP 2002208824A
Authority
JP
Japan
Prior art keywords
delta
switching
sigma modulation
circuit
muting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001004253A
Other languages
Japanese (ja)
Other versions
JP3813445B2 (en
Inventor
Masahiro Kishida
正浩 岸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001004253A priority Critical patent/JP3813445B2/en
Publication of JP2002208824A publication Critical patent/JP2002208824A/en
Application granted granted Critical
Publication of JP3813445B2 publication Critical patent/JP3813445B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217Class D power amplifiers; Switching amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/331Sigma delta modulation being used in an amplifying circuit

Abstract

PROBLEM TO BE SOLVED: To provide a switching amplifier capable of avoiding the destruction of the semiconductor power amplifying element of a switching circuit, also performing the muting operation of a delta sigma modulation part, without having to perform complicated control and surely reducing the noise output and to provide a method for driving the switching amplifier. SOLUTION: The delta sigma modulating part is set in a muting state, the delta sigma modulation part is started within its muting time T and the switching circuit is subsequently started within the same muting time T. Within the muting time T, the output from the delta sigma modulation part is always, e.g. zero and is will not be undefined. Then, an output from the drive circuit of the switching circuit will not become undefined, even if the switching circuit is started within the muting time T. Thus, it is possible to normally operate a switching element driven by the drive circuit and to complete the operation of the delta sigma modulation part as a whole.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えば音声信号に
対して好適に実施され、該音声信号などのアナログ信号
あるいはマルチビット信号を1ビット変換した1ビット
デジタル信号を高効率で増幅することができる、デルタ
シグマ変調を用いるスイッチング増幅器およびその駆動
方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is suitably applied to, for example, an audio signal, and can amplify a 1-bit digital signal obtained by converting an analog signal such as the audio signal or a multi-bit signal by 1 bit with high efficiency. The present invention relates to a switching amplifier using delta-sigma modulation and a driving method thereof.

【0002】[0002]

【従来の技術】デルタシグマ変調によって得られる1ビ
ット信号は、後述する積分器や加算器の係数を適宜選択
することによって、有効周波数帯域を広くしたり、また
はダイナミックレンジを広くしたりするなどの音源等に
合わせた周波数特性を設定できるという優れた特徴を有
している。このためCD(コンパクトディスク)、SA
CD(スーパーオーディオコンパクトディスク)の新し
い規格では、この1ビット信号が採用され製品化されて
いる。
2. Description of the Related Art A 1-bit signal obtained by delta-sigma modulation can be used to increase an effective frequency band or a dynamic range by appropriately selecting coefficients of an integrator and an adder described later. It has an excellent feature that frequency characteristics can be set according to a sound source or the like. For this reason, CD (compact disk), SA
In the new standard of CD (Super Audio Compact Disc), this 1-bit signal is adopted and commercialized.

【0003】一方、上記デルタシグマ変調によって得ら
れる1ビット信号は、上述のような音声信号の記録や、
機器間の伝送にあたって使用されるだけではない。上記
1ビット信号をそのまま半導体電力増幅素子に入力し、
得られた大電圧のスイッチングパルスにLPF(ローパ
スフィルタ)を通過させるだけで、電力増幅された復調
アナログ信号を得ることもできる。
On the other hand, a 1-bit signal obtained by the delta-sigma modulation is used for recording an audio signal as described above,
It is not only used for transmission between devices. The 1-bit signal is directly input to the semiconductor power amplifier,
By simply passing the obtained high-voltage switching pulse through an LPF (low-pass filter), a power-amplified demodulated analog signal can be obtained.

【0004】ここで、図6は、デルタシグマ変調を用い
る従来の典型的なスイッチング増幅器51の電気的構成
を示すブロック図である。同図に示すように、スイッチ
ング増幅器51は、デルタシグマ(ΔΣ)変調部52
と、スイッチング回路53と、LPF54と、電源55
・56とを備えている。
FIG. 6 is a block diagram showing an electrical configuration of a conventional typical switching amplifier 51 using delta-sigma modulation. As shown in the figure, a switching amplifier 51 includes a delta-sigma (ΔΣ) modulation section 52.
, Switching circuit 53, LPF 54, power supply 55
・ 56 is provided.

【0005】スイッチング回路53は、図7に示すよう
に、半導体電力増幅素子である複数のFET(電界効果
トランジスタ)71〜74と、各FET71〜74のゲ
ート電圧を制御するFETドライバー75とを備えてい
る。そして、スイッチング回路53は、デルタシグマ変
調部52からの出力信号に応じて、図示しない電源から
供給される大電圧(+V、−Vまたは0)を各FET7
1〜74によってスイッチングし、上記出力信号に応じ
た定電圧のパルス信号を出力する。
As shown in FIG. 7, the switching circuit 53 includes a plurality of FETs (field effect transistors) 71 to 74, which are semiconductor power amplifiers, and an FET driver 75 for controlling gate voltages of the FETs 71 to 74. ing. The switching circuit 53 applies a large voltage (+ V, −V or 0) supplied from a power supply (not shown) to each of the FETs 7 in accordance with an output signal from the delta-sigma modulation unit 52.
Switching is performed by 1 to 74, and a pulse signal of a constant voltage corresponding to the output signal is output.

【0006】LPF54は、スイッチング回路53から
の上記パルス信号をアナログ信号に変換する。
[0006] The LPF 54 converts the pulse signal from the switching circuit 53 into an analog signal.

【0007】電源55は、デルタシグマ変調部52の後
述するデルタシグマ変調回路57に定電圧を供給し、デ
ルタシグマ変調回路57を駆動させる。一方、電源56
は、スイッチング回路53に定電圧を供給し、スイッチ
ング回路53を駆動させる。
A power supply 55 supplies a constant voltage to a delta-sigma modulation circuit 57 of the delta-sigma modulation section 52, which will be described later, to drive the delta-sigma modulation circuit 57. On the other hand, the power supply 56
Supplies a constant voltage to the switching circuit 53 to drive the switching circuit 53.

【0008】また、上記のデルタシグマ変調部52は、
デルタシグマ(ΔΣ)変調回路57と、減衰器58と、
加算器59とを備えて構成されている。
Further, the delta-sigma modulator 52 includes
A delta-sigma (ΔΣ) modulation circuit 57, an attenuator 58,
An adder 59 is provided.

【0009】デルタシグマ変調回路57は、例えば入力
音声信号のような入力信号を順次積分していく縦続接続
された高次の積分器と、各積分器からの出力を相互に加
算する加算器とを具備して構成される積分器−加算器群
(図示せず)と、加算器からの出力を1ビット信号に量
子化する量子化器(図示せず)とからなっている。
The delta-sigma modulation circuit 57 includes a cascade-connected high-order integrator for sequentially integrating an input signal such as an input audio signal, and an adder for mutually adding outputs from the respective integrators. And a quantizer (not shown) for quantizing an output from the adder into a 1-bit signal.

【0010】減衰器58は、スイッチング回路53から
の出力(大電圧パルス信号)を減衰させる。加算器59
は、減衰器58にて減衰されたパルス信号を上記入力信
号から減算する。したがって、デルタシグマ変調部52
では、上記量子化器からの1ビット信号が入力信号に対
応したものになるように、フィードバック制御がなされ
ることになる。
[0010] The attenuator 58 attenuates the output (large voltage pulse signal) from the switching circuit 53. Adder 59
Subtracts the pulse signal attenuated by the attenuator 58 from the input signal. Therefore, the delta-sigma modulator 52
Then, feedback control is performed so that the one-bit signal from the quantizer corresponds to the input signal.

【0011】上記の構成において、図示しない入力信号
源からの入力信号(入力音声信号)が入力端60を介し
てスイッチング増幅器51に入力されると、上記入力信
号は、スイッチング増幅器51のデルタシグマ変調部5
2によって1ビットデジタル信号に変換される。
In the above configuration, when an input signal (input audio signal) from an input signal source (not shown) is input to the switching amplifier 51 via the input terminal 60, the input signal is converted into a delta-sigma modulated signal of the switching amplifier 51. Part 5
2 converts the signal into a 1-bit digital signal.

【0012】上記1ビット信号がスイッチング回路53
に入力されると、スイッチング回路53からは、上記1
ビット信号に対応した所定の定電圧パルス信号がLPF
54に出力され、上記パルス信号がLPF54にてアナ
ログ信号(アナログ音声信号)に復調される。そして、
上記アナログ信号は、出力端61につながれるスピーカ
等によって音響化される。
The 1-bit signal is supplied to the switching circuit 53
, The switching circuit 53 outputs the above 1
The predetermined constant voltage pulse signal corresponding to the bit signal is LPF
The LPF 54 outputs the pulse signal to an analog signal (analog audio signal). And
The analog signal is sounded by a speaker or the like connected to the output terminal 61.

【0013】このように構成されるスイッチング増幅器
51では、これまでの増幅器のように、スイッチング回
路53に使用される半導体電力増幅素子の線形域(不飽
和域)を使用するのではなく、上記半導体電力増幅素子
の非線形域(飽和域)を使用するので、極めて高効率に
電力増幅を行うことができるという利点を有している。
The switching amplifier 51 thus configured does not use the linear region (unsaturated region) of the semiconductor power amplifying element used in the switching circuit 53 as in the conventional amplifier, Since the non-linear region (saturation region) of the power amplification element is used, there is an advantage that power amplification can be performed with extremely high efficiency.

【0014】[0014]

【発明が解決しようとする課題】ところで、デルタシグ
マ変調部52内部の積分・加算動作を初期化する際、初
期動作時のノイズ発生を抑えるために、デルタシグマ変
調部52の立ち上げ時に、図6に示すように、デルタシ
グマ変調回路57にリセット信号(ミューティング信
号)等を供給し、デルタシグマ変調回路57をミュート
状態にすることが従来から行われている。そして、従来
では、デルタシグマ変調回路57のミュート状態を解除
した後に、スイッチング回路53に電源56から定電圧
を印加し、スイッチング回路53を立ち上げるようにし
ていた。
By the way, when initializing the integration / addition operation inside the delta-sigma modulation section 52, in order to suppress noise generation at the time of the initial operation, when starting up the delta-sigma modulation section 52, FIG. As shown in FIG. 6, conventionally, a reset signal (muting signal) or the like is supplied to the delta-sigma modulation circuit 57 to put the delta-sigma modulation circuit 57 in a mute state. In the related art, after the mute state of the delta-sigma modulation circuit 57 is released, a constant voltage is applied from the power supply 56 to the switching circuit 53 to start the switching circuit 53.

【0015】しかし、このように、デルタシグマ変調回
路57のミュート状態を解除した後にスイッチング回路
53に定電圧を印加すると、定電圧印加の瞬間に、スイ
ッチング回路53の半導体電力増幅素子に過大な電流が
流れ、半導体電力増幅素子が破壊されてしまうという問
題が生ずる。この点について、より詳細に説明すると、
以下の通りである。
However, when a constant voltage is applied to the switching circuit 53 after the mute state of the delta-sigma modulation circuit 57 is released, an excessive current is applied to the semiconductor power amplifying element of the switching circuit 53 at the moment of applying the constant voltage. Flows, causing a problem that the semiconductor power amplifying element is destroyed. To explain this in more detail,
It is as follows.

【0016】スイッチング回路53からの出力信号を減
衰してデルタシグマ変調回路57へ負帰還させるスイッ
チング増幅器では、デルタシグマ変調回路57が立ち上
がっていても、スイッチング回路53に定電圧を印加し
てスイッチング回路53が正常に動作するまでは、デル
タシグマ変調回路57への負帰還がゼロの状態となるた
め、デルタシグマ変調部52の動作が完結しない(デル
タシグマ変調部52が正常に動作しない)。
In a switching amplifier that attenuates an output signal from the switching circuit 53 and negatively feeds back to the delta-sigma modulation circuit 57, a constant voltage is applied to the switching circuit 53 even if the delta-sigma modulation circuit 57 rises. Until 53 operates normally, the negative feedback to the delta-sigma modulation circuit 57 is in a state of zero, so that the operation of the delta-sigma modulation unit 52 is not completed (the delta-sigma modulation unit 52 does not operate normally).

【0017】したがって、スイッチング回路53の立ち
上げが、ミューティング期間経過後であれば、デルタシ
グマ変調部52が正しく動作していない状態において、
スイッチング回路53に上記定電圧が印加されることに
なるため、上記定電圧印加の瞬間には、デルタシグマ変
調回路57からの出力が不定となり、これによって、図
7に示すスイッチング回路53のFETドライバー75
からの出力が不定になる。
Therefore, if the switching circuit 53 starts up after the lapse of the muting period, the delta-sigma modulation section 52 does not operate properly.
Since the constant voltage is applied to the switching circuit 53, the output from the delta-sigma modulation circuit 57 becomes indefinite at the moment of the application of the constant voltage, whereby the FET driver of the switching circuit 53 shown in FIG. 75
The output from is unstable.

【0018】この場合、通常では、FET71とFET
74、あるいは、FET72とFET73との組み合わ
せで各FETのゲートがONになるところが、FET7
1とFET72、FET73とFET74との組み合わ
せ、あるいは、全てのFETのゲートがONとなる。そ
の結果、図7において、+V→FET71D→FET7
1S→FET72D→FET72S→−V、あるいは、
+V→FET73D→FET73S→FET74D→F
ET74S→−Vの経路で各FETに過大な電流が流
れ、各FETの破壊が起こることになる。なお、上記の
Dは、FETのドレインを意味し、上記のSは、FET
のソースを意味する。
In this case, usually, the FET 71 and the FET 71
74 or the combination of the FET 72 and the FET 73 turns on the gate of each FET.
1 and the FET 72, the combination of the FET 73 and the FET 74, or the gates of all the FETs are turned ON. As a result, in FIG. 7, + V → FET71D → FET7
1S → FET72D → FET72S → −V, or
+ V → FET73D → FET73S → FET74D → F
Excessive current flows in each FET along the path of ET74S → −V, and each FET is destroyed. The above D means the drain of the FET, and the above S is the FET
Means the source.

【0019】また、例えば、特開2000−19645
4号公報には、ノイズシェーパーの特性を持つデジタル
信号処理装置が開示されている。この装置では、ミュー
ティングの設定により出力を0にした状態で、D/A
(デジタル−アナログ)変換器に供給されるデジタルデ
ータのビットに対応するビットクロックを停止させるこ
とで、プロセッサのパラメータ変更時にノイズが外部に
出力されないようにしている。
Further, for example, Japanese Patent Application Laid-Open No. 2000-19645
Japanese Patent Application Laid-Open No. 4 (Kokai) No. 4 (Kokai) No. 4 (1995) discloses a digital signal processing device having the characteristics of a noise shaper. In this device, the output is set to 0 by the muting setting, and the D / A
By stopping the bit clock corresponding to the bit of the digital data supplied to the (digital-analog) converter, noise is prevented from being output to the outside when the parameter of the processor is changed.

【0020】しかし、このようにクロックを停止させる
動作を行うと、マイコン等で行う外部からの制御が煩雑
になるという問題が生ずる。
However, such an operation of stopping the clock causes a problem that external control performed by a microcomputer or the like becomes complicated.

【0021】本発明は、上記の問題点を解決するために
なされたもので、その目的は、スイッチング回路の半導
体電力増幅素子の破壊を回避することができると共に、
複雑な制御を行うことなくデルタシグマ変調部のミュー
ティング動作を行うことができ、しかも、ノイズ出力を
確実に低減できるスイッチング増幅器およびその駆動方
法を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to prevent a semiconductor power amplifying element of a switching circuit from being destroyed.
An object of the present invention is to provide a switching amplifier that can perform a muting operation of a delta-sigma modulation unit without performing complicated control and that can reliably reduce a noise output, and a driving method thereof.

【0022】[0022]

【課題を解決するための手段】本発明に係るスイッチン
グ増幅器の駆動方法は、上記の課題を解決するために、
入力信号をデルタシグマ変調するデルタシグマ変調部
と、定電圧をスイッチングして出力するスイッチング素
子と、上記デルタシグマ変調部からの出力信号に応じて
上記スイッチング素子を駆動するための駆動回路とを有
するスイッチング回路とを備え、上記スイッチング回路
からの出力を上記デルタシグマ変調部にフィードバック
してデルタシグマ変調を行うスイッチング増幅器の駆動
方法であって、上記デルタシグマ変調部をミューティン
グ状態にし、そのミューティング期間内で、上記スイッ
チング回路を立ち上げることを特徴としている。
A driving method of a switching amplifier according to the present invention has the following objects.
A delta-sigma modulation unit that performs delta-sigma modulation on an input signal; a switching element that switches and outputs a constant voltage; and a drive circuit that drives the switching element according to an output signal from the delta-sigma modulation unit. A driving circuit for a switching amplifier that performs a delta-sigma modulation by feeding back an output from the switching circuit to the delta-sigma modulation unit, wherein the delta-sigma modulation unit is muted, The switching circuit is activated within a period.

【0023】上記の構成において、例えば、デルタシグ
マ変調部がミューティング期間内で既に立ち上がってい
るとすれば、上記ミューティング期間内では、デルタシ
グマ変調部からの出力は、例えば1ビット信号で言えば
常にゼロであり、不定とはならない。したがって、上記
ミューティング期間内でスイッチング回路を立ち上げて
も、スイッチング回路の駆動回路からの出力が不定とは
ならない。これにより、上記駆動回路によって駆動され
るスイッチング素子を正常に動作させることができる。
その結果、従来のようにスイッチング回路の立ち上げ時
に、スイッチング素子に過大な電流が流れるのを回避す
ることができ、スイッチング素子が破壊されるのを回避
することができる。
In the above configuration, for example, if the delta-sigma modulator has already risen within the muting period, the output from the delta-sigma modulator can be a 1-bit signal during the muting period. If it is always zero, it is not undefined. Therefore, even if the switching circuit is started during the muting period, the output from the driving circuit of the switching circuit does not become unstable. Thus, the switching element driven by the driving circuit can operate normally.
As a result, it is possible to prevent an excessive current from flowing through the switching element when the switching circuit is activated as in the related art, and to prevent the switching element from being destroyed.

【0024】また、スイッチング回路が正常に動作する
ことによって、スイッチング回路からの出力がフィード
バックされるデルタシグマ変調部も正常に動作すること
となる。これにより、デルタシグマ変調部でのノイズシ
ェーピング動作が安定するので、ミューティング期間経
過後、デルタシグマ変調部からの出力に過剰なノイズ成
分が含まれることがない。
Further, when the switching circuit operates normally, the delta-sigma modulation section to which the output from the switching circuit is fed back also operates normally. This stabilizes the noise shaping operation in the delta-sigma modulation unit, so that the output from the delta-sigma modulation unit does not include an excessive noise component after the elapse of the muting period.

【0025】また、出力信号からノイズ成分を除去する
にあたり、従来のように、各部の動作タイミングの制御
に用いるクロックを停止させる構成ではないので、各部
の制御が複雑になることもない。
Further, in removing the noise component from the output signal, since the clock used for controlling the operation timing of each unit is not stopped unlike the related art, the control of each unit does not become complicated.

【0026】本発明に係るスイッチング増幅器の駆動方
法は、上記の課題を解決するために、上記ミューティン
グ期間内で、上記デルタシグマ変調部を立ち上げた後、
上記スイッチング回路を立ち上げることを特徴としてい
る。
In order to solve the above-mentioned problems, a method of driving a switching amplifier according to the present invention includes the steps of: starting up the delta-sigma modulation section during the muting period;
It is characterized in that the switching circuit is started.

【0027】上記の構成によれば、ミューティング期間
内で、スイッチング回路を立ち上げる前に、デルタシグ
マ変調部を立ち上げているので、スイッチング回路の立
ち上げ時には、スイッチング回路からの出力のフィード
バックにより、デルタシグマ変調部の動作を完結させる
(デルタシグマ変調部を正常に動作させる)ことができ
る。この結果、上述した効果を確実に得ることができ
る。
According to the above configuration, the delta-sigma modulation section is started up before the switching circuit is started up within the muting period. Therefore, when the switching circuit is started up, the output of the switching circuit is fed back. , The operation of the delta-sigma modulator can be completed (the delta-sigma modulator can operate normally). As a result, the above-described effects can be reliably obtained.

【0028】本発明に係るスイッチング増幅器の駆動方
法は、上記の課題を解決するために、上記デルタシグマ
変調部の上記ミューティング状態では、上記デルタシグ
マ変調部からの出力信号が一定の状態であることを特徴
としている。
In order to solve the above-mentioned problems, in the driving method of the switching amplifier according to the present invention, in the muting state of the delta-sigma modulation section, an output signal from the delta-sigma modulation section is constant. It is characterized by:

【0029】上記の構成によれば、デルタシグマ変調部
がミューティング状態の間、デルタシグマ変調部からの
出力信号が不定ではないので、上記ミューティング期間
内でスイッチング回路を立ち上げても、スイッチング回
路の駆動回路からの出力が不定とはならない。これによ
り、スイッチング回路のスイッチング素子が定電圧を正
常にスイッチングすることが可能となる。その結果、過
大電流によるスイッチング素子の破壊を確実に回避する
ことができる。
According to the above configuration, while the delta-sigma modulator is in the muting state, the output signal from the delta-sigma modulator is not indefinite. The output from the drive circuit of the circuit does not become undefined. Thereby, the switching element of the switching circuit can normally switch the constant voltage. As a result, destruction of the switching element due to excessive current can be reliably avoided.

【0030】本発明に係るスイッチング増幅器の駆動方
法は、上記の課題を解決するために、上記デルタシグマ
変調部のミューティング状態では、上記デルタシグマ変
調部がリセット状態であることを特徴としている。
In order to solve the above-mentioned problems, the driving method of the switching amplifier according to the present invention is characterized in that the delta-sigma modulation unit is in a reset state in a muting state of the delta-sigma modulation unit.

【0031】上記の構成によれば、デルタシグマ変調部
をリセット状態にすることにより、上記デルタシグマ変
調部からの出力信号が一定の状態となり、不定とはなら
ない。これにより、駆動回路によるスイッチング素子の
動作を正常に行うことができ、スイッチング素子の破壊
を確実に回避することができる。
According to the above configuration, the output signal from the delta-sigma modulation unit is kept constant by setting the delta-sigma modulation unit in the reset state, and the output signal is not unstable. Thus, the operation of the switching element by the drive circuit can be performed normally, and the destruction of the switching element can be reliably avoided.

【0032】本発明に係るスイッチング増幅器は、上記
の課題を解決するために、入力信号をデルタシグマ変調
するデルタシグマ変調部と、定電圧をスイッチングして
出力するスイッチング素子と、上記デルタシグマ変調部
からの出力信号に応じて上記スイッチング素子を駆動す
るための駆動回路とを有するスイッチング回路と、上記
デルタシグマ変調部および上記スイッチング回路の動作
を制御すると共に、上記デルタシグマ変調部のミューテ
ィング動作を制御する制御手段とを備え、上記スイッチ
ング回路からの出力を上記デルタシグマ変調部にフィー
ドバックしてデルタシグマ変調を行うスイッチング増幅
器であって、上記制御手段は、上記デルタシグマ変調部
をミューティング状態にし、そのミューティング期間内
で、上記スイッチング回路を立ち上げることを特徴とし
ている。
In order to solve the above-mentioned problems, a switching amplifier according to the present invention includes a delta-sigma modulation section for delta-sigma-modulating an input signal, a switching element for switching and outputting a constant voltage, and a delta-sigma modulation section. A switching circuit having a drive circuit for driving the switching element according to the output signal from the control circuit, and controlling the operations of the delta-sigma modulation unit and the switching circuit, and performing a muting operation of the delta-sigma modulation unit. Control means for controlling the output of the switching circuit to feed back the output from the switching circuit to the delta-sigma modulation unit to perform delta-sigma modulation, wherein the control means sets the delta-sigma modulation unit to a muting state. , Within the muting period, the above switch It is characterized by raising the grayed circuit.

【0033】上記の構成において、例えば、デルタシグ
マ変調部がミューティング期間内で既に立ち上がってい
るとすれば、上記ミューティング期間内では、デルタシ
グマ変調部からの出力は、例えば1ビット信号で言えば
常にゼロであり、不定とはならない。したがって、制御
手段が上記ミューティング期間内でスイッチング回路を
立ち上げても、スイッチング回路の駆動回路からの出力
が不定とはならない。これにより、上記駆動回路によっ
て駆動されるスイッチング素子を正常に動作させること
ができる。その結果、従来のようにスイッチング回路の
立ち上げ時に、スイッチング素子に過大な電流が流れる
のを回避することができ、スイッチング素子が破壊され
るのを回避することができる。
In the above configuration, for example, if the delta-sigma modulation section has already risen within the muting period, the output from the delta-sigma modulation section can be said to be, for example, a 1-bit signal during the muting period. If it is always zero, it is not undefined. Therefore, even if the control means starts the switching circuit within the muting period, the output from the driving circuit of the switching circuit does not become unstable. Thus, the switching element driven by the driving circuit can operate normally. As a result, it is possible to prevent an excessive current from flowing through the switching element when the switching circuit is activated as in the related art, and to prevent the switching element from being destroyed.

【0034】また、スイッチング回路が正常に動作する
ことによって、スイッチング回路からの出力がフィード
バックされるデルタシグマ変調部も正常に動作すること
となる。これにより、デルタシグマ変調部でのノイズシ
ェーピング動作が安定するので、ミューティング期間経
過後、デルタシグマ変調部からの出力に過剰なノイズ成
分が含まれることがない。
When the switching circuit operates normally, the delta-sigma modulation section to which the output from the switching circuit is fed back also operates normally. This stabilizes the noise shaping operation in the delta-sigma modulation unit, so that the output from the delta-sigma modulation unit does not include an excessive noise component after the elapse of the muting period.

【0035】また、出力信号からノイズ成分を除去する
にあたり、従来のように、各部の動作タイミングの制御
に用いるクロックを停止させる構成ではないので、各部
の制御が複雑になることもない。
Further, in removing the noise component from the output signal, since the clock used for controlling the operation timing of each unit is not stopped as in the related art, the control of each unit does not become complicated.

【0036】本発明に係るスイッチング増幅器は、上記
の課題を解決するために、上記制御手段は、上記ミュー
ティング期間内で、上記デルタシグマ変調部を立ち上げ
た後、上記スイッチング回路を立ち上げることを特徴と
している。
In the switching amplifier according to the present invention, in order to solve the above-mentioned problems, the control means may start up the delta-sigma modulation section and then start up the switching circuit within the muting period. It is characterized by.

【0037】上記の構成によれば、制御手段は、ミュー
ティング期間内で、スイッチング回路を立ち上げる前
に、デルタシグマ変調部を立ち上げるので、スイッチン
グ回路の立ち上げ時には、スイッチング回路からの出力
のフィードバックにより、デルタシグマ変調部の動作を
完結させる(デルタシグマ変調部を正常に動作させる)
ことができる。この結果、上述した効果を確実に得るこ
とができる。
According to the above configuration, the control means activates the delta-sigma modulation section before the activation of the switching circuit within the muting period. Therefore, at the time of activation of the switching circuit, the control means outputs the output from the switching circuit. Complete the operation of the delta-sigma modulation unit by feedback (normally operate the delta-sigma modulation unit)
be able to. As a result, the above-described effects can be reliably obtained.

【0038】[0038]

【発明の実施の形態】本発明の実施の一形態について、
図面に基づいて説明すれば以下の通りである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described.
The following is a description based on the drawings.

【0039】図2は、デルタシグマ変調を用いる本発明
のスイッチング増幅器1の電気的構成の一例を示すブロ
ック図である。同図に示すように、デジタル・スイッチ
ング・アンプを構成するスイッチング増幅器1は、デル
タシグマ(ΔΣ)変調部2と、スイッチング回路3と、
LPF4と、電源5(第2の電源)と、電源6(第1の
電源)と、マイコン7(制御手段)とを備えている。
FIG. 2 is a block diagram showing an example of the electrical configuration of the switching amplifier 1 of the present invention using delta-sigma modulation. As shown in FIG. 1, a switching amplifier 1 constituting a digital switching amplifier includes a delta-sigma (ΔΣ) modulator 2, a switching circuit 3,
An LPF 4, a power source 5 (second power source), a power source 6 (first power source), and a microcomputer 7 (control means) are provided.

【0040】デルタシグマ変調部2は、入力信号(例え
ば入力音声信号)をデルタシグマ変調し、1ビットデジ
タル信号(変調信号)を生成する。スイッチング回路3
は、デルタシグマ変調部2から出力される変調信号に応
じて電源(図示せず)からの定電圧をスイッチングする
ことにより、定電圧のパルス信号を出力する。なお、デ
ルタシグマ変調部2およびスイッチング回路3の詳細な
構成については後述する。LPF4は、スイッチング回
路3からの出力をアナログ信号に復調する。
The delta-sigma modulator 2 performs delta-sigma modulation on an input signal (for example, an input audio signal) to generate a 1-bit digital signal (modulated signal). Switching circuit 3
Outputs a constant-voltage pulse signal by switching a constant voltage from a power supply (not shown) according to a modulation signal output from the delta-sigma modulation unit 2. The detailed configurations of the delta-sigma modulator 2 and the switching circuit 3 will be described later. The LPF 4 demodulates the output from the switching circuit 3 into an analog signal.

【0041】電源5は、デルタシグマ変調部2の後述す
るデルタシグマ変調回路8に定電圧を供給することによ
ってデルタシグマ変調回路8を駆動する電源5aと、後
述するロジック回路9に定電圧を供給することによって
ロジック回路9を駆動する電源5bとで構成されてい
る。電源6は、スイッチング回路3に定電圧を供給する
ことによってスイッチング回路3を駆動する。
The power supply 5 supplies a constant voltage to a delta-sigma modulation circuit 8 described later of the delta-sigma modulation section 2 to drive the delta-sigma modulation circuit 8, and supplies a constant voltage to a logic circuit 9 described later. Thus, the power supply 5b for driving the logic circuit 9 is provided. The power supply 6 drives the switching circuit 3 by supplying a constant voltage to the switching circuit 3.

【0042】マイコン7は、デルタシグマ変調部2およ
びスイッチング回路3の動作を制御する。具体的には、
マイコン7は、電源5aによるデルタシグマ変調回路8
への定電圧の印加、電源5bによるロジック回路9への
定電圧の印加、電源6によるスイッチング回路3への定
電圧の印加を制御している。
The microcomputer 7 controls the operations of the delta-sigma modulator 2 and the switching circuit 3. In particular,
The microcomputer 7 includes a delta-sigma modulation circuit 8 using a power supply 5a.
A constant voltage is applied to the logic circuit 9 by the power supply 5b, and a constant voltage is applied to the switching circuit 3 by the power supply 6.

【0043】また、本実施形態では、マイコン7は、リ
セット信号であるミューティング信号をロジック回路9
に供給することにより、デルタシグマ変調部2からの出
力を0(ミューティング状態)にすることが可能となっ
ている。
In the present embodiment, the microcomputer 7 outputs the muting signal, which is a reset signal, to the logic circuit 9.
, The output from the delta-sigma modulator 2 can be set to 0 (muting state).

【0044】上記の構成において、図示しない入力信号
源からの入力信号(入力音声信号)が入力端12を介し
てスイッチング増幅器1に入力されると、上記入力信号
は、スイッチング増幅器1のデルタシグマ変調部2によ
って1ビットデジタル信号に変換される。
In the above configuration, when an input signal (input audio signal) from an input signal source (not shown) is input to the switching amplifier 1 via the input terminal 12, the input signal is subjected to delta-sigma modulation of the switching amplifier 1. The signal is converted into a 1-bit digital signal by the unit 2.

【0045】上記1ビット信号がスイッチング回路3に
入力されると、スイッチング回路3からは、上記1ビッ
ト信号に対応した所定の定電圧パルス信号がLPF4に
出力され、上記パルス信号がLPF4にてアナログ信号
(アナログ音声信号)に復調される。そして、上記アナ
ログ信号は、出力端13につながれるスピーカ等によっ
て音響化される。
When the 1-bit signal is input to the switching circuit 3, a predetermined constant voltage pulse signal corresponding to the 1-bit signal is output from the switching circuit 3 to the LPF 4, and the pulse signal is converted into an analog signal by the LPF 4. The signal is demodulated into a signal (analog audio signal). Then, the analog signal is sonicated by a speaker or the like connected to the output terminal 13.

【0046】次に、上記したデルタシグマ変調部2およ
びスイッチング回路3の詳細について、図2および図3
を参照しながら説明する。図3は、デルタシグマ変調部
2およびスイッチング回路3の詳細な構成を示すブロッ
クである。
Next, the details of the delta-sigma modulator 2 and the switching circuit 3 will be described with reference to FIGS.
This will be described with reference to FIG. FIG. 3 is a block diagram showing a detailed configuration of the delta-sigma modulation unit 2 and the switching circuit 3.

【0047】なお、実際には、図3に示すように、差動
入出力の形態となっているが、先の図2は、単一入出力
の形態で図示したものとなっている。
In practice, as shown in FIG. 3, a differential input / output mode is used. However, FIG. 2 shows a single input / output mode.

【0048】デルタシグマ変調部2は、デルタシグマ
(ΔΣ)変調回路8と、ロジック回路9と、減衰器10
と、加算器11とを備えて構成されている。
The delta-sigma modulator 2 includes a delta-sigma (ΔΣ) modulator 8, a logic circuit 9, and an attenuator 10.
And an adder 11.

【0049】デルタシグマ変調回路8は、例えば入力音
声信号のような入力信号を順次積分していく、例えば7
つの縦続接続された高次の積分器(RC積分器)と、各
積分器からの出力を相互に加算する加算器とを具備して
構成される積分器−加算器群15と、加算器からの出力
を1ビット信号に量子化する量子化器16とからなって
いる。量子化器16は、比較器とDフリップフロップ等
を備えており、加算器からの出力を比較器に入力し、D
フリップフロップ等で64fs(2.8224MHz)
のクロックにより1ビット信号に量子化する。
The delta-sigma modulation circuit 8 sequentially integrates an input signal such as an input audio signal.
An integrator-adder group 15 comprising two cascaded high-order integrators (RC integrators), an adder for mutually adding outputs from the integrators, And a quantizer 16 that quantizes the output of 1 into a 1-bit signal. The quantizer 16 includes a comparator, a D flip-flop, etc., inputs an output from the adder to the comparator,
64 fs (2.8224 MHz) with flip-flops
Is quantized to a 1-bit signal by the clock of (1).

【0050】ロジック回路9は、量子化器16からの出
力をデジタル処理する回路であり、例えば、デルタシグ
マ変調回路8からの1ビット信号と、マイコン7から供
給されるミューティング信号との論理積をとるAND回
路17・17で構成される。
The logic circuit 9 is a circuit for digitally processing the output from the quantizer 16. For example, a logical product of a 1-bit signal from the delta-sigma modulation circuit 8 and a muting signal supplied from the microcomputer 7 is provided. And AND circuits 17 and 17 which take the form

【0051】ここで、ミューティング信号は、図1に示
すように、Highレベル(例えば1)とLowレベル
(例えば0)との2値レベルで表される信号となってい
る。したがって、ミューティング信号がマイコン7から
ロジック回路9に供給されると、ロジック回路9の各A
ND回路17・17では、上記のように論理積がとられ
るので、上記ミューティング信号がHighレベルのと
きには、ロジック回路9からはデルタシグマ変調回路8
からの1ビット信号(1または0)が出力されることに
なり、上記ミューティング信号がLowレベルのときに
は、ロジック回路9からの出力は常にLowレベル
(0)となる。したがって、Lowレベルのミューティ
ング信号がロジック回路9に供給されたときに、デルタ
シグマ変調部2はミューティング状態となる。
Here, as shown in FIG. 1, the muting signal is a signal represented by a binary level of a high level (for example, 1) and a low level (for example, 0). Therefore, when the muting signal is supplied from the microcomputer 7 to the logic circuit 9, each A of the logic circuit 9
In the ND circuits 17 and 17, the logical product is obtained as described above. Therefore, when the muting signal is at the High level, the logic circuit 9 outputs the delta-sigma modulation circuit 8.
Is output, and when the muting signal is at the low level, the output from the logic circuit 9 is always at the low level (0). Therefore, when a low-level muting signal is supplied to the logic circuit 9, the delta-sigma modulator 2 enters a muting state.

【0052】減衰器10は、スイッチング回路3からの
出力(定電圧パルス信号)を減衰させる。加算器11
は、減衰器10にて減衰されたパルス信号を上記入力信
号から減算する。したがって、デルタシグマ変調部2で
は、デルタシグマ変調回路8の量子化器16からの1ビ
ット信号が入力信号に対応したものとなるように、フィ
ードバック制御がなされている。
The attenuator 10 attenuates the output (constant voltage pulse signal) from the switching circuit 3. Adder 11
Subtracts the pulse signal attenuated by the attenuator 10 from the input signal. Therefore, in the delta-sigma modulator 2, feedback control is performed so that the 1-bit signal from the quantizer 16 of the delta-sigma modulation circuit 8 corresponds to the input signal.

【0053】一方、スイッチング回路3は、定電圧をス
イッチングして出力する複数のスイッチング素子と、デ
ルタシグマ変調部2からの出力信号に応じて各スイッチ
ング素子を駆動するための駆動回路とを有している。よ
り具体的には、スイッチング回路3は、半導体電力増幅
素子である4つのpチャンネル型のFET(電界効果ト
ランジスタ)18〜21と、ロジック回路9から出力さ
れる1ビット信号により、各FET18〜21のゲート
電圧を制御するFETドライバー22とを備えている。
On the other hand, the switching circuit 3 has a plurality of switching elements for switching and outputting a constant voltage, and a drive circuit for driving each switching element in accordance with an output signal from the delta-sigma modulation section 2. ing. More specifically, the switching circuit 3 comprises four p-channel FETs (field effect transistors) 18 to 21 as semiconductor power amplifiers and one-bit signals output from the logic circuit 9 to switch the FETs 18 to 21. And a FET driver 22 for controlling the gate voltage of the FET.

【0054】FET18・20のドレインは、+V(例
えば+32V)の電圧を出力する電源(図示せず)に接
続されている。FET18・20のソースは、FET1
9・21のドレインとそれぞれ接続されていると共に、
LPF4および減衰器10への出力端となっている。ま
た、FET19・21のソースは、−V(例えば−32
V)の電圧を出力する電源(図示せず)に接続されてい
るか、もしくは接地されている。
The drains of the FETs 18 and 20 are connected to a power supply (not shown) that outputs a voltage of + V (for example, +32 V). The source of FET18 / 20 is FET1
Connected to the drains 9 and 21 respectively,
An output terminal to the LPF 4 and the attenuator 10. The sources of the FETs 19 and 21 are connected to -V (for example, -32
V) is connected to a power supply (not shown) that outputs a voltage of V) or is grounded.

【0055】FETドライバー22は、ロジック回路9
からの出力信号(1または0)に応じて、FET18と
FET21とを同時にONして、FET19とFET2
0とを同時にOFFするか、FET18とFET21と
を同時にOFFして、FET19とFET20とを同時
にONする制御を行う。これにより、スイッチング回路
3では、ロジック回路9からの出力信号に応じた定電圧
(+V,−Vまたは0)が選択され、定電圧パルス信号
が上記各FETの組み合わせに対応して生成されること
になる。
The FET driver 22 is connected to the logic circuit 9.
The FET 18 and the FET 21 are simultaneously turned on in response to the output signal (1 or 0) from the
0 is simultaneously turned off or the FET 18 and the FET 21 are simultaneously turned off and the FET 19 and the FET 20 are simultaneously turned on. As a result, in the switching circuit 3, a constant voltage (+ V, -V or 0) according to the output signal from the logic circuit 9 is selected, and a constant voltage pulse signal is generated corresponding to the combination of the FETs. become.

【0056】次に、スイッチング増幅器1において、ミ
ューティング動作を行う際の動作タイミングについて説
明する。図1は、電源5a・5bからデルタシグマ変調
回路8およびロジック回路9へ印加する電圧の波形と、
電源7からスイッチング回路3へ印加する電圧の波形
と、デルタシグマ変調回路8から出力される1ビット信
号の波形と、ミューティング信号の波形とを示してい
る。また、図4は、ミューティング動作の流れを示すフ
ローチャートである。
Next, the operation timing when the switching amplifier 1 performs the muting operation will be described. FIG. 1 shows waveforms of voltages applied from power supplies 5a and 5b to delta-sigma modulation circuit 8 and logic circuit 9,
2 shows a waveform of a voltage applied from the power supply 7 to the switching circuit 3, a waveform of a 1-bit signal output from the delta-sigma modulation circuit 8, and a waveform of a muting signal. FIG. 4 is a flowchart showing the flow of the muting operation.

【0057】まず、マイコン7は、ロジック回路9にL
owレベルのミューティング信号を与えた状態、すなわ
ち、ミューティング期間T内で、デルタシグマ変調回路
8およびロジック回路9の電源5a・5bを立ち上げ、
電源5a・5bからデルタシグマ変調回路8およびロジ
ック回路9に駆動電圧を印加させる(S1)。
First, the microcomputer 7 sets the logic circuit 9 to L
In a state in which the muting signal of the ow level is supplied, that is, within the muting period T, the power supplies 5a and 5b of the delta-sigma modulation circuit 8 and the logic circuit 9 are started up,
A drive voltage is applied from the power supplies 5a and 5b to the delta-sigma modulation circuit 8 and the logic circuit 9 (S1).

【0058】次に、この駆動電圧の印加からt1時間経
過後に、マイコン7は、スイッチング回路3の電源6を
立ち上げ、電源6からスイッチング回路3に駆動電圧を
印加させる(S2)。
Next, after a lapse of time t1 from the application of the driving voltage, the microcomputer 7 starts up the power supply 6 of the switching circuit 3 and applies the driving voltage to the switching circuit 3 from the power supply 6 (S2).

【0059】そして、この駆動電圧の印加からt2時間
経過後に、マイコン7は、ミューティング信号をHig
hレベルにし、ロジック回路9のミューティング状態を
解除する(S3)。
After a lapse of time t2 from the application of the driving voltage, the microcomputer 7 outputs the muting signal to Hig.
The level is set to the h level, and the muting state of the logic circuit 9 is released (S3).

【0060】ここで、上記のミューティング期間Tとし
て、例えば500msecを考えた場合、電源5a・5
bの電圧の立ち上がりから電源6の電圧の立ち上がりま
での時間t1、電源6の電圧の立ち上がりからミューテ
ィング期間終了までの時間t2として、それぞれ例えば
200msecを考えることができる。時間t1および
時間t2として少なくとも200msecを確保すれ
ば、電源投入後、この間で電圧を十分に安定させること
ができる。
Here, assuming that the muting period T is, for example, 500 msec, the power sources 5a and 5
For example, 200 msec can be considered as the time t1 from the rise of the voltage b to the rise of the voltage of the power supply 6 and the time t2 from the rise of the voltage of the power supply 6 to the end of the muting period. If at least 200 msec is secured as the time t1 and the time t2, the voltage can be sufficiently stabilized during the power-on period.

【0061】なお、上記の時間t1およびt2は、上記
200msecという時間に限定されるわけではなく、
例えば、以下の式を満たすように、ミューティング期間
Tとの兼ね合いで設定されればよい。
The times t1 and t2 are not limited to the time of 200 msec.
For example, it may be set in consideration of the muting period T so as to satisfy the following expression.

【0062】t1+t2<T t1>0、t2>0、T>0 また、上記のようにロジック回路9を用いてミューティ
ング動作を行う以外にも、例えば、デルタシグマ変調回
路8のリセット機能を使用してミューティング動作を行
ってもよい。
T1 + t2 <Tt1> 0, t2> 0, T> 0 In addition to performing the muting operation using the logic circuit 9 as described above, for example, the reset function of the delta-sigma modulation circuit 8 is used. Alternatively, the muting operation may be performed.

【0063】すなわち、図5のフローチャートに沿った
動作手順によっても、ミューティンク動作が可能であ
る。この場合、まず、デルタシグマ変調回路8のリセッ
ト状態、すなわち内蔵ミュートの状態で、マイコン7
は、デルタシグマ変調回路8を立ち上げる(S11)。
すなわち、マイコン7は、電源5aを立ち上げて、電源
5aからデルタシグマ変調回路8に駆動電圧を印加させ
る。次に、マイコン7は、この駆動電圧の印加から図1
に示すt1時間経過後に、スイッチング回路3の電源6
を立ち上げ、電源6からスイッチング回路3に駆動電圧
を印加させる(S12)。その後、マイコン7は、スイ
ッチング回路3の立ち上げからt2時間後に、デルタシ
グマ変調回路8のリセット状態を解除する(S13)。
That is, the muting operation can be performed by the operation procedure according to the flowchart of FIG. In this case, first, in the reset state of the delta-sigma modulation circuit 8, that is, in the state of built-in mute, the microcomputer 7
Starts the delta-sigma modulation circuit 8 (S11).
That is, the microcomputer 7 starts up the power supply 5a and causes the delta-sigma modulation circuit 8 to apply a drive voltage from the power supply 5a. Next, the microcomputer 7 determines from FIG.
After the elapse of the time t1 shown in FIG.
Is started, and a drive voltage is applied from the power supply 6 to the switching circuit 3 (S12). Thereafter, the microcomputer 7 releases the reset state of the delta-sigma modulation circuit 8 at time t2 after the activation of the switching circuit 3 (S13).

【0064】このような動作手順を採る場合は、デルタ
シグマ変調部2にロジック回路9を設けなくても済むの
で、デルタシグマ変調部2の構成を簡素化することがで
きる。
When such an operation procedure is adopted, it is not necessary to provide the logic circuit 9 in the delta-sigma modulation unit 2, so that the configuration of the delta-sigma modulation unit 2 can be simplified.

【0065】以上のように、本発明は、デルタシグマ変
調部2をミューティング状態にしたときに、そのミュー
ティング期間T内で、スイッチング回路3を立ち上げる
構成である。ミューティング期間T内では、デルタシグ
マ変調回路8からの出力は図1に示すように常にゼロで
あり、不定とはならないので、このミューティング期間
T内でスイッチング回路3を立ち上げても、その立ち上
げ時に、FETドライバー22からの出力が不定となる
ことはない。
As described above, according to the present invention, when the delta-sigma modulator 2 is in the muting state, the switching circuit 3 is activated within the muting period T. During the muting period T, the output from the delta-sigma modulation circuit 8 is always zero as shown in FIG. 1 and does not become indefinite. At the time of startup, the output from the FET driver 22 does not become unstable.

【0066】したがって、FETドライバー22を正常
に動作させることができるので、FETドライバー22
によって駆動される各FET18〜21のON/OFF
動作を正常に行うことができる。その結果、スイッチン
グ回路3の立ち上げ時に各FET18〜21に過大な電
流が流れ、各FET18〜21が破壊されるのを回避す
ることができる。
Therefore, the FET driver 22 can be operated normally, so that the FET driver 22
ON / OFF of each FET 18-21 driven by
Operation can be performed normally. As a result, it is possible to prevent an excessive current from flowing through each of the FETs 18 to 21 when the switching circuit 3 starts up, and to prevent the FETs 18 to 21 from being destroyed.

【0067】また、デルタシグマ変調回路8の出力1ビ
ット信号がスイッチング回路3によって電圧増幅され、
さらに減衰器10で減衰した信号を加算器11にて入力
信号と減算した信号が、さらにデルタシグマ変調回路8
にてデルタシグマ変調される信号ループが形成されるた
め、デルタシグマ変調回路8のノイズシェーピング動作
が安定する。なお、上記のノイズシェーピング動作と
は、量子化雑音に微分特性(高域上がりの特性)を与え
ることを言う。これにより、ミューティング動作解除の
後も、デルタシグマ変調回路8からの出力に過剰なノイ
ズ成分が含まれることがない。その結果、優れたオーデ
ィオ性能を確保することができる。
The 1-bit signal output from the delta-sigma modulation circuit 8 is voltage-amplified by the switching circuit 3,
The signal obtained by subtracting the signal attenuated by the attenuator 10 from the input signal by the adder 11 is further added to the delta-sigma modulation circuit 8.
Thus, a signal loop for performing delta-sigma modulation is formed, so that the noise shaping operation of the delta-sigma modulation circuit 8 is stabilized. Note that the above-described noise shaping operation refers to giving a differential characteristic (a characteristic in which a high frequency rises) to quantization noise. Thus, even after the muting operation is canceled, the output from the delta-sigma modulation circuit 8 does not include an excessive noise component. As a result, excellent audio performance can be secured.

【0068】また、出力信号からノイズを除去するにあ
たり、デルタシグマ変調回路8やLPF4に供給される
クロックを停止させなくても済むので、マイコン7によ
るデルタシグマ変調部2の動作タイミング等の制御も複
雑になることがない。
In removing noise from the output signal, the clock supplied to the delta-sigma modulation circuit 8 and the LPF 4 does not need to be stopped, so that the microcomputer 7 controls the operation timing of the delta-sigma modulation unit 2 and the like. It doesn't get complicated.

【0069】また、例えば、ミューティング期間T内で
スイッチング回路3を立ち上げた後に、デルタシグマ変
調部2を立ち上げると、ミューティング状態を経ずして
デルタシグマ変調部2を動作させることになる。この場
合、デルタシグマ変調部2の立ち上げ時の不定な出力信
号によってFETドライバー22の不定な動作による各
FET18〜21の破壊が起こり、不安定動作状態によ
る過大なノイズが出力されるようなことが起こる。
For example, if the delta-sigma modulator 2 is started after the switching circuit 3 is started within the muting period T, the delta-sigma modulator 2 is operated without passing through the muting state. Become. In this case, an undefined output signal when the delta-sigma modulation unit 2 starts up may cause the FETs 18 to 21 to be destroyed due to an undefined operation of the FET driver 22, and excessive noise due to an unstable operation state may be output. Happens.

【0070】しかし、本発明では、デルタシグマ変調部
2のミューティング期間T内で、デルタシグマ変調部2
を立ち上げた後に、スイッチング回路3を立ち上げてい
る。ミューティング期間T内で、デルタシグマ変調部2
の処理ループ内にある積分器・加算器群15、量子化器
16、ロジック回路9のようなアクティブ回路を動作さ
せておくことにより、スイッチング回路3の立ち上げ時
には、デルタシグマ変調部2の動作を完結させることが
できる。したがって、ミューティング期間T内で、デル
タシグマ変調部2を立ち上げた後に、スイッチング回路
3を立ち上げる本発明では、上記の問題が起こることは
ない。
However, according to the present invention, within the muting period T of the delta-sigma modulator 2,
Then, the switching circuit 3 is started. Within the muting period T, the delta-sigma modulator 2
By operating the active circuits such as the integrator / adder group 15, the quantizer 16, and the logic circuit 9 in the processing loop of the above, the operation of the delta-sigma modulation unit 2 is performed when the switching circuit 3 starts up. Can be completed. Therefore, in the present invention in which the switching circuit 3 is started after the delta-sigma modulation section 2 is started within the muting period T, the above problem does not occur.

【0071】なお、本実施形態では、デルタシグマ変調
部2をミューティング状態にしてから一定時間経過後
に、デルタシグマ変調部2を立ち上げているが、ミュー
ティング状態の開始と、デルタシグマ変調部2の立ち上
げとは同時であってもよい(上記アクティブ回路の動作
開始からミューティング期間Tが始まるようにしてもよ
い)。つまり、 t1+t2=T t1>0、t2>0、T>0 であってもよい。
In the present embodiment, the delta-sigma modulator 2 is started up after a certain period of time has elapsed after the delta-sigma modulator 2 has been put into the muting state. 2 may be started at the same time (the muting period T may be started from the start of the operation of the active circuit). That is, t1 + t2 = T t1> 0, t2> 0, and T> 0.

【0072】ところで、本実施形態で説明したスイッチ
ング増幅器の駆動方法は、以下の第1〜第4のスイッチ
ング増幅器の駆動方法とも表現することができる。
The driving method of the switching amplifier described in the present embodiment can also be expressed as the following first to fourth driving methods of the switching amplifier.

【0073】第1のスイッチング増幅器の駆動方法は、
入力信号をデルタシグマ変調し、その変調信号に応答し
て電源からの定電圧をスイッチングし、そのスイッチン
グ出力をローパスフィルタによってアナログ変換して出
力することにより、上記入力信号を効率よく電力増幅す
るデルタシグマ変調を用いるスイッチング増幅器におい
て、ミューティング期間内で、スイッチング制御信号生
成部(デルタシグマ変調回路)の立ち上げタイミング
が、上記定電圧をスイッチングするスイッチング回路部
の立ち上げタイミングよりも先である構成である。
The driving method of the first switching amplifier is as follows.
Delta-sigma modulation of an input signal, switching of a constant voltage from a power supply in response to the modulated signal, and analog conversion of the switching output by a low-pass filter and outputting the converted signal, thereby efficiently amplifying the input signal. In a switching amplifier using sigma modulation, a rise timing of a switching control signal generation section (delta sigma modulation circuit) is earlier than a rise timing of a switching circuit section for switching the constant voltage within a muting period. It is.

【0074】上記構成によれば、上述のように構成され
るスイッチング増幅器において、動作立ち上げ時におい
てデルタシグマ変調回路のノイズシェーピング動作が安
定し、ミューティング動作解除の後もデルタシグマ変調
回路の出力に過剰なノイズ成分か含まれず、半導体電力
増幅素子に過剰な電流が流れたり、ミューティング動作
解除時にノイズが出力されることがないという利点を有
している。
According to the above configuration, in the switching amplifier configured as described above, the noise shaping operation of the delta-sigma modulation circuit is stabilized when the operation is started, and the output of the delta-sigma modulation circuit is released even after the muting operation is canceled. This has the advantage that no excessive noise component is included in the semiconductor power amplifying element, and no excessive current flows through the semiconductor power amplifying element, and no noise is output when the muting operation is canceled.

【0075】第2のスイッチング増幅器の駆動方法は、
入力信号をデルタシグマ変調し、その変調信号に応答し
て電源からの定電圧をスイッチングし、そのスイッチン
グ出力をローパスフィルタによってアナログ変換して出
力することにより、上記入力信号を効率よく電力増幅す
るデルタシグマ変調を用いるスイッチング増幅器におい
て、スイッチング制御信号生成部(デルタシグマ変調回
路)の駆動について、ミューティング状態の解除を定電
圧印加の後に行う構成である。
The driving method of the second switching amplifier is as follows.
Delta-sigma modulation of an input signal, switching of a constant voltage from a power supply in response to the modulated signal, and analog conversion of the switching output by a low-pass filter and outputting the converted signal, thereby efficiently amplifying the input signal. In a switching amplifier using sigma modulation, a muting state is released after a constant voltage is applied for driving a switching control signal generation unit (delta sigma modulation circuit).

【0076】上記の構成によれば、上述のように構成さ
れるスイッチング増幅器において、動作立ち上げ時にお
いてデルタシグマ変調回路のノイズシェーピング動作が
安定し、ミューティング動作解除の後もデルタシグマ変
調回路の出力に過剰なノイズ成分が含まれず、半導体電
力増幅素子に過剰な電流が流れたり、ミューティング動
作解除時にノイズが出力されることがない。
According to the above configuration, in the switching amplifier configured as described above, the noise shaping operation of the delta-sigma modulation circuit is stabilized at the time of starting operation, and the delta-sigma modulation circuit is released after the muting operation is canceled. The output does not include an excessive noise component, so that an excessive current does not flow through the semiconductor power amplifying element and no noise is output when the muting operation is canceled.

【0077】第3のスイッチング増幅器の駆動方法は、
上記第1または第2の駆動方法において、上記ミューテ
ィング状態において、ミューティングとは量子化出力信
号がLowの状態である構成である。
The driving method of the third switching amplifier is as follows.
In the first or second driving method, in the muting state, muting has a configuration in which a quantized output signal is in a low state.

【0078】上記の構成によれば、上述のように構成さ
れるスイッチング増幅器において、デルタシグマ変調回
路のクロックを停止することがないので、上記デルタシ
グマ変調回路の動作タイミングを複雑に制御することな
く、ミューティング動作が行われ、また、ミューティン
グ解除の後もデルタシグマ変調回路の出力に過剰なノイ
ズ成分が含まれず、半導体電力増幅素子に過剰な電流が
流れたり、ミューティング動作解除時にノイズが出力さ
れることがないという利点を有している。
According to the above configuration, in the switching amplifier configured as described above, since the clock of the delta-sigma modulation circuit is not stopped, the operation timing of the delta-sigma modulation circuit is not complicatedly controlled. The muting operation is performed, and even after the muting is released, the output of the delta-sigma modulation circuit does not include an excessive noise component. It has the advantage of not being output.

【0079】第4のスイッチング増幅器の駆動方法は、
上記第1または第2の駆動方法において、上記ミューテ
ィング状態は、スイッチング制御信号生成回路のリセッ
ト状態である構成である。
The driving method of the fourth switching amplifier is as follows.
In the first or second driving method, the muting state is a reset state of the switching control signal generation circuit.

【0080】上記の構成によれば、上述のように構成さ
れるスイッチング増幅器において、デルタシグマ変調回
路のクロックを停止することがないので、上記デルタシ
グマ変調回路の動作タイミングを複雑に制御することな
く、ミューティング動作が行われ、また、ミューティン
グ解除の後もデルタシグマ変調回路の出力に過剰なノイ
ズ成分が含まれず、半導体電力増幅素子に過剰な電流が
流れたり、ミューティンク動作解除時にノイズが出力さ
れることがないという利点を有している。
According to the above configuration, in the switching amplifier configured as described above, since the clock of the delta-sigma modulation circuit is not stopped, the operation timing of the delta-sigma modulation circuit is not complicatedly controlled. The muting operation is performed, and the output of the delta-sigma modulation circuit does not contain an excessive noise component even after the muting is released, and an excessive current flows to the semiconductor power amplifier element, and noise is generated when the muting operation is released. It has the advantage of not being output.

【0081】また、本発明のスイッチング増幅器の駆動
方法は、入力信号をデルタシグマ変調するデルタシグマ
変調部と、定電圧をスイッチングして出力するスイッチ
ング素子と、上記デルタシグマ変調部からの出力信号に
応じて上記スイッチング素子を駆動するための駆動回路
とを有するスイッチング回路とを備え、上記スイッチン
グ回路からの出力を上記デルタシグマ変調部にフィード
バックしてデルタシグマ変調を行うスイッチング増幅器
の駆動方法であって、上記デルタシグマ変調部をミュー
ティング状態にし、そのミューティング期間内で、上記
デルタシグマ変調部を立ち上げてから、上記スイッチン
グ回路を立ち上げ、その後、上記ミューティング状態を
解除する構成であると言うこともできる。
Further, the driving method of the switching amplifier according to the present invention includes a delta-sigma modulation section for delta-sigma-modulating an input signal, a switching element for switching and outputting a constant voltage, and an output signal from the delta-sigma modulation section. A driving circuit for driving the switching element in response to the switching circuit, wherein the output from the switching circuit is fed back to the delta-sigma modulation unit to perform delta-sigma modulation. The delta-sigma modulation section is set to a muting state, and within the muting period, the delta-sigma modulation section is started, and then the switching circuit is started, and then the muting state is released. I can also say.

【0082】また、本発明のスイッチング増幅器は、入
力信号をデルタシグマ変調するデルタシグマ変調部と、
上記デルタシグマ変調部からの出力信号に応じて定電圧
をスイッチングするスイッチング素子と、上記スイッチ
ング素子を駆動するための駆動回路とを有するスイッチ
ング回路と、上記スイッチング回路に駆動電圧を供給す
る第1の電源と、上記デルタシグマ変調部のミューティ
ング動作を制御する制御手段とを備え、上記スイッチン
グ回路からの出力を上記デルタシグマ変調部にフィード
バックしてデルタシグマ変調を行うスイッチング増幅器
であって、上記制御手段は、上記デルタシグマ変調部の
ミューティング期間内で、上記スイッチング回路に駆動
電圧が供給されるように、上記第1の電源の動作を制御
する構成であると言うこともできる。
Further, the switching amplifier of the present invention comprises a delta-sigma modulator for delta-sigma-modulating an input signal;
A switching circuit having a switching element for switching a constant voltage in accordance with an output signal from the delta-sigma modulation unit, a driving circuit for driving the switching element, and a first circuit for supplying a driving voltage to the switching circuit. A switching amplifier comprising: a power supply; and control means for controlling a muting operation of the delta-sigma modulation unit; and a feedback amplifier for performing delta-sigma modulation by feeding back an output from the switching circuit to the delta-sigma modulation unit. It can be said that the means controls the operation of the first power supply so that a drive voltage is supplied to the switching circuit within a muting period of the delta-sigma modulation unit.

【0083】また、本発明のスイッチング増幅器は、上
記デルタシグマ変調部に駆動電圧を供給する第2の電源
を備え、上記制御手段は、上記第1の電源により上記ス
イッチング回路に駆動電圧が供給される前に、上記デル
タシグマ変調部に駆動電圧が供給されるように、上記第
2の電源の動作を制御する構成であると言うこともでき
る。
Further, the switching amplifier of the present invention includes a second power supply for supplying a drive voltage to the delta-sigma modulation section, and the control means supplies a drive voltage to the switching circuit by the first power supply. Before the operation, the operation of the second power supply is controlled so that the drive voltage is supplied to the delta-sigma modulation unit.

【0084】[0084]

【発明の効果】本発明に係るスイッチング増幅器の駆動
方法は、以上のように、上記デルタシグマ変調部をミュ
ーティング状態にし、そのミューティング期間内で、上
記スイッチング回路を立ち上げる構成である。
As described above, the driving method of the switching amplifier according to the present invention has a structure in which the delta-sigma modulation section is set to the muting state and the switching circuit is started up within the muting period.

【0085】それゆえ、上記ミューティング期間内で
は、デルタシグマ変調部からの出力が不定ではないの
で、上記ミューティング期間内でスイッチング回路を立
ち上げても、スイッチング回路の駆動回路からの出力が
不定とはならない。これにより、上記駆動回路によって
駆動されるスイッチング素子を正常に動作させることが
できる。その結果、従来のようにスイッチング回路の立
ち上げ時に、スイッチング素子に過大な電流が流れるの
を回避することができ、スイッチング素子が破壊される
のを回避することができる。
Therefore, the output from the delta-sigma modulation section is not undefined during the muting period. Therefore, even if the switching circuit is activated during the muting period, the output from the drive circuit of the switching circuit is undefined. Does not. Thus, the switching element driven by the driving circuit can operate normally. As a result, it is possible to prevent an excessive current from flowing through the switching element when the switching circuit is activated as in the related art, and to prevent the switching element from being destroyed.

【0086】また、スイッチング回路が正常に動作する
ことによって、スイッチング回路からの出力がフィード
バックされるデルタシグマ変調部も正常に動作する。こ
れにより、デルタシグマ変調部でのノイズシェーピング
動作が安定するので、ミューティング期間経過後、デル
タシグマ変調部からの出力に過剰なノイズ成分が含まれ
ることがない。
When the switching circuit operates normally, the delta-sigma modulator to which the output from the switching circuit is fed back also operates normally. This stabilizes the noise shaping operation in the delta-sigma modulation unit, so that the output from the delta-sigma modulation unit does not include an excessive noise component after the elapse of the muting period.

【0087】また、出力信号からノイズ成分を除去する
にあたり、従来のように、各部の動作タイミングの制御
に用いるクロックを停止させる構成ではないので、各部
の制御が複雑になることもないという効果を併せて奏す
る。
In removing a noise component from an output signal, since the clock used for controlling the operation timing of each unit is not stopped unlike the related art, there is an effect that the control of each unit does not become complicated. Play together.

【0088】本発明に係るスイッチング増幅器の駆動方
法は、以上のように、上記ミューティング期間内で、上
記デルタシグマ変調部を立ち上げた後、上記スイッチン
グ回路を立ち上げる構成である。
As described above, the driving method of the switching amplifier according to the present invention has a configuration in which the delta-sigma modulation section is started and then the switching circuit is started within the muting period.

【0089】それゆえ、スイッチング回路の立ち上げ時
には、スイッチング回路からの出力のフィードバックに
より、デルタシグマ変調部の動作を完結させることがで
きる。この結果、上述した効果を確実に得ることができ
るという効果を奏する。
Therefore, when the switching circuit starts up, the operation of the delta-sigma modulation section can be completed by the feedback of the output from the switching circuit. As a result, there is an effect that the above-described effect can be reliably obtained.

【0090】本発明に係るスイッチング増幅器の駆動方
法は、以上のように、上記デルタシグマ変調部の上記ミ
ューティング状態では、上記デルタシグマ変調部からの
出力信号が一定の状態である構成である。
As described above, the driving method of the switching amplifier according to the present invention has a configuration in which the output signal from the delta-sigma modulator is constant in the muting state of the delta-sigma modulator.

【0091】それゆえ、デルタシグマ変調部がミューテ
ィング状態の間、デルタシグマ変調部からの出力信号が
不定ではないので、スイッチング回路の駆動回路からの
出力が不定とはならない。これにより、スイッチング回
路のスイッチング素子が定電圧を正常にスイッチングす
ることが可能となる。その結果、過大電流によるスイッ
チング素子の破壊を確実に回避することができるという
効果を奏する。
Therefore, while the delta-sigma modulator is in the muting state, the output signal from the delta-sigma modulator is not indefinite, and the output from the drive circuit of the switching circuit does not become indefinite. Thereby, the switching element of the switching circuit can normally switch the constant voltage. As a result, there is an effect that the destruction of the switching element due to an excessive current can be reliably avoided.

【0092】本発明に係るスイッチング増幅器の駆動方
法は、以上のように、上記デルタシグマ変調部のミュー
ティング状態では、上記デルタシグマ変調部がリセット
状態である構成である。
As described above, the driving method of the switching amplifier according to the present invention has a configuration in which the delta-sigma modulation unit is in the reset state when the delta-sigma modulation unit is in the muting state.

【0093】それゆえ、上記デルタシグマ変調部からの
出力信号が一定の状態となり、不定とはならない。これ
により、駆動回路によるスイッチング素子の動作を正常
に行うことができ、スイッチング素子の破壊を確実に回
避することができるという効果を奏する。
Therefore, the output signal from the delta-sigma modulation section is in a constant state, and does not become unstable. Thus, there is an effect that the operation of the switching element by the drive circuit can be performed normally, and the destruction of the switching element can be reliably avoided.

【0094】本発明に係るスイッチング増幅器は、以上
のように、上記制御手段は、上記デルタシグマ変調部を
ミューティング状態にし、そのミューティング期間内
で、上記スイッチング回路を立ち上げる構成である。
As described above, the switching amplifier according to the present invention is configured such that the control means sets the delta-sigma modulation section in a muting state, and activates the switching circuit within the muting period.

【0095】それゆえ、上記ミューティング期間内で
は、デルタシグマ変調部からの出力が不定とはならない
ので、制御手段が上記ミューティング期間内でスイッチ
ング回路を立ち上げても、スイッチング回路の駆動回路
からの出力が不定とはならない。これにより、上記駆動
回路によって駆動されるスイッチング素子を正常に動作
させることができる。その結果、従来のようにスイッチ
ング回路の立ち上げ時に、スイッチング素子に過大な電
流が流れるのを回避することができ、スイッチング素子
が破壊されるのを回避することができる。
Therefore, during the muting period, the output from the delta-sigma modulation section does not become indefinite. Therefore, even if the control means starts up the switching circuit within the muting period, the output from the driving circuit of the switching circuit is not changed. Output is not undefined. Thus, the switching element driven by the driving circuit can operate normally. As a result, it is possible to prevent an excessive current from flowing through the switching element when the switching circuit is activated as in the related art, and to prevent the switching element from being destroyed.

【0096】また、スイッチング回路が正常に動作する
ことによって、スイッチング回路からの出力がフィード
バックされるデルタシグマ変調部も正常に動作すること
となる。これにより、デルタシグマ変調部でのノイズシ
ェーピング動作が安定するので、ミューティング期間経
過後、デルタシグマ変調部からの出力に過剰なノイズ成
分が含まれることがない。
Further, by the normal operation of the switching circuit, the delta-sigma modulation section to which the output from the switching circuit is fed back also operates normally. This stabilizes the noise shaping operation in the delta-sigma modulation unit, so that the output from the delta-sigma modulation unit does not include an excessive noise component after the elapse of the muting period.

【0097】また、出力信号からノイズ成分を除去する
にあたり、従来のように、各部の動作タイミングの制御
に用いるクロックを停止させる構成ではないので、各部
の制御が複雑になることもないという効果を併せて奏す
る。
In removing noise components from the output signal, since the clock used for controlling the operation timing of each unit is not stopped unlike the related art, there is an effect that the control of each unit does not become complicated. Play together.

【0098】本発明に係るスイッチング増幅器は、以上
のように、上記制御手段は、上記ミューティング期間内
で、上記デルタシグマ変調部を立ち上げた後、上記スイ
ッチング回路を立ち上げる構成である。
As described above, the switching amplifier according to the present invention has a configuration in which the control means starts up the delta-sigma modulation section and then starts up the switching circuit within the muting period.

【0099】それゆえ、スイッチング回路の立ち上げ時
には、スイッチング回路からの出力のフィードバックに
より、デルタシグマ変調部の動作を完結させる)ことが
できる。この結果、上述した効果を確実に得ることがで
きるという効果を奏する。
Therefore, when the switching circuit starts up, the operation of the delta-sigma modulation section can be completed by feedback of the output from the switching circuit. As a result, there is an effect that the above-described effect can be reliably obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るスイッチング増幅器のデルタシグ
マ変調回路およびロジック回路へ印加する電源電圧の波
形と、スイッチング回路へ印加する電源電圧の波形と、
デルタシグマ変調回路からの出力波形と、ミューティン
グ信号の波形とを示す波形図である。
FIG. 1 shows a waveform of a power supply voltage applied to a delta-sigma modulation circuit and a logic circuit of a switching amplifier according to the present invention, and a waveform of a power supply voltage applied to a switching circuit.
FIG. 4 is a waveform diagram showing an output waveform from a delta-sigma modulation circuit and a waveform of a muting signal.

【図2】上記スイッチング増幅器の概略の構成を示すブ
ロック図である。
FIG. 2 is a block diagram showing a schematic configuration of the switching amplifier.

【図3】上記スイッチング増幅器のデルタシグマ変調
部、ロジック回路およびスイッチング回路の詳細な構成
を示すブロック図である。
FIG. 3 is a block diagram showing a detailed configuration of a delta-sigma modulator, a logic circuit, and a switching circuit of the switching amplifier.

【図4】上記スイッチング増幅器におけるミューティン
グ動作の流れの一例を示すフローチャートである。
FIG. 4 is a flowchart showing an example of a flow of a muting operation in the switching amplifier.

【図5】上記スイッチング増幅器におけるミューティン
グ動作の流れの他の例を示すフローチャートである。
FIG. 5 is a flowchart showing another example of the flow of the muting operation in the switching amplifier.

【図6】従来のスイッチング増幅器の概略の構成を示す
ブロック図である。
FIG. 6 is a block diagram showing a schematic configuration of a conventional switching amplifier.

【図7】上記スイッチング増幅器におけるスイッチング
回路の詳細な構成を示すブロック図である。
FIG. 7 is a block diagram showing a detailed configuration of a switching circuit in the switching amplifier.

【符号の説明】[Explanation of symbols]

1 スイッチング増幅器 2 デルタシグマ変調部 3 スイッチング回路 7 マイコン(制御手段) 18〜21 FET(スイッチング素子) 22 FETドライバー(駆動回路) DESCRIPTION OF SYMBOLS 1 Switching amplifier 2 Delta-sigma modulation part 3 Switching circuit 7 Microcomputer (control means) 18-21 FET (switching element) 22 FET driver (drive circuit)

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5J064 AA01 BA03 BB02 BB07 BC03 BC11 BC19 BC25 BD03 5J091 AA02 AA26 AA66 CA48 CA57 CA92 FA00 GP02 HA09 KA00 KA23 KA26 KA31 KA33 KA42 KA48 KA53 MA11 SA05 TA01 TA06 TA07 5J092 AA02 AA26 AA66 CA48 CA57 CA92 FA00 FR05 FR07 HA09 KA00 KA23 KA26 KA31 KA33 KA42 KA48 KA53 MA11 SA05 TA01 TA06 TA07  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5J064 AA01 BA03 BB02 BB07 BC03 BC11 BC19 BC25 BD03 5J091 AA02 AA26 AA66 CA48 CA57 CA92 FA00 GP02 HA09 KA00 KA23 KA26 KA31 KA33 KA42 KA48 KA53 MA11 SA05 A09 TA06 A07 TA06 A07 CA57 CA92 FA00 FR05 FR07 HA09 KA00 KA23 KA26 KA31 KA33 KA42 KA48 KA53 MA11 SA05 TA01 TA06 TA07

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】入力信号をデルタシグマ変調するデルタシ
グマ変調部と、 定電圧をスイッチングして出力するスイッチング素子
と、上記デルタシグマ変調部からの出力信号に応じて上
記スイッチング素子を駆動するための駆動回路とを有す
るスイッチング回路とを備え、上記スイッチング回路か
らの出力を上記デルタシグマ変調部にフィードバックし
てデルタシグマ変調を行うスイッチング増幅器の駆動方
法であって、 上記デルタシグマ変調部をミューティング状態にし、そ
のミューティング期間内で、上記スイッチング回路を立
ち上げることを特徴とするスイッチング増幅器の駆動方
法。
1. A delta-sigma modulator for delta-sigma-modulating an input signal, a switching element for switching and outputting a constant voltage, and a driving element for driving the switching element according to an output signal from the delta-sigma modulator. And a switching circuit having a driving circuit, wherein the output from the switching circuit is fed back to the delta sigma modulation unit to perform delta sigma modulation, wherein the delta sigma modulation unit is in a muting state. And driving the switching circuit during the muting period.
【請求項2】上記ミューティング期間内で、上記デルタ
シグマ変調部を立ち上げた後、上記スイッチング回路を
立ち上げることを特徴とする請求項1に記載のスイッチ
ング増幅器の駆動方法。
2. The driving method of a switching amplifier according to claim 1, wherein said switching circuit is started after said delta-sigma modulation section is started within said muting period.
【請求項3】上記デルタシグマ変調部の上記ミューティ
ング状態では、上記デルタシグマ変調部からの出力信号
が一定の状態であることを特徴とする請求項1または2
に記載のスイッチング増幅器の駆動方法。
3. An output signal from the delta-sigma modulation section is constant in the muting state of the delta-sigma modulation section.
3. The method for driving a switching amplifier according to claim 1.
【請求項4】上記デルタシグマ変調部の上記ミューティ
ング状態では、上記デルタシグマ変調部がリセット状態
であることを特徴とする請求項1または2に記載のスイ
ッチング増幅器の駆動方法。
4. The method according to claim 1, wherein the delta-sigma modulator is in a reset state in the muting state of the delta-sigma modulator.
【請求項5】入力信号をデルタシグマ変調するデルタシ
グマ変調部と、 定電圧をスイッチングして出力するスイッチング素子
と、上記デルタシグマ変調部からの出力信号に応じて上
記スイッチング素子を駆動するための駆動回路とを有す
るスイッチング回路と、 上記デルタシグマ変調部および上記スイッチング回路の
動作を制御すると共に、上記デルタシグマ変調部のミュ
ーティング動作を制御する制御手段とを備え、上記スイ
ッチング回路からの出力を上記デルタシグマ変調部にフ
ィードバックしてデルタシグマ変調を行うスイッチング
増幅器であって、 上記制御手段は、上記デルタシグマ変調部をミューティ
ング状態にし、そのミューティング期間内で、上記スイ
ッチング回路を立ち上げることを特徴とするスイッチン
グ増幅器。
5. A delta-sigma modulation section for performing delta-sigma modulation on an input signal, a switching element for switching and outputting a constant voltage, and a driving element for driving the switching element in accordance with an output signal from the delta-sigma modulation section. A switching circuit having a drive circuit, and control means for controlling the operations of the delta-sigma modulation unit and the switching circuit, and controlling a muting operation of the delta-sigma modulation unit, and comprising an output from the switching circuit. A switching amplifier that performs delta-sigma modulation by feeding back to the delta-sigma modulation unit, wherein the control unit sets the delta-sigma modulation unit in a muting state, and activates the switching circuit within the muting period. A switching amplifier characterized in that:
【請求項6】上記制御手段は、上記ミューティング期間
内で、上記デルタシグマ変調部を立ち上げた後、上記ス
イッチング回路を立ち上げることを特徴とする請求項5
に記載のスイッチング増幅器。
6. The control circuit according to claim 5, wherein the control circuit starts up the switching circuit after starting up the delta-sigma modulation section within the muting period.
3. The switching amplifier according to claim 1.
JP2001004253A 2001-01-11 2001-01-11 Switching amplifier and driving method thereof Expired - Lifetime JP3813445B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001004253A JP3813445B2 (en) 2001-01-11 2001-01-11 Switching amplifier and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001004253A JP3813445B2 (en) 2001-01-11 2001-01-11 Switching amplifier and driving method thereof

Publications (2)

Publication Number Publication Date
JP2002208824A true JP2002208824A (en) 2002-07-26
JP3813445B2 JP3813445B2 (en) 2006-08-23

Family

ID=18872472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001004253A Expired - Lifetime JP3813445B2 (en) 2001-01-11 2001-01-11 Switching amplifier and driving method thereof

Country Status (1)

Country Link
JP (1) JP3813445B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006132202A1 (en) * 2005-06-10 2006-12-14 Rohm Co., Ltd. Audio signal amplifying circuit and electronic device using the same
JP2007180645A (en) * 2005-12-27 2007-07-12 Sharp Corp Switching amplifier
JP2009545899A (en) * 2006-08-01 2009-12-24 ヴェリジー(シンガポール) プライベート リミテッド Asynchronous sigma-delta digital-to-analog converter
WO2011126033A1 (en) * 2010-03-31 2011-10-13 シチズンホールディングス株式会社 Physical quantity sensor

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006132202A1 (en) * 2005-06-10 2006-12-14 Rohm Co., Ltd. Audio signal amplifying circuit and electronic device using the same
JP2007180645A (en) * 2005-12-27 2007-07-12 Sharp Corp Switching amplifier
JP2009545899A (en) * 2006-08-01 2009-12-24 ヴェリジー(シンガポール) プライベート リミテッド Asynchronous sigma-delta digital-to-analog converter
WO2011126033A1 (en) * 2010-03-31 2011-10-13 シチズンホールディングス株式会社 Physical quantity sensor
JP2011227038A (en) * 2010-03-31 2011-11-10 Citizen Holdings Co Ltd Physical quantity sensor
US9310203B2 (en) 2010-03-31 2016-04-12 Citizen Holdings Co., Ltd. Physical quantity sensor

Also Published As

Publication number Publication date
JP3813445B2 (en) 2006-08-23

Similar Documents

Publication Publication Date Title
US6724332B1 (en) Noise shaping circuits and methods with feedback steering overload compensation and systems using the same
JP4897873B2 (en) Digital signal converter
JP4787742B2 (en) SIGNAL OUTPUT CIRCUIT, AUDIO SIGNAL OUTPUT DEVICE USING THE SAME, ELECTRONIC DEVICE
US6556159B1 (en) Variable order modulator
US20050116849A1 (en) Feedback steering delta-sigma modulators and systems using the same
US6724249B1 (en) Multi-level class-D amplifier by means of 3 physical levels
US7102426B2 (en) Audio reproducing device and method, audio amplifier, and integrated circuit for audio amplifier
US6538590B1 (en) Transient noise reduction circuits, systems and methods in power digital-to-analog converters
US6522278B1 (en) Digital-to-analog converter with power up/down transient suppression and automatic rate switching
JP4316606B2 (en) Voltage supply circuit and circuit device
JP3813445B2 (en) Switching amplifier and driving method thereof
JP3369425B2 (en) Driving method of digital switching amplifier
US20080005214A1 (en) System and method to reduce audio artifacts from an audio signal by reducing the order of the control loop
JP2002158543A (en) Digital power amplifier
JP2006340152A (en) Digital amplification method and digital amplification circuit
JP4801357B2 (en) Signal amplification circuit and electronic device using the same
JP4021333B2 (en) Digital switching amplifier
JP4043430B2 (en) Audio playback apparatus and audio playback method
JP6172580B2 (en) Apparatus and method for generating analog signal using differential signal
JP4176615B2 (en) Digital amplifier
JP2009104637A (en) Voltage supply circuit and circuit device
JP4474766B2 (en) Digital power amplifier device
JP2004186820A (en) One-bit signal processor and disk reproducer having the same
JP3104099B2 (en) Digital / analog conversion circuit
JP3961933B2 (en) Switching amplifier

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050823

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20051024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060531

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3813445

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100609

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100609

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110609

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120609

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120609

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130609

Year of fee payment: 7

SG99 Written request for registration of restore

Free format text: JAPANESE INTERMEDIATE CODE: R316G99

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term