JP2002208821A - Power amplifier start circuit device and method for controlling the same - Google Patents

Power amplifier start circuit device and method for controlling the same

Info

Publication number
JP2002208821A
JP2002208821A JP2000403373A JP2000403373A JP2002208821A JP 2002208821 A JP2002208821 A JP 2002208821A JP 2000403373 A JP2000403373 A JP 2000403373A JP 2000403373 A JP2000403373 A JP 2000403373A JP 2002208821 A JP2002208821 A JP 2002208821A
Authority
JP
Japan
Prior art keywords
power amplifier
switch
turned
circuit device
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000403373A
Other languages
Japanese (ja)
Other versions
JP3764046B2 (en
Inventor
Toshihiro Yagi
利弘 八木
Hidefumi Kushibe
秀文 櫛部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000403373A priority Critical patent/JP3764046B2/en
Publication of JP2002208821A publication Critical patent/JP2002208821A/en
Application granted granted Critical
Publication of JP3764046B2 publication Critical patent/JP3764046B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Circuit For Audible Band Transducer (AREA)
  • Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a power amplifier starting circuit device which suppresses increase in the drive current and can also start a power amplifier output slowly in a small area. SOLUTION: This power amplifier start circuit device is provided with a 1st switch connected to the negative input of a power amplifier, a capacitor and a 1st resistor connected to the positive input node of the power amplifier, a 2nd switch connected in parallel with the capacitor, a 3rd switch connected between the 1st resistor and an analog reference voltage generation circuit, and a 4th switch connected between the output node of the power amplifier and a ground potential. Control is carried so that the 1st and 3rd switches are turned off in an initial state, the 2nd a 4th switches are also turned on, the power amplifier is turned on next, the 3rd switch is subsequently turned on, and the 2nd and 4th switched are turned off.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、オーディオ機器等
に搭載されるパワーアンプ立ち上げ回路装置及びその制
御方法に関する。
The present invention relates to a power amplifier start-up circuit device mounted on audio equipment and the like, and a control method therefor.

【0002】[0002]

【従来の技術】従来、パワーアンプの出力電位はパワー
アンプ立ち上げと同時に急峻なステップ応答を示すた
め、スピーカを駆動している時など大きなグリッチ音が
聞こえる問題があった。
2. Description of the Related Art Heretofore, since the output potential of a power amplifier shows a steep step response at the same time when the power amplifier is started, there has been a problem that a loud glitch sound can be heard when a speaker is driven.

【0003】この問題を回避するために、従来は、図6
に示すような回路装置が提案されている。
In order to avoid this problem, conventionally, FIG.
The following circuit devices have been proposed.

【0004】図6は、従来のパワーアンプ立ち上げ回路
装置の回路図である。
FIG. 6 is a circuit diagram of a conventional power amplifier start-up circuit device.

【0005】このパワーアンプ立ち上げ回路装置は、電
源ラインVDDにスイッチPSWを介して接続されたア
ナログ基準電位発生回路14を有し、このアナログ基準
電位発生回路14の出力が、パワーアンプ10を構成す
る増幅回路11の正入力と、増幅回路111で構成され
るボルテージフォロワアンプ110に接続されている。
This power amplifier start-up circuit device has an analog reference potential generation circuit 14 connected to a power supply line VDD via a switch PSW, and the output of the analog reference potential generation circuit 14 constitutes the power amplifier 10. The input is connected to a positive input of the amplifier circuit 11 and a voltage follower amplifier 110 constituted by the amplifier circuit 111.

【0006】パワーアンプ10は、増幅回路11と抵抗
12とで構成され、増幅回路11の出力が抵抗12を介
して負入力に帰還される。パワーアンプ10の負入力に
は、抵抗13を介してスイッチSW1が接続されてい
る。さらに、パワーアンプ10の出力は出力端子21に
接続され、同様にボルテージフォロワアンプ110も抵
抗R1を介して出力端子21に接続されている。
The power amplifier 10 includes an amplifier circuit 11 and a resistor 12, and the output of the amplifier circuit 11 is fed back to the negative input via the resistor 12. The switch SW1 is connected to the negative input of the power amplifier 10 via the resistor 13. Further, the output of the power amplifier 10 is connected to the output terminal 21. Similarly, the voltage follower amplifier 110 is connected to the output terminal 21 via the resistor R1.

【0007】そして、出力端子21とグランド間には、
直流分カット用の容量C1と抵抗R2が外付けで直列接
続されている。
Then, between the output terminal 21 and the ground,
A DC cut capacitor C1 and a resistor R2 are externally connected in series.

【0008】かかる従来のパワーアンプ立ち上げ回路装
置の立ち上がり時には、スイッチPSWがオンし、ボル
テージフォロワアンプ110と抵抗R1とDCカット用
の容量C1で、パワーアンプ10の出力電位V1を緩や
かに立ち上げるようにしている。
When the conventional power amplifier start-up circuit device starts up, the switch PSW is turned on, and the output potential V1 of the power amplifier 10 is gradually raised by the voltage follower amplifier 110, the resistor R1, and the DC cut capacitor C1. Like that.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、上記従
来の回路では、低い周波数を通すためにDCカット容量
C1を大きくすると立ち上がりが遅くなるので、抵抗R
1を小さくしボルテージフォロワアンプ10に大きな駆
動電流を流す能力が必要となる。その結果、ボルテージ
フォロワアンプ10の動作電流が大きくなり、且つボル
テージフォロワアンプ10の面積が大きくなるという問
題があった。
However, in the above-mentioned conventional circuit, when the DC cut capacitance C1 is increased in order to pass a low frequency, the rise becomes slow.
It is necessary to have the ability to make 1 smaller and allow a large drive current to flow through the voltage follower amplifier 10. As a result, there is a problem that the operating current of the voltage follower amplifier 10 increases and the area of the voltage follower amplifier 10 increases.

【0010】本発明は、上述の如き従来の問題点を解決
するためになされたもので、その目的は、駆動電流の増
加を抑え且つ小面積でパワーアンプ出力を緩やかに立ち
上げることのできるパワーアンプ立ち上げ回路装置及び
その制御方法を提供するものである。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems. It is an object of the present invention to provide a power amplifier capable of suppressing an increase in drive current and having a small area and capable of gradually increasing the output of a power amplifier. An object of the present invention is to provide an amplifier start-up circuit device and a control method thereof.

【0011】[0011]

【課題を解決するための手段】上記目的を達成するため
に、請求項1記載の発明に係るパワーアンプ立ち上げ回
路装置では、パワーアンプの負入力に接続された第1の
スイッチと、前記パワーアンプの正入力ノードに接続さ
れたキャパシタンス及び第1の抵抗と、前記キャパシタ
ンスと並列に接続された第2のスイッチと、前記第1の
抵抗とアナログ基準電圧発生回路との間に接続された第
3のスイッチと、前記パワーアンプの出力ノードと接地
電位との間に接続された第四のスイッチとを備えたこと
を特徴とする。
According to a first aspect of the present invention, there is provided a power amplifier start-up circuit device, comprising: a first switch connected to a negative input of a power amplifier; A capacitance and a first resistor connected to a positive input node of the amplifier, a second switch connected in parallel with the capacitance, and a second switch connected between the first resistor and an analog reference voltage generation circuit. 3 and a fourth switch connected between an output node of the power amplifier and a ground potential.

【0012】請求項2記載の発明に係るパワーアンプ立
ち上げ回路装置では、請求項1記載のパワーアンプ立ち
上げ回路装置において、初期状態で前記第1と前記第3
のスイッチをオフすると共に、前記第2と前記第四のス
イッチをオンし、次に前記パワーアンプをオンさせた
後、前記第3のスイッチをオンし、前記第2と前記第四
のスイッチをオフするように制御する制御手段を備えた
ことを特徴とする。
According to a second aspect of the present invention, in the power amplifier start-up circuit device according to the first aspect, the first and third power amplifiers are initialized in the initial state.
And turning on the second and fourth switches, and then turning on the power amplifier, then turning on the third switch, and turning on the second and fourth switches. It is characterized by comprising control means for controlling to turn off.

【0013】請求項3記載の発明に係るパワーアンプ立
ち上げ回路装置では、請求項2記載のパワーアンプ立ち
上げ回路装置において、前記パワーアンプの出力ノード
と前記基準電圧発生回路との間に第5のスイッチを接続
し、前記制御手段は、前記パワーアンプをパワーダウン
させる時に前記第5のスイッチをオンするように制御す
ることを特徴とする。
According to a third aspect of the present invention, there is provided a power amplifier start-up circuit device according to the second aspect, wherein a fifth terminal is provided between an output node of the power amplifier and the reference voltage generation circuit. And the control means controls to turn on the fifth switch when the power amplifier is powered down.

【0014】請求項4記載の発明に係るパワーアンプ立
ち上げ回路装置では、請求項1乃至請求項3記載のパワ
ーアンプ立ち上げ回路装置において、前記第1スイッチ
の前段に入力アンプを接続し、この入力アンプの正入力
に前記パワーアンプの正入力を接続したことを特徴とす
る。
According to a fourth aspect of the present invention, in the power amplifier start-up circuit device according to any one of the first to third aspects, an input amplifier is connected to a stage preceding the first switch. A positive input of the power amplifier is connected to a positive input of the input amplifier.

【0015】請求項5記載の発明に係るパワーアンプ立
ち上げ回路装置では、請求項3または請求項4記載のパ
ワーアンプ立ち上げ回路装置において、前記基準電圧発
生回路と前記第5のスイッチとの間に第2の抵抗を接続
したことを特徴とする。
According to a fifth aspect of the present invention, in the power amplifier start-up circuit device according to the third or fourth aspect, between the reference voltage generating circuit and the fifth switch. And a second resistor connected thereto.

【0016】請求項6記載の発明に係るパワーアンプ立
ち上げ回路装置では、請求項1乃至請求項5記載のパワ
ーアンプ立ち上げ回路装置において、前記パワーアンプ
の出力ノードと前記第4のスイッチとの間に第3の抵抗
を接続したことを特徴とする。
According to a sixth aspect of the present invention, in the power amplifier start-up circuit device according to the first to fifth aspects, the output node of the power amplifier and the fourth switch are connected to each other. A third resistor is connected therebetween.

【0017】請求項7記載の発明に係るパワーアンプ立
ち上げ回路装置の制御方法では、パワーアンプの負入力
に接続された第1のスイッチと、前記パワーアンプの正
入力ノードに接続されたキャパシタンス及び抵抗と、前
記キャパシタンスと並列に接続された第2のスイッチ
と、前記抵抗とアナログ基準電圧発生回路との間に接続
された第3のスイッチと、前記パワーアンプの出力ノー
ドと接地電位との間に接続された第四のスイッチとを備
えたパワーアンプ立ち上げ回路装置に対し、初期状態で
前記第1と前記第3のスイッチをオフすると共に、前記
第2と前記第四のスイッチをオンし、次に前記パワーア
ンプをオンさせた後、前記第3のスイッチをオンし、前
記第2と前記第四のスイッチをオフすることを特徴とす
る。
According to a seventh aspect of the present invention, in the control method of the power amplifier start-up circuit device, the first switch connected to the negative input of the power amplifier, the capacitance connected to the positive input node of the power amplifier, and A resistor, a second switch connected in parallel with the capacitance, a third switch connected between the resistor and an analog reference voltage generation circuit, and an output node of the power amplifier and a ground potential. In a power amplifier start-up circuit device having a fourth switch connected to the power amplifier start-up circuit device, the first and third switches are turned off in the initial state, and the second and fourth switches are turned on. After the power amplifier is turned on, the third switch is turned on, and the second and fourth switches are turned off.

【0018】請求項8記載の発明に係るパワーアンプ立
ち上げ回路装置の制御方法では、請求項7記載のパワー
アンプ立ち上げ回路装置の制御方法において、前記パワ
ーアンプの出力ノードと前記基準電圧発生回路との間に
第5のスイッチを設けておき、前記パワーアンプをパワ
ーダウンさせる時に前記第5のスイッチをオンすること
を特徴とする。
According to a control method of a power amplifier start-up circuit device according to an eighth aspect of the present invention, in the control method of the power amplifier start-up circuit device of the seventh aspect, the output node of the power amplifier and the reference voltage generating circuit are provided. A fifth switch is provided between the power amplifier and the power amplifier, and the fifth switch is turned on when the power amplifier is powered down.

【0019】[0019]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0020】[第1実施形態]図1は、本発明の第1実
施形態に係るパワーアンプ立ち上げ回路装置を示す回路
図である。
[First Embodiment] FIG. 1 is a circuit diagram showing a power amplifier start-up circuit device according to a first embodiment of the present invention.

【0021】このパワーアンプ立ち上げ回路装置は、従
来と同様のパワーアンプ10を備えている。すなわち、
電源ラインVDDにスイッチPSWを介して接続された
アナログ基準電位発生回路14の出力が、パワーアンプ
10を構成する増幅回路11の正入力に接続されてい
る。
This power amplifier start-up circuit device has a power amplifier 10 similar to the conventional one. That is,
The output of the analog reference potential generating circuit 14 connected to the power supply line VDD via the switch PSW is connected to the positive input of the amplifier 11 constituting the power amplifier 10.

【0022】パワーアンプ10は、制御信号APD1で
オン/オフが制御される増幅回路11と抵抗12とで構
成され、増幅回路11の出力が抵抗12を介して負入力
に帰還される。パワーアンプ10の負入力には、抵抗1
3を介してスイッチSW1が接続されている。さらに、
パワーアンプ10の正入力ノードには、抵抗R3が接続
されると共に、端子22を介してキャパシタC2が外付
け接続されている。
The power amplifier 10 includes an amplifier circuit 11 whose ON / OFF is controlled by a control signal APD1 and a resistor 12, and the output of the amplifier circuit 11 is fed back to the negative input via the resistor 12. A resistor 1 is connected to the negative input of the power amplifier 10.
3 is connected to the switch SW1. further,
A resistor R3 is connected to a positive input node of the power amplifier 10, and a capacitor C2 is externally connected via a terminal 22.

【0023】また、キャパシタC2と並列にスイッチS
W2が接続され、抵抗R3とアナログ基準電圧発生回路
14との間にはスイッチSW3が接続されている。パワ
ーアンプ10の出力側は、スイッチSW4を介してグラ
ンドGNDが接続されると共に、スイッチSW5を介し
てアナログ基準電位発生回路14の出力側に接続されて
いる。
The switch S is connected in parallel with the capacitor C2.
W2 is connected, and a switch SW3 is connected between the resistor R3 and the analog reference voltage generation circuit 14. The output side of the power amplifier 10 is connected to the ground GND via the switch SW4, and is connected to the output side of the analog reference potential generation circuit 14 via the switch SW5.

【0024】そして、出力端子21とグランド間には、
直流分カット用の容量C1と抵抗R2が外付けで直列接
続されている。
Then, between the output terminal 21 and the ground,
A DC cut capacitor C1 and a resistor R2 are externally connected in series.

【0025】次に、以上のように構成されるパワーアン
プ立ち上げ回路装置の動作について、図2のタイミング
チャートを参照して説明する。
Next, the operation of the power amplifier start-up circuit device configured as described above will be described with reference to the timing chart of FIG.

【0026】時刻t1以前の初期状態、つまりパワーア
ンプ10の立ち上がり前では、スイッチSW2,SW4
をオンしておく。すなわち、パワーアンプ10の立ち上
がり前においてV1ノード及びV2ノードを不定状態に
すると、立ち上がり時間が立ち上げの度に変わってしま
うので、スイッチSW2,SW4をオンして、初期状態
をある固定電圧(この場合GND)にしておくのであ
る。
In the initial state before time t1, that is, before the power amplifier 10 rises, the switches SW2 and SW4
Is turned on. That is, if the V1 node and the V2 node are set to an undefined state before the power amplifier 10 rises, the rise time changes each time the rise is started. In this case, it is set to GND).

【0027】スイッチPSWがオンするパワーアンプ1
0の立ち上げ時(時刻t1)には、APD1信号が
“H”レベルとなって増幅回路11がオン状態となり、
これと同時にスイッチSW3がオンし、スイッチSW2
及びスイッチSW4はオフする。その結果、V2ノード
がキャパシタC2と抵抗R3の時定数によりアナログ基
準電位Vefまでゆっくりと上昇する。
Power amplifier 1 whose switch PSW is turned on
When 0 rises (time t1), the APD1 signal goes to “H” level and the amplifier circuit 11 is turned on.
At the same time, the switch SW3 is turned on, and the switch SW2 is turned on.
And the switch SW4 is turned off. As a result, the node V2 slowly rises to the analog reference potential Vef due to the time constant of the capacitor C2 and the resistor R3.

【0028】パワーアンプ10の出力であるV1ノード
は、イマジナルショートでV2ノードと共にゆっくりと
0vからアナログ基準電位Vefまで立ち上がる。これ
によって、パワーアンプ出力のクリック雑音を低減する
ことができる。
The V1 node, which is the output of the power amplifier 10, slowly rises from 0V to the analog reference potential Vef together with the V2 node due to an imaginary short. As a result, click noise of the power amplifier output can be reduced.

【0029】その後、一度パワーアンプ10を立ち上げ
た後、APD1信号を“L”レベルにしてパワーアンプ
10をパワーダウンした時には(時刻t2)、スイッチ
SW5をオンさせることで、V1ノードを基準電位Ve
fに固定する。これは、パワーアンプ10をパワーダウ
ンした時にV1ノードの電位が低下し、再び立ち上げる
とクリック雑音が発生してしまう。これを回避するた
め、パワーアンプ10がパワーダウンするのと同時にス
イッチSW5をオンして、V1ノードをアナログ基準電
圧発生回路14の出力電圧程度に引き上げるのである。
これによって、パワーアンプ10をオン/オフしてもV
1ノードが変動しないので、クリック雑音が発生しな
い。さらに、パワーアンプ10を使用しない時には、パ
ワーダウンさせておけば消費電力も少なくできる。
Thereafter, once the power amplifier 10 is started up, when the APD1 signal is set to the "L" level and the power amplifier 10 is powered down (time t2), the switch SW5 is turned on to set the V1 node to the reference potential. Ve
Fix to f. This is because when the power amplifier 10 is powered down, the potential of the V1 node decreases, and when the power amplifier 10 is restarted, click noise occurs. To avoid this, the switch SW5 is turned on at the same time when the power amplifier 10 is powered down, and the V1 node is raised to about the output voltage of the analog reference voltage generation circuit 14.
As a result, even if the power amplifier 10 is turned on / off, V
Since one node does not change, no click noise occurs. Further, when the power amplifier 10 is not used, the power consumption can be reduced by keeping the power down.

【0030】パワーアンプ10の出力ノードV1の電位
を立ち下げるには、スイッチPSWをオフし、APD1
信号を“L”レベルにし、さらにスイッチSW1及びス
イッチSW3をオフし、スイッチSW5のオフ状態を保
持し、スイッチSW2とスイッチSW4をオンさせる。
これによって、V2ノードはキャパシタC2と抵抗R3
の時定数で立ち下がり、パワーアンプ10の出力である
V1ノードは、スイッチSW4のオン抵抗とキャパシタ
C1の時定数によってゆっくりと立ち下げることができ
る。
To lower the potential of the output node V1 of the power amplifier 10, the switch PSW is turned off, and the APD1 is turned off.
The signal is set to the “L” level, the switches SW1 and SW3 are turned off, the off state of the switch SW5 is maintained, and the switches SW2 and SW4 are turned on.
Thereby, the V2 node is connected to the capacitor C2 and the resistor R3.
And the V1 node, which is the output of the power amplifier 10, can slowly fall by the ON resistance of the switch SW4 and the time constant of the capacitor C1.

【0031】このように、本実施形態では、パワーアン
プ10の正入力にキャパシタC2と抵抗R3の時定数に
よって立ち上げた電位を入力することにより、パワーア
ンプ10の出力の立ち上がりを滑らかにすることができ
るので、立ち上がり時のクリックノイズを抑えることが
可能である。
As described above, in the present embodiment, the rising of the output of the power amplifier 10 is made smooth by inputting the potential raised by the time constant of the capacitor C2 and the resistor R3 to the positive input of the power amplifier 10. Therefore, click noise at the time of rising can be suppressed.

【0032】[第2実施形態]図3は、本発明の第2実
施形態に係るパワーアンプ立ち上げ回路装置を示す回路
図である。
[Second Embodiment] FIG. 3 is a circuit diagram showing a power amplifier start-up circuit device according to a second embodiment of the present invention.

【0033】本実施形態のパワーアンプ立ち上げ回路装
置は、図1の回路において、APD2信号でオン/オフ
制御される増幅回路31を有する入力アンプ30がスイ
ッチSW1に接続され、その増幅回路31の正入力には
V2ノードが接続されている。さらに、増幅回路31の
出力は抵抗32を介して負入力に帰還される。そして、
増幅回路31の負入力に接続されるV3ノードには、3
つ抵抗R4が並列接続され、その各抵抗R4にはキャパ
シタC3がそれぞれ直列接続されている。
In the power amplifier start-up circuit device of the present embodiment, an input amplifier 30 having an amplifier circuit 31 that is turned on / off by an APD2 signal is connected to a switch SW1 in the circuit of FIG. The V2 node is connected to the positive input. Further, the output of the amplifier circuit 31 is fed back to the negative input via the resistor 32. And
The V3 node connected to the negative input of the amplifier circuit 31 has 3
Resistors R4 are connected in parallel, and a capacitor C3 is connected to each resistor R4 in series.

【0034】本実施形態のパワーアンプ立ち上げ回路装
置の動作について、図4のタイミングチャートを参照し
て説明する。
The operation of the power amplifier start-up circuit device of this embodiment will be described with reference to the timing chart of FIG.

【0035】時刻t1以前の初期状態では、スイッチS
W1は初期状態でオンしている(スイッチSW1は常時
オン)。パワーアンプ10の立ち上がり前(初期状態)
では、V1ノード、V2ノード及びV3ノードを不定状
態にすると、立ち上がり時間が立ち上げの度に変わって
しまうので、スイッチSW2とスイッチSW4をオンし
て、所定の固定電圧(この場合はグランドGND)にし
ておく。
In the initial state before time t1, the switch S
W1 is on in the initial state (the switch SW1 is always on). Before power amplifier 10 rises (initial state)
If the V1, V2, and V3 nodes are in an indefinite state, the rise time changes each time the rise occurs. Therefore, the switches SW2 and SW4 are turned on to set a predetermined fixed voltage (in this case, ground GND). Keep it.

【0036】パワーアンプ10の立ち上げ時(時刻t
1)には、スイッチSW3をオンし、APD1信号及び
APD2信号を共に“H”レベルにし、スイッチSW2
とスイッチSW4をオフする。その結果、V2ノードが
キャパシタC2と抵抗R3の時定数によりアナログ基準
電位までゆっくりと上昇する。
When the power amplifier 10 starts up (at time t)
In 1), the switch SW3 is turned on, the APD1 signal and the APD2 signal are both set to “H” level, and the switch SW2 is turned on.
And switch SW4 is turned off. As a result, the V2 node slowly rises to the analog reference potential due to the time constant of the capacitor C2 and the resistor R3.

【0037】そして、スイッチSW1と抵抗103の間
のV4ノードは、V2ノード及びV3ノードと共にゆっ
くりと立ち上がる。その結果、パワーアンプ10の出力
であるV1ノードは、V2ノード及びV4ノードと共に
ゆっくりと立ち上がる。これによって、パワーアンプ出
力のクリック雑音を低減することができる。
The V4 node between the switch SW1 and the resistor 103 slowly rises together with the V2 node and the V3 node. As a result, the V1 node, which is the output of the power amplifier 10, slowly rises together with the V2 node and the V4 node. As a result, click noise of the power amplifier output can be reduced.

【0038】その後、一度パワーアンプ10を立ち上げ
た後、APD1信号を“L”レベルにしてパワーアンプ
10をパワーダウンした時には(時刻t2)、スイッチ
SW5をオンさせることで、V1ノードを基準電位Ve
fに固定できる。したがって、パワーアンプ10をオン
/オフしてもV1ノードが変動しないので、この時もク
リック雑音が発生しない。さらに、パワーアンプ10を
使用しない時には、パワーダウンさせておけば消費電力
も少なくできる。
Thereafter, once the power amplifier 10 is started up, when the APD1 signal is set to the "L" level and the power amplifier 10 is powered down (time t2), the switch SW5 is turned on to bring the V1 node to the reference potential. Ve
f. Therefore, even if the power amplifier 10 is turned on / off, the V1 node does not change, so that no click noise occurs at this time. Further, when the power amplifier 10 is not used, power consumption can be reduced by keeping the power down.

【0039】パワーアンプ10の出力ノードV1を立ち
下げるには、スイッチPSWをオフし、APD1信号及
びAPD2信号を“L”レベルにし、さらにスイッチS
W3をオフし、スイッチSW5のオフ状態を保持し、ス
イッチSW2とスイッチSW4をオンする。これによっ
てV2ノードは、キャパシタC2と抵抗R3の時定数で
立ち下がり、V4ノードはV2ノードと共にゆっくりと
立ち下がり、V1ノードはスイッチSW4のオン抵抗と
キャパシタC1の時定数によってゆっくりと立ち下げる
ことができる。
To lower the output node V1 of the power amplifier 10, the switch PSW is turned off, the APD1 signal and the APD2 signal are set to "L" level, and the switch SSW is turned off.
W3 is turned off, the switch SW5 is kept off, and the switches SW2 and SW4 are turned on. As a result, the V2 node falls with the time constant of the capacitor C2 and the resistor R3, the V4 node slowly falls with the V2 node, and the V1 node slowly falls with the on-resistance of the switch SW4 and the time constant of the capacitor C1. it can.

【0040】このように、パワーアンプの前段に入力ア
ンプがあるような構成においても、上記第1実施形態と
同等の効果を得ることができる。
As described above, even in the configuration in which the input amplifier is provided in the stage preceding the power amplifier, the same effect as that of the first embodiment can be obtained.

【0041】[第3実施形態]図5は、本発明の第3実
施形態に係るパワーアンプ立ち上げ回路装置を示す回路
図である。
[Third Embodiment] FIG. 5 is a circuit diagram showing a power amplifier start-up circuit device according to a third embodiment of the present invention.

【0042】本実施形態のパワーアンプ立ち上げ回路装
置は、図1の回路において、アナログ基準電圧発生回路
14とスイッチSW5との間に抵抗41を接続し、さら
に、パワーアンプ10のV1ノードとスイッチSW4と
の間に抵抗42を接続したものである。
In the power amplifier start-up circuit device of the present embodiment, a resistor 41 is connected between the analog reference voltage generating circuit 14 and the switch SW5 in the circuit of FIG. A resistor 42 is connected between the switch 42 and the switch SW4.

【0043】抵抗41は、スイッチSW5がオン−オフ
したときに発生したノイズがノードV5にまわり込むの
を回避するように働き、抵抗42は、パワーアンプ10
の出力ノードV1の立ち下がり時間をコントロールし、
緩やかに立ち下げることができる。
The resistor 41 works so as to prevent noise generated when the switch SW5 is turned on and off from flowing to the node V5, and the resistor 42 works as a power amplifier 10
Control the fall time of the output node V1 of
Can fall slowly.

【0044】[0044]

【発明の効果】以上詳細に説明したように、請求項1及
び請求項2のパワーアンプ立ち上げ回路装置及び請求項
7のパワーアンプ立ち上げ回路装置の制御方法によれ
ば、パワーアンプ出力を滑らかに立ち上げることができ
るので、グリッチ雑音を低減することができる。さらに
従来回路で必要であったアンプを省略できるので低電力
化や小面積化を実現することができる。また、パワーア
ンプの正入力ノードはキャパシタンス及び第1の抵抗に
よって低雑音の電位を入力できるのでフロア雑音も低減
させることが可能である。
As described above in detail, according to the power amplifier start-up circuit device of the first and second aspects and the control method of the power amplifier start-up circuit device of the seventh aspect, the power amplifier output is smoothed. Therefore, glitch noise can be reduced. Further, since the amplifier required in the conventional circuit can be omitted, low power and small area can be realized. Further, since a low-noise potential can be input to the positive input node of the power amplifier by the capacitance and the first resistor, floor noise can be reduced.

【0045】請求項3のパワーアンプ立ち上げ回路装置
及び請求項8のパワーアンプ立ち上げ回路装置の制御方
法によれば、パワーアンプの立ち上げ後のパワーダウン
時に、第5のスイッチをオンすることによって出力電位
を所定の電位に固定することができるので、グリッチ雑
音も発生せずに低電力化することができる。
According to the power amplifier start-up circuit device of the third aspect and the control method of the power amplifier start-up circuit device of the eighth aspect, the fifth switch is turned on at the time of power-down after the power amplifier is started. As a result, the output potential can be fixed to a predetermined potential, so that power can be reduced without generating glitch noise.

【0046】請求項4のパワーアンプ立ち上げ回路装置
によれば、入力アンプの立ち上がりを滑らかにすること
ができると共に、入力アンプのフロア雑音を低減するこ
とができる。
According to the power amplifier start-up circuit device of the fourth aspect, the rise of the input amplifier can be made smooth and the floor noise of the input amplifier can be reduced.

【0047】請求項5記載の発明に係るパワーアンプ立
ち上げ回路装置では、第5のスイッチがオンしたときに
ノイズが発生するのを回避することができる。
In the power amplifier start-up circuit device according to the fifth aspect of the present invention, it is possible to avoid generation of noise when the fifth switch is turned on.

【0048】請求項6記載の発明に係るパワーアンプ立
ち上げ回路装置では、パワーアンプの出力ノードの電位
を迅速に立ち下げることができる。
In the power amplifier start-up circuit device according to the present invention, the potential of the output node of the power amplifier can be quickly lowered.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施形態に係るパワーアンプ立ち
上げ回路装置を示す回路図である。
FIG. 1 is a circuit diagram showing a power amplifier start-up circuit device according to a first embodiment of the present invention.

【図2】第1実施形態の動作を示すタイミングチャート
である。
FIG. 2 is a timing chart showing the operation of the first embodiment.

【図3】本発明の第2実施形態に係るパワーアンプ立ち
上げ回路装置を示す回路図である。
FIG. 3 is a circuit diagram showing a power amplifier start-up circuit device according to a second embodiment of the present invention.

【図4】第2実施形態の動作を示すタイミングチャート
である。
FIG. 4 is a timing chart showing the operation of the second embodiment.

【図5】本発明の第3実施形態に係るパワーアンプ立ち
上げ回路装置を示す回路図である。
FIG. 5 is a circuit diagram showing a power amplifier start-up circuit device according to a third embodiment of the present invention.

【図6】従来のパワーアンプ立ち上げ回路装置の回路図
である。
FIG. 6 is a circuit diagram of a conventional power amplifier start-up circuit device.

【符号の説明】[Explanation of symbols]

10 パワーアンプ 14 アナログ基準電位発生回路 PSW 全体パワースイッチ SW1 第1のスイッチ SW2 第2のスイッチ SW3 第3のスイッチ SW4 第4のスイッチ SW5 第5のスイッチ R3 第1の抵抗 41 第2の抵抗 42 第3の抵抗 C2 キャパシタ APD1,APD2 制御信号 Reference Signs List 10 power amplifier 14 analog reference potential generating circuit PSW overall power switch SW1 first switch SW2 second switch SW3 third switch SW4 fourth switch SW5 fifth switch R3 first resistor 41 second resistor 42 3 resistor C2 capacitor APD1, APD2 control signal

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5D020 AA01 5J092 AA02 AA41 AA47 AA51 CA36 CA48 CA81 CA92 FA04 FA10 FA18 FR05 FR10 FR12 FR15 HA25 HA29 HA40 KA01 KA11 KA12 KA25 KA47 KA49 MA05 MA08 MA13 MA21 SA05 TA01 TA06 VL01 VL02 VL08  ──────────────────────────────────────────────────続 き Continued on the front page F-term (reference)

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 パワーアンプの負入力に接続された第1
のスイッチと、 前記パワーアンプの正入力ノードに接続されたキャパシ
タンス及び第1の抵抗と、 前記キャパシタンスと並列に接続された第2のスイッチ
と、 前記第1の抵抗とアナログ基準電圧発生回路との間に接
続された第3のスイッチと、 前記パワーアンプの出力ノードと接地電位との間に接続
された第四のスイッチとを備えたことを特徴とするパワ
ーアンプ立ち上げ回路装置。
1. A first amplifier connected to a negative input of a power amplifier.
A capacitor connected to a positive input node of the power amplifier, a first resistor, a second switch connected in parallel with the capacitance, and a first resistor and an analog reference voltage generating circuit. A power amplifier start-up circuit device comprising: a third switch connected therebetween; and a fourth switch connected between an output node of the power amplifier and a ground potential.
【請求項2】 初期状態で前記第1と前記第3のスイッ
チをオフすると共に、前記第2と前記第四のスイッチを
オンし、次に前記パワーアンプをオンさせた後、前記第
3のスイッチをオンし、前記第2と前記第四のスイッチ
をオフするように制御する制御手段を備えたことを特徴
とする請求項1記載のパワーアンプ立ち上げ回路装置。
2. In an initial state, the first and third switches are turned off, the second and fourth switches are turned on, and then the power amplifier is turned on. 2. The power amplifier start-up circuit device according to claim 1, further comprising control means for controlling a switch to be turned on and the second and fourth switches to be turned off.
【請求項3】 前記パワーアンプの出力ノードと前記基
準電圧発生回路との間に第5のスイッチを接続し、 前記制御手段は、前記パワーアンプをパワーダウンさせ
る時に前記第5のスイッチをオンするように制御するこ
とを特徴とする請求項2記載のパワーアンプ立ち上げ回
路装置。
3. A fifth switch is connected between an output node of the power amplifier and the reference voltage generation circuit, and the control unit turns on the fifth switch when powering down the power amplifier. 3. The power amplifier start-up circuit device according to claim 2, wherein the control is performed as follows.
【請求項4】 前記第1スイッチの前段に入力アンプを
接続し、この入力アンプの正入力に前記パワーアンプの
正入力を接続したことを特徴とする請求項1乃至請求項
3記載のパワーアンプ立ち上げ回路装置。
4. The power amplifier according to claim 1, wherein an input amplifier is connected in front of said first switch, and a positive input of said power amplifier is connected to a positive input of said input amplifier. Start-up circuit device.
【請求項5】 前記基準電圧発生回路と前記第5のスイ
ッチとの間に第2の抵抗を接続したことを特徴とする請
求項3または請求項4記載のパワーアンプ立ち上げ回路
装置。
5. The power amplifier start-up circuit device according to claim 3, wherein a second resistor is connected between the reference voltage generation circuit and the fifth switch.
【請求項6】 前記パワーアンプの出力ノードと前記第
4のスイッチとの間に第3の抵抗を接続したことを特徴
とする請求項1乃至請求項5記載のパワーアンプ立ち上
げ回路装置。
6. The power amplifier start-up circuit device according to claim 1, wherein a third resistor is connected between an output node of said power amplifier and said fourth switch.
【請求項7】 パワーアンプの負入力に接続された第1
のスイッチと、前記パワーアンプの正入力ノードに接続
されたキャパシタンス及び抵抗と、前記キャパシタンス
と並列に接続された第2のスイッチと、前記抵抗とアナ
ログ基準電圧発生回路との間に接続された第3のスイッ
チと、前記パワーアンプの出力ノードと接地電位との間
に接続された第四のスイッチとを備えたパワーアンプ立
ち上げ回路装置に対し、 初期状態で前記第1と前記第3のスイッチをオフすると
共に、前記第2と前記第四のスイッチをオンし、次に前
記パワーアンプをオンさせた後、前記第3のスイッチを
オンし、前記第2と前記第四のスイッチをオフすること
を特徴とするパワーアンプ立ち上げ回路装置の制御方
法。
7. A first amplifier connected to a negative input of a power amplifier.
A switch connected to a positive input node of the power amplifier, a second switch connected in parallel with the capacitance, and a second switch connected between the resistor and an analog reference voltage generating circuit. 3 and a fourth switch connected between the output node of the power amplifier and the ground potential. And turning on the second and fourth switches and then turning on the power amplifier, then turning on the third switch and turning off the second and fourth switches. A method for controlling a power amplifier start-up circuit device, comprising:
【請求項8】 前記パワーアンプの出力ノードと前記基
準電圧発生回路との間に第5のスイッチを設けておき、 前記パワーアンプをパワーダウンさせる時に前記第5の
スイッチをオンすることを特徴とする請求項7記載のパ
ワーアンプ立ち上げ回路装置の制御方法。
8. A fifth switch is provided between an output node of the power amplifier and the reference voltage generating circuit, and the fifth switch is turned on when the power amplifier is powered down. The control method for a power amplifier start-up circuit device according to claim 7.
JP2000403373A 2000-12-28 2000-12-28 Power amplifier start-up circuit device and control method thereof Expired - Fee Related JP3764046B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000403373A JP3764046B2 (en) 2000-12-28 2000-12-28 Power amplifier start-up circuit device and control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000403373A JP3764046B2 (en) 2000-12-28 2000-12-28 Power amplifier start-up circuit device and control method thereof

Publications (2)

Publication Number Publication Date
JP2002208821A true JP2002208821A (en) 2002-07-26
JP3764046B2 JP3764046B2 (en) 2006-04-05

Family

ID=18867507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000403373A Expired - Fee Related JP3764046B2 (en) 2000-12-28 2000-12-28 Power amplifier start-up circuit device and control method thereof

Country Status (1)

Country Link
JP (1) JP3764046B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7382187B2 (en) 2003-01-27 2008-06-03 Ricoh Company, Ltd. Semiconductor integrated circuit and amplifier for suppressing pop sound while minimizing voltage transition settling time
JP2013110726A (en) * 2011-10-24 2013-06-06 Rohm Co Ltd Audio signal processing circuit and electronic apparatus using the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7382187B2 (en) 2003-01-27 2008-06-03 Ricoh Company, Ltd. Semiconductor integrated circuit and amplifier for suppressing pop sound while minimizing voltage transition settling time
US7671679B2 (en) 2003-01-27 2010-03-02 Ricoh Company, Ltd. Semiconductor integrated circuit and amplifier for suppressing pop sound while minimizing voltage transition settling time
JP2013110726A (en) * 2011-10-24 2013-06-06 Rohm Co Ltd Audio signal processing circuit and electronic apparatus using the same

Also Published As

Publication number Publication date
JP3764046B2 (en) 2006-04-05

Similar Documents

Publication Publication Date Title
EP2245735B1 (en) System and method of reducing click and pop noise in audio playback devices
JP2008017596A (en) Semiconductor integrated circuit
JP2001223538A (en) Mute circuit and digital audio amplifier circuit
US7382187B2 (en) Semiconductor integrated circuit and amplifier for suppressing pop sound while minimizing voltage transition settling time
GB2441363A (en) Suppressing start-up transients in an audio circuit
US8204251B2 (en) Amplifier apparatus and method
JP2004179591A (en) Laser diode driving device
JP2002208821A (en) Power amplifier start circuit device and method for controlling the same
JP2005287101A (en) Dc/dc converter circuit
JPH08213849A (en) Audio mute circuit
JP4043835B2 (en) Pop sound prevention circuit
JP4105040B2 (en) Digital amplifier and driving method thereof
JP2005157523A (en) Overshoot reducing circuit
WO2002015388A2 (en) Amplifier circuits and methods to provide smooth transition of amplifier outputs during powering sequences
JP2002344258A (en) Level shift circuit
JP2009141697A (en) Class d amplifier
JP4238659B2 (en) Operational amplifier
JP3916449B2 (en) Amplifier
JP4654047B2 (en) Class D amplifier
JP4166044B2 (en) Pop sound prevention circuit
JP3751220B2 (en) Shock noise prevention circuit
JP5081376B2 (en) Amplifier circuit
WO2003075456A1 (en) Mute circuit for preventing pop noise, and speaker drive circuit
JPH02137506A (en) Shock noise prevention circuit
JP2828904B2 (en) Stabilized power supply circuit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060118

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100127

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110127

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees