JP2002208345A - Manufacturing method of cold cathode field electron emission element and manufacturing method of cold cathode field electron emission display device - Google Patents

Manufacturing method of cold cathode field electron emission element and manufacturing method of cold cathode field electron emission display device

Info

Publication number
JP2002208345A
JP2002208345A JP2001001202A JP2001001202A JP2002208345A JP 2002208345 A JP2002208345 A JP 2002208345A JP 2001001202 A JP2001001202 A JP 2001001202A JP 2001001202 A JP2001001202 A JP 2001001202A JP 2002208345 A JP2002208345 A JP 2002208345A
Authority
JP
Japan
Prior art keywords
material layer
opening
forming
resist material
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001001202A
Other languages
Japanese (ja)
Other versions
JP4649739B2 (en
Inventor
Toshiki Shimamura
敏規 島村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001001202A priority Critical patent/JP4649739B2/en
Publication of JP2002208345A publication Critical patent/JP2002208345A/en
Application granted granted Critical
Publication of JP4649739B2 publication Critical patent/JP4649739B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of a cold cathode field electron emission element that can form an electron emission part steadily by a simple method and at the center of the bottom of the opening. SOLUTION: In the manufacturing method of the cold cathode field electron emission element, a cathode electrode 11 and an insulating layer 12 are formed on the support 10, and an opening part 14B is formed on the insulating layer 12, and then a resist material layer 40 is formed on the whole face including the bottom of the opening 14B and the side wall. Then energy rays are irradiated on the resist layer 40 without using the exposure mask, and then by developing the resist material layer 40, the resist material layer 40 is selectively removed from the bottom of the opening 14B. Thereby, after exposing the cathode electrode 11 at the bottom of the opening 14B, an electron emission part is formed on the cathode electrode 11 exposed at the bottom of the opening 14B.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、冷陰極電界電子放
出素子の製造方法、及び、冷陰極電界電子放出表示装置
の製造方法に関する。
The present invention relates to a method for manufacturing a cold cathode field emission device and a method for manufacturing a cold cathode field emission display.

【0002】[0002]

【従来の技術】テレビジョン受像機や情報端末機器に用
いられる表示装置の分野では、従来主流の陰極線管(C
RT)から、薄型化、軽量化、大画面化、高精細化の要
求に応え得る平面型(フラットパネル型)の表示装置へ
の移行が検討されている。このような平面型の表示装置
として、液晶表示装置(LCD)、エレクトロルミネッ
センス表示装置(ELD)、プラズマ表示装置(PD
P)、冷陰極電界電子放出表示装置(FED:フィール
ドエミッションディスプレイ)を例示することができ
る。このなかでも、液晶表示装置は情報端末機器用の表
示装置として広く普及しているが、据置き型のテレビジ
ョン受像機に適用するには、高輝度化や大型化に未だ課
題を残している。これに対して、冷陰極電界電子放出表
示装置は、熱的励起によらず、量子トンネル効果に基づ
き固体から真空中に電子を放出することが可能な冷陰極
電界電子放出素子(以下、電界放出素子と呼ぶ場合があ
る)を利用しており、高輝度及び低消費電力の点から注
目を集めている。
2. Description of the Related Art In the field of display devices used for television receivers and information terminal equipment, the conventional mainstream cathode ray tubes (C
RT) to a flat-panel (flat panel) display device that can meet the demands for thinner, lighter, larger screen, and higher definition. As such a flat display device, a liquid crystal display device (LCD), an electroluminescence display device (ELD), a plasma display device (PD)
P), a cold cathode field emission display (FED: field emission display). Among them, liquid crystal display devices are widely used as display devices for information terminal equipment, but there are still problems in high brightness and large size for application to stationary television receivers. . On the other hand, a cold cathode field emission display device is a cold cathode field emission device (hereinafter, referred to as a field emission device) capable of emitting electrons from a solid into a vacuum based on a quantum tunnel effect without using thermal excitation. (Which may be referred to as an element), and has attracted attention in terms of high luminance and low power consumption.

【0003】図23に、電界放出素子を利用した冷陰極
電界電子放出表示装置(以下、表示装置と呼ぶ場合があ
る)の構成例を示す。図示した電界放出素子は、円錐形
の電子放出部を有する、所謂スピント(Spindt)
型電界放出素子と呼ばれるタイプの素子である。この電
界放出素子は、支持体10上に形成されたカソード電極
11と、支持体10及びカソード電極11上に形成され
た絶縁層12と、絶縁層12上に形成されたゲート電極
13と、ゲート電極13及び絶縁層12に設けられた開
口部114と、開口部114の底部に位置するカソード
電極11上に形成された円錐形の電子放出部115から
構成されている。一般に、カソード電極11とゲート電
極13とは、これらの両電極の射影像が互いに直交する
方向に各々ストライプ状に形成されており、これらの両
電極の射影像が重複する領域(1画素分の領域に相当す
る。この領域を、以下、重複領域と呼ぶ)に、通常、複
数の電界放出素子が配列されている。更に、かかる重複
領域が、カソードパネルCPの有効領域(実際の表示部
分として機能する領域)内に、通常、2次元マトリクス
状に配列されている。
FIG. 23 shows a configuration example of a cold cathode field emission display device (hereinafter, may be referred to as a display device) using a field emission element. The illustrated field emission device has a conical electron emission portion, a so-called Spindt.
This is a type of device called a field emission device. The field emission device includes a cathode electrode 11 formed on a support 10, an insulating layer 12 formed on the support 10 and the cathode electrode 11, a gate electrode 13 formed on the insulating layer 12, It comprises an opening 114 provided in the electrode 13 and the insulating layer 12, and a conical electron emitting portion 115 formed on the cathode electrode 11 located at the bottom of the opening 114. In general, the cathode electrode 11 and the gate electrode 13 are formed such that the projected images of these two electrodes are formed in a stripe shape in a direction orthogonal to each other, and a region where the projected images of these two electrodes overlap (one pixel). In general, a plurality of field emission elements are arranged in this area. Further, such overlapping areas are usually arranged in a two-dimensional matrix in an effective area (area functioning as an actual display portion) of the cathode panel CP.

【0004】一方、アノードパネルAPは、基板20
と、基板20上に形成され、所定のパターンを有する蛍
光体層22と、その上に形成されたアノード電極23か
ら構成されている。1画素は、カソードパネル側のカソ
ード電極11とゲート電極13との重複領域に配列され
た電界放出素子の一群と、これらの電界放出素子の一群
に対面したアノードパネル側の蛍光体層22とによって
構成されている。有効領域には、かかる画素が、例えば
数十万〜数百万個ものオーダーにて配列されている。
尚、蛍光体層22と蛍光体層22との間の基板20上に
は、ブラックマトリックス21が形成されている。
On the other hand, the anode panel AP is
And a phosphor layer 22 formed on a substrate 20 and having a predetermined pattern, and an anode electrode 23 formed thereon. One pixel is composed of a group of field emission elements arranged in an overlapping region of the cathode electrode 11 and the gate electrode 13 on the cathode panel side, and a phosphor layer 22 on the anode panel side facing the group of these field emission elements. It is configured. In the effective area, such pixels are arranged, for example, in the order of several hundred thousand to several million.
Note that a black matrix 21 is formed on the substrate 20 between the phosphor layers 22.

【0005】アノードパネルAPとカソードパネルCP
とを、電界放出素子と蛍光体層22とが対向するように
配置し、周縁部において枠体24を介して接合すること
によって、表示装置を作製することができる。有効領域
を包囲し、画素を選択するための周辺回路が形成された
無効領域(図示した例では、カソードパネルCPの無効
領域)には、真空排気用の貫通孔25が設けられてお
り、この貫通孔25には真空排気後に封じ切られたチッ
プ管26が接続されている。即ち、アノードパネルAP
とカソードパネルCPと枠体24とによって囲まれた空
間は真空となっている。
Anode panel AP and cathode panel CP
Are arranged such that the field emission element and the phosphor layer 22 face each other, and are joined at the peripheral portion via the frame 24, whereby a display device can be manufactured. In an invalid area (in the illustrated example, an invalid area of the cathode panel CP) surrounding the effective area and having a peripheral circuit for selecting a pixel, a through hole 25 for evacuation is provided. The through-hole 25 is connected to a chip tube 26 that has been sealed off after evacuation. That is, the anode panel AP
The space surrounded by the cathode panel CP and the frame 24 is a vacuum.

【0006】カソード電極11には相対的な負電圧が走
査回路30から印加され、ゲート電極13には相対的な
正電圧が制御回路31から印加され、アノード電極23
にはゲート電極13よりも更に高い正電圧が加速電源3
2から印加される。かかる表示装置において表示を行う
場合、例えば、カソード電極11に走査回路30から走
査信号を入力し、ゲート電極13に制御回路31からビ
デオ信号を入力する。カソード電極11とゲート電極1
3との間に電圧を印加した際に生ずる電界により、量子
トンネル効果に基づき電子放出部115から電子が放出
され、この電子がアノード電極23に引き付けられ、蛍
光体層22に衝突する。その結果、蛍光体層22が励起
されて発光し、所望の画像を得ることができる。つま
り、この表示装置の動作は、基本的に、ゲート電極13
に印加される電圧、及びカソード電極11を通じて電子
放出部115に印加される電圧によって制御される。
A relative negative voltage is applied to the cathode electrode 11 from the scanning circuit 30, a relative positive voltage is applied to the gate electrode 13 from the control circuit 31, and
Has a higher positive voltage than the gate electrode 13
2 is applied. When displaying on such a display device, for example, a scanning signal is input to the cathode electrode 11 from the scanning circuit 30 and a video signal is input to the gate electrode 13 from the control circuit 31. Cathode electrode 11 and gate electrode 1
An electron is emitted from the electron-emitting portion 115 based on the quantum tunnel effect by an electric field generated when a voltage is applied between the electron-emitting device 3 and the electron-emitting device 3, and the electron is attracted to the anode electrode 23 and collides with the phosphor layer 22. As a result, the phosphor layer 22 is excited to emit light, and a desired image can be obtained. That is, the operation of this display device basically depends on the gate electrode 13.
And the voltage applied to the electron emission unit 115 through the cathode electrode 11.

【0007】かかる表示装置の構成において、低い駆動
電圧で大きな放出電子電流を得るためには、電子放出部
の先端部を鋭く尖らせることが有効であり、この観点か
ら、上述のスピント型素子の電子放出部115は優れた
性能を有していると云える。しかしながら、円錐形の電
子放出部115の形成には高度な加工技術を要し、場合
によっては数千万個以上にも及ぶ電子放出部115を有
効領域の全域に亙って均一に形成することは、有効領域
の面積が増大するにつれて困難となりつつある。
In the structure of such a display device, it is effective to sharpen the tip of the electron-emitting portion in order to obtain a large emission electron current at a low driving voltage. It can be said that the electron emission section 115 has excellent performance. However, the formation of the conical electron-emitting portion 115 requires advanced processing technology, and in some cases, tens of millions or more of the electron-emitting portions 115 are formed uniformly over the entire effective area. Are becoming more difficult as the area of the effective region increases.

【0008】そこで、円錐形の電子放出部を形成せず、
開口部の底面に露出した扁平状の電子放出部を使用す
る、所謂扁平型電界放出素子が提案されている。扁平型
電界放出素子における電子放出部は、カソード電極上に
設けられており、扁平状であっても高い放出電子電流を
達成し得るように、カソード電極の構成材料よりも仕事
関数が低い材料から構成されている。
Therefore, without forming a conical electron emission portion,
A so-called flat type field emission device using a flat electron emission portion exposed at the bottom of the opening has been proposed. The electron emission portion in the flat field emission device is provided on the cathode electrode, and is made of a material having a work function lower than that of the cathode electrode so that a high emission electron current can be achieved even in a flat shape. It is configured.

【0009】このような材料を用いた扁平型電界放出素
子の従来の製造方法の概要を、以下、支持体等の模式的
な一部端面図である図24及び図25を参照して説明す
る。
An outline of a conventional method of manufacturing a flat type field emission device using such a material will be described below with reference to FIGS. 24 and 25 which are schematic partial end views of a support and the like. .

【0010】[工程−10]先ず、例えばガラスから成
る支持体10上にカソード電極用導電材料層を形成し、
次いで、周知のリソグラフィ技術及び反応性イオンエッ
チング法(RIE法)に基づきカソード電極用導電材料
層をパターニングすることによって、ストライプ状のカ
ソード電極11を支持体10上に形成する。ストライプ
状のカソード電極11は、図面の紙面左右方向に延びて
いる。カソード電極11は、例えばスパッタリング法に
より形成された厚さ約0.2μmのクロム(Cr)層か
ら成る。
[Step-10] First, a conductive material layer for a cathode electrode is formed on a support 10 made of, for example, glass.
Next, the cathode electrode 11 having a stripe shape is formed on the support 10 by patterning the cathode electrode conductive material layer based on a known lithography technique and a reactive ion etching method (RIE method). The striped cathode electrode 11 extends in the left-right direction on the drawing sheet. The cathode electrode 11 is made of, for example, a chromium (Cr) layer having a thickness of about 0.2 μm formed by a sputtering method.

【0011】[工程−20]その後、全面に、具体的に
は、支持体10上及びカソード電極11上に絶縁層12
を形成する。
[Step-20] Thereafter, the insulating layer 12 is formed on the entire surface, specifically, on the support 10 and the cathode electrode 11.
To form

【0012】[工程−30]次いで、ストライプ状のゲ
ート電極13を絶縁層12上に形成した後、ゲート電極
13の孔部14Aを形成し、更に、孔部14Aと連通し
た開口部14Bを絶縁層12に形成し、開口部14Bの
底部にカソード電極11を露出させる(図24の(A)
参照)。ストライプ状のゲート電極13は図面の紙面垂
直方向に延びている。尚、孔部14Aと開口部14Bを
総称して、以下、単に開口部14と表現する場合があ
る。開口部14の平面形状は、例えば直径1μm〜30
μmの円形である。開口部14を、例えば、1画素分の
領域(電子放出領域)に1個〜3000個程度形成すれ
ばよい。
[Step-30] Next, after the stripe-shaped gate electrode 13 is formed on the insulating layer 12, a hole 14A of the gate electrode 13 is formed, and the opening 14B communicating with the hole 14A is insulated. Formed on the layer 12, the cathode electrode 11 is exposed at the bottom of the opening 14B (FIG. 24 (A)
reference). The striped gate electrode 13 extends in a direction perpendicular to the plane of the drawing. The hole 14A and the opening 14B may be collectively referred to as the opening 14 hereinafter. The planar shape of the opening 14 is, for example, 1 μm to 30 μm in diameter.
It is a circle of μm. For example, about 1 to 3000 openings 14 may be formed in a region (electron emission region) for one pixel.

【0013】[工程−40]次に、開口部14の底部に
露出したカソード電極11上に、電子放出部15を形成
する。具体的には、レジスト材料層40をスピンコーテ
ィング法にて開口部14内を含む全面に成膜した後(図
24の(B)参照)、露光用マスクを使用して、リソグ
ラフィ技術に基づきレジスト材料層40を露光する(図
24の(C)参照)。開口部14の底部には、レジスト
材料層の未露光部分40Aが残される。その後、レジス
ト材料層40を現像する。これによって、開口部14の
底部の中央部にカソード電極11を露出させることがで
きる(図25の(A)参照)。レジスト材料層40は、
開口部14の底部に位置するカソード電極11の一部
分、開口部14の側壁、ゲート電極13及び絶縁層12
を被覆している。
[Step-40] Next, the electron-emitting portion 15 is formed on the cathode electrode 11 exposed at the bottom of the opening 14. Specifically, after the resist material layer 40 is formed on the entire surface including the inside of the opening 14 by the spin coating method (see FIG. 24B), the resist is formed based on lithography using an exposure mask. The material layer 40 is exposed (see FIG. 24C). At the bottom of the opening 14, an unexposed portion 40A of the resist material layer is left. After that, the resist material layer 40 is developed. This allows the cathode electrode 11 to be exposed at the center of the bottom of the opening 14 (see FIG. 25A). The resist material layer 40
A portion of the cathode electrode 11 located at the bottom of the opening 14, the side wall of the opening 14, the gate electrode 13 and the insulating layer 12;
Is coated.

【0014】[工程−50]その後、開口部14の底部
に露出したカソード電極11の表面を含むレジスト材料
層40上に、例えば、スパッタリング法に基づき、カソ
ード電極の構成材料よりも仕事関数が低い材料から構成
された電子放出部形成層41を形成する(図25の
(B)参照)。その後、レジスト材料層40を除去する
ことで、開口部14の底部に露出したカソード電極11
上に、電子放出部形成層41から成る電子放出部15を
形成することができる(図25の(C)参照)。
[Step-50] Thereafter, on the resist material layer 40 including the surface of the cathode electrode 11 exposed at the bottom of the opening 14, the work function is lower than that of the constituent material of the cathode electrode based on, for example, a sputtering method. An electron emission portion forming layer 41 made of a material is formed (see FIG. 25B). Thereafter, by removing the resist material layer 40, the cathode electrode 11 exposed at the bottom of the opening 14 is formed.
An electron emitting portion 15 composed of the electron emitting portion forming layer 41 can be formed thereon (see FIG. 25C).

【0015】[0015]

【発明が解決しようとする課題】通常、[工程−40]
において、露光用マスクを使用して、リソグラフィ技術
に基づきレジスト材料層40を露光する際、開口部14
の底部の中央部に位置するレジスト材料層40に未露光
部分40Aが形成されるように、支持体10に設けられ
た基準マーカーと、露光用マスクのマーカーとを一致さ
せる。
[Problems to be Solved by the Invention] Usually, [Step-40]
In the step of exposing the resist material layer 40 based on the lithography technique using an exposure mask,
The reference marker provided on the support 10 and the marker of the exposure mask are aligned so that the unexposed portion 40A is formed in the resist material layer 40 located at the center of the bottom of the substrate.

【0016】しかしながら、実際のリソグラフィ工程に
おいては、スパッタリング法や化学的気相成長法(CV
D法)において各種の薄膜や層を形成したときの応力に
起因した支持体10の変形、各種の熱処理工程における
支持体10の伸縮や変形等により、露光用マスクと支持
体10との間で位置合わせずれが生じ易い。その結果、
開口部14の底部に露出したカソード電極11上に形成
された電子放出部15と、ゲート電極13の開口端部と
の間の距離にばらつきが発生する。このようなばらつき
が発生すると、電子放出部15からの電子放出特性にば
らつきが生じる結果、表示ムラが発生する。このような
問題は、表示装置が大型化されると、特に顕著に生じ
る。
However, in an actual lithography process, a sputtering method or a chemical vapor deposition method (CV
D method), between the exposure mask and the support 10 due to deformation of the support 10 caused by stress when various thin films and layers are formed, expansion and contraction and deformation of the support 10 in various heat treatment steps, and the like. Misalignment is likely to occur. as a result,
The distance between the electron emission portion 15 formed on the cathode electrode 11 exposed at the bottom of the opening 14 and the opening end of the gate electrode 13 varies. When such variations occur, the characteristics of the electron emission from the electron emitter 15 vary, resulting in display unevenness. Such a problem is particularly prominent when the size of the display device is increased.

【0017】位置合わせずれの少ないリソグラフィ工程
を実現するための手段として、所謂ステッパー(縮小露
光機)を用いることも考え得るが、ステッパーは非常に
高価であり、しかも、表示装置が大型化したとき、露光
に長時間を要し、表示装置の製造コストが上昇してしま
う。
As a means for realizing a lithography process with less misalignment, a so-called stepper (reduction exposure machine) may be used. However, the stepper is very expensive, and when a display device is enlarged, Exposure takes a long time, and the manufacturing cost of the display device increases.

【0018】従って、本発明の目的は、簡素な方法で、
しかも、開口部の底部の中央部に確実に電子放出部を形
成することができる冷陰極電界電子放出素子の製造方
法、及び、かかる冷陰極電界電子放出素子の製造方法を
適用した冷陰極電界電子放出表示装置の製造方法を提供
することにある。
The object of the present invention is therefore to provide a simple method,
Moreover, a method of manufacturing a cold cathode field emission device capable of reliably forming an electron emission portion at the center of the bottom of the opening, and a cold cathode field emission device to which the method of manufacturing a cold cathode field emission device is applied An object of the present invention is to provide a method for manufacturing an emission display device.

【0019】[0019]

【課題を解決するための手段】上記の目的を達成するた
めの本発明の冷陰極電界電子放出素子の製造方法は、
(A)支持体上にカソード電極を形成する工程と、
(B)カソード電極及び支持体上に絶縁層を形成する工
程と、(C)絶縁層に開口部を形成する工程と、(D)
開口部底部及び側壁上を含む全面にレジスト材料層を形
成する工程と、(E)露光用マスクを使用すること無
く、レジスト材料層にエネルギー線を照射し、次いで、
レジスト材料層を現像することによって、開口部の底部
からレジスト材料層を選択的に除去し、以て、開口部の
底部にカソード電極を露出させる工程と、(F)開口部
の底部に露出したカソード電極上に電子放出部を形成す
る工程、を具備することを特徴とする。
To achieve the above object, a method of manufacturing a cold cathode field emission device according to the present invention comprises:
(A) a step of forming a cathode electrode on a support;
(B) a step of forming an insulating layer on the cathode electrode and the support, (C) a step of forming an opening in the insulating layer, and (D)
Forming a resist material layer on the entire surface including the bottom and side walls of the opening, and (E) irradiating the resist material layer with energy rays without using an exposure mask;
Developing the resist material layer to selectively remove the resist material layer from the bottom of the opening, thereby exposing the cathode electrode to the bottom of the opening; and (F) exposing the cathode electrode to the bottom of the opening. Forming an electron-emitting portion on the cathode electrode.

【0020】上記の目的を達成するための本発明の冷陰
極電界電子放出表示装置の製造方法は、複数の画素から
構成され、各画素は、複数の冷陰極電界電子放出素子
と、複数の冷陰極電界電子放出素子に対向したアノード
電極及び蛍光体層から構成され、複数の冷陰極電界電子
放出素子が形成されたカソードパネルと、アノード電極
及び蛍光体層が形成されたアノードパネルとがそれらの
周辺部で接合された冷陰極電界電子放出表示装置の製造
方法であって、各冷陰極電界電子放出素子を、(A)支
持体上にカソード電極を形成する工程と、(B)カソー
ド電極及び支持体上に絶縁層を形成する工程と、(C)
絶縁層に開口部を形成する工程と、(D)開口部底部及
び側壁上を含む全面にレジスト材料層を形成する工程
と、(E)露光用マスクを使用すること無く、レジスト
材料層にエネルギー線を照射し、次いで、レジスト材料
層を現像することによって、開口部の底部からレジスト
材料層を選択的に除去し、以て、開口部の底部にカソー
ド電極を露出させる工程と、(F)開口部の底部に露出
したカソード電極上に電子放出部を形成する工程、を少
なくとも経て製造することを特徴とする。
In order to achieve the above object, a method for manufacturing a cold cathode field emission display according to the present invention comprises a plurality of pixels, each pixel comprising a plurality of cold cathode field emission devices and a plurality of cold cathode field emission devices. A cathode panel including a plurality of cold cathode field emission devices formed of an anode electrode and a phosphor layer facing the cathode field emission device, and an anode panel formed with the anode electrode and the phosphor layer are formed of the same. A method of manufacturing a cold cathode field emission display device joined at a peripheral portion, comprising: (A) forming a cathode electrode on a support; (B) forming a cathode electrode; Forming an insulating layer on the support; and (C)
Forming an opening in the insulating layer; (D) forming a resist material layer on the entire surface including the bottom and side walls of the opening; and (E) applying energy to the resist material layer without using an exposure mask. Irradiating a line and then developing the resist material layer to selectively remove the resist material layer from the bottom of the opening, thereby exposing the cathode electrode at the bottom of the opening; (F) Forming at least a step of forming an electron emission portion on the cathode electrode exposed at the bottom of the opening.

【0021】本発明の冷陰極電界電子放出素子の製造方
法あるいは冷陰極電界電子放出表示装置の製造方法(以
下、これらを総称して、単に、本発明の製造方法と呼ぶ
場合がある)においては、前記工程(B)と工程(C)
との間で、孔部を有するゲート電極を絶縁層上に形成す
る工程を更に具備し、前記工程(E)においては、支持
体の法線に対して0度ではない入射角を以てエネルギー
線をレジスト材料層に照射する態様とすることができ
る。尚、このような態様の本発明の製造方法を、便宜
上、本発明の第1の態様に係る製造方法と呼ぶ。
In the method for manufacturing a cold cathode field emission device or the method for manufacturing a cold cathode field emission display device of the present invention (hereinafter, these may be collectively simply referred to as the manufacturing method of the present invention). Step (B) and Step (C)
Forming a gate electrode having a hole on the insulating layer, wherein in the step (E), the energy ray is formed at an incident angle other than 0 degree with respect to the normal to the support. Irradiation to the resist material layer can be adopted. In addition, the manufacturing method of the present invention in such an embodiment is referred to as a manufacturing method according to the first embodiment of the present invention for convenience.

【0022】尚、本発明の第1の態様に係る製造方法に
あっては、工程(E)で開口部の底部にカソード電極を
露出させた状態において、絶縁層及びゲート電極上、並
びに、開口部の側壁の少なくとも上部の上(場合によっ
ては、開口部の側壁の全ての上、あるいは、開口部の側
壁の全て及び開口部の底部に位置するカソード電極の一
部分の上)に、レジスト材料層が残される。
In the manufacturing method according to the first aspect of the present invention, when the cathode electrode is exposed at the bottom of the opening in the step (E), the insulating layer and the gate electrode and the opening are removed. A layer of resist material on at least the top of the sidewall of the portion (possibly on all of the sidewall of the opening, or on all of the sidewall of the opening and a portion of the cathode electrode located at the bottom of the opening) Is left.

【0023】本発明の第1の態様に係る製造方法、ある
いは、後述する本発明の第3の態様に係る製造方法にあ
っては、孔部を有するゲート電極を絶縁層上に形成する
方法として、例えば、絶縁層上に物理的気相成長法(P
VD法)や化学的気相成長法(CVD法)に基づきゲー
ト電極用導電材料層を形成した後、リソグラフィ技術及
びエッチング技術によって孔部を有し、ストライプ状に
パターニングされたゲート電極を形成する方法、スクリ
ーン印刷法やリフトオフ法等によって孔部を有し、スト
ライプ状にパターニングされたゲート電極を形成する方
法を例示することができる。
In the manufacturing method according to the first aspect of the present invention or the manufacturing method according to a third aspect of the present invention described later, the method for forming a gate electrode having a hole on an insulating layer is described below. For example, a physical vapor deposition method (P
After a conductive material layer for a gate electrode is formed based on a VD method or a chemical vapor deposition method (CVD method), a gate electrode that has holes and is patterned in a stripe shape by a lithography technique and an etching technique is formed. Examples of the method include a method of forming a gate electrode that has a hole and is patterned in a stripe shape by a method, a screen printing method, a lift-off method, or the like.

【0024】あるいは又、本発明の製造方法において
は、前記工程(B)と工程(C)との間で、孔部を有す
るゲート電極用導電材料層を絶縁層上に形成する工程、
及び、前記工程(F)の後、ゲート電極用導電材料層を
パターニングし、以て、ゲート電極を形成する工程を更
に具備し、前記工程(E)においては、支持体の法線に
対して0度ではない入射角を以てエネルギー線をレジス
ト材料層に照射する態様とすることができる。尚、この
ような態様の本発明の製造方法を、便宜上、本発明の第
2の態様に係る製造方法と呼ぶ。
Alternatively, in the manufacturing method of the present invention, a step of forming a conductive material layer for a gate electrode having a hole on the insulating layer between the step (B) and the step (C);
And, after the step (F), the method further comprises a step of patterning the conductive material layer for a gate electrode to form a gate electrode. An embodiment in which the resist material layer is irradiated with energy rays at an incident angle other than 0 degree can be adopted. In addition, the manufacturing method of the present invention in such an embodiment is referred to as a manufacturing method according to the second embodiment of the present invention for convenience.

【0025】尚、本発明の第2の態様に係る製造方法に
あっては、工程(E)で開口部の底部にカソード電極を
露出させた状態において、ゲート電極用導電材料層上、
並びに、開口部の側壁の少なくとも上部の上(場合によ
っては、開口部の側壁の全ての上、あるいは、開口部の
側壁の全て及び開口部の底部に位置するカソード電極の
一部分の上)に、レジスト材料層が残される。
In the manufacturing method according to the second aspect of the present invention, in the state where the cathode electrode is exposed at the bottom of the opening in the step (E), the gate electrode is formed on the conductive material layer.
And at least over the top of the sidewall of the opening (possibly over all of the sidewall of the opening or over all of the sidewall of the opening and a portion of the cathode electrode located at the bottom of the opening) The resist material layer is left.

【0026】本発明の第2の態様に係る製造方法、ある
いは、後述する本発明の第4の態様に係る製造方法にあ
っては、孔部を有するゲート電極用導電材料層を絶縁層
上に形成する方法として、例えば、絶縁層上にPVD法
やCVD法にてゲート電極用導電材料層を形成した後、
リソグラフィ技術及びエッチング技術によって孔部を有
するゲート電極用導電材料層を形成する方法、スクリー
ン印刷法やリフトオフ法等によって孔部を有するゲート
電極用導電材料層を形成する方法を例示することができ
る。
In the manufacturing method according to the second aspect of the present invention or the manufacturing method according to a fourth aspect of the present invention described later, a conductive material layer for a gate electrode having a hole is formed on an insulating layer. As a forming method, for example, after forming a conductive material layer for a gate electrode by a PVD method or a CVD method on an insulating layer,
Examples of the method include a method of forming a conductive material layer for a gate electrode having a hole by a lithography technique and an etching technique, and a method of forming a conductive material layer for a gate electrode having a hole by a screen printing method or a lift-off method.

【0027】本発明の第1の態様あるいは第2の態様に
係る製造方法において、前記入射角は、開口部底部の中
央部に位置するレジスト材料層の部分がエネルギー線に
よって照射されないような入射角であることが好まし
い。具体的には、例えば開口部のアスペクト比及びレジ
スト材料層の厚さに基づき、入射角を決定すればよい。
尚、開口部底部の中央部に位置するレジスト材料層の部
分がエネルギー線によって照射されなければよく、例え
ば、開口部底部に位置するレジスト材料層の部分がエネ
ルギー線によって照射されなくともよく、あるいは又、
開口部底部に位置するレジスト材料層の部分及び開口部
の側壁の下部に位置するレジスト材料層の部分がエネル
ギー線によって照射されなくともよい。
In the manufacturing method according to the first or second aspect of the present invention, the incident angle is such that a portion of the resist material layer located at the center of the bottom of the opening is not irradiated with energy rays. It is preferred that Specifically, for example, the incident angle may be determined based on the aspect ratio of the opening and the thickness of the resist material layer.
Note that the portion of the resist material layer located at the center of the bottom of the opening need not be irradiated with energy rays.For example, the portion of the resist material layer located at the bottom of the opening may not be irradiated with energy rays, or or,
The portion of the resist material layer located at the bottom of the opening and the portion of the resist material layer located below the side wall of the opening may not be irradiated with energy rays.

【0028】本発明の第1の態様に係る製造方法におい
ては、前記工程(F)の後、レジスト材料層を除去する
工程を更に具備する構成とすることができる。あるいは
又、前記工程(E)と工程(F)との間で、開口部の底
部に露出したカソード電極の表面に下地層を形成する工
程と、レジスト材料層を除去する工程とを更に具備し、
前記工程(F)においては、該下地層上に電子放出部を
形成する構成とすることもできる。
In the manufacturing method according to the first aspect of the present invention, the method may further include a step of removing the resist material layer after the step (F). Alternatively, between the step (E) and the step (F), the method further comprises a step of forming a base layer on the surface of the cathode electrode exposed at the bottom of the opening, and a step of removing the resist material layer. ,
In the step (F), an electron emitting portion may be formed on the underlayer.

【0029】本発明の第2の態様に係る製造方法におい
ては、前記工程(F)の後であって、ゲート電極用導電
材料層をパターニングする前に、レジスト材料層を除去
する工程を更に具備する構成とすることができる。ある
いは又、前記工程(E)と工程(F)との間で、開口部
の底部に露出したカソード電極の表面に下地層を形成す
る工程と、レジスト材料層を除去する工程とを更に具備
し、前記工程(F)においては、該下地層上に電子放出
部を形成する構成とすることもできる。
The manufacturing method according to the second aspect of the present invention further comprises a step of removing the resist material layer after the step (F) and before patterning the gate electrode conductive material layer. Configuration. Alternatively, between the step (E) and the step (F), the method further comprises a step of forming a base layer on the surface of the cathode electrode exposed at the bottom of the opening, and a step of removing the resist material layer. In the step (F), an electron emitting portion may be formed on the underlayer.

【0030】あるいは又、本発明の製造方法において
は、前記工程(B)と工程(C)との間で、孔部を有す
るゲート電極を絶縁層上に形成する工程、及び、前記工
程(D)と工程(E)との間で、絶縁層及びゲート電極
上のレジスト材料層上、及び、開口部側壁上のレジスト
材料層上に、遮光膜を形成する工程を更に具備する態様
とすることができる。尚、このような態様の本発明の製
造方法を、便宜上、本発明の第3の態様に係る製造方法
と呼ぶ。
Alternatively, in the manufacturing method of the present invention, between the step (B) and the step (C), a step of forming a gate electrode having a hole on an insulating layer; ) Between the step (E) and the step (E), further comprising a step of forming a light-shielding film on the resist material layer on the insulating layer and the gate electrode and on the resist material layer on the side wall of the opening. Can be. In addition, the manufacturing method of the present invention in such an embodiment is referred to as a manufacturing method according to the third embodiment of the present invention for convenience.

【0031】尚、本発明の第3の態様に係る製造方法に
あっては、遮光膜を形成する工程において、絶縁層及び
ゲート電極上、並びに、開口部の側壁の少なくとも上部
の上(場合によっては、開口部の側壁の全ての上、ある
いは、開口部の側壁の全て及び開口部の底部に位置する
カソード電極の一部分の上)に、遮光膜を形成すればよ
い。その結果、工程(E)で開口部の底部にカソード電
極を露出させた状態において、絶縁層及びゲート電極
上、並びに、開口部の側壁の少なくとも上部の上(場合
によっては、開口部の側壁の全ての上、あるいは、開口
部の側壁の全て及び開口部の底部に位置するカソード電
極の一部分の上)に、レジスト材料層が残される。
In the manufacturing method according to the third aspect of the present invention, in the step of forming the light-shielding film, on the insulating layer and the gate electrode, and on at least the upper part of the side wall of the opening (in some cases). May be formed on the entire side wall of the opening, or on the entire side wall of the opening and a part of the cathode electrode located at the bottom of the opening). As a result, in a state where the cathode electrode is exposed at the bottom of the opening in the step (E), the insulating layer and the gate electrode, and at least the upper part of the side wall of the opening (in some cases, the upper part of the side wall of the opening) A layer of resist material is left over all, or over all of the sidewalls of the opening and over a portion of the cathode electrode located at the bottom of the opening.

【0032】あるいは又、本発明の製造方法において
は、前記工程(B)と工程(C)との間で、絶縁層上に
孔部を有するゲート電極用導電材料層を形成する工程、
前記工程(D)と工程(E)との間で、ゲート電極用導
電材料層上のレジスト材料層上、及び、開口部側壁上の
レジスト材料層上に、遮光膜を形成する工程、及び、前
記工程(F)の後、ゲート電極用導電材料層をパターニ
ングし、以て、ゲート電極を形成する工程を更に具備す
る態様とすることができる。尚、このような態様の本発
明の製造方法を、便宜上、本発明の第4の態様に係る製
造方法と呼ぶ。
Alternatively, in the manufacturing method of the present invention, between the step (B) and the step (C), a step of forming a gate electrode conductive material layer having a hole on the insulating layer;
Forming a light-shielding film on the resist material layer on the conductive material layer for the gate electrode and on the resist material layer on the side wall of the opening between the step (D) and the step (E); After the step (F), the conductive material layer for a gate electrode may be patterned to form a gate electrode. In addition, the manufacturing method of the present invention in such an embodiment is referred to as a manufacturing method according to the fourth embodiment of the present invention for convenience.

【0033】尚、本発明の第4の態様に係る製造方法に
あっては、遮光膜を形成する工程において、ゲート電極
用導電材料層上、並びに、開口部の側壁の少なくとも上
部の上(場合によっては、開口部の側壁の全ての上、あ
るいは、開口部の側壁の全て及び開口部の底部に位置す
るカソード電極の一部分の上)に、遮光膜を形成すれば
よい。その結果、工程(E)で開口部の底部にカソード
電極を露出させた状態において、ゲート電極用導電材料
層上、並びに、開口部の側壁の少なくとも上部の上(場
合によっては、開口部の側壁の全ての上、あるいは、開
口部の側壁の全て及び開口部の底部に位置するカソード
電極の一部分の上)に、レジスト材料層が残される。
In the manufacturing method according to the fourth aspect of the present invention, in the step of forming the light-shielding film, on the conductive material layer for the gate electrode and at least on the upper part of the side wall of the opening (case) In some cases, the light-shielding film may be formed over the entire side wall of the opening or over the entire side wall of the opening and a part of the cathode electrode located at the bottom of the opening. As a result, in a state where the cathode electrode is exposed at the bottom of the opening in the step (E), on the conductive material layer for the gate electrode and at least on the upper part of the side wall of the opening (in some cases, the side wall of the opening) , Or over all of the sidewalls of the opening and over a portion of the cathode electrode located at the bottom of the opening).

【0034】あるいは又、本発明の製造方法において
は、前記工程(D)と工程(E)との間で、絶縁層上の
レジスト材料層上、及び、開口部側壁上のレジスト材料
層上に、遮光膜を形成する工程、及び、前記工程(F)
の後、絶縁層に設けられた開口部と連通する孔部を有す
るゲート電極を絶縁層上に形成する工程を更に具備する
態様とすることができる。尚、このような態様の本発明
の製造方法を、便宜上、本発明の第5の態様に係る製造
方法と呼ぶ。
Alternatively, in the manufacturing method according to the present invention, between the step (D) and the step (E), the resist material layer on the insulating layer and the resist material layer on the side wall of the opening may be formed. Forming a light-shielding film, and the step (F)
After that, the method may further include a step of forming a gate electrode having a hole communicating with the opening provided in the insulating layer over the insulating layer. In addition, the manufacturing method of the present invention in such an embodiment is referred to as a manufacturing method according to the fifth embodiment of the present invention for convenience.

【0035】尚、本発明の第5の態様に係る製造方法に
あっては、遮光膜を形成する工程において、絶縁層上、
並びに、開口部の側壁の少なくとも上部の上(場合によ
っては、開口部の側壁の全ての上、あるいは、開口部の
側壁の全て及び開口部の底部に位置するカソード電極の
一部分の上)に、遮光膜を形成すればよい。その結果、
工程(E)で開口部の底部にカソード電極を露出させた
状態において、絶縁層上、並びに、開口部の側壁の少な
くとも上部の上(場合によっては、開口部の側壁の全て
の上、あるいは、開口部の側壁の全て及び開口部の底部
に位置するカソード電極の一部分の上)に、レジスト材
料層が残される。
In the manufacturing method according to the fifth aspect of the present invention, the step of forming the light shielding film includes the steps of:
And at least over the top of the sidewall of the opening (possibly over all of the sidewall of the opening or over all of the sidewall of the opening and a portion of the cathode electrode located at the bottom of the opening) What is necessary is just to form a light-shielding film. as a result,
In a state where the cathode electrode is exposed at the bottom of the opening in the step (E), on the insulating layer and on at least the upper part of the side wall of the opening (in some cases, on all of the side walls of the opening, or A layer of resist material is left on all of the sidewalls of the opening and on a portion of the cathode electrode located at the bottom of the opening.

【0036】本発明の第5の態様に係る製造方法にあっ
ては、孔部を有するゲート電極を絶縁層上に形成する方
法として、例えば、支持体の法線に対して0度ではない
入射角を以てゲート電極用導電材料層をPVD法にて成
膜した後、リソグラフィ技術及びエッチング技術によっ
て、所望の形状にパターニングされたゲート電極を形成
する方法、スクリーン印刷法やリフトオフ法等によって
所望の形状にパターニングされたゲート電極を形成する
方法を例示することができる。
In the manufacturing method according to the fifth aspect of the present invention, as a method of forming a gate electrode having a hole on an insulating layer, for example, an incidence angle other than 0 ° with respect to a normal line of a support is used. After forming a conductive material layer for a gate electrode at a corner by a PVD method, a method of forming a gate electrode patterned into a desired shape by a lithography technique and an etching technique, a screen printing method, a lift-off method, or the like to obtain a desired shape. A method of forming a patterned gate electrode can be exemplified.

【0037】本発明の第3の態様〜第5の態様に係る製
造方法において、遮光膜を形成する工程は、支持体の法
線に対して0度ではない入射角を以て遮光膜をPVD法
にて成膜する工程から成ることが好ましい。具体的に
は、例えば開口部のアスペクト比及びレジスト材料層の
厚さに基づき、入射角を決定すればよい。PVD法とし
て、真空蒸着法、スパッタリング法を挙げることができ
る。尚、スパッタリング法を採用する場合、遮光膜を構
成する材料の入射角を揃えるために、所謂、コリメータ
を用いたスパッタリング法を採用することが望ましい。
In the manufacturing method according to the third to fifth aspects of the present invention, the step of forming the light-shielding film is performed by applying the light-shielding film to the PVD method at an incident angle other than 0 ° with respect to the normal to the support. It is preferable that the method comprises a step of forming a film. Specifically, for example, the incident angle may be determined based on the aspect ratio of the opening and the thickness of the resist material layer. Examples of the PVD method include a vacuum evaporation method and a sputtering method. When the sputtering method is employed, it is desirable to employ a so-called sputtering method using a collimator in order to make the incident angles of the materials constituting the light shielding film uniform.

【0038】また、本発明の第3の態様に係る製造方法
においては、前記工程(F)の後、レジスト材料層を除
去する工程を更に具備する構成とすることができる。あ
るいは又、前記工程(E)と工程(F)との間で、開口
部の底部に露出したカソード電極の表面に下地層を形成
する工程と、レジスト材料層を除去する工程とを更に具
備し、前記工程(F)においては、該下地層上に電子放
出部を形成する構成とすることもできる。
Further, in the manufacturing method according to the third aspect of the present invention, after the step (F), a step of removing the resist material layer may be further provided. Alternatively, between the step (E) and the step (F), the method further comprises a step of forming a base layer on the surface of the cathode electrode exposed at the bottom of the opening, and a step of removing the resist material layer. In the step (F), an electron emitting portion may be formed on the underlayer.

【0039】本発明の第4の態様に係る製造方法にあっ
ては、前記工程(F)の後であって、ゲート電極用導電
材料層をパターニングする前に、レジスト材料層を除去
する工程を更に具備する構成とすることができる。ある
いは又、前記工程(E)と工程(F)との間で、開口部
の底部に露出したカソード電極の表面に下地層を形成す
る工程と、レジスト材料層を除去する工程とを更に具備
し、前記工程(F)においては、該下地層上に電子放出
部を形成する構成とすることもできる。
In the manufacturing method according to the fourth aspect of the present invention, the step of removing the resist material layer after the step (F) and before patterning the gate electrode conductive material layer is performed. Further, a configuration may be provided. Alternatively, between the step (E) and the step (F), the method further comprises a step of forming a base layer on the surface of the cathode electrode exposed at the bottom of the opening, and a step of removing the resist material layer. In the step (F), an electron emitting portion may be formed on the underlayer.

【0040】本発明の第5の態様に係る製造方法にあっ
ては、前記工程(F)の後であって、絶縁層上にゲート
電極を形成する前に、レジスト材料層を除去する工程を
更に具備する構成とすることができる。あるいは又、前
記工程(E)と工程(F)との間で、開口部の底部に露
出したカソード電極の表面に下地層を形成する工程と、
レジスト材料層を除去する工程とを更に具備し、前記工
程(F)においては、該下地層上に電子放出部を形成す
る構成とすることもできる。
In the manufacturing method according to the fifth aspect of the present invention, the step of removing the resist material layer after the step (F) and before forming the gate electrode on the insulating layer is performed. Further, a configuration may be provided. Alternatively, between the steps (E) and (F), a step of forming an underlayer on the surface of the cathode electrode exposed at the bottom of the opening;
And removing the resist material layer. In the step (F), an electron emission portion may be formed on the underlayer.

【0041】本発明の第1の態様あるいは第2の態様に
係る製造方法においては、レジスト材料層を、エネルギ
ー線の照射によって重合あるいは架橋して現像液に不溶
性あるいは難溶性となるネガ型レジスト材料から構成す
ることが望ましく、一方、本発明の第3の態様〜第5の
態様に係る製造方法においては、レジスト材料層を、エ
ネルギー線の照射によって分解して現像液に可溶性とな
るポジ型レジスト材料から構成することが望ましい。エ
ネルギー線として、各種波長を有する紫外線、電子線を
挙げることができる。
In the production method according to the first or second aspect of the present invention, the resist material layer is polymerized or cross-linked by irradiation with an energy beam to become insoluble or hardly soluble in a developing solution. On the other hand, in the manufacturing method according to the third to fifth aspects of the present invention, the positive resist becomes soluble in a developer by decomposing the resist material layer by irradiation with energy rays. It is desirable to be composed of a material. Examples of energy rays include ultraviolet rays having various wavelengths and electron beams.

【0042】遮光膜を構成する材料は、エネルギー線を
確実に遮蔽できる材料であればよく、例えば、クロム
(Cr)やチタン(Ti)を挙げることができる。遮光
膜の厚さは、エネルギー線を確実に遮蔽できる厚さであ
ればよく、例えば、0.2μm程度とすればよい。
The material constituting the light-shielding film may be any material that can reliably shield the energy rays, such as chromium (Cr) and titanium (Ti). The thickness of the light-shielding film may be any thickness that can surely shield the energy rays, and for example, may be about 0.2 μm.

【0043】孔部及び開口部の平面形状は、円形、楕円
形、矩形、丸みを帯びた矩形、多角形、丸みを帯びた多
角形等、本質的には任意であるが、円形であることが最
も好ましい。
The plane shape of the hole and the opening is essentially arbitrary, such as a circle, an ellipse, a rectangle, a rounded rectangle, a polygon, a rounded polygon, etc. Is most preferred.

【0044】支持体や、アノードパネルを構成する基板
を構成する材料は、少なくとも表面が絶縁性部材から構
成されていればよく、ガラス基板、表面に絶縁膜が形成
されたガラス基板、石英基板、表面に絶縁膜が形成され
た石英基板、表面に絶縁膜が形成された半導体基板を挙
げることができる。
The material constituting the support and the substrate constituting the anode panel only needs to have at least the surface made of an insulating member. A glass substrate, a glass substrate having an insulating film formed on the surface, a quartz substrate, A quartz substrate having an insulating film formed on its surface and a semiconductor substrate having an insulating film formed on its surface can be given.

【0045】冷陰極電界電子放出素子(以下、電界放出
素子と略称する)の構造として、所謂、クラウン型(王
冠状の電子放出部が、開口部の底部に位置するカソード
電極上に設けられた電界放出素子)、扁平型(略平面の
電子放出部が、開口部の底部に位置するカソード電極上
に設けられた電界放出素子)を挙げることができる。
As a structure of a cold cathode field emission device (hereinafter abbreviated as a field emission device), a so-called crown type (crown-shaped electron emission portion) is provided on a cathode electrode located at the bottom of the opening. Field emission device) and a flat type (a field emission device in which a substantially flat electron emission portion is provided on a cathode electrode located at the bottom of an opening).

【0046】クラウン型電界放出素子にあっては、電子
放出部を構成する材料として、導電性粒子、あるいは、
導電性粒子とバインダの組合せを挙げることができる。
導電性粒子として、黒鉛等のカーボン系材料;タングス
テン(W)、ニオブ(Nb)、タンタル(Ta)、チタ
ン(Ti)、モリブデン(Mo)、クロム(Cr)等の
高融点金属;あるいはITO(インジウム・錫酸化物)
等の透明導電材料を挙げることができる。バインダとし
て、例えば水ガラスといったガラスや汎用樹脂を使用す
ることができる。汎用樹脂として、塩化ビニル系樹脂、
ポリオレフィン系樹脂、ポリアミド系樹脂、セルロース
エステル系樹脂、フッ素系樹脂等の熱可塑性樹脂や、エ
ポキシ系樹脂、アクリル系樹脂、ポリエステル系樹脂等
の熱硬化性樹脂を例示することができる。電子放出効率
の向上のためには、導電性粒子の粒径が電子放出部の寸
法に比べて十分に小さいことが好ましい。導電性粒子の
形状は、球形、多面体、板状、針状、柱状、不定形等、
特に限定されないが、導電性粒子の露出部が鋭い突起と
なり得るような形状であることが好ましい。寸法や形状
の異なる導電性粒子を混合して使用してもよい。
In the crown-type field emission device, conductive particles or
Combinations of conductive particles and a binder can be given.
As the conductive particles, carbon-based materials such as graphite; refractory metals such as tungsten (W), niobium (Nb), tantalum (Ta), titanium (Ti), molybdenum (Mo), and chromium (Cr); or ITO ( Indium tin oxide)
And other transparent conductive materials. As the binder, for example, glass such as water glass or a general-purpose resin can be used. As general-purpose resin, vinyl chloride resin,
Examples thereof include thermoplastic resins such as polyolefin resins, polyamide resins, cellulose ester resins, and fluorine resins, and thermosetting resins such as epoxy resins, acrylic resins, and polyester resins. In order to improve the electron emission efficiency, it is preferable that the particle size of the conductive particles is sufficiently smaller than the size of the electron emission portion. The shape of the conductive particles is spherical, polyhedral, plate-like, needle-like, columnar, irregular, etc.
Although not particularly limited, it is preferable that the exposed portions of the conductive particles have a shape that can be sharp projections. Conductive particles having different sizes and shapes may be mixed and used.

【0047】扁平型電界放出素子にあっては、あるいは
又、電子放出部を構成する材料として、カソード電極を
構成する材料よりも仕事関数Φの小さい材料から構成す
ることが好ましく、どのような材料を選択するかは、カ
ソード電極を構成する材料の仕事関数、ゲート電極とカ
ソード電極との間の電位差、要求される放出電子電流密
度の大きさ等に基づいて決定すればよい。電界放出素子
におけるカソード電極を構成する代表的な材料として、
タングステン(Φ=4.55eV)、ニオブ(Φ=4.
02〜4.87eV)、モリブデン(Φ=4.53〜
4.95eV)、アルミニウム(Φ=4.28eV)、
銅(Φ=4.6eV)、タンタル(Φ=4.3eV)、
クロム(Φ=4.5eV)、シリコン(Φ=4.9e
V)を例示することができる。電子放出部は、これらの
材料よりも小さな仕事関数Φを有していることが好まし
く、その値は概ね3eV以下であることが好ましい。か
かる材料として、グラファイト等の炭素(Φ<1e
V)、セシウム(Φ=2.14eV)、LaB6(Φ=
2.66〜2.76eV)、BaO(Φ=1.6〜2.
7eV)、SrO(Φ=1.25〜1.6eV)、Y2
3(Φ=2.0eV)、CaO(Φ=1.6〜1.8
6eV)、BaS(Φ=2.05eV)、TiN(Φ=
2.92eV)、ZrN(Φ=2.92eV)を例示す
ることができる。仕事関数Φが2eV以下である材料か
ら電子放出部を構成することが、一層好ましい。尚、電
子放出部を構成する材料は、必ずしも導電性を備えてい
る必要はない。
In the flat type field emission device, or alternatively, the electron emission portion is preferably made of a material having a work function Φ smaller than that of the cathode electrode. May be determined based on the work function of the material constituting the cathode electrode, the potential difference between the gate electrode and the cathode electrode, the required magnitude of the emitted electron current density, and the like. As a typical material constituting the cathode electrode in the field emission device,
Tungsten (Φ = 4.55 eV), niobium (Φ = 4.55 eV)
02 to 4.87 eV), molybdenum (Φ = 4.53 to)
4.95 eV), aluminum (Φ = 4.28 eV),
Copper (Φ = 4.6 eV), tantalum (Φ = 4.3 eV),
Chromium (Φ = 4.5 eV), silicon (Φ = 4.9 e)
V). The electron emitting portion preferably has a work function Φ smaller than these materials, and its value is preferably approximately 3 eV or less. Such materials include carbon such as graphite (Φ <1e).
V), cesium (Φ = 2.14 eV), LaB 6 (Φ =
2.66-2.76 eV), BaO (Φ = 1.6-2.
7 eV), SrO (Φ = 1.25-1.6 eV), Y 2
O 3 (Φ = 2.0 eV), CaO (Φ = 1.6 to 1.8)
6 eV), BaS (Φ = 2.05 eV), TiN (Φ =
2.92 eV) and ZrN (Φ = 2.92 eV). It is more preferable that the electron emission portion is made of a material having a work function Φ of 2 eV or less. Note that the material forming the electron emitting portion does not necessarily need to have conductivity.

【0048】特に好ましい電子放出部の構成材料とし
て、炭素、より具体的にはダイヤモンド、中でもアモル
ファスダイヤモンドを挙げることができる。電子放出部
をアモルファスダイヤモンドから構成する場合、5×1
7V/m以下の電界強度にて、表示装置に必要な放出
電子電流密度を得ることができる。また、アモルファス
ダイヤモンドは電気抵抗体であるため、各電子放出部か
ら得られる放出電子電流を均一化することができ、よっ
て、表示装置に組み込まれた場合の輝度ばらつきの抑制
が可能となる。更に、アモルファスダイヤモンドは、表
示装置内の残留ガスのイオンによるスパッタ作用に対し
て極めて高い耐性を有するので、電界放出素子の長寿命
化を図ることができる。
As a particularly preferable constituent material of the electron-emitting portion, carbon, more specifically, diamond, especially amorphous diamond can be mentioned. When the electron emitting portion is made of amorphous diamond, 5 × 1
At 0 7 V / m or less of the electric field strength, can be obtained current density of emitted electrons required for the display device. Further, since the amorphous diamond is an electric resistor, the emission electron current obtained from each electron emission portion can be made uniform, and thus, it is possible to suppress the variation in brightness when incorporated into a display device. Further, since amorphous diamond has extremely high resistance to a sputtering action by ions of residual gas in the display device, the life of the field emission device can be extended.

【0049】あるいは又、電子放出部を構成する材料と
して、かかる材料の2次電子利得δがカソード電極を構
成する導電性材料の2次電子利得δよりも大きくなるよ
うな材料から適宜選択してもよい。即ち、銀(Ag)、
アルミニウム(Al)、金(Au)、コバルト(C
o)、銅(Cu)、モリブデン(Mo)、ニオブ(N
b)、ニッケル(Ni)、白金(Pt)、タンタル(T
a)、タングステン(W)、ジルコニウム(Zr)等の
金属;シリコン(Si)、ゲルマニウム(Ge)等の半
導体;炭素やダイヤモンド等の無機単体;及び酸化アル
ミニウム(Al23)、酸化バリウム(BaO)、酸化
ベリリウム(BeO)、酸化カルシウム(CaO)、酸
化マグネシウム(MgO)、酸化錫(SnO2)、フッ
化バリウム(BaF2)、フッ化カルシウム(CaF2
等の化合物の中から、適宜選択することができる。尚、
電子放出部を構成する材料は、必ずしも導電性を備えて
いる必要はない。
Alternatively, the material constituting the electron-emitting portion is appropriately selected from materials whose secondary electron gain δ is larger than that of the conductive material constituting the cathode electrode. Is also good. That is, silver (Ag),
Aluminum (Al), gold (Au), cobalt (C
o), copper (Cu), molybdenum (Mo), niobium (N
b), nickel (Ni), platinum (Pt), tantalum (T
a), metals such as tungsten (W) and zirconium (Zr); semiconductors such as silicon (Si) and germanium (Ge); inorganic elements such as carbon and diamond; and aluminum oxide (Al 2 O 3 ) and barium oxide ( BaO), beryllium oxide (BeO), calcium oxide (CaO), magnesium oxide (MgO), tin oxide (SnO 2 ), barium fluoride (BaF 2 ), calcium fluoride (CaF 2 )
And the like can be appropriately selected. still,
The material forming the electron emitting portion does not necessarily need to have conductivity.

【0050】また、電界放出素子において、カソード電
極を構成する材料として、タングステン(W)、ニオブ
(Nb)、タンタル(Ta)、モリブデン(Mo)、ク
ロム(Cr)、アルミニウム(Al)、金(Au)、銅
(Cu)等の金属;これらの金属元素を含む合金あるい
は化合物(例えばTiN等の窒化物や、WSi2、Mo
Si2、TiSi2、TaSi2等のシリサイド);シリ
コン(Si)等の半導体;ITO(インジウム・錫酸化
物)を例示することができる。カソード電極の形成方法
として、例えば電子ビーム蒸着法や熱フィラメント蒸着
法といった蒸着法、スパッタリング法、CVD法やイオ
ンプレーティング法とエッチング法との組合せ、スクリ
ーン印刷法、メッキ法等を挙げることができる。スクリ
ーン印刷法やメッキ法によれば、直接、ストライプ状の
カソード電極を形成することが可能である。
In the field emission device, as a material constituting the cathode electrode, tungsten (W), niobium (Nb), tantalum (Ta), molybdenum (Mo), chromium (Cr), aluminum (Al), gold ( Au), metals such as copper (Cu); alloys or compounds containing these metal elements (for example, nitrides such as TiN, WSi 2 , Mo)
Examples thereof include silicides such as Si 2 , TiSi 2 and TaSi 2 ); semiconductors such as silicon (Si); and ITO (indium tin oxide). Examples of the method for forming the cathode electrode include a vapor deposition method such as an electron beam vapor deposition method and a hot filament vapor deposition method, a sputtering method, a combination of a CVD method, an ion plating method and an etching method, a screen printing method, and a plating method. . According to the screen printing method or the plating method, it is possible to directly form a striped cathode electrode.

【0051】電界放出素子におけるゲート電極を構成す
る導電性材料、あるいは、ゲート電極用導電材料層を構
成する材料として、タングステン(W)、ニオブ(N
b)、タンタル(Ta)、モリブデン(Mo)、クロム
(Cr)、アルミニウム(Al)、銅(Cu)等の金
属;これらの金属元素を含む合金あるいは化合物(例え
ばTiN等の窒化物や、WSi2、MoSi2、TiSi
2、TaSi2等のシリサイド);あるいはシリコン(S
i)等の半導体やダイヤモンド、カーボン、ITO(イ
ンジウム・錫酸化物)を例示することができる。
Tungsten (W), niobium (N) may be used as a conductive material forming a gate electrode or a conductive material layer for a gate electrode in a field emission device.
b), metals such as tantalum (Ta), molybdenum (Mo), chromium (Cr), aluminum (Al), and copper (Cu); alloys or compounds containing these metal elements (for example, nitrides such as TiN, WSi 2 , MoSi 2 , TiSi
2 , silicide such as TaSi 2 ); or silicon (S
Semiconductors such as i), diamond, carbon, and ITO (indium tin oxide) can be exemplified.

【0052】電界放出素子にあっては、ゲート電極及び
絶縁層に設けられた1つの孔部及び開口部内に1つの電
子放出部が存在してもよいし、ゲート電極に複数の孔部
を設け、かかる孔部と連通する1つの開口部を絶縁層に
設け、絶縁層に設けられた1つの開口部内に複数の電子
放出部が存在してもよい。
In the field emission device, one hole may be provided in the gate electrode and the insulating layer and one electron emission portion may be present in the opening, or a plurality of holes may be provided in the gate electrode. One opening communicating with the hole may be provided in the insulating layer, and a plurality of electron-emitting portions may be present in one opening provided in the insulating layer.

【0053】電界放出素子にあっては、カソード電極と
電子放出部との間に抵抗体層を設けてもよい。抵抗体層
を設けることによって、電界放出素子の動作安定化、電
子放出特性の均一化を図ることができる。抵抗体層を構
成する材料として、シリコンカーバイド(SiC)とい
ったカーボン系材料、SiN、アモルファスシリコン等
の半導体材料、酸化ルテニウム(RuO2)、酸化タン
タル、窒化タンタル等の高融点金属酸化物を例示するこ
とができる。抵抗体層の形成方法として、スパッタリン
グ法や、CVD法やスクリーン印刷法を例示することが
できる。抵抗値は、概ね1×105〜1×107Ω、好ま
しくは数MΩとすればよい。
In the field emission device, a resistor layer may be provided between the cathode electrode and the electron emission portion. By providing the resistor layer, the operation of the field emission device can be stabilized, and the electron emission characteristics can be made uniform. Examples of the material forming the resistor layer include a carbon-based material such as silicon carbide (SiC), a semiconductor material such as SiN and amorphous silicon, and a high-melting metal oxide such as ruthenium oxide (RuO 2 ), tantalum oxide, and tantalum nitride. be able to. Examples of the method for forming the resistor layer include a sputtering method, a CVD method, and a screen printing method. The resistance value may be approximately 1 × 10 5 to 1 × 10 7 Ω, preferably several MΩ.

【0054】絶縁層の構成材料として、SiO2、Si
N、SiON、SOG(スピンオングラス)を、単独あ
るいは適宜組み合わせて使用することができる。絶縁層
の形成には、CVD法、塗布法、スパッタリング法、ス
クリーン印刷法等の公知のプロセスが利用できる。
As the constituent material of the insulating layer, SiO 2 , Si
N, SiON, and SOG (spin on glass) can be used alone or in appropriate combination. Known processes such as a CVD method, a coating method, a sputtering method, and a screen printing method can be used for forming the insulating layer.

【0055】電界放出素子の電子放出部の形成方法とし
て、塗布法、蒸着法、スパッタリング法あるいはCVD
法と、本発明の製造方法における基本的な電子放出部の
形成方法であるリフトオフ法との組合せを挙げることが
できる。
As a method of forming the electron emission portion of the field emission device, a coating method, a vapor deposition method, a sputtering method, or a CVD method is used.
And a lift-off method, which is a basic method for forming an electron-emitting portion in the manufacturing method of the present invention.

【0056】本発明の製造方法においては、露光用マス
クを使用すること無くレジスト材料層にエネルギー線を
照射するので、自己整合的に開口部の底部中央部にカソ
ード電極を露出させることができる。
In the manufacturing method of the present invention, since the resist material layer is irradiated with energy rays without using an exposure mask, the cathode electrode can be exposed at the bottom center of the opening in a self-aligned manner.

【0057】[0057]

【発明の実施の形態】以下、図面を参照して、発明の実
施の形態(以下、実施の形態と略称する)に基づき本発
明を説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings based on embodiments of the present invention (hereinafter, abbreviated as embodiments).

【0058】(実施の形態1)実施の形態1は、本発明
の第1の態様に係る製造方法に関する。以下、支持体等
の模式的な一部端面図である図4〜図5を参照して、実
施の形態1の製造方法を説明する。尚、実施の形態1に
おいては、扁平型電界放出素子を製造する。ここで、電
子放出部は、スパッタリング法に基づき成膜されたタン
グステン(W)から構成されている。尚、実施の形態1
の製造方法の各工程の流れを、図1の[ケース1]のシ
ーケンスで示す。
(Embodiment 1) Embodiment 1 relates to the manufacturing method according to the first aspect of the present invention. Hereinafter, the manufacturing method of the first embodiment will be described with reference to FIGS. 4 and 5 which are schematic partial end views of the support and the like. In the first embodiment, a flat type field emission device is manufactured. Here, the electron emission portion is made of tungsten (W) formed by a sputtering method. Embodiment 1
1 are shown in the sequence of [Case 1] in FIG.

【0059】[工程−100]先ず、例えばガラスから
成る支持体10上にITOから成るストライプ状のカソ
ード電極11を形成する。具体的には、支持体10上に
ITO層をスパッタリング法によって成膜し、リソグラ
フィ技術及びエッチング技術によってITO層をパター
ニングすることで、ストライプ状のカソード電極11を
形成することができる。その後、全面に、例えばCVD
法にてSiO2から成る絶縁層12を形成する。尚、ス
トライプ状のカソード電極11は、図面の紙面左右方向
に延びている。
[Step-100] First, a striped cathode electrode 11 made of ITO is formed on a support 10 made of, for example, glass. Specifically, a stripe-shaped cathode electrode 11 can be formed by forming an ITO layer on the support 10 by a sputtering method and patterning the ITO layer by a lithography technique and an etching technique. Thereafter, for example, CVD
An insulating layer 12 made of SiO 2 is formed by a method. The striped cathode electrode 11 extends in the left-right direction of the drawing.

【0060】[工程−110]次に、孔部14Aを有す
るゲート電極13を絶縁層上に形成する。具体的には、
例えばアルミニウムから成るゲート電極用導電材料層を
絶縁層12上にスパッタリング法にて成膜した後、リソ
グラフィ技術に基づきゲート電極用導電材料層上にマス
ク層を形成し、かかるマスク層をエッチング用マスクと
してゲート電極用導電材料層をRIE法に基づきストラ
イプ状にパターニングする。次いで、マスク層を除去
し、リソグラフィ技術に基づき全面に再びマスク層を形
成し、かかるマスク層をエッチング用マスクとしてRI
E法にてゲート電極用導電材料層に孔部14Aを形成
し、更に、RIE法にて絶縁層12に開口部14Bを形
成する。その後、マスク層を除去する。こうして、孔部
14Aを有するストライプ状のゲート電極13、及び、
開口部14Bを形成することができる(図4の(A)参
照)。尚、以下の説明においては、孔部14A、及び、
この孔部14Aに連通した開口部14Bを総称して、単
に、開口部14と表現することがある。ストライプ状に
延びるゲート電極13の射影像と、ストライプ状に延び
るカソード電極11の射影像は直交している。開口部1
4の形成においては、左程高い精度は要求されず、±5
μm程度の精度であればよい。従って、通常のリソグラ
フィ技術を用いることができる。
[Step-110] Next, the gate electrode 13 having the hole 14A is formed on the insulating layer. In particular,
For example, after a gate electrode conductive material layer made of aluminum is formed on the insulating layer 12 by a sputtering method, a mask layer is formed on the gate electrode conductive material layer based on a lithography technique, and the mask layer is used as an etching mask. The conductive material layer for the gate electrode is patterned in a stripe shape based on the RIE method. Next, the mask layer is removed, a mask layer is formed again on the entire surface based on the lithography technique, and the mask layer is used as an etching mask for RI.
A hole 14A is formed in the gate electrode conductive material layer by the E method, and an opening 14B is formed in the insulating layer 12 by the RIE method. After that, the mask layer is removed. Thus, the striped gate electrode 13 having the hole 14A, and
The opening 14B can be formed (see FIG. 4A). In the following description, the holes 14A and
The openings 14B communicating with the holes 14A may be simply referred to as the openings 14. The projected image of the gate electrode 13 extending in a stripe shape is orthogonal to the projected image of the cathode electrode 11 extending in a stripe shape. Opening 1
In the formation of No. 4, the higher accuracy is not required as far to the left,
The accuracy may be about μm. Therefore, a normal lithography technique can be used.

【0061】[工程−120]その後、周知のスピンコ
ーティング法にて、開口部14の底部及び側壁上を含む
全面にレジスト材料層40を形成する(図4の(B)参
照)。レジスト材料層40を、ネガ型レジスト(日本ゼ
オン株式会社製ZPN1100)から構成した。
[Step-120] Thereafter, a resist material layer 40 is formed on the entire surface including the bottom and the side wall of the opening 14 by a known spin coating method (see FIG. 4B). The resist material layer 40 was composed of a negative resist (ZPN1100 manufactured by Zeon Corporation).

【0062】[工程−130]次に、露光用マスクを使
用すること無く、レジスト材料層40にエネルギー線
(具体的には、紫外線)を照射する。即ち、支持体10
を回転させながら、支持体10の法線に対して0度では
ない入射角θを以てエネルギー線(紫外線)をレジスト
材料層40に照射する、所謂斜め露光法に基づきレジス
ト材料層40の露光を行う(図4の(C)参照)。入射
角θを、開口部14の底部の中央部に位置するレジスト
材料層40の部分40Aがエネルギー線(紫外線)によ
って照射されないような入射角とする。具体的には、入
射角θは、開口部14のアスペクト比(開口部直径/絶
縁層厚さの比)やレジスト材料層40の厚さを考慮して
決定すればよい。図示した例では、絶縁層12及びゲー
ト電極13上、並びに、開口部14の側壁の全て及び開
口部14の底部に位置するカソード電極11の一部分の
上のレジスト材料層40が露光される。
[Step-130] Next, the resist material layer 40 is irradiated with energy rays (specifically, ultraviolet rays) without using an exposure mask. That is, the support 10
The resist material layer 40 is exposed based on a so-called oblique exposure method, in which the resist material layer 40 is irradiated with energy rays (ultraviolet rays) at an incident angle θ that is not 0 ° with respect to the normal line of the support 10 while rotating. (See FIG. 4C). The incident angle θ is set so that the portion 40A of the resist material layer 40 located at the center of the bottom of the opening 14 is not irradiated with energy rays (ultraviolet rays). Specifically, the incident angle θ may be determined in consideration of the aspect ratio of the opening 14 (the ratio of the diameter of the opening to the thickness of the insulating layer) and the thickness of the resist material layer 40. In the illustrated example, the resist material layer 40 on the insulating layer 12 and the gate electrode 13 and on all of the side walls of the opening 14 and a part of the cathode electrode 11 located at the bottom of the opening 14 is exposed.

【0063】次いで、レジスト材料層40を現像するこ
とによって、開口部14の底部からレジスト材料層40
の未露光部分40Aを選択的に除去し、以て、開口部1
4の底部にカソード電極11を露出させる(図5の
(A)参照)。クラリアントジャパン株式会社製AZ3
00MIFを現像液として、レジスト材料層40の現像
を行った。
Next, the resist material layer 40 is developed so that the resist material layer 40
The unexposed portion 40A is selectively removed, and thus the opening 1
The cathode electrode 11 is exposed at the bottom of the substrate 4 (see FIG. 5A). AZ3 manufactured by Clariant Japan KK
The resist material layer 40 was developed using 00MIF as a developing solution.

【0064】[工程−140]その後、開口部14の底
部に露出したカソード電極11の表面に電子放出部15
を形成する。具体的には、スパッタリング法にて、全面
にタングステン(W)から成る電子放出部形成層41を
形成する(図5の(B)参照)。開口部14の底部に露
出したカソード電極11の表面上、及びレジスト材料層
40上に電子放出部形成層41が堆積する。
[Step-140] Then, the electron emitting portion 15 is formed on the surface of the cathode electrode 11 exposed at the bottom of the opening portion 14.
To form Specifically, an electron emission portion forming layer 41 made of tungsten (W) is formed on the entire surface by a sputtering method (see FIG. 5B). An electron emission portion forming layer 41 is deposited on the surface of the cathode electrode 11 exposed at the bottom of the opening 14 and on the resist material layer 40.

【0065】[工程−150]次いで、アセトンやNa
OH、レジスト剥離液(例えば、クラリアントジャパン
株式会社製AZリムーバ200)を使用してレジスト材
料層40を除去する、所謂リフトオフ法を実行する。こ
れによって、レジスト材料層40上の電子放出部形成層
41も除去され、開口部14の底部に露出したカソード
電極11の表面にのみ、電子放出部形成層41から成る
電子放出部15が形成される(図5の(C)参照)。
尚、その後、絶縁層12を等方的にエッチングし、ゲー
ト電極13の開口部端部を露出させることが好ましい。
[Step-150] Then, acetone or Na
A so-called lift-off method of removing the resist material layer 40 using OH and a resist stripper (eg, AZ Remover 200 manufactured by Clariant Japan KK) is performed. Thereby, the electron emission portion forming layer 41 on the resist material layer 40 is also removed, and the electron emission portion 15 including the electron emission portion formation layer 41 is formed only on the surface of the cathode electrode 11 exposed at the bottom of the opening 14. (See FIG. 5C).
After that, it is preferable that the insulating layer 12 is isotropically etched to expose the edge of the opening of the gate electrode 13.

【0066】また、[工程−140]において、例え
ば、グラファイト粉末塗料から成る電子放出部15をス
ピンコーティング法にて形成してもよい。この場合に
は、[工程−150]の後、電子放出部15中の有機溶
剤を除去するために、400゜C、30分の熱処理を施
すことが好ましい。
In [Step-140], for example, the electron-emitting portion 15 made of graphite powder paint may be formed by spin coating. In this case, after [Step-150], it is preferable to perform a heat treatment at 400 ° C. for 30 minutes in order to remove the organic solvent in the electron-emitting portion 15.

【0067】[工程−160]その後、冷陰極電界電子
放出表示装置(以下、表示装置と略称する)の組み立て
を行う。具体的には、蛍光体層22(赤色発光蛍光体層
22R、緑色発光蛍光体層22G、青色発光蛍光体層2
2B)と電界放出素子とが対向するようにアノードパネ
ルAPとカソードパネルCPとを配置し、アノードパネ
ルAPとカソードパネルCP(より具体的には、基板2
0と支持体10)とを、セラミックスやガラスから作製
された高さ約1mmの枠体24を介して、周縁部におい
て接合する。接合に際しては、枠体24とアノードパネ
ルAPとの接合部位、及び枠体24とカソードパネルC
Pとの接合部位にフリットガラスを塗布し、アノードパ
ネルAPとカソードパネルCPと枠体24とを貼り合わ
せ、予備焼成にてフリットガラスを乾燥した後、約45
0゜Cで10〜30分の本焼成を行う。その後、アノー
ドパネルAPとカソードパネルCPと枠体24とフリッ
トガラス(図示せず)とによって囲まれた空間を、貫通
孔25及びチップ管26を通じて排気し、空間の圧力が
10-4Pa程度に達した時点でチップ管26を加熱溶融
により封じ切る。このようにして、アノードパネルAP
とカソードパネルCPと枠体24とに囲まれた空間を真
空にすることができる。あるいは又、例えば、枠体24
とアノードパネルAPとカソードパネルCPとの貼り合
わせを高真空雰囲気中で行ってもよい。あるいは又、表
示装置の構造に依っては、枠体無しで、アノードパネル
APとカソードパネルCPとを貼り合わせてもよい。そ
の後、必要な外部回路との配線接続を行い、表示装置を
完成させる。こうして得られた表示装置の模式的な一部
端面図を図6に示し、アノードパネルAP及びカソード
パネルCPの一部分の模式的な斜視図を図7に示す。
尚、表示装置の組み立て方法、後述するアノードパネル
APの構造、表示装置の動作は、以下に説明する各種の
電界放出素子が形成されたカソードパネルCPに対して
も同様に適用することができる。
[Step-160] Thereafter, a cold cathode field emission display (hereinafter abbreviated as a display) is assembled. Specifically, the phosphor layers 22 (red light emitting phosphor layer 22R, green light emitting phosphor layer 22G, blue light emitting phosphor layer 2
2B) and the anode panel AP and the cathode panel CP are arranged such that the field emission element faces the anode panel AP and the cathode panel CP (more specifically, the substrate 2).
0 and the support 10) are joined at a peripheral portion thereof via a frame 24 having a height of about 1 mm made of ceramics or glass. At the time of joining, the joint portion between the frame 24 and the anode panel AP, and the frame 24 and the cathode panel C
After frit glass is applied to a joint portion with P, the anode panel AP, the cathode panel CP, and the frame 24 are bonded to each other, and the frit glass is dried by pre-baking.
The main baking is performed at 0 ° C. for 10 to 30 minutes. Thereafter, the space surrounded by the anode panel AP, the cathode panel CP, the frame 24, and the frit glass (not shown) is exhausted through the through-hole 25 and the chip tube 26, and the pressure in the space is reduced to about 10 -4 Pa. At that point, the tip tube 26 is sealed off by heating and melting. Thus, the anode panel AP
The space surrounded by the cathode panel CP and the frame 24 can be evacuated. Alternatively, for example, the frame 24
The bonding of the anode panel AP and the cathode panel CP may be performed in a high vacuum atmosphere. Alternatively, depending on the structure of the display device, the anode panel AP and the cathode panel CP may be bonded without a frame. After that, wiring connection with necessary external circuits is performed to complete the display device. FIG. 6 shows a schematic partial end view of the display device thus obtained, and FIG. 7 shows a schematic perspective view of a part of the anode panel AP and the cathode panel CP.
The method of assembling the display device, the structure of the anode panel AP described later, and the operation of the display device can be similarly applied to the cathode panel CP on which various field emission devices described below are formed.

【0068】表示装置を構成するアノードパネルAP
は、基板20と、基板20上に形成され、所定のパター
ンを有する蛍光体層22と、その上に形成されたアノー
ド電極23から構成されている。1画素は、カソードパ
ネル側のカソード電極11とゲート電極13との重複領
域に配列された電界放出素子の一群と、これらの電界放
出素子の一群に対面したアノードパネル側の蛍光体層2
2とによって構成されている。有効領域には、かかる画
素が、例えば数十万〜数百万個ものオーダーにて配列さ
れている。尚、蛍光体層22と蛍光体層22との間の基
板20上にはブラックマトリックス21が形成されてい
る。
Anode Panel AP Constituting Display Device
Is composed of a substrate 20, a phosphor layer 22 formed on the substrate 20 and having a predetermined pattern, and an anode electrode 23 formed thereon. One pixel includes a group of field emission elements arranged in an overlapping region of the cathode electrode 11 and the gate electrode 13 on the cathode panel side, and a phosphor layer 2 on the anode panel side facing the group of these field emission elements.
And 2. In the effective area, such pixels are arranged, for example, in the order of several hundred thousand to several million. Note that a black matrix 21 is formed on the substrate 20 between the phosphor layers 22.

【0069】カソード電極11には相対的な負電圧が走
査回路30から印加され、ゲート電極13には相対的な
正電圧が制御回路31から印加され、アノード電極23
にはゲート電極13よりも更に高い正電圧が加速電源3
2から印加される。かかる表示装置において表示を行う
場合、例えば、カソード電極11に走査回路30から走
査信号を入力し、ゲート電極13に制御回路31からビ
デオ信号を入力する。カソード電極11とゲート電極1
3との間に電圧を印加した際に生ずる電界により、量子
トンネル効果に基づき電子放出部15から電子が放出さ
れ、この電子がアノード電極23に引き付けられ、蛍光
体層22に衝突する。その結果、蛍光体層22が励起さ
れて発光し、所望の画像を得ることができる。
A relative negative voltage is applied to the cathode electrode 11 from the scanning circuit 30, and a relative positive voltage is applied to the gate electrode 13 from the control circuit 31.
Has a higher positive voltage than the gate electrode 13
2 is applied. When displaying on such a display device, for example, a scanning signal is input to the cathode electrode 11 from the scanning circuit 30 and a video signal is input to the gate electrode 13 from the control circuit 31. Cathode electrode 11 and gate electrode 1
An electron is emitted from the electron-emitting portion 15 by the quantum tunnel effect due to an electric field generated when a voltage is applied between the electron-emitting device 3 and the electron-emitting device 3, and the electron is attracted to the anode electrode 23 and collides with the phosphor layer 22. As a result, the phosphor layer 22 is excited to emit light, and a desired image can be obtained.

【0070】アノードパネルAPの製造方法の一例を、
以下、図22を参照して説明する。先ず、発光性結晶粒
子組成物を調製する。そのために、例えば、純水に分散
剤を分散させ、ホモミキサーを用いて3000rpmに
て1分間、撹拌を行う。次に、発光性結晶粒子を分散剤
が分散した純水中に投入し、ホモミキサーを用いて50
00rpmにて5分間、撹拌を行う。その後、例えば、
ポリビニルアルコール及び重クロム酸アンモニウムを添
加して、十分に撹拌し、濾過する。
An example of a method for manufacturing the anode panel AP is as follows.
Hereinafter, description will be made with reference to FIG. First, a luminescent crystal particle composition is prepared. For this purpose, for example, a dispersant is dispersed in pure water, and the mixture is stirred for 1 minute at 3000 rpm using a homomixer. Next, the luminescent crystal particles are put into pure water in which a dispersant is dispersed, and 50
Stir at 00 rpm for 5 minutes. Then, for example,
Add polyvinyl alcohol and ammonium bichromate, stir well and filter.

【0071】アノードパネルAPの製造においては、例
えばガラスから成る基板20上の全面に感光性被膜50
を形成(塗布)する。そして、露光光源(図示せず)か
ら射出され、マスク53に設けられた開口54を通過し
た露光光によって、基板20上に形成された感光性被膜
50を露光して感光領域51を形成する(図22の
(A)参照)。その後、感光性被膜50を現像して選択
的に除去し、感光性被膜の残部(露光、現像後の感光性
被膜)52を基板20上に残す(図22の(B)参
照)。次に、全面にカーボン剤(カーボンスラリー)を
塗布し、乾燥、焼成した後、リフトオフ法にて感光性被
膜の残部52及びその上のカーボン剤を除去することに
よって、露出した基板20上にカーボン剤から成るブラ
ックマトリックス21とを形成し、併せて、感光性被膜
の残部52を除去する(図22の(C)参照)。その
後、露出した基板20上に、赤、緑、青の各蛍光体層2
2を形成する(図22の(D)参照)。具体的には、各
発光性結晶粒子(蛍光体粒子)から調製された発光性結
晶粒子組成物を使用し、例えば、赤色の感光性の発光性
結晶粒子組成物(蛍光体スラリー)を全面に塗布し、露
光、現像し、次いで、緑色の感光性の発光性結晶粒子組
成物(蛍光体スラリー)を全面に塗布し、露光、現像
し、更に、青色の感光性の発光性結晶粒子組成物(蛍光
体スラリー)を全面に塗布し、露光、現像すればよい。
その後、蛍光体層22及びブラックマトリックス21上
にスパッタリング法にて厚さ約0.07μmのアルミニ
ウム薄膜を成膜することによって、アノード電極23を
形成する。こうして、アノードパネルAPを得ることが
できる。尚、スクリーン印刷法等により各蛍光体層22
を形成することもできる。
In the manufacture of the anode panel AP, a photosensitive film 50 is formed on the entire surface of the substrate 20 made of, for example, glass.
Is formed (applied). Then, the photosensitive film 50 formed on the substrate 20 is exposed by exposure light emitted from an exposure light source (not shown) and passed through an opening 54 provided in the mask 53 to form a photosensitive region 51 ( (See FIG. 22A). Thereafter, the photosensitive film 50 is developed and selectively removed, and the remaining portion of the photosensitive film (photosensitive film after exposure and development) 52 is left on the substrate 20 (see FIG. 22B). Next, a carbon agent (carbon slurry) is applied to the entire surface, dried and baked, and then the remaining portion 52 of the photosensitive film and the carbon agent thereon are removed by a lift-off method. A black matrix 21 made of an agent is formed, and at the same time, the remaining portion 52 of the photosensitive film is removed (see FIG. 22C). Then, on the exposed substrate 20, each of the red, green, and blue phosphor layers 2
2 (see FIG. 22D). Specifically, a luminescent crystal particle composition prepared from each luminescent crystal particle (phosphor particle) is used. For example, a red photosensitive luminescent crystal particle composition (phosphor slurry) is applied to the entire surface. Coating, exposing and developing, then applying a green photosensitive luminescent crystal particle composition (phosphor slurry) over the entire surface, exposing and developing, and further, a blue photosensitive luminescent crystal particle composition (Phosphor slurry) may be applied to the entire surface, exposed and developed.
Then, an anode electrode 23 is formed on the phosphor layer 22 and the black matrix 21 by forming an aluminum thin film having a thickness of about 0.07 μm by a sputtering method. Thus, the anode panel AP can be obtained. Each phosphor layer 22 is formed by a screen printing method or the like.
Can also be formed.

【0072】実施の形態1においては、[工程−13
0]において、露光用マスクを用いること無く、斜め露
光法にてレジスト材料層40を露光するので、最終的に
得られる電子放出部15は、開口部14の底部の中央部
に自己整合的に位置することになり、表示装置が大型化
しても、ゲート電極13に対して位置ずれの無い電子放
出部15を形成することが可能となる。
In Embodiment 1, [Step-13]
0], the resist material layer 40 is exposed by an oblique exposure method without using an exposure mask, so that the finally obtained electron-emitting portion 15 is self-aligned with the center of the bottom of the opening 14. As a result, even when the size of the display device is increased, it is possible to form the electron-emitting portion 15 without displacement with respect to the gate electrode 13.

【0073】(実施の形態2)実施の形態2は、実施の
形態1の製造方法の変形である。実施の形態2において
は、クラウン型電界放出素子を製造する。クラウン型電
界放出素子から成る電界放出素子の模式的な一部端面図
を図9の(A)に示し、一部を切り欠いた模式的な斜視
図を図9の(B)に示す。クラウン型電界放出素子は、
支持体10上に形成されたカソード電極11と、支持体
10及びカソード電極11上に形成された絶縁層12
と、絶縁層12上に形成されたゲート電極13と、ゲー
ト電極13及び絶縁層12を貫通した孔部14A及び開
口部14B(開口部14)と、開口部14の底部に位置
するカソード電極11上に設けられたクラウン(王冠)
型の電子放出部15Aから構成されている。
(Embodiment 2) Embodiment 2 is a modification of the manufacturing method of Embodiment 1. In the second embodiment, a crown type field emission device is manufactured. FIG. 9A is a schematic partial end view of a field emission device including a crown-type field emission device, and FIG. 9B is a schematic perspective view with a portion cut away. Crown type field emission device
Cathode electrode 11 formed on support 10 and insulating layer 12 formed on support 10 and cathode electrode 11
A gate electrode 13 formed on the insulating layer 12, a hole 14 A and an opening 14 B (opening 14) penetrating the gate electrode 13 and the insulating layer 12, and a cathode electrode 11 located at the bottom of the opening 14. Crown provided above
The electron emission portion 15A is formed.

【0074】以下、支持体等の模式的な一部端面図等で
ある図8〜図9を参照して、実施の形態2の製造方法を
説明する。
The manufacturing method according to the second embodiment will be described below with reference to FIGS. 8 to 9 which are schematic partial end views of a support and the like.

【0075】[工程−200]先ず、例えばガラスから
成る支持体10上に、ストライプ状のカソード電極11
を形成する。尚、カソード電極11は、図面の紙面左右
方向に延びている。ストライプ状のカソード電極11
は、例えば支持体10上にITO膜をスパッタリング法
により約0.2μmの厚さに全面に亙って成膜した後、
ITO膜をパターニングすることによって形成すること
ができる。尚、ストライプ状のカソード電極11は、図
面の紙面左右方向に延びている。カソード電極11は、
単一の材料層であってもよく、あるいは又、複数の材料
層を積層することによって構成することもできる。例え
ば、後の工程で形成される各電子放出部の電子放出特性
のばらつきを抑制するために、カソード電極11の表層
部を残部よりも電気抵抗率の高い材料で構成することが
できる。尚、このようなカソード電極の構成を、他の電
界放出素子のカソード電極に適用することができる。次
に、支持体10及びカソード電極11上に絶縁層12を
形成する。ここでは、一例としてガラスペーストを全面
に約3μmの厚さにスクリーン印刷する。次に、絶縁層
12に含まれる水分や溶剤を除去し、且つ、絶縁層12
を平坦化するために、例えば100゜C、10分間の仮
焼成、及び500゜C、20分間の本焼成といった2段
階の焼成を行う。尚、上述のようなガラスペーストを用
いたスクリーン印刷に替えて、例えばプラズマCVD法
によりSiO2膜を形成してもよい。
[Step-200] First, a striped cathode electrode 11 is placed on a support 10 made of, for example, glass.
To form Note that the cathode electrode 11 extends in the left-right direction of the drawing. Striped cathode electrode 11
Is, for example, after forming an ITO film over the entire surface to a thickness of about 0.2 μm on the support 10 by a sputtering method,
It can be formed by patterning an ITO film. The striped cathode electrode 11 extends in the left-right direction of the drawing. The cathode electrode 11 is
It may be a single material layer, or it may be constituted by laminating a plurality of material layers. For example, the surface layer of the cathode electrode 11 can be made of a material having a higher electrical resistivity than the rest in order to suppress the variation in the electron emission characteristics of each electron emission portion formed in a later step. Note that such a configuration of the cathode electrode can be applied to a cathode electrode of another field emission device. Next, an insulating layer 12 is formed on the support 10 and the cathode electrode 11. Here, as an example, a glass paste is screen-printed on the entire surface to a thickness of about 3 μm. Next, the moisture and the solvent contained in the insulating layer 12 are removed and the insulating layer 12 is removed.
In order to make the surface flat, two-stage baking is performed, for example, temporary baking at 100 ° C. for 10 minutes and main baking at 500 ° C. for 20 minutes. Instead of the screen printing using the glass paste as described above, an SiO 2 film may be formed by, for example, a plasma CVD method.

【0076】[工程−210]次に、実施の形態1の
[工程−110]と同様にして、絶縁層12上に、スト
ライプ状のゲート電極13を形成する。尚、ゲート電極
13は、図面の紙面垂直方向に延びている。即ち、ゲー
ト電極13の射影像の延びる方向は、ストライプ状のカ
ソード電極11の射影像の延びる方向と90度を成す。
次に、実施の形態1の[工程−110]と同様にして、
ゲート電極13及び絶縁層12をRIE法に基づきエッ
チングし、ゲート電極13及び絶縁層12に孔部14A
及び開口部14B(開口部14)を形成し、開口部14
の底部にカソード電極11を露出させる。開口部14の
直径を約2〜50μmとする。
[Step-210] Next, a stripe-shaped gate electrode 13 is formed on the insulating layer 12 in the same manner as in [Step-110] of the first embodiment. The gate electrode 13 extends in a direction perpendicular to the plane of the drawing. That is, the direction in which the projected image of the gate electrode 13 extends is 90 degrees with the direction in which the projected image of the striped cathode electrode 11 extends.
Next, in the same manner as in [Step-110] of the first embodiment,
The gate electrode 13 and the insulating layer 12 are etched based on the RIE method, and a hole 14A is formed in the gate electrode 13 and the insulating layer 12.
And an opening 14B (opening 14).
The cathode electrode 11 is exposed at the bottom of the substrate. The diameter of the opening 14 is about 2 to 50 μm.

【0077】[工程−220]その後、実施の形態1の
[工程−120]〜[工程−130]と同様の工程を実
行することによって、開口部14の底部にカソード電極
11を露出させる(図8の(A)参照)。
[Step-220] Thereafter, the same steps as [Step-120] to [Step-130] of the first embodiment are executed to expose the cathode electrode 11 at the bottom of the opening 14 (FIG. 8 (A)).

【0078】[工程−230]次に、図8の(B)に示
すように、全面に組成物原料から成る導電性組成物層6
0を形成する。ここで使用する組成物原料は、例えば、
導電性粒子として平均粒径約0.1μmの黒鉛粒子を6
0重量%、バインダとして4号の水ガラスを40重量%
含む。この組成物原料を、例えば1400rpm、10
秒間の条件で全面にスピンコートする。開口部14内に
おける導電性組成物層60の表面は、組成物原料の表面
張力に起因して、開口部14の側壁面に沿って迫り上が
り、開口部14の中央部に向かって窪む。その後、導電
性組成物層60に含まれる水分を除去するための仮焼成
を、例えば大気中、400゜Cで30分間行う。
[Step-230] Next, as shown in FIG. 8B, a conductive composition layer 6 made of a composition material is formed on the entire surface.
0 is formed. Composition raw materials used here, for example,
As conductive particles, graphite particles having an average particle size of about 0.1 μm
0% by weight, No. 4 water glass as binder 40% by weight
Including. This composition raw material is, for example, 1400 rpm, 10
Spin coat the entire surface under the condition of seconds. The surface of the conductive composition layer 60 in the opening 14 rises along the side wall surface of the opening 14 due to the surface tension of the composition raw material, and becomes concave toward the center of the opening 14. Thereafter, calcination for removing moisture contained in the conductive composition layer 60 is performed, for example, in the air at 400 ° C. for 30 minutes.

【0079】組成物原料において、バインダは、(1)
それ自身が導電性粒子の分散媒であってもよいし、
(2)導電性粒子を被覆していてもよいし、(3)適当
な溶媒に分散あるいは溶解されることによって、導電性
粒子の分散媒を構成してもよい。(3)のケースの典型
例は水ガラスであり、日本工業規格(JIS)K140
8に規定される1号乃至4号、又はこれらの同等品を使
用することができる。1号乃至4号は、水ガラスの構成
成分である酸化ナトリウム(Na2O)1モルに対する
酸化珪素(SiO2)のモル数(約2〜4モル)の違い
に基づく4段階の等級であり、それぞれ粘度が大きく異
なる。従って、リフトオフ・プロセスで水ガラスを使用
する際には、水ガラスに分散させる導電性粒子の種類や
含有量、レジスト材料層40との親和性、開口部14の
アスペクト比等の諸条件を考慮して、最適な等級の水ガ
ラスを選択するか、又は、これらの等級と同等の水ガラ
スを調製して使用することが好ましい。
In the composition raw material, the binder is (1)
It may itself be a dispersion medium of conductive particles,
(2) The conductive particles may be coated, or (3) a dispersion medium of the conductive particles may be formed by being dispersed or dissolved in an appropriate solvent. A typical example of the case (3) is water glass, which is described in Japanese Industrial Standard (JIS) K140.
Nos. 1 to 4 specified in No. 8 or equivalents thereof can be used. Nos. 1 to 4 are four-grade grades based on the difference in the number of moles (about 2 to 4 moles) of silicon oxide (SiO 2 ) with respect to 1 mole of sodium oxide (Na 2 O) as a constituent of water glass. , Each greatly differ in viscosity. Therefore, when water glass is used in the lift-off process, various conditions such as the type and content of the conductive particles to be dispersed in the water glass, affinity with the resist material layer 40, and the aspect ratio of the opening 14 are taken into consideration. Then, it is preferable to select the optimal grade of water glass, or to prepare and use water glass equivalent to these grades.

【0080】バインダは一般に導電性に劣るので、組成
物原料中の導電性粒子の含有量に対してバインダの含有
量が多過ぎると、形成される電子放出部15Aの電気抵
抗値が上昇し、電子放出が円滑に行われなくなる虞があ
る。従って、例えば水ガラス中に導電性粒子としてカー
ボン系材料粒子を分散させて成る組成物原料を例にとる
と、組成物原料の全重量に占めるカーボン系材料粒子の
割合は、電子放出部15Aの電気抵抗値、組成物原料の
粘度、導電性粒子同士の接着性等の特性を考慮し、概ね
30〜95重量%の範囲に選択することが好ましい。カ
ーボン系材料粒子の割合をかかる範囲内に選択すること
により、形成される電子放出部15Aの電気抵抗値を十
分に下げると共に、カーボン系材料粒子同士の接着性を
良好に保つことが可能となる。但し、導電性粒子として
カーボン系材料粒子にアルミナ粒子を混合して用いた場
合には、導電性粒子同士の接着性が低下する傾向がある
ので、アルミナ粒子の含有量に応じてカーボン系材料粒
子の割合を高めることが好ましく、60重量%以上とす
ることが特に好ましい。尚、組成物原料には、導電性粒
子の分散状態を安定化させるための分散剤や、pH調整
剤、乾燥剤、硬化剤、防腐剤等の添加剤が含まれていて
もよい。尚、導電性粒子を結合剤(バインダ)の被膜で
覆った粉体を、適当な分散媒中に分散させて成る組成物
原料を用いてもよい。
Since the binder is generally inferior in conductivity, if the content of the binder is too large relative to the content of the conductive particles in the composition raw material, the electric resistance of the electron-emitting portion 15A to be formed increases, There is a concern that electron emission may not be performed smoothly. Therefore, for example, in the case of a composition raw material obtained by dispersing carbon-based material particles as conductive particles in water glass, for example, the ratio of the carbon-based material particles to the total weight of the composition raw material is determined by the ratio of the electron emission portion 15A. It is preferable to select approximately 30 to 95% by weight in consideration of characteristics such as the electric resistance value, the viscosity of the composition raw material, and the adhesiveness between the conductive particles. By selecting the ratio of the carbon-based material particles within such a range, it is possible to sufficiently lower the electric resistance of the electron-emitting portion 15A to be formed and to maintain good adhesion between the carbon-based material particles. . However, when the alumina particles are mixed with the carbon-based material particles as the conductive particles, the adhesiveness between the conductive particles tends to decrease. Therefore, the carbon-based material particles may be adjusted according to the content of the alumina particles. Is preferably increased, and particularly preferably 60% by weight or more. The composition raw material may contain a dispersant for stabilizing the dispersed state of the conductive particles, and additives such as a pH adjuster, a drying agent, a curing agent, and a preservative. A composition raw material obtained by dispersing a powder in which conductive particles are covered with a coating of a binder (binder) in an appropriate dispersion medium may be used.

【0081】一例として、王冠状の電子放出部15Aの
直径を概ね1〜20μmとし、導電性粒子としてカーボ
ン系材料粒子を使用した場合、カーボン系材料粒子の粒
径は概ね0.1μm〜1μmの範囲とすることが好まし
い。カーボン系材料粒子の粒径をかかる範囲に選択する
ことにより、王冠状の電子放出部15Aの縁部に十分に
高い機械的強度が備わり、且つ、カソード電極11に対
する電子放出部15Aの密着性が良好となる。
As an example, when the diameter of the crown-shaped electron-emitting portion 15A is approximately 1 to 20 μm and the carbon-based material particles are used as the conductive particles, the diameter of the carbon-based material particles is approximately 0.1 μm to 1 μm. It is preferable to set the range. By selecting the particle diameter of the carbon-based material particles in such a range, sufficiently high mechanical strength is provided at the edge of the crown-shaped electron emission portion 15A, and the adhesion of the electron emission portion 15A to the cathode electrode 11 is improved. It will be good.

【0082】[工程−240]次に、図8の(C)に示
すように、実施の形態1の[工程−150]と同様にし
て、レジスト材料層40を除去する。このとき、超音波
振動を加えながら除去を行ってもよい。これにより、レ
ジスト材料層40と共にレジスト材料層40上の導電性
組成物層60の部分が除去され、開口部14の底部に露
出したカソード電極11上の導電性組成物層60の部分
のみが残される。この残存した部分が電子放出部15A
となる。電子放出部15Aの形状は、表面が開口部14
の中央部に向かって窪み、王冠状となる。[工程−24
0]が終了した時点における状態を、図9に示す。図9
の(B)は、電界放出素子の一部を示す模式的な斜視図
であり、図9の(A)は図9の(B)の線A−Aに沿っ
た模式的な一部端面図である。図9の(B)では、電子
放出部15Aの全体が見えるように、絶縁層12とゲー
ト電極13との一部を切り欠いている。尚、1つの電子
放出領域には、5〜100個程度の電子放出部15Aを
設けることで十分である。尚、導電性粒子が電子放出部
15Aの表面に確実に露出するように、電子放出部15
Aの表面に露出したバインダをエッチングによって除去
してもよい。
[Step-240] Next, as shown in FIG. 8C, the resist material layer 40 is removed in the same manner as in [Step-150] of the first embodiment. At this time, the removal may be performed while applying ultrasonic vibration. Thereby, the portion of the conductive composition layer 60 on the resist material layer 40 together with the resist material layer 40 is removed, leaving only the portion of the conductive composition layer 60 on the cathode electrode 11 exposed at the bottom of the opening 14. It is. This remaining portion is the electron emitting portion 15A.
Becomes The shape of the electron emitting portion 15A is such that
It is depressed toward the center and becomes a crown. [Step-24]
[0] is shown in FIG. FIG.
9B is a schematic perspective view showing a part of the field emission device, and FIG. 9A is a schematic partial end view along line AA in FIG. 9B. It is. In FIG. 9B, a part of the insulating layer 12 and a part of the gate electrode 13 are cut away so that the entire electron emitting portion 15A can be seen. It is sufficient to provide about 5 to 100 electron emitting portions 15A in one electron emitting region. Note that the electron emission portion 15 is so arranged that the conductive particles are reliably exposed on the surface of the electron emission portion 15A.
The binder exposed on the surface of A may be removed by etching.

【0083】[工程−250]次に、電子放出部15A
の焼成を行う。焼成は、乾燥大気中、400゜C、30
分間の条件で行う。尚、焼成温度は、組成物原料に含ま
れるバインダの種類に応じて選択すればよい。例えば、
バインダが水ガラスのような無機材料である場合には、
無機材料を焼成し得る温度で熱処理を行えばよい。バイ
ンダが熱硬化性樹脂である場合には、熱硬化性樹脂を硬
化し得る温度で熱処理を行えばよい。但し、導電性粒子
同士の密着性を保つために、熱硬化性樹脂が過度に分解
したり炭化する虞のない温度で熱処理を行うことが好適
である。いずれのバインダを用いるにしても、熱処理温
度は、ゲート電極やカソード電極、絶縁層に損傷や欠陥
が生じない温度とする必要がある。熱処理雰囲気は、ゲ
ート電極やカソード電極の電気抵抗率が酸化によって上
昇したり、あるいはゲート電極やカソード電極に欠陥や
損傷が生ずることがないように、不活性ガス雰囲気とす
ることが好ましい。尚、バインダとして熱可塑性樹脂を
使用した場合には、熱処理を必要としない場合がある。
[Step-250] Next, the electron emitting portion 15A
Is fired. Baking is performed in dry air at 400 ° C., 30
Perform under the condition of minutes. In addition, what is necessary is just to select a baking temperature according to the kind of binder contained in a composition raw material. For example,
When the binder is an inorganic material such as water glass,
The heat treatment may be performed at a temperature at which the inorganic material can be fired. When the binder is a thermosetting resin, the heat treatment may be performed at a temperature at which the thermosetting resin can be cured. However, in order to maintain the adhesion between the conductive particles, it is preferable to perform the heat treatment at a temperature at which the thermosetting resin does not excessively decompose or carbonize. Whichever binder is used, the heat treatment temperature needs to be a temperature at which no damage or defects occur in the gate electrode, the cathode electrode, and the insulating layer. The heat treatment atmosphere is preferably an inert gas atmosphere so that the electrical resistivity of the gate electrode or the cathode electrode does not increase due to oxidation or a defect or damage does not occur in the gate electrode or the cathode electrode. When a thermoplastic resin is used as a binder, heat treatment may not be required.

【0084】[工程−260]その後、実施の形態1の
[工程−160]と同様の工程を実行することによっ
て、表示装置を完成させる。
[Step-260] Thereafter, the same steps as [Step-160] of the first embodiment are performed to complete the display device.

【0085】(実施の形態3)実施の形態3も、実施の
形態1の製造方法の変形である。尚、実施の形態3にお
いても、扁平型電界放出素子を製造する。実施の形態3
においては、電子放出部は、CVD法に基づき成膜され
た炭素薄膜から構成されている。また、電子放出部とカ
ソード電極との間には、下地層である炭素薄膜選択成長
領域が形成されている。
(Embodiment 3) Embodiment 3 is also a modification of the manufacturing method of Embodiment 1. Note that, also in the third embodiment, a flat type field emission device is manufactured. Embodiment 3
In, the electron emission portion is composed of a carbon thin film formed based on a CVD method. Further, a carbon thin film selective growth region as a base layer is formed between the electron emitting portion and the cathode electrode.

【0086】電子放出部を炭素薄膜から構成すること
は、炭素(C)の仕事関数が低く、高い放出電子電流を
達成することができるので、好ましい。炭素薄膜から電
子を放出させるためには、炭素薄膜が適切な電界(例え
ば、106ボルト/m程度の強度を有する電界)中に置
かれた状態とすればよい。
It is preferable to form the electron emission portion from a carbon thin film because the work function of carbon (C) is low and a high emission electron current can be achieved. In order to emit electrons from the carbon thin film, the carbon thin film may be placed in an appropriate electric field (for example, an electric field having an intensity of about 10 6 volt / m).

【0087】ところで、レジスト材料をエッチング用マ
スクとして使用し、酸素ガスを用いてダイヤモンド薄膜
のような炭素薄膜のプラズマエッチングを行った場合、
エッチング反応系における反応副生成物として(C
x)系あるいは(CFx)系等の炭素系ポリマーが堆積
性物質として生成する。一般に、プラズマエッチングに
おいて堆積性物質がエッチング反応系に生成した場合、
この堆積性物質はイオン入射確率の低いレジスト材料の
側壁面、あるいは被エッチング物の加工端面に堆積して
所謂側壁保護膜を形成し、被エッチング物の異方性加工
によって得られる形状の達成に寄与する。しかしなが
ら、酸素ガスをエッチング用ガスとして使用した場合に
は、炭素系ポリマーから成る側壁保護膜は、生成して
も、直ちに酸素ガスによって除去されてしまう。また、
酸素ガスをエッチング用ガスとして使用した場合には、
レジスト材料の消耗も激しい。これらの理由により、従
来のダイヤモンド薄膜の酸素プラズマ加工においては、
ダイヤモンド薄膜のマスクの寸法に対する寸法変換差が
大きく、異方性加工も困難な場合が多い。
When a resist material is used as an etching mask and plasma etching of a carbon thin film such as a diamond thin film is performed using oxygen gas,
As a reaction by-product in the etching reaction system, (C
A carbon-based polymer such as an (H x ) -based or (CF x ) -based polymer is generated as a deposition material. Generally, when a depositable substance is generated in an etching reaction system in plasma etching,
This deposited substance is deposited on the side wall surface of the resist material having a low ion incidence probability or on the processed end surface of the object to be etched to form a so-called side wall protective film. Contribute. However, when an oxygen gas is used as an etching gas, the sidewall protective film made of a carbon-based polymer is immediately removed by the oxygen gas even if formed. Also,
When oxygen gas is used as an etching gas,
The consumption of resist material is also severe. For these reasons, in the conventional oxygen plasma processing of a diamond thin film,
The dimensional conversion difference between the diamond thin film and the mask is large, and anisotropic processing is often difficult.

【0088】このような問題を解決するためには、例え
ば、カソード電極の表面に下地層である炭素薄膜選択成
長領域を形成し、炭素薄膜選択成長領域上に炭素薄膜か
ら成る電子放出部を形成する構成とすればよい。即ち、
実施の形態3の製造方法においては、電子放出部を形成
する前に、開口部の底部に露出したカソード電極の表面
に下地層である炭素薄膜選択成長領域を形成し、次い
で、レジスト材料層を除去する。そして、下地層である
炭素薄膜選択成長領域上に電子放出部に相当する炭素薄
膜を形成する。ここで、炭素薄膜選択成長領域を形成す
る工程を、便宜上、炭素薄膜選択成長領域形成工程と呼
ぶ。尚、炭素薄膜選択成長領域は、開口部の底部に位置
するカソード電極の部分の表面の全面に形成されていて
も、部分的に形成されていてもよく、残されたレジスト
材料層の形状に依存する。
In order to solve such a problem, for example, a carbon thin film selective growth region, which is an underlayer, is formed on the surface of the cathode electrode, and an electron emission portion made of a carbon thin film is formed on the carbon thin film selective growth region. The configuration may be such that That is,
In the manufacturing method according to the third embodiment, a carbon thin film selective growth region as an underlayer is formed on the surface of the cathode electrode exposed at the bottom of the opening before forming the electron-emitting portion. Remove. Then, a carbon thin film corresponding to an electron emission portion is formed on the carbon thin film selective growth region serving as an underlayer. Here, the step of forming the carbon thin film selective growth region is referred to as a carbon thin film selective growth region forming step for convenience. The carbon thin film selective growth region may be formed on the entire surface of the portion of the cathode electrode located at the bottom of the opening, or may be formed partially, and may be formed in the shape of the remaining resist material layer. Dependent.

【0089】ここで、炭素薄膜選択成長領域は、表面に
金属粒子が付着したカソード電極の部分、若しくは、表
面に金属薄膜が形成されたカソード電極の部分であるこ
とが好ましい。尚、炭素薄膜選択成長領域における炭素
薄膜の選択成長を一層確実なものとするために、炭素薄
膜選択成長領域の表面には、硫黄(S)、ホウ素(B)
又はリン(P)が付着していることが望ましく、これら
の物質は一種の触媒としての作用を果たすと考えられ、
これによって、炭素薄膜の選択成長性を一層向上させる
ことができる。炭素薄膜選択成長領域の表面に硫黄、ホ
ウ素又はリンを付着させる方法としては、例えば、硫
黄、ホウ素又はリンを含む化合物から成る化合物層を炭
素薄膜選択成長領域の表面に形成し、次いで、例えば加
熱処理を化合物層に施すことによって化合物層を構成す
る化合物を分解させ、炭素薄膜選択成長領域の表面に硫
黄、ホウ素又はリンを残す方法を挙げることができる。
硫黄を含む化合物としてチオナフテン、チオフテン、チ
オフェンを例示することができる。ホウ素を含む化合物
として、トリフェニルボロンを例示することができる。
リンを含む化合物として、トリフェニルフォスフィンを
例示することができる。
Here, the carbon thin film selective growth region is preferably a portion of the cathode electrode having metal particles attached to the surface or a portion of the cathode electrode having the metal thin film formed on the surface. In order to further secure the selective growth of the carbon thin film in the carbon thin film selective growth region, sulfur (S), boron (B)
Or it is desirable that phosphorus (P) is attached, and these substances are considered to act as a kind of catalyst,
Thereby, the selective growth of the carbon thin film can be further improved. As a method of attaching sulfur, boron or phosphorus to the surface of the carbon thin film selective growth region, for example, a compound layer made of a compound containing sulfur, boron or phosphorus is formed on the surface of the carbon thin film selective growth region, and then, for example, heating is performed. By subjecting the compound layer to treatment, the compound constituting the compound layer is decomposed to leave sulfur, boron, or phosphorus on the surface of the carbon thin film selective growth region.
Examples of compounds containing sulfur include thionaphthene, thiophthene, and thiophene. Examples of the compound containing boron include triphenylboron.
Examples of the phosphorus-containing compound include triphenylphosphine.

【0090】あるいは又、炭素薄膜選択成長領域におけ
る炭素薄膜の選択成長を一層確実なものとするために、
炭素薄膜選択成長領域を構成する金属粒子の表面若しく
は金属薄膜の表面の金属酸化物(所謂、自然酸化膜)を
除去することが望ましい。金属粒子の表面若しくは金属
薄膜の表面の金属酸化物の除去を、例えば、水素ガス雰
囲気におけるマイクロ波プラズマ法、トランス結合型プ
ラズマ法、誘導結合型プラズマ法、電子サイクロトロン
共鳴プラズマ法、RFプラズマ法等に基づくプラズマ還
元処理、アルゴンガス雰囲気におけるスパッタ処理、若
しくは、例えばフッ酸等の酸や塩基を用いた洗浄処理に
よって行うことが望ましい。
Alternatively, in order to further ensure the selective growth of the carbon thin film in the carbon thin film selective growth region,
It is desirable to remove the metal oxide (so-called natural oxide film) on the surface of the metal particles constituting the carbon thin film selective growth region or the surface of the metal thin film. The removal of metal oxide on the surface of metal particles or the surface of a metal thin film can be performed, for example, by a microwave plasma method in a hydrogen gas atmosphere, a trans-coupled plasma method, an inductively-coupled plasma method, an electron cyclotron resonance plasma method, an RF plasma method, or the like. It is preferable to perform the plasma reduction process based on the above, a sputtering process in an argon gas atmosphere, or a cleaning process using an acid or a base such as hydrofluoric acid.

【0091】炭素薄膜選択成長領域形成工程として、溶
媒と金属粒子から成る層を全面に形成した後、溶媒を除
去し、金属粒子を残す工程を挙げることができる。ある
いは又、炭素薄膜選択成長領域形成工程として、金属粒
子を構成する金属原子を含む金属化合物粒子を全面に形
成した後、金属化合物粒子を加熱することによって分解
し、以て、表面に金属粒子が付着したカソード電極の部
分から成る炭素薄膜選択成長領域を得る工程を挙げるこ
とができる。この場合、具体的には、溶媒と金属化合物
粒子から成る層を全面に形成した後、溶媒を除去し、金
属化合物粒子を残す方法を例示することができる。金属
化合物粒子は、金属粒子を構成する金属のハロゲン化物
(例えば、ヨウ化物、塩化物、臭化物等)、酸化物、水
酸化物及び有機金属から成る群から選択された少なくと
も1種類の材料から成ることが好ましい。尚、これらの
方法においては、適切な段階で、炭素薄膜選択成長領域
を形成すべきカソード電極の領域以外の領域を被覆した
レジスト材料層を除去する。
As a step of forming a carbon thin film selective growth region, a step of forming a layer composed of a solvent and metal particles over the entire surface and then removing the solvent to leave the metal particles can be mentioned. Alternatively, as a carbon thin film selective growth region forming step, after forming metal compound particles containing metal atoms constituting the metal particles on the entire surface, the metal compound particles are decomposed by heating, whereby the metal particles are deposited on the surface. A step of obtaining a carbon thin film selective growth region consisting of the portion of the cathode electrode adhered thereto. In this case, specifically, a method of forming a layer composed of a solvent and metal compound particles on the entire surface and then removing the solvent to leave the metal compound particles can be exemplified. The metal compound particles are made of at least one material selected from the group consisting of halides (e.g., iodides, chlorides, bromides, etc.), oxides, hydroxides, and organometals of the metal constituting the metal particles. Is preferred. In these methods, at an appropriate stage, the resist material layer covering an area other than the area of the cathode electrode where the carbon thin film selective growth area is to be formed is removed.

【0092】あるいは又、炭素薄膜選択成長領域形成工
程として、更には、例えば、炭素薄膜選択成長領域を形
成すべきカソード電極の領域以外の領域をレジスト材料
層で被覆した状態での、電解メッキ法、無電解メッキ
法、MOCVD法を含むCVD法、PVD法等の公知の
方法を挙げることができる。尚、PVD法として、
(a)電子ビーム加熱法、抵抗加熱法、フラッシュ蒸着
等の各種真空蒸着法、(b)プラズマ蒸着法、(c)2
極スパッタリング法、直流スパッタリング法、直流マグ
ネトロンスパッタリング法、高周波スパッタリング法、
マグネトロンスパッタリング法、イオンビームスパッタ
リング法、バイアススパッタリング法等の各種スパッタ
リング法、(d)DC(direct current)法、RF法、多
陰極法、活性化反応法、電界蒸着法、高周波イオンプレ
ーティング法、反応性イオンプレーティング法等の各種
イオンプレーティング法を挙げることができる。
Alternatively, the carbon thin film selective growth region forming step may be further performed, for example, by an electrolytic plating method in which a region other than the cathode electrode region where the carbon thin film selective growth region is to be formed is covered with a resist material layer. And known methods such as electroless plating, CVD including MOCVD, and PVD. In addition, as a PVD method,
(A) Various vacuum evaporation methods such as electron beam heating method, resistance heating method, flash evaporation, (b) plasma evaporation method, (c) 2
Polar sputtering method, DC sputtering method, DC magnetron sputtering method, high frequency sputtering method,
Various sputtering methods such as magnetron sputtering method, ion beam sputtering method, bias sputtering method, etc., (d) DC (direct current) method, RF method, multi-cathode method, activation reaction method, electric field evaporation method, high frequency ion plating method, Various ion plating methods such as a reactive ion plating method can be used.

【0093】ここで、金属粒子あるいは金属薄膜は、モ
リブデン(Mo)、ニッケル(Ni)、チタン(T
i)、クロム(Cr)、コバルト(Co)、タングステ
ン(W)、ジルコニウム(Zr)、タンタル(Ta)、
鉄(Fe)、銅(Cu)、白金(Pt)及び亜鉛(Z
n)から成る群から選択された少なくとも1種類の金属
から構成されていることが好ましい。
Here, the metal particles or metal thin films are made of molybdenum (Mo), nickel (Ni), titanium (T
i), chromium (Cr), cobalt (Co), tungsten (W), zirconium (Zr), tantalum (Ta),
Iron (Fe), copper (Cu), platinum (Pt) and zinc (Z
Preferably, it is composed of at least one metal selected from the group consisting of n).

【0094】炭素薄膜として、グラファイト薄膜、アモ
ルファスカーボン薄膜、ダイヤモンドライクカーボン薄
膜、あるいはフラーレン薄膜を挙げることができる。炭
素薄膜の形成方法として、マイクロ波プラズマ法、トラ
ンス結合型プラズマ法、誘導結合型プラズマ法、電子サ
イクロトロン共鳴プラズマ法、RFプラズマ法等に基づ
くCVD法、平行平板型CVD装置を用いたCVD法を
例示することができる。炭素薄膜の形態には、薄膜状は
もとより、炭素のウィスカー、炭素のナノチューブ(中
空及び中実を含む)が包含される。
Examples of the carbon thin film include a graphite thin film, an amorphous carbon thin film, a diamond-like carbon thin film, and a fullerene thin film. As a method of forming a carbon thin film, a microwave plasma method, a trans-coupled plasma method, an inductively-coupled plasma method, an electron cyclotron resonance plasma method, a CVD method based on an RF plasma method, etc., and a CVD method using a parallel plate type CVD apparatus are used. Examples can be given. The form of the carbon thin film includes not only a thin film but also carbon whiskers and carbon nanotubes (including hollow and solid).

【0095】尚、カソード電極の構造としては、導電材
料層の1層構成とすることもできるし、下層導電材料
層、下層導電材料層上に形成された抵抗体層、抵抗体層
上に形成された上層導電材料層の3層構成とすることも
できる。後者の場合、上層導電材料層の表面に炭素薄膜
選択成長領域を形成する。このように、抵抗体層を設け
ることによって、電子放出部における電子放出特性の均
一化を図ることができる。
The structure of the cathode electrode may be a single layer structure of a conductive material layer, a lower conductive material layer, a resistor layer formed on the lower conductive material layer, and a resistor layer formed on the resistor layer. It is also possible to adopt a three-layer structure of the upper conductive material layer formed. In the latter case, a carbon thin film selective growth region is formed on the surface of the upper conductive material layer. Thus, by providing the resistor layer, the electron emission characteristics in the electron emission portion can be made uniform.

【0096】以下、支持体等の模式的な一部端面図であ
る図10を参照して、実施の形態3の製造方法を説明す
る。尚、実施の形態3の製造方法の各工程の流れを、図
1の[ケース2]のシーケンスで示す。
Hereinafter, the manufacturing method of the third embodiment will be described with reference to FIG. 10 which is a schematic partial end view of a support and the like. The flow of each step of the manufacturing method according to the third embodiment is shown by the sequence of [Case 2] in FIG.

【0097】[工程−300]先ず、例えばガラスから
成る支持体10上にカソード電極用導電材料層を形成
し、次いで、周知のリソグラフィ技術及びRIE法に基
づきカソード電極用導電材料層をパターニングすること
によって、ストライプ状のカソード電極11を支持体1
0上に形成する。ストライプ状のカソード電極11は、
図面の紙面左右方向に延びている。カソード電極11
は、例えばスパッタリング法により形成された厚さ約
0.2μmのクロム(Cr)層から成る。
[Step-300] First, a conductive material layer for a cathode electrode is formed on a support 10 made of, for example, glass, and then the conductive material layer for a cathode electrode is patterned based on a well-known lithography technique and RIE method. As a result, the striped cathode electrode 11 is
0. The striped cathode electrode 11
It extends in the horizontal direction of the drawing. Cathode electrode 11
Consists of a chromium (Cr) layer having a thickness of about 0.2 μm formed by, for example, a sputtering method.

【0098】[工程−310]その後、全面に、具体的
には、支持体10上及びカソード電極11上に絶縁層1
2を形成する。次いで、ストライプ状のゲート電極13
を絶縁層12上に形成した後、実施の形態1の[工程−
110]と同様の方法に基づき、ゲート電極13及び絶
縁層12に孔部及び開口部(開口部14)を形成し、開
口部14の底部にカソード電極11を露出させる。スト
ライプ状のゲート電極13は図面の紙面垂直方向に延び
ている。開口部14の平面形状は、例えば直径1μm〜
30μmの円形である。開口部14を、例えば、1画素
分の領域(電子放出領域)に1個〜3000個程度形成
すればよい。
[Step-310] Thereafter, the insulating layer 1 is formed on the entire surface, specifically, on the support 10 and the cathode electrode 11.
Form 2 Next, the stripe-shaped gate electrode 13
Is formed on the insulating layer 12 and then the [Step-
110], a hole and an opening (opening 14) are formed in the gate electrode 13 and the insulating layer 12, and the cathode electrode 11 is exposed at the bottom of the opening 14. The striped gate electrode 13 extends in a direction perpendicular to the plane of the drawing. The planar shape of the opening 14 is, for example, 1 μm or more in diameter.
It is a circular shape of 30 μm. For example, about 1 to 3000 openings 14 may be formed in a region (electron emission region) for one pixel.

【0099】[工程−320]その後、実施の形態1の
[工程−120]〜[工程−130]と同様の工程を実
行することによって、開口部14の底部にカソード電極
11を露出させる。
[Step-320] Thereafter, the same steps as [Step-120] to [Step-130] of the first embodiment are performed to expose the cathode electrode 11 at the bottom of the opening 14.

【0100】[工程−330]次に、開口部14の底部
に露出したカソード電極11上に、電子放出部15Bを
形成する。具体的には、先ず、開口部14の底部に位置
するカソード電極11の表面に炭素薄膜選択成長領域7
0を形成する。そのために、露出したカソード電極11
の表面を含むレジスト材料層40上に、金属粒子を付着
させる。具体的には、ニッケル(Ni)微粒子をポリシ
ロキサン溶液中に分散させた溶液(溶媒としてイソプロ
ピルアルコールを使用)をスピンコーティング法にて全
面に塗布し、開口部14の底部に露出したカソード電極
11の表面に溶媒と金属粒子から成る炭素薄膜選択成長
領域70を形成する。
[Step-330] Next, the electron emission portion 15B is formed on the cathode electrode 11 exposed at the bottom of the opening 14. Specifically, first, the carbon thin film selective growth region 7 is formed on the surface of the cathode electrode 11 located at the bottom of the opening 14.
0 is formed. Therefore, the exposed cathode electrode 11
Metal particles are adhered on the resist material layer 40 including the surface of the resist material. Specifically, a solution in which nickel (Ni) fine particles are dispersed in a polysiloxane solution (isopropyl alcohol is used as a solvent) is applied to the entire surface by spin coating, and the cathode electrode 11 exposed at the bottom of the opening 14 is coated. To form a carbon thin film selective growth region 70 comprising a solvent and metal particles.

【0101】[工程−340]次に、実施の形態1の
[工程−150]と同様にして、レジスト材料層40を
除去する。その後、400゜C程度に加熱することによ
って溶媒を除去し、露出したカソード電極11の表面に
金属粒子71を残すことで、炭素薄膜選択成長領域70
を完成させる(図10の(A)参照)。尚、ポリシロキ
サンは、露出したカソード電極11の表面に金属粒子7
1を固定させる機能(所謂、接着機能)を有する。
[Step-340] Next, the resist material layer 40 is removed in the same manner as in [Step-150] of the first embodiment. After that, the solvent is removed by heating to about 400 ° C., and the metal particles 71 are left on the exposed surface of the cathode electrode 11.
Is completed (see FIG. 10A). The polysiloxane is deposited on the exposed surface of the cathode electrode 11 with the metal particles 7.
1 has a function of fixing (so-called adhesive function).

【0102】[工程−350]その後、炭素薄膜選択成
長領域70上に、厚さ約0.2μmの炭素薄膜72を形
成し、電子放出部15Bを得る。この状態を図10の
(B)に示す。マイクロ波プラズマCVD法に基づく炭
素薄膜72の成膜条件を、以下の表1に例示する。炭素
薄膜72は、炭素薄膜選択成長領域70上にのみ選択的
に形成され、他の部分に形成されることはない。
[Step-350] Thereafter, a carbon thin film 72 having a thickness of about 0.2 μm is formed on the carbon thin film selective growth region 70 to obtain the electron emitting portion 15B. This state is shown in FIG. Table 1 below shows conditions for forming the carbon thin film 72 based on the microwave plasma CVD method. The carbon thin film 72 is selectively formed only on the carbon thin film selective growth region 70, and is not formed on other portions.

【0103】[表1] [炭素薄膜の成膜条件] 使用ガス :CH4/H2=100/10SCCM 圧力 :1.3×103Pa マイクロ波パワー:500W(13.56MHz) 成膜温度 :500゜C[Table 1] [Film formation conditions for carbon thin film] Gas used: CH 4 / H 2 = 100/10 SCCM Pressure: 1.3 × 10 3 Pa Microwave power: 500 W (13.56 MHz) Film formation temperature: 500 ゜ C

【0104】[工程−360]その後、実施の形態1の
[工程−160]と同様の工程を実行することによっ
て、表示装置を完成させる。
[Step-360] Thereafter, the same steps as [Step-160] of the first embodiment are performed to complete the display device.

【0105】(実施の形態4)実施の形態4は、実施の
形態1にて説明した製造方法の一種の変形であり、本発
明の第2の態様に係る製造方法に関する。以下、実施の
形態4の製造方法を、支持体等の模式的な一部端面図で
ある図11〜図12を参照して説明するが、実施の形態
4においても、実施の形態1と同様の扁平型電界放出素
子を製造する。尚、実施の形態4の製造方法の各工程の
流れを、図1の[ケース3]のシーケンスで示す。
Embodiment 4 Embodiment 4 is a modification of the manufacturing method described in Embodiment 1, and relates to a manufacturing method according to the second aspect of the present invention. Hereinafter, the manufacturing method of the fourth embodiment will be described with reference to FIGS. 11 to 12 which are schematic partial end views of a support and the like, but the fourth embodiment is similar to the first embodiment. Is manufactured. The flow of each step of the manufacturing method according to the fourth embodiment is shown by the sequence of [Case 3] in FIG.

【0106】[工程−400]先ず、実施の形態1の
[工程−100]と同様にして、ガラスから成る支持体
10上にITOから成るストライプ状のカソード電極1
1を形成する。尚、ストライプ状のカソード電極11
は、図面の紙面左右方向に延びている。その後、全面
に、例えばCVD法にてSiO2から成る絶縁層12を
形成する。
[Step-400] First, in the same manner as in [Step-100] of the first embodiment, a striped cathode electrode 1 made of ITO is formed on a support 10 made of glass.
Form one. The striped cathode electrode 11
Extend in the left-right direction of the drawing. Thereafter, an insulating layer 12 made of SiO 2 is formed on the entire surface by, for example, a CVD method.

【0107】[工程−410]次に、孔部14Aを有す
るゲート電極用導電材料層13Aを絶縁層上に形成す
る。具体的には、例えばアルミニウムから成るゲート電
極用導電材料層13Aを絶縁層12上にスパッタリング
法にて成膜した後、リソグラフィ技術に基づきゲート電
極用導電材料層13A上にマスク層を形成し、かかるマ
スク層をエッチング用マスクとしてゲート電極用導電材
料層13Aに孔部14Aを形成し、更に、絶縁層12に
開口部14Bを形成する。その後、マスク層を除去す
る。こうして、孔部14Aを有するシート状のゲート電
極用導電材料層13A、及び、開口部14Bを形成する
ことができる(図11の(A)参照)。尚、孔部14A
及び開口部14B(開口部14)の形成においては、左
程高い精度は要求されず、±5μm程度の精度であれば
よい。従って、通常のリソグラフィ技術を用いることが
できる。
[Step-410] Next, a gate electrode conductive material layer 13A having a hole 14A is formed on the insulating layer. Specifically, after a gate electrode conductive material layer 13A made of, for example, aluminum is formed on the insulating layer 12 by a sputtering method, a mask layer is formed on the gate electrode conductive material layer 13A based on a lithography technique. Using the mask layer as an etching mask, a hole 14A is formed in the gate electrode conductive material layer 13A, and an opening 14B is formed in the insulating layer 12. After that, the mask layer is removed. Thus, the sheet-shaped conductive material layer 13A for the gate electrode having the hole 14A and the opening 14B can be formed (see FIG. 11A). The hole 14A
In forming the opening 14B (opening 14), higher accuracy is not required as far to the left, and an accuracy of about ± 5 μm is sufficient. Therefore, a normal lithography technique can be used.

【0108】[工程−420]その後、実施の形態1の
[工程−120]と同様にして、周知のスピンコーティ
ング法にて、開口部14の底部及び側壁上を含む全面に
レジスト材料層40を形成する(図11の(B)参
照)。
[Step-420] Then, in the same manner as in [Step-120] of the first embodiment, the resist material layer 40 is formed on the entire surface including the bottom and side walls of the opening 14 by a known spin coating method. (See FIG. 11B).

【0109】[工程−430]次に、実施の形態1の
[工程−130]と同様にして、露光用マスクを使用す
ること無く、レジスト材料層40にエネルギー線(具体
的には、紫外線)を照射する。即ち、支持体10を回転
させながら、支持体10の法線に対して0度ではない入
射角θを以てエネルギー線(紫外線)をレジスト材料層
40に照射する、所謂斜め露光法に基づきレジスト材料
層40の露光を行う(図11の(C)参照)。次いで、
レジスト材料層40を現像することによって、開口部1
4の底部からレジスト材料層40を選択的に除去し、以
て、開口部14の底部にカソード電極11を露出させる
(図12の(A)参照)。
[Step-430] Next, as in [Step-130] of the first embodiment, energy rays (specifically, ultraviolet rays) are applied to the resist material layer 40 without using an exposure mask. Is irradiated. That is, while rotating the support 10, the resist material layer 40 is irradiated with energy rays (ultraviolet rays) at an incident angle θ that is not 0 degree with respect to the normal of the support 10 based on a so-called oblique exposure method. 40 exposures are performed (see FIG. 11C). Then
By developing the resist material layer 40, the opening 1
4 is selectively removed from the bottom of the resist material layer 40, thereby exposing the cathode electrode 11 at the bottom of the opening 14 (see FIG. 12A).

【0110】[工程−440]その後、実施の形態1の
[工程−140]と同様にして、開口部14の底部に露
出したカソード電極11の表面に電子放出部15を形成
する。
[Step-440] Then, similarly to [Step-140] of the first embodiment, the electron-emitting portion 15 is formed on the surface of the cathode electrode 11 exposed at the bottom of the opening 14.

【0111】[工程−450]次いで、実施の形態1の
[工程−150]と同様にして、レジスト材料層40を
除去する、所謂リフトオフ法を実行する。これによっ
て、レジスト材料層40上の電子放出部形成層41も除
去され、開口部14の底部に露出したカソード電極11
の表面にのみ、電子放出部形成層41から成る電子放出
部15が形成される(図12の(C)参照)。
[Step-450] Next, in the same manner as in [Step-150] of the first embodiment, a so-called lift-off method for removing the resist material layer 40 is performed. As a result, the electron emission portion forming layer 41 on the resist material layer 40 is also removed, and the cathode electrode 11 exposed at the bottom of the opening 14 is removed.
The electron-emitting portion 15 composed of the electron-emitting portion forming layer 41 is formed only on the surface (see FIG. 12C).

【0112】[工程−460]その後、ゲート電極用導
電材料層13Aをパターニングし、以て、ゲート電極1
3を形成する。具体的には、ゲート電極用導電材料層1
3A上にリソグラフィ技術に基づきマスク層を形成し、
かかるマスク層をエッチング用マスクとして、ゲート電
極用導電材料層13Aをストライプ状にパターニングし
た後、マスク層を除去すればよい。
[Step-460] Then, the conductive material layer 13A for a gate electrode is patterned, thereby forming the gate electrode 1A.
Form 3 Specifically, the conductive material layer for gate electrode 1
Forming a mask layer on 3A based on lithography technology,
By using the mask layer as an etching mask and patterning the gate electrode conductive material layer 13A in a stripe shape, the mask layer may be removed.

【0113】尚、[工程−440]において、例えば、
グラファイト粉末塗料から成る電子放出部15をスピン
コーティング法にて形成してもよい。この場合には、
[工程−450]の後、電子放出部15中の有機溶剤を
除去するために、400゜C、30分の熱処理を施すこ
とが好ましい。
In [Step-440], for example,
The electron emission portion 15 made of graphite powder paint may be formed by a spin coating method. In this case,
After [Step-450], it is preferable to perform a heat treatment at 400 ° C. for 30 minutes in order to remove the organic solvent in the electron emission portion 15.

【0114】[工程−470]その後、実施の形態1の
[工程−160]と同様の工程を実行することによっ
て、表示装置を完成させる。
[Step-470] Then, the same steps as [Step-160] of the first embodiment are performed to complete the display device.

【0115】以上に説明した製造方法を、実施の形態2
あるいは実施の形態3にて説明した製造方法に適用する
ことができる。具体的には、実施の形態2、実施の形態
3にて説明した製造方法に実施の形態4にて説明した方
法を適用する場合、[工程−210]、[工程−31
0]において、[工程−410]と同様の工程を実行
し、[工程−250]、[工程−350]の後、[工程
−460]と同様の工程を実行すればよい。尚、実施の
形態4の製造方法を実施の形態3にて説明した製造方法
に適用する場合の各工程の流れを、図1の[ケース4]
のシーケンスで示す。
The manufacturing method described above is applied to the second embodiment.
Alternatively, the present invention can be applied to the manufacturing method described in the third embodiment. Specifically, when the method described in Embodiment 4 is applied to the manufacturing method described in Embodiments 2 and 3, [Step-210] and [Step-31]
0], the same step as [Step-410] may be executed, and after [Step-250] and [Step-350], the same step as [Step-460] may be executed. The flow of each step when the manufacturing method of the fourth embodiment is applied to the manufacturing method described in the third embodiment is shown in [Case 4] of FIG.
Shown in the sequence.

【0116】(実施の形態5)実施の形態5は、本発明
の第3の態様に係る製造方法に関する。以下、支持体等
の模式的な一部端面図である図13〜図15を参照し
て、実施の形態5の製造方法を説明する。尚、実施の形
態5においても、扁平型電界放出素子を製造する。ここ
で、電子放出部は、スパッタリング法に基づき成膜され
たタングステン(W)から構成されている。尚、実施の
形態5の製造方法の各工程の流れを、図2の[ケース
5]のシーケンスで示す。
(Embodiment 5) Embodiment 5 relates to the manufacturing method according to the third aspect of the present invention. Hereinafter, the manufacturing method of the fifth embodiment will be described with reference to FIGS. 13 to 15 which are schematic partial end views of the support and the like. In the fifth embodiment also, a flat field emission device is manufactured. Here, the electron emission portion is made of tungsten (W) formed by a sputtering method. The flow of each step of the manufacturing method according to the fifth embodiment is shown by the sequence of [Case 5] in FIG.

【0117】[工程−500]先ず、実施の形態1の
[工程−100]と同様にして、ガラスから成る支持体
10上にITOから成るストライプ状のカソード電極1
1を形成する。尚、ストライプ状のカソード電極11
は、図面の紙面左右方向に延びている。その後、全面
に、例えばCVD法にてSiO2から成る絶縁層12を
形成する。
[Step-500] First, in the same manner as in [Step-100] of the first embodiment, a striped cathode electrode 1 made of ITO is formed on a support 10 made of glass.
Form one. The striped cathode electrode 11
Extend in the left-right direction of the drawing. Thereafter, an insulating layer 12 made of SiO 2 is formed on the entire surface by, for example, a CVD method.

【0118】[工程−510]次いで、実施の形態1の
[工程−110]と同様にして、ストライプ状のゲート
電極13を絶縁層12上に形成した後、ゲート電極13
及び絶縁層12に孔部及び開口部(開口部14)を形成
し、開口部14の底部にカソード電極11を露出させる
(図13の(A)参照)。ストライプ状のゲート電極1
3は図面の紙面垂直方向に延びている。開口部14の平
面形状は、例えば直径1μm〜30μmの円形である。
開口部14を、例えば、1画素分の領域(電子放出領
域)に1個〜3000個程度形成すればよい。
[Step-510] Next, a stripe-shaped gate electrode 13 is formed on the insulating layer 12 in the same manner as in [Step-110] of the first embodiment.
Then, a hole and an opening (opening 14) are formed in the insulating layer 12, and the cathode electrode 11 is exposed at the bottom of the opening 14 (see FIG. 13A). Striped gate electrode 1
Reference numeral 3 extends in the direction perpendicular to the plane of the drawing. The planar shape of the opening 14 is, for example, a circle having a diameter of 1 μm to 30 μm.
For example, about 1 to 3000 openings 14 may be formed in a region (electron emission region) for one pixel.

【0119】[工程−520]その後、実施の形態1の
[工程−120]と同様にして、周知のスピンコーティ
ング法にて、開口部14の底部及び側壁上を含む全面に
レジスト材料層40を形成する(図13の(B)参
照)。尚、レジスト材料層40を、ポジ型レジスト(ク
ラリアントジャパン株式会社製AZP4210)から構
成した。
[Step-520] Then, in the same manner as in [Step-120] of the first embodiment, a resist material layer 40 is formed on the entire surface including the bottom and side walls of the opening 14 by a known spin coating method. (See FIG. 13B). The resist material layer 40 was formed of a positive resist (AZP4210 manufactured by Clariant Japan KK).

【0120】[工程−530]次いで、絶縁層12及び
ゲート電極13上のレジスト材料層40上、及び、孔部
14A及び開口部14Bの側壁上のレジスト材料層40
上に、スパッタリング法にて厚さ約0.2μmのクロム
(Cr)から成る遮光膜42を形成する(図13の
(C)参照)。具体的には、支持体10を回転させなが
ら、支持体10の法線に対して0度ではない入射角を以
て遮光膜42を斜め真空蒸着法にて形成する。これによ
って、開口部14の底部に位置するレジスト材料層40
の部分には遮光膜42が堆積することがない。尚、遮光
膜42の形成においては、レジスト材料層40が感光し
ないような雰囲気中で行い、しかも、レジスト材料層4
0の感光感度が損なわれない温度(例えば、110゜
C)以下で遮光膜42の成膜を行う。
[Step-530] Next, the resist material layer 40 on the insulating layer 12 and the gate electrode 13 and on the side walls of the hole 14A and the opening 14B.
A light-shielding film 42 made of chromium (Cr) having a thickness of about 0.2 μm is formed thereon by a sputtering method (see FIG. 13C). Specifically, the light-shielding film 42 is formed at an angle of incidence other than 0 ° with respect to the normal to the support 10 by oblique vacuum evaporation while rotating the support 10. As a result, the resist material layer 40 located at the bottom of the opening 14
No light-shielding film 42 is deposited on this portion. The formation of the light-shielding film 42 is performed in an atmosphere in which the resist material layer 40 is not exposed to light.
The light shielding film 42 is formed at a temperature (for example, 110 ° C.) or lower at which the photosensitivity of 0 is not impaired.

【0121】[工程−540]次に、露光用マスクを使
用すること無く、レジスト材料層40にエネルギー線
(具体的には、紫外線)を照射する。ここで、レジスト
材料層40へのエネルギー線(紫外線)の入射角を、支
持体10の法線に平行とする(図14の(A)参照)。
これによって、開口部14の底部に位置するレジスト材
料層40の部分40Bのみが露光される。
[Step-540] Next, the resist material layer 40 is irradiated with energy rays (specifically, ultraviolet rays) without using an exposure mask. Here, the incident angle of the energy rays (ultraviolet rays) to the resist material layer 40 is set to be parallel to the normal line of the support 10 (see FIG. 14A).
Thus, only the portion 40B of the resist material layer 40 located at the bottom of the opening 14 is exposed.

【0122】次いで、遮光膜42を湿式エッチングによ
って除去し、更に、レジスト材料層40を現像すること
によって、開口部14の底部からレジスト材料層40の
露光部分40Bを選択的に除去し、以て、開口部14の
底部にカソード電極11を露出させる(図14の(B)
参照)。クラリアントジャパン株式会社製AZ300M
IFを現像液として、レジスト材料層40の現像を行っ
た。
Next, the light-shielding film 42 is removed by wet etching, and the resist material layer 40 is further developed to selectively remove the exposed portion 40B of the resist material layer 40 from the bottom of the opening 14. Then, the cathode electrode 11 is exposed at the bottom of the opening 14 (FIG. 14B).
reference). AZ300M manufactured by Clariant Japan KK
The resist material layer 40 was developed using IF as a developing solution.

【0123】[工程−550]その後、実施の形態1の
[工程−140]と同様にして、開口部14の底部に露
出したカソード電極11の表面に電子放出部15を形成
する。具体的には、スパッタリング法にて、全面にタン
グステン(W)から成る電子放出部形成層41を形成す
る(図14の(C)参照)。開口部14の底部に露出し
たカソード電極11の表面上、及びレジスト材料層40
上に電子放出部形成層41が堆積する。
[Step-550] Then, similarly to [Step-140] of the first embodiment, an electron-emitting portion 15 is formed on the surface of the cathode electrode 11 exposed at the bottom of the opening 14. Specifically, an electron emission portion forming layer 41 made of tungsten (W) is formed on the entire surface by sputtering (see FIG. 14C). The surface of the cathode electrode 11 exposed at the bottom of the opening 14 and the resist material layer 40
An electron emission portion forming layer 41 is deposited on the upper surface.

【0124】[工程−560]次いで、実施の形態1の
[工程−150]と同様にして、アセトンやNaOH、
レジスト剥離液(例えば、クラリアントジャパン株式会
社製AZリムーバ200)を使用してレジスト材料層4
0を除去する、所謂リフトオフ法を実行する。これによ
って、レジスト材料層40上の電子放出部形成層41も
除去され、開口部14の底部に露出したカソード電極1
1の表面にのみ、電子放出部形成層41から成る電子放
出部15が形成される(図15参照)。尚、その後、絶
縁層12を等方的にエッチングし、ゲート電極13の開
口部端部を露出させることが好ましい。
[Step-560] Then, in the same manner as in [Step-150] of the first embodiment, acetone, NaOH,
Using a resist stripper (for example, AZ Remover 200 manufactured by Clariant Japan KK), the resist material layer 4
A so-called lift-off method for removing 0 is performed. As a result, the electron emission portion forming layer 41 on the resist material layer 40 is also removed, and the cathode electrode 1 exposed at the bottom of the opening 14 is removed.
The electron emission portion 15 composed of the electron emission portion forming layer 41 is formed only on the surface of the substrate 1 (see FIG. 15). After that, it is preferable that the insulating layer 12 is isotropically etched to expose the edge of the opening of the gate electrode 13.

【0125】[工程−570]その後、実施の形態1の
[工程−160]と同様の工程を実行することによっ
て、表示装置を完成させる。
[Step-570] Thereafter, the same steps as [Step-160] of the first embodiment are performed to complete the display device.

【0126】実施の形態5においては、[工程−53
0]において斜め蒸着法にて遮光膜を形成し、露光用マ
スクを用いること無くレジスト材料層40を露光するの
で、最終的に得られる電子放出部15は、開口部14の
底部の中央部に自己整合的に位置することになり、表示
装置が大型化しても、ゲート電極13に対して位置ずれ
の無い電子放出部15を形成することが可能となる。
In the fifth embodiment, [Step-53
0], a light-shielding film is formed by an oblique evaporation method, and the resist material layer 40 is exposed without using an exposure mask, so that the finally obtained electron-emitting portion 15 is located at the center of the bottom of the opening 14. As a result, even if the display device is enlarged, it is possible to form the electron-emitting portion 15 having no displacement with respect to the gate electrode 13.

【0127】以上に説明した実施の形態5の製造方法に
対して、実施の形態2にて説明した製造方法を適用する
ことができる。
The manufacturing method described in the second embodiment can be applied to the manufacturing method in the fifth embodiment described above.

【0128】また、以上に説明した実施の形態5の製造
方法に対して、実施の形態3にて説明した製造方法を適
用することができる。尚、このような製造方法の各工程
の流れを、図2の[ケース6]のシーケンスで示す。具
体的には、[工程−500]〜[工程−540]を実行
した後、実施の形態3の[工程−330]〜[工程−3
50]と同様の工程を実行すればよい。
The manufacturing method according to the third embodiment can be applied to the manufacturing method according to the fifth embodiment. The flow of each step of such a manufacturing method is shown by the sequence of [Case 6] in FIG. Specifically, after executing [Step-500] to [Step-540], [Step-330] to [Step-3] of the third embodiment are performed.
50] may be performed.

【0129】(実施の形態6)実施の形態6は、実施の
形態5にて説明した製造方法の一種の変形であり、本発
明の第4の態様に係る製造方法に関する。以下、実施の
形態6の製造方法を、支持体等の模式的な一部端面図で
ある図16〜図18を参照して説明するが、実施の形態
6においても、実施の形態5と同様の扁平型電界放出素
子を製造する。尚、実施の形態6の製造方法の各工程の
流れを、図2の[ケース7]のシーケンスで示す。
(Embodiment 6) Embodiment 6 is a modification of the manufacturing method described in Embodiment 5, and relates to a manufacturing method according to a fourth aspect of the present invention. Hereinafter, the manufacturing method of the sixth embodiment will be described with reference to FIGS. 16 to 18 which are schematic partial end views of a support and the like, but the sixth embodiment is the same as the fifth embodiment. Is manufactured. The flow of each step of the manufacturing method according to the sixth embodiment is shown by the sequence of [Case 7] in FIG.

【0130】[工程−600]先ず、実施の形態1の
[工程−100]と同様にして、ガラスから成る支持体
10上にITOから成るストライプ状のカソード電極1
1を形成する。尚、ストライプ状のカソード電極11
は、図面の紙面左右方向に延びている。その後、全面
に、例えばCVD法にてSiO2から成る絶縁層12を
形成する。
[Step-600] First, in the same manner as in [Step-100] of the first embodiment, a striped cathode electrode 1 made of ITO is formed on a support 10 made of glass.
Form one. The striped cathode electrode 11
Extend in the left-right direction of the drawing. Thereafter, an insulating layer 12 made of SiO 2 is formed on the entire surface by, for example, a CVD method.

【0131】[工程−610]次に、実施の形態4の
[工程−410]と同様にして、孔部14Aを有するシ
ート状のゲート電極用導電材料層13Aを絶縁層上に形
成した後、絶縁層12に開口部14Bを形成する(図1
6の(A)参照)。
[Step-610] Next, in the same manner as in [Step-410] of the fourth embodiment, a sheet-shaped conductive material layer 13A for a gate electrode having a hole 14A is formed on the insulating layer. An opening 14B is formed in the insulating layer 12 (FIG. 1).
6 (A)).

【0132】[工程−620]その後、実施の形態5の
[工程−520]と同様にして、周知のスピンコーティ
ング法にて、開口部14の底部及び側壁上を含む全面に
レジスト材料層40を形成する(図16の(B)参
照)。
[Step-620] Thereafter, in the same manner as in [Step-520] of the fifth embodiment, the resist material layer 40 is formed on the entire surface including the bottom and the side wall of the opening 14 by a known spin coating method. (See FIG. 16B).

【0133】[工程−630]次いで、実施の形態5の
[工程−530]と同様にして、ゲート電極用導電材料
層13A上のレジスト材料層40上、並びに、孔部14
A及び開口部14Bの側壁上のレジスト材料層40上
に、スパッタリング法にて厚さ約0.2μmのクロム
(Cr)から成る遮光膜42を形成する(図16の
(C)参照)。具体的には、支持体10を回転させなが
ら、支持体10の法線に対して0度ではない入射角を以
て遮光膜42を斜め真空蒸着法にて形成する。これによ
って、開口部14の底部に位置するレジスト材料層40
の部分には遮光膜42が堆積することがない。
[Step-630] Then, in the same manner as in [Step-530] of the fifth embodiment, the resist material layer 40 on the gate electrode conductive material layer 13A and the holes 14 are formed.
A light-shielding film 42 of chromium (Cr) having a thickness of about 0.2 μm is formed on the resist material layer 40 on the side walls of the opening A and the opening 14B by a sputtering method (see FIG. 16C). Specifically, the light-shielding film 42 is formed at an angle of incidence other than 0 ° with respect to the normal to the support 10 by oblique vacuum evaporation while rotating the support 10. As a result, the resist material layer 40 located at the bottom of the opening 14
No light-shielding film 42 is deposited on this portion.

【0134】[工程−640]次に、実施の形態5の
[工程−540]と同様にして、露光用マスクを使用す
ること無く、レジスト材料層40にエネルギー線(具体
的には、紫外線)を照射する。ここで、レジスト材料層
40へのエネルギー線(紫外線)の入射角を、支持体1
0の法線に平行とする(図17の(A)参照)。これに
よって、開口部14の底部に位置するレジスト材料層4
0の部分40Bのみが露光される。次いで、遮光膜42
を湿式エッチングによって除去し、更に、レジスト材料
層40を現像することによって、開口部14の底部から
レジスト材料層40の露光部分40Bを選択的に除去
し、以て、開口部14の底部にカソード電極11を露出
させる(図17の(B)参照)。
[Step-640] Next, in the same manner as in [Step-540] of the fifth embodiment, energy rays (specifically, ultraviolet rays) are applied to the resist material layer 40 without using an exposure mask. Is irradiated. Here, the angle of incidence of the energy ray (ultraviolet light) on the resist material layer 40 is determined by the support 1
It is assumed that it is parallel to the normal line of 0 (see FIG. 17A). As a result, the resist material layer 4 located at the bottom of the opening 14
Only the 0 portion 40B is exposed. Next, the light shielding film 42
Is removed by wet etching, and the exposed portion 40B of the resist material layer 40 is selectively removed from the bottom of the opening 14 by further developing the resist material layer 40. The electrode 11 is exposed (see FIG. 17B).

【0135】[工程−650]その後、実施の形態1の
[工程−140]と同様にして、開口部14の底部に露
出したカソード電極11の表面に電子放出部15を形成
する。具体的には、スパッタリング法にて、全面にタン
グステンから成る電子放出部形成層41を形成する(図
17の(C)参照)。開口部14の底部に露出したカソ
ード電極11の表面上、及びレジスト材料層40上に電
子放出部形成層41が堆積する。
[Step-650] Then, similarly to [Step-140] of the first embodiment, the electron-emitting portion 15 is formed on the surface of the cathode electrode 11 exposed at the bottom of the opening. Specifically, an electron emission portion forming layer 41 made of tungsten is formed on the entire surface by a sputtering method (see FIG. 17C). An electron emission portion forming layer 41 is deposited on the surface of the cathode electrode 11 exposed at the bottom of the opening 14 and on the resist material layer 40.

【0136】[工程−660]次いで、実施の形態5の
[工程−560]と同様にして、レジスト材料層40を
除去する、所謂リフトオフ法を実行する。これによっ
て、レジスト材料層40上の電子放出部形成層41も除
去され、開口部14の底部に露出したカソード電極11
の表面にのみ、電子放出部形成層41から成る電子放出
部15が形成される(図18参照)。
[Step-660] Then, in the same manner as in [Step-560] of the fifth embodiment, a so-called lift-off method of removing the resist material layer 40 is performed. As a result, the electron emission portion forming layer 41 on the resist material layer 40 is also removed, and the cathode electrode 11 exposed at the bottom of the opening 14 is removed.
The electron-emitting portion 15 composed of the electron-emitting portion forming layer 41 is formed only on the surface (see FIG. 18).

【0137】[工程−670]その後、実施の形態4の
[工程−460]と同様にして、ゲート電極用導電材料
層13Aをパターニングし、以て、ゲート電極13を形
成する。具体的には、ゲート電極用導電材料層13A上
にリソグラフィ技術に基づきマスク層を形成し、かかる
マスク層をエッチング用マスクとして、ゲート電極用導
電材料層13Aをストライプ状にパターニングした後、
マスク層を除去すればよい。
[Step-670] Then, the gate electrode conductive material layer 13A is patterned in the same manner as in [Step-460] of the fourth embodiment to form the gate electrode 13. Specifically, a mask layer is formed on the gate electrode conductive material layer 13A based on a lithography technique, and the gate electrode conductive material layer 13A is patterned in a stripe shape using the mask layer as an etching mask.
The mask layer may be removed.

【0138】[工程−680]次いで、実施の形態1の
[工程−160]と同様の工程を実行することによっ
て、表示装置を完成させる。
[Step-680] Then, a display device is completed by executing the same steps as [Step-160] of the first embodiment.

【0139】以上に説明した製造方法に、実施の形態2
あるいは実施の形態3にて説明した製造方法を適用する
ことができる。具体的には、実施の形態2にて説明した
製造方法を実施の形態6にて説明した方法に適用する場
合、[工程−650]の代わりに、[工程−230]と
同様の工程を実行すればよい。また、実施の形態3にて
説明した製造方法を実施の形態6にて説明した方法に適
用する場合、[工程−650]〜[工程−660]の代
わりに、[工程−330]〜[工程−350]を実行す
ればよい。尚、実施の形態6の製造方法に実施の形態3
にて説明した製造方法を適用する場合の各工程の流れ
を、図2の[ケース8]のシーケンスで示す。
The manufacturing method described above is applied to the second embodiment.
Alternatively, the manufacturing method described in Embodiment Mode 3 can be applied. Specifically, when the manufacturing method described in the second embodiment is applied to the method described in the sixth embodiment, the same steps as in [Step-230] are performed instead of [Step-650]. do it. When the manufacturing method described in Embodiment 3 is applied to the method described in Embodiment 6, instead of [Step-650] to [Step-660], [Step-330] to [Step] -350]. The manufacturing method according to the sixth embodiment is different from the manufacturing method according to the third embodiment.
The flow of each step in the case of applying the manufacturing method described in [1] is shown by the sequence of [Case 8] in FIG.

【0140】(実施の形態7)実施の形態7も、実施の
形態5にて説明した製造方法の一種の変形であり、本発
明の第5の態様に係る製造方法に関する。以下、実施の
形態7の製造方法を、支持体等の模式的な一部端面図で
ある図19〜図21を参照して説明するが、実施の形態
7においても、実施の形態5と同様の扁平型電界放出素
子を製造する。尚、実施の形態7の製造方法の各工程の
流れを、図3の[ケース9]のシーケンスで示す。
(Embodiment 7) Embodiment 7 is also a modification of the manufacturing method described in Embodiment 5, and relates to a manufacturing method according to a fifth aspect of the present invention. Hereinafter, the manufacturing method of the seventh embodiment will be described with reference to FIGS. 19 to 21 which are schematic partial end views of a support and the like, but the seventh embodiment is similar to the fifth embodiment. Is manufactured. The flow of each step of the manufacturing method according to the seventh embodiment is shown by the sequence of [Case 9] in FIG.

【0141】[工程−700]先ず、実施の形態1の
[工程−100]と同様にして、ガラスから成る支持体
10上にITOから成るストライプ状のカソード電極1
1を形成する。尚、ストライプ状のカソード電極11
は、図面の紙面左右方向に延びている。尚、ストライプ
状のカソード電極11は、図面の紙面左右方向に延びて
いる。その後、全面に、例えばCVD法にてSiO2
ら成る絶縁層12を形成する。
[Step-700] First, in the same manner as in [Step-100] of the first embodiment, a striped cathode electrode 1 made of ITO is formed on a support 10 made of glass.
Form one. The striped cathode electrode 11
Extend in the left-right direction of the drawing. The striped cathode electrode 11 extends in the left-right direction of the drawing. Thereafter, an insulating layer 12 made of SiO 2 is formed on the entire surface by, for example, a CVD method.

【0142】[工程−710]次に、リソグラフィ技術
に基づき全面にマスク層を形成し、かかるマスク層をエ
ッチング用マスクとしてRIE法にて絶縁層12をエッ
チングして絶縁層12に開口部14Bを形成する。その
後、マスク層を除去する。こうして、絶縁層12に開口
部14Bを形成することができる(図19の(A)参
照)。開口部14Bの形成においては、左程高い精度は
要求されず、±5μm程度の精度であればよい。従っ
て、通常のリソグラフィ技術を用いることができる。
[Step-710] Next, a mask layer is formed on the entire surface based on the lithography technique, and the insulating layer 12 is etched by RIE using the mask layer as an etching mask to form an opening 14B in the insulating layer 12. Form. After that, the mask layer is removed. Thus, the opening 14B can be formed in the insulating layer 12 (see FIG. 19A). In forming the opening 14B, higher accuracy is not required as far to the left, and it is sufficient that the accuracy is approximately ± 5 μm. Therefore, a normal lithography technique can be used.

【0143】[工程−720]その後、実施の形態5の
[工程−520]と同様にして、周知のスピンコーティ
ング法にて、開口部14Bの底部及び側壁上を含む全面
にレジスト材料層40を形成する(図19の(B)参
照)。
[Step-720] Then, in the same manner as in [Step-520] of the fifth embodiment, a resist material layer 40 is formed on the entire surface including the bottom and the side wall of the opening 14B by a known spin coating method. (See FIG. 19B).

【0144】[工程−730]次いで、実施の形態5の
[工程−530]と同様にして、絶縁層12上のレジス
ト材料層40上、及び、開口部14B側壁上のレジスト
材料層40上に、スパッタリング法にて厚さ約0.2μ
mのクロム(Cr)から成る遮光膜42を形成する(図
19の(C)参照)。具体的には、支持体10を回転さ
せながら、支持体10の法線に対して0度ではない入射
角を以て遮光膜42を斜め真空蒸着法にて形成する。こ
れによって、開口部14Bの底部に位置するレジスト材
料層40の部分には遮光膜42が堆積することがない。
[Step-730] Then, similarly to [Step-530] of the fifth embodiment, the resist material layer 40 on the insulating layer 12 and the resist material layer 40 on the side wall of the opening 14B are formed. , About 0.2μ thickness by sputtering method
A light-shielding film 42 made of m chromium (Cr) is formed (see FIG. 19C). Specifically, the light-shielding film 42 is formed at an angle of incidence other than 0 ° with respect to the normal to the support 10 by oblique vacuum evaporation while rotating the support 10. Thus, the light shielding film 42 is not deposited on the portion of the resist material layer 40 located at the bottom of the opening 14B.

【0145】[工程−740]次に、実施の形態5の
[工程−540]と同様にして、露光用マスクを使用す
ること無く、レジスト材料層40にエネルギー線(具体
的には、紫外線)を照射する。ここで、レジスト材料層
40へのエネルギー線(紫外線)の入射角を、支持体1
0の法線に平行とする(図20の(A)参照)。これに
よって、開口部14Bの底部に位置するレジスト材料層
40の部分40Bのみが露光される。次いで、遮光膜4
2を湿式エッチングによって除去し、更に、レジスト材
料層40を現像することによって、開口部14Bの底部
からレジスト材料層40の露光部分40Bを選択的に除
去し、以て、開口部14Bの底部にカソード電極11を
露出させる(図20の(B)参照)。
[Step-740] Next, in the same manner as in [Step-540] of the fifth embodiment, energy rays (specifically, ultraviolet rays) are applied to the resist material layer 40 without using an exposure mask. Is irradiated. Here, the angle of incidence of the energy ray (ultraviolet light) on the resist material layer 40 is determined by the support 1
It is assumed that it is parallel to the normal line of 0 (see FIG. 20A). Thus, only the portion 40B of the resist material layer 40 located at the bottom of the opening 14B is exposed. Next, the light shielding film 4
2 is removed by wet etching, and further, the exposed portion 40B of the resist material layer 40 is selectively removed from the bottom of the opening 14B by developing the resist material layer 40. The cathode electrode 11 is exposed (see FIG. 20B).

【0146】[工程−750]その後、実施の形態1の
[工程−140]と同様にして、開口部14Bの底部に
露出したカソード電極11の表面に電子放出部15を形
成する。具体的には、スパッタリング法にて、全面にタ
ングステンから成る電子放出部形成層41を形成する
(図20の(C)参照)。開口部14Bの底部に露出し
たカソード電極11の表面上、及びレジスト材料層40
上に電子放出部形成層41が堆積する。
[Step-750] Then, similarly to [Step-140] of the first embodiment, the electron-emitting portion 15 is formed on the surface of the cathode electrode 11 exposed at the bottom of the opening 14B. Specifically, an electron emission portion forming layer 41 made of tungsten is formed on the entire surface by sputtering (see FIG. 20C). The surface of the cathode electrode 11 exposed at the bottom of the opening 14B and the resist material layer 40
An electron emission portion forming layer 41 is deposited on the upper surface.

【0147】[工程−760]次いで、実施の形態5の
[工程−560]と同様にして、レジスト材料層40を
除去する、所謂リフトオフ法を実行する。これによっ
て、レジスト材料層40上の電子放出部形成層41も除
去され、開口部14Bの底部に露出したカソード電極1
1の表面にのみ、電子放出部形成層41から成る電子放
出部15が形成される(図21の(A)参照)。
[Step-760] Then, a so-called lift-off method for removing the resist material layer 40 is performed in the same manner as in [Step-560] of the fifth embodiment. As a result, the electron emission portion forming layer 41 on the resist material layer 40 is also removed, and the cathode electrode 1 exposed at the bottom of the opening 14B is removed.
The electron emission portion 15 composed of the electron emission portion forming layer 41 is formed only on the surface of the substrate 1 (see FIG. 21A).

【0148】[工程−770]その後、絶縁層12上に
斜め真空蒸着法にてゲート電極用導電材料層を形成す
る。尚、開口部14Bの底部にはゲート電極用導電材料
層が堆積することがない。その後、リソグラフィ技術及
びエッチング技術によってゲート電極用導電材料層をパ
ターニングすることで、絶縁層12に設けられた開口部
14Bと連通する孔部14Aを有するゲート電極13を
絶縁層12上に形成することができる(図21の(B)
参照)。尚、ストライプ状のゲート電極13は図面の紙
面垂直方向に延びている。
[Step-770] Then, a conductive material layer for a gate electrode is formed on the insulating layer 12 by an oblique vacuum evaporation method. The conductive material layer for the gate electrode is not deposited on the bottom of the opening 14B. Then, the gate electrode 13 having the hole 14A communicating with the opening 14B provided in the insulating layer 12 is formed on the insulating layer 12 by patterning the conductive material layer for the gate electrode by lithography and etching. Is possible ((B) of FIG. 21)
reference). The striped gate electrode 13 extends in a direction perpendicular to the plane of the drawing.

【0149】[工程−780]次いで、実施の形態1の
[工程−160]と同様の工程を実行することによっ
て、表示装置を完成させる。
[Step-780] Next, a display device is completed by executing the same steps as [Step-160] of the first embodiment.

【0150】以上に説明した製造方法に、実施の形態2
あるいは実施の形態3にて説明した製造方法を適用する
ことができる。具体的には、実施の形態2にて説明した
製造方法を実施の形態7にて説明した方法に適用する場
合、[工程−750]の代わりに、[工程−230]と
同様の工程を実行すればよい。また、実施の形態3にて
説明した製造方法を実施の形態7にて説明した方法に適
用する場合、[工程−750]〜[工程−760]の代
わりに、[工程−330]〜[工程−350]を実行す
ればよい。尚、実施の形態7の製造方法に実施の形態3
にて説明した製造方法を適用する場合の各工程の流れ
を、図3の[ケース10]のシーケンスで示す。
The second embodiment is different from the above-described manufacturing method in the second embodiment.
Alternatively, the manufacturing method described in Embodiment Mode 3 can be applied. Specifically, when the manufacturing method described in Embodiment 2 is applied to the method described in Embodiment 7, the same steps as [Step-230] are performed instead of [Step-750]. do it. When the manufacturing method described in Embodiment 3 is applied to the method described in Embodiment 7, instead of [Step-750] to [Step-760], [Step-330] to [Step] -350]. The manufacturing method according to the seventh embodiment is different from the manufacturing method according to the third embodiment.
The flow of each step in the case of applying the manufacturing method described in [1] is shown by the sequence of [Case 10] in FIG.

【0151】以上、本発明を、発明の実施の形態に基づ
き説明したが、本発明はこれらに限定されるものではな
い。発明の実施の形態にて説明したアノードパネルやカ
ソードパネル、表示装置の構造、構成、製造方法は例示
であり、適宜変更することができる。
As described above, the present invention has been described based on the embodiments of the present invention, but the present invention is not limited to these embodiments. The structures, configurations, and manufacturing methods of the anode panel, the cathode panel, and the display device described in the embodiment of the invention are merely examples, and can be appropriately changed.

【0152】更には、電界放出素子の製造において使用
した各種材料も例示であり、適宜変更することができ
る。電界放出素子においては、専ら1つの開口部に1つ
の電子放出部が対応する形態を説明したが、電界放出素
子の構造に依っては、複数の開口部に1つの電子放出部
が対応する形態とすることもできる。
Further, various materials used in the manufacture of the field emission device are also examples, and can be appropriately changed. In the field emission device, a configuration in which one electron emission portion corresponds to one opening portion has been described. However, depending on the structure of the field emission device, a configuration in which one electron emission portion corresponds to a plurality of openings. It can also be.

【0153】ゲート電極の上方に収束電極を形成する構
造とすることもできる。ここで収束電極とは、開口部か
ら放出されアノード電極へ向かう放出電子の軌道を収束
させ、以て、輝度の向上や隣接画素間の色濁りの防止を
可能とするための電極であり、アノード電極とカソード
電極との間の電位差が数キロボルトのオーダーであっ
て、カソードパネルとアノードパネルとの間の距離が比
較的長い、所謂高電圧タイプの表示装置を想定した場合
に、特に有効な部材である。収束電極には、収束電源か
ら相対的な負電圧が印加される。収束電極は、必ずしも
電界放出素子ごとに設けられている必要はなく、例え
ば、電界放出素子の所定の配列方向に沿って延在させる
ことにより、複数の電界放出素子に共通の収束効果を及
ぼすこともできる。
A structure in which a focusing electrode is formed above the gate electrode may be adopted. Here, the converging electrode is an electrode for converging the trajectory of the emitted electrons emitted from the opening toward the anode electrode, thereby improving the luminance and preventing color turbidity between adjacent pixels. A particularly effective member when the potential difference between the electrode and the cathode electrode is on the order of several kilovolts and the distance between the cathode panel and the anode panel is relatively long, so-called high-voltage type display device is assumed. It is. A relative negative voltage is applied to the focusing electrode from a focusing power supply. The focusing electrode does not necessarily need to be provided for each field emission element. For example, by extending along a predetermined arrangement direction of the field emission elements, a common focusing effect can be exerted on a plurality of field emission elements. Can also.

【0154】尚、収束電極を設ける場合には、図1に示
す[ケース1]、[ケース2]のシーケンス、あるい
は、図2に示す[ケース5]、[ケース6]のシーケン
スにおいて、ゲート電極用導電材料層をストライプ状に
パターニングしてゲート電極を形成した後、全面に第2
の絶縁層を形成し、第2の絶縁層上に収束電極を形成し
た後、第2の絶縁層を貫通する第2の開口部を第2の絶
縁層に形成し、更に、ストライプ状のゲート電極に第2
の開口部と連通する孔部を形成し、更に、絶縁層に孔部
と連通する開口部を形成し、次いで、レジスト材料層の
形成以降の工程を実行すればよい。
When the converging electrode is provided, the gate electrode may be used in the sequence of [Case 1] and [Case 2] shown in FIG. 1 or in the sequence of [Case 5] and [Case 6] shown in FIG. After forming the gate electrode by patterning the conductive material layer for stripes into a stripe shape, a second
After forming a focusing electrode on the second insulating layer, a second opening penetrating through the second insulating layer is formed in the second insulating layer. 2nd electrode
A hole communicating with the opening may be formed, an opening communicating with the hole may be formed in the insulating layer, and the steps subsequent to the formation of the resist material layer may be performed.

【0155】表示装置において、カソードパネルCPと
アノードパネルAPとを周縁部において接合する場合、
接合は接着層を用いて行ってもよいし、あるいはガラス
やセラミックス等の絶縁性剛性材料から成る枠体と接着
層とを併用して行ってもよい。枠体と接着層とを併用す
る場合には、枠体の高さを適宜選択することにより、接
着層のみを使用する場合に比べ、カソードパネルCPと
アノードパネルAPとの間の対向距離をより長く設定す
ることが可能である。尚、接着層の構成材料としては、
フリットガラスが一般的であるが、融点が120〜40
0゜C程度の所謂低融点金属材料を用いてもよい。かか
る低融点金属材料としては、In(インジウム:融点1
57゜C);インジウム−金系の低融点合金;Sn80
20(融点220〜370゜C)、Sn95Cu5(融点
227〜370゜C)等の錫(Sn)系高温はんだ;P
97.5Ag2.5(融点304゜C)、Pb94.5Ag
5.5(融点304〜365゜C)、Pb97.5Ag1.5Sn
1.0(融点309゜C)等の鉛(Pb)系高温はんだ;
Zn95Al5(融点380゜C)等の亜鉛(Zn)系高
温はんだ;Sn5Pb95(融点300〜314゜C)、
Sn2Pb98(融点316〜322゜C)等の錫−鉛系
標準はんだ;Au88Ga12(融点381゜C)等のろう
材(以上の添字は全て原子%を表す)を例示することが
できる。
In the display device, when the cathode panel CP and the anode panel AP are joined at the periphery,
The bonding may be performed using an adhesive layer, or may be performed using a frame body made of an insulating rigid material such as glass or ceramic and the adhesive layer in combination. When the frame body and the adhesive layer are used together, by appropriately selecting the height of the frame body, the facing distance between the cathode panel CP and the anode panel AP is increased as compared with the case where only the adhesive layer is used. It can be set longer. In addition, as a constituent material of the adhesive layer,
Frit glass is common, but has a melting point of 120 to 40.
A so-called low melting point metal material of about 0 ° C. may be used. As such a low melting point metal material, In (indium: melting point 1)
57 ° C); indium-gold based low melting point alloy; Sn 80 A
g 20 (mp 220-370 ° C), Sn 95 Cu 5 (melting point 227 to 370 ° C) such as tin (Sn) based high-temperature solder; P
b 97.5 Ag 2.5 (melting point 304 ° C), Pb 94.5 Ag
5.5 (melting point 304-365 ° C), Pb 97.5 Ag 1.5 Sn
Lead (Pb) -based high-temperature solder such as 1.0 (melting point 309 ° C);
A zinc (Zn) -based high-temperature solder such as Zn 95 Al 5 (melting point 380 ° C.); Sn 5 Pb 95 (melting point 300-314 ° C.);
Examples include tin-lead-based standard solders such as Sn 2 Pb 98 (melting point 316-322 ° C.); brazing materials such as Au 88 Ga 12 (melting point 381 ° C.) (all the above suffixes represent atomic%). Can be.

【0156】表示装置において、カソードパネルCPと
アノードパネルAPと枠体の三者を接合する場合、三者
を同時に接合してもよいし、あるいは、第1段階でカソ
ードパネルCP又はアノードパネルAPのいずれか一方
と枠体とを接合し、第2段階でカソードパネルCP又は
アノードパネルAPの他方と枠体とを接合してもよい。
三者同時接合や第2段階における接合を高真空雰囲気中
で行えば、カソードパネルCPとアノードパネルAPと
枠体と接着層とにより囲まれた空間は、接合と同時に真
空となる。あるいは、三者の接合終了後、カソードパネ
ルCPとアノードパネルAPと枠体と接着層とによって
囲まれた空間を排気し、真空とすることもできる。接合
後に排気を行う場合、接合時の雰囲気の圧力は常圧/減
圧のいずれであってもよく、また、雰囲気を構成する気
体は、大気であっても、あるいは窒素ガスや周期律表0
族に属するガス(例えばArガス)を含む不活性ガスで
あってもよい。
In the display device, when the cathode panel CP, the anode panel AP, and the frame are joined together, the three may be joined at the same time, or the cathode panel CP or the anode panel AP may be joined in the first stage. Either one may be joined to the frame, and the other of the cathode panel CP or the anode panel AP may be joined to the frame in the second stage.
If the three-member simultaneous bonding and the bonding in the second stage are performed in a high vacuum atmosphere, the space surrounded by the cathode panel CP, the anode panel AP, the frame, and the adhesive layer is evacuated simultaneously with the bonding. Alternatively, after the three members have been joined, the space surrounded by the cathode panel CP, the anode panel AP, the frame, and the adhesive layer can be evacuated to a vacuum. When evacuation is performed after the joining, the pressure of the atmosphere during the joining may be either normal pressure or reduced pressure, and the gas constituting the atmosphere may be the air, or may be nitrogen gas or periodic table 0.
An inert gas containing a gas belonging to the group (for example, Ar gas) may be used.

【0157】本発明の第5の態様に係る製造方法におい
ては、[工程−770]の代わりに、ゲート電極を、孔
部が形成された帯状あるいはシート状の金属箔から構成
し、支持体上にゲート電極支持部としての絶縁層を形成
し、金属箔がかかる絶縁層の頂面に接するように、且
つ、絶縁層に設けられた開口部の上方に孔部が位置する
ように、金属箔が張架された構成とすることもできる。
尚、この場合、金属箔に形成された複数の孔部の下方に
1つの電子放出部が形成されていてもよいし、金属箔に
形成された1つの孔部の下方に1つの電子放出部が形成
されていてもよい。
In the manufacturing method according to the fifth aspect of the present invention, instead of [Step-770], the gate electrode is formed of a band-shaped or sheet-shaped metal foil having a hole formed thereon, and An insulating layer as a gate electrode support is formed on the metal foil so that the metal foil is in contact with the top surface of the insulating layer, and the hole is located above the opening provided in the insulating layer. May be stretched.
In this case, one electron emitting portion may be formed below the plurality of holes formed in the metal foil, or one electron emitting portion may be formed below the one hole formed in the metal foil. May be formed.

【0158】表面伝導型電界放出素子と通称される電界
放出素子から電子放出領域を構成することもできる。こ
の表面伝導型電界放出素子は、例えばガラスから成る支
持体上に酸化錫(SnO2)、金(Au)、酸化インジ
ウム(In23)/酸化錫(SnO2)、カーボン、酸
化パラジウム(PdO)等の導電材料から成り、微小面
積を有し、所定の間隔(ギャップ)を開けて配された一
対の電極がマトリクス状に形成されて成る。それぞれの
電極の上には炭素薄膜が形成されている。そして、一対
の電極の内の一方の電極に行方向配線が接続され、一対
の電極の内の他方の電極に列方向配線が接続された構成
を有する。一対の電極に電圧を印加することによって、
ギャップを挟んで向かい合った炭素薄膜に電界が加わ
り、炭素薄膜から電子が放出される。かかる電子をアノ
ードパネル上の蛍光体層に衝突させることによって、蛍
光体層が励起されて発光し、所望の画像を得ることがで
きる。
The electron emission region can be constituted by a field emission element commonly called a surface conduction type field emission element. This surface conduction type field emission device is composed of, for example, tin oxide (SnO 2 ), gold (Au), indium oxide (In 2 O 3 ) / tin oxide (SnO 2 ), carbon, palladium oxide ( A pair of electrodes made of a conductive material such as PdO) and having a small area and arranged at a predetermined interval (gap) are formed in a matrix. A carbon thin film is formed on each electrode. Then, a row-direction wiring is connected to one electrode of the pair of electrodes, and a column-direction wiring is connected to the other electrode of the pair of electrodes. By applying a voltage to the pair of electrodes,
An electric field is applied to the carbon thin films facing each other across the gap, and electrons are emitted from the carbon thin films. By causing such electrons to collide with the phosphor layer on the anode panel, the phosphor layer is excited and emits light, and a desired image can be obtained.

【0159】[0159]

【発明の効果】本発明においては、露光用マスクを用い
ること無くレジスト材料層を露光するので、最終的に得
られる電子放出部を、開口部の底部の中央部に自己整合
的に確実に位置させることが可能となる。その結果、電
子放出部からゲート電極開口端部までの距離の均一化を
図ることができ、表示装置内における電子放出部の電子
放出特性が均一となる。また、自己整合的に電子放出部
を形成することができるので、使用する露光用マスクの
数を低減することができ、しかも、レジスト材料層の露
光時の位置合わせ工程も減少する。更には、プロキシミ
ティ露光と比較して高精度のパターニングを行うことが
可能となる結果、電子放出部からゲート電極開口端部ま
での距離を縮小化することができ、駆動電圧の低減化、
表示回路の簡素化を図ることが可能となる。以上の結果
として、表示装置が大型化しても、表示ムラの無い、高
い品質を有し、低消費電力化された表示装置を、製造コ
ストを削減しながら実現することができる。
In the present invention, since the resist material layer is exposed without using an exposure mask, the finally obtained electron-emitting portion is securely positioned in the center of the bottom of the opening in a self-aligned manner. It is possible to do. As a result, the distance from the electron-emitting portion to the edge of the gate electrode opening can be made uniform, and the electron-emitting characteristics of the electron-emitting portion in the display device become uniform. In addition, since the electron-emitting portion can be formed in a self-aligned manner, the number of exposure masks to be used can be reduced, and the number of alignment steps during exposure of the resist material layer is also reduced. Furthermore, as a result of being able to perform high-precision patterning as compared with proximity exposure, the distance from the electron-emitting portion to the end of the gate electrode opening can be reduced, and the driving voltage can be reduced.
The display circuit can be simplified. As a result, even if the display device is enlarged, a display device with high display quality and low power consumption without display unevenness can be realized while reducing manufacturing costs.

【図面の簡単な説明】[Brief description of the drawings]

【図1】発明の実施の形態1〜発明の実施の形態4の製
造方法の各工程の流れ図である。
FIG. 1 is a flowchart of each step of a manufacturing method according to Embodiments 1 to 4 of the present invention.

【図2】発明の実施の形態5及び発明の実施の形態6の
製造方法の各工程の流れ図である。
FIG. 2 is a flowchart of each step of a manufacturing method according to a fifth embodiment and a sixth embodiment of the invention.

【図3】発明の実施の形態7の製造方法の各工程の流れ
図である。
FIG. 3 is a flowchart of each step of a manufacturing method according to Embodiment 7 of the present invention;

【図4】発明の実施の形態1の冷陰極電界電子放出素子
の製造方法を説明するための支持体等の模式的な一部端
面図である。
FIG. 4 is a schematic partial end view of a support and the like for describing a method of manufacturing the cold cathode field emission device of the first embodiment of the invention.

【図5】図4に引き続き、発明の実施の形態1の冷陰極
電界電子放出素子の製造方法を説明するための支持体等
の模式的な一部端面図である。
FIG. 5 is a schematic partial end view of a support and the like for explaining the method for manufacturing the cold cathode field emission device of the first embodiment of the invention, following FIG. 4;

【図6】発明の実施の形態1における冷陰極電界電子放
出表示装置を示す模式的な一部端面図である。
FIG. 6 is a schematic partial end view showing the cold cathode field emission display according to the first embodiment of the invention;

【図7】アノードパネル及びカソードパネルの一部分の
模式的な斜視図である。
FIG. 7 is a schematic perspective view of a part of the anode panel and the cathode panel.

【図8】発明の実施の形態2の冷陰極電界電子放出素子
の製造方法を説明するための支持体等の模式的な一部端
面図である。
FIG. 8 is a schematic partial end view of a support and the like for describing a method for manufacturing a cold cathode field emission device according to Embodiment 2 of the present invention.

【図9】図8に引き続き、発明の実施の形態2の冷陰極
電界電子放出素子の製造方法を説明するための支持体等
の模式的な一部端面図である。
FIG. 9 is a schematic partial end view of a support and the like for explaining the method for manufacturing the cold cathode field emission device according to the second embodiment of the invention, following FIG. 8;

【図10】発明の実施の形態3の冷陰極電界電子放出素
子の製造方法を説明するための支持体等の模式的な一部
端面図である。
FIG. 10 is a schematic partial end view of a support and the like for describing a method for manufacturing a cold cathode field emission device according to Embodiment 3 of the present invention.

【図11】発明の実施の形態4の冷陰極電界電子放出素
子の製造方法を説明するための支持体等の模式的な一部
端面図である。
FIG. 11 is a schematic partial end view of a support and the like for describing a method for manufacturing a cold cathode field emission device according to Embodiment 4 of the present invention.

【図12】図11に引き続き、発明の実施の形態4の冷
陰極電界電子放出素子の製造方法を説明するための支持
体等の模式的な一部端面図である。
FIG. 12 is a schematic partial end view of a support and the like for explaining a method of manufacturing the cold cathode field emission device according to the fourth embodiment of the invention, following FIG. 11;

【図13】発明の実施の形態5の冷陰極電界電子放出素
子の製造方法を説明するための支持体等の模式的な一部
端面図である。
FIG. 13 is a schematic partial end view of a support and the like for describing a method for manufacturing a cold cathode field emission device according to Embodiment 5 of the present invention.

【図14】図13に引き続き、発明の実施の形態5の冷
陰極電界電子放出素子の製造方法を説明するための支持
体等の模式的な一部端面図である。
FIG. 14 is a schematic partial end view of a support and the like for explaining the method of manufacturing the cold cathode field emission device according to the fifth embodiment of the invention, following FIG. 13;

【図15】図14に引き続き、発明の実施の形態5の冷
陰極電界電子放出素子の製造方法を説明するための支持
体等の模式的な一部端面図である。
FIG. 15 is a schematic partial end view of a support and the like for explaining the method for manufacturing the cold cathode field emission device according to the fifth embodiment of the present invention, following FIG. 14;

【図16】発明の実施の形態6の冷陰極電界電子放出素
子の製造方法を説明するための支持体等の模式的な一部
端面図である。
FIG. 16 is a schematic partial end view of a support and the like for describing a method for manufacturing a cold cathode field emission device according to Embodiment 6 of the present invention.

【図17】図16に引き続き、発明の実施の形態6の冷
陰極電界電子放出素子の製造方法を説明するための支持
体等の模式的な一部端面図である。
FIG. 17 is a schematic partial end view of a support and the like for explaining the method of manufacturing the cold cathode field emission device according to the sixth embodiment of the invention, following FIG. 16;

【図18】図17に引き続き、発明の実施の形態6の冷
陰極電界電子放出素子の製造方法を説明するための支持
体等の模式的な一部端面図である。
FIG. 18 is a schematic partial end view of a support and the like for explaining the method for manufacturing the cold cathode field emission device according to the sixth embodiment of the invention, following FIG. 17;

【図19】発明の実施の形態7の冷陰極電界電子放出素
子の製造方法を説明するための支持体等の模式的な一部
端面図である。
FIG. 19 is a schematic partial end view of a support and the like for describing a method for manufacturing a cold cathode field emission device according to Embodiment 7 of the present invention.

【図20】図19に引き続き、発明の実施の形態7の冷
陰極電界電子放出素子の製造方法を説明するための支持
体等の模式的な一部端面図である。
FIG. 20 is a schematic partial end view of the support and the like for explaining the method for manufacturing the cold cathode field emission device of the seventh embodiment of the invention, following FIG. 19;

【図21】図20に引き続き、発明の実施の形態7の冷
陰極電界電子放出素子の製造方法を説明するための支持
体等の模式的な一部端面図である。
FIG. 21 is a schematic partial end view of a support and the like for explaining the method for manufacturing the cold cathode field emission device according to the seventh embodiment of the invention, following FIG. 20;

【図22】アノードパネルの製造方法を説明するための
基板等の模式的な一部端面図である。
FIG. 22 is a schematic partial end view of a substrate and the like for describing a method of manufacturing an anode panel.

【図23】スピント型素子を備えた従来の冷陰極電界電
子放出表示装置の構成例を示す模式図である。
FIG. 23 is a schematic view showing a configuration example of a conventional cold cathode field emission display device having a Spindt-type element.

【図24】従来の扁平型冷陰極電界電子放出素子の製造
方法を説明するための支持体等の模式的な一部端面図で
ある。
FIG. 24 is a schematic partial end view of a support and the like for explaining a method of manufacturing a conventional flat cold cathode field emission device.

【図25】図24に引き続き、従来の扁平型冷陰極電界
電子放出素子の製造方法を説明するための支持体等の模
式的な一部端面図である。
FIG. 25 is a schematic partial end view of a support and the like for explaining a method of manufacturing a conventional flat type cold cathode field emission device following FIG. 24;

【符号の説明】[Explanation of symbols]

CP・・・カソードパネル、AP・・・アノードパネ
ル、10・・・支持体、11・・・カソード電極、12
・・・絶縁層、13・・・ゲート電極、14・・・開口
部、14A・・・孔部、14B・・・絶縁層に設けられ
た開口部、15・・・電子放出部、20・・・基板、2
1・・・ブラックマトリックス、22・・・蛍光体層、
23・・・アノード電極、24・・・枠体、30・・・
走査回路、31・・・制御回路、32・・・加速電源、
40・・・レジスト材料層、40A・・・開口部の底部
の中央部に位置するレジスト材料層の部分、40B・・
・レジスト材料層の露光部分、41・・・電子放出部形
成層、42・・・遮光膜、50・・・感光性被膜、51
・・・感光領域、52・・・感光性被膜の残部(露光、
現像後の感光性被膜)、53・・・マスク、54・・・
開口、60・・・導電性組成物層、70・・・炭素薄膜
選択成長領域、71・・・金属粒子、72・・・炭素薄
CP: cathode panel, AP: anode panel, 10: support, 11: cathode electrode, 12
... an insulating layer, 13 ... a gate electrode, 14 ... an opening, 14A ... a hole, 14B ... an opening provided in the insulating layer, 15 ... an electron emission part, 20 ... ..Substrates, 2
1 ... black matrix, 22 ... phosphor layer,
23 ... anode electrode, 24 ... frame, 30 ...
Scanning circuit, 31 ... control circuit, 32 ... acceleration power supply,
40 ... resist material layer, 40A ... resist material layer portion located at the center of the bottom of the opening, 40B ...
Exposure portion of resist material layer, 41: electron emission portion forming layer, 42: light shielding film, 50: photosensitive film, 51
... Sensitive area, 52 ... Remainder of photosensitive film (exposure,
Photosensitive film after development), 53 ... mask, 54 ...
Opening, 60: conductive composition layer, 70: selective growth region of carbon thin film, 71: metal particles, 72: carbon thin film

Claims (22)

【特許請求の範囲】[Claims] 【請求項1】(A)支持体上にカソード電極を形成する
工程と、 (B)カソード電極及び支持体上に絶縁層を形成する工
程と、 (C)絶縁層に開口部を形成する工程と、 (D)開口部底部及び側壁上を含む全面にレジスト材料
層を形成する工程と、 (E)露光用マスクを使用すること無く、レジスト材料
層にエネルギー線を照射し、次いで、レジスト材料層を
現像することによって、開口部の底部からレジスト材料
層を選択的に除去し、以て、開口部の底部にカソード電
極を露出させる工程と、 (F)開口部の底部に露出したカソード電極上に電子放
出部を形成する工程、を具備することを特徴とする冷陰
極電界電子放出素子の製造方法。
(A) forming a cathode electrode on a support; (B) forming an insulating layer on the cathode electrode and the support; and (C) forming an opening in the insulating layer. (D) a step of forming a resist material layer on the entire surface including the bottom and side walls of the opening; and (E) irradiating the resist material layer with energy rays without using an exposure mask. Selectively removing the resist material layer from the bottom of the opening by developing the layer, thereby exposing the cathode electrode at the bottom of the opening; and (F) cathode electrode exposed at the bottom of the opening. Forming a cold cathode field emission device on the substrate.
【請求項2】前記工程(B)と工程(C)との間で、孔
部を有するゲート電極を絶縁層上に形成する工程を更に
具備し、 前記工程(E)においては、支持体の法線に対して0度
ではない入射角を以てエネルギー線をレジスト材料層に
照射することを特徴とする請求項1に記載の冷陰極電界
電子放出素子の製造方法。
2. The method according to claim 2, further comprising the step of forming a gate electrode having a hole on the insulating layer between the step (B) and the step (C). 2. The method for manufacturing a cold cathode field emission device according to claim 1, wherein the resist material layer is irradiated with energy rays at an incident angle other than 0 degree with respect to a normal line.
【請求項3】前記入射角は、開口部底部の中央部に位置
するレジスト材料層の部分がエネルギー線によって照射
されないような入射角であることを特徴とする請求項2
に記載の冷陰極電界電子放出素子の製造方法。
3. The incident angle is such that a portion of the resist material layer located at the center of the bottom of the opening is not irradiated with energy rays.
5. The method for manufacturing a cold cathode field emission device according to item 1.
【請求項4】前記工程(F)の後、レジスト材料層を除
去する工程を更に具備することを特徴とする請求項2に
記載の冷陰極電界電子放出素子の製造方法。
4. The method according to claim 2, further comprising a step of removing the resist material layer after the step (F).
【請求項5】前記工程(E)と工程(F)との間で、開
口部の底部に露出したカソード電極の表面に下地層を形
成する工程と、レジスト材料層を除去する工程とを更に
具備し、 前記工程(F)においては、該下地層上に電子放出部を
形成することを特徴とする請求項2に記載の冷陰極電界
電子放出素子の製造方法。
5. The method according to claim 1, further comprising: a step of forming a base layer on the surface of the cathode electrode exposed at the bottom of the opening; and a step of removing the resist material layer between the steps (E) and (F). The method according to claim 2, wherein in the step (F), an electron emission portion is formed on the underlayer.
【請求項6】前記工程(B)と工程(C)との間で、孔
部を有するゲート電極用導電材料層を絶縁層上に形成す
る工程、及び、 前記工程(F)の後、ゲート電極用導電材料層をパター
ニングし、以て、ゲート電極を形成する工程を更に具備
し、 前記工程(E)においては、支持体の法線に対して0度
ではない入射角を以てエネルギー線をレジスト材料層に
照射することを特徴とする請求項1に記載の冷陰極電界
電子放出素子の製造方法。
6. A step of forming a conductive material layer for a gate electrode having a hole on an insulating layer between the step (B) and the step (C). Patterning the conductive material layer for an electrode, thereby forming a gate electrode, wherein in the step (E), the energy beam is resisted at an incident angle other than 0 degree with respect to the normal to the support. 2. The method according to claim 1, wherein the irradiation is performed on the material layer.
【請求項7】前記入射角は、開口部底部の中央部に位置
するレジスト材料層の部分がエネルギー線によって照射
されないような入射角であることを特徴とする請求項6
に記載の冷陰極電界電子放出素子の製造方法。
7. The incident angle is such that a portion of the resist material layer located at the center of the bottom of the opening is not irradiated with energy rays.
5. The method for manufacturing a cold cathode field emission device according to item 1.
【請求項8】前記工程(F)の後であって、ゲート電極
用導電材料層をパターニングする前に、レジスト材料層
を除去する工程を更に具備することを特徴とする請求項
6に記載の冷陰極電界電子放出素子の製造方法。
8. The method according to claim 6, further comprising a step of removing the resist material layer after the step (F) and before patterning the conductive material layer for a gate electrode. A method for manufacturing a cold cathode field emission device.
【請求項9】前記工程(E)と工程(F)との間で、開
口部の底部に露出したカソード電極の表面に下地層を形
成する工程と、レジスト材料層を除去する工程とを更に
具備し、 前記工程(F)においては、該下地層上に電子放出部を
形成することを特徴とする請求項6に記載の冷陰極電界
電子放出素子の製造方法。
9. The method according to claim 9, further comprising the steps of: forming a base layer on the surface of the cathode electrode exposed at the bottom of the opening; and removing the resist material layer between the steps (E) and (F). The method according to claim 6, wherein, in the step (F), an electron-emitting portion is formed on the underlayer.
【請求項10】前記工程(B)と工程(C)との間で、
孔部を有するゲート電極を絶縁層上に形成する工程、及
び、 前記工程(D)と工程(E)との間で、絶縁層及びゲー
ト電極上のレジスト材料層上、及び、開口部側壁上のレ
ジスト材料層上に、遮光膜を形成する工程を更に具備す
ることを特徴とする請求項1に記載の冷陰極電界電子放
出素子の製造方法。
10. The method according to claim 1, wherein said step (B) and said step (C)
Forming a gate electrode having a hole on the insulating layer; and between the steps (D) and (E), on the resist material layer on the insulating layer and the gate electrode, and on the side wall of the opening. 2. The method for manufacturing a cold cathode field emission device according to claim 1, further comprising a step of forming a light shielding film on the resist material layer.
【請求項11】前記遮光膜を形成する工程は、支持体の
法線に対して0度ではない入射角を以て遮光膜を物理的
気相成長法にて成膜する工程から成ることを特徴とする
請求項10に記載の冷陰極電界電子放出素子の製造方
法。
11. The step of forming the light-shielding film comprises the step of forming the light-shielding film by physical vapor deposition at an incident angle other than 0 ° with respect to the normal to the support. The method for manufacturing a cold cathode field emission device according to claim 10.
【請求項12】前記工程(F)の後、レジスト材料層を
除去する工程を更に具備することを特徴とする請求項1
0に記載の冷陰極電界電子放出素子の製造方法。
12. The method according to claim 1, further comprising a step of removing the resist material layer after the step (F).
0. The method for manufacturing a cold cathode field emission device according to item 0.
【請求項13】前記工程(E)と工程(F)との間で、
開口部の底部に露出したカソード電極の表面に下地層を
形成する工程と、レジスト材料層を除去する工程とを更
に具備し、 前記工程(F)においては、該下地層上に電子放出部を
形成することを特徴とする請求項10に記載の冷陰極電
界電子放出素子の製造方法。
13. The method according to claim 13, wherein said step (E) and said step (F)
Forming an underlayer on the surface of the cathode electrode exposed at the bottom of the opening; and removing the resist material layer. In the step (F), an electron emission portion is formed on the underlayer. The method of manufacturing a cold cathode field emission device according to claim 10, wherein the device is formed.
【請求項14】前記工程(B)と工程(C)との間で、
絶縁層上に孔部を有するゲート電極用導電材料層を形成
する工程、 前記工程(D)と工程(E)との間で、ゲート電極用導
電材料層上のレジスト材料層上、及び、開口部側壁上の
レジスト材料層上に、遮光膜を形成する工程、及び、 前記工程(F)の後、ゲート電極用導電材料層をパター
ニングし、以て、ゲート電極を形成する工程を更に具備
することを特徴とする請求項1に記載の冷陰極電界電子
放出素子の製造方法。
14. The method according to claim 14, wherein said step (B) and said step (C)
Forming a gate electrode conductive material layer having a hole on the insulating layer, between the steps (D) and (E), on the resist material layer on the gate electrode conductive material layer, and in the opening; Forming a light-shielding film on the resist material layer on the side wall; and, after the step (F), patterning the conductive material layer for a gate electrode, thereby forming a gate electrode. 2. The method for manufacturing a cold cathode field emission device according to claim 1, wherein:
【請求項15】前記遮光膜を形成する工程は、支持体の
法線に対して0度ではない入射角を以て遮光膜を物理的
気相成長法にて成膜する工程から成ることを特徴とする
請求項14に記載の冷陰極電界電子放出素子の製造方
法。
15. The method according to claim 15, wherein the step of forming the light-shielding film comprises a step of forming the light-shielding film by physical vapor deposition at an incident angle other than 0 ° with respect to the normal to the support. The method for manufacturing a cold cathode field emission device according to claim 14.
【請求項16】前記工程(F)の後であって、ゲート電
極用導電材料層をパターニングする前に、レジスト材料
層を除去する工程を更に具備することを特徴とする請求
項14に記載の冷陰極電界電子放出素子の製造方法。
16. The method according to claim 14, further comprising a step of removing the resist material layer after the step (F) and before patterning the gate electrode conductive material layer. A method for manufacturing a cold cathode field emission device.
【請求項17】前記工程(E)と工程(F)との間で、
開口部の底部に露出したカソード電極の表面に下地層を
形成する工程と、レジスト材料層を除去する工程とを更
に具備し、 前記工程(F)においては、該下地層上に電子放出部を
形成することを特徴とする請求項14に記載の冷陰極電
界電子放出素子の製造方法。
17. The method according to claim 17, wherein said step (E) and said step (F)
Forming an underlayer on the surface of the cathode electrode exposed at the bottom of the opening; and removing the resist material layer. In the step (F), an electron emission portion is formed on the underlayer. The method according to claim 14, wherein the cold cathode field emission device is formed.
【請求項18】前記工程(D)と工程(E)との間で、
絶縁層上のレジスト材料層上、及び、開口部側壁上のレ
ジスト材料層上に、遮光膜を形成する工程、及び、 前記工程(F)の後、絶縁層に設けられた開口部と連通
する孔部を有するゲート電極を絶縁層上に形成する工程
を更に具備することを特徴とする請求項1に記載の冷陰
極電界電子放出素子の製造方法。
18. A method according to claim 18, wherein said step (D) and said step (E)
Forming a light-shielding film on the resist material layer on the insulating layer and on the resist material layer on the side wall of the opening; and after the step (F), communicating with the opening provided in the insulating layer. The method according to claim 1, further comprising forming a gate electrode having a hole on the insulating layer.
【請求項19】前記遮光膜を形成する工程は、支持体の
法線に対して0度ではない入射角を以て遮光膜を物理的
気相成長法にて成膜する工程から成ることを特徴とする
請求項18に記載の冷陰極電界電子放出素子の製造方
法。
19. The method according to claim 19, wherein the step of forming the light-shielding film comprises a step of forming the light-shielding film by physical vapor deposition at an incident angle other than 0 ° with respect to the normal to the support. The method for manufacturing a cold cathode field emission device according to claim 18.
【請求項20】前記工程(F)の後であって、絶縁層上
にゲート電極を形成する前に、レジスト材料層を除去す
る工程を更に具備することを特徴とする請求項18に記
載の冷陰極電界電子放出素子の製造方法。
20. The method according to claim 18, further comprising a step of removing the resist material layer after the step (F) and before forming a gate electrode on the insulating layer. A method for manufacturing a cold cathode field emission device.
【請求項21】前記工程(E)と工程(F)との間で、
開口部の底部に露出したカソード電極の表面に下地層を
形成する工程と、レジスト材料層を除去する工程とを更
に具備し、 前記工程(F)においては、該下地層上に電子放出部を
形成することを特徴とする特徴とする請求項18に記載
の冷陰極電界電子放出素子の製造方法。
21. A method according to claim 18, wherein said step (E) and said step (F)
Forming an underlayer on the surface of the cathode electrode exposed at the bottom of the opening; and removing the resist material layer. In the step (F), an electron emission portion is formed on the underlayer. The method according to claim 18, wherein the cold cathode field emission device is formed.
【請求項22】複数の画素から構成され、 各画素は、複数の冷陰極電界電子放出素子と、複数の冷
陰極電界電子放出素子に対向したアノード電極及び蛍光
体層から構成され、 複数の冷陰極電界電子放出素子が形成されたカソードパ
ネルと、アノード電極及び蛍光体層が形成されたアノー
ドパネルとがそれらの周辺部で接合された冷陰極電界電
子放出表示装置の製造方法であって、 各冷陰極電界電子放出素子を、 (A)支持体上にカソード電極を形成する工程と、 (B)カソード電極及び支持体上に絶縁層を形成する工
程と、 (C)絶縁層に開口部を形成する工程と、 (D)開口部底部及び側壁上を含む全面にレジスト材料
層を形成する工程と、 (E)露光用マスクを使用すること無く、レジスト材料
層にエネルギー線を照射し、次いで、レジスト材料層を
現像することによって、開口部の底部からレジスト材料
層を選択的に除去し、以て、開口部の底部にカソード電
極を露出させる工程と、 (F)開口部の底部に露出したカソード電極上に電子放
出部を形成する工程、を少なくとも経て製造することを
特徴とする冷陰極電界電子放出表示装置の製造方法。
22. A pixel comprising: a plurality of cold cathode field emission devices; an anode electrode opposed to the plurality of cold cathode field emission devices; and a phosphor layer, wherein each pixel comprises a plurality of cold cathode field emission devices. A method for manufacturing a cold cathode field emission display device in which a cathode panel on which a cathode field emission device is formed, and an anode panel on which an anode electrode and a phosphor layer are formed are joined at their peripheral portions, (A) forming a cathode electrode on a support; (B) forming an insulating layer on the cathode electrode and the support; and (C) forming an opening in the insulating layer. Forming; (D) forming a resist material layer on the entire surface including the bottom and side walls of the opening; and (E) irradiating the resist material layer with energy rays without using an exposure mask. Developing the resist material layer to selectively remove the resist material layer from the bottom of the opening, thereby exposing the cathode electrode at the bottom of the opening; and (F) exposing the cathode electrode at the bottom of the opening. A method for manufacturing a cold cathode field emission display device, wherein the method includes at least a step of forming an electron emission portion on a cathode electrode.
JP2001001202A 2001-01-09 2001-01-09 Method for manufacturing cold cathode field emission device Expired - Fee Related JP4649739B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001001202A JP4649739B2 (en) 2001-01-09 2001-01-09 Method for manufacturing cold cathode field emission device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001001202A JP4649739B2 (en) 2001-01-09 2001-01-09 Method for manufacturing cold cathode field emission device

Publications (2)

Publication Number Publication Date
JP2002208345A true JP2002208345A (en) 2002-07-26
JP4649739B2 JP4649739B2 (en) 2011-03-16

Family

ID=18869862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001001202A Expired - Fee Related JP4649739B2 (en) 2001-01-09 2001-01-09 Method for manufacturing cold cathode field emission device

Country Status (1)

Country Link
JP (1) JP4649739B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207239A (en) * 2002-12-20 2004-07-22 Samsung Sdi Co Ltd Field emission device and its manufacturing method
JP2005340200A (en) * 2004-05-22 2005-12-08 Samsung Sdi Co Ltd Field emission display and manufacturing method thereof

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000030607A (en) * 1998-07-14 2000-01-28 Fujitsu Ltd Manufacture of display panel
JP2000067738A (en) * 1998-08-27 2000-03-03 Toshiba Corp Diamond plane type electron emission element
JP2000215792A (en) * 1999-01-20 2000-08-04 Sony Corp Manufacture of plane type display device
JP2000268705A (en) * 1999-03-18 2000-09-29 Futaba Corp Electron emitting element
JP2000353457A (en) * 1999-05-17 2000-12-19 Alstom High-voltage disconnecting switch with moving contact point moving at high speed
JP2000353466A (en) * 1999-06-09 2000-12-19 Sony Corp Electron emitting element, its manufacture, display device and its manufacture
JP2001006525A (en) * 1999-06-18 2001-01-12 Sony Corp Electron emitting source, its manufacture and display device using it
JP2003520386A (en) * 1997-10-31 2003-07-02 キャンデセント・テクノロジーズ・コーポレイション Patterned resistor suitable for electron-emitting device and method of manufacturing the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003520386A (en) * 1997-10-31 2003-07-02 キャンデセント・テクノロジーズ・コーポレイション Patterned resistor suitable for electron-emitting device and method of manufacturing the same
JP2000030607A (en) * 1998-07-14 2000-01-28 Fujitsu Ltd Manufacture of display panel
JP2000067738A (en) * 1998-08-27 2000-03-03 Toshiba Corp Diamond plane type electron emission element
JP2000215792A (en) * 1999-01-20 2000-08-04 Sony Corp Manufacture of plane type display device
JP2000268705A (en) * 1999-03-18 2000-09-29 Futaba Corp Electron emitting element
JP2000353457A (en) * 1999-05-17 2000-12-19 Alstom High-voltage disconnecting switch with moving contact point moving at high speed
JP2000353466A (en) * 1999-06-09 2000-12-19 Sony Corp Electron emitting element, its manufacture, display device and its manufacture
JP2001006525A (en) * 1999-06-18 2001-01-12 Sony Corp Electron emitting source, its manufacture and display device using it

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207239A (en) * 2002-12-20 2004-07-22 Samsung Sdi Co Ltd Field emission device and its manufacturing method
JP2005340200A (en) * 2004-05-22 2005-12-08 Samsung Sdi Co Ltd Field emission display and manufacturing method thereof

Also Published As

Publication number Publication date
JP4649739B2 (en) 2011-03-16

Similar Documents

Publication Publication Date Title
JP3636154B2 (en) Cold cathode field emission device and manufacturing method thereof, cold cathode field electron emission display device and manufacturing method thereof
US6819041B2 (en) Luminescence crystal particle, luminescence crystal particle composition, display panel and flat-panel display
US7064493B2 (en) Cold cathode electric field electron emission display device
JP4865434B2 (en) Electron emitter for thermionic emission, electron-emitting device including the same, and flat panel display device including the same
JP2002150922A (en) Electron emitting device, cold cathode field electron emitting device and manufacturing method therefor, and cold cathode field electron emitting display device and method of its manufacture
JP2002265942A (en) Phosphor powder and its production method, display panel, and flat display
JP2001256884A (en) Cold cathode electric field electron emission element and its production method and display of cold cathode electric field electron emission and its production method
JP2002208346A (en) Manufacturing method of cold cathode field electron emission element
JP3465705B2 (en) Method of manufacturing cold cathode field emission device and method of manufacturing cold cathode field emission display
JP2001185019A (en) Electron emission cathode, electron emission device, and method of manufacturing electron emission device
JP2001043790A (en) Manufacture of cold cathode electric field electron emitting element, and manufacture of cold cathode electric field electron emitting display device
JP4649739B2 (en) Method for manufacturing cold cathode field emission device
JP2005166643A (en) Electron emission element and its manufacturing method
JP2003115257A (en) Method for manufacturing cold cathode field electron emitting element and method for manufacturing cold cathode field emitting display device
JP2003086080A (en) Cold cathode field electron emission element and cold cathode field electron emission display device
JP3852692B2 (en) Cold cathode field emission device, manufacturing method thereof, and cold cathode field emission display
JP4273848B2 (en) Flat display device and assembly method thereof
JP3760878B2 (en) Method for producing cathode
JP2002270087A (en) Method of manufacturing cold cathode field electron emission element and method of manufacturing cold cathode field electron emission display device
JP4622145B2 (en) Method for manufacturing electron emission device, method for manufacturing cold cathode field emission device, and method for manufacturing cold cathode field emission display
JP2003007200A (en) Manufacturing method of electron emission device, manufacturing method of field electron emission element with cold cathode and manufacturing method of field electron emission display device with cold cathode
JP2006004643A (en) Cold cathode electron source and its manufacturing method
JP3828397B2 (en) Manufacturing method of electron emitter, manufacturing method of cold cathode field emission device, and manufacturing method of cold cathode field emission display
JP4543604B2 (en) Manufacturing method of electron emission region
JP2000195448A (en) Manufacture of electric field emission type cathode and flat surface type display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101116

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101129

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees