JP2002204163A - エラー訂正を備えたゲート・カウンタ式アナログーデジタル・コンバータ - Google Patents
エラー訂正を備えたゲート・カウンタ式アナログーデジタル・コンバータInfo
- Publication number
- JP2002204163A JP2002204163A JP2001359319A JP2001359319A JP2002204163A JP 2002204163 A JP2002204163 A JP 2002204163A JP 2001359319 A JP2001359319 A JP 2001359319A JP 2001359319 A JP2001359319 A JP 2001359319A JP 2002204163 A JP2002204163 A JP 2002204163A
- Authority
- JP
- Japan
- Prior art keywords
- primary
- analog
- signal
- sfq
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/60—Analogue/digital converters with intermediate conversion to frequency of pulses
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】
【課題】 量子化器の非線形性に基づいてデジタル出力
信号を訂正することができる超電導Ａ／Ｄコンバータを
提供する。 【解決手段】 超電導Ａ／Ｄコンバータ１０は、一次量
子化器３０における非線形性を除去するエラー訂正シス
テム７０を有する。コンバータ１０は、一次量子化器３
０と、一次ＳＦＱカウンタ５０と、エラー訂正システム
７０とを含む。一次量子化器は、アナログ入力信号の平
均電圧に基づいて、一次ＳＦＱパルスを発生する。一次
ＳＦＱカウンタは、一次ＳＦＱパルスの周波数に基づい
て、一次ＳＦＱパルスをデジタル出力信号に変換する。
エラー訂正システムは、アナログ入力信号と一次ＳＦＱ
パルスとに基づき、デジタル出力信号を訂正する。それ
によって、コンバータは、一次量子化器の非線形性を考
慮することが可能になる。
信号を訂正することができる超電導Ａ／Ｄコンバータを
提供する。 【解決手段】 超電導Ａ／Ｄコンバータ１０は、一次量
子化器３０における非線形性を除去するエラー訂正シス
テム７０を有する。コンバータ１０は、一次量子化器３
０と、一次ＳＦＱカウンタ５０と、エラー訂正システム
７０とを含む。一次量子化器は、アナログ入力信号の平
均電圧に基づいて、一次ＳＦＱパルスを発生する。一次
ＳＦＱカウンタは、一次ＳＦＱパルスの周波数に基づい
て、一次ＳＦＱパルスをデジタル出力信号に変換する。
エラー訂正システムは、アナログ入力信号と一次ＳＦＱ
パルスとに基づき、デジタル出力信号を訂正する。それ
によって、コンバータは、一次量子化器の非線形性を考
慮することが可能になる。
Description
【０００１】
【発明の属する技術分野】本発明は、広くは、超電導ア
ナログーデジタル・コンバータに関し、更に詳しくは、
一次量子化器（primary quantizer）における非線形性
に基づいてデジタル出力信号を訂正するエラー（誤り）
訂正システムを有する超電導アナログーデジタル・コン
バータに関する。
ナログーデジタル・コンバータに関し、更に詳しくは、
一次量子化器（primary quantizer）における非線形性
に基づいてデジタル出力信号を訂正するエラー（誤り）
訂正システムを有する超電導アナログーデジタル・コン
バータに関する。
【０００２】
【従来の技術】高性能のアナログーデジタル（Ａ／Ｄ）
コンバータが、様々な商業的及び軍事用電子デバイスに
おいて必要とされている。例えば、デジタル・ミキサ
は、高いダイナミック・レンジ、広い帯域幅及び高い線
形性を備えた無線周波数信号の正確なフロントエンド・
デジタル化に依存する。更に、干渉が存在する際に弱い
信号を検出するためには、Ａ／Ｄコンバータは、広範囲
な信号を同時的に処理できなければならない。入力信号
とデジタル出力信号との間に存在する系統的非線形性
（systematic non-linearity）は、特に問題であり、高
調波や相互変調という結果を生じさせる。Ａ／Ｄコンバ
ータの性能に関するより重要な尺度として、１秒間に変
換されるサンプルの数によって測定されるその速度と、
アナログ入力信号において検出されうる変化の最小のイ
ンクリメントによって測定される分解能との２つがあ
る。
コンバータが、様々な商業的及び軍事用電子デバイスに
おいて必要とされている。例えば、デジタル・ミキサ
は、高いダイナミック・レンジ、広い帯域幅及び高い線
形性を備えた無線周波数信号の正確なフロントエンド・
デジタル化に依存する。更に、干渉が存在する際に弱い
信号を検出するためには、Ａ／Ｄコンバータは、広範囲
な信号を同時的に処理できなければならない。入力信号
とデジタル出力信号との間に存在する系統的非線形性
（systematic non-linearity）は、特に問題であり、高
調波や相互変調という結果を生じさせる。Ａ／Ｄコンバ
ータの性能に関するより重要な尺度として、１秒間に変
換されるサンプルの数によって測定されるその速度と、
アナログ入力信号において検出されうる変化の最小のイ
ンクリメントによって測定される分解能との２つがあ
る。
【０００３】カウント型、シグマ・デルタ・デザイン及
びフラッシュ・デザインなどを含む多数の超電導Ａ／Ｄ
アーキテクチャが提案され構築されてきている。実際、
超電導技術は、主にジョセフソン接合によるのである
が、高速で分解能が高いＡ／Ｄ変換を実行するのに特に
適している。ジョセフソン接合とは、超電導電子デバイ
スにおいて用いられる基本的なスイッチング素子であ
り、速度、感度及び周期的応答特性のユニークな組合せ
を有している。
びフラッシュ・デザインなどを含む多数の超電導Ａ／Ｄ
アーキテクチャが提案され構築されてきている。実際、
超電導技術は、主にジョセフソン接合によるのである
が、高速で分解能が高いＡ／Ｄ変換を実行するのに特に
適している。ジョセフソン接合とは、超電導電子デバイ
スにおいて用いられる基本的なスイッチング素子であ
り、速度、感度及び周期的応答特性のユニークな組合せ
を有している。
【０００４】ジョセフソン接合は、２つの超電導電極の
間に非常に薄い絶縁層が挟まれた構造を有する、単純な
スイッチング・デバイスである。ジョセフソン接合に与
えられる電流が増加してこの接合の臨界電流を超える
と、このデバイスは、超電導的なゼロ電圧状態から抵抗
性電圧状態にスイッチングされる。このスイッチング動
作は僅か数ピコ秒程度で生じうるので、ジョセフソン接
合は、真に高速なスイッチング・デバイスである。超電
導Ａ／Ｄコンバータでは、１つ又は複数のジョセフソン
接合が１つ又は複数の誘導性負荷と組み合わされ、論理
回路を実行している。
間に非常に薄い絶縁層が挟まれた構造を有する、単純な
スイッチング・デバイスである。ジョセフソン接合に与
えられる電流が増加してこの接合の臨界電流を超える
と、このデバイスは、超電導的なゼロ電圧状態から抵抗
性電圧状態にスイッチングされる。このスイッチング動
作は僅か数ピコ秒程度で生じうるので、ジョセフソン接
合は、真に高速なスイッチング・デバイスである。超電
導Ａ／Ｄコンバータでは、１つ又は複数のジョセフソン
接合が１つ又は複数の誘導性負荷と組み合わされ、論理
回路を実行している。
【０００５】カウント型超電導Ａ／Ｄコンバータは、高
いサンプリング（積分）速度において、帯域幅、分解能
及び信号対雑音比（ＳＮＲ）が優れた有望な結果を示し
てきている。カウント型超電導Ａ／Ｄコンバータの全体
的な精度は、信号対雑音及び歪み（ＳＩＮＡＤ）率に基
づいて計算される。ＳＩＮＡＤにより、Ａ／Ｄ変換にお
ける雑音効果（ＳＮＲ）とシステムの非線形性との両方
が説明される。この技術において改良をなし得る潜在的
な余地があるのは、大信号に対する全体的な超電導Ａ／
Ｄ性能を制限する非線形性に関する分野である。
いサンプリング（積分）速度において、帯域幅、分解能
及び信号対雑音比（ＳＮＲ）が優れた有望な結果を示し
てきている。カウント型超電導Ａ／Ｄコンバータの全体
的な精度は、信号対雑音及び歪み（ＳＩＮＡＤ）率に基
づいて計算される。ＳＩＮＡＤにより、Ａ／Ｄ変換にお
ける雑音効果（ＳＮＲ）とシステムの非線形性との両方
が説明される。この技術において改良をなし得る潜在的
な余地があるのは、大信号に対する全体的な超電導Ａ／
Ｄ性能を制限する非線形性に関する分野である。
【０００６】典型的な超電導Ａ／Ｄコンバータは、量子
化器と、それに続く単一フラックス（磁束）量子（ＳＦ
Ｑ：single-flux-quantum）カウンタとを有する。この
量子化器は、ジョセフソン接合を用いてＳＦＱパルスを
発生する。ＳＦＱパルスの発生速度は、アナログ入力信
号の電圧に厳密に比例している。カウンタが、与えられ
た時間周期の間に受け取ったパルスの数をカウントす
る。その結果は、アナログ入力信号の平均電圧を表すデ
ジタル出力信号となる。問題となる非線形性は、量子化
器に起因するのが通常である。特に、基礎物理学によれ
ば電圧からＳＦＱパルスへの変換が完全（比例定数は
４．８３ｘ１０+14パルス／ボルト・秒）であっても、
電流電圧変換特性において少しでも非線形性が見られる
と、それに対応して、量子化器の電流パルスの振る舞い
に非線形性が生じる。
化器と、それに続く単一フラックス（磁束）量子（ＳＦ
Ｑ：single-flux-quantum）カウンタとを有する。この
量子化器は、ジョセフソン接合を用いてＳＦＱパルスを
発生する。ＳＦＱパルスの発生速度は、アナログ入力信
号の電圧に厳密に比例している。カウンタが、与えられ
た時間周期の間に受け取ったパルスの数をカウントす
る。その結果は、アナログ入力信号の平均電圧を表すデ
ジタル出力信号となる。問題となる非線形性は、量子化
器に起因するのが通常である。特に、基礎物理学によれ
ば電圧からＳＦＱパルスへの変換が完全（比例定数は
４．８３ｘ１０+14パルス／ボルト・秒）であっても、
電流電圧変換特性において少しでも非線形性が見られる
と、それに対応して、量子化器の電流パルスの振る舞い
に非線形性が生じる。
【０００７】実際、実験的には、抵抗、インダクタ及び
ジョセフソン接合を組み合わせて量子化器を構成する
と、いくぶん、非線形抵抗として作用する。既に述べた
ように、一定の時間間隔の間ＳＦＱカウンタを用いてカ
ウントすることによって、パルス周波数を、その時間間
隔にわたる平均電圧を表すデジタル・ワードに変換して
いる。従って、量子化器における非線形性が、ＳＦＱカ
ウンタの出力に反映される。実際、量子化器の非線形な
電流電圧特性により、変換されたスペクトルにおいてス
プリアスな信号が発生する。Ａ／Ｄコンバータに与えら
れるシングル・トーンの入力は入力周波数の整数倍では
測定可能な高調波応答を生じさせることが分かってい
る。従って、量子化器の非線形性に基づいてデジタル出
力信号を訂正することができる超電導Ａ／Ｄコンバータ
を提供することが望まれる。
ジョセフソン接合を組み合わせて量子化器を構成する
と、いくぶん、非線形抵抗として作用する。既に述べた
ように、一定の時間間隔の間ＳＦＱカウンタを用いてカ
ウントすることによって、パルス周波数を、その時間間
隔にわたる平均電圧を表すデジタル・ワードに変換して
いる。従って、量子化器における非線形性が、ＳＦＱカ
ウンタの出力に反映される。実際、量子化器の非線形な
電流電圧特性により、変換されたスペクトルにおいてス
プリアスな信号が発生する。Ａ／Ｄコンバータに与えら
れるシングル・トーンの入力は入力周波数の整数倍では
測定可能な高調波応答を生じさせることが分かってい
る。従って、量子化器の非線形性に基づいてデジタル出
力信号を訂正することができる超電導Ａ／Ｄコンバータ
を提供することが望まれる。
【０００８】
【発明の概要】本発明の教示によると、超電導Ａ／Ｄコ
ンバータが開示される。ある実施例では、このコンバー
タは、一次量子化器と、一次ＳＦＱカウンタと、エラー
訂正システムとを含む。一次量子化器は、アナログ入力
信号の電圧に基づいて、一次ＳＦＱパルスを発生する。
一次ＳＦＱカウンタは、一次ＳＦＱパルスの周波数に基
づいて、一次ＳＦＱパルスからデジタル出力信号を計算
する。エラー訂正システムは、アナログ入力信号と一次
ＳＦＱパルスとに基づき、デジタル出力信号を訂正す
る。一次ＳＦＱパルスを用いてデジタル出力信号を訂正
することにより、コンバータは、一次量子化器の非線形
性を考慮することが可能になる。コンバータにおける線
形性が、デジタル・システムの全体的な感度を向上させ
る。
ンバータが開示される。ある実施例では、このコンバー
タは、一次量子化器と、一次ＳＦＱカウンタと、エラー
訂正システムとを含む。一次量子化器は、アナログ入力
信号の電圧に基づいて、一次ＳＦＱパルスを発生する。
一次ＳＦＱカウンタは、一次ＳＦＱパルスの周波数に基
づいて、一次ＳＦＱパルスからデジタル出力信号を計算
する。エラー訂正システムは、アナログ入力信号と一次
ＳＦＱパルスとに基づき、デジタル出力信号を訂正す
る。一次ＳＦＱパルスを用いてデジタル出力信号を訂正
することにより、コンバータは、一次量子化器の非線形
性を考慮することが可能になる。コンバータにおける線
形性が、デジタル・システムの全体的な感度を向上させ
る。
【０００９】更に、本発明によると、アナログ入力信号
をデジタル出力信号に変換する方法が開示される。この
方法は、アナログ入力信号の電圧に基づいて、一次ＳＦ
Ｑパルスを発生するステップを含む。一次ＳＦＱパルス
は、一次ＳＦＱパルスの周波数に基づいて、デジタル出
力信号に変換される。この方法は、更に、アナログ入力
信号と一次ＳＦＱパルスとに基づいて、デジタル出力信
号を訂正するステップを含む。
をデジタル出力信号に変換する方法が開示される。この
方法は、アナログ入力信号の電圧に基づいて、一次ＳＦ
Ｑパルスを発生するステップを含む。一次ＳＦＱパルス
は、一次ＳＦＱパルスの周波数に基づいて、デジタル出
力信号に変換される。この方法は、更に、アナログ入力
信号と一次ＳＦＱパルスとに基づいて、デジタル出力信
号を訂正するステップを含む。
【００１０】本発明の別の側面では、アナログ入力信号
と一次ＳＦＱパルスとに基づいて超電導Ａ／Ｄコンバー
タのデジタル出力信号を訂正する方法が開示される。こ
の方法は、アナログ入力信号と一次ＳＦＱパルスとの間
の差を表すアナログ・エラー（誤差）信号を発生するス
テップを含む。次に、アナログ・エラー信号に基づい
て、デジタル・エラー信号が発生される。この方法は、
更に、デジタル出力信号からデジタル・エラー信号を減
算するステップを含む。
と一次ＳＦＱパルスとに基づいて超電導Ａ／Ｄコンバー
タのデジタル出力信号を訂正する方法が開示される。こ
の方法は、アナログ入力信号と一次ＳＦＱパルスとの間
の差を表すアナログ・エラー（誤差）信号を発生するス
テップを含む。次に、アナログ・エラー信号に基づい
て、デジタル・エラー信号が発生される。この方法は、
更に、デジタル出力信号からデジタル・エラー信号を減
算するステップを含む。
【００１１】本発明の追加的な目的、特徴及び効果は、
以下の説明と特許請求の範囲とを添付の図面を参照して
読むことによって明らかになるはずである。
以下の説明と特許請求の範囲とを添付の図面を参照して
読むことによって明らかになるはずである。
【００１２】
【発明の実施の形態】以下では超電導Ａ／Ｄコンバータ
に関する好適実施例について論じるが、これは単なる例
示であり、いかなる意味でも本発明又はその応用並びに
使用を限定することは意図しない。
に関する好適実施例について論じるが、これは単なる例
示であり、いかなる意味でも本発明又はその応用並びに
使用を限定することは意図しない。
【００１３】図１を参照すると、超電導Ａ／Ｄコンバー
タが１０によって一般的に示されている。コンバータ１
０は、一次量子化器（primary quantizer）３０と、一
次ＳＦＱカウンタ５０と、エラー訂正システム７０とを
有する。一次量子化器３０は、アナログ入力信号の瞬時
電圧に基づいて、一次ＳＦＱパルスを発生する。一次Ｓ
ＦＱカウンタ５０は、一次ＳＦＱパルスの周波数に基づ
いて、一次ＳＦＱパルスをデジタル出力信号に変換す
る。エラー訂正システム７０は、アナログ入力信号と一
次ＳＦＱパルスとに基づいて、デジタル出力信号を訂正
する。このようにして、一次量子化器３０の非線形性
が、この量子化器の出力を完全で純粋に抵抗性の電流経
路によって生じる出力と比較することにより、訂正され
る。
タが１０によって一般的に示されている。コンバータ１
０は、一次量子化器（primary quantizer）３０と、一
次ＳＦＱカウンタ５０と、エラー訂正システム７０とを
有する。一次量子化器３０は、アナログ入力信号の瞬時
電圧に基づいて、一次ＳＦＱパルスを発生する。一次Ｓ
ＦＱカウンタ５０は、一次ＳＦＱパルスの周波数に基づ
いて、一次ＳＦＱパルスをデジタル出力信号に変換す
る。エラー訂正システム７０は、アナログ入力信号と一
次ＳＦＱパルスとに基づいて、デジタル出力信号を訂正
する。このようにして、一次量子化器３０の非線形性
が、この量子化器の出力を完全で純粋に抵抗性の電流経
路によって生じる出力と比較することにより、訂正され
る。
【００１４】エラー訂正システム７０は、アナログ入力
信号と一次ＳＦＱパルスとの間の差を表すアナログ・エ
ラー信号を発生するアナログ信号回路７２を含むことが
好ましい。アナログ信号回路７２からのアナログ・エラ
ー信号に基づいて、デジタル信号回路７４が、デジタル
・エラー信号を発生する。次に、加算器７６が、デジタ
ル出力信号からデジタル・エラー信号を減算して、エラ
ーが訂正されたデジタル出力信号が得られる。
信号と一次ＳＦＱパルスとの間の差を表すアナログ・エ
ラー信号を発生するアナログ信号回路７２を含むことが
好ましい。アナログ信号回路７２からのアナログ・エラ
ー信号に基づいて、デジタル信号回路７４が、デジタル
・エラー信号を発生する。次に、加算器７６が、デジタ
ル出力信号からデジタル・エラー信号を減算して、エラ
ーが訂正されたデジタル出力信号が得られる。
【００１５】ここで、アナログ信号回路７２は、好まし
くは一次ＳＦＱパルスの周波数に基づいてアナログ電圧
信号を発生する周波数ー電圧変換回路８０を含むことが
理解されるはずである。以下に論じるように、ＳＦＱパ
ルスに対する周波数ー電圧変換回路８０は、単純なロー
パス・フィルタでよい。コンパレータ７８は、アナログ
電圧信号を元のアナログ入力信号と比較し、その比較に
基づいてアナログ・エラー信号を発生する。二次量子化
器７８が、アナログ・エラー信号の瞬時電圧に基づい
て、二次ＳＦＱパルスを発生する。二次ＳＦＱカウンタ
８４が、二次ＳＦＱパルスの周波数に基づいて、二次Ｓ
ＦＱパルスをデジタル・エラー信号に変換する。
くは一次ＳＦＱパルスの周波数に基づいてアナログ電圧
信号を発生する周波数ー電圧変換回路８０を含むことが
理解されるはずである。以下に論じるように、ＳＦＱパ
ルスに対する周波数ー電圧変換回路８０は、単純なロー
パス・フィルタでよい。コンパレータ７８は、アナログ
電圧信号を元のアナログ入力信号と比較し、その比較に
基づいてアナログ・エラー信号を発生する。二次量子化
器７８が、アナログ・エラー信号の瞬時電圧に基づい
て、二次ＳＦＱパルスを発生する。二次ＳＦＱカウンタ
８４が、二次ＳＦＱパルスの周波数に基づいて、二次Ｓ
ＦＱパルスをデジタル・エラー信号に変換する。
【００１６】次に図２を参照すると、一次量子化器３０
からのデジタルＳＦＱパルスは、周波数ー電圧変換回路
８０の中のローパス・フィルタを通過する際に再びアナ
ログに変換されることが分かるであろう。コンパレータ
７８は、ジョセフソン接合８６を用いて達成することが
可能である。このジョセフソン接合８６は、ローパス・
フィルタからのアナログ電圧信号とアナログ入力信号
（Ｖref）との間の差であるアナログ・エラー信号に応
答する。アナログ信号回路７２は、入力信号からのＶ
refを提供する標準的な分圧ネットワーク（図示せず）
を更に含むことが分かるであろう。
からのデジタルＳＦＱパルスは、周波数ー電圧変換回路
８０の中のローパス・フィルタを通過する際に再びアナ
ログに変換されることが分かるであろう。コンパレータ
７８は、ジョセフソン接合８６を用いて達成することが
可能である。このジョセフソン接合８６は、ローパス・
フィルタからのアナログ電圧信号とアナログ入力信号
（Ｖref）との間の差であるアナログ・エラー信号に応
答する。アナログ信号回路７２は、入力信号からのＶ
refを提供する標準的な分圧ネットワーク（図示せず）
を更に含むことが分かるであろう。
【００１７】更に図１及び２の参照を続けると、動作の
際に、本発明は、アナログ入力信号の瞬時電圧に基づい
て一次ＳＦＱパルスを発生するということが分かるはず
である。一次ＳＦＱパルスは、その周波数に基づいて、
デジタル出力に変換される。このデジタル出力は、アナ
ログ入力信号と一次ＳＦＱパルスとの比較に基づいて訂
正される。より詳しくは、デジタル出力は、アナログ入
力信号と一次ＳＦＱパルスとの間の差を表すアナログ・
エラー信号を発生することによって、訂正される。既に
述べたように、一次ＳＦＱパルスは、この比較がなされ
る前に、再びアナログに変換されなければならない。ア
ナログ・エラー信号に基づいてデジタル・エラー信号が
発生され、このデジタル・エラー信号がデジタル出力信
号から減算される。
際に、本発明は、アナログ入力信号の瞬時電圧に基づい
て一次ＳＦＱパルスを発生するということが分かるはず
である。一次ＳＦＱパルスは、その周波数に基づいて、
デジタル出力に変換される。このデジタル出力は、アナ
ログ入力信号と一次ＳＦＱパルスとの比較に基づいて訂
正される。より詳しくは、デジタル出力は、アナログ入
力信号と一次ＳＦＱパルスとの間の差を表すアナログ・
エラー信号を発生することによって、訂正される。既に
述べたように、一次ＳＦＱパルスは、この比較がなされ
る前に、再びアナログに変換されなければならない。ア
ナログ・エラー信号に基づいてデジタル・エラー信号が
発生され、このデジタル・エラー信号がデジタル出力信
号から減算される。
【００１８】コンパレータ７８におけるジョセフソン接
合８６が適切に動作するためには、アナログ入力信号に
ＤＣオフセットを加えるのが好ましいと考えられる。本
発明の２つの経路は毎秒約１００ギガビットの速度でＳ
ＦＱパルスを発生するが、一次ＳＦＱパルスとデジタル
・エラー信号との間の僅かな伝搬遅延を訂正することが
必要となりうる。この訂正は、一次及び二次カウンタ５
０、８４のアパーチャを時間的に調整することによって
行うことができる。更に、周波数ー電圧変換回路８０の
ローパス周波数応答と時間分散とを、特定のＡ／Ｄ応用
例に対して最適化することができる。超電導Ａ／Ｄコン
バータ１０の追加的な段（ステージ）を用いてエラーを
更に訂正することができることも、理解できるであろ
う。更に、Ｖrefと一次アナログ・チャネルとにリアク
ティブ（reactive）素子を追加して二つのチャネルの間
の分散（dispersion）を訂正できる。本発明による線形
性の向上により、既存の４０ｄＢ（６ビット）で突出部
（スパー：spur）のないダイナミック・レンジ（ＳＦＤ
Ｒ）デバイスを、９６ｄＢ（１６ビット）のＳＦＤＲデ
バイスに変えることができると考えられる。更に、本発
明による訂正システム７０は、超電導シグマ・デルタ・
コンバータに対しても同様にうまく機能することに注目
することも重要であろう。
合８６が適切に動作するためには、アナログ入力信号に
ＤＣオフセットを加えるのが好ましいと考えられる。本
発明の２つの経路は毎秒約１００ギガビットの速度でＳ
ＦＱパルスを発生するが、一次ＳＦＱパルスとデジタル
・エラー信号との間の僅かな伝搬遅延を訂正することが
必要となりうる。この訂正は、一次及び二次カウンタ５
０、８４のアパーチャを時間的に調整することによって
行うことができる。更に、周波数ー電圧変換回路８０の
ローパス周波数応答と時間分散とを、特定のＡ／Ｄ応用
例に対して最適化することができる。超電導Ａ／Ｄコン
バータ１０の追加的な段（ステージ）を用いてエラーを
更に訂正することができることも、理解できるであろ
う。更に、Ｖrefと一次アナログ・チャネルとにリアク
ティブ（reactive）素子を追加して二つのチャネルの間
の分散（dispersion）を訂正できる。本発明による線形
性の向上により、既存の４０ｄＢ（６ビット）で突出部
（スパー：spur）のないダイナミック・レンジ（ＳＦＤ
Ｒ）デバイスを、９６ｄＢ（１６ビット）のＳＦＤＲデ
バイスに変えることができると考えられる。更に、本発
明による訂正システム７０は、超電導シグマ・デルタ・
コンバータに対しても同様にうまく機能することに注目
することも重要であろう。
【００１９】以上説明した内容は、本発明の例示的な実
施形態を開示し説明したに過ぎない。この技術分野にお
ける当業者であれば、特許請求の範囲によって規定され
る本発明の精神及び範囲から逸脱することなく様々な変
更、修正及び改変を行うことが可能であることは、前述
の説明と添付の図面及び特許請求の範囲から容易に認識
できるはずである。
施形態を開示し説明したに過ぎない。この技術分野にお
ける当業者であれば、特許請求の範囲によって規定され
る本発明の精神及び範囲から逸脱することなく様々な変
更、修正及び改変を行うことが可能であることは、前述
の説明と添付の図面及び特許請求の範囲から容易に認識
できるはずである。
【図１】本発明による超電導Ａ／Ｄコンバータのブロッ
ク図である。
ク図である。
【図２】本発明のある実施例による周波数ー電圧変換回
路の回路図である。
路の回路図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クエンティン・ピー・ハー アメリカ合衆国カリフォルニア州90503, トーランス，アンザ・アベニュー 23920, ナンバー149 (72)発明者 マーク・ダブリュー・ジョンソン アメリカ合衆国カリフォルニア州91011, ラ・カナダ・フリントリッジ，ラ・グラナ ダ・ウェイ 4434 (72)発明者 ブルース・ジェイ・ダルリンプル アメリカ合衆国カリフォルニア州90278, リダンド・ビーチ，カーティス・アベニュ ー 2015，ナンバー ビー Ｆターム(参考） 5J022 AA12 AC04 BA04 BA05 CE05 CF01 CG02 5J065 AE02 AF02 AG09 AH02 AH08 AH10 AH12
Claims (11)
- 【請求項１】 超電導Ａ／Ｄコンバータを用いてアナロ
グ入力信号をデジタル出力信号に変換する方法であっ
て、 前記アナログ入力信号の電圧に基づき、一次単一フラッ
クス量子（ＳＦＱ）パルスを発生するステップと、 前記一次ＳＦＱパルスの周波数に基づき、前記一次ＳＦ
Ｑパルスをデジタル出力信号に変換するステップと、 前記アナログ入力信号と前記一次ＳＦＱパルスとに基づ
き、前記デジタル出力信号を訂正するステップと、 を含む方法。 - 【請求項２】 前記アナログ入力信号と前記一次ＳＦＱ
パルスとの間の差を表すアナログ・エラー信号を発生す
るステップと、 前記アナログ・エラー信号に基づきデジタル・エラー信
号を発生するステップと、 前記デジタル出力信号から前記デジタル・エラー信号を
減算するステップと、 を更に含む請求項１記載の方法。 - 【請求項３】 前記一次ＳＦＱパルスの周波数に基づき
アナログ電圧信号を発生するステップと、 前記アナログ電圧信号を前記アナログ入力信号と比較す
るステップと、 前記比較に基づき前記アナログ・エラー信号を発生する
ステップと、 ＤＣオフセットを前記アナログ入力信号に加算するステ
ップと、を更に含む請求項２記載の方法。 - 【請求項４】 前記アナログ・エラー信号の瞬時電圧に
基づき二次ＳＦＱパルスを発生するステップと、 前記二次ＳＦＱパルスの周波数に基づき前記二次ＳＦＱ
パルスを前記デジタル・エラー信号に変換するステップ
と、 を更に含む請求項２記載の方法。 - 【請求項５】 前記一次ＳＦＱパルスと前記デジタル・
エラー信号との間の伝搬遅延のための訂正をするステッ
プを更に含む、請求項２記載の方法。 - 【請求項６】 アナログ入力信号の電圧に基づき、一次
単一フラックス量子（ＳＦＱ）パルスを発生する一次量
子化器と、 前記一次ＳＦＱパルスの周波数に基づき、前記一次ＳＦ
Ｑパルスをデジタル出力信号に変換する一次ＳＦＱカウ
ンタと、 前記アナログ入力信号と前記一次ＳＦＱパルスとに基づ
き、前記デジタル出力信号を訂正するエラー訂正システ
ムと、 を備える超電導Ａ／Ｄコンバータ。 - 【請求項７】 前記エラー訂正システムが、 前記アナログ入力信号と前記一次ＳＦＱパルスとの間の
差を表すアナログ・エラー信号を発生するアナログ信号
回路と、 前記アナログ・エラー信号に基づきデジタル・エラー信
号を発生するデジタル信号回路と、 前記デジタル出力信号から前記デジタル・エラー信号を
減算する加算器と、を含み、前記アナログ信号回路が前
記一次ＳＦＱパルスの周波数に基づきアナログ電圧信号
を発生するローパス・フィルタを含む、請求項６記載の
コンバータ。 - 【請求項８】 前記アナログ信号回路が、前記アナログ
電圧信号を前記アナログ入力信号と比較し該比較に基づ
き前記アナログ・エラー信号を発生するコンパレータを
更に含む、請求項７記載のコンバータ。 - 【請求項９】 前記コンパレータがジョセフソン接合を
含む、請求項８記載のコンバータ。 - 【請求項１０】 前記アナログ信号回路が分圧器ネット
ワークを更に含む、請求項８記載のコンバータ。 - 【請求項１１】 前記デジタル信号回路が、 前記アナログ・エラー信号の平均電圧に基づき二次ＳＦ
Ｑパルスを発生する二次量子化器と、 前記二次ＳＦＱパルスの周波数に基づき前記二次ＳＦＱ
パルスを前記デジタル・エラー信号に変換する二次ＳＦ
Ｑカウンタと、 を含む請求項６記載のコンバータ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/725,620 US6452520B1 (en) | 2000-11-29 | 2000-11-29 | Gated counter analog-to-digital converter with error correction |
| US09/725620 | 2000-11-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002204163A true JP2002204163A (ja) | 2002-07-19 |
Family
ID=24915309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001359319A Pending JP2002204163A (ja) | 2000-11-29 | 2001-11-26 | エラー訂正を備えたゲート・カウンタ式アナログーデジタル・コンバータ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6452520B1 (ja) |
| JP (1) | JP2002204163A (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7782077B2 (en) * | 2007-01-18 | 2010-08-24 | Northrop Grumman Systems Corporation | Method and apparatus for ballistic single flux quantum logic |
| US7724020B2 (en) * | 2007-12-13 | 2010-05-25 | Northrop Grumman Systems Corporation | Single flux quantum circuits |
| US7893708B2 (en) * | 2007-08-03 | 2011-02-22 | Northrop Grumman Systems Corporation | Quantum gate operations with a common coupled resonator |
| US7498832B2 (en) * | 2007-08-03 | 2009-03-03 | Northrop Grumman Systems Corporation | Arbitrary quantum operations with a common coupled resonator |
| US7772871B2 (en) | 2008-04-28 | 2010-08-10 | Northrop Grumman Corporation | Method and apparatus for high density superconductor circuit |
| US7969178B2 (en) * | 2008-05-29 | 2011-06-28 | Northrop Grumman Systems Corporation | Method and apparatus for controlling qubits with single flux quantum logic |
| US7982646B2 (en) * | 2008-07-31 | 2011-07-19 | Northrop Grumman Systems Corporation | Method and apparatus for matched quantum accurate feedback DACs |
| US7724083B2 (en) * | 2008-08-05 | 2010-05-25 | Northrop Grumman Systems Corporation | Method and apparatus for Josephson distributed output amplifier |
| US7786748B1 (en) | 2009-05-15 | 2010-08-31 | Northrop Grumman Systems Corporation | Method and apparatus for signal inversion in superconducting logic gates |
| US8022722B1 (en) | 2010-06-04 | 2011-09-20 | Northrop Grumman Systems Corporation | Quantum logic gates utilizing resonator mediated coupling |
| US8421663B1 (en) | 2011-02-15 | 2013-04-16 | Western Digital Technologies, Inc. | Analog-to-digital converter comprising dual oscillators for linearity compensation |
| US10122350B2 (en) | 2015-11-17 | 2018-11-06 | Northrop Grumman Systems Corporation | Josephson transmission line (JTL) system |
| US11211722B2 (en) | 2017-03-09 | 2021-12-28 | Microsoft Technology Licensing, Llc | Superconductor interconnect system |
| US10122351B1 (en) | 2017-07-25 | 2018-11-06 | Northrop Grumman Systems Corporation | Superconducting bi-directional current driver |
| US10491178B2 (en) | 2017-10-31 | 2019-11-26 | Northrop Grumman Systems Corporation | Parametric amplifier system |
| US10122352B1 (en) | 2018-05-07 | 2018-11-06 | Northrop Grumman Systems Corporation | Current driver system |
| US10374610B1 (en) * | 2018-09-13 | 2019-08-06 | Microsoft Technology Licensing, Llc | Reciprocal quantum logic based circuits for an A-and-not-B gate |
| US11569821B2 (en) | 2021-06-22 | 2023-01-31 | Northrop Grumman Systems Corporation | Superconducting exclusive-OR (XOR) gate system |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4646060A (en) | 1984-09-07 | 1987-02-24 | Trw Inc. | Superconducting analog-to-digital converter with bidirectional counter |
| US5019818A (en) | 1989-08-24 | 1991-05-28 | Trw Inc. | Superconducting analog-to-digital converter with grounded four-junction squid bidirectional counter |
| US5012243A (en) | 1989-08-24 | 1991-04-30 | Trw Inc. | Superconducting analog-to-digital converter with floating four-junction squid bidirectional counter |
| US5327130A (en) * | 1993-08-09 | 1994-07-05 | Westinghouse Electric Corp. | Spur-free sigma-delta modulator and multiple flux quanta feedback generator |
| US5469057A (en) * | 1994-03-08 | 1995-11-21 | University Of New Mexico | Method and apparatus for extending the dynamic range of DC-squid measurements using a flux tracking loop |
| US5942997A (en) * | 1997-08-29 | 1999-08-24 | Trw Inc. | Correlated superconductor single flux quantum analog-to-digital converter |
| US6225936B1 (en) * | 1999-06-04 | 2001-05-01 | Trw Inc. | Direct digital downconverter and method for converting an analog signal to a digital signal |
| US6313769B1 (en) * | 2000-05-03 | 2001-11-06 | Agere Systems Guardian Corp. | Baseband digital offset correction |
-
2000
- 2000-11-29 US US09/725,620 patent/US6452520B1/en not_active Expired - Fee Related
-
2001
- 2001-11-26 JP JP2001359319A patent/JP2002204163A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US6452520B1 (en) | 2002-09-17 |
| US20020063643A1 (en) | 2002-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002204163A (ja) | エラー訂正を備えたゲート・カウンタ式アナログーデジタル・コンバータ | |
| US8111180B2 (en) | Analog to digital conversion using irregular sampling | |
| Naraghi et al. | A 9-bit, 14 μW and 0.06 mm $^{2} $ Pulse Position Modulation ADC in 90 nm Digital CMOS | |
| JP3836328B2 (ja) | Ａｄ変換器を有する集積回路 | |
| US8451156B2 (en) | Asynchronous sigma delta analog to digital converter using a time to digital converter | |
| JP4851537B2 (ja) | 時間連続シグマデルタ変換器のフィルタ調整 | |
| US7245246B2 (en) | Converter, circuit and method for compensation of non-idealities in continuous time sigma delta converters | |
| US20170126239A1 (en) | Noise-shaping successive-approximation-register analog-to-digital converter | |
| US6965339B2 (en) | Method and system for analog to digital conversion using digital pulse width modulation (PWM) | |
| WO2019103985A1 (en) | Analog to digital conversion using differential dither | |
| KR100850747B1 (ko) | 알고리즘 아날로그-디지털 변환기 | |
| US20030080886A1 (en) | Analog computation circuits using synchronous demodulation and power meters and energy meters using the same | |
| Miller et al. | Flux quantum sigma-delta analog-to-digital converters for rf signals | |
| Chen | A wideband low-power continuous-time delta-sigma modulator for next generation wireless applications | |
| Leene et al. | A 3rd order time domain delta sigma modulator with extended-phase detection | |
| RU2294595C1 (ru) | Способ интегрирующего аналого-цифрового преобразования напряжения | |
| Han et al. | A Highly-Digital PWM-Based Impedance Monitoring IC with 143.2 dB DR and 17.7 fF rms Resolution | |
| JPH0734540B2 (ja) | Ａ／ｄ変換装置 | |
| Zhu et al. | Time-mode approach for mixed analog-digital signal processing | |
| Hallgren | Possible applications of the sigma delta digitizer in particle physics | |
| US6473017B1 (en) | One-bit second order sigma-delta modulator including a polynomial vector quantizer | |
| Karthic et al. | Time-interleaved digitisation systems for time of flight mass spectrometry: a review | |
| Miller et al. | Superconducting sigma-delta analog-to-digital converters | |
| EP0142907B1 (en) | Apparatus and methods for analogue-to-digital and digital-to-analogue conversion | |
| Zhu et al. | A 0.13 μm CMOS 5-MHz BW 47-dB SNDR all-digital time-mode first-order as ADC with 3-bit gated VCO quantizer |