JP2002203935A - Lead frame and semiconductor device using it - Google Patents
Lead frame and semiconductor device using itInfo
- Publication number
- JP2002203935A JP2002203935A JP2000404668A JP2000404668A JP2002203935A JP 2002203935 A JP2002203935 A JP 2002203935A JP 2000404668 A JP2000404668 A JP 2000404668A JP 2000404668 A JP2000404668 A JP 2000404668A JP 2002203935 A JP2002203935 A JP 2002203935A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- inner lead
- tape
- lead frame
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＬＯＣ（Lead on
Chip）構造のリードフレーム及びこれを用いた半導体パ
ッケージ構造に関するものである。The present invention relates to a LOC (Lead on)
(Chip) structure and a semiconductor package structure using the same.
【０００２】[0002]
【従来の技術】図３に従来のＬＯＣリードフレームを用
いた半導体パッケージの断面構造を示す。プレス打抜き
やエッチングによって製造されたリードフレーム１のイ
ンナリード２の先端部２ａに、熱可塑性または熱硬化性
の接着剤付テープ３が貼り付けられる。そして接着剤付
テープ３の下に半導体チップ４を搭載し、半導体チップ
４とインナリード２の先端部２ａを金ワイヤ５で接続
し、その後レジン６で封止する。2. Description of the Related Art FIG. 3 shows a cross-sectional structure of a semiconductor package using a conventional LOC lead frame. A thermoplastic or thermosetting adhesive tape 3 is attached to the tip 2a of the inner lead 2 of the lead frame 1 manufactured by press punching or etching. Then, the semiconductor chip 4 is mounted under the adhesive tape 3, the semiconductor chip 4 and the tip 2 a of the inner lead 2 are connected with the gold wire 5, and then sealed with the resin 6.
【０００３】しかし、この構造のＬＯＣリードフレーム
の場合、基本的にＩＣチップは１パッケージ内に１個で
ある。そこで、１パッケージ内にＩＣチップを複数個搭
載して集積密度を増大させる半導体パッケージの構造が
提案されている（特開平１０−２０００４３号公報）。However, in the case of the LOC lead frame having this structure, basically, one IC chip is included in one package. Therefore, a semiconductor package structure has been proposed in which a plurality of IC chips are mounted in one package to increase the integration density (Japanese Patent Application Laid-Open No. 10-200043).
【０００４】これは、図４に示すように、半導体パッケ
ージ内で２段の屈曲した段差領域を持つインナリード１
１ａを有するリード１１を設け、センタパッド１４を有
した下部半導体チップ１５とサイドパッド１６を有した
上部半導体チップ１７とを備え、この下部半導体チップ
１５と上部半導体チップ１７とをインナリード１１ａの
段差領域上下面に両面接着性絶縁テープ１８により固定
し、ワイヤ１９でボンディングするとともに、モールデ
ィングボディ２０によりシーリングすることで、モール
ディングボディ２０内に半導体チップ１５，１７を積層
して積層型半導体パッケージとするものである。As shown in FIG. 4, this is an inner lead 1 having a two-step bent region in a semiconductor package.
1a, a lower semiconductor chip 15 having a center pad 14 and an upper semiconductor chip 17 having a side pad 16 are provided. The lower semiconductor chip 15 and the upper semiconductor chip 17 are connected to a step of the inner lead 11a. The semiconductor chips 15 and 17 are stacked in the molding body 20 by being fixed to the upper and lower surfaces of the region with a double-sided adhesive insulating tape 18, bonded by wires 19, and sealed by the molding body 20 to form a stacked semiconductor package. Things.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、図４に
示した従来構造の場合、接着剤付テープ（両面接着性絶
縁テープ１８）は、インナリードの長さ方向に見て同じ
箇所（段差領域）において、上面と下面に設けられる。
従って、下部半導体チップ１５と上部半導体チップ１７
とが同じ大きさに限定される。また、より大型の半導体
チップを搭載しようとすると、その半導体チップの径方
向内側部分を両面接着性絶縁テープ１８で接着すること
になるため、半導体チップの接着状態が不安定となり、
モールド時に半導体チップの傾きが生じやすい。However, in the case of the conventional structure shown in FIG. 4, the tape with adhesive (double-sided adhesive insulating tape 18) is located at the same position (step region) in the length direction of the inner lead. , Are provided on the upper surface and the lower surface.
Therefore, the lower semiconductor chip 15 and the upper semiconductor chip 17
Are limited to the same size. Also, if a larger semiconductor chip is to be mounted, the inner side in the radial direction of the semiconductor chip will be bonded with the double-sided adhesive insulating tape 18, so that the bonding state of the semiconductor chip becomes unstable,
The semiconductor chip is likely to be tilted during molding.
【０００６】また、接着剤付テープを設ける位置が、イ
ンナリードの長さ方向に見て同一箇所であるため、接着
剤付テープの取り付けが難しくなる。Further, since the adhesive tape is provided at the same position in the length direction of the inner lead, it is difficult to attach the adhesive tape.
【０００７】そこで、本発明の目的は、上記課題を解決
し、１パッケージ内に複数個の半導体チップを高密度に
搭載して高信頼性の半導体装置を構成することができる
ＬＯＣリードフレーム及びこれを用いた半導体装置を提
供することにある。SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems and to provide a LOC lead frame capable of forming a highly reliable semiconductor device by mounting a plurality of semiconductor chips in a single package at a high density. And a semiconductor device using the same.
【０００８】[0008]
【課題を解決するための手段】上記目的を達成するた
め、本発明は、次のように構成したものである。Means for Solving the Problems In order to achieve the above object, the present invention is configured as follows.
【０００９】（１）請求項１に記載の発明は、半導体チ
ップの搭載領域の中心部に向けて対向配置されたインナ
リードを有し、そのインナリード部に、半導体チップを
接着するための接着剤付テープを貼り付けた構造のＬＯ
Ｃリードフレームにおいて、前記インナリードの長手方
向に離れた部位である先端部と根元部に接着剤付テープ
を貼り付け、先端部の接着剤付テープは上記リードフレ
ームの一方の片面上に配置し、根元部の接着剤付テープ
は上記リードフレームの他方の片面上に配置したことを
特徴とする。(1) According to the first aspect of the present invention, there is provided an inner lead opposed to a center portion of a mounting region of a semiconductor chip, and an adhesive for bonding the semiconductor chip to the inner lead portion. LO with structure with adhesive tape
In the C lead frame, a tape with an adhesive is attached to a tip portion and a root portion which are portions separated in the longitudinal direction of the inner lead, and the adhesive tape at the tip portion is disposed on one surface of the lead frame. The tape with the adhesive at the base is arranged on the other side of the lead frame.
【００１０】このリードフレームにおいては、リードフ
レームの一方の片面上において、そのインナリードの先
端部に設けた接着剤付テープを介して第１の半導体チッ
プが搭載され、また、リードフレームの他方の片面上に
おいて、そのインナリードの根元部に設けた接着剤付テ
ープを介して、より大型の第２の半導体チップが搭載さ
れる。In this lead frame, a first semiconductor chip is mounted on one side of the lead frame via a tape with an adhesive provided at the tip of the inner lead. On one side, a larger second semiconductor chip is mounted via an adhesive tape provided at the base of the inner lead.
【００１１】（２）請求項２に記載の発明は、半導体チ
ップの搭載領域の中心部に向けて対向配置されたインナ
リードを有し、そのインナリード部に、半導体チップを
接着するための接着剤付テープを貼り付けた構造のＬＯ
Ｃリードフレームにおいて、前記インナリードの長手方
向に離れた部位である先端部と根元部に接着剤付テープ
を貼り付け、先端部の接着剤付テープは上記リードフレ
ームの片面上に配置し、根元部の接着剤付テープは上記
リードフレームの同じ片面上に配置したことを特徴とす
る。(2) The invention according to claim 2 has an inner lead which is opposed to the center of the mounting area of the semiconductor chip, and has an adhesive for bonding the semiconductor chip to the inner lead. LO with structure with adhesive tape
In the C lead frame, a tape with an adhesive is attached to a tip portion and a root portion which are portions separated in the longitudinal direction of the inner lead, and the tape with an adhesive at the tip portion is disposed on one surface of the lead frame, The part of the tape with the adhesive is arranged on the same one side of the lead frame.
【００１２】このリードフレームにおいては、リードフ
レームの同じ片面上において、そのインナリードの先端
部に設けた接着剤付テープを介して第１の半導体チップ
が搭載され、また、リードフレームの他方の片面上にお
いて、そのインナリードの根元部に設けた接着剤付テー
プを介して、より大型の第２の半導体チップが搭載され
る。In this lead frame, the first semiconductor chip is mounted on the same one surface of the lead frame via a tape with an adhesive provided at the tip of the inner lead. Above, a larger second semiconductor chip is mounted via an adhesive tape provided at the base of the inner lead.
【００１３】（３）請求項３に記載の発明は、請求項１
又は２記載のリードフレームにおいて、前記インナリー
ドの根元部に貼り付けた接着剤付テープの位置より内側
の位置でインナリードにデプレス加工を施したことを特
徴とする。(3) The invention according to claim 3 is the invention according to claim 1.
Alternatively, in the lead frame described in 2, the inner lead is depressed at a position inside the position of the tape with adhesive attached to the base of the inner lead.
【００１４】このインナリードにデプレス加工を施す技
術自体は、レジン流し込み時に半導体チップが浮き上が
って、半導体チップの上下のレジン体積が均等にならな
いことから生じる、パッケージの反りを防止する上で重
要である。The technique of depressing the inner lead itself is important in preventing warpage of the package caused by the fact that the semiconductor chip floats when the resin is poured and the resin volumes above and below the semiconductor chip are not uniform. .
【００１５】このデプレス加工をインナリードに施して
ある場合、その凹部の形に沿って、インナリードの底部
側である先端部間に小型の第１の半導体チップを、そし
て両側の高台である根元部間に大型の第２の半導体チッ
プを設けることになる。When the depressing process is performed on the inner lead, a small first semiconductor chip is placed between the tips on the bottom side of the inner lead along the shape of the concave portion, and the roots on both sides are elevated. A large second semiconductor chip is provided between the sections.
【００１６】ここで第１の半導体チップと第２の半導体
チップがリードフレームの異なる面側に配置される形態
（請求項１）では、小型の第１の半導体チップは上記イ
ンナリードの凹部の底面の外側に位置され、大型の第２
の半導体チップは上記インナリードの凹部を架橋する形
に配置される。In the case where the first semiconductor chip and the second semiconductor chip are arranged on different surfaces of the lead frame (claim 1), the small-sized first semiconductor chip is provided on the bottom surface of the recess of the inner lead. Outside of the large second
Are arranged so as to bridge the recesses of the inner leads.
【００１７】また、第１の半導体チップと第２の半導体
チップがリードフレームの同じ面側に配置される形態
（請求項２）では、小型の第１の半導体チップは上記イ
ンナリードの凹部の底面の内側に位置され、大型の第２
の半導体チップはこの第１の半導体チップを覆って上記
インナリードの凹部を架橋する形に配置される。Further, in a configuration in which the first semiconductor chip and the second semiconductor chip are arranged on the same surface side of the lead frame (claim 2), the small-sized first semiconductor chip is provided on the bottom surface of the recess of the inner lead. Located inside the large second
The semiconductor chip is disposed so as to cover the first semiconductor chip and to bridge the concave portion of the inner lead.
【００１８】（４）請求項４の発明に係る半導体装置
は、請求項１〜３のいずれかに記載のリードフレームを
用い、そのインナリードの先端部の接着剤付テープによ
り第１の半導体チップを固定し、またインナリードの根
元部と根元部の接着剤付テープにより第２の半導体チッ
プを固定したことを特徴とする。(4) A semiconductor device according to a fourth aspect of the present invention uses the lead frame according to any one of the first to third aspects, and uses a tape with an adhesive at the tip of the inner lead to form a first semiconductor chip. Are fixed, and the second semiconductor chip is fixed to the base portion of the inner lead and a tape with an adhesive at the base portion.
【００１９】この特徴によれば、大小２種類の半導体チ
ップを高密度に設けた信頼性の高い半導体装置を得るこ
とができる。According to this feature, it is possible to obtain a highly reliable semiconductor device in which two types of semiconductor chips, large and small, are provided at high density.
【００２０】＜作用＞本発明では、半導体チップの搭載
領域の中心部に向けて対向配置されたインナリードを有
し、そのインナリード部に、半導体チップを接着するた
めの接着剤付テープを貼り付けた構造のＬＯＣリードフ
レームにおいて、そのインナリードの長手方向に離れた
部位である先端部と根元部のうち、先端部に設けた接着
剤付テープにより第１の半導体チップが固定され、ま
た、そのインナリードの根元部に設けた接着剤付テープ
により第２の半導体チップが固定される。この第１の半
導体チップと第２の半導体チップは、接着剤付テープが
設けられているリードフレーム面の相違により、リード
フレームの上下の異なる面上に設けられるか、リードフ
レームの同一面上に設けられる。<Operation> In the present invention, an inner lead is provided facing the center of the mounting area of the semiconductor chip, and an adhesive tape for bonding the semiconductor chip is attached to the inner lead. In the LOC lead frame having the attached structure, the first semiconductor chip is fixed by a tape with an adhesive provided at the front end portion between the front end portion and the root portion which are portions separated in the longitudinal direction of the inner lead, and The second semiconductor chip is fixed by an adhesive tape provided at the base of the inner lead. The first semiconductor chip and the second semiconductor chip are provided on different upper and lower surfaces of the lead frame or on the same surface of the lead frame due to a difference in a lead frame surface on which the adhesive tape is provided. Provided.
【００２１】本発明では、接着剤付テープを設ける位置
が、インナリードの先端部と根元部であってインナリー
ドの長さ方向に離れているため、大小２種類の半導体チ
ップを設け、集積度を高めることができる。また、この
うち大型の半導体チップ（上記の第２の半導体チップ）
は、インナリードの根元部に固定され、この根元部は通
常インナリード先端部より幅広であり且つ第２の半導体
チップの両端部付近を固定することになるため、径方向
内側部分を固定する場合に較べて接着の安定性が良く、
モールド時の半導体チップの傾きが生じにくい。In the present invention, since the position where the tape with the adhesive is provided is located at the tip end portion and the root portion of the inner lead and is separated in the length direction of the inner lead, two types of semiconductor chips, large and small, are provided. Can be increased. Also, a large semiconductor chip (the above-mentioned second semiconductor chip)
Is fixed to the root of the inner lead, and this root is usually wider than the tip of the inner lead and fixes near both ends of the second semiconductor chip. Has better adhesion stability than
Inclination of the semiconductor chip during molding is unlikely to occur.
【００２２】また、接着剤付テープを設ける位置が、イ
ンナリードの先端部と根元部というインナリードの長さ
方向に離れた箇所にあるため、同一箇所の両面に接着剤
付テープを設ける場合に較べて、接着剤付テープの取り
付けが容易である。Further, since the position where the adhesive tape is provided is located at a position apart from the tip of the inner lead and the root portion in the length direction of the inner lead, when the tape with adhesive is provided on both surfaces of the same position. In comparison, it is easier to attach the adhesive tape.
【００２３】[0023]
【発明の実施の形態】以下、本発明を図示の実施形態に
基づいて説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below based on the illustrated embodiment.
【００２４】＜実施形態１＞図１に、本発明の第１の実
施形態に係るＬＯＣリードフレームを用いた半導体パッ
ケージの断面構造を示す。<First Embodiment> FIG. 1 shows a sectional structure of a semiconductor package using a LOC lead frame according to a first embodiment of the present invention.
【００２５】リードフレーム１のインナリード２は、半
導体チップの搭載領域の中心部に向けて集中するように
且つ対向するように二列に平行配置されている。このイ
ンナリード２には、その長手方向に離れた部位である先
端部２ａ及び根元部２ｂに、且つ、上下面のうちの同一
面に、両面接着性絶縁テープから成る接着剤付テープ３
ａ、３ｂがそれぞれ貼付される。そして、インナリード
２の根元部２ｂに貼り付けた接着剤付テープ３ｂのテー
プ位置より内側の位置で、インナリード２にデプレス加
工が施される。すなわち、二列配置のインナリード２
は、デプレス加工による凹部の底部として、インナリー
ド２の先端部２ａが位置し、同凹部両側の高台としてイ
ンナリード２の根元部２ｂが位置する形となる。The inner leads 2 of the lead frame 1 are arranged in two rows in parallel so as to concentrate toward the center of the semiconductor chip mounting area and to face each other. The inner lead 2 has an adhesive tape 3 made of a double-sided adhesive insulating tape at the distal end portion 2a and the root portion 2b, which are separated from each other in the longitudinal direction, and on the same surface of the upper and lower surfaces.
a and 3b are respectively attached. Then, the inner lead 2 is depressed at a position inside the tape position of the adhesive tape 3b attached to the base 2b of the inner lead 2. That is, the inner leads 2 arranged in two rows
In the figure, the tip 2a of the inner lead 2 is located as the bottom of the concave portion formed by the depressing process, and the root 2b of the inner lead 2 is located as a hill on both sides of the concave portion.
【００２６】かく構成されたリードフレームを用いて半
導体装置（パッケージ）を組み立てるには、１個目の半
導体チップ４ａをテープ３ａに貼付け、この半導体チッ
プ４ａ上に別の半導体チップ４ｂを接着剤付テープ３ｂ
に貼付ける。すなわち、上記デプレス加工によるインナ
リード２の凹部に関し、インナリード２の底部側である
先端部２ａ、２ａ間に小型の第１の半導体チップ４ａ
を、そして両側の高台である根元部２ｂ、２ｂ間にそれ
より大型の第２の半導体チップ４ｂを設ける。To assemble a semiconductor device (package) using the lead frame thus configured, a first semiconductor chip 4a is attached to a tape 3a, and another semiconductor chip 4b is attached on this semiconductor chip 4a with an adhesive. Tape 3b
Paste on. That is, with respect to the concave portion of the inner lead 2 formed by the depressing process, a small first semiconductor chip 4a is provided between the distal end portions 2a and 2a on the bottom side of the inner lead 2.
And a larger second semiconductor chip 4b is provided between the bases 2b, 2b, which are the hills on both sides.
【００２７】この実施形態の場合、先端部２ａの接着剤
付テープ３ａはリードフレーム１の片面（裏面）上に配
置され、根元部２ｂの接着剤付テープ３ｂはリードフレ
ーム１の同じ片面（裏面）上に配置されている。このた
め、第１の半導体チップ４ａと第２の半導体チップ４ｂ
はリードフレーム１の同じ面側に配置される形態とな
り、図１の如く、小型の第１の半導体チップ４ａは、上
記インナリード２の凹部の底面の内側に位置され、大型
の第２の半導体チップ４ｂはこの第１の半導体チップ４
ａを覆って上記インナリード２の凹部を架橋する形に配
置される。In this embodiment, the adhesive tape 3a at the tip 2a is disposed on one surface (back surface) of the lead frame 1, and the adhesive tape 3b at the root portion 2b is mounted on the same one surface (back surface) of the lead frame 1. ) Is placed on top. Therefore, the first semiconductor chip 4a and the second semiconductor chip 4b
Are arranged on the same surface side of the lead frame 1. As shown in FIG. 1, the small first semiconductor chip 4 a is located inside the bottom surface of the concave portion of the inner lead 2, and the large second semiconductor chip 4 a The chip 4b is the first semiconductor chip 4
The inner lead 2 is arranged so as to bridge the concave portion of the inner lead 2 so as to cover the inner lead 2.
【００２８】そして、小型の第１の半導体チップ４ａ
は、インナリード２の先端部２ａの下面に、接着剤付テ
ープ３ａにより、半導体チップの面規模に比して比較的
大きい割合の面規模を持って接着される。また、大型の
第２の半導体チップ４ｂは、インナリード２の根元部２
ｂに設けた接着剤付テープ３ｂにより、その半導体チッ
プ４ｂの周縁部が接着される。インナリード２の根元部
２ｂは通常インナリード２の先端部２ａより幅広であり
且つ第２の半導体チップ４ｂの両端部付近が固定される
ことになるため、モールド時において、半導体チップ４
ｂの傾きが生じにくい。Then, the small first semiconductor chip 4a
Is bonded to the lower surface of the distal end portion 2a of the inner lead 2 with a tape 3a with an adhesive so as to have a relatively large proportion of the surface scale of the semiconductor chip. In addition, the large second semiconductor chip 4 b is provided at the base 2 of the inner lead 2.
The periphery of the semiconductor chip 4b is adhered by the adhesive tape 3b provided on the semiconductor chip 4b. The root 2b of the inner lead 2 is generally wider than the tip 2a of the inner lead 2 and the vicinity of both ends of the second semiconductor chip 4b is fixed.
The inclination of b does not easily occur.
【００２９】上記下側の第１の半導体チップ４ａには、
そのチップ中央に素子電極のボンディングパッド（セン
タパッド）が設けてあり、相対向して２列に平行配置さ
れたインナリード２の先端部２ａ間に露出するので、こ
のボンディングパッドとインナリード２の先端部２ａを
金ワイヤ５ａで接続する。一方、上側の第２の半導体チ
ップ４ｂには、その半導体チップ両側部にボンディング
パッド（サイドパッド）を設けてあり、このボンディン
グパッドとインナリード２の根元部２ｂを金ワイヤ５ｂ
で接続する。そして半導体チップ４ａ、４ｂ及び金ワイ
ヤ５ａ、５ｂの部分をレジン６でモールドして封止す
る。The lower first semiconductor chip 4a includes:
A bonding pad (center pad) for an element electrode is provided at the center of the chip, and is exposed between the distal end portions 2a of the inner leads 2 which are opposed to each other and arranged in two rows in parallel. The tip 2a is connected with a gold wire 5a. On the other hand, the upper second semiconductor chip 4b is provided with bonding pads (side pads) on both sides of the semiconductor chip, and the bonding pads and the roots 2b of the inner leads 2 are connected to the gold wires 5b.
Connect with. Then, the portions of the semiconductor chips 4a, 4b and the gold wires 5a, 5b are molded with a resin 6 and sealed.
【００３０】この図１の実施形態による場合は、半導体
チップ４ａ、４ｂがリードフレームの同一面側にあり、
両者を搭載した後にワイヤボンディングすることができ
るため、既存のＬＯＣ設備を利用することができる利点
がある。In the case of the embodiment shown in FIG. 1, the semiconductor chips 4a and 4b are on the same side of the lead frame,
Since wire bonding can be performed after mounting both, there is an advantage that existing LOC facilities can be used.
【００３１】＜他の実施例＞図２に、本発明の他の実施
形態に係るＬＯＣリードフレームを用いた半導体パッケ
ージの断面構造を示す。リードフレーム１のインナリー
ド２の形は、図１の場合と同じであるが、第１の半導体
チップ４ａと第２の半導体チップ４ｂとが互いにリード
フレーム１の反対側に設けられている点で、図１の実施
形態の場合と異なる。<Another Embodiment> FIG. 2 shows a cross-sectional structure of a semiconductor package using a LOC lead frame according to another embodiment of the present invention. The shape of the inner lead 2 of the lead frame 1 is the same as that of FIG. 1, except that the first semiconductor chip 4a and the second semiconductor chip 4b are provided on the opposite sides of the lead frame 1. , Differs from the embodiment of FIG.
【００３２】リードフレーム１のインナリード２の先端
部２ａに接着剤付テープ３ａを貼付け、これとは反対面
のインナリード２の根元部２ｂに接着剤付テープ３ｂを
貼付ける。その際、インナリード２の先端部２ａの接着
剤付テープ３ａはリードフレーム１の一方の片面上に配
置し、インナリード２の根元部２ｂの接着剤付テープ３
ｂはリードフレーム１の他方の片面上に配置する。そし
て、インナリード２の根元部２ｂに貼り付けた接着剤付
テープ３ｂのテープ位置より内側の位置で、インナリー
ド２にデプレス加工を施す。すなわち、このインナリー
ド２は、デプレス加工による凹部の底部として、インナ
リード２の先端部２ａが位置し、同凹部両側の高台とし
てインナリード２の根元部２ｂが位置する形とする。An adhesive tape 3a is attached to the tip 2a of the inner lead 2 of the lead frame 1, and the adhesive tape 3b is attached to the base 2b of the inner lead 2 on the opposite side. At this time, the adhesive tape 3a at the tip 2a of the inner lead 2 is disposed on one side of the lead frame 1, and the adhesive tape 3a at the root 2b of the inner lead 2 is provided.
b is arranged on the other side of the lead frame 1. Then, depressing is performed on the inner lead 2 at a position inside the tape position of the adhesive tape 3b attached to the base 2b of the inner lead 2. That is, the inner lead 2 has a shape in which the tip 2a of the inner lead 2 is located as the bottom of the recess formed by the depressing process, and the base 2b of the inner lead 2 is located as a hill on both sides of the recess.
【００３３】かく構成されたリードフレームを用いて半
導体装置を組み立てるには、まず、１個目の半導体チッ
プ４ａを接着剤付テープ３ａに貼付ける。そして、この
半導体チップ４ａの中央のワイヤボンディングパッドと
インナリード２の先端部２ａを金ワイヤ５ａで接続す
る。In order to assemble a semiconductor device using the lead frame thus configured, first, the first semiconductor chip 4a is attached to the adhesive tape 3a. Then, the center wire bonding pad of the semiconductor chip 4a and the tip 2a of the inner lead 2 are connected by a gold wire 5a.
【００３４】次に、インナリード２の根元部２ｂの接着
剤付テープ３ｂ側に別の半導体チップ４ｂを貼付ける。
そして、この半導体チップ４ｂの外周部のボンディング
パッドとインナリード２の根元部２ｂを金ワイヤ５ｂで
接続する。最後に、半導体チップ４ａ、４ｂ及び金ワイ
ヤ５ａ、５ｂの部分をレジン７でモールドし封止する。Next, another semiconductor chip 4b is affixed to the adhesive tape 3b side of the root 2b of the inner lead 2.
Then, the bonding pads on the outer peripheral portion of the semiconductor chip 4b and the root portions 2b of the inner leads 2 are connected by gold wires 5b. Finally, the portions of the semiconductor chips 4a, 4b and the gold wires 5a, 5b are molded with a resin 7 and sealed.
【００３５】上記の如く、この図２の実施形態において
も、上記デプレス加工によるインナリード２の凹部に関
して記述すれば、インナリード２の底部側である先端部
２ａ、２ａ間に小型の第１の半導体チップ４ａを、そし
て両側の高台である根元部間にそれより大型の第２の半
導体チップ４ｂを設けるものである。As described above, also in the embodiment of FIG. 2, if the concave portion of the inner lead 2 formed by the depressing process is described, the first small-sized portion between the tip portions 2a, 2a on the bottom side of the inner lead 2 is formed. A semiconductor chip 4a is provided, and a second semiconductor chip 4b which is larger than the semiconductor chip 4a is provided between bases on both sides of the hill.
【００３６】但し、この実施形態の場合、先端部２ａの
接着剤付テープ３ａはリードフレーム１の一方の片面
（裏面）上に配置され、根元部２ｂの接着剤付テープ３
ｂはリードフレーム１の他方の片面（表面）上に配置さ
れている。このため、第１の半導体チップ４ａと第２の
半導体チップ４ｂはリードフレーム１の異なる面側に配
置される形態となり、図２の如く、小型の第１の半導体
チップ４ａは上記インナリード２の凹部の底面の外側に
位置され、大型の第２の半導体チップ４ｂは上記インナ
リード２の凹部を架橋する形に配置される。However, in this embodiment, the adhesive tape 3a at the tip 2a is disposed on one side (back surface) of the lead frame 1, and the adhesive tape 3a at the root 2b.
“b” is arranged on the other surface (front surface) of the lead frame 1. For this reason, the first semiconductor chip 4a and the second semiconductor chip 4b are arranged on different sides of the lead frame 1, and as shown in FIG. The large second semiconductor chip 4b, which is located outside the bottom surface of the concave portion, is arranged so as to bridge the concave portion of the inner lead 2.
【００３７】そして、この実施形態によれば、小型の第
１の半導体チップ４ａは、インナリード２の先端部２ａ
に、接着剤付テープ３ａにより、半導体チップの面規模
に比して比較的大きい割合の面積を持って接着される。
また、大型の第２の半導体チップ４ｂは、インナリード
２の根元部２ｂに設けた接着剤付テープ３ｂにより、そ
の半導体チップ４ｂの周縁部が接着される。インナリー
ド２の根元部２ｂは通常インナリード２の先端部２ａよ
り幅広であり且つ第２の半導体チップ４ｂの両端部付近
を固定することになるため、モールド時において、半導
体チップの傾きが生じにくい。According to this embodiment, the small-sized first semiconductor chip 4a is connected to the tip 2a of the inner lead 2.
Then, the adhesive tape 3a is used for bonding with a relatively large area as compared with the surface scale of the semiconductor chip.
The large-sized second semiconductor chip 4b is bonded to the peripheral edge of the semiconductor chip 4b by the adhesive tape 3b provided on the base 2b of the inner lead 2. The root 2b of the inner lead 2 is generally wider than the tip 2a of the inner lead 2 and fixes the vicinity of both ends of the second semiconductor chip 4b, so that the semiconductor chip is less likely to be tilted during molding. .
【００３８】また、この図２の実施形態の場合は、デプ
レス加工することにより、半導体チップ４ａの位置を下
げることが非常に有効であるので、パッケージ全体の厚
さを薄く設けることができる。すなわち、レジン流し込
み時に半導体チップ４ａが浮き上がる分を吸収し、これ
により半導体チップ４ａ、４ｂの上下のレジン体積を均
等にして、パッケージの反りの発生を防止することがで
きる。従って、ボンディングワイヤの領域を確保して、
信頼性の高いＬＯＣパッケージを製造することができ
る。In the case of the embodiment shown in FIG. 2, it is very effective to lower the position of the semiconductor chip 4a by depressing, so that the thickness of the entire package can be reduced. That is, the amount of floating of the semiconductor chip 4a at the time of resin pouring is absorbed, whereby the volume of the resin above and below the semiconductor chips 4a and 4b is made uniform, and the occurrence of package warpage can be prevented. Therefore, secure the area of the bonding wire,
A highly reliable LOC package can be manufactured.
【００３９】[0039]
【発明の効果】以上説明したように本発明によれば、次
のような優れた効果が得られる。As described above, according to the present invention, the following excellent effects can be obtained.
【００４０】請求項１〜４に記載の発明によれば、接着
剤付テープを設ける位置を、インナリードの先端部と根
元部というインナリードの長さ方向に離した構成にして
いるため、大小２種類の半導体チップを設けることがで
きる。そして、本発明のＬＯＣリードフレームを用いる
ことによって、１パッケージ内に複数個の半導体チップ
が積層可能になることから、小型、大容量のメモリパッ
ケージが１パッケージで製造可能となる。According to the first to fourth aspects of the present invention, the position where the adhesive tape is provided is separated from the tip of the inner lead and the root in the longitudinal direction of the inner lead. Two types of semiconductor chips can be provided. In addition, by using the LOC lead frame of the present invention, a plurality of semiconductor chips can be stacked in one package, so that a small and large-capacity memory package can be manufactured in one package.
【００４１】また、本発明によれば、第２の半導体チッ
プはインナリードの根元部に固定されるため、第２の半
導体チップとして大型の半導体チップを選択し搭載する
ことができると共に、大型の半導体チップを搭載した場
合であっても、その接着箇所はインナリード先端部より
比較的幅広の接着面積の大きいインナリード根元部であ
り且つ第２の半導体チップの両端部付近を固定すること
になるため、モールド時の半導体チップの傾きが生じに
くい。Further, according to the present invention, since the second semiconductor chip is fixed to the base of the inner lead, a large semiconductor chip can be selected and mounted as the second semiconductor chip, and the large semiconductor chip can be mounted. Even when a semiconductor chip is mounted, the bonding portion is a base portion of the inner lead which is relatively wider than the tip portion of the inner lead and has a large bonding area, and the vicinity of both ends of the second semiconductor chip is fixed. Therefore, the semiconductor chip is less likely to tilt during molding.
【００４２】また、本発明によれば、接着剤付テープを
設ける位置が、インナリードの先端部と根元部というイ
ンナリードの長さ方向に離れた箇所にあるため、同一箇
所の両面に接着剤付テープを設ける場合に較べて、接着
剤付テープの取り付けが容易である。Further, according to the present invention, since the position where the tape with the adhesive is provided is located at the distal end portion and the root portion of the inner lead, which are separated in the longitudinal direction of the inner lead, the adhesive is provided on both surfaces of the same location. The attachment of the tape with the adhesive is easier than the case of providing the tape with the adhesive.
【００４３】さらに、請求項１の発明においては、第１
の半導体チップと第２の半導体チップがリードフレーム
の同一面側に位置するため、両半導体チップを搭載した
後にワイヤボンディングすることが可能となることか
ら、既存のＬＯＣ設備を利用して半導体装置を製造する
ことができる利点がある。Further, according to the first aspect of the present invention, the first
Since the first semiconductor chip and the second semiconductor chip are located on the same side of the lead frame, wire bonding can be performed after mounting both semiconductor chips. There are advantages that can be manufactured.
【００４４】また請求項３の発明によれば、デプレス加
工することにより、半導体チップの位置を下げ、レジン
流し込み時に半導体チップが浮き上がる分を有効に吸収
することができるので、パッケージ全体の厚さを薄く設
けることができると共に、ボンディングワイヤの領域を
確保して、信頼性の高いＬＯＣパッケージを製造するこ
とができる。According to the third aspect of the present invention, by performing the depressing process, the position of the semiconductor chip can be lowered, and the amount by which the semiconductor chip floats when the resin is poured can be effectively absorbed. The thin LOC package can be provided, and a region for the bonding wire can be secured, so that a highly reliable LOC package can be manufactured.
【図１】本発明の第１の実施形態に係るＬＯＣリードフ
レームの断面構造を示す図である。FIG. 1 is a diagram showing a cross-sectional structure of a LOC lead frame according to a first embodiment of the present invention.
【図２】本発明の他の実施形態に係るＬＯＣリードフレ
ームの断面構造を示す図である。FIG. 2 is a diagram showing a cross-sectional structure of a LOC lead frame according to another embodiment of the present invention.
【図３】従来のＬＯＣリードフレームの断面構造を示す
図である。FIG. 3 is a diagram showing a cross-sectional structure of a conventional LOC lead frame.
【図４】従来の他のＬＯＣリードフレームの断面構造を
示す図である。FIG. 4 is a diagram showing a cross-sectional structure of another conventional LOC lead frame.
１ リードフレーム ２ インナリード ２ａ 先端部 ２ｂ 根元部 ３ａ 接着剤付テープ ３ｂ 接着剤付テープ ４ａ 第１の半導体チップ ４ｂ 第２の半導体チップ ５ａ 金ワイヤ ５ｂ 金ワイヤ ６ レジン DESCRIPTION OF SYMBOLS 1 Lead frame 2 Inner lead 2a Tip 2b Root 3a Adhesive tape 3b Adhesive tape 4a First semiconductor chip 4b Second semiconductor chip 5a Gold wire 5b Gold wire 6 Resin
Claims (4)
対向配置されたインナリードを有し、そのインナリード
部に、半導体チップを接着するための接着剤付テープを
貼り付けた構造のＬＯＣリードフレームにおいて、 前記インナリードの長手方向に離れた部位である先端部
と根元部に接着剤付テープを貼り付け、先端部の接着剤
付テープは上記リードフレームの一方の片面上に配置
し、根元部の接着剤付テープは上記リードフレームの他
方の片面上に配置したことを特徴とするリードフレー
ム。An LOC having a structure in which an inner lead is provided facing a center of a mounting area of a semiconductor chip and a tape with an adhesive for bonding the semiconductor chip is attached to the inner lead. In the lead frame, a tape with an adhesive is attached to a tip portion and a root portion which are portions separated in the longitudinal direction of the inner lead, and the adhesive tape at the tip portion is disposed on one surface of the lead frame, A lead frame, wherein a tape with an adhesive at the base is arranged on the other surface of the lead frame.
対向配置されたインナリードを有し、そのインナリード
部に、半導体チップを接着するための接着剤付テープを
貼り付けた構造のＬＯＣリードフレームにおいて、 前記インナリードの長手方向に離れた部位である先端部
と根元部に接着剤付テープを貼り付け、先端部の接着剤
付テープは上記リードフレームの片面上に配置し、根元
部の接着剤付テープは上記リードフレームの同じ片面上
に配置したことを特徴とするリードフレーム。2. An LOC having a structure in which an inner lead is disposed facing the center of a mounting area of a semiconductor chip and a tape with an adhesive for bonding the semiconductor chip is attached to the inner lead. In the lead frame, a tape with an adhesive is attached to a tip portion and a root portion which are portions separated in the longitudinal direction of the inner lead, and the adhesive tape at the tip portion is disposed on one surface of the lead frame, and Wherein the tape with adhesive is disposed on the same one side of the lead frame.
着剤付テープの位置より内側の位置でインナリードにデ
プレス加工を施したことを特徴とする請求項１又は２記
載のリードフレーム。3. The lead frame according to claim 1, wherein the inner lead is depressed at a position inside the position of the adhesive tape attached to the root of the inner lead.
レームを用い、そのインナリードの先端部の接着剤付テ
ープにより第１の半導体チップを固定し、またインナリ
ードの根元部と根元部の接着剤付テープにより第２の半
導体チップを固定したことを特徴とする半導体装置。4. A lead frame according to claim 1, wherein the first semiconductor chip is fixed by a tape with an adhesive at the tip of the inner lead, and the base of the inner lead and the base are fixed. A semiconductor device, wherein a second semiconductor chip is fixed by a portion of a tape with an adhesive.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000404668A JP2002203935A (en) | 2000-12-28 | 2000-12-28 | Lead frame and semiconductor device using it |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000404668A JP2002203935A (en) | 2000-12-28 | 2000-12-28 | Lead frame and semiconductor device using it |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002203935A true JP2002203935A (en) | 2002-07-19 |
Family
ID=18868591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000404668A Withdrawn JP2002203935A (en) | 2000-12-28 | 2000-12-28 | Lead frame and semiconductor device using it |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002203935A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007157826A (en) * | 2005-12-01 | 2007-06-21 | Oki Electric Ind Co Ltd | Semiconductor device, manufacturing method thereof, and lead frame thereof |
| JP2008027994A (en) * | 2006-07-19 | 2008-02-07 | Matsushita Electric Ind Co Ltd | Semiconductor device and manufacturing method therefor |
| JP2009074862A (en) * | 2007-09-19 | 2009-04-09 | Dainippon Printing Co Ltd | Sensor package and its manufacturing method |
-
2000
- 2000-12-28 JP JP2000404668A patent/JP2002203935A/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007157826A (en) * | 2005-12-01 | 2007-06-21 | Oki Electric Ind Co Ltd | Semiconductor device, manufacturing method thereof, and lead frame thereof |
| JP2008027994A (en) * | 2006-07-19 | 2008-02-07 | Matsushita Electric Ind Co Ltd | Semiconductor device and manufacturing method therefor |
| JP2009074862A (en) * | 2007-09-19 | 2009-04-09 | Dainippon Printing Co Ltd | Sensor package and its manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0179803B1 (en) | Lead-exposured semiconductor package | |
| JP3230348B2 (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
| JP4195804B2 (en) | Dual die package | |
| JP2569939B2 (en) | Resin-sealed semiconductor device | |
| KR20040030514A (en) | Plastic semiconductor package | |
| JP2931741B2 (en) | Semiconductor device | |
| JP2881733B2 (en) | Bottom lead type semiconductor package | |
| EP0712159A2 (en) | Structure of resin molded type semiconductor | |
| JP2002203935A (en) | Lead frame and semiconductor device using it | |
| JP2908350B2 (en) | Semiconductor device | |
| JP2000124235A (en) | Resin-sealed semiconductor device | |
| JPH06216277A (en) | Semiconductor device and ic card comprising the same | |
| JP3565114B2 (en) | Resin-sealed semiconductor device | |
| KR100268756B1 (en) | A structure of seperat type diepad for leadframe | |
| JPH0992757A (en) | Semiconductor device | |
| JP3229816B2 (en) | Method for manufacturing resin-encapsulated semiconductor device | |
| JPS6242536Y2 (en) | ||
| JPH1168016A (en) | Resin-sealed semiconductor device | |
| JP2518247Y2 (en) | Lead frame | |
| KR20000003001A (en) | Multi chip package using double sided tape | |
| JP2520612Y2 (en) | Resin-sealed semiconductor device | |
| KR19980078723A (en) | High Power Package with Heatsink | |
| KR100532947B1 (en) | Method for stacking and packaging first and second semiconductor chip with center pads on their circuit formation surfaces | |
| JPH08162596A (en) | Lead frame and semiconductor device | |
| KR100533750B1 (en) | Lead Frame Used for the Fabrication of Semiconductor Package and Semiconductor Package Fabricated Using the Same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080304 |