JP2002203216A - Ｉｃカード内メモリアクセス制御方法および装置並びにプログラム記憶媒体 - Google Patents
Ｉｃカード内メモリアクセス制御方法および装置並びにプログラム記憶媒体Info
- Publication number
- JP2002203216A JP2002203216A JP2000399932A JP2000399932A JP2002203216A JP 2002203216 A JP2002203216 A JP 2002203216A JP 2000399932 A JP2000399932 A JP 2000399932A JP 2000399932 A JP2000399932 A JP 2000399932A JP 2002203216 A JP2002203216 A JP 2002203216A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- temporary
- written
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】メモリに対する読み書きを高速に行い、異常発
生時の復元処理ややり直し処理時の廃棄処理、更新処理
を高速に行う。 【解決手段】ＩＣカード１０内のプログラムからメモリ
１５に対する書き込み要求があったとき、メモリ１５よ
りも高速な一時メモリ２０ヘ一時的にデータを書き込
み、書き込んだアドレスを保持し、前記アドレスヘの書
き込み要求があったとき、一時的に書き込まれたデータ
部ヘ書き込みを行い、あるアドレスの読み込み要求があ
ったとき、一時的メモリ２０に書き込まれたデータの読
み出しを行い、このアドレスが一時メモリ２０に登録さ
れていないときは、メモリ１５からデータの読み出しを
行い、一時メモリ２０が満杯になったとき、または外部
からのコマンドに対するレスポンスを送信するときに、
一時メモリ２０に書き込まれたデータをすべてメモリ１
５へ格納し、一時メモリ２０に書き込まれたデータをす
べてクリアする。
生時の復元処理ややり直し処理時の廃棄処理、更新処理
を高速に行う。 【解決手段】ＩＣカード１０内のプログラムからメモリ
１５に対する書き込み要求があったとき、メモリ１５よ
りも高速な一時メモリ２０ヘ一時的にデータを書き込
み、書き込んだアドレスを保持し、前記アドレスヘの書
き込み要求があったとき、一時的に書き込まれたデータ
部ヘ書き込みを行い、あるアドレスの読み込み要求があ
ったとき、一時的メモリ２０に書き込まれたデータの読
み出しを行い、このアドレスが一時メモリ２０に登録さ
れていないときは、メモリ１５からデータの読み出しを
行い、一時メモリ２０が満杯になったとき、または外部
からのコマンドに対するレスポンスを送信するときに、
一時メモリ２０に書き込まれたデータをすべてメモリ１
５へ格納し、一時メモリ２０に書き込まれたデータをす
べてクリアする。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＣカード内メモ
リアクセス制御方法および装置並びにプログラム記憶媒
体に関する。
リアクセス制御方法および装置並びにプログラム記憶媒
体に関する。
【０００２】
【従来の技術】プラスチック・カードに半導体チップを
組み込んだ高性能ＩＣカードの需要が高まっている。ま
た、様々な環境でのＩＣカードの利用が求められるよう
になってきており、それにしたがって、様々なデバイス
（ＣＰＵやメモリなど）がＩＣカードに用いられるよう
になっている。
組み込んだ高性能ＩＣカードの需要が高まっている。ま
た、様々な環境でのＩＣカードの利用が求められるよう
になってきており、それにしたがって、様々なデバイス
（ＣＰＵやメモリなど）がＩＣカードに用いられるよう
になっている。
【０００３】図１０は従来のＩＣカード内メモリアクセ
ス制御システムを示す図である。
ス制御システムを示す図である。
【０００４】１００はＩＣカード、１０１は外部機器、
１０２はＩＣカード１００内の制御部、１０３はＩＣカ
ード１００内のメモリアクセス部、１０４はＩＣカード
１００内のメモリ（アクセスが比較的低速）、１０５は
外部機器１０１から制御部１０２へのコマンド送信、１
０６は制御部１０２から外部機器１０１へのレスポンス
受信、１０７は制御部１０２とメモリアクセス部１０３
間のメモリ読み書き、１０８はメモリアクセス部１０３
とメモリ１０４間のメモリ読み書きである。
１０２はＩＣカード１００内の制御部、１０３はＩＣカ
ード１００内のメモリアクセス部、１０４はＩＣカード
１００内のメモリ（アクセスが比較的低速）、１０５は
外部機器１０１から制御部１０２へのコマンド送信、１
０６は制御部１０２から外部機器１０１へのレスポンス
受信、１０７は制御部１０２とメモリアクセス部１０３
間のメモリ読み書き、１０８はメモリアクセス部１０３
とメモリ１０４間のメモリ読み書きである。
【０００５】図１０に示すようなＩＣカード１００内の
メモリ１０４ヘの読み書きを処理する従来のＩＣカード
内メモリアクセス制御においては、メモリ１０４ヘの読
み書き要求が発生するごとに、メモリ１０４ヘ読み書き
を行っていた。
メモリ１０４ヘの読み書きを処理する従来のＩＣカード
内メモリアクセス制御においては、メモリ１０４ヘの読
み書き要求が発生するごとに、メモリ１０４ヘ読み書き
を行っていた。
【０００６】
【発明が解決しようとする課題】従来、外部機器７１か
ら電源が供給されるＩＣカードは、アクセス処理の途中
で電源が切れたり、やり直しの要求が発生したりする異
常が発生することが多く、処理途中での不整合が多いと
いう問題がある。アクセス処理の途中で、電源断が発生
したり、やり直しの要求が発生した場合、電源断時には
次の電源投入時に、やり直し要求が発生したときはその
ときに、それまで書き込んでいたデータを再び書き込む
処理が必要であった。
ら電源が供給されるＩＣカードは、アクセス処理の途中
で電源が切れたり、やり直しの要求が発生したりする異
常が発生することが多く、処理途中での不整合が多いと
いう問題がある。アクセス処理の途中で、電源断が発生
したり、やり直しの要求が発生した場合、電源断時には
次の電源投入時に、やり直し要求が発生したときはその
ときに、それまで書き込んでいたデータを再び書き込む
処理が必要であった。
【０００７】従来では、上記のように、メモリ１０４ヘ
の読み書き要求が発生するごとに、メモリ１０４ヘ読み
書きを行っていたので、全体の処理時間に比べて、メモ
リ読み書きにかかる処理時間が大きい場合、読み書きが
比較的低速なメモ１０４に読み書きすると、全体として
かなり処理速度が低下する。また、処理時間が長くなる
場合、途中で上記異常が発生しやすかった。加えて、上
記異常発生時のメモリ１０４の不整合を修正するため
に、長い処理時間を要していた。
の読み書き要求が発生するごとに、メモリ１０４ヘ読み
書きを行っていたので、全体の処理時間に比べて、メモ
リ読み書きにかかる処理時間が大きい場合、読み書きが
比較的低速なメモ１０４に読み書きすると、全体として
かなり処理速度が低下する。また、処理時間が長くなる
場合、途中で上記異常が発生しやすかった。加えて、上
記異常発生時のメモリ１０４の不整合を修正するため
に、長い処理時間を要していた。
【０００８】本発明は、上述したような従来のシステム
に有する問題に鑑みてなされたもので、その目的は、ア
クセスが比較的低速なＩＣカード内メモリに対する読み
書きを極力減らし、メモリアクセス処理時間の総和を極
力少なくすることができるＩＣカード内メモリアクセス
制御方法および装置並びにプログラム記憶媒体を提供す
ることにある。
に有する問題に鑑みてなされたもので、その目的は、ア
クセスが比較的低速なＩＣカード内メモリに対する読み
書きを極力減らし、メモリアクセス処理時間の総和を極
力少なくすることができるＩＣカード内メモリアクセス
制御方法および装置並びにプログラム記憶媒体を提供す
ることにある。
【０００９】また、本発明の別の目的は、トランザクシ
ョン処理を付加することで、ＩＣカード内メモリに不整
合が発生しにくく、かつ、高速に前の状態へ復帰し、あ
るいは完了することができるＩＣカード内メモリアクセ
ス制御方法および装置並びにプログラム記憶媒体を提供
することにある。
ョン処理を付加することで、ＩＣカード内メモリに不整
合が発生しにくく、かつ、高速に前の状態へ復帰し、あ
るいは完了することができるＩＣカード内メモリアクセ
ス制御方法および装置並びにプログラム記憶媒体を提供
することにある。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明のＩＣカード内メモリアクセス制御方法
は、ＩＣカード内のプログラムから前記ＩＣカード内の
メモリに対する書き込み要求があったとき、前記メモリ
よりも読み書きの高速な前記ＩＣカード内の一時メモリ
ヘ一時的にデータを書き込み、書き込んだアドレスを保
持し、前記プログラムから前記アドレスヘの書き込み要
求があったとき、一時的に書き込まれたデータ部ヘ書き
込みを行い、また、前記プログラムからあるアドレスの
読み込み要求があったとき、前記一時的メモリに書き込
まれたデータの読み出しを行い、このアドレスが前記一
時メモリに登録されていないときは、前記メモリからデ
ータの読み出しを行い、前記一時メモリが満杯になった
とき、または外部からのコマンドに対するレスポンスを
送信するときに、前記一時メモリに書き込まれたデータ
をすべて前記メモリへ格納し、その後、前記一時メモリ
に書き込まれたデータをすべてクリアすることを特徴と
する。
めに、本発明のＩＣカード内メモリアクセス制御方法
は、ＩＣカード内のプログラムから前記ＩＣカード内の
メモリに対する書き込み要求があったとき、前記メモリ
よりも読み書きの高速な前記ＩＣカード内の一時メモリ
ヘ一時的にデータを書き込み、書き込んだアドレスを保
持し、前記プログラムから前記アドレスヘの書き込み要
求があったとき、一時的に書き込まれたデータ部ヘ書き
込みを行い、また、前記プログラムからあるアドレスの
読み込み要求があったとき、前記一時的メモリに書き込
まれたデータの読み出しを行い、このアドレスが前記一
時メモリに登録されていないときは、前記メモリからデ
ータの読み出しを行い、前記一時メモリが満杯になった
とき、または外部からのコマンドに対するレスポンスを
送信するときに、前記一時メモリに書き込まれたデータ
をすべて前記メモリへ格納し、その後、前記一時メモリ
に書き込まれたデータをすべてクリアすることを特徴と
する。
【００１１】また、本発明のＩＣカード内メモリアクセ
ス制御方法は、前記一時メモリに一時的に書き込まれた
データを強制的に前記メモリに書き込み、以降前記一時
メモリに対して読み書きを行い、前記プログラムの要求
する時点と外部からのコマンドに対するレスポンスを送
信するときに、前記一時メモリに書き込まれたデータを
すべて前記メモリに書き込み、データの更新を行うこと
で、データの更新前に電源断が発生しても前記メモリに
不整合が発生しない、あるいは、前記一時メモリに書き
込まれたデータをすべてクリアすることで、強制的に前
記メモリに書き込む前の状態に復帰することを特徴とす
る。
ス制御方法は、前記一時メモリに一時的に書き込まれた
データを強制的に前記メモリに書き込み、以降前記一時
メモリに対して読み書きを行い、前記プログラムの要求
する時点と外部からのコマンドに対するレスポンスを送
信するときに、前記一時メモリに書き込まれたデータを
すべて前記メモリに書き込み、データの更新を行うこと
で、データの更新前に電源断が発生しても前記メモリに
不整合が発生しない、あるいは、前記一時メモリに書き
込まれたデータをすべてクリアすることで、強制的に前
記メモリに書き込む前の状態に復帰することを特徴とす
る。
【００１２】また、本発明のＩＣカード内メモリアクセ
ス制御装置は、ＩＣカード内メモリに対するプログラム
の書き込みあるいは読み込み要求と、一時メモリに書き
込まれたデータのすべてを前記メモリヘ更新し、あるい
は一時メモリに書き込まれたデータのすべてを廃棄する
要求を検出する読み書き検出手段と、一時的に書き込ま
れるデータを格納する一時データ格納手段と、一時的に
書き込んだアドレスを管理する一時データ格納アドレス
記憶手段と、アクセス要求されたアドレスのデータが前
記一時データ格納アドレス記憶手段に格納されている場
合、前記一時データ格納手段からデータを読み書きし、
アクセス要求されたアドレスのデータが前記一時データ
格納アドレス記憶手段に格納されていない場合、前記メ
モリから読み出し、または前記一時データ格納手段にデ
ータを書き込み、かつ、アクセス要求されたアドレスを
前記一時データ格納アドレス記憶手段に記憶する一時デ
ータアクセス制御手段とを備えたことを特徴とする。
ス制御装置は、ＩＣカード内メモリに対するプログラム
の書き込みあるいは読み込み要求と、一時メモリに書き
込まれたデータのすべてを前記メモリヘ更新し、あるい
は一時メモリに書き込まれたデータのすべてを廃棄する
要求を検出する読み書き検出手段と、一時的に書き込ま
れるデータを格納する一時データ格納手段と、一時的に
書き込んだアドレスを管理する一時データ格納アドレス
記憶手段と、アクセス要求されたアドレスのデータが前
記一時データ格納アドレス記憶手段に格納されている場
合、前記一時データ格納手段からデータを読み書きし、
アクセス要求されたアドレスのデータが前記一時データ
格納アドレス記憶手段に格納されていない場合、前記メ
モリから読み出し、または前記一時データ格納手段にデ
ータを書き込み、かつ、アクセス要求されたアドレスを
前記一時データ格納アドレス記憶手段に記憶する一時デ
ータアクセス制御手段とを備えたことを特徴とする。
【００１３】さらに、本発明のプログラム記憶媒体は、
ＩＣカード内のプログラムから前記ＩＣカード内のメモ
リに対する書き込み要求があったとき、前記メモリより
も読み書きの高速な前記ＩＣカード内の一時メモリヘ一
時的にデータを書き込み、書き込んだアドレスを保持
し、前記プログラムから前記アドレスヘの書き込み要求
があったとき、一時的に書き込まれたデータ部ヘ書き込
みを行い、また、前記プログラムからあるアドレスの読
み込み要求があったとき、前記一時的メモリに書き込ま
れたデータの読み出しを行い、このアドレスが一時メモ
リに登録されていないときは、前記メモリからデータの
読み出しを行い、前記一時メモリが満杯になったとき、
または外部からのコマンドに対するレスポンスを送信す
るときに、前記一時メモリに書き込まれたデータをすべ
て前記メモリへ格納し、その後、前記一時メモリに書き
込まれたデータをすべてクリアするアクセスプログラム
を格納したことを特徴とする。
ＩＣカード内のプログラムから前記ＩＣカード内のメモ
リに対する書き込み要求があったとき、前記メモリより
も読み書きの高速な前記ＩＣカード内の一時メモリヘ一
時的にデータを書き込み、書き込んだアドレスを保持
し、前記プログラムから前記アドレスヘの書き込み要求
があったとき、一時的に書き込まれたデータ部ヘ書き込
みを行い、また、前記プログラムからあるアドレスの読
み込み要求があったとき、前記一時的メモリに書き込ま
れたデータの読み出しを行い、このアドレスが一時メモ
リに登録されていないときは、前記メモリからデータの
読み出しを行い、前記一時メモリが満杯になったとき、
または外部からのコマンドに対するレスポンスを送信す
るときに、前記一時メモリに書き込まれたデータをすべ
て前記メモリへ格納し、その後、前記一時メモリに書き
込まれたデータをすべてクリアするアクセスプログラム
を格納したことを特徴とする。
【００１４】本発明では、ＩＣカード内に例えばフラッ
シュメモリなどの大容量でアクセスの比較的低速なメモ
リと、ＲＡＭなどの小容量でアクセスの比較的高速な一
時メモリを併せ持たせ、比較的アクセスの低速なメモリ
のアクセス速度改善とトランザクション機能の追加を図
る。すなわち、まず、ＩＣカード内の比較的低速なメモ
リに対するメモリ読み書き要求を検出する。読み込みの
場合、比較的高速な一時メモリに一時的に格納されたデ
ータがあるかどうか確認し、あればそのデータを返し、
なければＩＣカード内メモリ御御部にデータ読み出し要
求を出し、そのデータを返す。一方、書き込みの場合、
一時メモリに一時的な書き込みデータがあれば、その同
じ場所に書き込みデータを格納し（上書きし）、なけれ
ば新しく格納する。また、データ更新要求を受け取った
ときに、一時的に格納されたデータをすべてＩＣカード
内のメモリに書き込み、クリアする。
シュメモリなどの大容量でアクセスの比較的低速なメモ
リと、ＲＡＭなどの小容量でアクセスの比較的高速な一
時メモリを併せ持たせ、比較的アクセスの低速なメモリ
のアクセス速度改善とトランザクション機能の追加を図
る。すなわち、まず、ＩＣカード内の比較的低速なメモ
リに対するメモリ読み書き要求を検出する。読み込みの
場合、比較的高速な一時メモリに一時的に格納されたデ
ータがあるかどうか確認し、あればそのデータを返し、
なければＩＣカード内メモリ御御部にデータ読み出し要
求を出し、そのデータを返す。一方、書き込みの場合、
一時メモリに一時的な書き込みデータがあれば、その同
じ場所に書き込みデータを格納し（上書きし）、なけれ
ば新しく格納する。また、データ更新要求を受け取った
ときに、一時的に格納されたデータをすべてＩＣカード
内のメモリに書き込み、クリアする。
【００１５】従来、ＩＣカード内のメモリヘの読み書き
が発生するごとにメモリヘ読み書きしていたのを、本発
明では、比較的高速なＩＣカード内の一時メモリヘ一時
的に読み書きを行うことで、１回当たりの読み書きの処
理速度を向上させる。処理全体として、１回当たりの読
み書き処理時間の減少分の合計から、最後にＩＣカード
内のメモリに、一時的に格納したデータをすべて更新す
る処理時間を差し引いた時間だけ全体的に処理速度が向
上することになる。
が発生するごとにメモリヘ読み書きしていたのを、本発
明では、比較的高速なＩＣカード内の一時メモリヘ一時
的に読み書きを行うことで、１回当たりの読み書きの処
理速度を向上させる。処理全体として、１回当たりの読
み書き処理時間の減少分の合計から、最後にＩＣカード
内のメモリに、一時的に格納したデータをすべて更新す
る処理時間を差し引いた時間だけ全体的に処理速度が向
上することになる。
【００１６】また、本発明では、前記一時メモリに一時
的に書き込まれたデータを強制的に前記メモリに書き込
み（トランザクションコミット）、以降前記一時メモリ
に対して読み書きを行い、前記プログラムの要求する時
点と外部からのコマンドに対するレスポンスを送信する
ときに、前記一時メモリに書き込まれたデータをすべて
前記メモリに書き込み、データの更新を行うことで、デ
ータの更新前に電源断が発生しても前記メモリに不整合
が発生しない、あるいは、前記一時メモリに書き込まれ
たデータをすべてクリアする（トランザクションアボー
ト）ことで、強制的に前記メモリに書き込む前の状態に
復帰することにより、メモリにクセスするプログラムを
実行している際、電源断ややり直しの要求等の異常が発
生した場合、一時メモリヘ書き込む前の状態に即座に戻
り、始めから処理をやり直すことが可能となる。
的に書き込まれたデータを強制的に前記メモリに書き込
み（トランザクションコミット）、以降前記一時メモリ
に対して読み書きを行い、前記プログラムの要求する時
点と外部からのコマンドに対するレスポンスを送信する
ときに、前記一時メモリに書き込まれたデータをすべて
前記メモリに書き込み、データの更新を行うことで、デ
ータの更新前に電源断が発生しても前記メモリに不整合
が発生しない、あるいは、前記一時メモリに書き込まれ
たデータをすべてクリアする（トランザクションアボー
ト）ことで、強制的に前記メモリに書き込む前の状態に
復帰することにより、メモリにクセスするプログラムを
実行している際、電源断ややり直しの要求等の異常が発
生した場合、一時メモリヘ書き込む前の状態に即座に戻
り、始めから処理をやり直すことが可能となる。
【００１７】
【発明の実施の形態】以下、図面を用いて本発明の実施
の形態について詳細に説明する。なお、以下で説明する
図面で、同一機能を有するものは同一符号を付け、その
繰り返しの説明は省略する。
の形態について詳細に説明する。なお、以下で説明する
図面で、同一機能を有するものは同一符号を付け、その
繰り返しの説明は省略する。
【００１８】図１は本発明の実施の形態のＩＣカード内
メモリアクセス制御システムを示す図である。
メモリアクセス制御システムを示す図である。
【００１９】１０はＩＣカード、１１は外部機器、１２
はＩＣカード１０内の制御部、１３は読み書き検出手
段、１４はメモリアクセス部、１５はメモリ（アクセス
が比較的低速）、１６は一時データアクセス制御手段、
１７は一時データ格納手段、１８は一時データ格納アド
レス記憶手段、１９は一時メモリアクセスモジュール、
２０は一時メモリ（アクセスが比較的高速）、２１は外
部機器１１から制御部１２へのコマンド送信、２２は制
御部１２から外部機器１１へのレスポンス受信、２３は
制御部１２と読み書き検出手段１３間のメモリ読み書
き、２４はメモリアクセス部１４とメモリ１５間のメモ
リ読み書き、２５は一時メモリアクセスモジュール１９
と一時メモリ２０間のメモリ読み書きである。
はＩＣカード１０内の制御部、１３は読み書き検出手
段、１４はメモリアクセス部、１５はメモリ（アクセス
が比較的低速）、１６は一時データアクセス制御手段、
１７は一時データ格納手段、１８は一時データ格納アド
レス記憶手段、１９は一時メモリアクセスモジュール、
２０は一時メモリ（アクセスが比較的高速）、２１は外
部機器１１から制御部１２へのコマンド送信、２２は制
御部１２から外部機器１１へのレスポンス受信、２３は
制御部１２と読み書き検出手段１３間のメモリ読み書
き、２４はメモリアクセス部１４とメモリ１５間のメモ
リ読み書き、２５は一時メモリアクセスモジュール１９
と一時メモリ２０間のメモリ読み書きである。
【００２０】メモリ１５は例えばフラッシュメモリなど
の大容量でアクセスの比較的低速なメモリであり、一時
メモリ２０はＲＡＭなどの小容量でアクセスの比較的高
速な一時メモリである。
の大容量でアクセスの比較的低速なメモリであり、一時
メモリ２０はＲＡＭなどの小容量でアクセスの比較的高
速な一時メモリである。
【００２１】本実施の形態においては、ＩＣカード１０
の内部は制御部１２、メモリアクセス部１４、メモリ１
５からなる従来と同様の構成に加えて、読み書き検出手
段１３、一時データアクセス制御手段１６、一時データ
格納手段１７、一時データ格納アドレス記憶手段１８、
一時メモリアクセスモジュール１９、および一時メモリ
２０を備える。
の内部は制御部１２、メモリアクセス部１４、メモリ１
５からなる従来と同様の構成に加えて、読み書き検出手
段１３、一時データアクセス制御手段１６、一時データ
格納手段１７、一時データ格納アドレス記憶手段１８、
一時メモリアクセスモジュール１９、および一時メモリ
２０を備える。
【００２２】制御部１２は、外部機器１１からのコマン
ドを受け付け、内部のプログラムを実行し、レスポンス
を外部機器１１に送信するモジュールである。メモリア
クセス部１４は、メモリ１５に対して読み書きを行うモ
ジュールである。一時メモリアクセスモジュール１９
は、一時メモリ２０に対して読み書きを行うモジュール
である。
ドを受け付け、内部のプログラムを実行し、レスポンス
を外部機器１１に送信するモジュールである。メモリア
クセス部１４は、メモリ１５に対して読み書きを行うモ
ジュールである。一時メモリアクセスモジュール１９
は、一時メモリ２０に対して読み書きを行うモジュール
である。
【００２３】図２は本実施の形態のＩＣカード内メモリ
アクセス制御のメインルーチンの流れを示す図、図３は
読み込み処理の流れを示す図、図４は書き込み処理の流
れを示す図、図５は更新処理の流れを示す図、図６は廃
棄処理の流れを示す図である。
アクセス制御のメインルーチンの流れを示す図、図３は
読み込み処理の流れを示す図、図４は書き込み処理の流
れを示す図、図５は更新処理の流れを示す図、図６は廃
棄処理の流れを示す図である。
【００２４】以下、図１〜図６を用いて本実施の形態の
ＩＣカード内メモリアクセス制御の流れについて説明す
る。
ＩＣカード内メモリアクセス制御の流れについて説明す
る。
【００２５】外部機器１１（図１）からコマンドを受信
すると（図２のステップ２０１）、ＩＣカード１０内の
制御部１２は、電源投入後初めての内部プログラム実行
であれば、一時メモリ２０を一時メモリアクセスモジュ
ール１９を用いて初期化する（ステップ２０２）。ここ
で、一時メモリデバイスの特性によっては、一時メモリ
２０は電源投入時に初期化されている場合があるため、
この初期化処理は不必要な場合がある。
すると（図２のステップ２０１）、ＩＣカード１０内の
制御部１２は、電源投入後初めての内部プログラム実行
であれば、一時メモリ２０を一時メモリアクセスモジュ
ール１９を用いて初期化する（ステップ２０２）。ここ
で、一時メモリデバイスの特性によっては、一時メモリ
２０は電源投入時に初期化されている場合があるため、
この初期化処理は不必要な場合がある。
【００２６】その後、内部プログラムを実行する（ステ
ップ２０３）。
ップ２０３）。
【００２７】読み書き検出手段１３は、制御部１２が実
行するプログラムから発生するメモリ１５および一時メ
モリ２０への読み込み、書き込み、更新、廃棄の要求を
受け（フックし）（ステップ２０４）、一時データアク
セス制御手段１６に通知する。
行するプログラムから発生するメモリ１５および一時メ
モリ２０への読み込み、書き込み、更新、廃棄の要求を
受け（フックし）（ステップ２０４）、一時データアク
セス制御手段１６に通知する。
【００２８】もし、読み込み要求である場合（ステップ
２０５）、読み込み処理が開始される（ステップ２０
６）。読み込み処理（図３のステップ３０１）では、一
時メモリ２０に読み込み先アドレスが登録されているか
を、一時データ格納アドレス記憶手段１８に間い合わせ
る（ステップ３０２）。一時データ格納アドレス記憶手
段１８は、一時メモリアクセスモジュール１９を用いて
そのアドレスが格納されているかを一時メモリ２０から
検索し、有無を返す。有りの場合、一時データアクセス
制御手段１６は、一時データ格納手段１７にそのアドレ
スのデータを読み出すように要求する（ステップ３０
４）。一時データ格納手段１７は、一時メモリアクセス
モジュール１９を用いて、そのアドレスのデータを一時
メモリ２０から読み出し、一時データアクセス制御手段
１６に返す。無しの場合は、メモリアクセス部１４を用
いてメモリ１５からそのアドレスのデータを読み出す
（ステップ３０３）。
２０５）、読み込み処理が開始される（ステップ２０
６）。読み込み処理（図３のステップ３０１）では、一
時メモリ２０に読み込み先アドレスが登録されているか
を、一時データ格納アドレス記憶手段１８に間い合わせ
る（ステップ３０２）。一時データ格納アドレス記憶手
段１８は、一時メモリアクセスモジュール１９を用いて
そのアドレスが格納されているかを一時メモリ２０から
検索し、有無を返す。有りの場合、一時データアクセス
制御手段１６は、一時データ格納手段１７にそのアドレ
スのデータを読み出すように要求する（ステップ３０
４）。一時データ格納手段１７は、一時メモリアクセス
モジュール１９を用いて、そのアドレスのデータを一時
メモリ２０から読み出し、一時データアクセス制御手段
１６に返す。無しの場合は、メモリアクセス部１４を用
いてメモリ１５からそのアドレスのデータを読み出す
（ステップ３０３）。
【００２９】読み込み要求ではなく、書き込み要求であ
る場合（図２のステップ２０７）、書き込み処理が開始
される（ステップ２０８）。書き込み処理（図４のステ
ップ４０１）では、一時メモリ２０に書き込み先アドレ
スが登録されているかを一時データ格納アドレス記憶手
段１８に間い合わせる（ステップ４０２）。一時データ
格納アドレス記憶手段１８は、一時メモリアクセスモジ
ュール１９を用いて一時メモリ２０からそのアドレスが
格納されているかを検索し、有無を返す。有りの場合、
一時データ格納手段１７に一時メモリ２０のそのアドレ
スのデータ部に書き込むように要求する（ステップ４０
４）。一時データ格納手段１７は、一時メモリアクセス
モジュール１９を用いて、そのアドレスのデータを一時
メモリ２０に書き込む。無しの場合、一時データ格納ア
ドレス記憶手段１８にそのアドレスを登録するように要
求する（ステップ４０３）。一時データ格納アドレス記
憶手段１８は、一時メモリアクセスモジュール１９を用
いて、そのアドレスを登録（書き込み）する。そして、
一時データ格納手段１７は、書き込むデータを一時メモ
リアクセスモジュール１９を用いて一時メモリ２０にデ
ータを書き込む（ステップ４０４）。
る場合（図２のステップ２０７）、書き込み処理が開始
される（ステップ２０８）。書き込み処理（図４のステ
ップ４０１）では、一時メモリ２０に書き込み先アドレ
スが登録されているかを一時データ格納アドレス記憶手
段１８に間い合わせる（ステップ４０２）。一時データ
格納アドレス記憶手段１８は、一時メモリアクセスモジ
ュール１９を用いて一時メモリ２０からそのアドレスが
格納されているかを検索し、有無を返す。有りの場合、
一時データ格納手段１７に一時メモリ２０のそのアドレ
スのデータ部に書き込むように要求する（ステップ４０
４）。一時データ格納手段１７は、一時メモリアクセス
モジュール１９を用いて、そのアドレスのデータを一時
メモリ２０に書き込む。無しの場合、一時データ格納ア
ドレス記憶手段１８にそのアドレスを登録するように要
求する（ステップ４０３）。一時データ格納アドレス記
憶手段１８は、一時メモリアクセスモジュール１９を用
いて、そのアドレスを登録（書き込み）する。そして、
一時データ格納手段１７は、書き込むデータを一時メモ
リアクセスモジュール１９を用いて一時メモリ２０にデ
ータを書き込む（ステップ４０４）。
【００３０】書き込み要求ではなく、更新要求である場
合（図２のステップ２０９）、更新処理が開始される
（ステップ２１０）。更新処理（図５のステップ５０
１）では、格納されている全てのアドレスを一時データ
格納アドレス記憶手段１８から読み出し、かつ、そのア
ドレスに対応するデータをすべて一時データ格納手段１
７から読み出し、メモリアクセス部１４を用いてメモリ
１５にすべて書き出す（ステップ５０２）。その後、一
時データ格納手段１７に対して一時メモリ２０に格納さ
れているすべてのデータのクリアを要求し（ステップ５
０３）、一時データ格納アドレス記憶手段１８に対して
登録されているアドレスのすべてのクリアを要求する
（ステップ５０４）。一時データ格納アドレス記憶手段
１８と一時データ格納手段１７は、一時メモリアクセス
モジュール１９を用いて一時メモリ２０のクリア処理を
行う。
合（図２のステップ２０９）、更新処理が開始される
（ステップ２１０）。更新処理（図５のステップ５０
１）では、格納されている全てのアドレスを一時データ
格納アドレス記憶手段１８から読み出し、かつ、そのア
ドレスに対応するデータをすべて一時データ格納手段１
７から読み出し、メモリアクセス部１４を用いてメモリ
１５にすべて書き出す（ステップ５０２）。その後、一
時データ格納手段１７に対して一時メモリ２０に格納さ
れているすべてのデータのクリアを要求し（ステップ５
０３）、一時データ格納アドレス記憶手段１８に対して
登録されているアドレスのすべてのクリアを要求する
（ステップ５０４）。一時データ格納アドレス記憶手段
１８と一時データ格納手段１７は、一時メモリアクセス
モジュール１９を用いて一時メモリ２０のクリア処理を
行う。
【００３１】更新要求ではなく、廃棄要求である場合
（図２のステップ２１１）、廃棄処理が開始される（ス
テップ２１２）。廃棄処理（図６のステップ６０１）で
は、一時データ格納手段１７に対して格納されているす
べてのデータのクリアを要求し（ステップ６０３）、一
時データ格納アドレス記憶手段１８に対して登録されて
いるアドレスのすべてクリアを要求する（ステップ６０
２）。一時データ格納アドレス記憶手段１８と一時デー
タ格納手段１７は、一時メモリアクセスモジュール１９
を用いて一時メモリ２０のクリア処理を行う。
（図２のステップ２１１）、廃棄処理が開始される（ス
テップ２１２）。廃棄処理（図６のステップ６０１）で
は、一時データ格納手段１７に対して格納されているす
べてのデータのクリアを要求し（ステップ６０３）、一
時データ格納アドレス記憶手段１８に対して登録されて
いるアドレスのすべてクリアを要求する（ステップ６０
２）。一時データ格納アドレス記憶手段１８と一時デー
タ格納手段１７は、一時メモリアクセスモジュール１９
を用いて一時メモリ２０のクリア処理を行う。
【００３２】以上の要求を読み書き検出手段１３により
すべて検出（フック）し、ＩＣカード１０内の制御部１
２による内部プログラム実行が終了するまで繰り返す。
内部プログラムが終了した場合（図２のステップ２１
３）、更新処理を行う（ステップ２１４）。最後に、制
御部１２は、外部機器１１に対してレスポンスを送信し
て終了する（ステップ２１５）。
すべて検出（フック）し、ＩＣカード１０内の制御部１
２による内部プログラム実行が終了するまで繰り返す。
内部プログラムが終了した場合（図２のステップ２１
３）、更新処理を行う（ステップ２１４）。最後に、制
御部１２は、外部機器１１に対してレスポンスを送信し
て終了する（ステップ２１５）。
【００３３】図７は、本実施の形態のＩＣカード内メモ
リアクセス制御のトランザクションを使っている場合の
メインルーチンの流れを示す図、図８は書き込み処理の
流れを示す図、図９（ａ）はトランザクション開始処理
の流れを示す図、（ｂ）はトランザクション更新処理の
流れを示す図、（ｃ）はトランザクション廃棄処理の流
れを示す図である。なお、読み込み処理、更新処理、廃
棄処理の流れを示す図はそれぞれ図３、図５、図６と同
様であるので、図示は省略する。
リアクセス制御のトランザクションを使っている場合の
メインルーチンの流れを示す図、図８は書き込み処理の
流れを示す図、図９（ａ）はトランザクション開始処理
の流れを示す図、（ｂ）はトランザクション更新処理の
流れを示す図、（ｃ）はトランザクション廃棄処理の流
れを示す図である。なお、読み込み処理、更新処理、廃
棄処理の流れを示す図はそれぞれ図３、図５、図６と同
様であるので、図示は省略する。
【００３４】以下、図７〜図９、および図３、図５、図
６を用いて本実施の形態のトランザクションを使ってい
る場合のＩＣカード内メモリアクセス制御の流れについ
て説明する。
６を用いて本実施の形態のトランザクションを使ってい
る場合のＩＣカード内メモリアクセス制御の流れについ
て説明する。
【００３５】外部機器１１（図１）からコマンドを受信
すると（図７のステップ７０１）、ＩＣカード１０内の
制御部１２は、電源投入後初めての内部プログラム実行
であれば、一時メモリ２０を一時メモリアクセスモジュ
ール１９を用いて初期化する（ステップ７０２）。ここ
で、一時メモリデバイスの特性によっては、一時メモリ
２０は電源投入時に初期化されている場合があるため、
この初期化処理は不必要な場合がある。
すると（図７のステップ７０１）、ＩＣカード１０内の
制御部１２は、電源投入後初めての内部プログラム実行
であれば、一時メモリ２０を一時メモリアクセスモジュ
ール１９を用いて初期化する（ステップ７０２）。ここ
で、一時メモリデバイスの特性によっては、一時メモリ
２０は電源投入時に初期化されている場合があるため、
この初期化処理は不必要な場合がある。
【００３６】その後、内部プログラムを実行する（ステ
ップ７０３）。
ップ７０３）。
【００３７】読み書き検出手段１３は、制御部１２が実
行するプログラムから発生するメモリ１５および一時メ
モリ２０への読み込み、書き込み、更新、廃棄の要求を
受け（フックし）（ステップ７０４）、一時データアク
セス制御手段１６に通知する。
行するプログラムから発生するメモリ１５および一時メ
モリ２０への読み込み、書き込み、更新、廃棄の要求を
受け（フックし）（ステップ７０４）、一時データアク
セス制御手段１６に通知する。
【００３８】トランザクション開始要求である場合（ス
テップ７０５）、トランザクション開始処理が開始され
る（ステップ７０６）。トランザクション開始処理が開
始され（図９（ａ）のステップ９０１）、開始処理がさ
れ（ステップ９０２）、トランザクション中フラグをオ
ンにし（ステップ９０３）、トランザクション開始処理
を終了する（ステップ９０４）。トランザクション開始
前に、一時メモリ２０にあるデータをすべて書き出す。
トランザクション廃棄、あるいは電源断時に、トランザ
クション開始前の状態に復帰できるようにするためであ
る。トランザクション中フラグは、一時メモリ２０が満
杯になったとき、内部的にメモリ１５に書き出すことを
回避するためのものである。もし、回避しなかった場
合、トランザクション開始前の状態に復帰できなくな
る。
テップ７０５）、トランザクション開始処理が開始され
る（ステップ７０６）。トランザクション開始処理が開
始され（図９（ａ）のステップ９０１）、開始処理がさ
れ（ステップ９０２）、トランザクション中フラグをオ
ンにし（ステップ９０３）、トランザクション開始処理
を終了する（ステップ９０４）。トランザクション開始
前に、一時メモリ２０にあるデータをすべて書き出す。
トランザクション廃棄、あるいは電源断時に、トランザ
クション開始前の状態に復帰できるようにするためであ
る。トランザクション中フラグは、一時メモリ２０が満
杯になったとき、内部的にメモリ１５に書き出すことを
回避するためのものである。もし、回避しなかった場
合、トランザクション開始前の状態に復帰できなくな
る。
【００３９】トランザクション更新要求である場合（ス
テップ７０７）、トランザクション更新処理が開始され
る（ステップ７０８）。トランザクション更新処理が開
始され（図９（ｂ）のステップ９０５）、更新処理がさ
れ（ステップ９０６）、トランザクション中フラグをオ
フにし（ステップ９０７）、トランザクション更新処理
を終了する（ステップ９０８）。
テップ７０７）、トランザクション更新処理が開始され
る（ステップ７０８）。トランザクション更新処理が開
始され（図９（ｂ）のステップ９０５）、更新処理がさ
れ（ステップ９０６）、トランザクション中フラグをオ
フにし（ステップ９０７）、トランザクション更新処理
を終了する（ステップ９０８）。
【００４０】トランザクション廃棄要求である場合（ス
テップ７０９）、トランザクション廃棄処理が開始され
る（ステップ７１０）。トランザクション廃棄処理が開
始され（図９（ｃ）のステップ９０９）、廃棄処理がさ
れ（ステップ９１０）、トランザクション中フラグをオ
フにし（ステップ９１１）、トランザクション廃棄処理
を終了する（ステップ９１２）。
テップ７０９）、トランザクション廃棄処理が開始され
る（ステップ７１０）。トランザクション廃棄処理が開
始され（図９（ｃ）のステップ９０９）、廃棄処理がさ
れ（ステップ９１０）、トランザクション中フラグをオ
フにし（ステップ９１１）、トランザクション廃棄処理
を終了する（ステップ９１２）。
【００４１】もし、読み込み要求である場合（ステップ
７１１）、読み込み処理が開始される（ステップ７１
２）。読み込み処理（図３のステップ３０１）では、一
時メモリ２０に読み込み先アドレスが登録されているか
を、一時データ格納アドレス記憶手段１８に間い合わせ
る（ステップ３０２）。一時データ格納アドレス記憶手
段１８は、一時メモリアクセスモジュール１９を用いて
そのアドレスが格納されているかを一時メモリ２０から
検索し、有無を返す。有りの場合、一時データアクセス
制御手段１６は、一時データ格納手段１７にそのアドレ
スのデータを読み出すように要求する（ステップ３０
４）。一時データ格納手段１７は、一時メモリアクセス
モジュール１９を用いて、そのアドレスのデータを一時
メモリ２０から読み出し、一時データアクセス制御手段
１６に返す。無しの場合は、メモリアクセス部１４を用
いてメモリ１５からそのアドレスのデータを読み出す
（ステップ３０３）。
７１１）、読み込み処理が開始される（ステップ７１
２）。読み込み処理（図３のステップ３０１）では、一
時メモリ２０に読み込み先アドレスが登録されているか
を、一時データ格納アドレス記憶手段１８に間い合わせ
る（ステップ３０２）。一時データ格納アドレス記憶手
段１８は、一時メモリアクセスモジュール１９を用いて
そのアドレスが格納されているかを一時メモリ２０から
検索し、有無を返す。有りの場合、一時データアクセス
制御手段１６は、一時データ格納手段１７にそのアドレ
スのデータを読み出すように要求する（ステップ３０
４）。一時データ格納手段１７は、一時メモリアクセス
モジュール１９を用いて、そのアドレスのデータを一時
メモリ２０から読み出し、一時データアクセス制御手段
１６に返す。無しの場合は、メモリアクセス部１４を用
いてメモリ１５からそのアドレスのデータを読み出す
（ステップ３０３）。
【００４２】読み込み要求ではなく、書き込み要求であ
る場合（図７のステップ７１３）、書き込み処理が開始
される（ステップ７１４）。書き込み処理（図８のステ
ップ８０１）では、一時メモリ２０に書き込み先アドレ
スが登録されているかを一時データ格納アドレス記憶手
段１８に間い合わせる（ステップ８０２）。一時データ
格納アドレス記憶手段１８は、一時メモリアクセスモジ
ュール１９を用いて一時メモリ２０からそのアドレスが
格納されているかを検索し、有無を返す。有りの場合、
一時データ格納手段１７に一時メモリ２０のそのアドレ
スのデータ部に書き込むように要求する（ステップ８０
８）。一時データ格納手段１７は、一時メモリアクセス
モジュール１９を用いて、そのアドレスのデータを一時
メモリ２０に書き込む。無しの場合、一時メモリ２０の
空き容量がないかを問い合わせ（ステップ８０３）、空
き容量がある場合、一時データ格納アドレス記憶手段１
８にそのアドレスを登録するように要求する（ステップ
８０７）。一時データ格納アドレス記憶手段１８は、一
時メモリアクセスモジュール１９を用いて、そのアドレ
スを登録（書き込み）する。そして、一時データ格納手
段１７は、書き込むデータを一時メモリアクセスモジュ
ール１９を用いて一時メモリ２０にデータを書き込む
（ステップ８０８）。一時メモリ２０の空き容量がない
場合、トランザクション中フラグがオンであるかを問い
合わせ（ステップ８０４）、オフの場合は更新処理を行
う（ステップ８０５）。オンの場合は、内部プログラム
にエラーを通知する（ステップ８０６）。
る場合（図７のステップ７１３）、書き込み処理が開始
される（ステップ７１４）。書き込み処理（図８のステ
ップ８０１）では、一時メモリ２０に書き込み先アドレ
スが登録されているかを一時データ格納アドレス記憶手
段１８に間い合わせる（ステップ８０２）。一時データ
格納アドレス記憶手段１８は、一時メモリアクセスモジ
ュール１９を用いて一時メモリ２０からそのアドレスが
格納されているかを検索し、有無を返す。有りの場合、
一時データ格納手段１７に一時メモリ２０のそのアドレ
スのデータ部に書き込むように要求する（ステップ８０
８）。一時データ格納手段１７は、一時メモリアクセス
モジュール１９を用いて、そのアドレスのデータを一時
メモリ２０に書き込む。無しの場合、一時メモリ２０の
空き容量がないかを問い合わせ（ステップ８０３）、空
き容量がある場合、一時データ格納アドレス記憶手段１
８にそのアドレスを登録するように要求する（ステップ
８０７）。一時データ格納アドレス記憶手段１８は、一
時メモリアクセスモジュール１９を用いて、そのアドレ
スを登録（書き込み）する。そして、一時データ格納手
段１７は、書き込むデータを一時メモリアクセスモジュ
ール１９を用いて一時メモリ２０にデータを書き込む
（ステップ８０８）。一時メモリ２０の空き容量がない
場合、トランザクション中フラグがオンであるかを問い
合わせ（ステップ８０４）、オフの場合は更新処理を行
う（ステップ８０５）。オンの場合は、内部プログラム
にエラーを通知する（ステップ８０６）。
【００４３】書き込み要求ではなく、更新要求である場
合（図７のステップ７１５）、更新処理が開始される
（ステップ７１６）。更新処理（図５のステップ５０
１）では、格納されている全てのアドレスを一時データ
格納アドレス記憶手段１８から読み出し、かつ、そのア
ドレスに対応するデータをすべて一時データ格納手段１
７から読み出し、メモリアクセス部１４を用いてメモリ
１５にすべて書き出す（ステップ５０２）。その後、一
時データ格納手段１７に対して一時メモリ２０に格納さ
れているすべてのデータのクリアを要求し（ステップ５
０３）、一時データ格納アドレス記憶手段１８に対して
登録されているアドレスのすべてのクリアを要求する
（ステップ５０４）。一時データ格納アドレス記憶手段
１８と一時データ格納手段１７は、一時メモリアクセス
モジュール１９を用いて一時メモリ２０のクリア処理を
行う。
合（図７のステップ７１５）、更新処理が開始される
（ステップ７１６）。更新処理（図５のステップ５０
１）では、格納されている全てのアドレスを一時データ
格納アドレス記憶手段１８から読み出し、かつ、そのア
ドレスに対応するデータをすべて一時データ格納手段１
７から読み出し、メモリアクセス部１４を用いてメモリ
１５にすべて書き出す（ステップ５０２）。その後、一
時データ格納手段１７に対して一時メモリ２０に格納さ
れているすべてのデータのクリアを要求し（ステップ５
０３）、一時データ格納アドレス記憶手段１８に対して
登録されているアドレスのすべてのクリアを要求する
（ステップ５０４）。一時データ格納アドレス記憶手段
１８と一時データ格納手段１７は、一時メモリアクセス
モジュール１９を用いて一時メモリ２０のクリア処理を
行う。
【００４４】更新要求ではなく、廃棄要求である場合
（図７のステップ７１７）、廃棄処理が開始される（ス
テップ７１８）。廃棄処理（図６のステップ６０１）で
は、一時データ格納手段１７に対して格納されているす
べてのデータのクリアを要求し（ステップ６０３）、一
時データ格納アドレス記憶手段１８に対して登録されて
いるアドレスのすべてクリアを要求する（ステップ６０
２）。一時データ格納アドレス記憶手段１８と一時デー
タ格納手段１７は、一時メモリアクセスモジュール１９
を用いて一時メモリ２０のクリア処理を行う。
（図７のステップ７１７）、廃棄処理が開始される（ス
テップ７１８）。廃棄処理（図６のステップ６０１）で
は、一時データ格納手段１７に対して格納されているす
べてのデータのクリアを要求し（ステップ６０３）、一
時データ格納アドレス記憶手段１８に対して登録されて
いるアドレスのすべてクリアを要求する（ステップ６０
２）。一時データ格納アドレス記憶手段１８と一時デー
タ格納手段１７は、一時メモリアクセスモジュール１９
を用いて一時メモリ２０のクリア処理を行う。
【００４５】以上の要求を読み書き検出手段１３により
すべて検出（フック）し、ＩＣカード１０内の制御部１
２による内部プログラム実行が終了するまで繰り返す。
内部プログラムが終了した場合（図７のステップ７１
９）、更新処理を行う（ステップ７２０）。最後に、制
御部１２は、外部機器１１に対してレスポンスを送信し
て終了する（ステップ７２１）。
すべて検出（フック）し、ＩＣカード１０内の制御部１
２による内部プログラム実行が終了するまで繰り返す。
内部プログラムが終了した場合（図７のステップ７１
９）、更新処理を行う（ステップ７２０）。最後に、制
御部１２は、外部機器１１に対してレスポンスを送信し
て終了する（ステップ７２１）。
【００４６】以上のように、本実施の形態のＩＣカード
内メモリアクセス制御方法は、ＩＣカード１０内のプロ
グラムからＩＣカード１０内のメモリ１５に対する書き
込み要求があったとき、メモリ１５よりも読み書きの高
速なＩＣカード１０内の一時メモリ２０ヘ一時的にデー
タを書き込み、書き込んだアドレスを保持し、前記プロ
グラムから前記アドレスヘの書き込み要求があったと
き、一時的に書き込まれたデータ部ヘ書き込みを行い、
また、前記プログラムからあるアドレスの読み込み要求
があったとき、一時的メモリ２０に書き込まれたデータ
の読み出しを行い、このアドレスが一時メモリ２０に登
録されていないときは、メモリ１５からデータの読み出
しを行い、一時メモリ２０が満杯になったとき、または
外部からのコマンドに対するレスポンスを送信するとき
に、一時メモリ２０に書き込まれたデータをすべてメモ
リ１５へ格納し、その後、一時メモリ２０に書き込まれ
たデータをすべてクリアする。
内メモリアクセス制御方法は、ＩＣカード１０内のプロ
グラムからＩＣカード１０内のメモリ１５に対する書き
込み要求があったとき、メモリ１５よりも読み書きの高
速なＩＣカード１０内の一時メモリ２０ヘ一時的にデー
タを書き込み、書き込んだアドレスを保持し、前記プロ
グラムから前記アドレスヘの書き込み要求があったと
き、一時的に書き込まれたデータ部ヘ書き込みを行い、
また、前記プログラムからあるアドレスの読み込み要求
があったとき、一時的メモリ２０に書き込まれたデータ
の読み出しを行い、このアドレスが一時メモリ２０に登
録されていないときは、メモリ１５からデータの読み出
しを行い、一時メモリ２０が満杯になったとき、または
外部からのコマンドに対するレスポンスを送信するとき
に、一時メモリ２０に書き込まれたデータをすべてメモ
リ１５へ格納し、その後、一時メモリ２０に書き込まれ
たデータをすべてクリアする。
【００４７】また、本実施の形態のＩＣカード内メモリ
アクセス制御方法は、一時メモリ２０に一時的に書き込
まれたデータを強制的にメモリ１５に書き込み、以降一
時メモリ２０に対して読み書きを行い、プログラムの要
求する時点と外部からのコマンドに対するレスポンスを
送信するときに、一時メモリ２０に書き込まれたデータ
をすべてメモリ１５に書き込み、データの更新を行うこ
とで、データの更新前に電源断が発生してもメモリ１５
に不整合が発生しない、あるいは、一時メモリ２０に書
き込まれたデータをすべてクリアすることで、強制的に
メモリ１５に書き込む前の状態に復帰する。
アクセス制御方法は、一時メモリ２０に一時的に書き込
まれたデータを強制的にメモリ１５に書き込み、以降一
時メモリ２０に対して読み書きを行い、プログラムの要
求する時点と外部からのコマンドに対するレスポンスを
送信するときに、一時メモリ２０に書き込まれたデータ
をすべてメモリ１５に書き込み、データの更新を行うこ
とで、データの更新前に電源断が発生してもメモリ１５
に不整合が発生しない、あるいは、一時メモリ２０に書
き込まれたデータをすべてクリアすることで、強制的に
メモリ１５に書き込む前の状態に復帰する。
【００４８】また、本実施の形態のＩＣカード内メモリ
アクセス制御装置は、ＩＣカード１０内メモリ１５に対
するプログラムの書き込みあるいは読み込み要求と、一
時メモリ２０に書き込まれたデータのすべてをメモリ１
５ヘ更新し、あるいは一時メモリ２０に書き込まれたデ
ータのすべてを廃棄する要求を検出（フック）する読み
書き検出手段１３と、一時的に書き込まれるデータを格
納する一時データ格納手段１７と、一時的に書き込んだ
アドレスを管理する一時データ格納アドレス記憶手段１
８と、アクセス要求されたアドレスのデータが一時デー
タ格納アドレス記憶手段１８に格納されている場合、一
時データ格納手段１７からデータを読み書きし、アクセ
ス要求されたアドレスのデータが一時データ格納アドレ
ス記憶手段１８に格納されていない場合、メモリ１５か
ら読み出し、または一時データ格納手段１７にデータを
書き込み、かつ、アクセス要求されたアドレスを一時デ
ータ格納アドレス記憶手段１８に記憶する一時データア
クセス制御手段１６とを備えている。
アクセス制御装置は、ＩＣカード１０内メモリ１５に対
するプログラムの書き込みあるいは読み込み要求と、一
時メモリ２０に書き込まれたデータのすべてをメモリ１
５ヘ更新し、あるいは一時メモリ２０に書き込まれたデ
ータのすべてを廃棄する要求を検出（フック）する読み
書き検出手段１３と、一時的に書き込まれるデータを格
納する一時データ格納手段１７と、一時的に書き込んだ
アドレスを管理する一時データ格納アドレス記憶手段１
８と、アクセス要求されたアドレスのデータが一時デー
タ格納アドレス記憶手段１８に格納されている場合、一
時データ格納手段１７からデータを読み書きし、アクセ
ス要求されたアドレスのデータが一時データ格納アドレ
ス記憶手段１８に格納されていない場合、メモリ１５か
ら読み出し、または一時データ格納手段１７にデータを
書き込み、かつ、アクセス要求されたアドレスを一時デ
ータ格納アドレス記憶手段１８に記憶する一時データア
クセス制御手段１６とを備えている。
【００４９】さらに、本発明のプログラム記憶媒体は、
ＩＣカード１０内のプログラムからＩＣカード１０内の
メモリ１５に対する書き込み要求があったとき、メモリ
１５よりも読み書きの高速なＩＣカード１０内の一時メ
モリ２０ヘ一時的にデータを書き込み、書き込んだアド
レスを保持し、前記プログラムから前記アドレスヘの書
き込み要求があったとき、一時的に書き込まれたデータ
部ヘ書き込みを行い、また、前記プログラムからあるア
ドレスの読み込み要求があったとき、一時的メモリ２０
に書き込まれたデータの読み出しを行い、このアドレス
が一時メモリ２０に登録されていないときは、メモリ１
５からデータの読み出しを行い、一時メモリ２０が満杯
になったとき、または外部からのコマンドに対するレス
ポンスを送信するときに、一時メモリ２０に書き込まれ
たデータをすべてメモリ１５へ格納し、その後、一時メ
モリ２０に書き込まれたデータをすべてクリアするアク
セスプログラムを格納したものである。
ＩＣカード１０内のプログラムからＩＣカード１０内の
メモリ１５に対する書き込み要求があったとき、メモリ
１５よりも読み書きの高速なＩＣカード１０内の一時メ
モリ２０ヘ一時的にデータを書き込み、書き込んだアド
レスを保持し、前記プログラムから前記アドレスヘの書
き込み要求があったとき、一時的に書き込まれたデータ
部ヘ書き込みを行い、また、前記プログラムからあるア
ドレスの読み込み要求があったとき、一時的メモリ２０
に書き込まれたデータの読み出しを行い、このアドレス
が一時メモリ２０に登録されていないときは、メモリ１
５からデータの読み出しを行い、一時メモリ２０が満杯
になったとき、または外部からのコマンドに対するレス
ポンスを送信するときに、一時メモリ２０に書き込まれ
たデータをすべてメモリ１５へ格納し、その後、一時メ
モリ２０に書き込まれたデータをすべてクリアするアク
セスプログラムを格納したものである。
【００５０】本発明では、ＩＣカード１０内に例えばフ
ラッシュメモリなどの大容量でアクセスの比較的低速な
メモリ１５と、ＲＡＭなどの小容量でアクセスの比較的
高速な一時メモリ２０を併せ持たせ、比較的アクセスの
低速なメモリ１５のアクセス速度改善とトランザクショ
ン機能の追加を図るものである。
ラッシュメモリなどの大容量でアクセスの比較的低速な
メモリ１５と、ＲＡＭなどの小容量でアクセスの比較的
高速な一時メモリ２０を併せ持たせ、比較的アクセスの
低速なメモリ１５のアクセス速度改善とトランザクショ
ン機能の追加を図るものである。
【００５１】従来、ＩＣカード内のメモリヘの読み書き
が発生するごとにメモリヘ読み書きしていたのを、本発
明では、一時的に比較的高速なＩＣカード内の一時メモ
リ２０ヘ読み書きを行うことで、１回当たりの読み書き
の処理速度を向上させる。処理全体として、１回当たり
の読み書き処理時間の減少分の合計から、最後にＩＣカ
ード１０内のメモリ１５に、一時的に格納したデータを
すべて更新する処理時間を差し引いた時間だけ全体的に
処理速度が向上することになる。
が発生するごとにメモリヘ読み書きしていたのを、本発
明では、一時的に比較的高速なＩＣカード内の一時メモ
リ２０ヘ読み書きを行うことで、１回当たりの読み書き
の処理速度を向上させる。処理全体として、１回当たり
の読み書き処理時間の減少分の合計から、最後にＩＣカ
ード１０内のメモリ１５に、一時的に格納したデータを
すべて更新する処理時間を差し引いた時間だけ全体的に
処理速度が向上することになる。
【００５２】また、本実施の形態では、一時メモリ２０
に一時的に書き込まれたデータを強制的にメモリ１５に
書き込み、以降一時メモリ２０に対して読み書きを行
い、プログラムの要求する時点と外部からのコマンドに
対するレスポンスを送信するときに、一時メモリ２０に
書き込まれたデータをすべてメモリ１５に書き込み、デ
ータの更新を行うことで、データの更新前に電源断が発
生してもメモリ１５に不整合が発生しない、あるいは、
一時メモリ２０に書き込まれたデータをすべてクリアす
ることで、強制的にメモリ１５に書き込む前の状態に復
帰することにより、メモリアクセスするプログラムを実
行している際、電源断ややり直しの要求等の異常が発生
した場合、一時メモリ２０ヘ書き込む前の状態に即座に
戻り、始めから処理をやり直すことが可能となる。な
お、ＲＡＭから構成される一時メモリ２０は、電源断に
より書き込み中のデータは自動的にクリアされる。
に一時的に書き込まれたデータを強制的にメモリ１５に
書き込み、以降一時メモリ２０に対して読み書きを行
い、プログラムの要求する時点と外部からのコマンドに
対するレスポンスを送信するときに、一時メモリ２０に
書き込まれたデータをすべてメモリ１５に書き込み、デ
ータの更新を行うことで、データの更新前に電源断が発
生してもメモリ１５に不整合が発生しない、あるいは、
一時メモリ２０に書き込まれたデータをすべてクリアす
ることで、強制的にメモリ１５に書き込む前の状態に復
帰することにより、メモリアクセスするプログラムを実
行している際、電源断ややり直しの要求等の異常が発生
した場合、一時メモリ２０ヘ書き込む前の状態に即座に
戻り、始めから処理をやり直すことが可能となる。な
お、ＲＡＭから構成される一時メモリ２０は、電源断に
より書き込み中のデータは自動的にクリアされる。
【００５３】以上のように、本実施の形態では、比較
的低速なＩＣカード１０内のメモリ１５に対する読み書
きを高速に行うことができ、異常発生時の復元処理や
やり直し処理時の廃棄処理、更新処理を高速に行うこと
ができる、という効果が得られる。
的低速なＩＣカード１０内のメモリ１５に対する読み書
きを高速に行うことができ、異常発生時の復元処理や
やり直し処理時の廃棄処理、更新処理を高速に行うこと
ができる、という効果が得られる。
【００５４】以上本発明を実施の形態に基づいて具体的
に説明したが、本発明は上記実施の形態に限定されるも
のではなく、その要旨を逸脱しない範囲において種々変
更可能であることは勿論である。
に説明したが、本発明は上記実施の形態に限定されるも
のではなく、その要旨を逸脱しない範囲において種々変
更可能であることは勿論である。
【００５５】
【発明の効果】以上説明したように、本発明によれば、
比較的低速なＩＣカード内メモリに対する読み書きを
高速に行うことができ、異常発生時の復元処理ややり
直し処理時の廃棄処理、更新処理を高速に行うことがで
きる、という効果が得られる。
比較的低速なＩＣカード内メモリに対する読み書きを
高速に行うことができ、異常発生時の復元処理ややり
直し処理時の廃棄処理、更新処理を高速に行うことがで
きる、という効果が得られる。
【図１】図１は本発明の実施の形態のＩＣカード内メモ
リアクセス制御システムを示す図である。
リアクセス制御システムを示す図である。
【図２】本実施の形態のＩＣカード内メモリアクセス制
御のメインルーチンの流れを示す図である。
御のメインルーチンの流れを示す図である。
【図３】本実施の形態のＩＣカード内メモリアクセス制
御の読み込み処理の流れを示す図である。
御の読み込み処理の流れを示す図である。
【図４】本実施の形態のＩＣカード内メモリアクセス制
御の書き込み処理の流れを示す図である。
御の書き込み処理の流れを示す図である。
【図５】本実施の形態のＩＣカード内メモリアクセス制
御の更新処理の流れを示す図である。
御の更新処理の流れを示す図である。
【図６】本実施の形態のＩＣカード内メモリアクセス制
御の廃棄処理の流れを示す図である。
御の廃棄処理の流れを示す図である。
【図７】本実施の形態のＩＣカード内メモリアクセス制
御のトランザクションを使っている場合のメインルーチ
ンの流れを示す図である。
御のトランザクションを使っている場合のメインルーチ
ンの流れを示す図である。
【図８】本実施の形態のトランザクションを使っている
場合の書き込み処理の流れを示す図である。
場合の書き込み処理の流れを示す図である。
【図９】（ａ）は本実施の形態のトランザクション開始
処理の流れを示す図、（ｂ）はトランザクション更新処
理の流れを示す図、（ｃ）はトランザクション廃棄処理
の流れを示す図である。
処理の流れを示す図、（ｂ）はトランザクション更新処
理の流れを示す図、（ｃ）はトランザクション廃棄処理
の流れを示す図である。
【図１０】従来のＩＣカード内メモリアクセス制御シス
テムを示す図である。
テムを示す図である。
１０…ＩＣカード、１１…外部機器、１２…制御部、１
３…読み書き検出手段、１４…メモリアクセス部、１５
…メモリ（アクセスが比較的低速）、１６…一時データ
アクセス制御手段、１７…一時データ格納手段、１８…
一時データ格納アドレス記憶手段、１９…一時メモリア
クセスモジュール、２０…一時メモリ（アクセスが比較
的高速）、２１…コマンド送信、２２…レスポンス受
信、２３、２４、２５…メモリ読み書き。
３…読み書き検出手段、１４…メモリアクセス部、１５
…メモリ（アクセスが比較的低速）、１６…一時データ
アクセス制御手段、１７…一時データ格納手段、１８…
一時データ格納アドレス記憶手段、１９…一時メモリア
クセスモジュール、２０…一時メモリ（アクセスが比較
的高速）、２１…コマンド送信、２２…レスポンス受
信、２３、２４、２５…メモリ読み書き。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０６Ｆ 12/08 ５３１ Ｇ０６Ｆ 12/08 ５４１Ｚ ５Ｂ０８２ ５４１ 12/16 ３１０Ｍ 12/16 ３１０ Ｇ０６Ｋ 19/00 Ｎ (72)発明者 吉田 慎介 東京都千代田区大手町二丁目３番１号 日 本電信電話株式会社内 Ｆターム(参考） 2C005 MA22 MA34 SA22 SA25 SA30 5B005 JJ12 MM23 PP03 5B018 GA04 HA40 MA03 QA15 5B035 AA02 BB09 BC00 CA11 CA29 5B060 CB01 CB09 5B082 DE06 FA12
Claims (4)
- 【請求項１】ＩＣカード内のプログラムから前記ＩＣカ
ード内のメモリに対する書き込み要求があったとき、前
記メモリよりも読み書きの高速な前記ＩＣカード内の一
時メモリヘ一時的にデータを書き込み、書き込んだアド
レスを保持し、前記プログラムから前記アドレスヘの書
き込み要求があったとき、一時的に書き込まれたデータ
部ヘ書き込みを行い、また、前記プログラムからあるア
ドレスの読み込み要求があったとき、前記一時的メモリ
に書き込まれたデータの読み出しを行い、このアドレス
が前記一時メモリに登録されていないときは、前記メモ
リからデータの読み出しを行い、前記一時メモリが満杯
になったとき、または外部からのコマンドに対するレス
ポンスを送信するときに、前記一時メモリに書き込まれ
たデータをすべて前記メモリへ格納し、その後、前記一
時メモリに書き込まれたデータをすべてクリアすること
を特徴とするＩＣカード内メモリアクセス制御方法。 - 【請求項２】前記一時メモリに一時的に書き込まれたデ
ータを強制的に前記メモリに書き込み、以降前記一時メ
モリに対して読み書きを行い、前記プログラムの要求す
る時点と外部からのコマンドに対するレスポンスを送信
するときに、 前記一時メモリに書き込まれたデータをすべて前記メモ
リに書き込み、データの更新を行うことで、データの更
新前に電源断が発生しても前記メモリに不整合が発生し
ない、 あるいは、前記一時メモリに書き込まれたデータをすべ
てクリアすることで、強制的に前記メモリに書き込む前
の状態に復帰することを特徴とする請求項１記載のＩＣ
カード内メモリアクセス制御方法。 - 【請求項３】ＩＣカード内メモリに対するプログラムの
書き込みあるいは読み込み要求と、一時メモリに書き込
まれたデータのすべてを前記メモリヘ更新し、あるいは
一時メモリに書き込まれたデータのすべてを廃棄する要
求を検出する読み書き検出手段と、 一時的に書き込まれるデータを格納する一時データ格納
手段と、 一時的に書き込んだアドレスを管理する一時データ格納
アドレス記憶手段と、 アクセス要求されたアドレスのデータが前記一時データ
格納アドレス記憶手段に格納されている場合、前記一時
データ格納手段からデータを読み書きし、アクセス要求
されたアドレスのデータが前記一時データ格納アドレス
記憶手段に格納されていない場合、前記メモリから読み
出し、または前記一時データ格納手段にデータを書き込
み、かつ、アクセス要求されたアドレスを前記一時デー
タ格納アドレス記憶手段に記憶する一時データアクセス
制御手段とを備えたことを特徴とするＩＣカード内メモ
リアクセス制御装置。 - 【請求項４】ＩＣカード内のプログラムから前記ＩＣカ
ード内のメモリに対する書き込み要求があったとき、前
記メモリよりも読み書きの高速な前記ＩＣカード内の一
時メモリヘ一時的にデータを書き込み、書き込んだアド
レスを保持し、前記プログラムから前記アドレスヘの書
き込み要求があったとき、一時的に書き込まれたデータ
部ヘ書き込みを行い、また、前記プログラムからあるア
ドレスの読み込み要求があったとき、前記一時的メモリ
に書き込まれたデータの読み出しを行い、このアドレス
が一時メモリに登録されていないときは、前記メモリか
らデータの読み出しを行い、前記一時メモリが満杯にな
ったとき、または外部からのコマンドに対するレスポン
スを送信するときに、前記一時メモリに書き込まれたデ
ータをすべて前記メモリへ格納し、その後、前記一時メ
モリに書き込まれたデータをすべてクリアするアクセス
プログラムを格納したことを特徴とするプログラム記憶
媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000399932A JP4140750B2 (ja) | 2000-12-28 | 2000-12-28 | Ｉｃカード内メモリアクセス制御方法および装置並びにプログラム記憶媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000399932A JP4140750B2 (ja) | 2000-12-28 | 2000-12-28 | Ｉｃカード内メモリアクセス制御方法および装置並びにプログラム記憶媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002203216A true JP2002203216A (ja) | 2002-07-19 |
| JP4140750B2 JP4140750B2 (ja) | 2008-08-27 |
Family
ID=18864609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000399932A Expired - Lifetime JP4140750B2 (ja) | 2000-12-28 | 2000-12-28 | Ｉｃカード内メモリアクセス制御方法および装置並びにプログラム記憶媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4140750B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012093924A (ja) * | 2010-10-27 | 2012-05-17 | Hitachi Ltd | 通信装置およびｉｃカード、通信システム |
| JP2012155705A (ja) * | 2011-01-27 | 2012-08-16 | Micron Technology Inc | トランザクションメモリ |
-
2000
- 2000-12-28 JP JP2000399932A patent/JP4140750B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012093924A (ja) * | 2010-10-27 | 2012-05-17 | Hitachi Ltd | 通信装置およびｉｃカード、通信システム |
| JP2012155705A (ja) * | 2011-01-27 | 2012-08-16 | Micron Technology Inc | トランザクションメモリ |
| US9104690B2 (en) | 2011-01-27 | 2015-08-11 | Micron Technology, Inc. | Transactional memory |
| US10083122B2 (en) | 2011-01-27 | 2018-09-25 | Micron Technology, Inc. | Transactional memory |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4140750B2 (ja) | 2008-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109426619B (zh) | 访问快闪存储器模块的方法及相关闪存控制器与电子装置 | |
| US7620784B2 (en) | High speed nonvolatile memory device using parallel writing among a plurality of interfaces | |
| US9195578B2 (en) | Systems, methods and computer program products memory space management for storage class memory | |
| US20150261535A1 (en) | Method and apparatus for low latency exchange of data between a processor and coprocessor | |
| JP2000285021A (ja) | キャッシュ・コヒーレンシ維持のためにペンディング・タグを使用する多重処理システム | |
| US20200104067A1 (en) | Method for fast boot read | |
| CN105760311A (zh) | trim命令响应方法和系统及操作系统 | |
| CN111026325B (zh) | 闪存控制器、闪存控制器的控制方法及相关的电子装置 | |
| JP2006099802A (ja) | 記憶制御装置およびキャッシュメモリの制御方法 | |
| JP2001051883A (ja) | 不揮発性メモリにおける自己修復方法および不揮発性メモリ装置 | |
| JP2821345B2 (ja) | 非同期ｉ／ｏ制御方式 | |
| JP2002203216A (ja) | Ｉｃカード内メモリアクセス制御方法および装置並びにプログラム記憶媒体 | |
| US7861114B2 (en) | System and method for recovery of memory transactions | |
| CN116048387A (zh) | 数据传输方法、数据传输装置和存储介质 | |
| US20080016296A1 (en) | Data processing system | |
| US7107407B2 (en) | Arithmetic unit with reduced startup time and method of loading data | |
| JP2009009602A (ja) | Ｉｃカード及びｉｃカードプログラム | |
| JP4195822B2 (ja) | Ｉｃカード及びｉｃカードプログラム | |
| US8156314B2 (en) | Incremental state updates | |
| JP3940701B2 (ja) | ディスクアレイ装置及び同装置に適用されるキャッシュ一致化制御方法 | |
| US11847048B2 (en) | Method and apparatus for providing persistence to remote non-volatile memory | |
| JP2003114831A (ja) | 携帯可能電子装置 | |
| CN112698785B (zh) | 存储设备的数据更新方法 | |
| US5594909A (en) | File I/O control device writing blocks to faster device first and canceling exclusive lock as each block is written | |
| CN110058783B (zh) | 暂存存储器处理方法、暂存存储器程序与存储装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040929 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050420 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050607 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050805 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050819 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050922 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060731 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070119 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080425 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080604 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4140750 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140620 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |