JP2002202736A - Display device and its driving method - Google Patents

Display device and its driving method

Info

Publication number
JP2002202736A
JP2002202736A JP2001308792A JP2001308792A JP2002202736A JP 2002202736 A JP2002202736 A JP 2002202736A JP 2001308792 A JP2001308792 A JP 2001308792A JP 2001308792 A JP2001308792 A JP 2001308792A JP 2002202736 A JP2002202736 A JP 2002202736A
Authority
JP
Japan
Prior art keywords
pixel electrode
electrode
display device
counter
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001308792A
Other languages
Japanese (ja)
Other versions
JP3668844B2 (en
Inventor
Katsuhiko Kumakawa
克彦 熊川
Hirofumi Yamakita
裕文 山北
Masanori Kimura
雅典 木村
Akio Takimoto
昭雄 滝本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001308792A priority Critical patent/JP3668844B2/en
Publication of JP2002202736A publication Critical patent/JP2002202736A/en
Application granted granted Critical
Publication of JP3668844B2 publication Critical patent/JP3668844B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To suppress the occurrence of flickers in a display device. SOLUTION: An array substrate 10 comprises a pixel electrode 3 provided in each of the regions defined by adjacent two gate lines 1 and two source lines 2, a switching element 5 for switching the voltage applied to a pixel electrode 3 from the source line 2, based on the signal voltage inputted from the gate line 1, a common line 8 provided between adjacent two gate lines 1, and a common electrode 4 electrically connected to the common line 8 and adapted to generate an electric field for driving a liquid crystal between the common electrode 4 and the pixel electrode 3, to which the voltage is applied. The pixel electrode 1 comprises a first picture element electrode 1a and a second pixel electrode 1b, and an opposed electrode 2 includes a first opposed electrode 2a and a second opposed electrode 2b. The display has a first region, where an electric field is generated between the first pixel electrode 1a and the first opposed electrode 2a having light transmittance lower than that of the electrode 1a, and a second region, where an electric field is generated between the second pixel electrode 1b and the second opposed electrode 2b having light transmittance which is higher than that of the pixel electrode 1b.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、液晶表示装置など
の表示装置及びその駆動方法に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a display device such as a liquid crystal display device and a driving method thereof.

【0002】[0002]

【従来の技術】液晶表示装置は、薄型軽量のフラットデ
ィスプレイとして、各種電子機器の表示装置に広く用い
られている。液晶表示装置には多くの表示方式がある
が、なかでもIPS(In Plane Switching)モードと呼
ばれる方式は、液晶に対して基板面に平行な電界を印加
して広視野角特性を得るもので、その優れた画像特性に
より、パーソナルコンピュータ用のモニターディスプレ
イや、液晶テレビなどに好適な表示方式である。
2. Description of the Related Art Liquid crystal display devices are widely used as display devices of various electronic devices as thin and lightweight flat displays. There are many display methods for liquid crystal display devices. Among them, a method called IPS (In Plane Switching) mode is to apply an electric field parallel to the substrate surface to the liquid crystal to obtain wide viewing angle characteristics. Due to its excellent image characteristics, it is a display method suitable for a monitor display for a personal computer, a liquid crystal television, and the like.

【0003】このIPS方式の液晶表示装置は、例えば
特開平10−10556号公報に開示されており、この
画素部分の平面図を図47に示す。この液晶表示装置
は、互いに平行な2枚のアレイ基板及び対向基板と、こ
れらアレイ基板と前記対向基板との間に挟持された液晶
とを備えており、同図に示すように、前記アレイ基板に
は、走査信号を供給するゲート配線101と、映像信号
を供給するソース配線102とが、略直交するように配
置されている。ゲート配線101とソース配線102と
の各交差部付近には、半導体層を有する薄膜トランジス
タ(TFT:ThinFilm Transistor)104がスイッチ
ング素子として形成されている。ソース配線102には
TFT104を介して櫛形の画素電極115が接続され
ており、画素電極115に噛み合うように、電位の基準
となる対向電極116が配置されている。この対向電極
116は、ゲート配線101に対して平行に設けられた
共通配線103に、コンタクトホール108を介して電
気的に接続されている。共通配線103と画素電極11
5とが絶縁層(図示せず)を介して重なり合った部分に
は、蓄積容量部107が形成されている。
[0003] This IPS type liquid crystal display device is disclosed in, for example, Japanese Patent Application Laid-Open No. 10-10556, and a plan view of this pixel portion is shown in FIG. This liquid crystal display device includes two array substrates and a counter substrate which are parallel to each other, and a liquid crystal sandwiched between the array substrate and the counter substrate. As shown in FIG. In this example, a gate wiring 101 for supplying a scanning signal and a source wiring 102 for supplying a video signal are arranged so as to be substantially orthogonal to each other. Near each intersection between the gate wiring 101 and the source wiring 102, a thin film transistor (TFT) 104 having a semiconductor layer is formed as a switching element. A comb-shaped pixel electrode 115 is connected to the source wiring 102 via a TFT 104, and an opposing electrode 116 serving as a potential reference is arranged so as to mesh with the pixel electrode 115. The counter electrode 116 is electrically connected to a common wiring 103 provided in parallel with the gate wiring 101 via a contact hole 108. Common line 103 and pixel electrode 11
The storage capacitor portion 107 is formed in a portion where 5 overlaps via an insulating layer (not shown).

【0004】この液晶表示装置によれば、画素電極11
5へ供給された電圧と基準電位が印加される対向電極1
16の電圧との差により、基板面に略平行な方向の電界
が発生し、電極間の液晶(図示せず)が駆動される。蓄
積容量部107は、TFT104のオン期間に電荷が蓄
積されることで、TFT104がオフ期間の液晶の動作
保持を行う。
According to this liquid crystal display device, the pixel electrode 11
Counter electrode 1 to which the voltage supplied to reference 5 and the reference potential are applied
Due to the difference from the voltage of 16, an electric field is generated in a direction substantially parallel to the substrate surface, and a liquid crystal (not shown) between the electrodes is driven. The storage capacitor unit 107 holds the operation of the liquid crystal during the OFF period of the TFT 104 by storing the electric charge during the ON period of the TFT 104.

【0005】従来のIPSモードの液晶表示装置は、画
素電極及び対向電極をアルミニウム等の金属材料で構成
するのが一般的であるが、画素電極及び対向電極の部分
を光が透過できないために、各画素の開口率が十分でな
いという問題があった。そこで、上記特開平10−10
556号公報には、画素電極115及び対向電極116
のうち一方又は双方を透明性の導電膜で形成すること
で、開口率を向上させることが示されている。
In a conventional IPS mode liquid crystal display device, a pixel electrode and a counter electrode are generally formed of a metal material such as aluminum. However, since light cannot pass through the pixel electrode and the counter electrode, the pixel electrode and the counter electrode cannot be transmitted. There is a problem that the aperture ratio of each pixel is not sufficient. Then, the above-mentioned Japanese Patent Application Laid-Open No. 10-10
No. 556 discloses a pixel electrode 115 and a counter electrode 116.
By forming one or both of them with a transparent conductive film, the aperture ratio is improved.

【0006】画素電極115及び対向電極116の双方
を透明電極で形成する場合、製造工程及び製造コストの
増加を抑えるために、両者を同一層に形成することが好
ましいが、画素電極115及び対向電極116間のショ
ートにより歩留りが低下するおそれがある。このため、
画素電極及び対向電極のいずれか一方のみを透明電極に
する構成が、実用的には有望である。
When both the pixel electrode 115 and the counter electrode 116 are formed of transparent electrodes, it is preferable that both are formed in the same layer in order to suppress an increase in the manufacturing process and the manufacturing cost. There is a possibility that the yield may decrease due to a short circuit between the wires 116. For this reason,
A configuration in which only one of the pixel electrode and the counter electrode is a transparent electrode is practically promising.

【0007】[0007]

【発明が解決しようとする課題】ところが、画素電極及
び対向電極の一方を透明材料から構成し、他方を金属な
どの材料から構成した場合、両者の光学特性の相違によ
りフリッカ現象を生じるおそれがあった。
However, when one of the pixel electrode and the counter electrode is made of a transparent material and the other is made of a material such as a metal, a flicker phenomenon may occur due to a difference in optical characteristics between the two. Was.

【0008】即ち、液晶表示装置の駆動は、液晶分子の
分解や劣化を防止しつつ液晶に十分な電圧を印加すると
いう観点から交流駆動により行われ、画素電極には、一
定の期間(例えば、60分の1秒)毎に、対向電極に対
して正の電位又は負の電位が交互に印加される。画素電
極又は対向電極の一方のみが透明電極である液晶表示装
置に対してこのような交流駆動を行うと、画素電極が対
向電極に対して正電位となる期間(正のフレーム)と、
画素電極が対向電極に対して負電位となる期間(負のフ
レーム)とで各画素内の透過率が周期的に変動し、これ
が輝度差として観察されることがあった。
That is, the liquid crystal display device is driven by AC driving from the viewpoint of applying a sufficient voltage to the liquid crystal while preventing the decomposition and deterioration of the liquid crystal molecules. Every 1/60 second), a positive potential or a negative potential is alternately applied to the counter electrode. When such an AC drive is performed on a liquid crystal display device in which only one of the pixel electrode and the counter electrode is a transparent electrode, a period (positive frame) in which the pixel electrode has a positive potential with respect to the counter electrode,
The transmittance in each pixel periodically fluctuates during a period (negative frame) in which the pixel electrode has a negative potential with respect to the counter electrode, and this may be observed as a luminance difference.

【0009】本発明は、このような問題を解決すべくな
されたものであって、光透過率が異なる2つの電極間に
電圧を印加することにより電気光学物質を駆動する表示
装置において、フリッカの発生を抑制することを目的と
する。
SUMMARY OF THE INVENTION The present invention has been made to solve such a problem. In a display device for driving an electro-optical material by applying a voltage between two electrodes having different light transmittances, the present invention relates to a flicker-free display device. The purpose is to suppress the occurrence.

【0010】[0010]

【課題を解決するための手段】上述したフリッカの発生
要因について本発明者らが検討を行った結果、次の2点
が大きな影響を持っていると考えられる。
The inventors of the present invention have studied the causes of the flicker described above, and as a result, the following two points are considered to have a great influence.

【0011】まず第1の要因として、フレクソエレクト
リック現象の影響が考えられる。フレクソエレクトリッ
ク現象は液晶のスプレイ変形(配向変形)に伴って発生
する分極現象であり、IPS方式との関連では、例えば
1999年液晶学会討論会の講演番号3D06(514
ページ)に、逆回転ドメインの発生について、電極の正
負とラビング方向との関連について論じられている。
First, the influence of the flexoelectric phenomenon can be considered as the first factor. The flexoelectric phenomenon is a polarization phenomenon that occurs with the splay deformation (orientation deformation) of the liquid crystal. In connection with the IPS method, for example, the lecture number 3D06 (514 of the 1999 meeting of the Liquid Crystal Society of Japan).
Page) discusses the relationship between the polarity of the electrode and the rubbing direction for the generation of the reverse rotation domain.

【0012】フレクソエレクトリック現象がフリッカに
与える影響について、図44を参照して説明する。図4
4(a)は、IPS方式など横電界を用いる液晶表示装
置において、電極21に正の電圧、電極22に負の電圧
を印加し、液晶分子の形状効果を考えない場合の電気力
線26を実線で示すものである。電気力線は電極21,
22上ではスプレイ状に広がっている。23は液晶層、
24,25はそれぞれ対向基板及びアレイ基板である。
液晶表示装置は交流駆動されるので、電界の向きは、例
えば60分の1秒ごとに反転される。
The influence of the flexoelectric phenomenon on flicker will be described with reference to FIG. FIG.
4 (a) shows a case where a positive voltage is applied to the electrode 21 and a negative voltage is applied to the electrode 22 in a liquid crystal display device using a horizontal electric field such as an IPS system, and the electric lines of force 26 when the shape effect of liquid crystal molecules is not considered. This is indicated by a solid line. The lines of electric force are electrodes 21,
On 22, it spreads like a spray. 23 is a liquid crystal layer,
Reference numerals 24 and 25 are a counter substrate and an array substrate, respectively.
Since the liquid crystal display device is driven by an alternating current, the direction of the electric field is reversed, for example, every 1/60 second.

【0013】図44(b)は、このスプレイ状の電界に
よる液晶分子27の配列を示している。液晶分子には、
誘電異方性を与えるためにシアノ基やフッ素原子などが
分子末端に導入されているが、この部分はダイポールモ
ーメントの負極として働き、かつ、分子骨格の中で大き
い部分となる。従って分子の形状は、図44(b)の拡
大図(円内)に示すように、負極側に開いた楔状とな
る。これにスプレイ状の交流電界を印加すると、液晶分
子はその形状効果(排除体積効果)のため、統計的に見
て、楔型形状の細い側を電極方向に、太い側を液晶層中
央側に向けて配列する。このように液晶分子27の配列
が揃うので、液晶分子自身による電界28が発生する。
これをフレクソエレクトリック現象という。
FIG. 44B shows the arrangement of the liquid crystal molecules 27 by the splay-like electric field. Liquid crystal molecules include
A cyano group, a fluorine atom, or the like is introduced at the molecular end to give dielectric anisotropy, but this portion functions as a negative electrode of a dipole moment and is a large portion in the molecular skeleton. Therefore, the shape of the molecule is a wedge shape opened to the negative electrode side as shown in the enlarged view (in the circle) of FIG. When a splay-like alternating electric field is applied to this, the liquid crystal molecules are statistically affected by the shape effect (exclusion volume effect). Arrange them. Since the arrangement of the liquid crystal molecules 27 is thus aligned, an electric field 28 is generated by the liquid crystal molecules themselves.
This is called flexoelectric phenomenon.

【0014】図44(c)は、最初の電界26と液晶分
子自身のフレクソエレクトリック現象に起因する電界2
8との合成電界29を破線で示したものである。合成電
界29は、正電極21の側で垂直電界が強くなり、負電
極22の側で垂直電界が弱くなっている。
FIG. 44C shows an initial electric field 26 and an electric field 2 caused by the flexoelectric phenomenon of the liquid crystal molecules themselves.
8 is indicated by a broken line. The combined electric field 29 has a strong vertical electric field on the positive electrode 21 side and a weak vertical electric field on the negative electrode 22 side.

【0015】この結果、印加電圧の極性が正負のいずれ
であるかによって、透過率分布が変化する。図44
(d)は、電極21,22をともに透明電極で形成した
場合の透過率分布を示しており、実線は電極21が正電
位となる場合(正のフレーム)、一点鎖線は電極21が
負電位となる場合(負のフレーム)である。両者は、電
極の中間点を通る縦軸に関して対称であるので、両電極
21,22がともに透明である場合、或いは、両電極2
1,22がともに遮光性である場合には、正負のフレー
ムで透過率差はほとんど生じない。ところが、片方が透
明で他方が遮光性である場合、或いは、2つの電極2
1,22の透過率特性が大幅に異なる場合には、2つの
電極の光学的な寄与度に差が生じるために正負のフレー
ムで画素内の透過率が異なり、フリッカが発生する。
As a result, the transmittance distribution changes depending on whether the polarity of the applied voltage is positive or negative. FIG.
(D) shows the transmittance distribution when the electrodes 21 and 22 are both formed of transparent electrodes. The solid line indicates that the electrode 21 has a positive potential (positive frame), and the one-dot chain line indicates that the electrode 21 has a negative potential. (Negative frame). Since both are symmetrical with respect to the vertical axis passing through the middle point of the electrodes, when both electrodes 21 and 22 are transparent,
When both 1 and 22 are light-shielding, there is almost no difference in transmittance between positive and negative frames. However, when one is transparent and the other is light-shielding, or when two electrodes 2
If the transmittance characteristics of the electrodes 1 and 22 are significantly different from each other, a difference occurs in the optical contribution of the two electrodes, so that the transmittance in the pixel differs between the positive and negative frames, and flicker occurs.

【0016】フリッカ発生の第2の要因としては、周辺
電位の影響が考えられる。図45(a)は、アレイ基板
36上の3つの電極32,33,34のうち、両側の電
極32,34に−5ボルト、中央の電極33に+5ボル
トの電圧を印加したときの等電位線を示したものであ
る。対向基板35の界面の電位を2つの電圧の中間値
(0ボルト)と仮定すると、隣接する電極32,33,
34の各中間点を通る基板法線方向に0ボルトの等電位
線が存在するため、フレクソエレクトリック現象の影響
を考慮しなければ3つの電極32,33,34はそれぞ
れ等価である。したがって、電極33が正電位となる場
合及び負電位となる場合のいずれも、透過率分布は図4
5(b)に実線で示す状態になるので、複数の電極3
2,33,34の一部のみを透明電極としても画素内の
透過率は変動せず、フリッカは発生しない。
As a second cause of the flicker, the influence of the peripheral potential can be considered. FIG. 45A shows an equipotential when a voltage of −5 volts is applied to the electrodes 32 and 34 on both sides and a voltage of +5 volts is applied to the center electrode 33 among the three electrodes 32, 33 and 34 on the array substrate 36. The line is shown. Assuming that the potential at the interface of the opposing substrate 35 is an intermediate value (0 volt) between the two voltages, the adjacent electrodes 32, 33,
Since there is an equipotential line of 0 volt in the normal direction of the substrate passing through each intermediate point of 34, the three electrodes 32, 33, and 34 are equivalent unless the influence of the flexoelectric phenomenon is considered. Therefore, in both cases where the electrode 33 has a positive potential and a negative potential, the transmittance distribution is as shown in FIG.
Since the state shown by a solid line in FIG.
Even if only a part of 2, 33, 34 is used as a transparent electrode, the transmittance in the pixel does not change and no flicker occurs.

【0017】しかしながら、IPS方式の液晶表示装置
では、対向基板の表面に電極がないため、界面35に所
望の電位を与えることが難しい。このため、対向基板の
界面35の電位が−5ボルトであると仮定すると、電極
33が正電位となる場合においては、図46(a)に示
すように、電極32,34の上に基板法線方向に−5ボ
ルトの等電位線が存在し、この場合の透過率分布は、図
46(b)に実線で示すように、両側の電極(負電極)
32,34上の透過率が、中央の電極(正電極)33上
の透過率よりも高くなる。一方、電極33が負電位とな
る場合においては、図46(b)に一点鎖線で示すよう
に、両側の電極(正電極)32,34上の透過率が、中
央の電極(負電極)33上の透過率よりも低くなる。し
たがって、複数の電極32,33,34の一部のみを透
明電極とすると、透明電極の電位が負となるフレームの
方が透明電極の電位が正となるフレームよりも明るくな
り、フリッカが発生する。
However, in the IPS type liquid crystal display device, it is difficult to apply a desired potential to the interface 35 because there is no electrode on the surface of the counter substrate. Therefore, assuming that the potential of the interface 35 of the opposing substrate is −5 volts, when the electrode 33 has a positive potential, the substrate method is placed on the electrodes 32 and 34 as shown in FIG. There is an equipotential line of -5 volts in the line direction, and the transmittance distribution in this case is as shown by a solid line in FIG.
The transmittance on 32 and 34 is higher than the transmittance on the center electrode (positive electrode) 33. On the other hand, when the electrode 33 has a negative potential, the transmittance on the electrodes (positive electrodes) 32 and 34 on both sides becomes the center electrode (negative electrode) 33, as shown by a dashed line in FIG. Lower than the above transmittance. Therefore, when only a part of the plurality of electrodes 32, 33, and 34 is a transparent electrode, a frame in which the potential of the transparent electrode is negative becomes brighter than a frame in which the potential of the transparent electrode is positive, and flicker occurs. .

【0018】これらフリッカ発生の主要因となり得る現
象を考慮すると、従来の表示装置は、各画素内における
透過率は一様ではなくある分布を有しており、画素電極
が対向電極に対して正電位となる期間(正のフレーム)
と、画素電極が対向電極に対して負電位となる期間(負
のフレーム)とで、透過率分布が変動すると考えられ
る。したがって、例えば、画素電極を透明材料から構成
し、対向電極を遮光性材料から構成した場合、画素電極
の透過率は正負のいずれか一方のフレームで高くなり、
他方のフレームで低くなる。一方、対向電極は光を通さ
ないので、この部分の透過率は正負のフレームで差を生
じない。この結果、画素電極上のフレーム間の透過率差
が画素全体の輝度変動として観察されると考えられる。
In consideration of the phenomenon that can be a main factor of the occurrence of flicker, in the conventional display device, the transmittance in each pixel is not uniform but has a certain distribution, and the pixel electrode is positive with respect to the counter electrode. Period during which the potential is reached (positive frame)
It is considered that the transmittance distribution fluctuates between the period when the pixel electrode is at a negative potential with respect to the counter electrode and the period when the pixel electrode is at a negative potential (negative frame). Therefore, for example, when the pixel electrode is formed of a transparent material and the opposing electrode is formed of a light-shielding material, the transmittance of the pixel electrode is increased in one of the positive and negative frames,
It goes low in the other frame. On the other hand, since the opposing electrode does not transmit light, there is no difference in transmittance between the positive and negative frames. As a result, it is considered that the transmittance difference between frames on the pixel electrode is observed as a luminance variation of the entire pixel.

【0019】このようなフリッカ現象は、IPSモード
の液晶表示装置に限られるものではなく、光透過率が異
なる2つの電極を有する表示装置を交流駆動する場合に
生じ得ると考えられる。
Such a flicker phenomenon is not limited to the liquid crystal display device of the IPS mode, but may occur when a display device having two electrodes having different light transmittances is AC-driven.

【0020】そこで、上記目的を達成するための本発明
の表示装置は、アレイ基板と、前記アレイ基板に対向す
る対向基板と、前記アレイ基板と前記対向基板との間に
挟持された電気光学物質とを備え、前記アレイ基板は、
互いに交差している複数本のゲート配線及び複数本のソ
ース配線と、隣接する2本の前記ゲート配線及び隣接す
る2本の前記ソース配線により画定された各領域内に配
置された画素電極と、前記ゲート配線から入力された信
号電圧に基づいて前記ソース配線から前記画素電極へ印
加される電圧をスイッチングするスイッチング素子と、
隣接する2本の前記ゲート配線の間に形成された共通配
線と、前記共通配線に電気的に接続され、電圧が印加さ
れた前記画素電極との間に前記電気光学物質を駆動する
電界が生じる対向電極とを備え、前記画素電極は、第1
の画素電極及び第2の画素電極を含み、前記対向電極
は、第1の対向電極及び第2の対向電極を含んでおり、
前記第1の画素電極と該第1の画素電極よりも光透過率
が低い前記第1の対向電極との間で電界が生じる第1の
領域と、前記第2の画素電極と該第2の画素電極よりも
光透過率が高い前記第2の対向電極との間で電界が生じ
る第2の領域とが形成されていることを特徴とする。
In order to achieve the above object, a display device according to the present invention comprises an array substrate, a counter substrate facing the array substrate, and an electro-optical material sandwiched between the array substrate and the counter substrate. And the array substrate comprises:
A plurality of gate wirings and a plurality of source wirings intersecting with each other, and a pixel electrode disposed in each region defined by two adjacent gate wirings and two adjacent source wirings; A switching element that switches a voltage applied from the source wiring to the pixel electrode based on a signal voltage input from the gate wiring;
An electric field for driving the electro-optical material is generated between a common line formed between two adjacent gate lines and the pixel electrode electrically connected to the common line and to which a voltage is applied. A counter electrode, wherein the pixel electrode comprises a first electrode.
A pixel electrode and a second pixel electrode, wherein the counter electrode includes a first counter electrode and a second counter electrode,
A first region where an electric field is generated between the first pixel electrode and the first counter electrode having a lower light transmittance than the first pixel electrode; and a second region between the first pixel electrode and the second pixel electrode. A second region in which an electric field is generated between the pixel electrode and the second counter electrode having a higher light transmittance than the pixel electrode is formed.

【0021】この表示装置によれば、画素電極と対向電
極との透過率差により発生するフリッカ極性を、第1の
領域及び第2の領域によりキャンセルさせることができ
るので、フリッカの発生を抑制することができる。
According to this display device, the flicker polarity generated by the transmittance difference between the pixel electrode and the counter electrode can be canceled by the first region and the second region, thereby suppressing the generation of flicker. be able to.

【0022】この表示装置においては、前記第1の領域
と前記第2の領域とが隣接していることが好ましい。
In this display device, it is preferable that the first area and the second area are adjacent to each other.

【0023】また、前記第1の画素電極及び前記第2の
画素電極は、同一の前記ゲート配線から入力された信号
電圧に基づいて、同一の前記ソース配線から電圧が印加
されることが好ましく、これによって、第1の画素電極
及び第2の画素電極に印加される電圧の極性を同一にす
ることができ、フリッカ極性を確実にキャンセルさせる
ことができる。
Preferably, a voltage is applied to the first pixel electrode and the second pixel electrode from the same source line based on a signal voltage input from the same gate line, Thus, the polarities of the voltages applied to the first pixel electrode and the second pixel electrode can be made the same, and the flicker polarity can be surely canceled.

【0024】前記第1の領域及び前記第2の領域は、同
一のドット内に存在することが好ましい。この場合、前
記第1の領域と前記第2の領域との境界を、前記共通配
線上に位置させることができ、前記第1の画素電極と前
記第2の画素電極、及び、前記第1の対向電極と前記第
2の対向電極を、介在する絶縁層に形成されたコンタク
トホールを介してそれぞれ接続することができる。これ
により、電極材質変換のためのコンタクトホールを表示
領域の開口部に形成しなくても良いので、高い開口率を
維持することができる。また、前記第1の領域と前記第
2の領域との間に前記ソース配線が配置されるように構
成することも可能であり、前記スイッチング素子を、前
記第1の画素電極及び第2の画素電極のそれぞれに対応
して設けることが好ましい。この構成によれば、ドット
の不良率を低減させることが可能になる。更に、前記第
1の領域及び前記第2の領域をそれぞれ複数形成する場
合、前記ゲート配線に沿ってそれぞれ2つずつ交互に連
続するように配置することが好ましく、2つの連続する
前記第1の領域又は前記第2の領域の境界を、前記画素
電極上又は対向電極上に存在させることが好ましい。こ
れにより、隣接する領域間で画素電極又は対向電極を共
用することができ、開口率を高めることができる。
It is preferable that the first area and the second area exist in the same dot. In this case, a boundary between the first region and the second region can be positioned on the common wiring, and the first pixel electrode, the second pixel electrode, and the first The counter electrode and the second counter electrode can be connected to each other via a contact hole formed in an intervening insulating layer. Thus, a contact hole for converting the electrode material does not need to be formed in the opening of the display area, so that a high aperture ratio can be maintained. Further, it is possible that the source wiring is arranged between the first region and the second region, and the switching element is connected to the first pixel electrode and the second pixel. It is preferable to provide one for each of the electrodes. According to this configuration, it is possible to reduce the defect rate of dots. Further, in the case where a plurality of the first regions and the second regions are respectively formed, it is preferable that the first regions and the second regions are arranged so as to be alternately continuous two by two along the gate wiring, and two continuous first regions are formed. It is preferable that a boundary between a region and the second region be present on the pixel electrode or the counter electrode. Thus, the pixel electrode or the counter electrode can be shared between adjacent regions, and the aperture ratio can be increased.

【0025】また、前記第1の領域及び前記第2の領域
をそれぞれ複数形成する場合、前記第1の画素電極及び
前記第2の画素電極に印加される所定の電圧極性に応じ
て、フリッカ極性が前記ゲート配線及び前記ソース配線
の双方に沿って周期的に変化するように、前記第1の領
域及び前記第2の領域を配置することが好ましい。これ
により、駆動に伴う縦筋や横筋が生じることがなく、フ
リッカを低減させて均一な表示を行うことができる。こ
の場合、前記フリッカ極性の反転は、前記ゲート配線及
び前記ソース配線の双方に沿って、1ドット毎に行うこ
とが好ましい。また、市松模様などを表示する場合に
は、前記フリッカ極性の反転は、前記ゲート配線及び前
記ソース配線の双方に沿って、複数のドット毎に行うこ
とが好ましい。
In the case where a plurality of the first regions and a plurality of the second regions are respectively formed, a flicker polarity is determined according to a predetermined voltage polarity applied to the first pixel electrode and the second pixel electrode. It is preferable that the first region and the second region are arranged so that the first region and the second region periodically change along both the gate wiring and the source wiring. Accordingly, a vertical streak or a horizontal streak due to driving does not occur, and flicker can be reduced to perform uniform display. In this case, it is preferable that the inversion of the flicker polarity is performed for each dot along both the gate wiring and the source wiring. When a checkered pattern or the like is displayed, it is preferable that the inversion of the flicker polarity is performed for each of a plurality of dots along both the gate wiring and the source wiring.

【0026】また、前記第1の領域及び前記第2の領域
は、1つのドットにそれぞれ対応した構成にすることが
でき、或いは、前記第1の領域及び前記第2の領域は、
赤、緑、青の3つのドットから構成された画素にそれぞ
れ対応した構成にすることができる。いずれにおいて
も、小領域内においてフリッカの低減効果を得ることが
できる。
Further, the first area and the second area can be configured to correspond to one dot, respectively, or the first area and the second area are
A configuration corresponding to each of pixels composed of three dots of red, green, and blue can be provided. In any case, the effect of reducing flicker can be obtained in the small area.

【0027】また、前記第1の画素電極及び前記第2の
画素電極に電気的に接続された蓄積容量電極を、前記第
1の領域及び前記第2の領域のそれぞれに備え、前記2
つの蓄積容量電極は、前記共通配線上又は前記ゲート配
線上に絶縁層を介して配置されることによりそれぞれ蓄
積容量部を形成した場合、前記2つの蓄積容量部の容量
値を実質的に等しくすることが好ましい。このために
は、前記2つの蓄積容量電極を同一の材料により形成す
ることが好ましく、表面の面積を実質的に等しくするこ
とで対応可能である。
Further, a storage capacitor electrode electrically connected to the first pixel electrode and the second pixel electrode is provided in each of the first region and the second region.
The two storage capacitor electrodes make the capacitance values of the two storage capacitor portions substantially equal when the storage capacitor portions are formed by being disposed on the common wiring or the gate wiring via an insulating layer, respectively. Is preferred. To this end, it is preferable that the two storage capacitor electrodes are formed of the same material, which can be dealt with by making the surface areas substantially equal.

【0028】また、前記第1の画素電極及び前記第2の
対向電極は、光透過性材料とすることができ、前記第1
の対向電極及び前記第2の画素電極は、遮光性材料とす
ることができる。
Further, the first pixel electrode and the second counter electrode can be made of a light-transmitting material.
The counter electrode and the second pixel electrode can be made of a light-shielding material.

【0029】また、前記第1の領域の開口部において前
記第1の画素電極が占める面積と、前記第2の領域の開
口部において前記第2の対向電極が占める面積とを、実
質的に等しくすることが好ましく、これによって、フリ
ッカ極性を確実にキャンセルさせて、フリッカの低減効
果を高めることができる。この場合、前記第1の画素電
極と前記第2の対向電極とは、実質的に等しい透過率を
有することが好ましい。このような構成は、前記対向基
板に形成された前記アレイ基板の一部を遮光する遮光層
を利用して、前記第1の対向電極又は前記第2の画素電
極の一部を覆うことにより、容易に達成することができ
る。
The area occupied by the first pixel electrode in the opening of the first region is substantially equal to the area occupied by the second counter electrode in the opening of the second region. It is preferable to cancel the flicker polarity, thereby enhancing the effect of reducing flicker. In this case, it is preferable that the first pixel electrode and the second counter electrode have substantially the same transmittance. Such a configuration uses a light shielding layer that shields a part of the array substrate formed on the counter substrate, and covers a part of the first counter electrode or the second pixel electrode. It can be easily achieved.

【0030】また、前記第1の領域及び前記第2の領域
には、同一極性の駆動電圧が印加されることが好まし
い。
It is preferable that a drive voltage having the same polarity is applied to the first region and the second region.

【0031】また、前記第1の領域と前記第2の領域
は、前記画素電極が前記対向電極に対して正電位になる
場合と負電位になる場合との輝度差の絶対値が実質的に
等しくなるようにすることが好ましい。
In the first region and the second region, the absolute value of the luminance difference between the case where the pixel electrode has a positive potential and the case where the pixel electrode has a negative potential with respect to the counter electrode is substantially equal. Preferably, they are equal.

【0032】また、本発明の前記目的は、アレイ基板
と、前記アレイ基板に対向する対向基板と、前記アレイ
基板と前記対向基板との間に挟持された電気光学物質と
を備え、 前記アレイ基板は、互いに交差している複数
本のゲート配線及び複数本のソース配線と、隣接する2
本の前記ゲート配線及び隣接する2本の前記ソース配線
により画定された各領域内に配置された画素電極と、前
記ゲート配線から入力された信号電圧に基づいて前記ソ
ース配線から前記画素電極へ印加される電圧をスイッチ
ングするスイッチング素子と、隣接する2本の前記ゲー
ト配線の間に形成された共通配線と、前記共通配線に電
気的に接続され、電圧が印加された前記画素電極との間
に前記電気光学物質を駆動する電界が生じる対向電極
と、前記画素電極と前記対向電極との間に配置された中
間電極とを備え、前記中間電極は、前記画素電極及び前
記対向電極のいずれよりも透過率が高いか又は低いこと
を特徴とする表示装置により達成される。
Further, the object of the present invention is to provide an array substrate, an opposing substrate opposing the array substrate, and an electro-optical material sandwiched between the array substrate and the opposing substrate. Means that a plurality of gate wirings and a plurality of source wirings crossing each other
A pixel electrode disposed in each region defined by two gate lines and two adjacent source lines, and a voltage applied from the source line to the pixel electrode based on a signal voltage input from the gate line. Between a switching element that switches a voltage to be applied, a common line formed between two adjacent gate lines, and the pixel electrode electrically connected to the common line and to which a voltage is applied. An opposing electrode in which an electric field driving the electro-optical material is generated, and an intermediate electrode disposed between the pixel electrode and the opposing electrode, wherein the intermediate electrode is more than any of the pixel electrode and the opposing electrode. This is achieved by a display device characterized by high or low transmittance.

【0033】この表示装置においては、前記画素電極及
び前記対向電極は同一の材料により形成され、前記画素
電極と前記中間電極との間、及び、前記中間電極と前記
対向電極との間が、実質的に同じ距離であることが好ま
しい。
In this display device, the pixel electrode and the counter electrode are formed of the same material, and the space between the pixel electrode and the intermediate electrode and the space between the intermediate electrode and the counter electrode are substantially equal. Preferably, the distances are the same.

【0034】前記中間電極は、前記画素電極及び前記対
向電極と抵抗接続することが好ましく、或いは、容量結
合を行っても良い。
The intermediate electrode is preferably connected by resistance to the pixel electrode and the counter electrode, or may be capacitively coupled.

【0035】また、前記中間電極の電位は、電圧が印加
された前記画素電極の電位と、基準電位となる前記対向
電極の電位との中間の電位になることが好ましい。
It is preferable that the potential of the intermediate electrode is an intermediate potential between the potential of the pixel electrode to which a voltage is applied and the potential of the counter electrode serving as a reference potential.

【0036】上記各表示装置において、前記電気光学物
質は液晶であることが好ましく、前記画素電極には、交
流電圧が印加されることが好ましい。
In each of the above display devices, the electro-optical material is preferably liquid crystal, and an AC voltage is preferably applied to the pixel electrode.

【0037】また、本発明の前記目的は、アレイ基板
と、前記アレイ基板に対向する対向基板と、前記アレイ
基板と前記対向基板との間に挟持された電気光学物質と
を備え、 前記アレイ基板は、互いに交差している複数
本のゲート配線及び複数本のソース配線と、隣接する2
本の前記ゲート配線及び隣接する2本の前記ソース配線
により画定された各領域内に配置された画素電極と、前
記ゲート配線から入力された信号電圧に基づいて前記ソ
ース配線から前記画素電極へ印加される電圧をスイッチ
ングするスイッチング素子と、隣接する2本の前記ゲー
ト配線の間に形成された共通配線と、前記共通配線に電
気的に接続され、電圧が印加された前記画素電極との間
に前記電気光学物質を駆動する電界が生じる対向電極と
を備え、前記画素電極と前記対向電極とが透過率の異な
る材質によって形成された表示装置の駆動方法であっ
て、前記画素電極に印加する電圧を、隣接する所定の領
域毎に反転させることを特徴とする表示装置の駆動方法
により達成される。
Further, the object of the present invention is to provide an array substrate, an opposing substrate opposing the array substrate, and an electro-optical material sandwiched between the array substrate and the opposing substrate. Means that a plurality of gate wirings and a plurality of source wirings crossing each other
A pixel electrode disposed in each region defined by two gate lines and two adjacent source lines, and a voltage applied from the source line to the pixel electrode based on a signal voltage input from the gate line. Between a switching element that switches a voltage to be applied, a common line formed between two adjacent gate lines, and the pixel electrode electrically connected to the common line and to which a voltage is applied. A method of driving a display device, comprising: a counter electrode for generating an electric field for driving the electro-optical material, wherein the pixel electrode and the counter electrode are formed of materials having different transmittances, wherein a voltage applied to the pixel electrode Is inverted for each adjacent predetermined region.

【0038】この表示装置の駆動方法によれば、フリッ
カ極性を隣接する領域でキャンセルさせることができ、
フリッカの発生を抑制することができる。
According to this display device driving method, the flicker polarity can be canceled in the adjacent area.
The occurrence of flicker can be suppressed.

【0039】前記所定の領域は、前記ゲート配線及び前
記ソース配線に沿って2方向に隣接していることが好ま
しい。
It is preferable that the predetermined region is adjacent in two directions along the gate line and the source line.

【0040】また、前記所定の領域は、1つのドット、
又は、前記ゲート配線又は前記ソース配線のいずれかに
沿って隣接する2つのドットに対応していることが好ま
しい。或いは、赤、緑、青の3つのドットから構成され
た1つの画素に対応していても良く、更には、赤、緑、
青の3つのドットから構成された1つの画素が前記ゲー
ト配線又は前記ソース配線のいずれかに沿って隣接した
2つの画素に対応していても良い。
Further, the predetermined area is one dot,
Alternatively, it preferably corresponds to two dots adjacent along either the gate wiring or the source wiring. Alternatively, it may correspond to one pixel composed of three dots of red, green, and blue.
One pixel composed of three blue dots may correspond to two adjacent pixels along either the gate line or the source line.

【0041】また、本発明の前記目的は、アレイ基板
と、前記アレイ基板に対向する対向基板と、前記アレイ
基板と前記対向基板との間に挟持された電気光学物質と
を備え、 前記アレイ基板は、互いに交差している複数
本のゲート配線及び複数本のソース配線と、隣接する2
本の前記ゲート配線及び隣接する2本の前記ソース配線
により画定された各領域内に配置された画素電極と、前
記ゲート配線から入力された信号電圧に基づいて前記ソ
ース配線から前記画素電極へ印加される電圧をスイッチ
ングするスイッチング素子と、隣接する2本の前記ゲー
ト配線の間に形成された共通配線と、前記共通配線に電
気的に接続され、電圧が印加された前記画素電極との間
に前記電気光学物質を駆動する電界が生じる対向電極と
を備え、前記画素電極と前記対向電極とが透過率の異な
る材質によって形成された表示装置の駆動方法であっ
て、前記画素電極に印加する電圧の極性を反転させる際
に、一定の輝度補正電圧を増減させることを特徴とする
表示装置の駆動方法により達成される。
Further, the object of the present invention is to provide an array substrate, an opposing substrate facing the array substrate, and an electro-optical material sandwiched between the array substrate and the opposing substrate. Means that a plurality of gate wirings and a plurality of source wirings crossing each other
A pixel electrode disposed in each region defined by two gate lines and two adjacent source lines, and a voltage applied from the source line to the pixel electrode based on a signal voltage input from the gate line. Between a switching element that switches a voltage to be applied, a common line formed between two adjacent gate lines, and the pixel electrode electrically connected to the common line and to which a voltage is applied. A method of driving a display device, comprising: a counter electrode for generating an electric field for driving the electro-optical material, wherein the pixel electrode and the counter electrode are formed of materials having different transmittances, wherein a voltage applied to the pixel electrode And a method for driving a display device, characterized in that a constant luminance correction voltage is increased or decreased when the polarity of the display device is inverted.

【0042】この表示装置の駆動方法によれば、前記画
素電極に印加する電圧の極性を反転した場合の輝度差を
ほぼ同じにすることができ、フリッカを抑制することが
できる。
According to this display device driving method, the luminance difference when the polarity of the voltage applied to the pixel electrode is inverted can be made substantially the same, and flicker can be suppressed.

【0043】この表示装置の駆動方法において、表示装
置の前記画素電極及び前記対向電極がいずれも透明導電
体により形成されている場合は、前記領域内の光透過範
囲に占める前記画素電極及び前記対向電極の合計面積が
互いに相違する構成において有効である。
In this driving method of the display device, when the pixel electrode and the counter electrode of the display device are both formed of a transparent conductor, the pixel electrode and the counter electrode occupying the light transmission range in the region. This is effective in a configuration in which the total area of the electrodes is different from each other.

【0044】また、本発明の前記目的は、アレイ基板
と、前記アレイ基板に対向する対向基板と、前記アレイ
基板と前記対向基板との間に挟持された電気光学物質と
を備え、 前記アレイ基板は、互いに交差している複数
本のゲート配線及び複数本のソース配線と、隣接する2
本の前記ゲート配線及び隣接する2本の前記ソース配線
により画定された各領域内に配置された画素電極と、前
記ゲート配線から入力された信号電圧に基づいて前記ソ
ース配線から前記画素電極へ印加される電圧をスイッチ
ングするスイッチング素子と、隣接する2本の前記ゲー
ト配線の間に形成された共通配線と、前記共通配線に電
気的に接続され、電圧が印加された前記画素電極との間
に前記電気光学物質を駆動する電界が生じる対向電極と
を備え、前記画素電極は、第1の画素電極及び第2の画
素電極を含み、前記対向電極は、第1の対向電極及び第
2の対向電極を含んでおり、前記第1の画素電極と該第
1の画素電極よりも光透過率が低い前記第1の対向電極
との間で電界が生じる第1の領域と、前記第2の画素電
極と該第2の画素電極よりも光透過率が高い前記第2の
対向電極との間で電界が生じる第2の領域とがそれぞれ
複数形成されている表示装置の駆動方法であって、フリ
ッカ極性が前記ゲート配線及び前記ソース配線の双方に
沿って周期的に変化するように、前記第1の領域及び前
記第2の領域の配列パターンに基づいて、前記第1の画
素電極及び前記第2の画素電極に印加される電圧の所定
の極性反転を行うことを特徴とする表示装置の駆動方法
により達成される。
Further, the object of the present invention is to provide an array substrate, an opposing substrate opposing the array substrate, and an electro-optical material sandwiched between the array substrate and the opposing substrate. Means that a plurality of gate wirings and a plurality of source wirings crossing each other
A pixel electrode disposed in each region defined by two gate lines and two adjacent source lines, and a voltage applied from the source line to the pixel electrode based on a signal voltage input from the gate line. Between a switching element that switches a voltage to be applied, a common line formed between two adjacent gate lines, and the pixel electrode electrically connected to the common line and to which a voltage is applied. A counter electrode for generating an electric field for driving the electro-optical material, wherein the pixel electrode includes a first pixel electrode and a second pixel electrode, and the counter electrode includes a first counter electrode and a second counter electrode. A first region including an electrode, wherein an electric field is generated between the first pixel electrode and the first counter electrode having a lower light transmittance than the first pixel electrode; and An electrode and the second pixel A method of driving a display device, wherein a plurality of second regions in which an electric field is generated between the second counter electrode and the second counter electrode having a higher light transmittance than a pole are formed, wherein the flicker polarity is set to the gate line and the gate line. Applied to the first pixel electrode and the second pixel electrode based on the arrangement pattern of the first region and the second region so as to periodically change along both of the source lines. The present invention is attained by a method for driving a display device, wherein a predetermined polarity inversion of a voltage is performed.

【0045】このような駆動方法によっても、フリッカ
極性をキャンセルさせることができると共に、駆動に伴
う縦筋や横筋の発生を防止することができる。
According to such a driving method, the flicker polarity can be cancelled, and the generation of vertical streaks and horizontal streaks due to driving can be prevented.

【0046】前記フリッカ極性の反転は、前記ゲート配
線及び前記ソース配線の一方又は双方に沿って、1ドッ
ト毎又は複数のドット毎に行うことが好ましい。
It is preferable that the inversion of the flicker polarity is performed for each dot or for a plurality of dots along one or both of the gate wiring and the source wiring.

【0047】また、上記各駆動方法においては、前記画
素電極に印加する電圧の駆動周波数を、60Hz以上と
することが好ましく、これによって、フリッカを見かけ
上なくすことができる。
In each of the driving methods described above, it is preferable that the driving frequency of the voltage applied to the pixel electrode is not less than 60 Hz, thereby making it possible to eliminate flicker.

【0048】[0048]

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0049】(実施の形態1)図1は、本発明の第1の
実施形態に係る表示装置において、アレイ基板の最小表
示単位となる1ドットの構成を示す平面図であり、図2
(a)〜(c)は、それぞれ図1におけるA−A’部、
B−B’部、及びC−C’部の断面図である。図1にお
いて、走査信号を供給するゲート配線4と映像信号を供
給するソース配線7とは略直交するように配置されてお
り、ゲート配線4とソース配線7との各交差部付近に、
薄膜トランジスタ(TFT:Thin Film Transistor)5
がスイッチング素子として形成されている。このTFT
5は、ゲート配線4上に絶縁層を介して形成され、アモ
ルファスシリコンよりなる半導体層8を有しており、こ
の半導体層8の両側に、ソース配線7の突出部とドレイ
ン電極6が対向配置されている。
(Embodiment 1) FIG. 1 is a plan view showing a structure of one dot which is a minimum display unit of an array substrate in a display device according to a first embodiment of the present invention.
(A) to (c) are AA ′ portions in FIG. 1, respectively.
It is sectional drawing of a BB 'part and a CC' part. In FIG. 1, a gate wiring 4 for supplying a scanning signal and a source wiring 7 for supplying a video signal are arranged so as to be substantially orthogonal to each other, and near each intersection of the gate wiring 4 and the source wiring 7,
Thin Film Transistor (TFT) 5
Are formed as switching elements. This TFT
5 has a semiconductor layer 8 made of amorphous silicon formed on the gate wiring 4 with an insulating layer interposed therebetween. On both sides of the semiconductor layer 8, the protruding portion of the source wiring 7 and the drain electrode 6 are arranged opposite to each other. Have been.

【0050】また、ソース配線7にはTFT5のドレイ
ン電極6を介して画素電極1が接続されており、画素電
極1に対向するように、電位の基準となる対向電極2が
配置されている。この対向電極2は、2つのゲート配線
4,4の中間に平行に設けられて対向電極2に所定の電
位(対向電圧)を供給する共通配線3に電気的に接続さ
れている。
The pixel electrode 1 is connected to the source wiring 7 via the drain electrode 6 of the TFT 5, and the counter electrode 2 serving as a potential reference is arranged so as to face the pixel electrode 1. The counter electrode 2 is electrically connected to a common line 3 which is provided in parallel between two gate lines 4 and 4 and supplies a predetermined potential (counter voltage) to the counter electrode 2.

【0051】画素電極1は、図においてドットの上半分
に配置された透明導電体からなる第1の画素電極1a
と、ドットの下半分に配置された金属材料からなる第2
の画素電極1bとを備えている。また、対向電極2は、
第1の画素電極1aと対向するようにドットの上半分に
配置された金属材料からなる第1の対向電極2aと、第
2の画素電極1bと対向するようにドットの下半分に配
置された透明導電体からなる第2の対向電極2bとを備
えている。
The pixel electrode 1 is composed of a first pixel electrode 1a made of a transparent conductor disposed in the upper half of the dot in the figure.
And a second metal material disposed in the lower half of the dot.
Pixel electrode 1b. In addition, the counter electrode 2
A first opposing electrode 2a made of a metal material is disposed on the upper half of the dot so as to face the first pixel electrode 1a, and is disposed on a lower half of the dot so as to face the second pixel electrode 1b. A second counter electrode 2b made of a transparent conductor.

【0052】また、ゲート配線4上には、第1の画素電
極1aに接続された蓄積容量部10が絶縁層を介して形
成されている。
Further, on the gate line 4, a storage capacitor section 10 connected to the first pixel electrode 1a is formed via an insulating layer.

【0053】図1及び図2に示すように、アレイ基板9
上には、第1の金属層(例えば、チタン、アルミニウ
ム、チタンの3層積層構成)により、ゲート配線4、第
1の対向電極2a、及び共通配線3が形成されている。
その上には、絶縁層11aを介して、第2の金属層(例
えば、チタン、アルミニウム、チタンの3層積層構成)
により、ソース配線7、ドレイン電極6、及び第2の画
素電極1bが形成されている。その上には、絶縁層11
bを介して、透明導電体層(例えばITO)により、第
1の画素電極1a及び第2の対向電極2bが形成されて
いる。半導体層8は、前記第1の金属層と第2の金属層
との間に形成、パターニングされている。上記金属層
は、いずれの層も多層とする代わりに単層としても良
く、例えば、クロム、アルミニウム、タンタル等とする
ことができる。また、モリブデンとタングステンの合
金、モリブデンとタンタルの合金などの合金を使うこと
もできる。特に、銀系の合金(例えば銀とパラジウムと
銅の合金)を使えば、配線抵抗を低くすると同時に加工
プロセスを簡単にできるという利点がある。透明導電体
層には、ITO(Indium-Tin-Oxide)のほか、酸化スズ
などの酸化物や、有機系の導電膜を用いることもでき
る。
As shown in FIGS. 1 and 2, the array substrate 9
A gate wiring 4, a first opposing electrode 2a, and a common wiring 3 are formed thereon by a first metal layer (for example, a three-layer structure of titanium, aluminum, and titanium).
A second metal layer (for example, a three-layer structure of titanium, aluminum, and titanium) is formed thereon via an insulating layer 11a.
Thereby, the source line 7, the drain electrode 6, and the second pixel electrode 1b are formed. On top of that, the insulating layer 11
The first pixel electrode 1a and the second opposing electrode 2b are formed by a transparent conductor layer (for example, ITO) via b. The semiconductor layer 8 is formed and patterned between the first metal layer and the second metal layer. The metal layer may be a single layer instead of a multilayer, and may be, for example, chromium, aluminum, tantalum, or the like. Alternatively, an alloy of molybdenum and tungsten, an alloy of molybdenum and tantalum, or the like can be used. In particular, when a silver-based alloy (for example, an alloy of silver, palladium, and copper) is used, there is an advantage that the wiring resistance can be reduced and the processing process can be simplified. In addition to ITO (Indium-Tin-Oxide), an oxide such as tin oxide or an organic conductive film can be used for the transparent conductor layer.

【0054】第1の画素電極1aと第2の画素電極1b
とは、絶縁層11bに形成されたコンタクトホール13
を介して接続されている。また、第1の対向電極2a
は、同一層に形成された共通配線3に接続されており、
第2の対向電極2bは、絶縁層11a,11bに形成さ
れたコンタクトホール14を介して、共通配線に接続さ
れている。尚、電極の形状や本数に応じてコンタクトホ
ールの数やレイヤー変換の数は調整される。
The first pixel electrode 1a and the second pixel electrode 1b
Means a contact hole 13 formed in the insulating layer 11b.
Connected through. In addition, the first counter electrode 2a
Are connected to a common wiring 3 formed in the same layer,
The second counter electrode 2b is connected to a common wiring via a contact hole 14 formed in the insulating layers 11a and 11b. The number of contact holes and the number of layer conversions are adjusted according to the shape and the number of electrodes.

【0055】このように構成されたアレイ基板9と対向
基板(図示せず)との間に液晶(図示せず)を封入する
ことにより、表示装置が得られる。
A display device can be obtained by enclosing liquid crystal (not shown) between the array substrate 9 and the opposing substrate (not shown) configured as described above.

【0056】次に、この表示装置の作動について説明す
る。ゲート配線4にオン電圧を印加すると、半導体層8
にチャネルが形成され、ソース配線7とドレイン電極6
との間が導通状態になる。この時、ドレイン電極6と画
素電極1は、ソース配線7の電位と同じ電位に充電され
る。これにより、画素電極1へ供給された電圧と基準電
位が印加される対向電極2の電圧との差が生じるため、
第1の画素電極1aと第1の対向電極2aとの間、及
び、第2の画素電極1bと第2の対向電極2bとの間の
それぞれに、基板面に略平行な方向の電界が発生し、各
電極間の液晶に印加される。
Next, the operation of the display device will be described. When an on-voltage is applied to the gate wiring 4, the semiconductor layer 8
A channel is formed in the source line 7 and the drain electrode 6.
Is in a conductive state. At this time, the drain electrode 6 and the pixel electrode 1 are charged to the same potential as the potential of the source wiring 7. This causes a difference between the voltage supplied to the pixel electrode 1 and the voltage of the counter electrode 2 to which the reference potential is applied.
Electric fields are generated between the first pixel electrode 1a and the first opposing electrode 2a and between the second pixel electrode 1b and the second opposing electrode 2b in a direction substantially parallel to the substrate surface. Then, it is applied to the liquid crystal between the electrodes.

【0057】ゲート配線4にオフ電圧を印加している期
間は、半導体層8にチャネルが形成されないので、ソー
ス配線7とドレイン電極6との間は非導通状態であり、
ドレイン電極6と画素電極1に充電された電荷が保持さ
れる。蓄積容量電極10は、ゲート配線4との間に蓄積
容量部を形成しており、画素電極1からの電荷の漏れに
伴う電位変動を補償、緩和して、表示装置の動作を安定
化させている。以上は1ドットの動作についての説明で
あるが、表示装置全体としては、マトリクス状に配置さ
れた各ドットに対して、ゲート配線を順次走査しながら
走査されているドットに応じた信号電圧をソース配線に
加え、各ドットに所定の電位を順に書きこんでいく。
Since no channel is formed in the semiconductor layer 8 while the off voltage is being applied to the gate wiring 4, the source wiring 7 and the drain electrode 6 are in a non-conductive state.
The charges charged in the drain electrode 6 and the pixel electrode 1 are held. The storage capacitor electrode 10 forms a storage capacitor portion between the storage capacitor electrode 10 and the gate line 4, and compensates and alleviates a potential change due to leakage of electric charge from the pixel electrode 1, thereby stabilizing the operation of the display device. I have. The above is a description of the operation of one dot. However, as a whole of the display device, a signal voltage corresponding to the dot being scanned is sequentially applied to each dot arranged in a matrix while sequentially scanning the gate wiring. In addition to the wiring, a predetermined potential is sequentially written to each dot.

【0058】図3及び図4を参照して、本実施形態の表
示装置の作動を更に詳細に説明する。 図3及び図4の
構成は図2の構成と同一であるため、図2に付した符号
の中で説明に必要なもの以外は省略している。
Referring to FIGS. 3 and 4, the operation of the display device of the present embodiment will be described in more detail. Since the configuration in FIGS. 3 and 4 is the same as the configuration in FIG. 2, the components added to those in FIG.

【0059】各ドットの信号電圧は、対向電極2に対す
る画素電極1の電位がフレームごとに正負の値をとるよ
うに交流化されている。図3は、第1のフレームで画素
電極1に正電位を書込んだ後、ゲート電圧がオフレベル
(Vg(OFF))になった状態を示すものであり、図4は、
第2のフレームで画素電極に負電位を書込んだ後、ゲー
ト電圧がオフレベルになった状態を示すものである。表
示装置は、この第1及び第2のフレームが交互に繰り返
されて、交流駆動が行われる。なお、説明を簡単にする
ため、対向電極2の電位は一定で接地電位になるものと
しているが、対向電圧やゲート電圧にも画素電位の極性
に応じた変調を加えれば、信号電圧の振幅を低減するこ
とができる。
The signal voltage of each dot is AC-converted so that the potential of the pixel electrode 1 with respect to the counter electrode 2 takes a positive or negative value for each frame. FIG. 3 shows a state in which the gate voltage has been turned off (Vg (OFF)) after a positive potential has been written to the pixel electrode 1 in the first frame, and FIG.
This shows a state where the gate voltage is turned off after a negative potential is written to the pixel electrode in the second frame. In the display device, the first frame and the second frame are alternately repeated, and AC driving is performed. For simplicity of explanation, the potential of the counter electrode 2 is assumed to be constant and the ground potential. However, if the counter voltage and the gate voltage are also modulated according to the polarity of the pixel potential, the amplitude of the signal voltage is reduced. Can be reduced.

【0060】図3に示すように、第1のフレームにおい
ては、第1の画素電極1a及び第2の画素電極1bが正
電位となり、第1の対向電極2a及び第2の対向電極2
bが接地電位となるため、図中に矢印で示すような電界
が発生する。したがって、ドットの上半分では、透明な
第1の画素電極1aから遮光性の第1の対向電極2aに
向かって電界が発生し、透明電極(図の斜線部)が相対
的に正電位であるが、ドットの下半分では、遮光性の第
2の画素電極1bから透明な第2の対向電極2bに向か
って電界が発生し、透明電極(図の斜線部)が相対的に
負電位となっている。
As shown in FIG. 3, in the first frame, the first pixel electrode 1a and the second pixel electrode 1b become positive potential, and the first counter electrode 2a and the second counter electrode 2a
Since b becomes the ground potential, an electric field is generated as shown by an arrow in the figure. Therefore, in the upper half of the dot, an electric field is generated from the transparent first pixel electrode 1a toward the light-shielding first counter electrode 2a, and the transparent electrode (the hatched portion in the figure) has a relatively positive potential. However, in the lower half of the dot, an electric field is generated from the light-shielding second pixel electrode 1b toward the transparent second counter electrode 2b, and the transparent electrode (shaded area in the figure) becomes relatively negative potential. ing.

【0061】これに対し、図4に示すように、第2のフ
レームにおいては、第1の画素電極1a及び第2の画素
電極1bが負電位となり、第1の対向電極2a及び第2
の対向電極2bが接地電位となるため、図中に矢印で示
すような電界が発生する。したがって、ドットの上半分
では、遮光性の第1の対向電極2aから透明な第1の画
素電極1aに向かって電界が発生し、透明電極(図の斜
線部)が相対的に負電位であるが、ドットの下半分で
は、透明な第2の対向電極2bから遮光性の第2の画素
電極1bに向かって電界が発生し、透明電極(図の斜線
部)が相対的に正電位となっている。
On the other hand, as shown in FIG. 4, in the second frame, the first pixel electrode 1a and the second pixel electrode 1b have a negative potential, and the first counter electrode 2a and the second
Since the opposite electrode 2b is at the ground potential, an electric field is generated as shown by the arrow in the figure. Therefore, in the upper half of the dot, an electric field is generated from the light-shielding first counter electrode 2a toward the transparent first pixel electrode 1a, and the transparent electrode (hatched portion in the figure) has a relatively negative potential. However, in the lower half of the dot, an electric field is generated from the transparent second counter electrode 2b toward the light-shielding second pixel electrode 1b, and the transparent electrode (shaded area in the figure) becomes relatively positive potential. ing.

【0062】ドットのスペース部分及び透明電極部分
(図の斜線部)を通過する光は、画素電極1及び対向電
極2のうち、透明な電極が遮光性の電極に対して相対的
に負の電位となる部分が、相対的に正の電位となる部分
よりも明るくなる。したがって、図3に示す第1フレー
ムではドットの下半分が明るくなり、図4に示す第2フ
レームではドットの上半分が明るくなる。このように、
ドットの上半分あるいは下半分の一方のみが交互に明る
くなるため、各フレームごとに1つのドットの内部で明
暗がキャンセルされ、フリッカ現象が発生しなくなる。
The light passing through the space portion of the dot and the transparent electrode portion (hatched portion in the figure) has a transparent potential of the pixel electrode 1 and the counter electrode 2 which is relatively negative with respect to the light-shielding electrode. Becomes brighter than a portion having a relatively positive potential. Therefore, in the first frame shown in FIG. 3, the lower half of the dots becomes brighter, and in the second frame shown in FIG. 4, the upper half of the dots becomes brighter. in this way,
Since only one of the upper half and the lower half of the dots is alternately brightened, the brightness is canceled inside one dot for each frame, and the flicker phenomenon does not occur.

【0063】本実施形態においては、ドットを上下2つ
の領域に分割する分割線が共通配線3上に存在するの
で、新たに電極層やスイッチング素子を設けることな
く、1つの表示単位の内部に逆のフリッカ極性(明暗の
極性)を持つ2つの領域を形成することができる。した
がって、プロセス増による製造コストの上昇や、スイッ
チング素子の形成に伴う開口率の低下を生じることな
く、フリッカを低減あるいは解消しているという利点が
ある。
In the present embodiment, since a dividing line for dividing a dot into two upper and lower regions is present on the common wiring 3, it is possible to reverse the dot inside one display unit without newly providing an electrode layer or a switching element. Two regions having flicker polarities (light and dark polarities) can be formed. Therefore, there is an advantage that flicker is reduced or eliminated without increasing the manufacturing cost due to the increase in the process or reducing the aperture ratio due to the formation of the switching element.

【0064】また、この共通配線3上で第1・第2の画
素電極1a,1b、及び第1・第2の対向電極2a,2
bのレイヤー変換及び材質変換が行われているので、こ
の変換のためのコンタクトホール13,14を表示領域
の開口部分に形成しなくて済み、開口率が高くなるとい
う利点もある。更に、本実施形態のように表示単位の中
央付近に共通配線3を配した構成では、この部分で電極
材質の変換を行なえば、フリッカ極性が異なる2つの領
域の面積をほぼ等しくでき、簡単な構成で大きなフリッ
カ低減効果が得られる。一般には、上記電極材質の変換
は、共通配線やゲート配線の上で行なえば、上記の開口
率向上効果を得ることができる。
Further, the first and second pixel electrodes 1a and 1b and the first and second counter electrodes 2a and 2
Since the layer conversion and the material conversion of b are performed, the contact holes 13 and 14 for this conversion do not need to be formed in the openings of the display area, and there is an advantage that the aperture ratio is increased. Further, in the configuration in which the common wiring 3 is arranged near the center of the display unit as in the present embodiment, if the electrode material is converted in this portion, the areas of the two regions having different flicker polarities can be made substantially equal, and the simple structure can be obtained. With the configuration, a large flicker reduction effect can be obtained. Generally, if the conversion of the electrode material is performed on the common wiring or the gate wiring, the above-described effect of improving the aperture ratio can be obtained.

【0065】(実施の形態2)図5は、本発明の第2の
実施形態に係る表示装置において、アレイ基板の最小表
示単位となる1ドットの構成を示す平面図であり、図6
(a)〜(d)は、それぞれ図5におけるD−D’部、
E−E’部、F−F’部及びG−G’部の断面図であ
る。図5及び図6において、図1及び図2に示す第1の
実施形態と同様の構成要素には同じ番号を付け、説明を
省略する。
(Embodiment 2) FIG. 5 is a plan view showing a structure of one dot which is a minimum display unit of an array substrate in a display device according to a second embodiment of the present invention.
(A) to (d) are the DD ′ part in FIG. 5, respectively.
It is sectional drawing of the EE 'part, the FF' part, and the GG 'part. 5 and 6, the same components as those in the first embodiment shown in FIGS. 1 and 2 are denoted by the same reference numerals, and description thereof will be omitted.

【0066】本実施形態の表示装置は、実施の形態1に
おける蓄積容量電極10をゲート配線4上に形成する代
わりに共通配線3上に形成し、共通配線3と蓄積容量電
極10との間に蓄積容量部を形成したものである。この
構成によれば、ゲート配線4上の容量付加を減らして、
大画面になっても走査電圧の歪が少なく、均一な表示を
行うことができる。フリッカが解消される原理について
は、第1の実施形態と同様である。
In the display device according to the present embodiment, the storage capacitor electrode 10 in the first embodiment is formed on the common line 3 instead of on the gate line 4, and between the common line 3 and the storage capacitor electrode 10. The storage capacitor portion is formed. According to this configuration, the capacitance addition on the gate wiring 4 is reduced,
Even when a large screen is displayed, distortion of the scanning voltage is small and uniform display can be performed. The principle of eliminating flicker is the same as in the first embodiment.

【0067】蓄積容量電極10は、実施の形態1におい
て、第2の金属層により、ソース配線7、ドレイン電極
6、及び第2の画素電極1bと共に形成されており、こ
の第2の画素電極1bに接続されている。また、蓄積容
量電極10は、絶縁層11bを介して透明導電体層によ
り形成された第1の画素電極1aに対して、コンタクト
ホール13を介して接続されている。
The storage capacitor electrode 10 is formed of the second metal layer together with the source wiring 7, the drain electrode 6, and the second pixel electrode 1b in the first embodiment. It is connected to the. The storage capacitor electrode 10 is connected via a contact hole 13 to a first pixel electrode 1a formed of a transparent conductor layer via an insulating layer 11b.

【0068】この結果、表示単位を構成する領域(ドッ
ト)を上下に分け、上下の分割線に当たる共通配線3上
で、画素電極1および対向電極2の材質を変換している
構成により、プロセス増による製造コストの上昇や、ス
イッチング素子の形成に伴う開口率の低下を生じること
なく、フリッカを低減あるいは解消しているという利点
があること、及び、電極材質の変換が配線上で行われて
いるので、電極材質変換のためのコンタクトホールを表
示領域の開口部分に形成しなくて済み、開口率が高くな
るという利点も、第1の実施形態と同じである。
As a result, the area (dot) constituting the display unit is divided into upper and lower parts, and the material of the pixel electrode 1 and the counter electrode 2 is converted on the common wiring 3 corresponding to the upper and lower dividing lines, thereby increasing the process. This has the advantage that flicker is reduced or eliminated without increasing the manufacturing cost due to the increase in the aperture ratio due to the formation of the switching element, and the conversion of the electrode material is performed on the wiring. Therefore, it is not necessary to form a contact hole for changing the electrode material at the opening of the display area, and the advantage that the aperture ratio is increased is the same as that of the first embodiment.

【0069】なお、以下の実施形態においては、本実施
形態と同様に、蓄積容量電極を共通配線3上に形成する
が、実施の形態1のようにゲート配線4上に形成しても
良い。
In the following embodiments, the storage capacitor electrode is formed on the common wiring 3 as in the present embodiment, but may be formed on the gate wiring 4 as in the first embodiment.

【0070】(実施の形態3)図7は、本発明の第3の
実施形態に係る表示装置において、アレイ基板の最小表
示単位となる1ドットの構成を示す平面図である。図7
において、図1に示す第1の実施形態と同様の構成要素
には同じ番号を付け、説明を省略する。
(Embodiment 3) FIG. 7 is a plan view showing a structure of one dot which is a minimum display unit of an array substrate in a display device according to a third embodiment of the present invention. FIG.
In FIG. 7, the same components as those in the first embodiment shown in FIG.

【0071】本実施形態の表示装置は、図1に示すアレ
イ基板に対向する対向基板(図示せず)に形成した遮光
層としてのブラックマトリクスに対応する領域81を、
一点鎖線で示す輪郭の内部に斜線を施して示したもので
ある。即ち、領域81は、通過光が遮断される領域であ
り、ドットの中央に開口部を形成している。
In the display device of the present embodiment, a region 81 corresponding to a black matrix as a light shielding layer formed on a counter substrate (not shown) facing the array substrate shown in FIG.
The inside of the outline shown by the dashed line is shown with hatching. That is, the region 81 is a region where passing light is blocked, and forms an opening at the center of the dot.

【0072】領域81の輪郭は、第1の対向電極2a及
び第2の対向電極2bの中心を長手方向に通過してお
り、これによって、ドットの上半分及び下半分の開口部
における透明電極(即ち、第1の画素電極1a及び第2
の対向電極2b)の面積を、それぞれ等しくしている。
この結果、フリッカ極性をドット内において確実にキャ
ンセルすることができる。この構成は、ドットの上半分
と下半分とで実際の透明電極の面積が異なる場合に、特
に有効である。
The outline of the region 81 passes through the centers of the first counter electrode 2a and the second counter electrode 2b in the longitudinal direction. That is, the first pixel electrode 1a and the second
Have the same area.
As a result, the flicker polarity can be reliably canceled within the dot. This configuration is particularly effective when the actual area of the transparent electrode is different between the upper half and the lower half of the dot.

【0073】本実施形態においては、ブラックマトリク
スを用いてドットの上半分と下半分の開口部における透
明電極の面積を等しくしたが、これは電極の幅を部分部
分で変えたり、電極の長さを調整したりすることで、透
明電極の面積を等しくすることも可能である。また、ブ
ラックマトリクスはアレイ基板側に作製しても良い。更
には、ブラックマトリクスに代えて金属層を用い、これ
を透明電極層の一部に重ねることにより、遮光層として
機能させてもよい。アレイ基板側にブラックマトリクス
などの遮光層を形成することにより、2つの基板の貼り
合わせズレの影響がなくなって電極に対する遮光層の位
置精度が高くなり、フリッカの解消性能を向上させるこ
とができる。より望ましくは、実験やシミュレーション
を用いて透過率に寄与する実効的な透明電極の面積が等
しくなるように、遮光層・電極の幅・電極の長さなどを
を調整すれば、フリッカの防止がより確実になる。な
お、この構成は、実施の形態1の表示装置だけでなく、
他の実施形態の表示装置にも適用することができる。
In the present embodiment, the area of the transparent electrode in the upper half and the lower half of the dot is made equal by using a black matrix. This is because the width of the electrode is changed in a part, or the length of the electrode is changed. By adjusting the size of the transparent electrode, the areas of the transparent electrodes can be made equal. Further, the black matrix may be formed on the array substrate side. Further, a metal layer may be used instead of the black matrix, and the metal layer may be overlapped on a part of the transparent electrode layer to function as a light shielding layer. By forming a light-shielding layer such as a black matrix on the array substrate side, the influence of displacement between the two substrates is eliminated, the positional accuracy of the light-shielding layer with respect to the electrodes is increased, and the performance of eliminating flicker can be improved. More desirably, by adjusting the light-shielding layer, the width of the electrode, the length of the electrode, and the like so that the effective areas of the transparent electrodes contributing to the transmittance become equal using experiments and simulations, flicker can be prevented. Be more certain. Note that this configuration is not limited to the display device of the first embodiment,
The present invention can be applied to a display device of another embodiment.

【0074】(実施の形態4)図8は、本発明の第4の
実施形態に係る表示装置において、アレイ基板の最小表
示単位となる1ドットの構成を示す平面図であり、図9
(a)及び(b)は、それぞれ図8におけるH−H’部
及びI−I’部の断面図である。図8及び図9におい
て、図1及び図2に示す第1の実施形態と同様の構成要
素には同じ番号を付け、説明を省略する。
(Embodiment 4) FIG. 8 is a plan view showing a structure of one dot which is a minimum display unit of an array substrate in a display device according to a fourth embodiment of the present invention.
(A) And (b) is sectional drawing of the HH 'part and II' part in FIG. 8, respectively. 8 and 9, the same components as those in the first embodiment shown in FIGS. 1 and 2 are denoted by the same reference numerals, and description thereof will be omitted.

【0075】本実施形態の表示装置は、ドット内を右半
分と左半分とに分割し、左右2つの領域でフリッカ極性
をキャンセルするように構成したものである。
The display device of this embodiment is configured so that the inside of a dot is divided into a right half and a left half, and the flicker polarity is canceled in two areas on the left and right.

【0076】即ち、右側の領域は、透明導電体からなる
第1の画素電極1aと、金属材料からなる第1の対向電
極2aとを備えている。また、左側の領域は、金属材料
からなる第2の画素電極1bと、透明導電体からなる第
2の対向電極2bとを備えている。ドットの中央には、
左右の領域の境界線を挟んで右側に金属材料からなる第
1の中央対向電極2cが形成され、左側に透明導電体か
らなる第2の中央対向電極2dが形成されている。共通
配線3は、ドット内の中央よりも上側に配置されてい
る。
That is, the right region includes a first pixel electrode 1a made of a transparent conductor and a first counter electrode 2a made of a metal material. The left region includes a second pixel electrode 1b made of a metal material and a second counter electrode 2b made of a transparent conductor. In the center of the dot,
A first central counter electrode 2c made of a metal material is formed on the right side of the boundary line between the left and right regions, and a second central counter electrode 2d made of a transparent conductor is formed on the left side. The common wiring 3 is arranged above the center in the dot.

【0077】図8及び図9に示すように、アレイ基板9
上には、第1の金属層により、ゲート配線4、第1の対
向電極2a、共通配線3、及び第1の中央対向電極2c
が形成されている。その上には、絶縁層11aを介し
て、第2の金属層により、ソース配線7、ドレイン電極
6、第2の画素電極1b、及び蓄積容量電極10が形成
されている。その上には、絶縁層11bを介して、透明
導電体層により、第1の画素電極1a、第2の対向電極
2b、及び第2の中央対向電極2dが形成されている。
第1の画素電極1aは、コンタクトホール13を介して
蓄積容量電極10に接続されており、第2の対向電極2
b及び第2の中央対向電極2dは、コンタクトホール1
4を介して共通配線3に接続されている。
As shown in FIGS. 8 and 9, the array substrate 9
On the first metal layer, a gate wiring 4, a first counter electrode 2a, a common wiring 3, and a first central counter electrode 2c are formed by a first metal layer.
Are formed. A source line 7, a drain electrode 6, a second pixel electrode 1b, and a storage capacitor electrode 10 are formed thereon by a second metal layer via an insulating layer 11a. A first pixel electrode 1a, a second counter electrode 2b, and a second central counter electrode 2d are formed thereon by a transparent conductor layer via an insulating layer 11b.
The first pixel electrode 1 a is connected to the storage capacitor electrode 10 via the contact hole 13, and the second counter electrode 2
b and the second central counter electrode 2 d
4 are connected to the common wiring 3.

【0078】このように構成された表示装置によれば、
フリッカの発生を抑制することができるだけでなく、コ
ンタクトホール数を少なくすることができるので、高精
細化が容易であるという利点や、コンタクト不良による
欠陥発生の確率が低くなって製造歩留りが高くなるとい
う利点がある。なお、共通配線3の位置は、ドット内の
中央よりも下側であっても良い。
According to the display device configured as described above,
Not only the occurrence of flicker can be suppressed, but also the number of contact holes can be reduced, so that high definition can be easily achieved, and the probability of occurrence of defects due to contact failure is reduced, thereby increasing the production yield. There is an advantage. Note that the position of the common wiring 3 may be lower than the center of the dot.

【0079】(実施の形態5)図10は、本発明の第5
の実施形態に係る表示装置において、アレイ基板の最小
表示単位となる1ドットの構成を示す平面図であり、図
11(a)及び(b)は、それぞれ図10におけるJ−
J’部及びK−K’部の断面図である。図10及び図1
1において、図1及び図2に示す第1の実施形態と同様
の構成要素には同じ番号を付け、説明を省略する。
(Embodiment 5) FIG. 10 shows a fifth embodiment of the present invention.
FIGS. 11A and 11B are plan views showing a configuration of one dot which is a minimum display unit of an array substrate in the display device according to the embodiment. FIGS.
It is sectional drawing of the J 'part and the KK' part. 10 and 1
In FIG. 1, the same components as those in the first embodiment shown in FIGS. 1 and 2 are denoted by the same reference numerals, and description thereof will be omitted.

【0080】図10中に一点鎖線で輪郭を示した領域4
1は、1つのドットの領域を示すものである。本実施形
態は、1つのドットを逆のフリッカ極性(明暗極性)を
もつ2つのサブドットSD1,SD2に分け、ドット内
部においてフリッカ極性をキャンセルするようにしたも
のである。
Region 4 outlined by a dashed line in FIG.
1 indicates an area of one dot. In this embodiment, one dot is divided into two sub-dots SD1 and SD2 having opposite flicker polarities (bright and dark polarities), and the flicker polarity is canceled inside the dot.

【0081】2つのサブドットSD1,SD2は、1つ
のドットがソース配線7の中央で左右に分割されたもの
であり、同一のゲート配線4及び同一のソース配線7か
ら信号を受ける。右側のサブドットSD1は、透明導電
体からなる第1の画素電極1aと、金属材料からなる第
1の対向電極2aとを備えている。また、左側のサブド
ットSD2は、サブドットSD1とは逆に、金属材料か
らなる第2の画素電極1bと、透明導電体からなる第2
の対向電極2bとを備えている。第1の画素電極1a及
び第2の画素電極1bは、それぞれTFT42,43を
介して同一のソース配線7に接続されている。また、共
通配線3上には蓄積容量電極10b,10cが形成され
ており、それぞれ第1の画素電極1a及び第2の画素電
極1bに接続されている。
The two sub-dots SD 1 and SD 2 are one in which one dot is divided right and left at the center of the source wiring 7, and receive signals from the same gate wiring 4 and the same source wiring 7. The right sub-dot SD1 includes a first pixel electrode 1a made of a transparent conductor and a first counter electrode 2a made of a metal material. On the other hand, the left sub-dot SD2 is opposite to the sub-dot SD1, and has a second pixel electrode 1b made of a metal material and a second pixel made of a transparent conductor.
And the opposite electrode 2b. The first pixel electrode 1a and the second pixel electrode 1b are connected to the same source line 7 via TFTs 42 and 43, respectively. Further, storage capacitor electrodes 10b and 10c are formed on the common wiring 3, and are connected to the first pixel electrode 1a and the second pixel electrode 1b, respectively.

【0082】図10及び図11に示すように、アレイ基
板9上には、第1の金属層により、ゲート配線4、第1
の対向電極2a、及び共通配線3が形成されている。そ
の上には、絶縁層11aを介して、第2の金属層によ
り、ソース配線7、ドレイン電極6a,6b、第2の画
素電極1b、及び蓄積容量電極10b,10cが形成さ
れている。その上には、絶縁層11bを介して、透明導
電体層により、第1の画素電極1a及び第2の対向電極
2bが形成されている。第1の画素電極1aは、コンタ
クトホール13を介して蓄積容量電極10bに接続され
ており、第2の対向電極2bは、コンタクトホール14
を介して共通配線3に接続されている。
As shown in FIGS. 10 and 11, a gate wiring 4 and a first metal layer are formed on the array substrate 9 by a first metal layer.
And the common wiring 3 are formed. A source line 7, drain electrodes 6a and 6b, a second pixel electrode 1b, and storage capacitor electrodes 10b and 10c are formed thereon by a second metal layer via an insulating layer 11a. A first pixel electrode 1a and a second counter electrode 2b are formed thereon by a transparent conductor layer via an insulating layer 11b. The first pixel electrode 1a is connected to the storage capacitor electrode 10b through the contact hole 13, and the second counter electrode 2b is connected to the contact hole 14
And is connected to the common wiring 3 via.

【0083】この構成によれば、左右のサブドットで、
フレクソエレクトリック現象や周辺電位などの影響によ
る明暗の差が相殺され、フリッカのない表示が得られ
る。
According to this configuration, the left and right subdots
The difference in brightness due to the influence of the flexoelectric phenomenon and the peripheral potential is offset, and a display without flicker is obtained.

【0084】本実施形態の表示装置は、1ドットを2つ
のサブドットSD1,SD2に分割し、それぞれのサブ
ドットSD1,SD2にTFT42,43を設けている
ので、いずれか一方のTFT42,43に不良が生じた
場合でも、他方のTFTを有するサブドットは正常に動
作する。これにより、ドット全体の不良により非点灯と
なるドットが生じる可能性が低いという利点もある。
In the display device of this embodiment, one dot is divided into two sub-dots SD1 and SD2, and the TFTs 42 and 43 are provided in each of the sub-dots SD1 and SD2. Even if a failure occurs, the subdot having the other TFT operates normally. Thus, there is also an advantage that it is less likely that a non-lighted dot is generated due to a defect of the entire dot.

【0085】また、2つのサブドットSD1,SD2が
ソース配線7を挟むように配置されており、1つのソー
ス配線7を2つのサブドットSD1,SD2で兼用して
いるので、ソース配線7の本数を増やす必要がない。
The two sub-dots SD1 and SD2 are arranged so as to sandwich the source line 7, and one source line 7 is shared by the two sub-dots SD1 and SD2. There is no need to increase.

【0086】また、図10に示すように、コンタクトホ
ール13,14から電極1a,2bが上下に延びている
ので、第1及び第2の実施形態のように、コンタクトホ
ールから電極が一方にのみ延びている構成に比べて、コ
ンタクトホールの数を減らすことができる。このため、
高精細化が容易であるという利点や、コンタクト不良に
よる欠陥発生の確率が低くなって製造歩留りが高くなる
という利点がある。
Further, as shown in FIG. 10, since the electrodes 1a and 2b extend vertically from the contact holes 13 and 14, only one of the electrodes extends from the contact hole as in the first and second embodiments. The number of contact holes can be reduced as compared with the extended configuration. For this reason,
There is an advantage that high definition can be easily achieved, and an advantage that the probability of occurrence of a defect due to a contact failure is reduced to increase the manufacturing yield.

【0087】フリッカ低減効果をより向上させるために
は、2つのサブドットのフリッカ極性をバランスさせる
のが望ましい。そのためには2つの蓄積容量電極10
b,10cの容量値を等しくすることが望ましく、設計
上は、2つの蓄積容量電極10b,10cを同一の材料
から形成し、面積を互いに等しくすることが有利であ
る。そこで、本実施形態においては、右側のサブドット
SD1において、透明な第1の画素電極1aをレイヤー
変換して、蓄積容量電極10bを金属層としている。こ
の結果、TFTアレイに設計上の無理が生じることがな
く設計期間が短縮され、製造プロセスの裕度の高い設計
を行って製造歩留りを向上させることができる。
In order to further improve the flicker reduction effect, it is desirable to balance the flicker polarities of the two sub dots. For this purpose, two storage capacitor electrodes 10
It is desirable to make the capacitance values of b and 10c equal, and it is advantageous in design to form the two storage capacitor electrodes 10b and 10c from the same material and make the areas equal to each other. Therefore, in the present embodiment, in the right sub-dot SD1, the transparent first pixel electrode 1a is layer-converted, and the storage capacitor electrode 10b is used as a metal layer. As a result, the design period of the TFT array is not reduced and the design period is shortened, and the manufacturing yield can be improved by performing the design with a high tolerance of the manufacturing process.

【0088】次に、アレイ基板全体におけるドットの繰
返しパターン、および駆動方法との組合せの好ましい例
について述べる。図12は、図10に示すサブドットS
D1,SD2のうち、左側のサブドット(画素電極が金
属層)SD2をPとし、右側のサブドット(画素電極が
透明電極層)SD1をQとした場合のサブドットの繰返
しパターンを示したものである。図10からもわかるよ
うに、各ドット間には第1の対向電極2aまたは第2の
対向電極2bがある。したがって、これら第1の対向電
極2aまたは第2の対向電極2bを左右のドットで共用
する構成がパターン設計上は好ましく、こうすれば開口
率が向上する。従って、ゲート配線4に沿ったドット配
列は、2つのサブドットがPQと並んだドットの右隣の
ドットは、2つのサブドットがQPと並ぶのが望まし
い。即ち、左右に隣接するドットの間では、サブドット
の配置を反転させて繰返すのがよい。
Next, a preferred example of a combination of a dot repetition pattern on the entire array substrate and a driving method will be described. FIG. 12 shows the sub-dot S shown in FIG.
In D1 and SD2, a repetition pattern of subdots when the left subdot (pixel electrode is a metal layer) SD2 is P and the right subdot (pixel electrode is a transparent electrode layer) SD1 is Q is shown. It is. As can be seen from FIG. 10, there is a first counter electrode 2a or a second counter electrode 2b between each dot. Therefore, a configuration in which the first counter electrode 2a or the second counter electrode 2b is shared by the left and right dots is preferable from the viewpoint of pattern design, and the aperture ratio is improved. Therefore, in the dot arrangement along the gate wiring 4, it is desirable that the two dots on the right side of the dot on which two subdots are aligned with PQ have two subdots aligned with QP. That is, it is preferable that the arrangement of the sub-dots is inverted between the dots adjacent on the left and right, and then repeated.

【0089】一方、上下に隣接するドットに関しては、
サブドットの配列周期が、駆動電圧の極性反転周期と一
致しないようにするのが望ましい。両者の周期が一致す
ると、反転の効果が相殺されて、同一のフリッカ極性を
有するドットがソース配線7に沿って並ぶことにより縦
筋が生じる場合があるからである。
On the other hand, for vertically adjacent dots,
It is desirable that the arrangement period of the sub dots does not coincide with the polarity inversion period of the drive voltage. This is because if the two periods coincide with each other, the effect of the inversion is cancelled, and dots having the same flicker polarity may be arranged along the source wiring 7 to cause a vertical streak.

【0090】以下、具体例を用いて説明する。上下に隣
接するドットのサブドット配列に関し、レイアウト設計
の面で採用しやすいものは、図12(a)に示すよう
に、上下に隣接するドット間で、左右のサブドットの配
置を交互に反転させるパターンと、図12(b)に示す
ように、左右のサブドットの配置を反転させずに一定に
するパターンである。
Hereinafter, a specific example will be described. Regarding the sub-dot arrangement of vertically adjacent dots, one that is easy to adopt in terms of layout design, as shown in FIG. 12A, alternately reverses the arrangement of left and right sub-dots between vertically adjacent dots. 12B and a pattern in which the arrangement of the left and right subdots is kept constant without being inverted, as shown in FIG.

【0091】図13は、各ドットに印加する電圧の極性
を2つのフレームで交流化する様子を示したものであ
り、駆動電圧の種々の極性反転方法を示している。図1
3に示した極性反転方法のうち、(a)のフレーム反転
駆動、及び、(b)のカラム反転駆動(列反転駆動)
は、縦方向のドットに同極性の電圧が印加される。これ
らの駆動方法は、図12(a)に示すサブドット配置パ
ターンと組合わせることが望ましい。これにより、隣り
合う上下の行を考えた場合、サブドット配列は反転する
のに対し、画素電極の電圧は同極性となるため、結局、
フリッカ極性が同一のサブドットが縦に連続して並ぶこ
とがなく、よりフリッカが見えにくくなって好ましい。
FIG. 13 shows the manner in which the polarity of the voltage applied to each dot is converted into AC in two frames, and shows various polarity inversion methods of the drive voltage. FIG.
Among the polarity inversion methods shown in FIG. 3, (a) the frame inversion drive and (b) the column inversion drive (column inversion drive)
, A voltage of the same polarity is applied to dots in the vertical direction. These driving methods are desirably combined with the sub-dot arrangement pattern shown in FIG. Thus, when considering the upper and lower adjacent rows, the sub-dot array is inverted, whereas the voltage of the pixel electrode has the same polarity.
It is preferable that the sub dots having the same flicker polarity are not continuously arranged in a vertical direction, so that the flicker is more difficult to see.

【0092】また、図13に示した極性反転方法のう
ち、(c)のライン反転駆動(行反転駆動)、及び、
(d)のドット反転駆動は、図12(b)のサブドット
配置パターンと組合わせるのが望ましい。これにより、
隣り合う上下の行を考えた場合、サブドット配列は一定
であるのに対し、画素電極の電圧は極性反転するため、
結局、フリッカ極性が同一のサブドットが縦に連続して
並ぶことがなく、よりフリッカが見えにくくなって好ま
しい。
In the polarity inversion method shown in FIG. 13, the line inversion drive (line inversion drive) (c),
It is desirable that the dot inversion drive shown in (d) is combined with the sub-dot arrangement pattern shown in FIG. This allows
When considering the adjacent upper and lower rows, the sub-dot arrangement is constant, while the voltage of the pixel electrode is inverted in polarity.
As a result, it is preferable that the sub dots having the same flicker polarity are not continuously arranged in a vertical direction, so that the flicker is more difficult to see.

【0093】液晶駆動における極性反転方法には、図1
3の(c)や(d)のように反転を1行ごとに行うので
はなく、n行ごとに行うものがある。図13(e)の2
ライン反転駆動(2行おきの反転駆動)、及び、(f)
の2ラインドット反転駆動は、n=2の場合について例
示したものである。n行おきの極性反転駆動を行う場
合、サブドット配列がn行おきに反転し、且つ、この配
列周期が駆動電圧の極性反転周期と一致していなけれ
ば、視感上大きな問題のない表示を行うことができる。
FIG. 1 shows a polarity inversion method in driving a liquid crystal.
As shown in (c) and (d) of No. 3, inversion is performed not every line but every n lines. 2 in FIG.
Line inversion drive (inversion drive every two rows) and (f)
The two-line dot inversion drive is an example in which n = 2. In the case of performing the polarity inversion driving every n rows, if the sub dot arrangement is inverted every n rows and the arrangement cycle does not coincide with the polarity inversion cycle of the driving voltage, a display having no serious problem on visual perception is obtained. It can be carried out.

【0094】即ち、図12(a)のサブドット配列と組
み合わせた場合には、n行の間、上下に並ぶサブドット
のフリッカ極性が反転し続けて、n行に1回、フリッカ
極性が同極性のサブドットが上下に並ぶ部分ができる。
一方、図12(b)のサブドット配列と組合せた場合に
は、n行の間、フリッカ極性が同極性のサブドットが縦
に並んだ後、n行に1回、上下に並ぶサブドットのフリ
ッカ極性が反転する。従って、n=2の場合には、図1
2(a)及び(b)のどちらのサブドット配列を採用し
ても、フリッカ極性が同じサブドットが2つ上下に連続
して並んでは、反転することになり、いずれの場合も良
好な結果が得られる。nが3以上の場合には、図12
(a)のサブドット配列と組み合わせた方がフリッカ極
性の反転回数が多くなり、望ましい結果を与える。
That is, when combined with the sub-dot arrangement shown in FIG. 12A, the flicker polarity of the vertically arranged sub-dots continues to be inverted during n rows, and the flicker polarity is once every n rows. There are portions where the polar sub-dots are vertically arranged.
On the other hand, in the case of combination with the sub-dot arrangement of FIG. 12B, sub-dots having the same flicker polarity are vertically arranged for n rows, and then once every n rows, The flicker polarity is reversed. Therefore, when n = 2, FIG.
Regardless of which of the sub-dot arrangements 2 (a) and (b) is employed, if two sub-dots having the same flicker polarity are arranged vertically one after another, they will be inverted. Is obtained. When n is 3 or more, FIG.
Combining with the sub-dot arrangement of (a) increases the number of reversals of the flicker polarity, and gives a desirable result.

【0095】(実施の形態6)図14は、本発明の第6
の実施形態に係る表示装置において、アレイ基板の最小
表示単位となる1ドットの構成を示す平面図であり、図
15(a)〜(d)は、それぞれ図14におけるL−
L’部、M−M’部、N−N’部、及びO−O’部の断
面図である。本実施形態は、実施の形態2と実施の形態
5とを組合せたものに相当し、実施の形態2及び5の表
示装置と同様の構成要素については同一の符号を付し
て、説明を省略する。
(Embodiment 6) FIG. 14 shows a sixth embodiment of the present invention.
FIGS. 15A to 15D are plan views showing the configuration of one dot which is the minimum display unit of the array substrate in the display device according to the embodiment. FIGS.
It is sectional drawing of L 'part, MM' part, NN 'part, and OO' part. This embodiment corresponds to a combination of the second embodiment and the fifth embodiment. Components similar to those of the display devices of the second and fifth embodiments are denoted by the same reference numerals, and description thereof is omitted. I do.

【0096】本実施形態の表示装置は、図14中に一点
鎖線で輪郭を示した1つのドット51を2つのサブドッ
トSD3,SD4に分け、それぞれのサブドットSD
3,SD4の上下でフリッカ極性をキャンセルするよう
にしたものである。
The display device of this embodiment divides one dot 51 whose outline is shown by a dashed line in FIG. 14 into two subdots SD3 and SD4, and
3, flicker polarity is canceled above and below SD4.

【0097】即ち、2つのサブドットSD3,SD4
は、1つのドットがソース配線7の中央で左右に分割さ
れたものであり、同一のゲート配線4及び同一のソース
配線7から信号を受ける。右側のサブドットSD3の上
半分及び左側のサブドットSD4の上半分は、透明導電
体からなる第1の画素電極1aと、金属材料からなる第
1の対向電極2aとを備えている。また、右側のサブド
ットSD3の下半分及び左側のサブドットSD4の下半
分は、金属材料からなる第2の画素電極1bと、透明導
電体からなる第2の対向電極2bとを備えている。左右
のサブドットSD3,SD4における第2の画素電極1
bは、それぞれTFT42,43を介して同一のソース
配線7に接続されている。また、左右のサブドットSD
3,SD4における共通配線3上には、蓄積容量電極1
0が形成されており、それぞれ第1の画素電極1a及び
第2の画素電極1bに接続されている。
That is, the two subdots SD3 and SD4
Is one in which one dot is divided right and left at the center of the source wiring 7, and receives a signal from the same gate wiring 4 and the same source wiring 7. The upper half of the right sub-dot SD3 and the upper half of the left sub-dot SD4 include a first pixel electrode 1a made of a transparent conductor and a first counter electrode 2a made of a metal material. The lower half of the right sub-dot SD3 and the lower half of the left sub-dot SD4 include a second pixel electrode 1b made of a metal material and a second counter electrode 2b made of a transparent conductor. Second pixel electrode 1 in left and right subdots SD3, SD4
b is connected to the same source line 7 via the TFTs 42 and 43, respectively. The left and right sub dots SD
3, the storage capacitor electrode 1 on the common line 3 in SD4.
0 are formed and connected to the first pixel electrode 1a and the second pixel electrode 1b, respectively.

【0098】図14及び図15に示すように、アレイ基
板9上には、第1の金属層により、ゲート配線4、第1
の対向電極2a、及び共通配線3が形成されている。そ
の上には、絶縁層11aを介して、第2の金属層によ
り、ソース配線7、ドレイン電極6a,6b、第2の画
素電極1b、及び蓄積容量電極10が形成されている。
その上には、絶縁層11bを介して、透明導電体層によ
り、第1の画素電極1a及び第2の対向電極2bが形成
されている。第1の画素電極1aは、コンタクトホール
13を介して蓄積容量電極10に接続されており、第2
の対向電極2bは、コンタクトホール14を介して共通
配線3に接続されている。
As shown in FIGS. 14 and 15, the gate wiring 4 and the first
And the common wiring 3 are formed. The source line 7, the drain electrodes 6a and 6b, the second pixel electrode 1b, and the storage capacitor electrode 10 are formed thereon by a second metal layer via an insulating layer 11a.
A first pixel electrode 1a and a second counter electrode 2b are formed thereon by a transparent conductor layer via an insulating layer 11b. The first pixel electrode 1 a is connected to the storage capacitor electrode 10 via the contact hole 13,
Are connected to the common wiring 3 via the contact holes 14.

【0099】本実施形態の表示装置は、第5の実施形態
と同様、1ドットを2つのサブドットSD3,SD4に
分割し、それぞれのサブドットSD3,SD4にTFT
42,43を設けているので、いずれか一方のTFT4
2,43に不良が生じた場合でも、他方のTFTを有す
るサブドットは正常に動作する。これにより、ドット全
体の不良により非点灯となるドットが生じる可能性が低
いという利点もある。
The display device of this embodiment divides one dot into two sub-dots SD3 and SD4 and applies a TFT to each sub-dot SD3 and SD4 as in the fifth embodiment.
42 and 43, one of the TFTs 4
Even if a defect occurs in the TFTs 2 and 43, the subdot having the other TFT operates normally. Thus, there is also an advantage that it is less likely that a non-lighted dot is generated due to a defect of the entire dot.

【0100】また、2つのサブドットSD3,SD4が
ソース配線7を挟むように配置されており、1つのソー
ス配線7を2つのサブドットSD3,SD4で兼用して
いるので、ソース配線7の本数を増やす必要がない点
も、第5の実施形態と同様である。
The two sub-dots SD3 and SD4 are arranged so as to sandwich the source line 7, and one source line 7 is shared by the two sub-dots SD3 and SD4. It is similar to the fifth embodiment in that it is not necessary to increase

【0101】本実施形態特有の利点としては、2つのサ
ブドットSD3,SD4の形状が対称形であるので、駆
動方式によらず良好なフリッカ極性が得られるという点
を挙げることができる。
An advantage unique to this embodiment is that since the two sub-dots SD3 and SD4 are symmetrical, good flicker polarity can be obtained regardless of the driving method.

【0102】(実施の形態7)図16は、本発明の第7
の実施形態に係る表示装置において、アレイ基板の最小
表示単位となる1ドットの構成を示す平面図であり、図
17(a)〜(c)は、それぞれ図16におけるP−
P’部、Q−Q’部、及びR−R’部の断面図である。
図16及び図17において、図1及び図2に示す第1の
実施形態と同様の構成要素には同じ番号を付け、説明を
省略する。
(Embodiment 7) FIG. 16 shows a seventh embodiment of the present invention.
FIGS. 17A to 17C are plan views showing a configuration of one dot which is a minimum display unit of the array substrate in the display device according to the embodiment. FIGS.
It is sectional drawing of the P 'part, the QQ' part, and the RR 'part.
16 and 17, the same components as those in the first embodiment shown in FIGS. 1 and 2 are denoted by the same reference numerals, and description thereof will be omitted.

【0103】本実施形態の表示装置は、画素電極1及び
対向電極2をともに金属層で形成し、両者の間に透明導
電層による中間電極61を形成したものである。対向電
極2と中間電極61との間のスペース幅、及び、中間電
極61と画素電極1との間のスペース幅は、略同じに設
定されている。これら画素電極1、中間電極61、及び
対向電極2は、端部が帯状の抵抗体62により電気的に
接続されている。
In the display device of this embodiment, the pixel electrode 1 and the counter electrode 2 are both formed of a metal layer, and an intermediate electrode 61 of a transparent conductive layer is formed between the two. The space width between the counter electrode 2 and the intermediate electrode 61 and the space width between the intermediate electrode 61 and the pixel electrode 1 are set to be substantially the same. The pixel electrode 1, the intermediate electrode 61, and the counter electrode 2 are electrically connected at ends by a band-shaped resistor 62.

【0104】図16及び図17(a)〜(c)に示すよ
うに、アレイ基板9上には、第1の金属層により、ゲー
ト配線4、対向電極2、及び共通配線3が形成されてい
る。その上には、絶縁層11aを介して、第2の金属層
により、ソース配線7、ドレイン電極6、画素電極1、
及び蓄積容量電極10が形成されている。その上には、
絶縁層11bを介して、透明導電体層により、中間電極
61が形成されている。その上には、絶縁層11cを介
して、金属酸化物層や半導体層により、抵抗体62が形
成されている。金属酸化物層としては、例えば、高抵抗
化したITOや酸化スズなどが挙げられ、半導体層とし
ては、アモルファスシリコン層を挙げることができる。
As shown in FIGS. 16 and 17A to 17C, the gate wiring 4, the counter electrode 2, and the common wiring 3 are formed on the array substrate 9 by the first metal layer. I have. On top of that, the source wiring 7, the drain electrode 6, the pixel electrode 1, and the second metal layer via the insulating layer 11a.
And a storage capacitor electrode 10. On top of that,
The intermediate electrode 61 is formed by a transparent conductor layer via the insulating layer 11b. A resistor 62 is formed thereon by a metal oxide layer or a semiconductor layer via the insulating layer 11c. Examples of the metal oxide layer include high-resistance ITO and tin oxide, and examples of the semiconductor layer include an amorphous silicon layer.

【0105】画素電極1は、絶縁層11b,11cに形
成されたコンタクトホール67を介して抵抗体62に接
続されている。対向電極2は、絶縁層11a,11b,
11cに形成されたコンタクトホール68を介して抵抗
体62に接続されている。中間電極61は、絶縁層11
cに形成されたコンタクトホール69を介して抵抗体6
2に接続されている。
The pixel electrode 1 is connected to the resistor 62 via a contact hole 67 formed in the insulating layers 11b and 11c. The counter electrode 2 includes insulating layers 11a, 11b,
It is connected to the resistor 62 via a contact hole 68 formed in 11c. The intermediate electrode 61 is formed of the insulating layer 11
c through the contact hole 69 formed in the resistor 6.
2 are connected.

【0106】上述したアレイ基板の等価回路を図18に
示す。同図において、共通配線3を通じて対向電極2を
接地電位とし、画素電極1に正の信号電位(Va)を加
えた場合を考える。抵抗体62の各部分の抵抗値がほぼ
等しくなるように設定することで、中間電極61の電位
は、画素電極1と対向電極2とのちょうど中間の電位
(Va/2)となる。
FIG. 18 shows an equivalent circuit of the above array substrate. In the figure, a case is considered in which the counter electrode 2 is set to the ground potential through the common wiring 3 and a positive signal potential (Va) is applied to the pixel electrode 1. By setting the resistance values of the respective portions of the resistor 62 to be substantially equal, the potential of the intermediate electrode 61 becomes a potential (Va / 2) exactly intermediate between the pixel electrode 1 and the counter electrode 2.

【0107】図16における、対向電極2と中間電極6
1との間、及び、中間電極61と画素電極1との間は、
ほぼ等しい距離とされているので、それぞれの間に形成
される各スペース部S1,S2,S3,S4の電界強度
は等しく、その向きは図中に矢印で示したものになる。
このとき、左側の中間電極61について考えると、この
中間電極61の左半分は、スペース部S1に対して正電
極として働き、右半分はスペース部S2に対して負電極
として働く。一方、右側の中間電極61ついては、その
左半分はスペース部S3に対して負電極として働き、そ
の右半分はスペース部S4に対して正電極として働く。
従って、透明導電体により形成されているそれぞれの中
間電極61の左右で、フレクソエレクトリック現象や周
辺電位などの影響による明暗の差が相殺される。
The counter electrode 2 and the intermediate electrode 6 in FIG.
1 and between the intermediate electrode 61 and the pixel electrode 1.
Since the distances are substantially equal, the electric field strengths of the space portions S1, S2, S3, S4 formed therebetween are equal, and the directions are indicated by arrows in the figure.
At this time, considering the left intermediate electrode 61, the left half of the intermediate electrode 61 functions as a positive electrode for the space S1, and the right half functions as a negative electrode for the space S2. On the other hand, the left half of the right intermediate electrode 61 functions as a negative electrode for the space S3, and the right half functions as a positive electrode for the space S4.
Therefore, the difference in brightness between the left and right of each intermediate electrode 61 formed of the transparent conductor due to the influence of the flexoelectric phenomenon and the peripheral potential is offset.

【0108】次のフレームで負の信号電圧が印加された
場合には、電界の方向や各部分の正負電極としての動作
が逆転するが、上記の説明と同様の理由で、それぞれの
中間電極の61左右で明暗の差が相殺される。このよう
に、ドット全体としては、正負フレームの間で明るさが
等しいので、フリッカ現象をなくすことができる。
When a negative signal voltage is applied in the next frame, the direction of the electric field and the operation of each part as the positive / negative electrode are reversed. However, for the same reason as described above, the respective intermediate electrodes The difference between light and dark is offset between 61 left and right. As described above, since the brightness of the entire dot is equal between the positive and negative frames, the flicker phenomenon can be eliminated.

【0109】中間電極61は、電位が与えられる電極
(画素電極1及び対向電極2)に対して抵抗接続されて
いるので、フローティング状態とならずに電位が安定す
る。このため、安定した表示を得ることができる。
Since the intermediate electrode 61 is connected by resistance to the electrodes to which the potential is applied (the pixel electrode 1 and the counter electrode 2), the potential is stabilized without a floating state. Therefore, a stable display can be obtained.

【0110】本実施形態においては、このように中間電
極61を画素電極1及び対向電極2に抵抗接続している
が、この代わりに、中間電極61に対して外部電位を供
給するように構成しても良く、これによって中間電極6
1の電位を安定化させることも可能である。
In this embodiment, the intermediate electrode 61 is connected by resistance to the pixel electrode 1 and the counter electrode 2 as described above. Instead, an external potential is supplied to the intermediate electrode 61. And the intermediate electrode 6
It is also possible to stabilize the potential of 1.

【0111】また、本実施形態においては、中間電極6
1を透明導電体により形成し、画素電極1及び対向電極
2が金属層で形成しているが、例えばコンタクトホール
などを形成することによりレイヤー変換して、画素電極
1及び対向電極2を透明導電体により形成し、中間電極
61を金属層により形成してもよい。この構成によれ
ば、透明導電体で形成される部分の本数が増えるのでよ
り、明るい表示を得ることができる。
In the present embodiment, the intermediate electrode 6
1 is formed of a transparent conductor, and the pixel electrode 1 and the counter electrode 2 are formed of a metal layer. The intermediate electrode 61 may be formed of a metal layer. According to this configuration, a brighter display can be obtained because the number of portions formed of the transparent conductor increases.

【0112】また、中間電極61の電位は、本実施形態
のように、画素電極1と対向電極2とのちょうど中間の
電位となるのが望ましいが、画素電極1の電位と対向電
極2の電位との間の電位であれば、フリッカ低減効果を
得ることができる。
The potential of the intermediate electrode 61 is desirably exactly the middle potential between the pixel electrode 1 and the counter electrode 2 as in the present embodiment. However, the potential of the pixel electrode 1 and the potential of the counter electrode 2 are preferable. If the potential is between the two, a flicker reduction effect can be obtained.

【0113】また、本実施形態においては、中間電極6
1に上に絶縁層11cを介して抵抗体62を形成してい
るが、抵抗体62のパターニング時に中間電極61が侵
されない場合には、絶縁層11cにより中間電極61を
保護する必要がない。したがって、図16におけるP−
P’部を、図17(d)に示すように絶縁層11cを形
成しない構成とすることも可能であり、これによってプ
ロセス及び製造コストの低減を図ることができる。
Further, in the present embodiment, the intermediate electrode 6
Although the resistor 62 is formed on the substrate 1 via the insulating layer 11c, if the intermediate electrode 61 is not affected during the patterning of the resistor 62, it is not necessary to protect the intermediate electrode 61 with the insulating layer 11c. Therefore, P- in FIG.
As shown in FIG. 17D, the P ′ portion may be configured so that the insulating layer 11c is not formed, thereby reducing the process and manufacturing cost.

【0114】この場合の抵抗体62の具体的な形成方法
としては、ITOで形成された中間電極61上に樹脂系
の抵抗材料層を形成し、パターニングされたフォトレジ
ストを用いてこの抵抗材料をエッチングする方法が挙げ
られる。また、樹脂材料として感光性のものを用い、こ
れを直接パターン露光しても良い。更に、他の方法とし
て、マスク蒸着を用いて所定の部分にのみ抵抗体を付着
させることも可能である。
As a specific method of forming the resistor 62 in this case, a resin-based resistance material layer is formed on the intermediate electrode 61 formed of ITO, and this resistance material is formed by using a patterned photoresist. There is a method of etching. Alternatively, a photosensitive resin material may be used, and this may be directly subjected to pattern exposure. Further, as another method, it is possible to attach a resistor only to a predetermined portion by using mask evaporation.

【0115】(実施の形態8)図19は、本発明の第8
の実施形態に係る表示装置において、アレイ基板の最小
表示単位となる1ドットの構成を示す平面図であり、図
20(a)〜(c)は、それぞれ図19におけるS−
S’部、T−T’部、及びU−U’部の断面図である。
本実施形態は、第5の実施形態の表示装置において、画
素電極1、中間電極61、及び対向電極2を、抵抗素子
により接続する代わりに容量結合させたものであり、そ
の他の構成については第5の実施形態と同様である。し
たがって、第5の実施形態と同様の構成要素には同じ番
号を付け、説明を省略する。
(Eighth Embodiment) FIG. 19 shows an eighth embodiment of the present invention.
FIGS. 20A to 20C are plan views showing a configuration of one dot which is a minimum display unit of an array substrate in the display device according to the embodiment. FIGS.
It is sectional drawing of S 'part, TT' part, and UU 'part.
In the present embodiment, in the display device of the fifth embodiment, the pixel electrode 1, the intermediate electrode 61, and the counter electrode 2 are capacitively coupled instead of being connected by a resistive element. This is similar to the fifth embodiment. Therefore, the same components as those of the fifth embodiment are denoted by the same reference numerals, and the description is omitted.

【0116】図19に示すように、本実施形態において
は、図16に示す抵抗体62を設けずに、中間電極61
の上端部から左右に突出する延長部分71を形成し、こ
の延長部分71を画素電極1及び対向電極2に重ねるこ
とにより、結合容量72a,72bを形成している。
As shown in FIG. 19, in this embodiment, the intermediate electrode 61 is provided without providing the resistor 62 shown in FIG.
Are formed on the pixel electrode 1 and the counter electrode 2 to form coupling capacitors 72a and 72b.

【0117】図19及び図20(a)に示すように、中
間電極61の延長部分71は、絶縁層11bの上に形成
されており、絶縁層11aを介して画素電極1との間に
結合容量72aを形成し、絶縁層11a,11bを介し
て対向電極2との間に結合容量72bを形成している。
As shown in FIGS. 19 and 20 (a), the extension 71 of the intermediate electrode 61 is formed on the insulating layer 11b, and is coupled to the pixel electrode 1 via the insulating layer 11a. A capacitor 72a is formed, and a coupling capacitor 72b is formed between the capacitor 72a and the counter electrode 2 via the insulating layers 11a and 11b.

【0118】上述したアレイ基板の等価回路を図21に
示す。実施の形態7と同様に、共通配線3を通じて対向
電極2を接地電位とし、画素電極1に正の信号電位(V
a)を加えた場合を考える。結合容量72a,72bの
各容量値がほぼ等しくなるように設定することで、中間
電極61の電位は、画素電極1と対向電極2とのちょう
ど中間の電位(Va/2)となる。
FIG. 21 shows an equivalent circuit of the above array substrate. As in the seventh embodiment, the common electrode 3 is used to set the counter electrode 2 to the ground potential, and a positive signal potential (V
Consider the case where a) is added. By setting the capacitance values of the coupling capacitors 72a and 72b so as to be substantially equal, the potential of the intermediate electrode 61 becomes a potential (Va / 2) just intermediate between the pixel electrode 1 and the counter electrode 2.

【0119】実施の形態7と同様に、図19において、
対向電極2と中間電極61との間、及び、中間電極61
と画素電極1との間は、ほぼ等しい幅とされているの
で、それぞれの間に形成される各スペース部S1,S
2,S3,S4の電界強度は等しく、その向きは図中に
矢印で示したものになる。従って、実施の形態7と同様
に、透明導電体により形成されているそれぞれの中間電
極61の左右で、フレクソエレクトリック現象や周辺電
位などの影響による明暗の差が相殺される。
As in Embodiment 7, in FIG.
Between the counter electrode 2 and the intermediate electrode 61, and
And the pixel electrode 1 are substantially equal in width, so that the space portions S1, S
2, S3 and S4 have the same electric field strength, and their directions are indicated by arrows in the figure. Therefore, similarly to the seventh embodiment, the difference in brightness between the left and right of each intermediate electrode 61 formed of a transparent conductor due to the influence of the flexoelectric phenomenon and the peripheral potential is offset.

【0120】次のフレームで負の信号電圧が印加された
場合には、電界の方向や各部分の正負電極としての動作
が逆転するが、上記の説明と同様の理由で、それぞれの
中間電極の61左右で明暗の差が相殺される。このよう
に、ドット全体としては、正負フレームの間で明るさが
等しいので、フリッカ現象をなくすことができる。
When a negative signal voltage is applied in the next frame, the direction of the electric field and the operation of each part as a positive / negative electrode are reversed, but for the same reason as described above, each intermediate electrode The difference between light and dark is offset between 61 left and right. As described above, since the brightness of the entire dot is equal between the positive and negative frames, the flicker phenomenon can be eliminated.

【0121】本実施形態の表示装置は、第7の実施形態
のものに比べて、抵抗体や、この抵抗体と各電極との接
続部(コンタクトホール)を形成する必要がなく、不良
率や製造コストを低減することができる。
The display device of the present embodiment does not require the formation of a resistor or a connection portion (contact hole) between the resistor and each electrode, as compared with the display device of the seventh embodiment. Manufacturing costs can be reduced.

【0122】なお、本実施形態の表示装置においても、
第7の実施形態と同様に、例えばコンタクトホールなど
を形成することによりレイヤー変換を行って、画素電極
1と対向電極2を透明導電体により形成し、中間電極6
1を金属層で形成してもよい。こうすれば、透明導電体
で形成される部分の本数が増えるのでより明るい表示を
得ることができる。
Note that also in the display device of the present embodiment,
As in the seventh embodiment, for example, a layer conversion is performed by forming a contact hole or the like, and the pixel electrode 1 and the counter electrode 2 are formed of a transparent conductor.
1 may be formed of a metal layer. In this case, a brighter display can be obtained because the number of portions formed of the transparent conductor increases.

【0123】また、中間電極61の電位は、画素電極1
と対向電極2のちょうど中間の電位となるのが望ましい
が、画素電極1と対向電極2との間の電位であれば、フ
リッカ低減効果を得ることができる。
Further, the potential of the intermediate electrode 61 is
It is desirable that the potential be exactly the middle potential between the pixel electrode 1 and the counter electrode 2. However, if the potential is between the pixel electrode 1 and the counter electrode 2, a flicker reduction effect can be obtained.

【0124】結合容量72a,72bの各容量を等しく
するためには、結合容量72aと結合容量72bとで絶
縁層の厚みが相違することを考慮して、各結合容量72
a,72bにおける電極間の対向面積を調整することが
好ましい。例えば、画素電極1及び対向電極2の幅を、
結合容量72a,72bが形成される箇所において部分
的に変化させれば良い。
In order to equalize the capacitances of the coupling capacitors 72a and 72b, it is necessary to consider that the thickness of the insulating layer is different between the coupling capacitors 72a and 72b.
It is preferable to adjust the facing area between the electrodes at a and 72b. For example, the widths of the pixel electrode 1 and the counter electrode 2 are
What is necessary is just to partially change the portion where the coupling capacitors 72a and 72b are formed.

【0125】また、本実施形態においては、2つの中間
電極61を分離した構成にしているが、図22に示すよ
うに、2つの中間電極61を延長部分71で互いに接続
した構成にしても良い。これにより、2つの中間電極6
1の電位を、確実に同電位にすることができる。この場
合のS−S’部の断面を図20(d)に示す。同図にお
いて、左右の結合容量72b,72bは並列であるた
め、これらの容量の和を、中央の結合容量72aの容量
に等しくすることが好ましい。具体的には、上述したよ
うに画素電極1や対向電極2の幅を部分的に変化させれ
ばよい。
In this embodiment, the two intermediate electrodes 61 are separated from each other. However, as shown in FIG. 22, the two intermediate electrodes 61 may be connected to each other by the extension 71. . Thereby, the two intermediate electrodes 6
1 can be reliably set to the same potential. FIG. 20D shows a cross section taken along the line SS ′ in this case. In the figure, since the left and right coupling capacitances 72b, 72b are in parallel, it is preferable that the sum of these capacitances is equal to the capacitance of the central coupling capacitance 72a. Specifically, the widths of the pixel electrode 1 and the counter electrode 2 may be partially changed as described above.

【0126】(実施の形態9)図23は、本発明の第9
の実施形態に係る表示装置において、アレイ基板の隣接
する2つのドットの構成を示す平面図であり、図24
(a)〜(c)は、それぞれ図23におけるV−V’
部、W−W’部、及びX−X’部の断面図である。
(Embodiment 9) FIG. 23 shows a ninth embodiment of the present invention.
FIG. 24 is a plan view showing a configuration of two adjacent dots on an array substrate in the display device according to the embodiment of FIG.
(A) to (c) respectively show VV ′ in FIG.
It is sectional drawing of a part, WW 'part, and XX' part.

【0127】図10及び図11に示す第5の実施形態に
係る表示装置が、1つのドットを2つに分割した各サブ
ドットのフリッカ極性を異ならせることで、ドット内部
においてフリッカ極性をキャンセルさせるのに対し、本
実施形態の表示装置は、隣接する2つのドットD1,D
2に同極性の信号電圧が与えられた場合、ドット間でフ
リッカ極性が相殺されるように、隣接する2ドットD
1,D2を構成したものである。図23及び図24にお
いて、第5の実施形態と同様の構成要素には同じ番号を
付け、説明を省略する。
The display device according to the fifth embodiment shown in FIGS. 10 and 11 changes the flicker polarity of each sub-dot obtained by dividing one dot into two, thereby canceling the flicker polarity inside the dot. On the other hand, the display device of the present embodiment has two adjacent dots D1 and D2.
2 is supplied with the same polarity signal voltage, the adjacent two dots D are set so that the flicker polarity is canceled between the dots.
1, D2. 23 and 24, the same components as those in the fifth embodiment are denoted by the same reference numerals, and description thereof is omitted.

【0128】図23に示すように、左側のドットD1
は、第1の画素電極1a及び第1の対向電極2aを備え
ており、第1の画素電極1aは透明導電体により構成さ
れ、第1の対向電極2aは金属層により構成されてい
る。これに対し、右側のドットD2は、第2の画素電極
1b及び第2の対向電極2bを備えており、第2の画素
電極1bは金属層により構成され、第2の対向電極2b
は透明導電体により構成されている。第1の画素電極1
a及び第2の画素電極1bは、それぞれ別個のTFT5
を介して、それぞれ別のソース配線7に接続されてい
る。このTFT5の構成は、実施の形態1におけるもの
と同様である。また、ゲート配線4上には蓄積容量電極
10d,10eが形成されており、それぞれ第1の画素
電極1a及び第2の画素電極1bに接続されている。
As shown in FIG. 23, the left dot D1
Has a first pixel electrode 1a and a first counter electrode 2a, the first pixel electrode 1a is formed of a transparent conductor, and the first counter electrode 2a is formed of a metal layer. On the other hand, the right dot D2 includes a second pixel electrode 1b and a second counter electrode 2b, and the second pixel electrode 1b is formed of a metal layer.
Is made of a transparent conductor. First pixel electrode 1
a and the second pixel electrode 1b are each provided with a separate TFT 5
Are connected to different source lines 7 respectively. The configuration of the TFT 5 is the same as that in the first embodiment. Further, storage capacitor electrodes 10d and 10e are formed on the gate line 4, and are connected to the first pixel electrode 1a and the second pixel electrode 1b, respectively.

【0129】図23及び図24に示すように、アレイ基
板9上には、第1の金属層により、ゲート配線4、第1
の対向電極2a、及び共通配線3が形成されている。そ
の上には、絶縁層11aを介して、第2の金属層によ
り、ソース配線7、ドレイン電極6、及び第2の画素電
極1bが形成されている。その上には、絶縁層11bを
介して、透明導電体層により、第1の画素電極1a、第
2の対向電極2b、及び蓄積容量電極10d,10eが
形成されている。第1の画素電極1aは、コンタクトホ
ール13を介してドレイン電極6に接続されており、第
2の対向電極2bは、コンタクトホール14を介して共
通配線3に接続されている。
As shown in FIG. 23 and FIG. 24, the gate wiring 4 and the first
And the common wiring 3 are formed. A source line 7, a drain electrode 6, and a second pixel electrode 1b are formed thereon by a second metal layer via an insulating layer 11a. The first pixel electrode 1a, the second counter electrode 2b, and the storage capacitor electrodes 10d and 10e are formed thereon by a transparent conductor layer via an insulating layer 11b. The first pixel electrode 1a is connected to the drain electrode 6 via the contact hole 13, and the second counter electrode 2b is connected to the common line 3 via the contact hole.

【0130】この構成によれば、両ドットD1,D2に
正の電圧を書き込んだ場合には、左側のドットD1で
は、透明な第1の画素電極1aが相対的に正電位とな
り、右側のドットD2では、透明な第2の対向電極2b
が相対的に負電位となる。一方、両ドットに負の電圧を
書き込んだ場合には、左側のドットD1では、透明な第
1の画素電極1aが相対的に負電位となり、右側のドッ
トD2では、透明な第2の対向電極2bが相対的に正電
位となる。従って、フリッカ極性を2つのドットD1,
D2間で相殺することができる。
According to this configuration, when a positive voltage is written to both dots D1 and D2, the transparent first pixel electrode 1a has a relatively positive potential in the left dot D1, and the right dot In D2, the transparent second counter electrode 2b
Has a relatively negative potential. On the other hand, when a negative voltage is written to both dots, the transparent first pixel electrode 1a has a relatively negative potential in the left dot D1, and the transparent second counter electrode in the right dot D2. 2b has a relatively positive potential. Therefore, the flicker polarity is changed to two dots D1,
D2 can be offset.

【0131】本実施形態の表示装置において、フリッカ
低減効果をより向上させるためには、2つのドットD
1,D2のフリッカ極性をバランスさせるのが望まし
い。そのためには2つの蓄積容量電極10d,10eの
容量値を等しくすることが望ましく、設計上は、2つの
蓄積容量電極10d,10eを同一の材料から形成し、
面積を互いに等しくすることが有利である。そこで、本
実施形態においては、右側のドットD2において、図2
4(c)に示すように、金属材料からなる第2の画素電
極1bをレイヤー変換して、蓄積容量電極10eを透明
導電体としている。この結果、TFTアレイに設計上の
無理が生じることがなく設計期間が短縮され、製造プロ
セスの裕度の高い設計を行って製造歩留りを向上させる
ことができる。なお、蓄積容量電極10d,10eは、
実施の形態5と同様、金属層によりゲート配線4上に形
成することも可能である。
In the display device of the present embodiment, in order to further improve the flicker reduction effect, two dots D
It is desirable to balance the flicker polarities of D1 and D2. For this purpose, it is desirable to make the capacitance values of the two storage capacitance electrodes 10d and 10e equal, and in terms of design, the two storage capacitance electrodes 10d and 10e are formed from the same material.
It is advantageous for the areas to be equal to one another. Therefore, in the present embodiment, in the right dot D2, FIG.
As shown in FIG. 4 (c), the second pixel electrode 1b made of a metal material is layer-converted to make the storage capacitor electrode 10e a transparent conductor. As a result, the design period of the TFT array is not reduced and the design period is shortened, and the manufacturing yield can be improved by performing the design with a high tolerance of the manufacturing process. The storage capacitor electrodes 10d and 10e are
As in the fifth embodiment, it is also possible to form a metal layer on the gate wiring 4.

【0132】(実施の形態10)図25は、本発明の第
10の実施形態に係る表示装置において、アレイ基板の
隣接する2つのドットの構成を示す平面図であり、図2
6(a)〜(c)は、それぞれ図25におけるAA−A
A’部、BB−BB’部、及びCC−CC’部の断面図
である。
(Embodiment 10) FIG. 25 is a plan view showing a configuration of two adjacent dots on an array substrate in a display device according to a tenth embodiment of the present invention.
6 (a) to 6 (c) are respectively AA-A in FIG.
It is sectional drawing of A 'part, BB-BB' part, and CC-CC 'part.

【0133】第9の実施形態の表示装置は、蓄積容量電
極10d,10eをゲート配線4上に形成しているのに
対し、本実施形態の表示装置は、蓄積容量電極10b,
10cを共通配線3上に形成したものである。図25及
び図26において、第9の実施形態と同様の構成要素に
は同じ番号を付け、説明を省略する。
In the display device of the ninth embodiment, the storage capacitor electrodes 10d and 10e are formed on the gate wiring 4. On the other hand, in the display device of the present embodiment, the storage capacitor electrodes 10b and 10e are formed.
10c is formed on the common wiring 3. 25 and 26, the same components as those in the ninth embodiment are denoted by the same reference numerals, and description thereof will be omitted.

【0134】図25及び図26に示すように、アレイ基
板9上には、第1の金属層により、ゲート配線4、第1
の対向電極2a、及び共通配線3が形成されている。そ
の上には、絶縁層11aを介して、第2の金属層によ
り、ソース配線7、ドレイン電極6、第2の画素電極1
b、及び蓄積容量電極10b,10cが形成されてい
る。その上には、絶縁層11bを介して、透明導電体層
により、第1の画素電極1a及び第2の対向電極2bが
形成されている。第1の画素電極1aは、コンタクトホ
ール13を介して蓄積容量電極10bに接続されてお
り、第2の対向電極2bは、コンタクトホール14を介
して共通配線3に接続されている。
As shown in FIGS. 25 and 26, the gate wiring 4 and the first
And the common wiring 3 are formed. The source line 7, the drain electrode 6, and the second pixel electrode 1 are formed thereon by a second metal layer via an insulating layer 11a.
b, and storage capacitor electrodes 10b and 10c are formed. A first pixel electrode 1a and a second counter electrode 2b are formed thereon by a transparent conductor layer via an insulating layer 11b. The first pixel electrode 1a is connected to the storage capacitor electrode 10b via the contact hole 13, and the second counter electrode 2b is connected to the common line 3 via the contact hole 14.

【0135】本実施形態の表示装置も、第9の実施形態
と同様に、隣接する2つのドットD1,D2間でフリッ
カ極性が相殺される。本実施形態の構成はさらに、ゲー
ト配線4上の容量付加を減らしているので、大画面にな
っても走査電圧の歪が少なく、均一な表示を行うことが
できるという特長がある。
In the display device of the present embodiment, as in the ninth embodiment, the flicker polarity is offset between two adjacent dots D1 and D2. Further, the configuration of the present embodiment is characterized in that since the addition of the capacitance on the gate wiring 4 is reduced, the distortion of the scanning voltage is small and a uniform display can be performed even in a large screen.

【0136】本実施形態においても、第9の実施形態と
同様、フリッカ低減効果を向上させるためには、2つの
ドットの特性を揃えるのが望ましく、そのために蓄積容
量10b,10cの容量値を等しくすることが望まし
い。そのためには、設計上は、2つの蓄積容量電極10
b,10cを同一の材料から形成し、面積を互いに等し
くすることが有利である。そこで、本実施形態において
は、左側のドットD1において、透明な第1の画素電極
1aをレイヤー変換して、蓄積容量電極10bを金属層
としている。この結果、TFTアレイに設計上の無理が
生じることがなく設計期間が短縮され、製造プロセスの
裕度の高い設計を行って製造歩留りを向上させることが
できる。なお、蓄積容量電極10b,10cは、実施の
形態9と同様、透明導電層により共通配線3上に形成す
ることも可能である。
In the present embodiment, as in the ninth embodiment, it is desirable to make the characteristics of the two dots uniform in order to improve the flicker reduction effect. For this reason, the capacitance values of the storage capacitors 10b and 10c are made equal. It is desirable to do. For this purpose, two storage capacitor electrodes 10
Advantageously, b and 10c are formed from the same material and have equal areas. Therefore, in the present embodiment, in the dot D1 on the left side, the transparent first pixel electrode 1a is converted into a layer, and the storage capacitor electrode 10b is used as a metal layer. As a result, the design period of the TFT array is not reduced and the design period is shortened, and the manufacturing yield can be improved by performing the design with a high tolerance of the manufacturing process. Note that the storage capacitor electrodes 10b and 10c can be formed on the common wiring 3 by a transparent conductive layer as in the ninth embodiment.

【0137】(実施の形態11)本実施形態の表示装置
は、上述した本発明の各実施形態の構成を備えたカラー
表示装置である。マトリクス型のドット構造を持つカラ
ー表示装置は、通常、アレイ基板に対向する対向基板上
にブラックマトリクス及びカラーフィルタが形成されて
いる。カラーフィルタは、ブラックマトリクスの開口部
に形成され、各画素毎に赤色、緑色、青色のいずれかの
色層を有しており、表示装置全体ではこの3色を繰り返
すように配置される。即ち、図27に太線で囲んだ領域
で示すように、赤(R)、緑(G)、青(B)の3原色
を持つ3ドットにより、1つの画素91を構成するのが
一般的である。
(Embodiment 11) The display of this embodiment is a color display having the configuration of each of the embodiments of the present invention described above. In a color display device having a matrix type dot structure, a black matrix and a color filter are usually formed on a counter substrate facing the array substrate. The color filter is formed in the opening of the black matrix, and has one of red, green and blue color layers for each pixel, and is arranged so as to repeat these three colors in the entire display device. That is, as shown by a region surrounded by a thick line in FIG. 27, one pixel 91 is generally formed by three dots having three primary colors of red (R), green (G), and blue (B). is there.

【0138】このカラー表示装置は、図28に示すよう
に、ゲート配線4に所定の電圧を印加して走査信号を供
給する走査信号駆動回路M1と、ソース配線7に所定の
電圧を印加して映像信号を供給する映像信号駆動回路M
2とを備えており、これら駆動回路M1,M2は、コン
トローラCによって制御される。このような構成からな
るカラー表示装置において、図27に示す各ドットを、
上述した本発明の各実施形態に示す構成にすることで、
視野角が広く、明るく、フリッカが抑制された良好な表
示特性を得ることができる。
In this color display device, as shown in FIG. 28, a predetermined voltage is applied to the gate wiring 4 to supply a scanning signal, and a predetermined voltage is applied to the source wiring 7. Video signal drive circuit M that supplies video signals
The driving circuits M1 and M2 are controlled by the controller C. In the color display device having such a configuration, each dot shown in FIG.
With the configuration shown in each embodiment of the present invention described above,
Good display characteristics with a wide viewing angle, high brightness, and reduced flicker can be obtained.

【0139】(実施の形態12)本実施形態の表示装置
は、図27に示すアレイ基板上のドット配列において、
1つの画素内における赤、緑、青の3ドットの構成を同
一とし、隣接する画素間でフリッカ極性が異なるように
構成したカラー表示装置である。隣り合う2つの画素内
のドット配列を図29に示す。
(Embodiment 12) In the display device of this embodiment, the dot arrangement on the array substrate shown in FIG.
This is a color display device in which the configuration of three dots of red, green and blue in one pixel is the same, and the flicker polarity is different between adjacent pixels. FIG. 29 shows a dot arrangement in two adjacent pixels.

【0140】図29において、P及びQは、同一の駆動
電圧に対してフリッカ極性が互いに異なるようなドット
構成であり、例えば、実施の形態9及び10におけるド
ットD1の構成がPに対応し、ドットD2の構成がQに
対応する。また、添字のR,G,Bは各ドットの色を示
している。本実施形態においては、同図に示すように、
隣接する2つの画素91,91において、各画素内のド
ットの構成を同一とし、且つ、隣接する画素間でドット
が異なるように構成している。これにより、隣接する画
素間でフリッカ極性を容易にキャンセルさせることがで
きるだけでなく、画素内の各ドットの特性が一致するた
め、輝度−電圧特性のずれの影響を受けやすい中間調表
示においても色ずれが生じにくいという利点がある。
In FIG. 29, P and Q are dot configurations in which the flicker polarities are different from each other for the same drive voltage. For example, the configuration of the dot D1 in the ninth and tenth embodiments corresponds to P, The configuration of the dot D2 corresponds to Q. The subscripts R, G, and B indicate the color of each dot. In the present embodiment, as shown in FIG.
In two adjacent pixels 91, 91, the configuration of dots in each pixel is the same, and the dots are different between adjacent pixels. This makes it possible not only to easily cancel the flicker polarity between adjacent pixels, but also because the characteristics of each dot in the pixels match, so that even in a halftone display that is susceptible to a shift in luminance-voltage characteristics. There is an advantage that displacement is hard to occur.

【0141】(実施の形態13)実施の形態12のカラ
ー表示装置が、画素内におけるドットの構成を同一とし
ているのに対し、本実施形態のカラー表示装置は、図3
0に示すように、隣接するドット間でドットの構成が異
なるようにしたものである。このような構成によれば、
フリッカ極性をより細かな領域でキャンセルさせること
ができる。
(Thirteenth Embodiment) The color display device according to the twelfth embodiment has the same dot configuration in the pixel, whereas the color display device according to the present embodiment has a structure similar to that of FIG.
As shown by 0, the dot configuration is different between adjacent dots. According to such a configuration,
The flicker polarity can be canceled in a finer area.

【0142】(実施の形態14)本実施形態の表示装置
は、図29に示すドット配列を備えたカラー表示装置に
おいて、フリッカの低減効果が高い駆動方法により駆動
されるように構成されたものである。
(Embodiment 14) The display device of this embodiment is configured to be driven by a driving method having a high effect of reducing flicker in the color display device having the dot arrangement shown in FIG. is there.

【0143】フリッカを抑制するという観点からは、同
じ駆動電圧に対して同じフリッカ極性を示す領域の配列
周期が、駆動電圧の極性反転周期と一致しないようにす
るのが望ましい。両者の周期が一致すると、反転の効果
が相殺されて、フリッカの低減効果が損なわれるからで
ある。
From the viewpoint of suppressing flicker, it is desirable that the arrangement cycle of the regions exhibiting the same flicker polarity for the same drive voltage does not coincide with the polarity inversion cycle of the drive voltage. This is because if the two periods coincide with each other, the effect of the inversion is canceled and the effect of reducing flicker is impaired.

【0144】以下、ドット配列(図29に示すP及びQ
の配列)と駆動電圧の極性反転方法との特に好ましい組
合せについて、例示する。図31は、図29に示すよう
に画素91内におけるドットの構成を同一にした場合に
おいて、奇数フレームの駆動波形の極性、ドット構成、
及びそれらの組み合わせによって定まるフリッカ極性
(奇数フレーム)を示したものである。図示していない
が、偶数フレームでは、駆動波形の極性が反転されるの
で、フリッカ極性も反転される。
Hereinafter, the dot arrangement (P and Q shown in FIG. 29)
An example of a particularly preferable combination of the above-described arrangement and the method of inverting the polarity of the driving voltage will be described. FIG. 31 shows the polarity of the drive waveform of the odd-numbered frame, the dot configuration, and the case where the dot configuration in the pixel 91 is the same as shown in FIG.
And a flicker polarity (odd-numbered frame) determined by the combination thereof. Although not shown, since the polarity of the drive waveform is inverted in the even-numbered frames, the flicker polarity is also inverted.

【0145】結果として得られるフリッカ極性の分布
が、ライン(行)毎に画素間又はドット間で反転される
タイプになるものが、フリッカの低減効果が大きい。こ
の組合せとしては、 図31(a):ライン反転(行反転)駆動と、ライン非
反転(行非反転)ドット配列との組み合わせ、 図31(c):フレーム反転駆動と、ライン反転(行反
転)ドット配列との組み合わせ、及び、 図31(e):カラム反転(列反転)駆動と、ライン反
転(行反転)ドット配列との組み合わせ、 が挙げられる。
A type in which the resulting distribution of the flicker polarity is inverted between pixels or dots for each line (row) has a large flicker reduction effect. FIG. 31 (a): Combination of line inversion (row inversion) drive and line non-inversion (row non-inversion) dot array, FIG. 31 (c): Frame inversion drive and line inversion (row inversion) 31) Combination with dot arrangement, and FIG. 31E: Combination with column inversion (column inversion) drive and line inversion (row inversion) dot arrangement.

【0146】これに対し、例えば、パソコン画面の壁紙
などとして市松パターンが表示される場合には、この模
様とフリッカパターンとの干渉を防止するために、2ラ
イン(行)毎に画素間又はドット間でフリッカ極性の分
布が反転されるタイプになるものが好結果を与える。こ
の組合せとしては、 図31(b):ライン反転(行反転)駆動と、2ライン
反転(2行反転)ドット配列との組み合わせ、 図31(d):フレーム反転駆動と、2ライン反転(2
行反転)ドット配列との組み合わせ、及び、 図31(f):カラム反転(列反転)駆動と、2ライン
反転(2行反転)ドット配列との組み合わせ、 が挙げられる。
On the other hand, for example, when a checkered pattern is displayed as wallpaper on a personal computer screen or the like, in order to prevent interference between the pattern and the flicker pattern, pixels or dots are set every two lines (rows). A type in which the distribution of the flicker polarity is inverted between the two gives good results. FIG. 31 (b): Combination of line inversion (row inversion) drive and two-line inversion (two-row inversion) dot arrangement, and FIG. 31 (d): Frame inversion drive and two-line inversion (2
FIG. 31 (f): Combination with column inversion (column inversion) drive and two-line inversion (two-row inversion) dot arrangement.

【0147】また、図示していないが、図31(b)や
(f)に示す駆動波形の極性とドット配列との関係にお
いては、駆動反転周期とドット配列周期とを入れ換え
た、 (b’):2ライン反転(2行反転)駆動と、ライン反
転(行反転)ドット配列との組み合わせ、及び、 (f’):2ライン反転(2行反転)駆動と、カラム反
転(列反転)ドット配列との組み合わせ、 としても、2ライン(行)毎に画素間又はドット間でフ
リッカ極性の分布が反転されるタイプとすることができ
る。
Although not shown, the relationship between the polarity of the driving waveform and the dot arrangement shown in FIGS. 31B and 31F is such that the drive inversion cycle and the dot arrangement cycle are interchanged. ): Combination of two line inversion (two row inversion) drive and line inversion (row inversion) dot arrangement, and (f ′): two line inversion (two row inversion) drive and column inversion (column inversion) dot In combination with the arrangement, a type in which the flicker polarity distribution is inverted between pixels or dots every two lines (rows) can be used.

【0148】同様にして、3以上のnに対して、nライ
ン(行)毎に画素間又はドット間でフリッカ極性の分布
が反転されるタイプを構成することも可能であり、nが
10以下(好ましくは5以下)であれば、フリッカを低
減しながら市松パターン表示との干渉を防止でき、2ラ
インでフリッカ極性の分布を反転させる場合とほぼ同様
の効果を得ることができる。
Similarly, for n of 3 or more, a type in which the distribution of the flicker polarity is inverted between pixels or dots for every n lines (rows) can be formed, and n is 10 or less. If it is (preferably 5 or less), it is possible to prevent the interference with the checkerboard pattern display while reducing the flicker, and it is possible to obtain substantially the same effect as in the case where the distribution of the flicker polarity is inverted in two lines.

【0149】(実施の形態15)本実施形態の表示装置
は、図30に示すドット配列を備えたカラー表示装置に
おいて、フリッカの低減効果が高い駆動方法により駆動
されるように構成されたものである。
(Embodiment 15) The display device of the present embodiment is configured to be driven by a driving method with a high effect of reducing flicker in the color display device having the dot arrangement shown in FIG. is there.

【0150】フリッカを抑制するという観点からは、実
施の形態14と同様、同じ駆動電圧に対して同じフリッ
カ極性を示す領域の配列周期が、駆動電圧の極性反転周
期と一致しないようにするのが望ましい。
From the viewpoint of suppressing flicker, as in the fourteenth embodiment, the arrangement cycle of the regions having the same flicker polarity with respect to the same drive voltage should not match the polarity inversion cycle of the drive voltage. desirable.

【0151】以下、ドット配列(図30に示すP及びQ
の配列)と駆動電圧の極性反転方法との特に好ましい組
合せについて、例示する。図32は、図30に示すよう
に画素91内において隣接するドット間でドットの構成
が異なるようにした場合に、奇数フレームの駆動波形の
極性、ドット構成、及びそれらの組み合わせによって定
まるフリッカ極性(奇数フレーム)を示したものであ
る。図示していないが、偶数フレームでは、駆動波形の
極性が反転されるので、フリッカ極性も反転される。
Hereinafter, the dot arrangement (P and Q shown in FIG. 30)
An example of a particularly preferable combination of the above-described arrangement and the method of inverting the polarity of the driving voltage will be described. FIG. 32 shows the flicker polarity (dot configuration) determined by the polarity of the drive waveform of the odd-numbered frame, the dot configuration, and a combination thereof when the dot configuration is different between adjacent dots in the pixel 91 as shown in FIG. (Odd frame). Although not shown, since the polarity of the drive waveform is inverted in the even-numbered frames, the flicker polarity is also inverted.

【0152】実施の形態14と同様、結果として得られ
るフリッカ極性の分布が、ライン(行)毎に画素間又は
ドット間で反転されるタイプになるものが、フリッカの
低減効果が大きい。この組合せとしては、 図32(a):ライン反転(行反転)駆動と、ライン非
反転(行非反転)ドット配列との組み合わせ、及び、 図32(c):フレーム反転駆動と、ライン反転(行反
転)ドット配列との組み合わせ、 が挙げられる。
As in the fourteenth embodiment, the type in which the distribution of the resulting flicker polarity is inverted between pixels or dots for each line (row) has a large flicker reduction effect. FIG. 32 (a): Combination of line inversion (row inversion) drive and line non-inversion (row non-inversion) dot arrangement, and FIG. 32 (c): Frame inversion drive and line inversion ( Row inversion) in combination with a dot array.

【0153】これに対し、例えば、パソコン画面の壁紙
などとして市松パターンが表示される場合には、この模
様とフリッカパターンとの干渉を防止するために、2ラ
イン(行)毎に画素間又はドット間でフリッカ極性の分
布が反転されるタイプになるものが好結果を与える。こ
の組合せとしては、 図32(b):ライン反転(行反転)駆動と、2ライン
反転(2行反転)ドット配列との組み合わせ、及び、 図32(d):フレーム反転駆動と、2ライン反転(2
行反転)ドット配列との組み合わせ、 が挙げられる。
On the other hand, for example, when a checkered pattern is displayed as wallpaper on a personal computer screen or the like, in order to prevent interference between this pattern and a flicker pattern, pixels or dots are set every two lines (rows). A type in which the distribution of the flicker polarity is inverted between the two gives good results. FIG. 32 (b): Combination of line inversion (row inversion) drive and two-line inversion (two-row inversion) dot arrangement, and FIG. 32 (d): Frame inversion drive and two-line inversion (2
Row inversion) in combination with a dot array.

【0154】また、図示していないが、図32(b)に
示す駆動波形の極性とドット配列との関係においては、
駆動反転周期とドット配列周期とを入れ換えた、 (b’):2ライン反転(2行反転)駆動と、ライン反
転(行反転)ドット配列との組み合わせ、 としても、2ライン(行)毎に画素間又はドット間でフ
リッカ極性の分布が反転されるタイプとすることができ
る。
Although not shown, the relationship between the polarity of the driving waveform and the dot arrangement shown in FIG.
(B ′): A combination of two-line inversion (two-line inversion) drive and a line-inversion (row-inversion) dot array in which the drive inversion period and the dot array period are interchanged. A type in which the distribution of the flicker polarity is inverted between pixels or dots may be used.

【0155】同様にして、3以上のnに対して、nライ
ン(行)毎に画素間又はドット間でフリッカ極性の分布
が反転されるタイプを構成することも可能であり、nが
10以下(好ましくは5以下)であれば、フリッカを低
減しながら市松パターン表示との干渉を防止でき、2ラ
インでフリッカ極性の分布を反転させる場合とほぼ同様
の効果を得ることができる。
Similarly, it is also possible to configure a type in which the flicker polarity distribution is inverted between pixels or dots for every n lines (rows) for n of 3 or more, where n is 10 or less. If it is (preferably 5 or less), it is possible to prevent the interference with the checkerboard pattern display while reducing the flicker, and it is possible to obtain substantially the same effect as in the case where the distribution of the flicker polarity is inverted in two lines.

【0156】第14及び15の実施形態における表示装
置は、上述した図28に示す構成によって作動させるこ
とが可能であり、これによって、画面全体あるいは複数
のドットを含む領域をトータルで見た場合に、視野角が
広く、明るく、フリッカが低減された良好な表示特性を
得ることができる。
The display devices according to the fourteenth and fifteenth embodiments can be operated by the above-described configuration shown in FIG. 28, whereby the entire screen or a region including a plurality of dots can be viewed in total. In addition, good display characteristics with a wide viewing angle, a high brightness, and reduced flicker can be obtained.

【0157】また、第14及び15の実施形態の説明に
おいては、ドットを単位として、駆動波形の極性とドッ
ト配列との関係を述べたが、ここで述べた駆動波形極性
とドット配列との好ましい組み合わせを画素を単位とす
る場合に適用しても、同様の効果を得ることができる。
更に、駆動波形の極性及びドット配列の一方をドット単
位とし、他方を画素単位として組み合わせることも可能
である。
Further, in the description of the fourteenth and fifteenth embodiments, the relationship between the polarity of the drive waveform and the dot arrangement has been described in units of dots. The same effect can be obtained even when the combination is applied in units of pixels.
Further, it is also possible to combine one of the polarity of the drive waveform and the dot arrangement in a dot unit and the other in a pixel unit.

【0158】(実施の形態16)図33(a)は、本発
明の第16の実施形態に係る表示装置の断面図であり、
図33(b)はこの表示装置におけるアレイ基板の1ド
ットの構成を示す平面図である。図33(a)は、図3
3(b)のDD−DD’部に対応している。
(Embodiment 16) FIG. 33A is a sectional view of a display device according to a sixteenth embodiment of the present invention.
FIG. 33B is a plan view showing the configuration of one dot of the array substrate in this display device. FIG. 33A shows FIG.
3B corresponds to the DD-DD ′ portion.

【0159】図34は、本実施形態における表示装置の
スイッチング素子近傍の構成を示す断面拡大図である。
FIG. 34 is an enlarged sectional view showing the configuration near the switching element of the display device according to the present embodiment.

【0160】図35(a)は、本実施形態における表示
装置の4×4ドット分の画素部を示す平面図であり、図
35(b)及び(c)は、この画素への書き込み極性を
示す模式図である。図35(a)において、S1、S
2、・・は各画素に入力される映像信号を示し、G1、
G2、・・は各画素に入力される走査信号を示してい
る。
FIG. 35A is a plan view showing a pixel portion for 4 × 4 dots of the display device according to the present embodiment, and FIGS. 35B and 35C show the polarity of writing to this pixel. FIG. In FIG. 35A, S1, S
2,... Indicate a video signal input to each pixel, and G1,
G2,... Indicate a scanning signal input to each pixel.

【0161】図33において、201は対向基板、20
2は液晶、209aはアレイ基板9の内面に形成した配
向膜、209bは対向基板201の内面に形成した配向
膜、210a,210b,210cはカラーフィルター
材料である。その他、実施の形態1と同様の構成部分に
ついては、実施の形態1のものと同一の符号を付して説
明を省略する。本実施形態においては、画素電極1が金
属材料により形成され、対向電極2が透明導電体により
形成されている。
In FIG. 33, reference numeral 201 denotes a counter substrate;
2 is a liquid crystal, 209a is an alignment film formed on the inner surface of the array substrate 9, 209b is an alignment film formed on the inner surface of the counter substrate 201, and 210a, 210b and 210c are color filter materials. In addition, the same components as those in the first embodiment are denoted by the same reference numerals as those in the first embodiment, and description thereof will be omitted. In the present embodiment, the pixel electrode 1 is formed of a metal material, and the counter electrode 2 is formed of a transparent conductor.

【0162】図34において、8aはa−Si層、8b
はn+形a−Si層、14は絶縁層11a,11bに設
けたコンタクトホールである。
In FIG. 34, 8a is an a-Si layer, 8b
Denotes an n + type a-Si layer, and 14 denotes a contact hole provided in the insulating layers 11a and 11b.

【0163】本実施形態の表示装置は、次のようにして
製造される。まず、アレイ基板9上にAl、Ti等から
なる光非透過形導電体の第1金属層を形成し、共通配線
3及びゲート配線4を所定の形状にパターニングする。
この層上に絶縁層11aを形成した後、この絶縁層11
aの所定の部分の上にa−Si層8aとn+形a−Si
層8bとからなる半導体スイッチング素子5を形成す
る。さらに、絶縁層11a及び半導体スイッチング素子
5の所定部分の上にAl、Ti等からなる光非透過形導
電体の第2金属層を形成し、ソース配線7、ドレイン電
極6、及び画素電極1を所定の形状にパターニングす
る。この層上にSiNx等からなる絶縁層11bを形成
する。この絶縁層11bは半導体スイッチング素子5を
保護する保護膜の役目も果たすものでもある。
The display device of the present embodiment is manufactured as follows. First, a first metal layer of a light non-transmissive conductor made of Al, Ti, or the like is formed on the array substrate 9, and the common wiring 3 and the gate wiring 4 are patterned into a predetermined shape.
After forming an insulating layer 11a on this layer, the insulating layer 11a
a-Si layer 8a and n + type a-Si
The semiconductor switching element 5 including the layer 8b is formed. Further, a second metal layer of a light non-transmissive conductor made of Al, Ti, or the like is formed on the insulating layer 11a and a predetermined portion of the semiconductor switching element 5, and the source wiring 7, the drain electrode 6, and the pixel electrode 1 are formed. It is patterned into a predetermined shape. An insulating layer 11b made of SiNx or the like is formed on this layer. This insulating layer 11b also serves as a protective film for protecting the semiconductor switching element 5.

【0164】さらに、対向電極2を、透明導電体である
ITO膜で形成する。ここで、光非透過形導電体で形成
された共通配線3と、透明導電体で形成された対向電極
2との電気的導通を得るために、絶縁層11a,11b
には、コンタクトホール14を設けた構成としている。
Further, the counter electrode 2 is formed of an ITO film which is a transparent conductor. Here, in order to obtain electrical continuity between the common wiring 3 formed of a light non-transmissive conductor and the counter electrode 2 formed of a transparent conductor, the insulating layers 11a and 11b
Is provided with a contact hole 14.

【0165】その後、アレイ基板9及び対向基板201
には、液晶202の分子の配列を整列させるためにポリ
イミド等からなる配向膜209a,209bを形成す
る。
Thereafter, the array substrate 9 and the opposing substrate 201
Next, alignment films 209a and 209b made of polyimide or the like are formed in order to align the arrangement of molecules of the liquid crystal 202.

【0166】対向基板201はアレイ基板9に対向して
設け、赤色カラーフィルター材料210a、緑色カラー
フィルター材料210b、青色カラーフィルター材料2
10c、及びブラックマトリックス211が所定のパタ
ーンに形成されている。
The counter substrate 201 is provided so as to face the array substrate 9, and includes a red color filter material 210a, a green color filter material 210b, and a blue color filter material 2
10c and a black matrix 211 are formed in a predetermined pattern.

【0167】このように作製されたアレイ基板9及び対
向基板201は、各々所定の方向に初期配向方位を形成
し、周辺部をシール剤で接着した後、液晶202を注入
し封止する。
The array substrate 9 and the opposing substrate 201 thus produced each have an initial orientation in a predetermined direction, and the periphery is adhered with a sealant, and then the liquid crystal 202 is injected and sealed.

【0168】次に、この表示装置の作動を説明する。半
導体スイッチ素子5はゲート配線4から入力される駆動
信号によってオンオフ制御される。そして、半導体スイ
ッチ素子5と接続された画素電極1と対向電極2との間
に印加された液晶駆動電圧によって電界を発生させ、液
晶2の配向を変化させて各画素の輝度(光透過率)を制
御し、画像を表示する。
Next, the operation of the display device will be described. The semiconductor switch element 5 is turned on / off by a drive signal input from the gate wiring 4. Then, an electric field is generated by a liquid crystal driving voltage applied between the pixel electrode 1 connected to the semiconductor switch element 5 and the counter electrode 2, and the orientation of the liquid crystal 2 is changed to change the brightness (light transmittance) of each pixel. And display the image.

【0169】図33において、dはセルギャップ、w1
は対向電極2の線幅、w2は画素電極1の線幅、lは対
向電極2と画素電極1との間隔を示す。
In FIG. 33, d is a cell gap, w1
Denotes a line width of the counter electrode 2, w2 denotes a line width of the pixel electrode 1, and l denotes a distance between the counter electrode 2 and the pixel electrode 1.

【0170】本実施例では、図33に示すように、対向
電極2の線幅w1=5μm、画素電極1の線幅w2=4μ
m、セルギャップd=4μm、電極間の間隔l=10μ
mとした。すなわち、対向電極2及び画素電極1の各々
の線幅w1、w2を、アレイ基板9と対向基板201と
の間の間隙d(セルギャップ)と略同じである構成とし
た。
In this embodiment, as shown in FIG. 33, the line width w1 of the counter electrode 2 is 5 μm, and the line width w2 of the pixel electrode 1 is 4 μm.
m, cell gap d = 4 μm, interval l = 10 μ between electrodes
m. That is, the line widths w1 and w2 of the opposing electrode 2 and the pixel electrode 1 are substantially the same as the gap d (cell gap) between the array substrate 9 and the opposing substrate 201.

【0171】電極の形状としては、例えば図33(b)
に示すように、対向電極2と画素電極1とが相互に配置
された櫛形とし、対向電極2と画素電極1との間に横電
界を形成する。上記のような電極の形状にすることで、
横電界に加え、各々の電極1,2の周辺電界によって電
極上の電界強度が大きくなり液晶が回転するので、本実
施形態においては画素電極2に透明導電材料を使用する
ことによって、この電極も光が透過する。
As the shape of the electrode, for example, as shown in FIG.
As shown in (1), the opposing electrode 2 and the pixel electrode 1 are in a comb shape arranged mutually, and a horizontal electric field is formed between the opposing electrode 2 and the pixel electrode 1. By making the shape of the electrode as above,
In addition to the lateral electric field, the electric field strength on each of the electrodes 1 and 2 increases the electric field strength on the electrodes and the liquid crystal rotates. Therefore, in the present embodiment, by using a transparent conductive material for the pixel electrode 2, Light is transmitted.

【0172】このような電極構成においては、例えば、
以下に示す液晶202を組み合わせることにより、従来
適用されている液晶駆動電圧(5V程度)で充分に電極
上の電界強度を大きくし、液晶を駆動することができ
る。
In such an electrode configuration, for example,
By combining the liquid crystal 202 shown below, it is possible to sufficiently increase the electric field intensity on the electrode with the conventionally applied liquid crystal driving voltage (about 5 V) and drive the liquid crystal.

【0173】即ち、液晶202の材料には、シアノ系化
合物を10%ないし20%程度含有したシアノ系液晶材
料を使用し、リタデーションΔn・d(セルギャップd
と屈折率差Δnとの積)は350nm程度とした。ま
た、液晶層2の液晶材料のスプレイ弾性定数K11=12
(pN)、ツイスト弾性定数K22=7(pN)、ベンド
弾性定数K33=18(pN)、誘電率異方性Δε=+
8、である。ここで、誘電率異方性Δεとベンドの弾性
定数K33は液晶の駆動電圧を決定する上で重要であり、
特に、誘電率異方性Δεは+8以上、ベンド弾性係数K
33は18(pN)以下とするのが低電圧化のために望ま
しい。また、シアノ系化合物は、液晶内での局所的な電
荷の蓄積を防ぐために有効であるが、その添加量が35
%を超えるとイオン性が強すぎて逆に信頼性を低下させ
る恐れがある。
That is, as the material of the liquid crystal 202, a cyano-based liquid crystal material containing about 10% to 20% of a cyano-based compound is used, and the retardation Δn · d (cell gap d
(Product of the refractive index difference Δn) and about 350 nm. Further, the splay elastic constant K11 of the liquid crystal material of the liquid crystal layer 2 is K11 = 12.
(PN), twist elastic constant K22 = 7 (pN), bend elastic constant K33 = 18 (pN), dielectric anisotropy Δε = +
8. Here, the dielectric anisotropy Δε and the elastic constant K 33 of the bend are important in determining the driving voltage of the liquid crystal,
In particular, the dielectric anisotropy Δε is +8 or more, and the bend elastic modulus K
33 is desirably 18 (pN) or less for lowering the voltage. The cyano-based compound is effective for preventing local accumulation of electric charge in the liquid crystal.
%, The ionicity is so strong that the reliability may be reduced.

【0174】さらに、画素電極1及び対向電極2が屈曲
しているので、液晶分子の回転する方向が2つの方向に
分かれ、視野角方向による色付きを互いに相殺し、視野
角方向による色変化の少ないパネル構成とすることがで
きる。また、ここでは図示はしていないが、ソース配線
7とブラックマトリックス211も、対向電極2及び画
素電極1と同じ屈曲角を有する屈曲形状にすれば、電極
1,2を屈曲形状にしたことによる遮光面積の増加分を
なくすことができ、より開口率が高い液晶パネルを得る
ことが可能となる。
Further, since the pixel electrode 1 and the counter electrode 2 are bent, the directions of rotation of the liquid crystal molecules are divided into two directions, and the coloring in the viewing angle direction is canceled out with each other, and the color change in the viewing angle direction is small. It can be a panel configuration. Although not shown here, if the source wiring 7 and the black matrix 211 are also bent so as to have the same bending angle as the counter electrode 2 and the pixel electrode 1, the electrodes 1 and 2 are bent. An increase in the light-shielding area can be eliminated, and a liquid crystal panel with a higher aperture ratio can be obtained.

【0175】つぎに、本実施形態の表示装置の効果につ
いて説明する。図36は、本実施形態における液晶表示
装置の画素部の光透過率特性を示す図であり、画素電極
(遮光性)1,1、対向電極(透明)2、及び開口部に
おける相対輝度分布(透過率分布)を示している。図3
6(a)は画素電極1に印加される映像信号が正の場
合、図36(b)は画素電極1に印加される映像信号が
負の場合であり、液晶駆動電圧の極性により透過率特性
が異なり、フリッカ極性(明暗極性)が生じていること
がわかる。このように光透過率特性が駆動電圧の極性に
よって異なるため、1フレーム毎に極性を反転させるフ
レーム反転駆動では、フリッカー発生の要因となってし
まう。また、1ライン毎に駆動電圧極性を反転させるH
ライン反転駆動や、1カラム毎に駆動電圧極性を反転さ
せるVライン反転駆動では、縦ライン、横ラインのよう
な特定のパターンを表示させると、縦スジ、横スジとな
って見えてしまう。
Next, effects of the display device of the present embodiment will be described. FIG. 36 is a diagram showing the light transmittance characteristics of the pixel portion of the liquid crystal display device according to the present embodiment, and shows the relative luminance distribution (the pixel electrode (light-shielding property) 1, 1, the counter electrode (transparent) 2, and the opening). (Transmittance distribution). FIG.
6A shows a case where the video signal applied to the pixel electrode 1 is positive, and FIG. 36B shows a case where the video signal applied to the pixel electrode 1 is negative. It can be seen that flicker polarity (bright and dark polarity) occurs. As described above, since the light transmittance characteristics differ depending on the polarity of the drive voltage, flicker occurs in the frame inversion drive in which the polarity is inverted for each frame. Also, H for inverting the drive voltage polarity for each line
In the line inversion drive or the V-line inversion drive in which the drive voltage polarity is inverted for each column, when a specific pattern such as a vertical line and a horizontal line is displayed, vertical stripes and horizontal stripes appear.

【0176】そこで、本実施形態における液晶表示装置
の駆動法としては、図35(b)に示すような1ライン
(行)毎及び1カラム(列)毎に画素電圧の極性を反転
させる1H/1Vライン反転駆動(ドット反転駆動とも
いう)とする。あるいは、図35(c)に示すような2
ライン毎及び1カラム毎に画素電圧の極性を反転させる
2H/1Vライン反転駆動とする。
Therefore, as a driving method of the liquid crystal display device in the present embodiment, as shown in FIG. 35 (b), the polarity of the pixel voltage is inverted every 1 line (row) and every column (column). 1V line inversion drive (also referred to as dot inversion drive). Alternatively, as shown in FIG.
A 2H / 1V line inversion drive in which the polarity of the pixel voltage is inverted every line and every column.

【0177】図35(b)に示すような1H/1Vライ
ン反転駆動では、縦スジ、横スジのような配列パターン
では、隣り合う画素で正負の極性による輝度差を打ち消
しあうため、フリッカーを見かけ上なくすことができ
る。これに対し、市松模様のパターンの場合には、図3
5(c)で示すような2H/1Vライン反転駆動が好ま
しく、市松模様のパターンでも正負の極性による輝度差
を打ち消しあうことができるので、フリッカーを見かけ
上なくすことができる。この効果は、1H/2Vライン
反転駆動としても同様に得られる。
In the 1H / 1V line inversion drive as shown in FIG. 35 (b), in an arrangement pattern such as vertical stripes and horizontal stripes, the luminance difference due to the positive and negative polarities of adjacent pixels is canceled out, so that flicker appears. Can be eliminated. On the other hand, in the case of a checkered pattern, FIG.
The 2H / 1V line inversion drive as shown in FIG. 5C is preferable. Even in a checkerboard pattern, a luminance difference due to positive and negative polarities can be canceled out, so that flicker can be apparently eliminated. This effect can be similarly obtained by 1H / 2V line inversion driving.

【0178】本実施形態においては、ドットを単位とし
て駆動電圧を反転させるようにしているが、赤、緑、青
の3つのドットから構成された1つの画素を単位とし
て、図35(b)や図35(c)に示すような画素電圧
の極性反転駆動を行っても良い。これにより、画素内の
各ドットの特性を容易に一致させることができ、輝度−
電圧特性のずれの影響を受けやすい中間調表示において
も色ずれが生じにくいという利点がある。
In this embodiment, the driving voltage is inverted in units of dots. However, FIG. 35B and FIG. 35 are used in units of one pixel composed of three dots of red, green and blue. The polarity inversion driving of the pixel voltage as shown in FIG. This makes it possible to easily match the characteristics of each dot in the pixel,
There is an advantage that color shift is less likely to occur even in a halftone display that is easily affected by a shift in voltage characteristics.

【0179】また、1フレームの駆動周波数は、従来、
30Hzであるが、60Hzまで高速化すれば、極性に
よる輝度差が生じていても人間の眼に感知されないた
め、フリッカーを見かけ上なくすことができる。この点
については、他の実施形態においても同様である。
The driving frequency of one frame is conventionally
The frequency is 30 Hz, but if the speed is increased to 60 Hz, even if a luminance difference due to the polarity occurs, it is not perceived by human eyes, so that flicker can be apparently eliminated. This is the same in other embodiments.

【0180】(実施の形態17)図37(a)は、本発
明の第17の実施形態に係る表示装置の断面図であり、
図37(b)はこの表示装置におけるアレイ基板の1ド
ットの構成を示す平面図である。図37(a)は、図3
7(b)のEE−EE’部に対応している。
(Embodiment 17) FIG. 37A is a sectional view of a display device according to a seventeenth embodiment of the present invention.
FIG. 37B is a plan view showing the configuration of one dot on the array substrate in this display device. FIG. 37A shows FIG.
7 (b) corresponds to the EE-EE 'section.

【0181】図38は、本実施形態における表示装置の
スイッチング素子近傍の構成を示す断面拡大図である。
FIG. 38 is an enlarged sectional view showing the configuration near the switching element of the display device according to the present embodiment.

【0182】図39(a)は、本実施形態における表示
装置の4×4ドット分の画素部を示す平面図であり、図
39(b)は、図39(a)における各々の画素に印加
される映像信号の波形を示す模式図である。図39
(a)において、S1、S2、・・は各画素に入力され
る映像信号を示し、S1'、S2'、・・は各画素に入力
される補正映像信号を示し、G1、G2、・・は各画素
に入力される走査信号を示している。
FIG. 39A is a plan view showing a pixel portion for 4 × 4 dots of the display device according to the present embodiment, and FIG. 39B is a plan view showing each pixel in FIG. FIG. 3 is a schematic diagram showing a waveform of a video signal to be transmitted. FIG.
In (a), S1, S2,... Indicate a video signal input to each pixel, S1 ′, S2 ′,... Indicate a corrected video signal input to each pixel, and G1, G2,. Indicates a scanning signal input to each pixel.

【0183】本実施形態においては、画素電極1及び対
向電極2の双方が透明導電体からなる点で実施の形態1
6と相違し、その他の点は実施の形態16と同様であ
る。したがって、実施の形態16と同様の構成部分につ
いては同一の符号を付して、説明を省略する。
The present embodiment is different from the first embodiment in that both the pixel electrode 1 and the counter electrode 2 are made of a transparent conductor.
6 and the other points are the same as in the sixteenth embodiment. Therefore, the same components as those of the sixteenth embodiment are denoted by the same reference numerals, and description thereof will be omitted.

【0184】本実施形態の表示装置は、次のようにして
製造される。まず、アレイ基板9上にAl、Ti等から
なる光非透過形導電体の第1金属層を形成し、共通配線
3及びゲート配線4を所定の形状にパターニングする。
この層上に絶縁層11aを形成した後、この絶縁層11
aの所定の部分の上にa−Si層8aとn+形a−Si
層8bとからなる半導体スイッチング素子5を形成す
る。さらに、絶縁層11a及び半導体スイッチング素子
5の所定部分の上にAl、Ti等からなる光非透過形導
電体の第2金属層を形成し、ソース配線7及びドレイン
電極6を所定の形状にパターニングする。この層上にS
iNx等からなる絶縁層11bを形成する。この絶縁層
11bは半導体スイッチング素子5を保護する保護膜の
役目も果たすものでもある。
The display device of the present embodiment is manufactured as follows. First, a first metal layer of a light non-transmissive conductor made of Al, Ti, or the like is formed on the array substrate 9, and the common wiring 3 and the gate wiring 4 are patterned into a predetermined shape.
After forming an insulating layer 11a on this layer, the insulating layer 11a
a-Si layer 8a and n + type a-Si
The semiconductor switching element 5 including the layer 8b is formed. Further, a second metal layer of a light non-transmissive conductor made of Al, Ti, or the like is formed on the insulating layer 11a and a predetermined portion of the semiconductor switching element 5, and the source wiring 7 and the drain electrode 6 are patterned into a predetermined shape. I do. S on this layer
An insulating layer 11b made of iNx or the like is formed. This insulating layer 11b also serves as a protective film for protecting the semiconductor switching element 5.

【0185】さらに、絶縁層11b上に、画素電極1及
び対向電極2を透明導電体であるITO膜で形成する。
対向電極2は、絶縁層11a,11bに形成されたコン
タクトホール14を介して共通配線3に接続され、画素
電極1は、絶縁層11bに形成されたコンタクトホール
13を介してドレイン電極6に接続される。尚、画素電
極1及び対向電極2は、本実施形態のように同一の層に
形成する代わりに、更にもう一層設けて別の層に形成す
ることも可能である。
Further, on the insulating layer 11b, the pixel electrode 1 and the counter electrode 2 are formed of an ITO film which is a transparent conductor.
The counter electrode 2 is connected to the common wiring 3 via a contact hole 14 formed in the insulating layers 11a and 11b, and the pixel electrode 1 is connected to the drain electrode 6 via a contact hole 13 formed in the insulating layer 11b. Is done. Incidentally, instead of forming the pixel electrode 1 and the counter electrode 2 on the same layer as in the present embodiment, it is also possible to further provide another layer and form it on another layer.

【0186】その後の工程は、実施の形態16と同様で
ある。このように製造される本実施形態の表示装置は、
画素電極1及び対向電極2の双方が透明であるので、実
施の形態16の構成に比べて更に実質開口率の高い表示
装置とすることができる。
Subsequent steps are the same as those of the sixteenth embodiment. The display device according to the present embodiment manufactured as described above includes:
Since both the pixel electrode 1 and the counter electrode 2 are transparent, a display device having a substantially higher aperture ratio than the structure of the sixteenth embodiment can be provided.

【0187】つぎに、本実施形態の表示装置の効果につ
いて説明する。図40は、本実施形態における液晶表示
装置の画素部の光透過率特性を示す図であり、画素電極
(透明)1,1、対向電極(透明)2、及び開口部にお
ける相対輝度分布(透過率分布)を実線で示している。
図40(a)は画素電極1に印加される映像信号が正の
場合、図40(b)は画素電極1に印加される映像信号
が負の場合であり、液晶駆動電圧の極性により透過率特
性が異なり、フリッカ極性(明暗極性)が生じているこ
とがわかる。即ち、図40において、画素電極1が2本
であるのに対し、対向電極2は1本であるので、双方が
透明電極である場合においても、画素電極1が相対的に
負となる(b)の場合の方が明るくなる。これは、画素
電極1及び対向電極2の本数や面積の相違によって生じ
る現象である。
Next, the effect of the display device of this embodiment will be described. FIG. 40 is a diagram showing the light transmittance characteristics of the pixel portion of the liquid crystal display device according to the present embodiment, and shows the relative luminance distribution (transmission) in the pixel electrodes (transparent) 1, 1, the counter electrode (transparent) 2, and the opening. Rate distribution) is shown by a solid line.
FIG. 40A shows a case where the video signal applied to the pixel electrode 1 is positive, and FIG. 40B shows a case where the video signal applied to the pixel electrode 1 is negative. It can be seen that the characteristics are different and flicker polarity (brightness / darkness polarity) occurs. That is, in FIG. 40, the number of the pixel electrodes 1 is two, whereas the number of the counter electrodes 2 is one. Therefore, even when both are the transparent electrodes, the pixel electrode 1 becomes relatively negative (b ) Is brighter. This is a phenomenon caused by a difference in the number and area of the pixel electrode 1 and the counter electrode 2.

【0188】本実施形態では、このような正負の極性に
よる輝度差を解消する手段として、図39に示すよう
に、通常の映像信号S1、S2、・・に加え、輝度補正
信号S1'、S2'、・・を入力する。すなわち、画素電
極1、1に正の液晶駆動電圧印加される場合は、図39
(b)に示したように、映像信号S1に輝度補正信号+
S1'、+S2'、・・を加えることによって、液晶駆動
電圧の電位差を増大し明るくなるように補正する。この
結果、図40(a)に示すように、光透過率特性は、輝
度補正信号を加えない実線の状態から、輝度補正信号を
加えた一点鎖線の状態に変化する。
In the present embodiment, as means for eliminating such a luminance difference due to positive and negative polarities, as shown in FIG. 39, in addition to ordinary video signals S1, S2,..., Luminance correction signals S1 ', S2 ', ... In other words, when a positive liquid crystal drive voltage is applied to the pixel electrodes 1 and 1, FIG.
As shown in (b), the luminance correction signal +
By adding S1 ', + S2',..., The potential difference of the liquid crystal drive voltage is increased and the brightness is corrected so as to be bright. As a result, as shown in FIG. 40A, the light transmittance characteristic changes from a solid line state where no luminance correction signal is added to a dot-dash line state where the luminance correction signal is added.

【0189】これに対し、画素電極1、1に負の液晶駆
動電圧が印加される場合は、図39(b)に示したよう
に、輝度補正信号−S1'、−S2'、・・によって液晶
駆動電圧の電位差を減少して、暗くなるように補正す
る。この結果、図40(b)に示すように、光透過率特
性は、輝度補正信号を加えない実線の状態から、輝度補
正信号を加えた一点鎖線の状態に変化する。
On the other hand, when a negative liquid crystal driving voltage is applied to the pixel electrodes 1 and 1, as shown in FIG. 39 (b), the luminance correction signals -S1 ', -S2',. The potential difference of the liquid crystal drive voltage is reduced, and correction is performed so that the display becomes dark. As a result, as shown in FIG. 40 (b), the light transmittance characteristic changes from the solid line state where the luminance correction signal is not added to the one-dot chain line state where the luminance correction signal is added.

【0190】このように、輝度補正信号による透過率特
性の増減によって、正の液晶駆動電圧が入力される場合
と負の液晶駆動電圧が入力される場合の輝度差をほぼ同
じにすることができる。
As described above, the difference between the luminance when the positive liquid crystal driving voltage is input and the luminance when the negative liquid crystal driving voltage is input can be made substantially the same by increasing or decreasing the transmittance characteristic by the luminance correction signal. .

【0191】この時の輝度補正信号S1'、S2'、・・
は、透明導電層で形成された画素電極1及び対向電極2
の面積比によって適正な電圧が印加されるよう制御する
ことが好ましい。すなわち、1つの画素の中で透明な画
素電極の面積SAと透明な対向電極2の面積SBが等し
ければ、液晶駆動電圧の極性による輝度差は互いに打ち
消されるが、SAとSBとが異なると、極性による輝度
差が残留する。そしてSAとSBとの面積比が1からず
れるに従って、輝度差が大きくなる。そこで、この面積
比の1からのずれに基づいて算出した大きさの補正電圧
を供給して、輝度差を打ち消すようにすることが好まし
い。このような構成にすれば、電極の本数にかかわらず
極性の正負による輝度差を打ち消しあうことができ、フ
リッカーを低減することができる。
At this time, the luminance correction signals S1 ', S2',.
Represents a pixel electrode 1 and a counter electrode 2 formed of a transparent conductive layer.
It is preferable to control so that an appropriate voltage is applied depending on the area ratio of. That is, if the area SA of the transparent pixel electrode and the area SB of the transparent counter electrode 2 in one pixel are equal, the luminance difference due to the polarity of the liquid crystal driving voltage is canceled out, but if SA and SB are different, A luminance difference due to the polarity remains. As the area ratio between SA and SB deviates from 1, the luminance difference increases. Therefore, it is preferable to supply a correction voltage having a magnitude calculated based on the deviation of the area ratio from 1 so as to cancel the luminance difference. With such a configuration, it is possible to cancel the luminance difference due to the positive or negative polarity regardless of the number of electrodes, and to reduce flicker.

【0192】本実施形態は、画素電極1及び対向電極2
のいずれも透明である場合の構成であるが、実施の形態
16のように、対向電極2のみが透明導電層で形成され
た構成でも、このような輝度補正信号を加える構成によ
って同様の効果が得られる。
In this embodiment, the pixel electrode 1 and the counter electrode 2
Are transparent, but the same effect can be obtained by applying such a luminance correction signal even in a configuration in which only the counter electrode 2 is formed of a transparent conductive layer as in the sixteenth embodiment. can get.

【0193】また、本実施形態の場合でも、実施の形態
16のように、極性反転駆動、あるいは、駆動周波数を
60Hz以上とする倍速駆動を適用することにより、フ
リッカー解消の効果が高まることはいうまでもない。
Also, in the case of the present embodiment, the effect of eliminating flicker can be enhanced by applying the polarity inversion drive or the double speed drive in which the drive frequency is 60 Hz or higher as in the sixteenth embodiment. Not even.

【0194】また、実施の形態16及び本実施形態にお
いては、半導体スイッチング素子5にa−Si(アモル
ファスシリコン)を使用する例について説明したが、p
−Si(ポリシリコン)等、他の半導体層を使用しても
同様の効果を得ることができる。この点については、他
の実施形態においても同様である。
In the sixteenth embodiment and the present embodiment, an example in which a-Si (amorphous silicon) is used for the semiconductor switching element 5 has been described.
The same effect can be obtained by using another semiconductor layer such as -Si (polysilicon). This is the same in other embodiments.

【0195】また、実施の形態16及び本実施形態にお
いては、画素電極1及び対向電極2が屈曲形の例につい
て説明したが、直線形の電極、囲い込み形の電極等、電
極の形状にかかわらず、実質開口率を向上するという効
果を得ることができる。この点については、他の実施形
態においても同様である。
In the sixteenth embodiment and the present embodiment, the example in which the pixel electrode 1 and the counter electrode 2 are bent is described. However, regardless of the shape of the electrode, such as a linear electrode or an enclosed electrode. The effect of improving the substantial aperture ratio can be obtained. This is the same in other embodiments.

【0196】(実施の形態18)上記の各実施形態で
は、表示単位として矩形のドットを例にとり、これがマ
トリクス状に配置された場合について説明したが、表示
単位が矩形のドットでない場合や、表示単位がマトリク
ス状に配置されていない場合にも、本発明の効果は十分
に発揮される。
(Embodiment 18) In the above embodiments, rectangular dots are taken as display units, and the case where the dots are arranged in a matrix has been described. However, when the display units are not rectangular dots, Even when the units are not arranged in a matrix, the effects of the present invention are sufficiently exhibited.

【0197】即ち、同一の基板上に配置された画素電極
及び対向電極などと実質的に同一の機能を備えるもので
あれば、必ずしもこのような名称で呼ばれていない構成
のものについても本発明を適用することが可能である。
例えば、各種メータに用いられる図41に示すような円
グラフのインジケータIにおいては、表示の各ブロック
Bを、数字の表示などに用いられる図42のセグメント
表示の場合には、各セグメントSGを、上記各実施形態
に示した考えに基づいて構成すれば、それぞれのブロッ
クBやセグメントSGの内部でフリッカが打消される。
この結果、視野角が広く、明るく、フリッカが低減され
た良好な表示特性を得ることができる。
That is, as long as the pixel electrodes and the counter electrodes arranged on the same substrate have substantially the same functions as those of the pixel electrodes and the counter electrodes, the present invention is applied to a structure not necessarily called by such a name. It is possible to apply
For example, in the indicator I of a pie chart as shown in FIG. 41 used for various meters, each block B of the display is displayed, and in the case of the segment display of FIG. With the configuration based on the idea described in each of the above embodiments, flicker is canceled inside each block B or segment SG.
As a result, favorable display characteristics with a wide viewing angle, brightness, and reduced flicker can be obtained.

【0198】また、これらとは異なる構成の液晶表示装
置の場合にも、同一内容の表示を行う表示単位につい
て、上記各実施形態に示した考えに基づいて構成すれ
ば、それぞれの表示単位の内部でフリッカが打消され、
視野角が広く、明るく、フリッカが低減された良好な表
示特性を得ることができる。
Also, in the case of a liquid crystal display device having a different configuration from those described above, if the display units for displaying the same contents are configured based on the idea described in each of the above embodiments, the inside of each display unit will be changed. Flicker is canceled by
Good display characteristics with a wide viewing angle, brightness, and reduced flicker can be obtained.

【0199】また、照明光のシャッターや、窓ガラス用
のブラインドなど、大きな領域の全面が単一の信号で制
御される場合にも、それを1つの表示単位とみなして、
上記各実施形態に示した考えに基づいて、2つのフリッ
カ極性を持つ表示単位を有するように構成すれば、それ
ぞれの表示単位の内部でフリッカが打消され、観察方向
への依存がなく、フリッカが低減された光のコントロー
ルを行うことができる。
Further, even when the entire surface of a large area is controlled by a single signal, such as a shutter for illumination light and a blind for a window glass, it is regarded as one display unit, and
If the display unit having two flicker polarities is configured based on the idea shown in each of the above embodiments, the flicker is canceled inside each display unit, and there is no dependency on the observation direction, and the flicker does not occur. Reduced light control can be provided.

【0200】(その他の実施の形態)上記の各実施形態
の表示装置は、1つのドットにおいて、画素電極1及び
対向電極2の本数の合計を奇数とし、画素電極1と対向
電極2との間隔の数を偶数とするのが望ましい。例え
ば、図1に示す第1の実施形態の構成や、図5に示す第
2の実施形態の構成では、電極数及び間隔数をこのよう
に設定することにより、ドットの左半分及び右半分で構
成がほぼ対称となり、フリッカ低減効果が向上する。ま
た、図23に示す第9の実施形態や、図25に示す第1
0の実施形態の構成も同様である。
(Other Embodiments) In the display device according to each of the above embodiments, the total number of the pixel electrodes 1 and the counter electrodes 2 in one dot is an odd number, and the distance between the pixel electrodes 1 and the counter electrodes 2 is one. Is desirably an even number. For example, in the configuration of the first embodiment shown in FIG. 1 and the configuration of the second embodiment shown in FIG. 5, by setting the number of electrodes and the number of intervals in this way, the left half and the right half of the dot can be obtained. The configuration is substantially symmetric, and the flicker reduction effect is improved. The ninth embodiment shown in FIG. 23 and the first embodiment shown in FIG.
The same applies to the configuration of the zeroth embodiment.

【0201】また、図10に示す第5の実施形態の構成
や、図14に示す第6の実施形態の構成では、さらに、
2本のソース配線の間に配置される対向電極の本数を奇
数として、2つのソース配線の中央部に対向電極を配置
するのが望ましい。こうすれば、2つのドットの間を対
向電極で分離することができ、開口率が向上する。
In the structure of the fifth embodiment shown in FIG. 10 and the structure of the sixth embodiment shown in FIG.
It is desirable that the number of the counter electrodes disposed between the two source wirings be an odd number and the counter electrodes be disposed at the center of the two source wirings. In this case, the two dots can be separated by the counter electrode, and the aperture ratio is improved.

【0202】また、図16に示す第7の実施形態の構成
や、図19に示す第8の実施形態の構成では、ドット内
全体の電極の本数を奇数とするのが望ましいが、特に5
本、9本など、5+4n本(nは整数)とすれば、ドッ
トの左半分と右半分とで構成がほぼ対称となり、フリッ
カ低減効果が向上する。
In the configuration of the seventh embodiment shown in FIG. 16 and the configuration of the eighth embodiment shown in FIG. 19, it is desirable that the number of electrodes in the entire dot is odd.
If there are 5 + 4n lines (n is an integer), such as 9 lines or 9 lines, the left half and the right half of the dot are almost symmetrical in structure, and the flicker reduction effect is improved.

【0203】また、上記各実施形態においては、IPS
型の液晶表示装置を例にとり説明しているが、一方の基
板に画素電極及び対向電極を備える構成であれば、特に
限定されるものではない。
In each of the above embodiments, the IPS
Although a liquid crystal display device of the type is described as an example, the present invention is not particularly limited as long as one substrate has a pixel electrode and a counter electrode.

【0204】また、画素電極及び対向電極の材料も、透
明導電層と金属層との組合せに限るものでははない。例
えば、完全に透明でなくても、ある程度の透過率があれ
ば表示装置の輝度を向上させる効果があるので、これと
金属層とを組み合わせても構わない。また、透過率の異
なる2種類の透明導電層を組み合わせることもできる。
こうすれば、透過率をさらに向上させることができる。
Further, the materials of the pixel electrode and the counter electrode are not limited to the combination of the transparent conductive layer and the metal layer. For example, even if it is not completely transparent, if there is a certain degree of transmittance, there is an effect of improving the luminance of the display device, and this may be combined with a metal layer. Further, two types of transparent conductive layers having different transmittances can be combined.
In this case, the transmittance can be further improved.

【0205】さらに、反射型表示を行う場合には、反射
率の異なる2つの材料の組合せによる表示装置や、背面
側の電極を反射電極として観察者側の電極を透明電極に
した表示装置についても本発明を適用することができ
る。
Further, in the case of performing a reflection type display, a display device using a combination of two materials having different reflectivities and a display device using a rear electrode as a reflective electrode and an observer electrode as a transparent electrode are also used. The present invention can be applied.

【0206】液晶表示装置の場合は、上記の説明でもわ
かるように、電極付近で電界がスプレイ状になっている
部分があってフレクソエレクトリック現象が生じる場合
や、表示単位の中に電極の存在しない部分があって周辺
電位の影響により正負の電極間で電界が非対称となる場
合にフリッカが生じやすく、このような構成の表示装置
に対して本発明は特に顕著な効果を発揮する。
In the case of a liquid crystal display device, as can be seen from the above description, there is a portion where the electric field is in a splay shape near the electrode, causing the flexoelectric phenomenon, or the presence of the electrode in the display unit. When there is a portion that does not exist and the electric field is asymmetric between the positive and negative electrodes due to the influence of the peripheral potential, flicker tends to occur, and the present invention exerts a particularly remarkable effect on a display device having such a configuration.

【0207】そのような構成の表示装置としては、基板
に略平行な電界により液晶を動作させる方式の液晶表示
装置がある。具体的には、液晶分子が基板に平行な方向
にのみ応答するIPS方式を初めとして、FFS(Fr
inge Field Switching)方式、H
S(Hybrid Switching)方式などが挙
げられる。例えば、図43(a)に示すように、駆動電
圧がオフ状態においては液晶分子Lが立ち上がった状態
となっており、オン状態になると、図43(b)に示す
ように、液晶分子Lの立ち上がり角度が電極21,22
間の電界に沿って変化する垂直配向タイプの液晶表示装
置にも、上記各実施形態の構成を適用可能である。
As a display device having such a configuration, there is a liquid crystal display device in which liquid crystal is operated by an electric field substantially parallel to a substrate. More specifically, the FFS (Fr) method starts with the IPS method in which liquid crystal molecules respond only in the direction parallel to the substrate.
inge Field Switching) method, H
An S (Hybrid Switching) method is exemplified. For example, as shown in FIG. 43 (a), when the driving voltage is off, the liquid crystal molecules L are in a rising state, and when the driving voltage is on, as shown in FIG. The rising angles of the electrodes 21 and 22
The configuration of each of the above embodiments can be applied to a vertical alignment type liquid crystal display device that changes along the electric field between them.

【0208】一方、MVA(Multi−domain
VA)モードにおいても、電界の歪により液晶の配向
を分割する場合にはスプレイ状の電界を用いているの
で、例えば反射型表示など光学特性に違いのある電極を
用いて表示を行う場合には、本発明を適用することがで
きる。
On the other hand, MVA (Multi-domain)
Also in the VA) mode, a splay-like electric field is used to divide the orientation of the liquid crystal by electric field distortion. For example, when display is performed using electrodes having different optical characteristics such as a reflection type display. The present invention can be applied.

【0209】また、上記各実施形態に使用する液晶材料
は、一般に棒状の低分子であり、性能を出すために、数
種から数十種の材料が混合されている。具体的な材料と
しては、特に限定されるものではないが、フリッカ極性
の差を低減するために、フレクソエレクトリック効果を
阻害するような正極側が大きい化合物を含む混合物であ
ることが好ましく、以下の一般式(A)〜(F)で表さ
れる化合物を挙げることができる。 一般式(A)
The liquid crystal material used in each of the above embodiments is generally a rod-like low molecule, and several to several tens of materials are mixed in order to obtain high performance. Specific materials are not particularly limited, but in order to reduce the difference in flicker polarity, a mixture containing a compound having a large positive electrode side that inhibits the flexoelectric effect is preferably used. Compounds represented by formulas (A) to (F) can be mentioned. General formula (A)

【化1】 一般式(B)Embedded image General formula (B)

【化2】 一般式(C)Embedded image General formula (C)

【化3】 一般式(D)Embedded image General formula (D)

【化4】 一般式(E)Embedded image General formula (E)

【化5】 一般式(F)Embedded image General formula (F)

【化6】 Embedded image

【0210】但し、上記一般式(A)〜(F)におい
て、X及びYは環状炭化水素残基であり、具体的には、
芳香族炭化水素残基(ベンゼン環)、脂肪族炭化水素残
基(シクロヘキサン環)、あるいは、これら芳香族炭化
水素残基または脂肪族炭化水素残基を構成する炭素原子
の一部が窒素原子、酸素原子などのヘテロ原子で置換さ
れたものを例示することができる。
However, in the above general formulas (A) to (F), X and Y are cyclic hydrocarbon residues.
An aromatic hydrocarbon residue (benzene ring), an aliphatic hydrocarbon residue (cyclohexane ring), or a part of carbon atoms constituting these aromatic hydrocarbon residues or aliphatic hydrocarbon residues is a nitrogen atom, Those substituted with a hetero atom such as an oxygen atom can be exemplified.

【0211】また、Pは中央基であり、エステル基(−
COO−)などが含まれる。このPには、両側の基を直
結させるものも含まれる。
P is a central group, and an ester group (-
COO-) and the like. This P includes those directly connecting the groups on both sides.

【0212】また、両端の末端基において、CNは、
F、CF3、CHF2、CH2Fであっても良く、CH
3は、Cn2n+1(nは2〜20の整数)であっても良
い。これらの末端基は、電気的・光学的な異方性や、液
晶となる温度範囲などの物性を調整する役割を担うもの
である。
In the terminal groups at both ends, CN is
F, CF 3 , CHF 2 , CH 2 F, and CH
3, C n H 2n + 1 ( n is 2 to 20 integer) may be. These terminal groups play a role in adjusting physical properties such as electric and optical anisotropy and a temperature range of a liquid crystal.

【0213】また、点線で囲まれたコア部に含まれる環
状基の数は、実用的には3つ以下であるが、それより多
くても良い。
The number of cyclic groups contained in the core portion surrounded by the dotted line is practically three or less, but may be more.

【0214】上記化合物の具体例としては、以下の化学
式で表されるものを例示することができる。
As specific examples of the above compounds, those represented by the following chemical formula can be exemplified.

【0215】[0215]

【化7】 Embedded image

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の第1の実施形態に係る表示装置にお
いて、アレイ基板の最小表示単位となる1ドットの構成
を示す平面図である。
FIG. 1 is a plan view showing a configuration of one dot which is a minimum display unit of an array substrate in a display device according to a first embodiment of the present invention.

【図2】 図1の断面図である。FIG. 2 is a sectional view of FIG.

【図3】 図1に示す構成の作動状態を説明するための
図である。
FIG. 3 is a diagram for explaining an operation state of the configuration shown in FIG. 1;

【図4】 図1に示す構成の作動状態を説明するための
図である。
FIG. 4 is a diagram for explaining an operation state of the configuration shown in FIG. 1;

【図5】 本発明の第2の実施形態に係る表示装置にお
いて、アレイ基板の最小表示単位となる1ドットの構成
を示す平面図である。
FIG. 5 is a plan view showing a configuration of one dot as a minimum display unit of an array substrate in a display device according to a second embodiment of the present invention.

【図6】 図5の断面図である。FIG. 6 is a sectional view of FIG.

【図7】 本発明の第3の実施形態に係る表示装置にお
いて、アレイ基板の最小表示単位となる1ドットの構成
を示す平面図である。
FIG. 7 is a plan view showing a configuration of one dot as a minimum display unit of an array substrate in a display device according to a third embodiment of the present invention.

【図8】 本発明の第4の実施形態に係る表示装置にお
いて、アレイ基板の最小表示単位となる1ドットの構成
を示す平面図である。
FIG. 8 is a plan view showing a configuration of one dot which is a minimum display unit of an array substrate in a display device according to a fourth embodiment of the present invention.

【図9】 図8の断面図である。FIG. 9 is a sectional view of FIG.

【図10】 本発明の第5の実施形態に係る表示装置に
おいて、アレイ基板の最小表示単位となる1ドットの構
成を示す平面図である。
FIG. 10 is a plan view showing a configuration of one dot which is a minimum display unit of an array substrate in a display device according to a fifth embodiment of the present invention.

【図11】 図10の断面図である。FIG. 11 is a sectional view of FIG.

【図12】 ドットの配列を模式的に示す図である。FIG. 12 is a diagram schematically showing an arrangement of dots.

【図13】 駆動電圧の種々の極性反転方法を模式的に
示す図である。
FIG. 13 is a diagram schematically showing various polarity inversion methods of a driving voltage.

【図14】 本発明の第6の実施形態に係る表示装置に
おいて、アレイ基板の最小表示単位となる1ドットの構
成を示す平面図である。
FIG. 14 is a plan view showing a configuration of one dot which is a minimum display unit of an array substrate in a display device according to a sixth embodiment of the present invention.

【図15】 図14の断面図である。FIG. 15 is a sectional view of FIG.

【図16】 本発明の第7の実施形態に係る表示装置に
おいて、アレイ基板の最小表示単位となる1ドットの構
成を示す平面図である。
FIG. 16 is a plan view showing a configuration of one dot as a minimum display unit of an array substrate in a display device according to a seventh embodiment of the present invention.

【図17】 図16の断面図である。FIG. 17 is a sectional view of FIG.

【図18】 図16に示す構成の等価回路を示す図であ
る。
FIG. 18 is a diagram showing an equivalent circuit of the configuration shown in FIG.

【図19】 本発明の第8の実施形態に係る表示装置に
おいて、アレイ基板の最小表示単位となる1ドットの構
成を示す平面図である。
FIG. 19 is a plan view showing a configuration of one dot which is a minimum display unit of an array substrate in a display device according to an eighth embodiment of the present invention.

【図20】 図19の平面図である。FIG. 20 is a plan view of FIG. 19;

【図21】 図19に示す構成の等価回路を示す図であ
る。
21 is a diagram showing an equivalent circuit of the configuration shown in FIG.

【図22】 図19の変形例を示す平面図である。FIG. 22 is a plan view showing a modification of FIG. 19;

【図23】 本発明の第9の実施形態に係る表示装置に
おいて、アレイ基板の隣接する2つのドットの構成を示
す平面図である。
FIG. 23 is a plan view showing a configuration of two adjacent dots on an array substrate in a display device according to a ninth embodiment of the present invention.

【図24】 図23の断面図である。FIG. 24 is a sectional view of FIG.

【図25】 本発明の第10の実施形態に係る表示装置
において、アレイ基板の隣接する2つのドットの構成を
示す平面図である。
FIG. 25 is a plan view showing a configuration of two adjacent dots on an array substrate in a display device according to a tenth embodiment of the present invention.

【図26】 図25の断面図である。FIG. 26 is a sectional view of FIG. 25.

【図27】 カラー表示装置における画素内のドットの
配列を模式的に示す図である。
FIG. 27 is a diagram schematically showing an arrangement of dots in a pixel in a color display device.

【図28】 本発明の第11の実施形態に係る表示装置
を示す概略構成図である。
FIG. 28 is a schematic configuration diagram showing a display device according to an eleventh embodiment of the present invention.

【図29】 本発明の第12の実施形態に係る表示装置
において、隣り合う2つの画素内のドット配列を模式的
に示す図である。
FIG. 29 is a diagram schematically showing a dot arrangement in two adjacent pixels in the display device according to the twelfth embodiment of the present invention.

【図30】 本発明の第13の実施形態に係る表示装置
において、隣り合う2つの画素内のドット配列を模式的
に示す図である。
FIG. 30 is a diagram schematically showing a dot arrangement in two adjacent pixels in a display device according to a thirteenth embodiment of the present invention.

【図31】 本発明の第14の実施形態に係る表示装置
において、奇数フレームの駆動波形の極性、ドット構
成、及びフリッカ極性を模式的に示す図である。
FIG. 31 is a diagram schematically showing a polarity, a dot configuration, and a flicker polarity of a drive waveform of an odd-numbered frame in the display device according to the fourteenth embodiment of the present invention.

【図32】 本発明の第15の実施形態に係る表示装置
において、奇数フレームの駆動波形の極性、ドット構
成、及びフリッカ極性を模式的に示す図である。
FIG. 32 is a diagram schematically showing the polarity, the dot configuration, and the flicker polarity of the drive waveform of the odd-numbered frame in the display device according to the fifteenth embodiment of the present invention.

【図33】 本発明の第16の実施形態に係る表示装置
の断面図及び平面図である。
FIG. 33 is a sectional view and a plan view of a display device according to a sixteenth embodiment of the present invention.

【図34】 本発明の第16の実施形態に係る表示装置
のスイッチング素子近傍の構成を示す断面拡大図であ
る。
FIG. 34 is an enlarged cross-sectional view showing a configuration near a switching element of a display device according to a sixteenth embodiment of the present invention.

【図35】 本発明の第16の実施形態に係る表示装置
の4×4ドット分の画素部を示す平面図、及び、この画
素への書き込み極性を示す模式図である。
FIG. 35 is a plan view showing a pixel portion for 4 × 4 dots of a display device according to a sixteenth embodiment of the present invention, and a schematic diagram showing the polarity of writing to the pixel.

【図36】 本発明の第16の実施形態に係る表示装置
の画素部の光透過率特性を示す図である。
FIG. 36 is a view showing light transmittance characteristics of a pixel portion of a display device according to a sixteenth embodiment of the present invention.

【図37】 本発明の第17の実施形態に係る表示装置
の断面図及び平面図である。
FIG. 37 is a sectional view and a plan view of a display device according to a seventeenth embodiment of the present invention.

【図38】 本発明の第17の実施形態に係る表示装置
のスイッチング素子近傍の構成を示す断面拡大図であ
る。
FIG. 38 is an enlarged cross-sectional view showing a configuration near a switching element of a display device according to a seventeenth embodiment of the present invention.

【図39】 本発明の第17の実施形態に係る表示装置
の4×4ドット分の画素部を示す平面図、及び、この各
々の画素に印加される映像信号の波形を示す模式図であ
る。
FIG. 39 is a plan view showing a pixel portion for 4 × 4 dots of a display device according to a seventeenth embodiment of the present invention, and a schematic diagram showing a waveform of a video signal applied to each pixel. .

【図40】 本発明の第17の実施形態に係る表示装置
の画素部の光透過率特性を示す図である。
FIG. 40 is a view showing light transmittance characteristics of a pixel portion of a display device according to a seventeenth embodiment of the present invention.

【図41】 本発明の第18の実施形態に係る表示装置
を示す平面図である。
FIG. 41 is a plan view showing a display device according to an eighteenth embodiment of the present invention.

【図42】 本発明の第18の実施形態に係る他の表示
装置を示す平面図である。
FIG. 42 is a plan view showing another display device according to the eighteenth embodiment of the present invention.

【図43】 本発明の他の実施形態に係る表示装置の作
動状態を説明するための図である。
FIG. 43 is a view illustrating an operation state of a display device according to another embodiment of the present invention.

【図44】 フリッカの第1の発生要因を説明するため
の図である。
FIG. 44 is a diagram for describing a first cause of flicker.

【図45】 フリッカの第2の発生要因を説明するため
の図である。
FIG. 45 is a diagram illustrating a second cause of flicker.

【図46】 フリッカの第2の発生要因を説明するため
の図である。
FIG. 46 is a diagram for explaining a second cause of flicker.

【図47】 従来の表示装置を示す平面図である。FIG. 47 is a plan view showing a conventional display device.

【符号の説明】[Explanation of symbols]

1 画素電極 1a 第1の画素電極 1b 第2の画素電極 2 対向電極 2a 第1の対向電極 2b 第2の対向電極 3 共通配線 4 ゲート配線 5,42,43 TFT 7 ソース配線 8 半導体層 9 アレイ基板 10,10b,10c,10d,10e 蓄積容量電極 11a,11b,11c 絶縁層 13,14,69 コンタクトホール 61 中間電極 62 抵抗体 72a,72b 結合容量 SD1,SD2,SD3,SD4 サブドット D1,D2 ドット DESCRIPTION OF SYMBOLS 1 Pixel electrode 1a 1st pixel electrode 1b 2nd pixel electrode 2 Counter electrode 2a 1st counter electrode 2b 2nd counter electrode 3 Common wiring 4 Gate wiring 5, 42, 43 TFT 7 Source wiring 8 Semiconductor layer 9 Array Substrate 10, 10b, 10c, 10d, 10e Storage capacitance electrode 11a, 11b, 11c Insulating layer 13, 14, 69 Contact hole 61 Intermediate electrode 62 Resistor 72a, 72b Coupling capacitance SD1, SD2, SD3, SD4 Subdot D1, D2 Dot

【手続補正書】[Procedure amendment]

【提出日】平成14年4月5日(2002.4.5)[Submission date] April 5, 2002 (2002.4.5)

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Correction target item name] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【特許請求の範囲】[Claims]

【手続補正2】[Procedure amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0037[Correction target item name] 0037

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0037】また、本発明の前記目的は、アレイ基板
と、前記アレイ基板に対向する対向基板と、前記アレイ
基板と前記対向基板との間に挟持された電気光学物質と
を備え、 前記アレイ基板は、互いに交差している複数
本のゲート配線及び複数本のソース配線と、隣接する2
本の前記ゲート配線及び隣接する2本の前記ソース配線
により画定された各領域内に配置された画素電極と、前
記ゲート配線から入力された信号電圧に基づいて前記ソ
ース配線から前記画素電極へ印加される電圧をスイッチ
ングするスイッチング素子と、隣接する2本の前記ゲー
ト配線の間に形成された共通配線と、前記共通配線に電
気的に接続され、電圧が印加された前記画素電極との間
に前記電気光学物質を駆動する電界が生じる対向電極と
を備え、隣接する2本の前記ゲート配線及び隣接する2
本の前記ソース配線によりそれぞれ画定された隣接する
2つの領域のうち、一方の領域内に存在する画素電極の
透過率が前記一方の領域内に存在する対向電極の透過率
よりも高く、他方の領域内に存在する画素電極の透過率
が前記他方の領域内に存在する対向電極の透過率よりも
低い、表示装置の駆動方法であって、前記画素電極に印
加する電圧を、隣接する所定の領域毎に反転させること
を特徴とする表示装置の駆動方法により達成される。
Further, the object of the present invention is to provide an array substrate, an opposing substrate opposing the array substrate, and an electro-optical material sandwiched between the array substrate and the opposing substrate. Means that a plurality of gate wirings and a plurality of source wirings crossing each other
A pixel electrode disposed in each region defined by two gate lines and two adjacent source lines, and a voltage applied from the source line to the pixel electrode based on a signal voltage input from the gate line. Between a switching element that switches a voltage to be applied, a common line formed between two adjacent gate lines, and the pixel electrode electrically connected to the common line and to which a voltage is applied. wherein a facing electric field for driving the electro-optical material occurs electrodes and two said gate lines and adjacent to two adjacent
Adjacent to each other defined by said source lines
Of the two regions, the pixel electrode in one region
The transmittance is the transmittance of the counter electrode existing in the one region.
Higher than the transmittance of the pixel electrode in the other area
Is smaller than the transmittance of the counter electrode existing in the other region.
A low method for driving a display device, which is characterized by inverting a voltage applied to the pixel electrode for each adjacent predetermined region, is achieved by a method for driving a display device.

【手続補正3】[Procedure amendment 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0041[Correction target item name] 0041

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0041】また、本発明の前記目的は、アレイ基板
と、前記アレイ基板に対向する対向基板と、前記アレイ
基板と前記対向基板との間に挟持された電気光学物質と
を備え、 前記アレイ基板は、互いに交差している複数
本のゲート配線及び複数本のソース配線と、隣接する2
本の前記ゲート配線及び隣接する2本の前記ソース配線
により画定された各領域内に配置された画素電極と、前
記ゲート配線から入力された信号電圧に基づいて前記ソ
ース配線から前記画素電極へ印加される電圧をスイッチ
ングするスイッチング素子と、隣接する2本の前記ゲー
ト配線の間に形成された共通配線と、前記共通配線に電
気的に接続され、電圧が印加された前記画素電極との間
に前記電気光学物質を駆動する電界が生じる対向電極と
を備え、前記画素電極と前記対向電極とが透過率の異な
る材質によって形成された表示装置の駆動方法であっ
て、前記画素電極に印加する電圧に、一定の輝度補正電
圧を加えることを特徴とする表示装置の駆動方法により
達成される。
Further, the object of the present invention is to provide an array substrate, an opposing substrate facing the array substrate, and an electro-optical material sandwiched between the array substrate and the opposing substrate. Means that a plurality of gate wirings and a plurality of source wirings crossing each other
A pixel electrode disposed in each region defined by two gate lines and two adjacent source lines, and a voltage applied from the source line to the pixel electrode based on a signal voltage input from the gate line. Between a switching element that switches a voltage to be applied, a common line formed between two adjacent gate lines, and the pixel electrode electrically connected to the common line and to which a voltage is applied. A method of driving a display device, comprising: a counter electrode for generating an electric field for driving the electro-optical material, wherein the pixel electrode and the counter electrode are formed of materials having different transmittances, wherein a voltage applied to the pixel electrode A certain brightness correction power
This is achieved by a method for driving a display device, which comprises applying pressure .

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09G 3/20 611 G09G 3/20 611E 621 621B 3/36 3/36 (72)発明者 木村 雅典 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 滝本 昭雄 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 2H092 JA24 JA46 KA05 NA01 NA07 NA29 PA06 PA08 QA07 2H093 NA32 NA33 NA34 NC34 ND10 ND22 ND53 NF04 5C006 AC27 AF42 AF43 AF44 BB16 BC03 BC06 BC11 BC20 FA23 GA03 5C080 AA10 BB05 DD06 DD29 EE28 FF11 JJ05 JJ06 5C094 AA03 BA03 BA43 CA19 CA24 DA14 DA15 DB01 DB04 EA04 EA07 EB02 ED15 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) G09G 3/20 611 G09G 3/20 611E 621 621 621B 3/36 3/36 (72) Inventor Masanori Kimura Osaka Prefecture 1006, Kadoma, Kadoma Matsushita Electric Industrial Co., Ltd. NA33 NA34 NC34 ND10 ND22 ND53 NF04 5C006 AC27 AF42 AF43 AF44 BB16 BC03 BC06 BC11 BC20 FA23 GA03 5C080 AA10 BB05 DD06 DD29 EE28 FF11 JJ05 JJ06 5C094 AA03 BA03 BA43 CA19 CA24 DA14 DA15 DB01 DB04 EA04 EA04 EA04 EA04 EA07

Claims (39)

【特許請求の範囲】[Claims] 【請求項1】 アレイ基板と、前記アレイ基板に対向す
る対向基板と、前記アレイ基板と前記対向基板との間に
挟持された電気光学物質とを備え、 前記アレイ基板は、互いに交差している複数本のゲート
配線及び複数本のソース配線と、隣接する2本の前記ゲ
ート配線及び隣接する2本の前記ソース配線により画定
された各領域内に配置された画素電極と、前記ゲート配
線から入力された信号電圧に基づいて前記ソース配線か
ら前記画素電極へ印加される電圧をスイッチングするス
イッチング素子と、隣接する2本の前記ゲート配線の間
に形成された共通配線と、前記共通配線に電気的に接続
され、電圧が印加された前記画素電極との間に前記電気
光学物質を駆動する電界が生じる対向電極とを備え、 前記画素電極は、第1の画素電極及び第2の画素電極を
含み、前記対向電極は、第1の対向電極及び第2の対向
電極を含んでおり、 前記第1の画素電極と該第1の画素電極よりも光透過率
が低い前記第1の対向電極との間で電界が生じる第1の
領域と、前記第2の画素電極と該第2の画素電極よりも
光透過率が高い前記第2の対向電極との間で電界が生じ
る第2の領域とが形成されていることを特徴とする表示
装置。
An array substrate, an opposing substrate facing the array substrate, and an electro-optical material sandwiched between the array substrate and the opposing substrate, wherein the array substrates intersect each other. A plurality of gate lines and a plurality of source lines, a pixel electrode disposed in each region defined by two adjacent gate lines and two adjacent source lines, and an input from the gate line. A switching element for switching a voltage applied from the source wiring to the pixel electrode based on the signal voltage, a common wiring formed between two adjacent gate wirings, and an electrical connection to the common wiring. And a counter electrode that generates an electric field that drives the electro-optical material between the pixel electrode and a pixel electrode to which a voltage is applied. The pixel electrode includes a first pixel electrode and a second pixel electrode. And the counter electrode includes a first counter electrode and a second counter electrode, and the first pixel electrode and the first pixel electrode having a light transmittance lower than that of the first pixel electrode. An electric field is generated between a first region where an electric field is generated between the second pixel electrode and the second pixel electrode, and an electric field is generated between the second pixel electrode and the second counter electrode having a higher light transmittance than the second pixel electrode. A display device, wherein two regions are formed.
【請求項2】 前記第1の領域と前記第2の領域とが隣
接していることを特徴とする請求項1に記載の表示装
置。
2. The display device according to claim 1, wherein the first area and the second area are adjacent to each other.
【請求項3】 前記第1の画素電極及び前記第2の画素
電極は、同一の前記ゲート配線から入力された信号電圧
に基づいて、同一の前記ソース配線から電圧が印加され
ることを特徴とする請求項1に記載の表示装置。
3. A voltage is applied to the first pixel electrode and the second pixel electrode from the same source line based on a signal voltage input from the same gate line. The display device according to claim 1.
【請求項4】 前記第1の領域及び前記第2の領域は、
同一のドット内に存在することを特徴とする請求項3に
記載の表示装置。
4. The first area and the second area,
The display device according to claim 3, wherein the display device exists in the same dot.
【請求項5】 前記第1の領域と前記第2の領域との境
界は、前記共通配線上に位置しており、前記第1の画素
電極と前記第2の画素電極、及び、前記第1の対向電極
と前記第2の対向電極は、介在する絶縁層に形成された
コンタクトホールを介してそれぞれ接続されていること
を特徴とする請求項4に記載の表示装置。
5. A boundary between the first region and the second region is located on the common wiring, and the first pixel electrode, the second pixel electrode, and the first 5. The display device according to claim 4, wherein the counter electrode and the second counter electrode are connected to each other via a contact hole formed in an intervening insulating layer. 6.
【請求項6】 前記第1の領域と前記第2の領域との間
に前記ソース配線が配置されており、前記スイッチング
素子は、前記第1の画素電極及び第2の画素電極のそれ
ぞれに対応して設けられていることを特徴とする請求項
4に記載の表示装置。
6. The source line is disposed between the first region and the second region, and the switching element corresponds to each of the first pixel electrode and the second pixel electrode. The display device according to claim 4, wherein the display device is provided.
【請求項7】 前記第1の領域及び前記第2の領域は、
それぞれ複数形成され、前記ゲート配線に沿ってそれぞ
れ2つずつ交互に連続するように配置されており、2つ
の連続する前記第1の領域又は前記第2の領域の境界
が、前記画素電極上又は対向電極上に存在することを特
徴とする請求項4に記載の表示装置。
7. The first area and the second area,
A plurality of each are formed and arranged so as to be alternately continuous two by two along the gate wiring, and a boundary between two continuous first regions or second regions is formed on the pixel electrode or The display device according to claim 4, wherein the display device is provided on the counter electrode.
【請求項8】 前記第1の領域及び前記第2の領域は、
それぞれ複数形成されており、前記第1の画素電極及び
前記第2の画素電極に印加される所定の電圧極性に応じ
て、フリッカ極性が前記ゲート配線及び前記ソース配線
の双方に沿って周期的に変化するように配置されている
ことを特徴とする請求項1に記載の表示装置。
8. The first area and the second area,
A plurality of flicker polarities are periodically formed along both the gate wiring and the source wiring according to a predetermined voltage polarity applied to the first pixel electrode and the second pixel electrode. The display device according to claim 1, wherein the display device is arranged to change.
【請求項9】 前記フリッカ極性の反転は、前記ゲート
配線及び前記ソース配線の双方に沿って、1ドット毎に
行われることを特徴とする請求項8に記載の表示装置。
9. The display device according to claim 8, wherein the inversion of the flicker polarity is performed for each dot along both the gate wiring and the source wiring.
【請求項10】 前記フリッカ極性の反転は、前記ゲー
ト配線及び前記ソース配線の双方に沿って、複数のドッ
ト毎に行われることを特徴とする請求項8に記載の表示
装置。
10. The display device according to claim 8, wherein the inversion of the flicker polarity is performed for each of a plurality of dots along both the gate wiring and the source wiring.
【請求項11】 前記第1の領域及び前記第2の領域
は、1つのドットにそれぞれ対応していることを特徴と
する請求項1に記載の表示装置。
11. The display device according to claim 1, wherein the first area and the second area respectively correspond to one dot.
【請求項12】 前記第1の領域及び前記第2の領域
は、赤、緑、青の3つのドットから構成された画素にそ
れぞれ対応していることを特徴とする請求項1に記載の
表示装置。
12. The display according to claim 1, wherein the first area and the second area respectively correspond to pixels composed of three dots of red, green, and blue. apparatus.
【請求項13】 前記第1の画素電極及び前記第2の画
素電極に電気的に接続された蓄積容量電極を、前記第1
の領域及び前記第2の領域のそれぞれに備え、前記2つ
の蓄積容量電極は、前記共通配線上又は前記ゲート配線
上に絶縁層を介して配置されることによりそれぞれ蓄積
容量部を形成しており、前記2つの蓄積容量部の容量値
が実質的に等しいことを特徴とする請求項1に記載の表
示装置。
13. A storage capacitor electrode electrically connected to the first pixel electrode and the second pixel electrode, wherein the storage capacitor electrode is electrically connected to the first pixel electrode and the second pixel electrode.
And the second storage region, the two storage capacitor electrodes are formed on the common wiring or the gate wiring via an insulating layer to form storage capacitor portions, respectively. 2. The display device according to claim 1, wherein the capacitance values of the two storage capacitors are substantially equal.
【請求項14】 前記2つの蓄積容量電極は、同一の材
料により形成されており、表面の面積が実質的に等しい
ことを特徴とする請求項13に記載の表示装置。
14. The display device according to claim 13, wherein the two storage capacitor electrodes are formed of the same material, and have substantially equal surface areas.
【請求項15】 前記第1の画素電極及び前記第2の対
向電極が、光透過性材料からなり、前記第1の対向電極
及び前記第2の画素電極が、遮光性材料からなることを
特徴とする請求項1に記載の表示装置。
15. The method according to claim 15, wherein the first pixel electrode and the second counter electrode are made of a light transmitting material, and the first counter electrode and the second pixel electrode are made of a light shielding material. The display device according to claim 1.
【請求項16】 前記第1の領域の開口部において前記
第1の画素電極が占める面積と、前記第2の領域の開口
部において前記第2の対向電極が占める面積とが、実質
的に等しいことを特徴とする請求項1に記載の表示装
置。
16. The area occupied by the first pixel electrode in the opening of the first region is substantially equal to the area occupied by the second counter electrode in the opening of the second region. The display device according to claim 1, wherein:
【請求項17】 前記第1の画素電極と前記第2の対向
電極とが、実質的に等しい透過率を有することを特徴と
する請求項16に記載の表示装置。
17. The display device according to claim 16, wherein the first pixel electrode and the second counter electrode have substantially the same transmittance.
【請求項18】 前記対向基板には、前記アレイ基板の
一部を遮光する遮光層が形成されており、前記第1の画
素電極又は前記第2の対向電極の一部が前記遮光層によ
り覆われていることを特徴とする請求項16に記載の表
示装置。
18. A light shielding layer for shielding a part of the array substrate from light on the counter substrate, and a part of the first pixel electrode or the second counter electrode is covered by the light shielding layer. 17. The display device according to claim 16, wherein the display device is provided.
【請求項19】 前記第1の領域及び前記第2の領域に
は、同一極性の駆動電圧が印加されることを特徴とする
請求項1に記載の表示装置。
19. The display device according to claim 1, wherein drive voltages having the same polarity are applied to the first region and the second region.
【請求項20】 前記第1の領域と前記第2の領域は、
前記画素電極が前記対向電極に対して正電位になる場合
と負電位になる場合との輝度差の絶対値が実質的に等し
いことを特徴とする請求項1に記載の表示装置。
20. The first region and the second region,
2. The display device according to claim 1, wherein an absolute value of a luminance difference between a case where the pixel electrode has a positive potential and a case where the pixel electrode has a negative potential is substantially equal. 3.
【請求項21】 アレイ基板と、前記アレイ基板に対向
する対向基板と、前記アレイ基板と前記対向基板との間
に挟持された電気光学物質とを備え、 前記アレイ基板は、互いに交差している複数本のゲート
配線及び複数本のソース配線と、隣接する2本の前記ゲ
ート配線及び隣接する2本の前記ソース配線により画定
された各領域内に配置された画素電極と、前記ゲート配
線から入力された信号電圧に基づいて前記ソース配線か
ら前記画素電極へ印加される電圧をスイッチングするス
イッチング素子と、隣接する2本の前記ゲート配線の間
に形成された共通配線と、前記共通配線に電気的に接続
され、電圧が印加された前記画素電極との間に前記電気
光学物質を駆動する電界が生じる対向電極と、前記画素
電極と前記対向電極との間に配置された中間電極とを備
え、 前記中間電極は、前記画素電極及び前記対向電極のいず
れよりも透過率が高いか又は低いことを特徴とする表示
装置。
21. An array substrate, comprising a counter substrate facing the array substrate, and an electro-optical material sandwiched between the array substrate and the counter substrate, wherein the array substrates cross each other. A plurality of gate lines and a plurality of source lines, a pixel electrode disposed in each region defined by two adjacent gate lines and two adjacent source lines, and an input from the gate line. A switching element for switching a voltage applied from the source wiring to the pixel electrode based on the signal voltage, a common wiring formed between two adjacent gate wirings, and an electrical connection to the common wiring. And a counter electrode that generates an electric field that drives the electro-optical material between the pixel electrode and the voltage-applied pixel electrode, and is disposed between the pixel electrode and the counter electrode. And a middle electrode, the intermediate electrode, a display device, wherein one is higher or lower transmittance than the pixel electrode and the counter electrode.
【請求項22】 前記画素電極及び前記対向電極は同一
の材料により形成され、前記画素電極と前記中間電極と
の間、及び、前記中間電極と前記対向電極との間が、実
質的に同じ距離であることを特徴とする請求項21に記
載の表示装置。
22. The pixel electrode and the counter electrode are formed of the same material, and the distance between the pixel electrode and the intermediate electrode and the distance between the intermediate electrode and the counter electrode are substantially the same. The display device according to claim 21, wherein:
【請求項23】 前記中間電極は、前記画素電極及び前
記対向電極と抵抗接続されることを特徴とする請求項2
1に記載の表示装置。
23. The device according to claim 2, wherein the intermediate electrode is connected to the pixel electrode and the counter electrode by resistance.
2. The display device according to 1.
【請求項24】 前記中間電極は、前記画素電極及び前
記対向電極と容量結合されることを特徴とする請求項2
1に記載の表示装置。
24. The device according to claim 2, wherein the intermediate electrode is capacitively coupled to the pixel electrode and the counter electrode.
2. The display device according to 1.
【請求項25】 前記中間電極の電位は、電圧が印加さ
れた前記画素電極の電位と、基準電位となる前記対向電
極の電位との中間の電位になることを特徴とする請求項
21に記載の表示装置。
25. The potential according to claim 21, wherein the potential of the intermediate electrode is a potential intermediate between the potential of the pixel electrode to which a voltage is applied and the potential of the counter electrode serving as a reference potential. Display device.
【請求項26】 前記電気光学物質は液晶であることを
特徴とする請求項1から25のいずれかに記載の表示装
置。
26. The display device according to claim 1, wherein the electro-optical material is a liquid crystal.
【請求項27】 前記画素電極には、交流電圧が印加さ
れることを特徴とする請求項26に記載の表示装置。
27. The display device according to claim 26, wherein an AC voltage is applied to the pixel electrode.
【請求項28】 アレイ基板と、前記アレイ基板に対向
する対向基板と、前記アレイ基板と前記対向基板との間
に挟持された電気光学物質とを備え、 前記アレイ基板は、互いに交差している複数本のゲート
配線及び複数本のソース配線と、隣接する2本の前記ゲ
ート配線及び隣接する2本の前記ソース配線により画定
された各領域内に配置された画素電極と、前記ゲート配
線から入力された信号電圧に基づいて前記ソース配線か
ら前記画素電極へ印加される電圧をスイッチングするス
イッチング素子と、隣接する2本の前記ゲート配線の間
に形成された共通配線と、前記共通配線に電気的に接続
され、電圧が印加された前記画素電極との間に前記電気
光学物質を駆動する電界が生じる対向電極とを備え、 前記画素電極と前記対向電極とが透過率の異なる材質に
よって形成された表示装置の駆動方法であって、 前記画素電極に印加する電圧を、隣接する所定の領域毎
に反転させることを特徴とする表示装置の駆動方法。
28. An array substrate, a counter substrate facing the array substrate, and an electro-optical material sandwiched between the array substrate and the counter substrate, wherein the array substrates cross each other. A plurality of gate lines and a plurality of source lines, a pixel electrode disposed in each region defined by two adjacent gate lines and two adjacent source lines, and an input from the gate line. A switching element for switching a voltage applied from the source wiring to the pixel electrode based on the signal voltage, a common wiring formed between two adjacent gate wirings, and an electrical connection to the common wiring. And a counter electrode for generating an electric field for driving the electro-optical material between the pixel electrode and the pixel electrode to which a voltage is applied, wherein the pixel electrode and the counter electrode are transmitted. A different method of driving a display device formed by a material, a voltage applied to the pixel electrode, the driving method of a display device, characterized in that to invert for each predetermined region adjacent.
【請求項29】 前記所定の領域は、前記ゲート配線及
び前記ソース配線に沿って2方向に隣接していることを
特徴とする請求項28に記載の表示装置の駆動方法。
29. The method according to claim 28, wherein the predetermined region is adjacent to the gate wiring and the source wiring in two directions.
【請求項30】 前記所定の領域は、1つのドットに対
応していることを特徴とする請求項28に記載の表示装
置の駆動方法。
30. The method according to claim 28, wherein the predetermined area corresponds to one dot.
【請求項31】 前記所定の領域は、前記ゲート配線又
は前記ソース配線のいずれかに沿って隣接する2つのド
ットに対応していることを特徴とする請求項28に記載
の表示装置の駆動方法。
31. The method according to claim 28, wherein the predetermined area corresponds to two adjacent dots along either the gate line or the source line. .
【請求項32】 前記所定の領域は、赤、緑、青の3つ
のドットから構成された1つの画素に対応していること
を特徴とする請求項28に記載の表示装置の駆動方法。
32. The method according to claim 28, wherein the predetermined area corresponds to one pixel including three dots of red, green, and blue.
【請求項33】 前記所定の領域は、赤、緑、青の3つ
のドットから構成された1つの画素が前記ゲート配線又
は前記ソース配線のいずれかに沿って隣接した2つの画
素に対応していることを特徴とする請求項28に記載の
表示装置の駆動方法。
33. The predetermined area is such that one pixel composed of three dots of red, green, and blue corresponds to two pixels adjacent to each other along either the gate line or the source line. The method for driving a display device according to claim 28, wherein:
【請求項34】 アレイ基板と、前記アレイ基板に対向
する対向基板と、前記アレイ基板と前記対向基板との間
に挟持された電気光学物質とを備え、 前記アレイ基板は、互いに交差している複数本のゲート
配線及び複数本のソース配線と、隣接する2本の前記ゲ
ート配線及び隣接する2本の前記ソース配線により画定
された各領域内に配置された画素電極と、前記ゲート配
線から入力された信号電圧に基づいて前記ソース配線か
ら前記画素電極へ印加される電圧をスイッチングするス
イッチング素子と、隣接する2本の前記ゲート配線の間
に形成された共通配線と、前記共通配線に電気的に接続
され、電圧が印加された前記画素電極との間に前記電気
光学物質を駆動する電界が生じる対向電極とを備え、 前記画素電極と前記対向電極とが透過率の異なる材質に
よって形成された表示装置の駆動方法であって、 前記画素電極に印加する電圧の極性を反転させる際に、
一定の輝度補正電圧を増減させることを特徴とする表示
装置の駆動方法。
34. An array substrate, comprising a counter substrate facing the array substrate, and an electro-optical material sandwiched between the array substrate and the counter substrate, wherein the array substrates cross each other. A plurality of gate lines and a plurality of source lines, a pixel electrode disposed in each region defined by two adjacent gate lines and two adjacent source lines, and an input from the gate line. A switching element for switching a voltage applied from the source wiring to the pixel electrode based on the signal voltage, a common wiring formed between two adjacent gate wirings, and an electrical connection to the common wiring. And a counter electrode for generating an electric field for driving the electro-optical material between the pixel electrode and the pixel electrode to which a voltage is applied, wherein the pixel electrode and the counter electrode are transmitted. Different method of driving a display device formed by the material, when reversing the polarity of the voltage applied to the pixel electrode of,
A method for driving a display device, comprising: increasing or decreasing a constant luminance correction voltage.
【請求項35】 アレイ基板と、前記アレイ基板に対向
する対向基板と、前記アレイ基板と前記対向基板との間
に挟持された電気光学物質とを備え、 前記アレイ基板は、互いに交差している複数本のゲート
配線及び複数本のソース配線と、隣接する2本の前記ゲ
ート配線及び隣接する2本の前記ソース配線により画定
された各領域内に配置された画素電極と、前記ゲート配
線から入力された信号電圧に基づいて前記ソース配線か
ら前記画素電極へ印加される電圧をスイッチングするス
イッチング素子と、隣接する2本の前記ゲート配線の間
に形成された共通配線と、前記共通配線に電気的に接続
され、電圧が印加された前記画素電極との間に前記電気
光学物質を駆動する電界が生じる対向電極とを備え、 前記画素電極及び前記対向電極は、いずれも透明導電体
により形成されており、前記領域内の光透過範囲に占め
る前記画素電極及び前記対向電極の合計面積が互いに相
違する表示装置の駆動方法であって、 前記画素電極に印加する電圧の極性を反転させる際に、
一定の輝度補正電圧を増減させることを特徴とする表示
装置の駆動方法。
35. An array substrate, a counter substrate facing the array substrate, and an electro-optic material sandwiched between the array substrate and the counter substrate, wherein the array substrates cross each other. A plurality of gate lines and a plurality of source lines, a pixel electrode disposed in each region defined by two adjacent gate lines and two adjacent source lines, and an input from the gate line. A switching element for switching a voltage applied from the source wiring to the pixel electrode based on the signal voltage, a common wiring formed between two adjacent gate wirings, and an electrical connection to the common wiring. And a counter electrode that generates an electric field for driving the electro-optical material between the pixel electrode and the pixel electrode to which a voltage is applied. A driving method for a display device, which is also formed of a transparent conductor, wherein a total area of the pixel electrode and the counter electrode occupying a light transmission range in the region is different from each other, and a voltage applied to the pixel electrode When reversing the polarity of
A method for driving a display device, comprising: increasing or decreasing a constant luminance correction voltage.
【請求項36】 アレイ基板と、前記アレイ基板に対向
する対向基板と、前記アレイ基板と前記対向基板との間
に挟持された電気光学物質とを備え、 前記アレイ基板は、互いに交差している複数本のゲート
配線及び複数本のソース配線と、隣接する2本の前記ゲ
ート配線及び隣接する2本の前記ソース配線により画定
された各領域内に配置された画素電極と、前記ゲート配
線から入力された信号電圧に基づいて前記ソース配線か
ら前記画素電極へ印加される電圧をスイッチングするス
イッチング素子と、隣接する2本の前記ゲート配線の間
に形成された共通配線と、前記共通配線に電気的に接続
され、電圧が印加された前記画素電極との間に前記電気
光学物質を駆動する電界が生じる対向電極とを備え、 前記画素電極は、第1の画素電極及び第2の画素電極を
含み、前記対向電極は、第1の対向電極及び第2の対向
電極を含んでおり、 前記第1の画素電極と該第1の画素電極よりも光透過率
が低い前記第1の対向電極との間で電界が生じる第1の
領域と、前記第2の画素電極と該第2の画素電極よりも
光透過率が高い前記第2の対向電極との間で電界が生じ
る第2の領域とがそれぞれ複数形成されている表示装置
の駆動方法であって、 フリッカ極性が前記ゲート配線及び前記ソース配線の双
方に沿って周期的に変化するように、前記第1の領域及
び前記第2の領域の配列パターンに基づいて、前記第1
の画素電極及び前記第2の画素電極に印加される電圧の
所定の極性反転を行うことを特徴とする表示装置の駆動
方法。
36. An array substrate, a counter substrate facing the array substrate, and an electro-optical material sandwiched between the array substrate and the counter substrate, wherein the array substrates cross each other. A plurality of gate lines and a plurality of source lines, a pixel electrode disposed in each region defined by two adjacent gate lines and two adjacent source lines, and an input from the gate line. A switching element for switching a voltage applied from the source wiring to the pixel electrode based on the signal voltage, a common wiring formed between two adjacent gate wirings, and an electrical connection to the common wiring. And a counter electrode that generates an electric field that drives the electro-optical material between the pixel electrode and a pixel electrode to which a voltage is applied, wherein the pixel electrode has a first pixel electrode and Two pixel electrodes, wherein the counter electrode includes a first counter electrode and a second counter electrode, and the first pixel electrode and the first pixel electrode having a light transmittance lower than that of the first pixel electrode. An electric field is generated between a first region where an electric field is generated between the first counter electrode and the second pixel electrode and the second counter electrode having a light transmittance higher than that of the second pixel electrode. A method of driving a display device, wherein a plurality of second regions are respectively formed, wherein the first region and the first region are arranged so that flicker polarity periodically changes along both the gate line and the source line. Based on the arrangement pattern of the second area, the first
A predetermined polarity inversion of a voltage applied to the pixel electrode and the second pixel electrode.
【請求項37】 前記フリッカ極性の反転は、前記ゲー
ト配線及び前記ソース配線の双方に沿って、1ドット毎
に行われることを特徴とする請求項36に記載の表示装
置の駆動方法。
37. The method according to claim 36, wherein the inversion of the flicker polarity is performed for each dot along both the gate wiring and the source wiring.
【請求項38】 前記フリッカ極性の反転は、前記ゲー
ト配線及び前記ソース配線の一方又は双方に沿って、複
数のドット毎に行われることを特徴とする請求項36に
記載の表示装置の駆動方法。
38. The method according to claim 36, wherein the inversion of the flicker polarity is performed for each of a plurality of dots along one or both of the gate wiring and the source wiring. .
【請求項39】 前記画素電極に印加する電圧の駆動周
波数を、60Hz以上としたことを特徴とする請求項2
8から38のいずれかに記載の表示装置の駆動方法。
39. A driving frequency of a voltage applied to the pixel electrode is set to 60 Hz or more.
39. The method for driving a display device according to any one of items 8 to 38.
JP2001308792A 2000-10-04 2001-10-04 Display device and driving method thereof Expired - Lifetime JP3668844B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001308792A JP3668844B2 (en) 2000-10-04 2001-10-04 Display device and driving method thereof

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2000304557 2000-10-04
JP2000-304557 2000-10-04
JP2000313155 2000-10-13
JP2000-313155 2000-10-13
JP2001308792A JP3668844B2 (en) 2000-10-04 2001-10-04 Display device and driving method thereof

Publications (2)

Publication Number Publication Date
JP2002202736A true JP2002202736A (en) 2002-07-19
JP3668844B2 JP3668844B2 (en) 2005-07-06

Family

ID=27344856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001308792A Expired - Lifetime JP3668844B2 (en) 2000-10-04 2001-10-04 Display device and driving method thereof

Country Status (1)

Country Link
JP (1) JP3668844B2 (en)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005165285A (en) * 2003-10-29 2005-06-23 Lg Phillips Lcd Co Ltd In-plane switching mode liquid crystal display device and its fabrication method
JP2005292831A (en) * 2004-03-31 2005-10-20 Samsung Electronics Co Ltd Liquid crystal display
JP2007047797A (en) * 2005-08-09 2007-02-22 Samsung Electronics Co Ltd Thin film transistor display panel
JP2007264080A (en) * 2006-03-27 2007-10-11 Epson Imaging Devices Corp Liquid crystal display device
US7567325B2 (en) 2003-11-18 2009-07-28 Hitachi Displays, Ltd. Liquid crystal display device having particular pixel region
JP2010282037A (en) * 2009-06-05 2010-12-16 Hitachi Displays Ltd Liquid crystal display device
KR20110045776A (en) * 2009-10-27 2011-05-04 삼성전자주식회사 Liquid crystal display and method of manufacturing the same
JP2011164471A (en) * 2010-02-12 2011-08-25 Sony Corp Liquid crystal display device and electronic apparatus
JP2013020189A (en) * 2011-07-13 2013-01-31 Japan Display Central Co Ltd Liquid crystal display device
JP2014041268A (en) * 2012-08-23 2014-03-06 Japan Display Inc Liquid crystal display device
JP2014211463A (en) * 2013-04-17 2014-11-13 三菱電機株式会社 Liquid crystal display device and drive method thereof
JPWO2013168545A1 (en) * 2012-05-10 2016-01-07 シャープ株式会社 Liquid crystal driving method and liquid crystal display device
JP2016148870A (en) * 2016-05-02 2016-08-18 スタンレー電気株式会社 Liquid crystal display device
JP2017219705A (en) * 2016-06-08 2017-12-14 三菱電機株式会社 Liquid crystal display
JP2018136539A (en) * 2017-02-21 2018-08-30 株式会社半導体エネルギー研究所 Display panel, display device, input/output device, and information processing device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI447495B (en) 2010-02-12 2014-08-01 Japan Display West Inc Liquid crystal display with a reduced flexoelectric effect

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7403253B2 (en) 2003-10-29 2008-07-22 Lg Display Co., Ltd. Plane switching mode liquid crystal display device having storage lines overlapping gate line and common line, and fabrication method thereof
JP2005165285A (en) * 2003-10-29 2005-06-23 Lg Phillips Lcd Co Ltd In-plane switching mode liquid crystal display device and its fabrication method
US7567325B2 (en) 2003-11-18 2009-07-28 Hitachi Displays, Ltd. Liquid crystal display device having particular pixel region
JP2005292831A (en) * 2004-03-31 2005-10-20 Samsung Electronics Co Ltd Liquid crystal display
JP2007047797A (en) * 2005-08-09 2007-02-22 Samsung Electronics Co Ltd Thin film transistor display panel
JP2007264080A (en) * 2006-03-27 2007-10-11 Epson Imaging Devices Corp Liquid crystal display device
JP2010282037A (en) * 2009-06-05 2010-12-16 Hitachi Displays Ltd Liquid crystal display device
KR20110045776A (en) * 2009-10-27 2011-05-04 삼성전자주식회사 Liquid crystal display and method of manufacturing the same
KR101681642B1 (en) * 2009-10-27 2016-12-02 삼성디스플레이 주식회사 Liquid crystal display and method of manufacturing the same
JP2011164471A (en) * 2010-02-12 2011-08-25 Sony Corp Liquid crystal display device and electronic apparatus
JP2013020189A (en) * 2011-07-13 2013-01-31 Japan Display Central Co Ltd Liquid crystal display device
JPWO2013168545A1 (en) * 2012-05-10 2016-01-07 シャープ株式会社 Liquid crystal driving method and liquid crystal display device
JP2014041268A (en) * 2012-08-23 2014-03-06 Japan Display Inc Liquid crystal display device
JP2014211463A (en) * 2013-04-17 2014-11-13 三菱電機株式会社 Liquid crystal display device and drive method thereof
JP2016148870A (en) * 2016-05-02 2016-08-18 スタンレー電気株式会社 Liquid crystal display device
JP2017219705A (en) * 2016-06-08 2017-12-14 三菱電機株式会社 Liquid crystal display
JP2018136539A (en) * 2017-02-21 2018-08-30 株式会社半導体エネルギー研究所 Display panel, display device, input/output device, and information processing device
US11353754B2 (en) 2017-02-21 2022-06-07 Semiconductor Energy Laboratory Co., Ltd. Display panel, display device, input/output device, and data processing device
JP7138444B2 (en) 2017-02-21 2022-09-16 株式会社半導体エネルギー研究所 display panel
JP2022174174A (en) * 2017-02-21 2022-11-22 株式会社半導体エネルギー研究所 display panel
JP7249458B2 (en) 2017-02-21 2023-03-30 株式会社半導体エネルギー研究所 display panel
US11640086B2 (en) 2017-02-21 2023-05-02 Semiconductor Energy Laboratory Co., Ltd. Display panel, display device, input/output device, and data processing device

Also Published As

Publication number Publication date
JP3668844B2 (en) 2005-07-06

Similar Documents

Publication Publication Date Title
EP1335240B1 (en) Display and its driving method
US8159429B2 (en) Liquid crystal display and method thereof
US7710388B2 (en) Display device having pixels including a plurality of sub-pixels
KR100498255B1 (en) Liquid crystal display and manufacturing method of same
US8111366B2 (en) Liquid crystal display and method of driving the same
JP4990564B2 (en) Liquid crystal display
JP4663622B2 (en) Liquid crystal display device
US8184220B2 (en) Liquid crystal display, thin film transistor substrate and method thereof
US20070002193A1 (en) LCD device
JP3668844B2 (en) Display device and driving method thereof
WO2010137230A1 (en) Active matrix substrate, liquid crystal panel, liquid crystal display device, and television receiver
WO2011093387A1 (en) Liquid crystal display device
JP2008186019A (en) Array substrate and display apparatus using the same
US20070252938A1 (en) In-plane switching mode liquid crystal display device, array substrate for in-plane switching mode liquid crystal display device and method of driving the same
US20110069259A1 (en) Liquid crystal display
WO2010131552A1 (en) Liquid crystal display device
WO2011148664A1 (en) Active matrix substrate and liquid crystal display device
JP4625645B2 (en) Thin film diode display panel for liquid crystal display device and liquid crystal display device including the same
KR20010105256A (en) Liquid crystal display
KR100494701B1 (en) Apparatus for fringe field switching liquid crystal display device
WO2017170069A1 (en) Liquid crystal display device
US20230317028A1 (en) Liquid crystal display device and method for controlling liquid crystal display device
JP5638252B2 (en) Liquid crystal display
JP3569846B2 (en) Active matrix type liquid crystal display
JP2024051618A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050328

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080422

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090422

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100422

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110422

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120422

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130422

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130422

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z02

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z02

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250