JP3569846B2 - Active matrix type liquid crystal display - Google Patents

Active matrix type liquid crystal display Download PDF

Info

Publication number
JP3569846B2
JP3569846B2 JP2001295596A JP2001295596A JP3569846B2 JP 3569846 B2 JP3569846 B2 JP 3569846B2 JP 2001295596 A JP2001295596 A JP 2001295596A JP 2001295596 A JP2001295596 A JP 2001295596A JP 3569846 B2 JP3569846 B2 JP 3569846B2
Authority
JP
Japan
Prior art keywords
liquid crystal
signal
scanning
electrode
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001295596A
Other languages
Japanese (ja)
Other versions
JP2002189204A (en
Inventor
益幸 太田
津村  誠
信武 小西
克己 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001295596A priority Critical patent/JP3569846B2/en
Publication of JP2002189204A publication Critical patent/JP2002189204A/en
Application granted granted Critical
Publication of JP3569846B2 publication Critical patent/JP3569846B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

【産業上の利用分野】
【0001】
本発明は、液晶表示装置に係り、特に、マトリクス状に配列された画素を駆動するに好適なアクティブマトリクス型液晶表示装置に関する。
【従来の技術】
【0002】
従来のアクティブマトリクス型液晶表示装置としては、ツイステッドネマテック表示方式を採用したものが知られている。この液晶表示装置は、液晶層を駆動する電極として2枚の透明電極を用い、各透明電極を基板界面上に相対向させて配置する構成となっている。この装置によれば、液晶に印加する電界の方向を基板界面にほぼ垂直な方向とし、液晶の配向を制御できる。
【0003】
なお、液晶に印加する電界の方向を基板界面にほぼ平行な方向とする方式としては、例えば、特開平1−120528号公報に記載されているように、櫛型電極対を用いたものがある。
【発明が解決しようとする課題】
【0004】
しかし、ツイステッドネマテック表示方式を採用した従来の液晶表示装置では、液晶を基板界面とほぼ垂直な方向に回転させるために、光の伝搬路中に電界を発生する透明電極を設けなければならない。このため、従来の装置では、ITOに代表される透明電極を形成するために、スパッタなどの真空形製造設備を使用する必要があり、設備に多くのコストを要する。真空形製造設備を使用すると、スループットの低下を招き、このことが製造コストを著しく引き上げる。透明電極は、一般に、その表面に数十nm程度の凹凸があり、透明電極とともに薄膜トランジスタのような微細なアクティブ素子を加工することは困難である。透明電極に形成された凸部は離脱しやすく、凸部が電極など他の部分に混入すると、点状または線状の表示欠陥が生じ歩留まりが著しく低下することになる。このため、従来の表示装置では、マーケットニーズに対応した低価格のものを安定的に提供することが困難である。
【0005】
上記他方の従来技術においては、液晶が基板界面にほぼ垂直な方向に回転するため、液晶の回転角度によって透過率が変わり、見る角度によって透過率が異なる。このため、視角方向を変化させた際の輝度変化が著しく、中間調表示が困難である。従来の構成では、共通電極が必要であり、共通電極を形成するために歩留まりが低下したり、スループットが低下したりすることがある。
【0006】
本発明の目的は、光の伝搬路中に透明電極を設けなくても液晶の配向を制御できるアクティブマトリクス型液晶表示装置を提供することである。
【課題を解決するための手段】
【0007】
本発明は、上記目的を達成するために、一対の基板間に配置された液晶層を有し一方の基板に複数の走査配線と信号配線がマトリクス状に配置されて基板上の領域が各走査配線と各信号配線により複数の画素領域に分割されており、各走査配線が走査配線駆動手段に接続され、各信号配線が信号配線駆動手段に接続されているアクティブマトリクス型液晶表示装置において、各画素領域には複数のアクティブ素子と複数の容量素子が互いに液晶組成物中の液晶に等価回路的に接続された状態で配置され、一方のアクティブ素子は一方の容量素子と互いに直列接続されて一方の信号配線と一方の走査配線に接続され、他方のアクティブ素子は他方の容量素子と互いに直列接続されて他方の信号配線と一方の走査配線に接続され、前記各画素領域は少なくとも不透明な第1のソース電極と不透明な第2のソース電極を有し、前記第1のソース電極は前記一方のアクティブ素子に接続され、前記第2のソース電極は前記他方のアクティブ素子に接続されており、前記信号配線駆動手段は、各画素領域に属する信号配線に互いに電位の異なる信号を映像情報に応じて印加し、前記液晶組成物中の各液晶分子は前記第1のソース電極と前記第2のソース電極の電位差により生じる電界により制御されるアクティブマトリクス型液晶表示装置を提案する。
【0008】
アクティブマトリクス型液晶表示装置を構成するに際して、以下の要素を付加できる。
【0009】
(1)各画素領域の一対の信号配線に電極がそれぞれ接続され、各電極が各信号配線と平行に配置されて平行電極が形成され、各平行電極には各平行電極から突出した櫛型形状の電極片が接続され、各電極片の一部が相対向して平行電極と平行に配置されている。
【0010】
(2)各画素領域の一対の信号配線に電極がそれぞれ接続され、各電極が各信号配線と平行に配置されて平行電極が形成され、各平行電極には各平行電極から各平行電極と交差する方向に突出した電極片が接続され、各電極片が相対向して配置されている。
【0011】
(3)信号配線駆動手段は、映像情報に従って各画素の映像信号に関するデータを順次出力する映像データ出力手段と、映像データ出力手段の出力データを映像信号の補数のデータに変換する補数変換手段と、映像データ出力手段の出力データと補数変換手段の出力データのうち指定された一方のデータを選択するデータ選択手段と、データ選択手段の選択によるデータと初期化データを基に得られたラッチデータとを順次累積加算する加算手段と、走査信号の発生回数が所定数に達する所定期間毎に正極性の初期化データと負極性の初期化データとを交互に発生する初期化手段と、加算手段の加算値と初期化手段からの初期化データとを加算してラッチしこのデータをラッチデータとして加算手段に順次出力するラッチ手段と、加算手段の加算値に従った電圧レベルの映像信号を各映像信号配線に出力する映像信号出力手段と、加算手段の加算値が設定値を超えたときにデータ選択手段に対してデータの選択先の変更を指令する変更指令手段から構成されている。
【0012】
(4)初期化手段の初期化データ発生タイミングは走査信号の1水平期間または複数の水平期間に設定されている。
【0013】
(5)バイアス信号発生手段から発生するバイアス信号の電圧レベルは、画像を白表示する電圧レベルと画像を黒表示する電圧レベルとの間の電圧レベルに設定されている。
【0014】
前記した手段によれば、映像情報に従って各走査配線と各信号配線にそれぞれ信号が印加されるに際して、各走査配線に走査信号が印加される毎に、各画素領域に属する一対の信号配線には電位差の異なる信号が印加される。各信号配線に電位差の異なる信号が印加されると、この電位差に従った電界が各画素領域の液晶に作用し、液晶分子が透明基板面と平行に回転する。これにより各画素領域の液晶の配向を制御できる。このため光の伝搬路中に透明電極を設けなくても液晶の配向を制御できることになる。
【発明の実施の形態】
【0015】
次に、図面を参照して、本発明によるアクティブマトリクス型液晶表示装置の実施形態を説明する。図1は液晶表示装置に用いられる液晶パネル内での液晶の動作を説明するための図であり、図1(a)は電圧を印加しない時の断面図を示し、図1(b)は電圧印加時の断面図を示し、図1(c)は電圧を印加しない時の表面図を示し、図1(d)は電圧印加時の表面図を示す。なお、図1では、アクティブ素子を省略してあり、一画素分の構成のみを示している。
【0016】
図1において、一対の偏光板206の内側には一対の透明基板203が接合されており、各透明基板203の内側には配向制御膜204が積層されている。各配向制御膜24の間に液晶組成物が装着されており、一方の配向制御膜204中には一対の電極201,202が相対向して装着されている。各電極201,202は信号配線に接続され、各電極201,202には電位差の異なる信号が印加される。液晶組成物中には棒状の液晶分子205が挿入されており、各液晶分子205は電極201,202から発生する電界によって基板203の界面に対して平行に回転可能に配されている。この液晶分子205は、電極201,202に電圧が印加されないときには、電極201,202の長手方向に対して若干の角度、すなわち45°≦|電界方向に対する界面近傍での液晶分子長軸(光学軸)方向のなす角|<90°を保つように配向されている。
【0017】
一方、電極201,202に電圧が印加されると、電極201と電極202間に電界207が形成され、この電界207の方向に沿って液晶分子205の位置が制御される。このとき液晶分子205に光が入射すると、光が液晶分子205を透過することになる。この場合、偏光板206の偏光透過軸を所定の角度209に設定すると、電界207の印加によって液晶分子205の光透過率を変えることが可能となる。
【0018】
次に、液晶パネルにコントラストを付与するに際しては、上下の基板203上の液晶分子205の配向がほぼ平行な状態を利用したモード(複屈折位相差による干渉色を利用した複屈折モード)、基板203上の液晶分子205の配向方向が交差し、セル内での分子配列が捩じれた状態を利用したモード(液晶組成物層内で偏光面が回転する旋光性を利用した旋光性モード)のうちいずれかのモードを用いることができる。複屈折モードを用いれば、電圧の印加により分子長軸(光軸)方向が基板界面にほぼ平行なまま液晶分子の方位を面内で変え、所定角度209に設定された偏光板206の軸とのなす角を変えることによって光透過率を変えることができる。旋光性モードを用いれば、電圧の印加により分子長軸方向の方位のみを変えることができ、螺旋がほどけることによる旋光性の変化を利用できる。
【0019】
上記表示モードを用いれば、液晶分子の長軸は基板203と常にほぼ平行な状態にあり、立ち上がることがないので、視角方向を変えたときの明るさの変化が小さく、視覚依存性がなく、視覚特性を大幅に高められる。
【0020】
次に、アクティブマトリクス型液晶表示装置の具体的構成を図2〜図9により説明する。
【0021】
図2において、アクティブマトリクス型液晶表示装置は、液晶表示パネル60、薄膜トランジスタ基板61、対向基板62、走査配線駆動回路63、信号配線駆動回路64、コントロール回路65を備えて構成されている。液晶表示パネル60には薄膜トランジスタ基板61と対向基板62が相対向して配置されており、これらの基板間にネマチック液晶組成物が装着されている。薄膜トランジスタ基板61上にはm+1本の信号配線とn本の走査配線がマトリクス上に配列されており、薄膜トランジスタ基板61の表示エリアが各信号配線と各走査配線によってm×n個の画素領域に分割されている。各画素領域には薄膜トランジスタ素子5a,5b、容量素子6a,6b、液晶9が設けられており、各薄膜トランジスタ素子5a,5bのゲート電極が一方の走査配線3に接続されている。薄膜トランジスタ素子5aのドレイン電極は一方の信号配線1に接続され、ソース電極が液晶9と容量素子6aに接続されている。容量素子6aの他端は他方の走査配線4に接続されている。一方、薄膜トランジスタ素子5bはドレイン電極が他方の信号配線2に接続されており、ソース電極が液晶9と容量素子6bに接続されている。容量素子6bの他端が他方の走査配線4に接続されている。
【0022】
薄膜トランジスタ素子5a,5bは薄膜トランジスタ基板61に形成されており、薄膜トランジスタ素子5a,5b上にはゲート酸化膜11と保護膜12が積層されている。ゲート絶縁膜11の上方には走査配線3,4が積層されており、保護膜12中には信号配線1,2とソース電極7a,7bが挿入されている。保護膜12上には一対の配向制御膜16が積層されており、各配向制御膜16中に液晶層9が形成されている。上側の配向制御膜16上には表面を平坦化するための透明樹脂層14が積層されており、この透明樹脂層14の上方にはストライプ状のR,G,B三色のカラーフィルタ13が装着されている。カラーフィルタ13のうち光の伝搬路を除いた領域に有機ポリマによる遮光膜15が形成されている。カラーフィルタ13上には透明基板が接合され、この透明基板と薄膜トランジスタ基板61の両側に偏光板が装着される。
【0023】
各基板は厚みが1.1mmで表面が研磨されたガラス基板を用いて構成されており、各基板によって挾まれた液晶層9は誘電率異方性Δεが正でその値が4.5であり、複屈折Δnが0.072(589nm、20℃)のネマチック液晶組成物で構成されている。なお、誘電率異方性Δεが正の結晶を用いる換わりに負の結晶を用いることも可能である。
【0024】
各基板に塗布されたポリイミド形の配向制御膜16はラビング処理されてプレチルト角が3.5°に設定されている。上下界面上のラビング方向は互いに平行で、かつ印加電界方向とのなす角度が85°に設定されている。上下基板のギャップは球形のポリマビーズを基板間に分散して挟持し、液晶封入状態で4.5μmになっている。このためΔn・dは0.324μmになっている。このように構成された基板が2枚の偏光板で基板を挾んだときに、一方の偏光板の偏光透過軸をラビング方向にほぼ85°とし、他方の偏光板の偏光透過軸をラビング方向とほぼ直方(−5°)とすると、図9に示すように、ノーマリクローズ特性の液晶表示パネルを構成できる。
【0025】
ここで、m=120、n=30とすると、液晶表示パネル60の画素数は40(×3)×30=3600となる。このとき一画素当たりの画素ピッチは、図3に示すように、横方向が80μm、縦方向が240μmとなる。図3は、g列目の信号配線1、(j+1)列目の信号配線2と(j−1)行目の走査配線4、j行目の走査配線3とで囲まれた一画素の領域を示している。各画素には、図5に示すように、逆スタガー構造の半導体活性層(アモルファスシリコン)8a,8bを用いた薄膜トランジスタ素子5a,5bが形成されている。
【0026】
なお、薄膜トランジスタ素子5a,5bとしては、ポリシリコン薄膜トランジスタ素子、シリコンウエハー状のMOS型トランジスタ、またはMIM(Metal−Intrinsic−Metal)ダイオードなどの2端子素子を用いることもできる。
【0027】
図7に示すように、薄膜トランジスタ素子5a,5bのソース電極7a,7b(実際の駆動状態では、ドレインとして働くこともあるが、本実施形態では、信号配線に接続している電極をドレイン電極と定義し、画素電極となる電極をソース電極と定義する)と、ゲート絶縁膜11と、前ラインの走査配線4の一部を用いて容量素子6a,6bを形成している。この容量素子6a,6bはソース電極7a,7bの電位を定電位に保持するとともに信号によるノイズを吸収するために設けられている。1つの画素内に設けられた2つの薄膜トランジスタ素子5a,5bはそれぞれソース電極7a,7bに接続されており、図6に示すように、ソース電極7aとソース電極7bとの間の電界の方向Eが主に基板面に平行または水平方向成分を持つ。1つの画素内に3つ以上の薄膜トランジスタ素子を設け、各トランジスタを平行接続することによって冗長構成とすることもできる。同様に容量素子6a,6bも3つ以上用い、各容量素子を平行接続することによって冗長に構成できる。ソース電極7a,7bは画素電極として用いられており、ソース電極7a,7b間の電位差で液晶層9の液晶分子の配向が制御される。ソース電極7a,7bの間の距離は、配線ルールにより48μmになっている。光はソース電極7a,7bの間を透過して液晶層9内に入射して変調される。このため、液晶分子の配向を制御するために、透光性のある画素電極、例えばITOなどの透明電極を特に設ける必要はなく、従来のアクティブマトリクス型液晶表示装置の断面構造から二層の透明電極層を削減できる。映像信号配線と同一層で形成することにより、大幅に工程を短縮できる。
【0028】
一般にフォトマスクのアライメント精度は対向する2枚のガラス基板間のアライメント精度に比べて著しく高い。したがって、これら構成要素は両側の基板に分けて配置することもできるが、一方の基板上に形成した方が望ましい。本実施形態では、ソース電極7a、ソース電極7b間のアライメントがフォトマスクのみでなされるため、液晶層9に印加される電界Eのばらつきを小さくできる。同一層で各ソース電極7a,7bを形成できるので、各ソース電極7a,7b間の距離dのばらつきを5%以下に抑制できる。走査信号配線3,4はゲート電極も兼ねることができるようにタンタル薄膜で形成されている。映像信号配線1,2はドレイン電極も兼用できるように、ソース電極7a,7bと同時にチタン薄膜で形成されている。
【0029】
一方、走査配線3,4および信号配線1,2は、特に材料の制約はなく、クロム、アルミニウムなどを用いることができるが、信号配線駆動回路64、走査配線駆動回路63との接続端子部での腐食を考慮すると、耐腐食性の強い金属が望ましい。走査配線3,4には電気抵抗の低い金属が望ましいので、走査配線3,4としては二層以上の金属層で構成してもよい。
【0030】
透明樹脂14の材料としてはエポキシ樹脂が用いられている。この透明樹脂14上と薄膜トランジスタ素子5a,5bを有する基板61上にはポリイミド形の配向制御膜16が塗布されている。この場合、平坦化された透明樹脂14の上に配向制御膜16として、別の膜を形成せずに透明樹脂14の表面を直接ラビングすることも可能である。この場合、エポキシ樹脂は平坦化と液晶分子の配向制御の両方の機能を兼ね備えることになる。これにより、配向膜を塗布する工程がなくなり、製造がより容易でかつ短くなる。一般に、従来方式であるTN型では、配向制御膜16に要求される特性が多岐にわたり、それら全てを満足する必要がある。そのため、ポリイミドなどの一部の材料に限られていた。特に重要な特性は傾き角である。しかし、本実施形態の表示モードでは、大きな傾き角を必要とせず、材料の選択幅が著しく改善される。同様に、薄膜トランジスタ5a,5bを保護する保護膜12をエポキシ樹脂にし、これをラビング処理することもできる。配向不良領域の影響によるコントラストの低下を解消するために、クロムを用いて遮光膜15をガラス板上に形成している。この遮光膜15は、有機ポリマで形成するとよい。すなわち、遮光膜15を有機ポリマで形成すると、対向基板62上には一切導電性の物質が存在しなくなるからである。
【0031】
この場合本実施形態の構成においては、仮に製造工程中に導電性の異物が混入したとしても、有機ポリマは絶縁物であるため、対向基板62を介して電極間が接触する可能性はなく、電極間の接触に伴う不良率を0に抑制できる
【0032】
したがって、配向膜16の形成、ラビング、液晶封入工程などのクリーン度の裕度が広がり、製造工程を簡略化できる。遮光膜15を黒色色素を含んだ有機ポリマで形成すると、有機ポリマの反射率が低いため、外光の反射によるギラギラやコントラストの低下を防止できる。遮光膜15をストライプ状にレイアウトすれば、印刷プロセスを使用できる。これにより、製造工程を簡略化し、コストダウンできる。
【0033】
次に、液晶表示パネル60の駆動方式を図8により説明する。
【0034】
信号配線駆動回路64からの信号と走査配線駆動回路63からの走査信号によって液晶表示パネル60を駆動するに際しては、液晶表示パネル60の走査配線の各行毎に信号が順次書き込まれる線順次駆動がなされる。走査配線に順次走査信号が印加されて、薄膜トランジスタ素子5a,5bのゲート電極にゲート電圧71が選択パルスとして順次印加されると、各薄膜トランジスタ素子5a,5bがオンとなり、各信号配線1,2に印加された電圧がドレイン電圧72,73として容量素子6a,6bにそれぞれ書き込まれる。この行の書き込み期間(1H)が終了すると、ゲート電圧71がオフレベルまで立ち下がり、薄膜トランジスタ素子5a,5bがオフ状態となる。これにより各容量素子6a,6bに書き込まれた電圧が保持されるが、実際には、ゲート電圧71がオフレベルまで立ち下がるときに、薄膜トランジスタ素子5a,5bの寄生容量によるカップリングノイズによって電圧シフト76,77が生じ、その電圧で保持される。ここで、液晶層9内の液晶に印加される電圧は、薄膜トランジスタ素子5a,5bのそれぞれのソース電圧74,75間の電圧78が印加されることになる。この電圧78によってその画素の明るさ(透過率)が決定される。このように、書き込まれる信号電圧の差で明るさが決定されるので、以下、この駆動方式を差分駆動方式と称する。このため、本実施形態では、差分駆動用信号を有する画像源から送られてきた差分駆動用信号が信号配線駆動回路64を介して信号配線1,2に供給されることになる。
【0035】
このように、本実施形態では、液晶の配向を制御するための透明電極がないので、製造プロセスが簡単になるとともに、歩留まりが高まり、製造コストを低減できる。特に透明電極を形成するための設備、工程が不要になり、製造設備投資額の大幅な低減と工程数の削減から、それによる低コスト化が可能となる。差分駆動方式を採用することにより、共通電極を必要としないため、共通電極を形成する工程を削減でき、対向基板には一切の電極を設ける必要がなくなった。このためこれによる共通電極との接触不良が0となり、歩留まりが改善され、コストダウンが可能となる。
【0036】
本実施形態においては、液晶への印加電圧と明るさとの関係を示す電気光学特性として図9に示すような特性が得られた。図9から、コントラスト比は7V駆動時に150以上となり、視覚を左右、上下に変えた場合のカーブの差は従来方式に比べて極めて小さく、視覚を変化させても表示特性はほとんど変化しなかった。液晶配向性も良好で、配向不良ドメインは発生しなかった。
【0037】
従来の駆動方式では、薄膜トランジスタ素子をオン状態からオフ状態に切り換える際に、薄膜トランジスタ素子の寄生容量を介して電圧シフトが発生し、この電圧シフトによって液晶印加電圧として直流成分が生じる。しかし、本実施形態では、薄膜トランジスタ素子5a,5bをオン状態からオフ状態に切り換える際に、薄膜トランジスタ素子5a,5bの寄生容量を通して受ける電圧シフト76,77によって発生する液晶電圧の直流成分は、各薄膜トランジスタ素子5a,5bで互いにキャンセルするので、発生しないことが確認された。したがって、本実施形態では直流成分の補正をする必要はなく、液晶を直流成分のない交流で駆動し、フリッカの発生を抑制できる。同様に、直流成分による残像も確認されず、輝度傾斜も目立たなかった。MIMダイオードなどの二端子素子を用いる場合は、素子の色位置のばらつきによる輝度ムラなどの画質不良も同様に2つの二端子素子でキャンセルするので、輝度ムラが解消される。
【0038】
ここで、従来方式であるツイステッドネマテック(TN)型を用いた液晶表示装置の電気光学特性を図10に示す。この装置に用いられているネマチック液晶組成物としては、前記実施形態と同一の誘電異方性Δεが正でその値が4.5で、屈折率異方性Δnが0.072(589nm、20℃)のものを用い、ギャップは7.3μm、ツイスト角は90°のものを用いている。よって、Δn・dは0.526μmである。
【0039】
図10から、視覚方向で激しくカーブが変化していることが理解される。薄膜トランジスタの隣接部の段差構造のある付近で、周辺部とは液晶分子の配向方向が異なる配向不良ドメインが生じている。共通電極では、直流成分をキャンセルできず、フリッカ,残像.輝度傾斜が発生していることが確認された。
【0040】
(第2実施形態)
次に、本発明の第2実施形態を図11〜図13により説明する。
【0041】
本実施形態は、各画素に単一の薄膜トランジスタ素子5cと単一の容量素子6cを設け、薄膜トランジスタ素子5cのゲート電極を一方の走査配線4に接続し、ドレイン電極を一方の信号配線1に接続し、ソース電極を液晶9と容量素子6cに接続し、容量素子6cの他端を他方の信号配線2に接続し、液晶9の他端を他方の信号配線2に接続した構成を採用したものであり、各画素の電極が図11のように構成されている。本実施形態においても、ソース電極7cと信号配線2との間の電位差で液晶の配向を制御する。すなわち、第1実施形態と同様に、各走査配線3,4に順次走査信号が印加されたときに、信号配線1,2間に映像情報に従った電位差が生じる。なお、容量素子6cは信号配線2とソース電極7cとの間に形成されている。走査配線を形成するときに同時に形成した電極20と信号配線との間にゲート絶縁膜11を挾んで容量素子6cを形成した。図13に示すように、ソース電極7cと電極20は層が異なるので、ソース電極7cと電極20とのコンタクトを取るために、ゲート絶縁膜11に穴が形成されている。
【0042】
上記構成において、各画素内の薄膜トランジスタ素子5cを駆動するに際しては、走査信号によって走査配線4が走査されると、薄膜トランジスタ素子5cがオンとなり、信号配線1と2との間に生じた電位差が容量素子6cに充電され、この充電された電圧が容量素子6cによって保持される。次に走査配線3が走査されて薄膜トランジスタ素子5cがオフとなったあとは、信号配線2の電位は変動するが、ソース電極7cの電位も容量素子6cによって同様に変動するので、信号配線2の電位がどのように変動しても、ソース電極7cと信号配線2との電位差は一定に保持される。したがって、本実施形態も前記実施形態と同様な駆動方式によって液晶を駆動できる。
【0043】
このように、本実施形態では、各画素に薄膜トランジスタ素子および容量素子をそれぞれ1つ設けることで液晶9を駆動でき、各画素の平面構造が簡単となり、歩留まりが改善される。各画素に設けるトランジスタ素子の数が少なくなるため、光を透過する有効部分(開口部)の面積を増すことができ、透過率の向上に寄与できるとともに、表示パネルを明るくできる。
【0044】
(第3実施形態)
次に本発明の第3実施形態を図14により説明する。
【0045】
本実施形態は、ソース電極7a,7bを櫛型にし、各電極を互いに噛み合うように配置したものであり、他の構成は第1実施形態と同様であるので、電極の構成についてのみ説明する。すなわち、各画素領域のソース電極7a,7bには、信号配線1,2に平行な平行電極7c,7dが形成されており、各平行電極7c,7dからは各画素領域の中央部に櫛型に突出した電極片7e,7fが接続されている。平行電極7c,7d、電極片7e,7fは互いに平行となって相対向して配置されている。
【0046】
ソース電極7a,7b間で電界Eを発生させた場合、この電界EはE=V/dとして表わされ、電界Eを印加する両電極間の距離dが長いと電界が液晶に有効に印加されず、液晶のしきい値電圧が上がる。しかし、各ソース電極7a,7bを櫛型形状として各ソース電極7a,7bに平行電極7c,7d、電極片7e,7fを設けると、平行電極7c,7dと電極片7e,7fの距離を48μmから16μmと約1/3に縮小できる。これにより、液晶に印加される電界が約3倍となり、その結果、第1実施形態に比べて、しきい値電圧および応答時間(液晶の動く時間)のいずれも短縮できる。
【0047】
なお、明るさが総変化量の10%変化する電圧(V10と定義する)をしきい値電圧と定義すると、第1実施形態においては、このしきい値電圧が9.5Vであったが、本実施形態によればこのしきい値電圧が5.8Vになった。応答時間は、0Vの電圧と明るさが総変化量の90%変化する電圧(V90と定義する)の間でオンオフのスイッチングをし、そのときの応答時間(tON+tOFF)を測定したところ、第1実施形態では650msであったものが本実施形態では140msに短縮された。なお、ここでtON、tOFFはいずれも動的な輝度変化の総量に対して90%変化するまでの時間を表わす。
【0048】
このように、本実施形態では、前記各実施形態の効果に加えて、第1実施形態に比べてしきい値電圧を低くできるとともに、応答時間を短縮できる。本実施形態においては、差分駆動法を用いるものに限らず、他の表示モードを用いることも可能である。
【0049】
(第4実施形態)
次に本発明の第4実施形態を図15により説明する。
【0050】
本実施形態は、前記実施形態と同様に、ソース電極7a,7bを櫛型にし、各電極が互いに噛み合うように配置したものであり、他の構成は第1実施形態と同様であるので、電極の構成についてのみ説明する。
【0051】
本実施形態においては、ソース電極7a,7bにはそれぞれ信号配線1,2に平行な平行電極7c,7dが接続されているとともに、各平行電極7c,7dから各平行電極7c,7dと直行する方向に伸びた電極片7e,7f,7gが接続されている。各電極片7e,7f,7gは相対向して配置されており、電極片7eと電極片7f間に電界Eが印加され、電極片7fと電極片7g間に電界Eが印加される。
【0052】
このように、本実施形態においては、液晶に印加される電界の方向が前記実施形態とは90°ずれているため、信号配線1,2の電圧変動によって信号配線1,2間の電界が変動しても、この電界の変動に影響されず、液晶を安定に制御できるとともに、信号配線1,2とのクロストークを解消できる。
【0053】
(第5実施形態)
次に、本発明の第5実施形態を図16〜図18により説明する。
【0054】
本実施形態は、各画素に複数の薄膜トランジスタ素子5a,5b、容量素子6a,6bを設け、薄膜トランジスタ素子5aのゲート電極を一方の走査配線4に接続し、ドレイン電極を一方の信号配線1に接続し、ソース電極を容量素子6aと液晶9に接続し、容量素子6aの他端を他方の走査配線3に接続し、薄膜トランジスタ素子5bのゲート電極を他方の走査配線3に接続し、ドレイン電極を他方の信号配線2に接続し、ソース電極を液晶9と容量素子6bに接続し、容量素子6bの他端を一方の走査配線4に接続したものである。
【0055】
本実施形態においては、各薄膜トランジスタ素子5a,5bのゲート電極が異なる走査配線3,4に接続されているため、信号配線の偶数列の差分信号を、奇数列の差分信号から1水平期間だけ遅らせる遅延回路が信号配線駆動回路64の出力側に設けられている。すなわち、本実施形態の画素構成では、差分駆動用の信号を供給する行が一行ずれているためである。なお、逆に奇数列の差分駆動用信号を偶数列の差分信号から遅らせることも可能である。
【0056】
次に、上記構成による駆動方式について説明する。
【0057】
各薄膜トランジスタ素子5a,5bを駆動するに際しては、一方の走査配線に走査信号を印加するときに、他方の走査配線にはバイアス電圧を印加する方式を採用している。すなわち、薄膜トランジスタ素子5aを駆動するために、薄膜トランジスタ素子5aのゲート電極に選択パルス151が印加されたときには、薄膜トランジスタ素子5aのソース電極7aが接続されている容量素子6aのグランドレベルにはバイアス電圧Vb(+)160が印加されている。このため薄膜トランジスタ素子5aがオンとなると、容量素子6aに書き込まれる電圧Vc1は、そのときの信号配線1の電位をVd1とすると、
Vc1=Vd1−Vb(+)
となる。
【0058】
一方、容量素子6bに書き込まれる電圧Vc2は、走査配線3に選択パルス152が印加されたときに書き込まれ、薄膜トランジスタ素子5bのソース電極7bが接続されている容量素子6bのグランドレベルにバイアス電圧Vb(−)161が印加される。このためこのときの信号配線2の電位をVd2とすると、
Vc2=Vd2+Vb(−)
となる。
【0059】
したがって、液晶に印加される電圧Vlc159は、
Vlc=|Vc1−Vc2|=|Vd1−Vb(+)−(Vd2+Vb(−))|
であり、Vb(+)=−Vb(−)=Vbとすると、
Vlc=|Vd1−Vd2−2Vb|=|Vd2−Vd1+2Vb|
ここで、Vd2−Vd1は正である。
【0060】
したがって、Vbを1Vと設定し、白を表示する電圧Vlc=Vw=7Vとすると、Vd2−Vd1は最大5Vであるので、第1実施形態で説明したように、信号配線駆動回路64の最大振幅は2×5Vの10Vとなり、14V振幅から10V振幅に低減できる。これにより信号配線駆動回路64の消費電力を約半分に削減できる。
【0061】
このように、本実施形態では、第1実施形態の効果に加えて、信号配線駆動回路64の低電圧化が可能となり、消費電力を低減できる。
【0062】
前記実施形態においては、バイアス電圧Vbを、
Vb=(Vw+Vblk)/2
設定できる。ここで、Vwは白表示をする電圧を示し、Vblkは黒表示をする電圧を示す。
【0063】
Vw=7V、Vblk=3Vとし、Vb=5Vとすると、信号配線駆動回路64の最大振幅は2×2Vの4Vとなり、信号配線駆動回路64を構成する通常のプロセスによるLSI(5V耐圧のLSI)を使用できる。したがって、信号配線駆動回路64をLSIで構成する際に大幅なコスト低減が可能となる。
【0064】
次に、映像信号を差分駆動用信号に変換する変換回路の具体的構成を図19と図20により説明する。
【0065】
本実施形態における映像信号変換回路100はラッチ101、補数変換器102、セレクタ103、加算器104、コンパレータ105、ラッチ106、バッファ107、初期化回路110を備えて構成されており、ラッチ101とラッチ106および加算器104にドットクロック108が入力され、ラッチ101に映像信号に関するデータが入力されている。ラッチ101は映像信号データをドットクロック108に従って順次入力して、入力したデータをラッチし、ラッチしたデータを順次セレクタ103と補数変換器102に転送する。補数変換器102はラッチ101から転送されたデータを補数のデータに変換し、変換したデータをセレクタ103に転送する。セレクタ103はコンパレータ105からの指令に従ってラッチ101または補数変換器102からのデータのうち一方のデータを選択し、選択したデータを加算器104に転送する。加算器104はドットクロック108に従ってセレクタ103からのデータとラッチ106からのデータを順次累積加算し、加算したデータをコンパレータ105,ラッチ106,バッファ107に転送する。この加算器104では、ラッチ106にラッチされている前の表示データとラッチ101からのデータとの加算または補数変換器102が選択されているときにはラッチ106からの表示データとセレクタ103からのデータとの減算を行ない、算出値をバッファ107を介して出力する。バッファ107から出力された信号が信号配線に印加されることになる。このバッファ107から出力される差分信号は、相隣接する信号配線の電圧の差が絶対値であればよいので、減算によって、差分駆動信号を作り出すことも可能である。
【0066】
ここで、加算器104で加算または減算のみ繰り返されると、加算または減算によって生成される信号の絶対値は非常に大きな値となるため、加算器104の出力が参照値109を超えた場合または参照値を下回まわった場合にはコンパレータ105の出力信号を反転させて、セレクタ103に加算または減算の選択を指令する。このときの出力データとコンパレータ105との出力の関係を図20に示す。
【0067】
このように、本実施形態においては、ラッチ101からのデータがセレクタ103で選択され、選択されたデータによる加算値が参照値109を超えると、コンパレータ105からの指令によって補数変換器102による補数値がセレクタ103によって選択される。補数変換器102から出力されるデータがセレクタ103によって選択されると、このデータが加算器104で減算され、加算器104の加算値が反転することになる。一方、加算器104の加算値が負の参照値109を下回まったときには、コンパレータ105の指令によってラッチ101からのデータがセレクタ103によって選択されることになる。このため、信号配線駆動回路64から出力される電圧の振幅は、最大でも、(白を表示するために必要な電圧Vw)×2でよいことになる。
【0068】
液晶は、原則として交流駆動することが必要であり、本実施形態では、垂直同期信号Vsyncを用いて1垂直期間(1フレーム)毎に差分駆動信号の極性を反転させることとしている。このため、本実施形態では、初期化回路110に垂直同期信号Vsyncが入力される毎に、初期化回路110から正極性の初期化データと負極性の初期化データを交互に出力させてラッチ106のデータをクリアすることとしている。ラッチ106に正極性の初期化データと負極性の初期化データを1フレーム毎に設定すると、1フレーム毎に差分駆動用信号の極性を反転させることができる。このことは、映像信号データの先頭に1垂直期間毎に交互に正極性の初期化データまたは負極性の初期化データを付け加えたことに等しい。なお、初期化データとして正極性のデータと負極性のデータの2つを用いたが、初期化データとして3つ以上のデータを用いることも可能である。
【0069】
このように、本実施形態によれば、液晶には1垂直期間毎に反転した極性の電圧が印加されるため、液晶を交流で駆動できる。
【0070】
なお、本実施形態では、液晶に印加される電圧を印加しない時に黒を表示し、電圧の印加時に白を表示するモードすなわち、ノーマリクローズモードを用いている。
【0071】
前記実施形態では、累積加算する演算器として、加算器104とラッチ106を用いたが、累積加算する演算器であれば、他のものを用いることも可能である。
【0072】
本実施形態における変換回路100を液晶表示装置内部に持つことによって、画像源として、例えばパソコン、ワークステーションなどにも対応できる
【0073】
前記実施形態において、垂直同期信号を用いて、1水平期間(1H)毎に差分駆動信号の極性を反転させることもできる。すなわち、正極性の初期化データと負極性の初期化データを用いて、1水平期間毎にラッチ106をクリアし、正極性の初期化データまたは負極性の初期化データを交互にラッチ106にラッチさせる。このようなラッチされたデータを基にデータが累積加算されると、映像信号データが差分駆動用信号111に変換される。垂直同期信号を用いて複数の水平期間毎に差分駆動信号の反転を極性することも可能である。
【0074】
このように、垂直同期信号を用いて一水平期間または複数の水平期間毎に差分駆動信号の極性を反転させると、ライン毎に発生するフリッカの極性が互いにキャンセルされ、フリッカを低減できるとともに、ウインドパターンなどを表示したときに縦に筋を引く現象、いわゆる縦スミアを低減できる。
【発明の効果】
【0075】
本発明によれば、画素領域のうち光の伝搬路に透明電極を設けることなく液晶の配向を制御できるため、歩留まりを高めるとともに、製造工程を削減できる。視覚特性が改善され、多階調表示が容易となる。輝度傾斜,残像,フリッカなどの画像不良の発生を抑制するとともに、低電圧化し消費電力を削減できる。
【図面の簡単な説明】
【0076】
【図1】本発明に係る液晶表示装置の液晶表示パネル内での液晶の動作を説明する図である。
【図2】液晶表示装置の全体構成図である。
【図3】本発明の第1実施形態の液晶表示パネルの一画素領域の構成を示す図である。
【図4】本発明の第1実施形態の画素の等価回路を示す図である。
【図5】図3のA線に沿う断面図である。
【図6】図3のB線に沿う断面図である。
【図7】図3のC線に沿う断面図である。
【図8】第1実施形態の各電極に印加される電圧波形を示す図である。
【図9】第1実施形態の電気光学特性を示す図である。
【図10】従来の液晶表示装置の電気光学特性を示す図である。
【図11】本発明の第2実施形態の画素領域の構成を示す表面図である。
【図12】本発明の第2実施形態の画素の等価回路を示す図である。
【図13】図10のD線に沿う断面図である。
【図14】本発明の第3実施形態の画素構成を示す図である。
【図15】本発明の第4実施形態の画素構成を示す図である。
【図16】本発明の第5実施形態の画素構成を示す図である。
【図17】第5実施形態の画素の等価回路を示す図である。
【図18】第5実施形態の各電極に印加される電圧波形を示す図である。
【図19】映像信号を差分信号に変換する変換回路の構成図である。
【図20】図19に示す変換回路の動作を説明するための波形図である。
【符号の説明】
【0077】
1,2 信号配線
3,4 走査配線
5a,5b 薄膜トランジスタ素子
6a,6b 容量素子
7a,7b ソース電極
9 液晶層
11 ゲート絶縁膜
12 保護膜
13 カラーフィルタ
15 遮光膜
16 配向膜
[Industrial applications]
[0001]
The present invention relates to a liquid crystal display device, and more particularly to an active matrix type liquid crystal display device suitable for driving pixels arranged in a matrix.
[Prior art]
[0002]
As a conventional active matrix liquid crystal display device, a device employing a twisted nematic display system is known. This liquid crystal display device has a configuration in which two transparent electrodes are used as electrodes for driving a liquid crystal layer, and the transparent electrodes are arranged on a substrate interface so as to face each other. According to this device, the direction of the electric field applied to the liquid crystal is substantially perpendicular to the substrate interface.Direction andLiquid crystal alignmentCan control.
[0003]
As a method of setting the direction of the electric field applied to the liquid crystal to a direction substantially parallel to the substrate interface, for example, there is a method using a comb-shaped electrode pair as described in JP-A-1-120528. .
[Problems to be solved by the invention]
[0004]
However, in a conventional liquid crystal display device employing a twisted nematic display method, a transparent electrode for generating an electric field must be provided in a light propagation path in order to rotate the liquid crystal in a direction substantially perpendicular to the substrate interface. For this reason, in a conventional apparatus, a transparent electrode represented by ITO is formed.for,It is necessary to use vacuum-type manufacturing equipment such as sputtering, which requires a lot of cost for equipment.It costs.The use of vacuum manufacturing equipment reduces throughput, which significantly increases manufacturing costs.Pull up.The transparent electrode generally has irregularities of about several tens of nm on its surface, and it is difficult to process a fine active element such as a thin film transistor together with the transparent electrode. The protruding portion formed on the transparent electrode is easily separated, and if the protruding portion is mixed with another portion such as an electrode, a point-like or linear display defect occurs and the yield is significantly reduced. For this reason, it is difficult for a conventional display device to stably provide a low-cost display device that meets market needs.
[0005]
The otherIn the prior art, the liquid crystal is oriented almost perpendicular to the substrate interface.To rotate,The transmittance changes depending on the rotation angle of the liquid crystal, and the transmittance changes depending on the viewing angle. For this reason, the luminance changes significantly when the viewing angle direction is changed, and it is difficult to display halftones. In the conventional configuration, a common electrode is required, and the formation of the common electrode may lower the yield or the throughput.
[0006]
An object of the present invention is to adjust the orientation of liquid crystal without providing a transparent electrode in a light propagation path.Can controlProviding an active matrix type liquid crystal display deviceIt is.
[Means for Solving the Problems]
[0007]
The present inventionIn order to achieve the object, a liquid crystal layer is provided between a pair of substrates, and one of the substrates has a plurality of scanning wirings and signal wirings arranged in a matrix.ArrangementThe area on the substrate is divided into multiple pixel areas by each scanning wiring and each signal wiring.Divided, each scanning wiringAre connected to the scanning wiring driving means, and each signal wiring is connected to the signal wiring driving means in an active matrix type liquid crystal display device,In each pixel region, a plurality of active elements and a plurality of capacitive elements are arranged in a state where they are connected to each other in a liquid crystal in a liquid crystal composition in an equivalent circuit,One active element is connected in series with one capacitance element and connected to one signal wiring and one scanning wiring, and the other active element is connected in series to the other capacitance element and connected to the other signal wiring and one scanning wiring. Connected to the scanning wiring,Each of the pixel regions has at least an opaque first source electrode and an opaque second source electrode,The first source electrode is connected to the one active element, the second source electrode is connected to the other active element, and the signal line driving means is connected to signal lines belonging to each pixel region. Signals having different potentials are applied according to image information, and each liquid crystal molecule in the liquid crystal composition is caused by an electric field generated by a potential difference between the first source electrode and the second source electrode.ControlledActive matrix type liquid crystal displaySuggest.
[0008]
When constructing an active matrix liquid crystal display device, the following elementsCan be added.
[0009]
(1) Electrodes are respectively connected to a pair of signal lines in each pixel region, and each electrode is connected in parallel with each signal line.ArrangementParallel electrode is formed, and a comb-shaped electrode piece protruding from each parallel electrode is connected to each parallel electrode, and a part of each electrode piece is opposed to and parallel to the parallel electrode.ArrangementHave been.
[0010]
(2) Electrodes are connected to a pair of signal lines in each pixel region, respectively, and each electrode is connected in parallel with each signal line.ArrangementThe parallel electrodes are formed, and each parallel electrode is connected to an electrode piece protruding from each parallel electrode in a direction crossing each parallel electrode, and each electrode piece faces each other.ArrangementHave been.
[0011]
(3) The signal line driving means includes: a video data output means for sequentially outputting data relating to a video signal of each pixel in accordance with video information; a complement conversion means for converting output data of the video data output means into complement data of the video signal. Data selection means for selecting one of the specified data from the output data of the video data output means and the output data of the complement conversion means, and latch data obtained based on the data selected by the data selection means and the initialization data. An addition means for sequentially accumulating the data, an initialization means for alternately generating positive-polarity initialization data and negative-polarity initialization data for each predetermined period in which the number of times of generation of the scanning signal reaches a predetermined number, Latch means for adding and latching the added value of (i) and the initialization data from the initialization means and sequentially outputting this data as latch data to the addition means; A video signal output means for outputting a video signal of a voltage level according to the calculated value to each video signal wiring, and a data selection means for changing a data selection destination when an addition value of the addition means exceeds a set value. It is composed of change command means for commanding.
[0012]
(4) The initialization data generation timing of the initialization means is set to one horizontal period or a plurality of horizontal periods of the scanning signal.
[0013]
(5) The voltage level of the bias signal generated from the bias signal generating means is set to a voltage level between a voltage level for displaying an image in white and a voltage level for displaying an image in black.
[0014]
According to the above-described means, when a signal is applied to each scanning wiring and each signal wiring according to video information, each time a scanning signal is applied to each scanning wiring, a pair of signal wirings belonging to each pixel region are Signals having different potential differences are applied. When a signal having a different potential difference is applied to each signal wiring, an electric field according to the potential difference acts on the liquid crystal in each pixel region, and the liquid crystal molecules rotate parallel to the transparent substrate surface. This allows the alignment of the liquid crystal in each pixel areaCan control.Therefore, the alignment of the liquid crystal can be controlled without providing a transparent electrode in the light propagation path.
BEST MODE FOR CARRYING OUT THE INVENTION
[0015]
Next, an embodiment of an active matrix type liquid crystal display device according to the present invention will be described with reference to the drawings.FIG. 1 is a diagram for explaining the operation of liquid crystal in a liquid crystal panel used in a liquid crystal display device, and FIG.Do not apply voltageFIG. 1B is a cross-sectional view when voltage is applied, and FIG. 1C is a cross-sectional view when voltage is applied.Do not apply voltageFIG. 1D shows a surface view when a voltage is applied. In FIG. 1, the active elements are omitted, and only the configuration for one pixel is shown.
[0016]
In FIG. 1, a pair of transparent substrates 203 are bonded inside a pair of polarizing plates 206, and an alignment control film 204 is laminated inside each transparent substrate 203. A liquid crystal composition is mounted between the alignment control films 24, and a pair of electrodes 201 and 202 are mounted in one alignment control film 204 so as to face each other. Each of the electrodes 201 and 202 is connected to a signal wiring, and a signal having a different potential difference is applied to each of the electrodes 201 and 202.Applied.Rod-like liquid crystal molecules 205 are inserted in the liquid crystal composition, and each liquid crystal molecule 205 is rotatably arranged in parallel to the interface of the substrate 203 by an electric field generated from the electrodes 201 and 202. When no voltage is applied to the electrodes 201 and 202, the liquid crystal molecules 205 have a slight angle with respect to the longitudinal direction of the electrodes 201 and 202, that is, 45 ° ≦ | Angle) | <90 °To keepOriented.
[0017]
On the other hand, when a voltage is applied to the electrodes 201 and 202, an electric field 207 is formed between the electrodes 201 and 202, and the position of the liquid crystal molecules 205 is controlled along the direction of the electric field 207. At this time, when light enters the liquid crystal molecules 205, the light passes through the liquid crystal molecules 205. In this case, when the polarization transmission axis of the polarizing plate 206 is set to a predetermined angle 209, the light transmittance of the liquid crystal molecules 205 can be changed by applying the electric field 207.
[0018]
Next, when imparting contrast to the liquid crystal panel, a mode using a state in which the orientations of the liquid crystal molecules 205 on the upper and lower substrates 203 are substantially parallel (a birefringent mode using an interference color due to a birefringent phase difference), Among the modes using the state where the orientation directions of the liquid crystal molecules 205 on the 203 intersect and the molecular arrangement in the cell is twisted (the optical rotation mode using the optical rotation in which the polarization plane rotates in the liquid crystal composition layer). Either mode can be used. When the birefringence mode is used, the direction of the liquid crystal molecules is changed in the plane by applying a voltage while the direction of the molecular long axis (optical axis) is substantially parallel to the substrate interface, and the axis of the polarizing plate 206 set at a predetermined angle 209 is adjusted. The light transmittance can be changed by changing the angle formed by the light. By using the optical rotation mode, it is possible to change only the azimuth in the direction of the molecular long axis by applying a voltage, and to change the optical rotation caused by unwinding the helix.Available.
[0019]
Using the above display mode, the major axis of the liquid crystal molecules is always almost parallel to the substrate 203 and does not rise, so that the change in brightness when the viewing angle direction is changed is small, and there is no visual dependency. Visual characteristics can be greatly enhanced.
[0020]
Next, a specific configuration of the active matrix type liquid crystal display device will be described with reference to FIGS.
[0021]
In FIG. 2, the active matrix liquid crystal display device includes a liquid crystal display panel 60, a thin film transistor substrate 61, a counter substrate 62, a scanning wiring driving circuit 63, a signal wiring driving circuit 64, and a control circuit 65. In the liquid crystal display panel 60, a thin film transistor substrate 61 and a counter substrate 62 are arranged to face each other, and a nematic liquid crystal composition is mounted between these substrates. On the thin film transistor substrate 61, m + 1 signal lines and n scanning lines are arranged in a matrix, and the display area of the thin film transistor substrate 61 is divided into m × n pixel regions by each signal line and each scanning line. Have been. In each pixel region, thin film transistor elements 5a and 5b, capacitance elements 6a and 6b, and liquid crystal 9 are provided. The gate electrodes of the thin film transistors 5a and 5b are connected to one scanning line 3. The drain electrode of the thin film transistor element 5a is connected to one signal line 1, and the source electrode is connected to the liquid crystal 9 and the capacitor 6a. The other end of the capacitive element 6a is connected to the other scanning line 4. On the other hand, the thin film transistor element 5b has a drain electrode connected to the other signal line 2, and a source electrode connected to the liquid crystal 9 and the capacitor 6b. The other end of the capacitive element 6b is connected to the other scanning line 4.
[0022]
The thin film transistor elements 5a and 5b are formed on a thin film transistor substrate 61, and a gate oxide film 11 and a protective film 12 are laminated on the thin film transistor elements 5a and 5b. The scanning lines 3 and 4 are stacked above the gate insulating film 11, and the signal lines 1 and 2 and the source electrodes 7 a and 7 b are inserted into the protective film 12. A pair of alignment control films 16 are stacked on the protective film 12, and the liquid crystal layer 9 is formed in each alignment control film 16. A transparent resin layer 14 for flattening the surface is laminated on the upper alignment control film 16. Above the transparent resin layer 14, striped R, G, and B color filters 13 are provided. It is installed. A light-shielding film 15 made of an organic polymer is formed in a region of the color filter 13 except for a light propagation path. A transparent substrate is bonded on the color filter 13, and polarizing plates are provided on both sides of the transparent substrate and the thin film transistor substrate 61.Be attached.
[0023]
Each substrate is formed using a glass substrate having a thickness of 1.1 mm and a polished surface. The liquid crystal layer 9 sandwiched between the substrates has a positive dielectric anisotropy Δε of 4.5 and a value of 4.5. And a nematic liquid crystal composition having a birefringence Δn of 0.072 (589 nm, 20 ° C.). Note that, instead of using a crystal having a positive dielectric anisotropy Δε, it is also possible to use a negative crystal.
[0024]
The polyimide type alignment control film 16 applied to each substrate is subjected to a rubbing treatment, and the pretilt angle is set to 3.5 °. The rubbing directions on the upper and lower interfaces are parallel to each other, and the angle between the rubbing directions and the direction of the applied electric field is set to 85 °. The gap between the upper and lower substrates has spherical polymer beads dispersed and sandwiched between the substrates, and is 4.5 μm in a liquid crystal sealed state. Therefore, Δn · d is 0.324 μm. When the substrate thus constructed sandwiches the substrate between two polarizing plates, the polarization transmission axis of one of the polarizing plates is set to approximately 85 ° in the rubbing direction, and the polarization transmission axis of the other polarizing plate is set to the rubbing direction. As shown in FIG. 9, the liquid crystal display panel having normally closed characteristics is substantially rectangular (−5 °).Can be configured.
[0025]
Here, if m = 120 and n = 30, the number of pixels of the liquid crystal display panel 60 is 40 (× 3) × 30 = 3600. At this time, the pixel pitch per pixel is 80 μm in the horizontal direction and 240 μm in the vertical direction, as shown in FIG. FIG. 3 shows an area of one pixel surrounded by the signal wiring 1 in the g-th column, the signal wiring 2 in the (j + 1) -th column, the scanning wiring 4 in the (j-1) -th row, and the scanning wiring 3 in the j-th row. Is shown. In each pixel, as shown in FIG. 5, thin film transistor elements 5a and 5b using semiconductor active layers (amorphous silicon) 8a and 8b having an inverted stagger structure are formed.
[0026]
As the thin film transistor elements 5a and 5b, a two-terminal element such as a polysilicon thin film transistor, a silicon wafer MOS transistor, or a MIM (Metal-Intrinsic-Metal) diode can be used.
[0027]
As shown in FIG. 7, the source electrodes 7a and 7b of the thin film transistor elements 5a and 5b (they may function as drains in an actual driving state, but in the present embodiment, the electrode connected to the signal wiring is referred to as the drain electrode). The electrodes 6a and 6b are formed using the gate insulating film 11 and a part of the scanning line 4 on the previous line. The capacitive elements 6a and 6b are provided to hold the potentials of the source electrodes 7a and 7b at a constant potential and to absorb noise due to signals. The two thin film transistors 5a and 5b provided in one pixel are connected to the source electrodes 7a and 7b, respectively, and as shown in FIG. 6, the direction E of the electric field between the source electrode 7a and the source electrode 7b. Is mainly the component parallel or horizontal to the board surface.Have.It is also possible to provide a redundant configuration by providing three or more thin film transistors in one pixel and connecting the transistors in parallel. Similarly, by using three or more capacitance elements 6a and 6b, and connecting the respective capacitance elements in parallel,Can be redundantly configured.The source electrodes 7a and 7b are used as pixel electrodes, and the alignment of the liquid crystal molecules of the liquid crystal layer 9 is determined by the potential difference between the source electrodes 7a and 7b.Controlled.The distance between the source electrodes 7a and 7b is 48 μm according to the wiring rule. Light is transmitted between the source electrodes 7a and 7b, enters the liquid crystal layer 9, and is modulated. Therefore, it is not necessary to provide a translucent pixel electrode, for example, a transparent electrode such as ITO in order to control the alignment of the liquid crystal molecules. Electrode layerCan be reduced. By forming in the same layer as the video signal wiring, the process can be greatlyCan be shortened.
[0028]
Generally, the alignment accuracy of a photomask is significantly higher than the alignment accuracy between two opposing glass substrates. Therefore, these components can be arranged separately on the substrates on both sides, but it is desirable to form them on one substrate. In this embodiment, the alignment between the source electrode 7a and the source electrode 7b is performed only with a photomask.To be done,Of the electric field E applied to the liquid crystal layer 9Variation can be reduced.Each source electrode 7a, 7b isCan be formedTherefore, the distance d between the source electrodes 7a and 7bVariationLess than 5%Can be suppressed.The scanning signal lines 3 and 4 are formed of a tantalum thin film so that they can also serve as gate electrodes. The video signal lines 1 and 2 are formed of a titanium thin film at the same time as the source electrodes 7a and 7b so that they can also serve as drain electrodes.
[0029]
On the other hand, the scanning wirings 3 and 4 and the signal wirings 1 and 2 are not particularly limited in material, and chromium, aluminum, or the like can be used. Considering the corrosion of metals, metals having high corrosion resistance are desirable. Since the scanning wirings 3 and 4 are preferably made of a metal having a low electric resistance, the scanning wirings 3 and 4 may be composed of two or more metal layers.
[0030]
Epoxy resin is used as the material of the transparent resin 14. On the transparent resin 14 and the substrate 61 having the thin film transistor elements 5a and 5b, a polyimide type alignment control film 16 is applied. In this case, it is also possible to directly rub the surface of the transparent resin 14 without forming another film as the orientation control film 16 on the flattened transparent resin 14. In this case, the epoxy resin has both functions of flattening and controlling the alignment of liquid crystal molecules. This eliminates the step of applying the alignment film, making the manufacturing easier and shorter. In general, in the conventional TN type, there are various characteristics required for the alignment control film 16, and it is necessary to satisfy all of them. Therefore, it is limited to some materials such as polyimide. A particularly important characteristic is the tilt angle. However, in the display mode of the present embodiment, a large inclination angle is not required, and the selection range of the material is significantly improved. Similarly, the protective film 12 for protecting the thin film transistors 5a and 5b may be made of epoxy resin and subjected to a rubbing process. The light-shielding film 15 is formed on a glass plate using chromium in order to eliminate a decrease in contrast due to the influence of the misalignment region. This light-shielding film 15 is preferably formed of an organic polymer. That is, if the light-shielding film 15 is formed of an organic polymer, no conductive substance is present on the counter substrate 62 at all.
[0031]
In this case, in the configuration of the present embodiment, even if conductive foreign matter is mixed during the manufacturing process, there is no possibility that the electrodes are in contact with each other via the counter substrate 62 because the organic polymer is an insulator. Reduce the failure rate due to contact between electrodes to 0Can be suppressed.
[0032]
Therefore, the degree of cleanliness of the formation of the alignment film 16, rubbing, liquid crystal encapsulation and the like is increased, and the manufacturing processCan be simplified.When the light-shielding film 15 is formed of an organic polymer containing a black dye, the reflectance of the organic polymer is low.Can be prevented.The light shielding film 15 is laid out in a stripe shapeif,The printing processCan be used.As a result, the manufacturing processSimplify and reduce costs.
[0033]
Next, a driving method of the liquid crystal display panel 60 will be described with reference to FIG.
[0034]
When the liquid crystal display panel 60 is driven by a signal from the signal wiring driving circuit 64 and a scanning signal from the scanning wiring driving circuit 63, line sequential driving in which signals are sequentially written for each row of the scanning wiring of the liquid crystal display panel 60 is performed.Done.When a scanning signal is sequentially applied to the scanning wiring and a gate voltage 71 is sequentially applied as a selection pulse to the gate electrodes of the thin film transistors 5a and 5b, the thin film transistors 5a and 5b are turned on, and the respective signal wirings 1 and 2 are connected. The applied voltage is written to the capacitance elements 6a and 6b as drain voltages 72 and 73, respectively. When the writing period (1H) of this row ends, the gate voltage 71 falls to the off level, and the thin film transistors 5a and 5b are turned off. As a result, the voltage written in each of the capacitance elements 6a and 6b is held, but actually, when the gate voltage 71 falls to the off level, the voltage shift is caused by the coupling noise due to the parasitic capacitance of the thin film transistors 5a and 5b. 76 and 77 occur and are held at that voltage. Here, the voltage applied to the liquid crystal in the liquid crystal layer 9 is the voltage 78 between the source voltages 74 and 75 of the thin film transistor elements 5a and 5b. The brightness (transmittance) of the pixel is determined by the voltage 78. As described above, the brightness is determined by the difference between the signal voltages to be written, so that this driving method is hereinafter referred to as a differential driving method. Therefore, in the present embodiment, the differential drive signal sent from the image source having the differential drive signal is supplied to the signal lines 1 and 2 via the signal line drive circuit 64.
[0035]
As described above, in the present embodiment, since there is no transparent electrode for controlling the alignment of the liquid crystal, the manufacturing process is simplified and the yield is improved.Increase,Manufacturing costsCan be reduced.In particular, equipment and steps for forming a transparent electrode are not required, and the cost of manufacturing equipment can be significantly reduced and the number of steps can be reduced, thereby reducing costs. Since the common electrode is not required by adopting the differential drive method, the process of forming the common electrodeCan be reduced,It is no longer necessary to provide any electrodes on the opposing substrate. Therefore, the contact failure with the common electrode due to this becomes zero, and the yield is reduced.Is improved, and costs can be reduced.
[0036]
In the present embodiment, characteristics as shown in FIG. 9 were obtained as electro-optical characteristics indicating the relationship between the voltage applied to the liquid crystal and the brightness. From FIG. 9, the contrast ratio becomes 150 or more at the time of 7 V driving, and the difference in the curve when the visual sense is changed to left, right, up and down is extremely smaller than that of the conventional system, and the display characteristics hardly change even when the visual sense is changed. . The liquid crystal alignment was also good, and no alignment failure domain was generated.
[0037]
In the conventional driving method, when the thin film transistor element is switched from the on state to the off state, a voltage shift occurs via the parasitic capacitance of the thin film transistor element, and this voltage shift generates a DC component as a liquid crystal application voltage. However, in the present embodiment, when the thin film transistor elements 5a and 5b are switched from the on state to the off state, the DC component of the liquid crystal voltage generated by the voltage shifts 76 and 77 received through the parasitic capacitance of the thin film transistor elements 5a and 5b is different from that of each thin film transistor. Since the elements 5a and 5b cancel each other, it was confirmed that no occurrence occurred. Therefore, in the present embodiment, there is no need to correct the DC component, and the liquid crystal is converted to an AC having no DC component.Drive,FlickerCan be suppressed.Similarly, no afterimage due to the DC component was observed, and the luminance gradient was not conspicuous. When using a two-terminal element such as an MIM diode, the color position of the elementVariationThe image quality defect such as the uneven brightness due to the above is also canceled by the two two-terminal elements, so that the uneven brightness is eliminated.
[0038]
Here, the electro-optical characteristics of a liquid crystal display device using a twisted nematic (TN) type, which is a conventional method, are shown in FIG. The nematic liquid crystal composition used in this device has the same dielectric anisotropy Δε as in the above embodiment, a positive value of 4.5, a refractive index anisotropy Δn of 0.072 (589 nm, 20 nm). ° C), the gap is 7.3 µm, and the twist angle is 90 °. Therefore, Δn · d is 0.526 μm.
[0039]
It is understood from FIG. 10 that the curve changes sharply in the visual direction. In the vicinity of the step structure of the adjacent portion of the thin film transistor, an alignment defect domain in which the alignment direction of the liquid crystal molecules is different from that of the peripheral portion occurs. In the common electrode, the DC componentCan't cancel,It was confirmed that flicker, afterimage and luminance gradient occurred.
[0040]
(2nd Embodiment)
Next, a second embodiment of the present invention will be described with reference to FIGS.
[0041]
In this embodiment, a single thin film transistor element 5c and a single capacitance element 6c are provided for each pixel, the gate electrode of the thin film transistor element 5c is connected to one scanning wiring 4, and the drain electrode is connected to one signal wiring 1. The source electrode is connected to the liquid crystal 9 and the capacitor 6c, the other end of the capacitor 6c is connected to the other signal line 2, and the other end of the liquid crystal 9 is connected to the other signal line 2. And the electrodes of each pixel are configured as shown in FIG. Also in the present embodiment, the alignment of the liquid crystal is controlled by the potential difference between the source electrode 7c and the signal wiring 2.Control.That is, similarly to the first embodiment, when a scanning signal is sequentially applied to each of the scanning lines 3 and 4, a potential difference between the signal lines 1 and 2 according to the video information is generated.Occurs.Note that the capacitor 6c is formed between the signal wiring 2 and the source electrode 7c. The capacitive element 6c was formed with the gate insulating film 11 interposed between the electrode 20 and the signal wiring formed at the same time when the scanning wiring was formed. As shown in FIG. 13, since the source electrode 7c and the electrode 20 have different layers, a hole is formed in the gate insulating film 11 to make contact between the source electrode 7c and the electrode 20.
[0042]
In the above configuration, when driving the thin film transistor element 5c in each pixel, when the scanning wiring 4 is scanned by the scanning signal, the thin film transistor element 5c is turned on, and the potential difference generated between the signal wirings 1 and 2 is a capacitance. The element 6c is charged, and the charged voltage is held by the capacitor 6c. Next, after the scanning wiring 3 is scanned and the thin film transistor element 5c is turned off, the potential of the signal wiring 2 fluctuates, but the potential of the source electrode 7c also fluctuates similarly by the capacitor 6c. No matter how the potential changes, the potential difference between the source electrode 7c and the signal wiring 2 is kept constant. Therefore, in this embodiment, the liquid crystal is driven by the same driving method as in the above embodiment.Can be driven.
[0043]
As described above, in the present embodiment, the liquid crystal 9 is provided by providing one thin film transistor element and one capacitor element for each pixel.Can be drivenThe planar structure of each pixel is simplified, and the yield isIs improved.Since the number of transistor elements provided in each pixel is reduced, the area of an effective portion (opening) that transmits light can be increased, and the transmittance can be improved.Can contributeWith the display panelCan be bright.
[0044]
(Third embodiment)
Next, a third embodiment of the present invention will be described with reference to FIG.
[0045]
In the present embodiment, the source electrodes 7a and 7b are formed in a comb shape, and the respective electrodes are arranged so as to mesh with each other. Other configurations are the same as those of the first embodiment. Therefore, only the configuration of the electrodes will be described. That is, parallel electrodes 7c and 7d parallel to the signal lines 1 and 2 are formed on the source electrodes 7a and 7b of each pixel region, and the parallel electrodes 7c and 7d form a comb-shaped portion at the center of each pixel region. Are connected to the electrode pieces 7e and 7f protruding therefrom. The parallel electrodes 7c and 7d and the electrode pieces 7e and 7f are arranged parallel to each other and opposed to each other.
[0046]
When an electric field E is generated between the source electrodes 7a and 7b, the electric field E is expressed as E = V / d. If the distance d between the two electrodes to which the electric field E is applied is long, the electric field is effectively applied to the liquid crystal. Not the liquid crystalThresholdVoltage rises. However, when the source electrodes 7a and 7b are comb-shaped and the source electrodes 7a and 7b are provided with the parallel electrodes 7c and 7d and the electrode pieces 7e and 7f, the distance between the parallel electrodes 7c and 7d and the electrode pieces 7e and 7f is 48 μm. To 16μm and about 1/3Can be reduced.As a result, the electric field applied to the liquid crystal becomes about three times, and as a result, both the threshold voltage and the response time (the time during which the liquid crystal moves) are different from those of the first embodiment.Can be shortened.
[0047]
When a voltage at which the brightness changes by 10% of the total change amount (defined as V10) is defined as a threshold voltage, in the first embodiment, the threshold voltage is 9.5V. According to the present embodiment, the threshold voltage is 5.8V. As for the response time, the on / off switching is performed between a voltage of 0 V and a voltage (defined as V90) at which the brightness changes by 90% of the total change amount, and the response time (tON + tOFF) at that time is measured. What was 650 ms in the embodiment was reduced to 140 ms in the embodiment. Here, tON and tOFF both represent the time required to change by 90% with respect to the total amount of dynamic luminance change.
[0048]
As described above, in the present embodiment, in addition to the effects of the above-described embodiments, the threshold voltage is higher than that of the first embodiment.Can be loweredTogether with the response timeCan be shortened.In the present embodiment, not only the method using the differential driving method but also other display modes can be used.
[0049]
(Fourth embodiment)
Next, a fourth embodiment of the present invention will be described with reference to FIG.
[0050]
In the present embodiment, the source electrodes 7a and 7b are formed in a comb shape like the above-described embodiment, and the electrodes are arranged so as to mesh with each other. The other configuration is the same as that of the first embodiment. Only the configuration will be described.
[0051]
In the present embodiment, parallel electrodes 7c and 7d parallel to the signal wirings 1 and 2 are connected to the source electrodes 7a and 7b, respectively, and are perpendicular to the parallel electrodes 7c and 7d from the parallel electrodes 7c and 7d, respectively. The electrode pieces 7e, 7f, 7g extending in the directions are connected. The electrode pieces 7e, 7f, 7g are arranged to face each other, an electric field E is applied between the electrode piece 7e and the electrode piece 7f, and an electric field E is applied between the electrode piece 7f and the electrode piece 7g.Applied.
[0052]
As described above, in the present embodiment, the direction of the electric field applied to the liquid crystal is shifted by 90 ° from that of the above-described embodiment, so that the electric field between the signal lines 1 and 2 fluctuates due to the voltage fluctuation of the signal lines 1 and 2. Even if the liquid crystal isCan be controlled stablyAt the same time, the crosstalk with the signal lines 1 and 2Can be resolved.
[0053]
(Fifth embodiment)
Next, a fifth embodiment of the present invention will be described with reference to FIGS.
[0054]
In this embodiment, a plurality of thin film transistors 5a, 5b and capacitors 6a, 6b are provided for each pixel, the gate electrode of the thin film transistor 5a is connected to one scanning wiring 4, and the drain electrode is connected to one signal wiring 1. The source electrode is connected to the capacitor 6a and the liquid crystal 9, the other end of the capacitor 6a is connected to the other scanning line 3, the gate electrode of the thin film transistor 5b is connected to the other scanning line 3, and the drain electrode is connected. It is connected to the other signal line 2, the source electrode is connected to the liquid crystal 9 and the capacitor 6b, and the other end of the capacitor 6b is connected to one scanning line 4.
[0055]
In this embodiment, since the gate electrodes of the thin film transistors 5a and 5b are connected to different scanning lines 3 and 4, the difference signal of the even lines of the signal lines is delayed by one horizontal period from the difference signal of the odd lines. A delay circuit is provided on the output side of the signal line driving circuit 64. That is, in the pixel configuration of the present embodiment, the row for supplying the signal for differential drive is shifted by one row. Conversely, it is also possible to delay the odd-numbered difference driving signals from the even-numbered difference signals.
[0056]
Next, a driving method having the above configuration will be described.
[0057]
In driving each of the thin film transistors 5a and 5b, a method is adopted in which a scanning signal is applied to one scanning wiring and a bias voltage is applied to the other scanning wiring. That is, when the selection pulse 151 is applied to the gate electrode of the thin film transistor element 5a in order to drive the thin film transistor element 5a, the bias voltage Vb is applied to the ground level of the capacitive element 6a to which the source electrode 7a of the thin film transistor element 5a is connected. (+) 160 is applied. For this reason, when the thin film transistor element 5a is turned on, the voltage Vc1 written to the capacitor element 6a is, assuming that the potential of the signal wiring 1 at that time is Vd1,
Vc1 = Vd1-Vb (+)
It becomes.
[0058]
On the other hand, the voltage Vc2 written to the capacitor 6b is written when the selection pulse 152 is applied to the scanning wiring 3, and the bias voltage Vb2 is applied to the ground level of the capacitor 6b to which the source electrode 7b of the thin film transistor 5b is connected. (−) 161 is applied. Therefore, assuming that the potential of the signal wiring 2 at this time is Vd2,
Vc2 = Vd2 + Vb (−)
It becomes.
[0059]
Therefore, the voltage Vlc159 applied to the liquid crystal is
Vlc = | Vc1-Vc2 | = | Vd1-Vb (+)-(Vd2 + Vb (-)) |
And Vb (+) = − Vb (−) = Vb,
Vlc = | Vd1-Vd2-2Vb | = | Vd2-Vd1 + 2Vb |
Here, Vd2−Vd1 is positive.
[0060]
Therefore, if Vb is set to 1 V and the voltage Vlc = Vw = 7 V for displaying white, Vd2−Vd1 is 5 V at the maximum, and therefore, as described in the first embodiment, the maximum amplitude of the signal line driving circuit 64 is set. Becomes 2 × 5V of 10V, which can be reduced from 14V amplitude to 10V amplitude. As a result, the power consumption of the signal line driving circuit 64 is reduced to about half.Can be reduced.
[0061]
As described above, in the present embodiment, in addition to the effects of the first embodiment, the voltage of the signal line driving circuit 64 can be reduced, and the power consumption can be reduced.Can be reduced.
[0062]
In the embodiment, the bias voltage Vb is
Vb = (Vw +Vblk) / 2
ToCan be set.Here, Vw indicates a voltage for displaying white, and Vblk indicates a voltage for displaying black.
[0063]
Assuming that Vw = 7V, Vblk = 3V, and Vb = 5V, the maximum amplitude of the signal line drive circuit 64 is 2 × 2V, that is, 4V, and an LSI (5V withstand voltage LSI) by a normal process of forming the signal line drive circuit 64 ToCan be used.Therefore, when the signal line drive circuit 64 is configured by an LSI, it is possible to significantly reduce the cost.
[0064]
Next, a specific configuration of a conversion circuit that converts a video signal into a differential drive signal will be described with reference to FIGS.
[0065]
The video signal conversion circuit 100 according to the present embodiment includes a latch 101, a complement converter 102, a selector 103, an adder 104, a comparator 105, a latch 106, a buffer 107, and an initialization circuit 110. The dot clock 108 is input to 106 and the adder 104, and the data related to the video signal is input to the latch 101. The latch 101 sequentially inputs video signal data according to the dot clock 108, latches the input data, and sequentially transfers the latched data to the selector 103 and the complement converter 102.Transfer toThe complement converter 102 converts the data transferred from the latch 101 into complement data, and converts the converted data to a selector 103.Transfer toThe selector 103 selects one of the data from the latch 101 or the complement converter 102 in accordance with a command from the comparator 105 and adds the selected data to the adder 104.Transfer toThe adder 104 sequentially accumulates the data from the selector 103 and the data from the latch 106 according to the dot clock 108, and transfers the added data to the comparator 105, the latch 106, and the buffer 107. The adder 104 adds the display data before being latched by the latch 106 to the data from the latch 101 or, when the complement converter 102 is selected, the display data from the latch 106 and the data from the selector 103. Is subtracted, and the calculated value is passed through the buffer 107.Output.The signal output from the buffer 107 is applied to the signal wiring. Since the difference signal output from the buffer 107 only needs to have the absolute value of the voltage difference between adjacent signal wirings, it is also possible to create a difference drive signal by subtraction.
[0066]
Here, only addition or subtraction is performed by the adder 104.ButWhen repeated, the absolute value of the signal generated by the addition or subtraction becomes a very large value. Therefore, when the output of the adder 104 exceeds the reference value 109 or falls below the reference value, the comparator 105 Is inverted, and the selector 103 selects the addition or the subtraction.Command.FIG. 20 shows the relationship between the output data and the output of the comparator 105 at this time.
[0067]
As described above, in the present embodiment, when the data from the latch 101 is selected by the selector 103 and the added value of the selected data exceeds the reference value 109, the complement value by the complement converter 102 Is selected by the selector 103. When the data output from the complement converter 102 is selected by the selector 103, the data is subtracted by the adder 104, and the added value of the adder 104 is inverted. On the other hand, when the added value of the adder 104 falls below the negative reference value 109, the data from the latch 101 is selected by the selector 103 according to a command from the comparator 105. Therefore, the amplitude of the voltage output from the signal line driving circuit 64 is (the voltage Vw required for displaying white) × 2 at the maximum.GoodWill be.
[0068]
In principle, the liquid crystal needs to be driven by AC, and in the present embodiment, the polarity of the differential drive signal is inverted every vertical period (one frame) using the vertical synchronization signal Vsync. For this reason, in the present embodiment, each time the vertical synchronization signal Vsync is input to the initialization circuit 110, the initialization circuit 110 alternately outputs the initialization data of the positive polarity and the initialization data of the negative polarity so that the latch 106 Is to clear the data. When the positive polarity initialization data and the negative polarity initialization data are set in the latch 106 for each frame, the polarity of the differential drive signal can be inverted for each frame. This is equivalent to alternately adding positive polarity initialization data or negative polarity initialization data to the head of the video signal data every vertical period. Although two data of the positive polarity and the data of the negative polarity are used as the initialization data, it is also possible to use three or more data as the initialization data.
[0069]
As described above, according to the present embodiment, the liquid crystal is applied with the voltage of the inverted polarity every vertical period, so that the liquid crystal is subjected to AC.Can be driven.
[0070]
In this embodiment, the voltage is applied to the liquid crystal.When no voltage is appliedA mode in which black is displayed and white is displayed when a voltage is applied, that is, a normally closed mode is used.
[0071]
In the above embodiment,AccumulationAlthough the adder 104 and the latch 106 are used as the arithmetic unit for adding,AccumulationOther arithmetic units can be used as long as they perform the addition.
[0072]
By having the conversion circuit 100 in the present embodiment inside a liquid crystal display device, it can be used as an image source, for example, a personal computer, a workstation, or the like.Can respond.
[0073]
In the above embodiment, the polarity of the differential drive signal can be inverted every horizontal period (1H) using a vertical synchronization signal. That is, the latch 106 is cleared every horizontal period using the positive polarity initialization data and the negative polarity initialization data, and the positive polarity initialization data or the negative polarity initialization data are alternately latched in the latch 106. Let it. Based on such latched data, data isAccumulationWhen added, the video signal data is converted into the differential drive signal 111. It is also possible to use the vertical synchronization signal to polarize the inversion of the differential drive signal for each of a plurality of horizontal periods.
[0074]
As described above, when the polarity of the differential drive signal is inverted every one horizontal period or a plurality of horizontal periods using the vertical synchronizing signal, the polarities of the flicker generated for each line are canceled each other, and the flicker is generated.Can be reducedIn addition, the phenomenon of vertical stripes when displaying wind patterns etc., so-called vertical smear,Can be reduced.
【The invention's effect】
[0075]
According to the present invention,The orientation of the liquid crystal can be adjusted without providing a transparent electrode in the light propagation path in the pixel area.Since control can be performed, the yield can be increased and the number of manufacturing steps can be reduced.Visual characteristicsHas been improved,Multi-tone display becomes easy. Image defects such as brightness gradient, afterimage, flickerAnd reduce the voltagepower consumptionCan be reduced.
[Brief description of the drawings]
[0076]
FIG. 1 is a diagram illustrating an operation of a liquid crystal in a liquid crystal display panel of a liquid crystal display device according to the present invention.
FIG. 2 is an overall configuration diagram of a liquid crystal display device.
FIG. 3 is a diagram illustrating a configuration of one pixel region of the liquid crystal display panel according to the first embodiment of the present invention.
FIG. 4 is a diagram illustrating an equivalent circuit of a pixel according to the first embodiment of the present invention.
FIG. 5 is a sectional view taken along line A in FIG. 3;
FIG. 6 is a sectional view taken along line B in FIG. 3;
FIG. 7 is a sectional view taken along line C in FIG. 3;
FIG. 8 is a diagram showing a voltage waveform applied to each electrode of the first embodiment.
FIG. 9 is a diagram showing electro-optical characteristics of the first embodiment.
FIG. 10 is a diagram showing electro-optical characteristics of a conventional liquid crystal display device.
FIG. 11 is a front view illustrating a configuration of a pixel region according to a second embodiment of the present invention.
FIG. 12 is a diagram illustrating an equivalent circuit of a pixel according to a second embodiment of the present invention.
FIG. 13 is a sectional view taken along line D in FIG. 10;
FIG. 14 is a diagram illustrating a pixel configuration according to a third embodiment of the present invention.
FIG. 15 is a diagram illustrating a pixel configuration according to a fourth embodiment of the present invention.
FIG. 16 is a diagram illustrating a pixel configuration according to a fifth embodiment of the present invention.
FIG. 17 is a diagram illustrating an equivalent circuit of a pixel according to a fifth embodiment.
FIG. 18 is a diagram showing a voltage waveform applied to each electrode of the fifth embodiment.
FIG. 19 is a configuration diagram of a conversion circuit that converts a video signal into a difference signal.
20 is a waveform chart for explaining the operation of the conversion circuit shown in FIG.
[Explanation of symbols]
[0077]
1,2 signal wiring
3,4 scanning wiring
5a, 5b thin film transistor element
6a, 6b capacitive element
7a, 7b Source electrode
9 Liquid crystal layer
11 Gate insulating film
12 Protective film
13 Color filter
15 Light shielding film
16 Alignment film

Claims (1)

一対の基板間に配置された液晶層を有し一方の基板に複数の走査配線と信号配線がマトリクス状に配置されて基板上の領域が各走査配線と各信号配線により複数の画素領域に分割されており、各走査配線が走査配線駆動手段に接続され、各信号配線が信号配線駆動手段に接続されているアクティブマトリクス型液晶表示装置において、
各画素領域には複数のアクティブ素子と複数の容量素子が互いに液晶組成物中の液晶に等価回路的に接続された状態で配置され、
一方のアクティブ素子は一方の容量素子と互いに直列接続されて一方の信号配線と一方の走査配線に接続され、
他方のアクティブ素子は他方の容量素子と互いに直列接続されて他方の信号配線と一方の走査配線に接続され、
前記各画素領域は少なくとも不透明な第1のソース電極と不透明な第2のソース電極を有し、
前記第1のソース電極は前記一方のアクティブ素子に接続され、前記第2のソース電極は前記他方のアクティブ素子に接続され、
前記信号配線駆動手段は、各画素領域に属する信号配線に互いに電位の異なる信号を映像情報に応じて印加し、前記液晶組成物中の各液晶分子は前記第1のソース電極と前記第2のソース電極の電位差により生じる電界により制御されることを特徴とするアクティブマトリクス型液晶表示装置。
A liquid crystal layer is interposed between a pair of substrates. A plurality of scanning lines and signal lines are arranged in a matrix on one substrate, and a region on the substrate is divided into a plurality of pixel regions by each scanning line and each signal line. In the active matrix type liquid crystal display device , each scanning line is connected to the scanning line driving unit, and each signal line is connected to the signal line driving unit.
In each pixel region, a plurality of active elements and a plurality of capacitive elements are arranged in a state where they are connected to each other in a liquid crystal in a liquid crystal composition in an equivalent circuit,
One active element is connected in series with one capacitance element and connected to one signal wiring and one scanning wiring,
The other active element is connected in series with the other capacitive element and connected to the other signal wiring and one scanning wiring,
Each of the pixel regions has at least an opaque first source electrode and an opaque second source electrode,
The first source electrode is connected to the one active element, the second source electrode is connected to the other active element,
The signal line driving means applies signals having different potentials to signal lines belonging to each pixel region in accordance with video information, and each liquid crystal molecule in the liquid crystal composition has the first source electrode and the second source electrode. An active matrix liquid crystal display device which is controlled by an electric field generated by a potential difference between source electrodes.
JP2001295596A 2001-09-27 2001-09-27 Active matrix type liquid crystal display Expired - Lifetime JP3569846B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001295596A JP3569846B2 (en) 2001-09-27 2001-09-27 Active matrix type liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001295596A JP3569846B2 (en) 2001-09-27 2001-09-27 Active matrix type liquid crystal display

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP29315292A Division JPH06148596A (en) 1992-10-30 1992-10-30 Active matrix type liquid crytal diplay device

Publications (2)

Publication Number Publication Date
JP2002189204A JP2002189204A (en) 2002-07-05
JP3569846B2 true JP3569846B2 (en) 2004-09-29

Family

ID=19116998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001295596A Expired - Lifetime JP3569846B2 (en) 2001-09-27 2001-09-27 Active matrix type liquid crystal display

Country Status (1)

Country Link
JP (1) JP3569846B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101003623B1 (en) * 2004-12-31 2010-12-23 엘지디스플레이 주식회사 Liquid crystal display device using in plane switching mode

Also Published As

Publication number Publication date
JP2002189204A (en) 2002-07-05

Similar Documents

Publication Publication Date Title
KR100710164B1 (en) In-Plane Switching mode Liquid Crystal Display Device
JP3564704B2 (en) Active matrix type liquid crystal display device and driving method thereof
TWI479475B (en) Liquid crystal display panel and driving method thereof
EP1600930B1 (en) Display driving method
KR100738176B1 (en) Display device
JPH06148596A (en) Active matrix type liquid crytal diplay device
WO2011093387A1 (en) Liquid crystal display device
JP3127640B2 (en) Active matrix type liquid crystal display
TW569073B (en) Active matrix liquid crystal display device
US20040095541A1 (en) Liquid crystal display device and method for fabricating the same
US20080284708A1 (en) Liquid Crystal Display Device
JP3668844B2 (en) Display device and driving method thereof
JP3194873B2 (en) Active matrix type liquid crystal display device and driving method thereof
KR100430376B1 (en) Liquid crystal display
JP3058804B2 (en) Liquid crystal device
KR101624826B1 (en) Liquid crystal drive method and liquid crystal display device
JP3569846B2 (en) Active matrix type liquid crystal display
JP3243185B2 (en) Active matrix type liquid crystal display device and driving method thereof
JP2000035593A (en) Active matrix type liquid crystal display device and its driving method
JPH08179278A (en) Active matrix type liquid crystal display element
WO2011048836A1 (en) Display apparatus
JPH08248387A (en) Liquid crystal display device
JPH10186405A (en) Active matrix type liquid crystal display device
TW200847116A (en) Low cost switching element point inversion driving scheme for liquid crystal display
JP2024051618A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040518

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040609

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080702

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090702

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100702

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100702

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100702

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100702

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110702

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110702

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110702

Year of fee payment: 7

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110702

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110702

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110702

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313121

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110702

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110702

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120702

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120702

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 9

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 9