JP2002196703A - 半導体素子の実装構造及びその構造を有する液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 液晶表示装置のＣＯＧ実装において接続パッ
ド及び引き出し配線と半導体素子の突起電極間のショー
トを防止する。 【解決手段】 ＣＯＧ実装を行う接続パッドの構造にお
いて、上層導電膜１２を下層導電膜９の形状より小さく
かつ絶縁膜１０の開口部１１の形状より大きくすること
により、下層導電膜９の辺縁に形成される段差部１０
ａ，１０ｂに絶縁部分を露出させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体素子の実装
構造及びその構造の液晶表示装置に関する。

【０００２】

【従来の技術】近年、液晶表示装置は各種コンピュータ
や携帯電話等の表示装置として様々な機器に多く利用さ
れている。また、機器の薄型化及び小型化に伴い、液晶
表示装置の狭額縁化が求められており、ＩＣやＬＳＩ等
の半導体素子の実装には様々な方法が用いられている。

【０００３】その実装方法のうち代表的なものに、ガラ
ス基板上の電極に直接半導体素子を接続するチップオン
グラス（ＣＯＧ）実装がある。この実装方法はＴＡＢ
（TapeAutomated Bonding）よりも部品点数が少なくし
たり、微細ピッチの接続を行えたり、半導体素子を含む
基板全体の厚さを薄くできる等の利点を有する。なお、
ガラス基板の代わりにプラスチック製のフレキシブル基
板が用いられることもあり、これをＣＯＦ（chip on fl
exible）、ＣＯＰ（chip on plastic）と呼ぶことがあ
り、液晶パネルを駆動させる半導体素子は、駆動用ドラ
イバ（Driver IC、Driver LSI）と呼ばれる。

【０００４】導電性を有する接着剤としては、導電性接
着剤（導電性ペースト）に代わって異方性導電膜（ＡＣ
Ｆ）６が広く使用されるようになっている。ＣＯＧ実装
では、ＡＣＦ６と導電性接着剤が併存して使用されてお
り、回路基板一般への半導体素子の実装では、ＡＣＦ６
を用いた実装方法が多く使用されるようになっている
（特公昭６１−２７９０２号公報、特公昭６２−６６５
２号公報、特公平４−５４９３１号公報等参照）。異方
性導電膜（Anisotropic Conductive Film：ACF）６は、
絶縁性を有する接着剤中に導電性粒子が分散され厚み方
向（接続方向）に導電性を有し、面方向（横方向）に絶
縁性を有するもので、導電粒子と接着剤から構成され、
その接続は基本的には加熱圧着である。図３はＣＯＧ実
装の概略図を示す。基板１の実装パッド２を覆うように
ＡＣＦ６を貼り付け、突起電極４の施された半導体素子
５を装着して加熱圧着する。圧着することにより、ＡＣ
Ｆ６の導電粒子６ａを介して前記半導体素子５と実装パ
ッド２が導通することになる。

【０００５】図４は、従来の液晶表示装置の基板におけ
る半導体素子５の接続部の配置構成図であり、図５は、
図４におけるA−A’間の断面図である。ＣＯＧにおいて
半導体素子５の突起電極（バンプ）４が接続される接続
パッド２は、複数配列され、各接続パッド２は、積層膜
構造である。つまり、ガラス基板７上に絶縁膜８が形成
されて、この絶縁膜８上に下層導電膜９がアルミニウム
にて形成されている。前記下層導電膜９上に開口部１１
を有する絶縁膜１０を形成し、さらに絶縁膜１０及び開
口部１１を覆うように上層導電膜１２がＩＴＯ（Indium
Tin Oxide）として形成され、開口部１１を介して上層
導電膜１２と下層導電膜９が導通する。また、上層導電
膜１２は下層導電膜９周辺の絶縁膜の段差部１０ｃを覆
うように形成されている。したがって、半導体素子５の
突起電極４は、上層導電膜１２の開口部１１にあたる部
分にＡＣＦ６の導電粒子６ａを介して圧着されるように
なっている。

【０００６】なお、ＣＯＧ実装等により半導体素子を実
装する前に液晶パネル内を検査するための共通検査配線
１３への引き出し配線として、前記接続パッド２の上層
導電膜１２を伸ばして引き出し配線１４が形成されてい
る（図４）。引き出し配線１４は、液晶パネル内の検査
の後にレーザーカット法等によりカットされ、共通検査
配線１３と接続パッド２の導通が切り離される。そのた
め、引き出し配線１４の上部には絶縁膜１０がなく、導
電膜が露出している。

【０００７】

【発明が解決しようとする課題】しかしながら、従来の
半導体素子の実装において、図６（ａ）および図６
（ｂ）に示すように、半導体素子５の突起電極４が開口
部１１からずれて圧着された場合、突起電極４と本来実
装されるべき接続パッド２の隣の接続パッド２が導電粒
子６ａを介してショートする危険性を有していた（図中
符号Ｄ−Ｄ’部）。このような問題は、突起電極４が正
常に実装された場合でも、ＡＣＦ６の導電粒子６ａが偶
然に多数連なった場合に発生し得る問題でもある。

【０００８】また、図６（ａ）及び図６（ｃ）に示すよ
うに、突起電極４が開口部１１からずれて圧着された場
合、本来実装されるべき接続パッド２に近接する接続パ
ッド２から引き出された引き出し配線１４と突起電極４
が導電粒子６ａを介してショートする危険性も有してい
た（図中符号Ｅ−Ｅ’部）。このような問題は、接続パ
ッド２がいわゆる千鳥構成の配置となっている場合にお
いて特に問題となる。また、突起電極４が正常に実装さ
れた場合でも、ＡＣＦ６の導電粒子６ａが偶然に多数連
なった場合に発生しうる問題でもある。そして、半導体
素子５の小型化の要請から、突起電極４や接続パッド２
の間隔は更に一層狭くなることが予想され（接続パッド
のファインピッチ化）、これらのショートの問題は避け
られない問題である。

【０００９】そこで、本発明の目的は、半導体素子の突
起電極が半導体素子実装用の基板の対応する接続パッド
からずれた場合やＡＣＦの導電粒子が偶然連なった場合
のように導電性を有する接着剤により導通が生じてもシ
ョートさせることなく安定的に実装することが可能な実
装構造及びその構造を有する液晶表示装置を提供するこ
とにある。

【００１０】

【課題を解決するための手段】本発明の請求項１記載の
半導体素子の実装構造は、接続パッドが形成された半導
体実装用の基板に、導電性を有する接着剤を介して、突
起電極を有する半導体素子が実装される半導体素子の実
装構造において、上記接続パッドは、導電性を有する接
着剤を介して上記対応する半導体素子の突起電極が接続
されるべき接続パッド以外の接続パッドとの導通を防止
するための絶縁部分が少なくとも設けられていることを
特徴とする。

【００１１】この発明によれば、接続パッドに絶縁部分
が設けられていることから、半導体素子の突起電極が接
続パッドからずれた場合やＡＣＦの導電粒子が偶然連な
った場合のように導電性を有する接着剤により導通が生
じても突起電極と本来実装されるべき接続パッドの隣の
接続パッドが導電粒子を介してショートするおそれがな
くなる。

【００１２】本発明の請求項２記載の半導体素子の実装
構造は、接続パッドが形成された半導体実装用の基板
に、導電性を有する接着剤を介して、突起電極を有する
半導体素子が実装されるとともに、接続パッドから検査
用の引き出し配線が引き出された半導体素子の実装構造
において、上記接続パッドに、導電性を有する接着剤を
介して上記引き出し配線との導通を防止するための絶縁
部分が少なくとも設けられていることを特徴とする。

【００１３】この発明によれば、接続パッドに絶縁部分
が設けられていることから、ＡＣＦの導電粒子が連なっ
た場合や半導体素子の突起電極がずれた場合でも、突起
電極と液晶パネルの検査用の引き出し配線が導電粒子を
介してショートするおそれがなくなる。

【００１４】本発明の請求項３記載の半導体素子の実装
構造は、前記接続パッドは、基板上に形成した下層導電
膜を覆うようにかつ下層導電膜の上中央部に下層導電膜
より小さい形状の開口部を有するように絶縁膜を形成
し、その上部に開口部より大きくかつ下層導電膜より小
さい形状の上層導電膜を形成し、絶縁膜の開口部を介し
て上層導電膜と下層導電膜を導通させる構造をとること
により、下層導電膜の外周辺縁に絶縁膜を段差状に設け
たことを特徴とする。

【００１５】この発明によれば、下層導電膜の外周辺縁
に生じる絶縁膜の段差部に絶縁膜のみを露出させるに際
して、開口部より大きくかつ下層導電膜より小さい形状
の上層導電膜を形成することにより、従来の積層膜構造
の接続パッドと同じように容易に形成することができ
る。

【００１６】本発明の請求項４記載の半導体素子の実装
構造は、請求項１乃至請求項３記載の発明において、前
記接続パッドが複数列で構成されるとともに互いの列を
ずらして千鳥配置となっていることを特徴とする。

【００１７】この発明によれば、接続パッドを千鳥配置
とした場合でも、ＡＣＦの導電粒子が連なったり半導体
素子の突起電極がずれたりしても突起電極と接続パッド
もしくは引き出し配線が導電粒子を介してショートしな
いため、接続パッドのファインピッチ化に対応すること
ができる。

【００１８】本発明の請求項５記載の半導体素子の実装
構造は、接続パッドが形成された半導体実装用の基板
に、導電性を有する接着剤を介して、突起電極を有する
半導体素子が実装されるとともに、接続パッドから検査
用の引き出し配線が引き出された半導体素子の実装構造
において、上記引き出し配線に導電性を有する接着剤を
介して上記接続パッドとの導通を防止するための絶縁部
分が少なくとも設けられていることを特徴とする。

【００１９】この発明によれば、引き出し配線に絶縁部
分が設けられていることから、ＡＣＦの導電粒子が連な
った場合や半導体素子の突起電極がずれた場合でも、突
起電極と検査用の引き出し配線が導電粒子を介してショ
ートするおそれがなくなる。

【００２０】本発明の請求項６記載の半導体素子の実装
構造は、前記接続パッドは少なくとも上層導電膜と下層
導電膜及びそれらの間の絶縁膜からなっており、前記引
き出し配線は接続パッドの下層導電膜から引き出される
とともに、接続パッドの絶縁膜で覆われていることを特
徴とする。

【００２１】この発明によれば、引き出し配線は接続パ
ッドの下層導電膜と同じ層で形成され、かつその上に絶
縁膜が形成されることにより、ＡＣＦの導電粒子が連な
った場合や半導体素子の突起電極がずれた場合でも、突
起電極と検査用の引き出し配線が導電粒子を介してショ
ートするおそれがなくなる。また、下層導電膜形成時と
同時に引き出し配線を形成できるため、従来の積層膜構
造の接続パッドと同じように容易に形成することができ
る。

【００２２】本発明の請求項７記載の液晶表示装置は、
前記請求項１乃至請求項４記載の半導体素子の実装構造
を使用するものであって、配線パターンが形成された半
導体実装用の基板は、対向する基板間に液晶が狭持され
た液晶パネルの一方の基板と一体とされた基板であるこ
とを特徴とする。

【００２３】この発明によれば、ＣＯＧ実装における半
導体素子実装の際にＡＣＦの導電粒子が連なった場合や
半導体素子の突起電極がずれた場合でも、突起電極と本
来実装されるべき接続パッドの隣の接続パッドもしくは
引き出し配線が導電粒子を介してショートする危険性が
なくなるため、電気的接続の信頼性の高い液晶表示装置
を提供することができる。

【００２４】

【発明の実施の形態】（第一の実施の形態）以下、本発
明の実施の形態を、図面を引用しながら説明する。本実
施の形態における半導体素子の実装構造は、本発明をＣ
ＯＧ実装に適用したものである。すなわち本発明の実施
の形態は、図３に示すように、現在使用されている代表
的なアクティブ素子であるＴＦＴを用いた反射型の液晶
パネル３において、液晶パネル３周縁部の実装領域に半
導体素子５を実装するものである。液晶パネル３の第一
の基板（一方の基板：ＡＭ基板）１は、他方の基板１３
よりも大きく、このため両基板１，１３を重ね合わせる
と、ＡＭ基板１の周辺に一部張り出した半導体素子５の
実装領域が形成されている。この第一の基板１の実装領
域には、半導体実装用の接続パッドが形成されている。
なお、ＡＭ基板１としてはガラス基板の他、合成樹脂製
のフレキシブル基板でも良い。

【００２５】図１は、本発明におけるＣＯＧ接続パッド
の構成図である。図２は接続パッドの断面図であり、そ
れぞれ（ａ）は図１におけるＡ−Ａ’断面図、（ｂ）は
Ｂ−Ｂ’断面図、（ｃ）はＣ−Ｃ’断面図である。接続
パッド２はいわゆる千鳥配置に配されている。各接続パ
ッド２からは検査用の引き出し配線１４が引き出され、
検査接続配線コンタクト１６と検査接続配線１５とを介
して共通検査配線１３に接続されている。共通検査配線
１３は半導体素子５の実装前に液晶パネル３の内部を検
査するための配線である。

【００２６】積層膜の構造や膜形成方法は従来例と同じ
く一般的なものであるが、本実施の形態の接続パッド２
はその形状に特徴があり、上層導電膜１２を形成すると
きに、開口部１１を覆うように開口部１１より大きくか
つ下層導電膜９より小さい形状にて形成されている。こ
れにより、絶縁膜１０は下層導電膜９の形状に沿って段
差部１０ａ，１０ｂが生じる。一方、上層導電膜１２は
下層導電膜９より小さい形状であるため、段差部１０
ａ，１０ｂに上層導電膜１２は存在せず、絶縁膜１０が
露出するようになる。この露出した絶縁部分１０ａ，１
０ｂは、本来突起電極４が接続されるべき接続パッド２
以外の接続パッド２との導通を防止するもので、図１０
に示す成膜手順で形成される。

【００２７】まず、図１０（ａ）のようにガラス基板７
上に酸化シリコン等による絶縁膜８を形成し、図１０
（ｂ）のように絶縁膜８の上に下層導電膜９をアルミニ
ウムにて形成する。次に図１０（ｃ）のように下層導電
膜９を覆うように絶縁膜１０を酸化シリコンや窒化シリ
コン等にて形成し、フォトリソグラフィー等により図１
０（ｄ）のように開口部１１を開ける。次に図１０
（ｅ）のように絶縁膜１０の上に開口部１１より大きく
かつ下層導電膜９より小さい形状の上層導電膜１２とし
てＩＴＯを蒸着法およびエッチングで形成し、開口部１
１を介して上層導電膜１２と下層導電膜９が導通され
る。なお、下層導電膜９は、アルミニウムの他、アルミ
ニウム合金、高融点導電膜とアルミニウムとの積層膜
（例えば、Ｔｉ／Ａｌ／Ｔｉ積層膜）、Ｔａ，Ｃｒ等で
あってもよい。

【００２８】また、液晶パネル内を検査するための共通
検査配線１３への引き出し配線として、前記接続パッド
２の下層導電膜９を形成する際、同時に下層導電膜９と
同じ導電膜にて引き出し配線１４を形成する。引き出し
配線１４と共通検査配線１３の間に検査接続配線コンタ
クト１６を設けて、下層導電膜９と同じ膜位置にある引
き出し配線１４を上層導電膜１２と同じ膜位置にある検
査接続配線１５とを接続させる。その結果、引き出し配
線１４は、下層導電膜９を延長させたものであり、その
上部を絶縁膜１０が覆うようになっている。液晶パネル
内の検査後には、レーザーカット法等により検査接続配
線１５をカットし、共通検査配線１３と接続パッド２の
導通を切り離す。検査接続配線１５をＩＴＯで形成する
と、上層導電膜１２と同時に成膜することができる。ま
たその場合には、アルミニウム等で形成した場合に比べ
てカット時に破片の飛び散りが少ないため、破片による
不良を防ぐことができる。

【００２９】第一の実施の形態における各部分の大きさ
の例を図９に示す。開口部１１は一辺が４６μmの正方
形、半導体素子の突起電極４は一辺が５０μmの正方
形、引き出し配線１４の幅は６μmである。そして、半
導体素子の突起電極４と隣接する接続パッドの上層導電
膜１２との距離Ｈ１は２１μm、開口部１１と上層導電
膜１２の距離Ｈ２は５μm、開口部１１と下層導電膜９
の距離Ｈ３は８μmである。なお、パッドの開口部１１
は半導体素子の突起電極４より小さくても大きくても良
い。

【００３０】次に、第一の基板１にＡＣＦ６を用いて半
導体素子５をＣＯＧ実装する場合の手順を説明する。半
導体素子５は、図１に示すように、実装領域に配される
接続パッド２にＡＣＦ６を介して実装される。まず、第
一の基板１の下に圧着ステージを配し、基板上の実装領
域にＡＣＦ６を貼り付け、装着機で半導体素子５を所定
の位置にあわせ、半導体素子５の上方から加熱及び加圧
して接着する。すると図２（ａ）に示すように、接続パ
ッド部分と半導体素子の突起電極４がＡＣＦの導電粒子
６ａを介して導通される。

【００３１】ところが図１Ｂ−Ｂ’部及びＣ−Ｃ’部に
示すように、突起電極４が接続パッド２からずれて接着
されることもある。しかし本実施の形態の接続パッド２
であれば、図２（ｂ）に示すように接続パッド２からは
み出た突起電極４と隣接する接続パッド２の間に導電粒
子６ａが連なった場合でも段差部１０ａ，１０ｂに絶縁
膜１０があるため、隣接する接続パッド２に導電粒子６
ａを介してショートすることがない。また、図２（ｃ）
に示すように接続パッド２からはみ出た突起電極４と隣
接する引き出し配線１４の間に導電粒子６ａが偶然に連
なった場合でも、引き出し配線１４の上部に絶縁膜１０
が形成されているため、引き出し配線１４とショートす
ることがない。さらに、突起電極４が正常に実装された
場合において、接続パッド２と隣接する接続パッド２も
しくは引き出し配線１４との間に導電粒子６ａが偶然に
連なった場合でも、導電粒子６ａを介してショートする
ことがない。

【００３２】また、上層導電膜１２形成時において、エ
ッチングのためのフォトレジストが下層導電膜９の段差
部分で厚くなり、露光されにくくなる（アンダー露光）
ため、フォトレジストが不要に残り、エッチング後に不
要なＩＴＯが絶縁膜１０上に残ることがある。その場合
においても、絶縁膜の段差部１０ａ，１０ｂにより、上
層導電膜１２とは絶縁され、かつ、下層導電膜９とも絶
縁膜１０により絶縁されているため、接続パッド２から
はみ出た突起電極４と隣接する接続パッド２の間に導電
粒子６ａが連なった場合でも、正常に実装された接続パ
ッド２に隣接する接続パッド２もしくは引き出し配線１
４との間に導電粒子６ａが偶然に連なった場合でも、導
電粒子６ａを介してショートすることがない。

【００３３】基板に半導体素子をＣＯＧにて実装する場
合、最近は突起電極や接続パッドのファインピッチ化に
対応するため、導電性接着剤としてＡＣＦ（異方性導電
膜）を使用することが多い。ＡＣＦ６は絶縁性を有する
接着剤中に導電粒子６ａが分散され、厚み方向（接続方
向）に導電性を有し、面方向（水平方向）に絶縁性を有
するもので、導電粒子６ａと接着剤から構成される。そ
の接続は基本的には加熱圧着であり、導電粒子６ａが電
気接続の機能を担当し、接着剤が圧接状態を保持する機
能を担当する。

【００３４】導電粒子６ａは、導電性粒子の表面に絶縁
性薄膜樹脂をコートしたもので、絶縁性薄膜樹脂は、Ａ
ＣＦの保護シートとしての役割を有するとともに、接続
方向では圧着力で破壊され下層の金属薄膜と電極が接触
して導通し、横方向では破壊されず導電性粒子６同士が
接触しても絶縁性が保たれるようになっている。すなわ
ち、ＡＣＦは、接着部に貼り付ける前は両面テープのよ
うな構成で供給され、接着部に接着剤層側を貼り付けた
後、セパレータを剥がし接着剤層を露出させ、その後半
導体素子を実装（加熱加圧）し、接着剤を硬化させ、本
来の接着力を得る。絶縁性薄膜樹脂としては、テフロン
（登録商標）やＰＥＴ（poly-ethylene terephtalatere
sin）が使用されている。接着剤としては、熱可塑性樹
脂の他に熱硬化性樹脂も使用されている。なお、導電性
粒子６には、高分子球の表面に金属薄膜をメッキしたも
のもある。

【００３５】（第二の実施の形態）本実施の形態は、い
わゆる千鳥配置の接続パッドにおいて、隣接パッド２又
は引き出し配線１４の互いに近接する部分のみに前記の
露出した絶縁部分１０ａ，１０ｂを形成したものであ
る。互いに近接した部分が、最もショートする可能性が
高いからである。以下、具体的に図面を引用しながら説
明する。図７は、本実施の形態における接続パッドの配
置構成図であり、図７のＦ−Ｆ’における断面斜視図を
図８に示す。ガラス基板７上に酸化シリコン等による絶
縁膜８が形成されて、絶縁膜８の上に下層導電膜９がア
ルミニウムやアルミニウム合金等にて形成される。次に
下層導電膜９を覆うように絶縁膜１０を酸化シリコンや
窒化シリコン等にて形成し、フォトリソグラフィー等に
より開口部１１を開ける。以上の工程は第一の実施の形
態にて説明したものと同様のものである。さらに絶縁膜
１０の上に開口部１１を覆うように上層導電膜１２とし
てＩＴＯを蒸着法にて形成するが、その外周形状は、近
接する接続パッド２もしくは引き出し配線１４に近い部
分（図中符号９ａ）においては下層導電膜９より内側
（開口部寄り）に、その他の部分（図中符号１２ａ）に
おいては下層導電膜９より外側、つまり従来の形状とな
るように形成する。すると、上記１２ａ部には絶縁膜１
０が露出せず、上記１２ａ部以外の上層導電膜外周部に
は絶縁膜１０の段差部１０ａ，１０ｂが存在する。

【００３６】また、上記１２ａ部以外の部分について、
第一の実施の形態に示した数値にて作成すれば、半導体
素子５の突起電極４が半導体素子実装用の基板の対応す
る接続パッド２からずれた場合やＡＣＦ６の導電粒子６
ａが連なった場合でも確実に不要なショートを防ぐこと
ができる。また、第一の実施の形態と同様に、上層導電
膜１２形成時において不要なＩＴＯが残った場合でも、
絶縁膜の段差部１０ａ，１０ｂにより、確実に不要なシ
ョートを防ぐことができる。

【００３７】以上、各実施の形態ではＣＯＧ実装に本発
明を適用した場合を説明したが、本発明はそれ以外の実
装方法や一般の半導体素子の実装にも広く適用可能であ
る。

【００３８】

【発明の効果】本発明に係る半導体素子の実装構造は、
半導体素子を実装する接続パッドの辺縁及び引き出し配
線の上部に絶縁部分を設けることにより、実装時におけ
る不要なショートの危険性をなくすことが可能である。
また、その構造を持つ液晶表示装置は、歩留まり率及び
信頼性の高いものとすることが可能となる。

【００３９】

【図面の簡単な説明】

【図１】本発明の第一の実施の形態における半導体素子
の接続部の配置構成を示す図

【図２】本発明の第一の実施の形態における半導体素子
の接続パッド断面を示す図、（ａ）は図１におけるＡ−
Ａ’断面図であり、正常に突起電極が接着された状態を
示す図、（ｂ）は図１におけるＢ−Ｂ’断面図であり、
突起電極がずれて接着された状態を示す図、（ｃ）は図
１におけるＣ−Ｃ’断面図であり、突起電極がずれて接
着された状態を示す図

【図３】一般的なＣＯＧ実装工程の概略図

【図４】従来の液晶表示装置における半導体素子の接続
部の配置構成を示す図

【図５】従来の液晶表示装置における半導体素子の接続
パッド断面を示す図

【図６】従来の液晶表示装置における半導体素子の接続
を示す図、（ａ）は半導体素子の接続を示す図、（ｂ）
は（ａ）におけるＤ−Ｄ’断面図であり、突起電極がず
れて接着された状態を示す図、（ｃ）は（ａ）における
Ｅ−Ｅ’断面図であり、突起電極がずれて接着された状
態を示す図

【図７】本発明の第二の実施の形態における半導体素子
の接続部の配置構成を示す図

【図８】図７におけるＦ−Ｆ’断面斜視図であり、本発
明の第二の実施の形態における半導体素子の接続パッド
を示す図

【図９】本発明の接続パッド及び引き出し配線の数値形
状の一例を示す図

【図１０】本発明の接続パッドの形成工程を示す図、
（ａ）はガラス基板に絶縁膜を堆積させた図、（ｂ）は
下層導電膜を形成させた図、（ｃ）は絶縁膜を堆積させ
た図、（ｄ）は絶縁膜に開口部を形成させた図、（ｅ）
は上層導電膜を形成させた図

【符号の説明】

１，７ 半導体実装用の基
板、 ２ 接続パッド、 ３ 液晶表示パネル（Ｌ
ＣＤ）、 ４ 半導体素子の突起電
極、 ５ 半導体素子、 ６ ＡＣＦ ６ａ 導電性粒子、 ８，１０ 絶縁膜、 １０ａ，１０ｂ 絶縁膜の段差部（絶
縁部分） ９ 下層導電膜、 １１ 開口部、 １２ 上層導電膜、 １３ 共通検査配線、 １４ 引き出し配線、 １５ 検査接続配線、 １６ 検査接続配線コンタ
クト

───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤田 光 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 2H092 GA33 GA35 GA41 GA43 GA48 GA49 GA60 HA12 JB77 NA16 NA29 5C094 AA42 AA43 BA03 BA43 CA19 DA15 EA04 EA07 5F044 KK11 LL09

Claims (7)

【特許請求の範囲】
1. 【請求項１】 接続パッドが形成された半導体実装用の
   基板に、導電性を有する接着剤を介して、突起電極を有
   する半導体素子が実装される半導体素子の実装構造にお
   いて、 上記接続パッドに、導電性を有する接着剤を介して上記
   対応する半導体素子の突起電極が接続されるべき接続パ
   ッド以外の接続パッドとの導通を防止するための絶縁部
   分が少なくとも設けられていることを特徴とする半導体
   素子の実装構造。
2. 【請求項２】 接続パッドが形成された半導体実装用の
   基板に、導電性を有する接着剤を介して、突起電極を有
   する半導体素子が実装されるとともに、接続パッドから
   検査用の引き出し配線が引き出された半導体素子の実装
   構造において、 上記接続パッドに、導電性を有する接着剤を介して上記
   引き出し配線との導通を防止するための絶縁部分が少な
   くとも設けられていることを特徴とする半導体素子の実
   装構造。
3. 【請求項３】 前記接続パッドは、基板上に形成した下
   層導電膜を覆うようにかつ下層導電膜の上中央部に下層
   導電膜より小さい形状の開口部を有するように絶縁膜を
   形成し、その上部に開口部より大きくかつ下層導電膜よ
   り小さい形状の上層導電膜を形成し、絶縁膜の開口部を
   介して上層導電膜と下層導電膜を導通させる構造をとる
   ことにより、下層導電膜の外周辺縁に絶縁部分を段差状
   に設けたことを特徴とする請求項１又は請求項２記載の
   半導体素子の実装構造。
4. 【請求項４】 前記接続パッドが複数列で構成されると
   ともに互いの列をずらして千鳥配置となっていることを
   特徴とする請求項１乃至請求項３記載の半導体素子の実
   装構造。
5. 【請求項５】 接続パッドが形成された半導体実装用の
   基板に、導電性を有する接着剤を介して、突起電極を有
   する半導体素子が実装されるとともに、接続パッドから
   検査用の引き出し配線が引き出された半導体素子の実装
   構造において、 上記引き出し配線に導電性を有する接着剤を介して上記
   接続パッドとの導通を防止するための絶縁部分が少なく
   とも設けられていることを特徴とする半導体素子の実装
   構造。
6. 【請求項６】 前記接続パッドは少なくとも上層導電膜
   と下層導電膜及びそれらの間の絶縁膜からなっており、
   前記引き出し配線は接続パッドの下層導電膜から引き出
   されるとともに、接続パッドの絶縁膜で覆われているこ
   とを特徴とする請求項５記載の半導体素子の実装構造。
7. 【請求項７】 前記請求項１乃至請求項６記載の半導体
   素子の実装構造を使用するものであって、配線パターン
   が形成された半導体実装用の基板は、対向する基板間に
   液晶が狭持された液晶パネルの一方の基板と一体とされ
   た基板であることを特徴とする半導体素子の実装構造を
   有する液晶表示装置。