JP2002185853A - 映像信号発生装置 - Google Patents
映像信号発生装置Info
- Publication number
- JP2002185853A JP2002185853A JP2000378383A JP2000378383A JP2002185853A JP 2002185853 A JP2002185853 A JP 2002185853A JP 2000378383 A JP2000378383 A JP 2000378383A JP 2000378383 A JP2000378383 A JP 2000378383A JP 2002185853 A JP2002185853 A JP 2002185853A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- control signal
- video signal
- image sensor
- cmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Closed-Circuit Television Systems (AREA)
- Endoscopes (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 ＣＭＯＳイメージセンサと外部装置との信号
の授受に用いる伝送ケーブルを削減する。 【解決手段】 ＣＭＯＳイメージセンサ１１は、受光面
に結像された画像に対応した画素信号が発生する画像形
成領域２２と、画像形成領域２２の外側に配列された制
御信号格納領域２３とを有する。画像形成領域２２はＣ
ＭＯＳ２１によって構成され、制御信号格納領域２３は
ビットレジスタ２８によって構成される。画像形成領域
２２には、撮像動作によって画素信号が発生する。制御
信号格納領域２３には、画素信号に対してホワイトバラ
ンス調整等を行うための制御信号が格納される。画素信
号は、画素信号処理回路２６において、制御信号に従っ
て処理を施され、映像信号として伝送ケーブルを介して
マイクロコンピュータに伝送される。制御信号は伝送ケ
ーブルを介してマイクロコンピュータからＣＭＯＳイメ
ージセンサ１１に伝送される。
の授受に用いる伝送ケーブルを削減する。 【解決手段】 ＣＭＯＳイメージセンサ１１は、受光面
に結像された画像に対応した画素信号が発生する画像形
成領域２２と、画像形成領域２２の外側に配列された制
御信号格納領域２３とを有する。画像形成領域２２はＣ
ＭＯＳ２１によって構成され、制御信号格納領域２３は
ビットレジスタ２８によって構成される。画像形成領域
２２には、撮像動作によって画素信号が発生する。制御
信号格納領域２３には、画素信号に対してホワイトバラ
ンス調整等を行うための制御信号が格納される。画素信
号は、画素信号処理回路２６において、制御信号に従っ
て処理を施され、映像信号として伝送ケーブルを介して
マイクロコンピュータに伝送される。制御信号は伝送ケ
ーブルを介してマイクロコンピュータからＣＭＯＳイメ
ージセンサ１１に伝送される。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば電子内視鏡
に設けられ、撮像装置として機能する映像信号発生装置
に関する。
に設けられ、撮像装置として機能する映像信号発生装置
に関する。
【０００２】
【従来の技術】従来電子内視鏡に設けられる撮像装置と
して、ＣＭＯＳイメージセンサとＣＣＤを備えたものが
知られている。ＣＭＯＳイメージセンサは、ＣＣＤとは
異なり、システムワンチップ化が可能である。したがっ
て、撮像動作により得た画素信号をＣＭＯＳイメージセ
ンサのシステム内で処理することができ、モニタ装置等
に適合したフォーマットの映像信号として出力すること
が可能である。
して、ＣＭＯＳイメージセンサとＣＣＤを備えたものが
知られている。ＣＭＯＳイメージセンサは、ＣＣＤとは
異なり、システムワンチップ化が可能である。したがっ
て、撮像動作により得た画素信号をＣＭＯＳイメージセ
ンサのシステム内で処理することができ、モニタ装置等
に適合したフォーマットの映像信号として出力すること
が可能である。
【０００３】ＣＭＯＳイメージセンサを備えた撮像装置
において実行される処理としては、ホワイトバランス調
整、ゲインコントロール、ガンマ補正、ビデオ方式への
フォーマット変換等があり、これらの処理内容はＣＭＯ
Ｓイメージセンサに接続される機器の種類あるいはＣＭ
ＯＳイメージセンサの使用環境によって異なる。したが
って、ＣＭＯＳイメージセンサにおける処理の実行のた
めに、ＣＭＯＳイメージセンサに対して外部から、処理
内容に対応した制御信号を伝送する必要がある。
において実行される処理としては、ホワイトバランス調
整、ゲインコントロール、ガンマ補正、ビデオ方式への
フォーマット変換等があり、これらの処理内容はＣＭＯ
Ｓイメージセンサに接続される機器の種類あるいはＣＭ
ＯＳイメージセンサの使用環境によって異なる。したが
って、ＣＭＯＳイメージセンサにおける処理の実行のた
めに、ＣＭＯＳイメージセンサに対して外部から、処理
内容に対応した制御信号を伝送する必要がある。
【０００４】
【発明が解決しようとする課題】すなわちＣＭＯＳイメ
ージセンサを用いた電子内視鏡では、電源用と、映像信
号のモニタ装置等への出力用の伝送ケーブルに加えて、
制御信号をＣＭＯＳイメージセンサに伝送するための伝
送ケーブルが必要である。このため内視鏡の可撓管を細
径化するには限界があった。
ージセンサを用いた電子内視鏡では、電源用と、映像信
号のモニタ装置等への出力用の伝送ケーブルに加えて、
制御信号をＣＭＯＳイメージセンサに伝送するための伝
送ケーブルが必要である。このため内視鏡の可撓管を細
径化するには限界があった。
【０００５】本発明は、ＣＭＯＳイメージセンサと外部
装置との信号の授受に用いる伝送ケーブルを削減するこ
とを目的としている。
装置との信号の授受に用いる伝送ケーブルを削減するこ
とを目的としている。
【０００６】
【課題を解決するための手段】本発明に係る映像信号発
生装置は、複数のＣＭＯＳが格子状に配列されて構成さ
れ、結像された画像に対応した画素信号が発生する画像
形成領域と、画像形成領域の外側に配列されたメモリ要
素によって構成され、画素信号を処理するための制御信
号を格納可能な制御信号格納領域とを有するイメージセ
ンサと、画素信号に対して、制御信号に応じた処理を施
して映像信号を得る画素信号処理手段とを備えたことを
特徴としている。
生装置は、複数のＣＭＯＳが格子状に配列されて構成さ
れ、結像された画像に対応した画素信号が発生する画像
形成領域と、画像形成領域の外側に配列されたメモリ要
素によって構成され、画素信号を処理するための制御信
号を格納可能な制御信号格納領域とを有するイメージセ
ンサと、画素信号に対して、制御信号に応じた処理を施
して映像信号を得る画素信号処理手段とを備えたことを
特徴としている。
【０００７】イメージセンサは、制御信号を外部から入
力し、かつ映像信号を外部に出力するために設けられた
伝送ケーブルに接続される。
力し、かつ映像信号を外部に出力するために設けられた
伝送ケーブルに接続される。
【０００８】映像信号発生装置は、例えば電子内視鏡に
設けられる。これによれば、電子内視鏡の可撓管を細径
化することができる。
設けられる。これによれば、電子内視鏡の可撓管を細径
化することができる。
【０００９】制御信号格納領域は画像形成領域に隣接し
て設けられ、画像形成領域に含まれる１列のＣＭＯＳに
平行なビットレジスタの列によって構成されることが好
ましい。これによれば、制御信号格納領域からの制御信
号の読出制御が簡単になる。
て設けられ、画像形成領域に含まれる１列のＣＭＯＳに
平行なビットレジスタの列によって構成されることが好
ましい。これによれば、制御信号格納領域からの制御信
号の読出制御が簡単になる。
【００１０】画像形成領域の１列のＣＭＯＳにおいて発
生する画素信号と、制御信号格納手段の１列のビットレ
ジスタに格納された制御信号とは、それぞれ１つの水平
走査期間毎に外部に出力可能である。この場合、制御信
号が外部に出力可能な水平走査期間に、制御信号が外部
から入力されて制御信号格納領域に格納可能であるよう
に構成されることが好ましい。また、この場合、映像信
号が外部に出力された後、制御信号が外部から入力され
る。
生する画素信号と、制御信号格納手段の１列のビットレ
ジスタに格納された制御信号とは、それぞれ１つの水平
走査期間毎に外部に出力可能である。この場合、制御信
号が外部に出力可能な水平走査期間に、制御信号が外部
から入力されて制御信号格納領域に格納可能であるよう
に構成されることが好ましい。また、この場合、映像信
号が外部に出力された後、制御信号が外部から入力され
る。
【００１１】
【発明の実施の形態】以下、本発明の実施形態を図面を
参照して説明する。図１は電子内視鏡の構成を概略的に
示している。電子内視鏡（電子スコープ）は、生体内に
挿入される可撓管１０と、可撓管１０が接続される操作
部５０とを有する。可撓管１０の先端には撮像装置であ
るＣＭＯＳイメージセンサ１１が設けられている。
参照して説明する。図１は電子内視鏡の構成を概略的に
示している。電子内視鏡（電子スコープ）は、生体内に
挿入される可撓管１０と、可撓管１０が接続される操作
部５０とを有する。可撓管１０の先端には撮像装置であ
るＣＭＯＳイメージセンサ１１が設けられている。
【００１２】可撓管１０は細長く成形され可撓性を有す
る管である。可撓管内には、生体内を照明するための光
を導くライトガイド１２と、送気・送水チャネルあるい
は吸引・鉗子チャネル等のチャネル１３とが設けられて
いる。
る管である。可撓管内には、生体内を照明するための光
を導くライトガイド１２と、送気・送水チャネルあるい
は吸引・鉗子チャネル等のチャネル１３とが設けられて
いる。
【００１３】ＣＭＯＳイメージセンサ１１の受光面に
は、多数のＣＭＯＳが格子状に配列されており、生体内
部等の被写体の画像が結像される。各ＣＭＯＳには画像
を構成する画素信号（電圧信号）が発生し、この画素信
号は雑音除去、ＡＤ変換等の種々の処理を施され、映像
信号として操作部５０へ転送される。ＣＭＯＳイメージ
センサ１１における画素信号の検出動作および種々の処
理動作は、クロック発生回路１４によって生成されるク
ロック信号に基づいて行われる。
は、多数のＣＭＯＳが格子状に配列されており、生体内
部等の被写体の画像が結像される。各ＣＭＯＳには画像
を構成する画素信号（電圧信号）が発生し、この画素信
号は雑音除去、ＡＤ変換等の種々の処理を施され、映像
信号として操作部５０へ転送される。ＣＭＯＳイメージ
センサ１１における画素信号の検出動作および種々の処
理動作は、クロック発生回路１４によって生成されるク
ロック信号に基づいて行われる。
【００１４】操作部５０には、ＣＭＯＳイメージセンサ
１１の撮像動作と画素信号の処理動作等を制御するため
のマイクロコンピュータ（ＣＰＵ）５１が設けられてい
る。ＣＭＯＳイメージセンサ１１とマイクロコンピュー
タ５１は単一の伝送ケーブル１５によって接続されてい
る。また操作部５０にはモニタ装置５２が設けられてい
る。モニタ装置５２には、ＣＭＯＳイメージセンサ１１
から伝送ケーブル１５を介して映像信号が伝送され、画
像が表示される。この画像は、操作部５０に設けられた
シャッタボタン（図示せず）が押されないときはリアル
タイムの動画であるが、シャッタボタンが押されたとき
はそのときの静止画である。
１１の撮像動作と画素信号の処理動作等を制御するため
のマイクロコンピュータ（ＣＰＵ）５１が設けられてい
る。ＣＭＯＳイメージセンサ１１とマイクロコンピュー
タ５１は単一の伝送ケーブル１５によって接続されてい
る。また操作部５０にはモニタ装置５２が設けられてい
る。モニタ装置５２には、ＣＭＯＳイメージセンサ１１
から伝送ケーブル１５を介して映像信号が伝送され、画
像が表示される。この画像は、操作部５０に設けられた
シャッタボタン（図示せず）が押されないときはリアル
タイムの動画であるが、シャッタボタンが押されたとき
はそのときの静止画である。
【００１５】操作部５０には光源５３が設けられてい
る。光源５３から出射された光はライトガイド１２を介
して可撓管の先端から照射される。さらに操作部５０に
は、図示しない電源が設けられており、電源によって発
生した電力は電源ケーブル１６を介してＣＭＯＳイメー
ジセンサ１１に供給される。なお電源ケーブル１６内に
は、ＣＭＯＳイメージセンサ１１を接地するためのリー
ド線も設けられている。
る。光源５３から出射された光はライトガイド１２を介
して可撓管の先端から照射される。さらに操作部５０に
は、図示しない電源が設けられており、電源によって発
生した電力は電源ケーブル１６を介してＣＭＯＳイメー
ジセンサ１１に供給される。なお電源ケーブル１６内に
は、ＣＭＯＳイメージセンサ１１を接地するためのリー
ド線も設けられている。
【００１６】図２はＣＭＯＳイメージセンサ１１の構成
と、ＣＭＯＳイメージセンサ１１に設けられる各ＣＭＯ
Ｓとモニタ装置５２に表示される水平走査線との関係を
それぞれ示している。
と、ＣＭＯＳイメージセンサ１１に設けられる各ＣＭＯ
Ｓとモニタ装置５２に表示される水平走査線との関係を
それぞれ示している。
【００１７】ＣＭＯＳイメージセンサ１１は、格子状に
配列された複数のＣＭＯＳ２１と、複数の列を構成する
ビットレジスタ（メモリ要素）２８とを備えている。Ｃ
ＭＯＳ２１は実線によって囲まれた矩形の画像形成領域
２２に設けられ、画像形成領域２２には、ＣＭＯＳイメ
ージセンサ１１の受光面に結像された画像に対応した画
素信号が発生する。ビットレジスタ２８は、画像形成領
域２２の外側、すなわち破線によって囲まれた矩形の制
御信号格納領域２３に設けられ、制御信号格納領域２３
には、画素信号を処理するための制御信号が格納され
る。
配列された複数のＣＭＯＳ２１と、複数の列を構成する
ビットレジスタ（メモリ要素）２８とを備えている。Ｃ
ＭＯＳ２１は実線によって囲まれた矩形の画像形成領域
２２に設けられ、画像形成領域２２には、ＣＭＯＳイメ
ージセンサ１１の受光面に結像された画像に対応した画
素信号が発生する。ビットレジスタ２８は、画像形成領
域２２の外側、すなわち破線によって囲まれた矩形の制
御信号格納領域２３に設けられ、制御信号格納領域２３
には、画素信号を処理するための制御信号が格納され
る。
【００１８】図２に示されるようにビットレジスタ２８
は、画像形成領域２２において水平方向（横方向）に延
びる１列のＣＭＯＳ２１に平行な列を形成するように配
置されており、ビットレジスタ２８の各列の間隔はＣＭ
ＯＳ２１の各列の間隔と同じである。換言すれば、ＣＭ
ＯＳイメ−ジセンサ１１は、ＣＭＯＳ２１だけを格子状
に配置して構成されるものにおいて、画像形成領域２２
の外側に位置するＣＭＯＳをビットレジスタに置き換え
ることによって得られる。すなわちビットレジスタ２８
は画像形成領域２２に隣接している。
は、画像形成領域２２において水平方向（横方向）に延
びる１列のＣＭＯＳ２１に平行な列を形成するように配
置されており、ビットレジスタ２８の各列の間隔はＣＭ
ＯＳ２１の各列の間隔と同じである。換言すれば、ＣＭ
ＯＳイメ−ジセンサ１１は、ＣＭＯＳ２１だけを格子状
に配置して構成されるものにおいて、画像形成領域２２
の外側に位置するＣＭＯＳをビットレジスタに置き換え
ることによって得られる。すなわちビットレジスタ２８
は画像形成領域２２に隣接している。
【００１９】ＣＭＯＳ２１は図において、横方向に５
つ、縦方向に４つ設けられるように示されているが、実
際には、横方向および縦方向にそれぞれ数１００個設け
られている。一方、ビットレジスタ２８の列の数は図に
おいて２であるが、もっと大きくてもよい。
つ、縦方向に４つ設けられるように示されているが、実
際には、横方向および縦方向にそれぞれ数１００個設け
られている。一方、ビットレジスタ２８の列の数は図に
おいて２であるが、もっと大きくてもよい。
【００２０】画像形成領域２２の各ＣＭＯＳ２１には、
撮像動作によって画素信号が発生する。画像形成領域２
２において、横方向に並ぶＣＭＯＳ２１の列のうち、１
番上に位置する列（Line 1）はモニタ装置の画面５４に
おいて１番上に表示され水平方向に並ぶ画素から成る映
像信号Ｌ１に対応する。同様に、２、３、４番目の列
（Line 2, Line 3, Line 4）はモニタ装置の画面５４に
おいて２、３、４番目の列の映像信号Ｌ２、Ｌ３、Ｌ４
にそれぞれ対応する。
撮像動作によって画素信号が発生する。画像形成領域２
２において、横方向に並ぶＣＭＯＳ２１の列のうち、１
番上に位置する列（Line 1）はモニタ装置の画面５４に
おいて１番上に表示され水平方向に並ぶ画素から成る映
像信号Ｌ１に対応する。同様に、２、３、４番目の列
（Line 2, Line 3, Line 4）はモニタ装置の画面５４に
おいて２、３、４番目の列の映像信号Ｌ２、Ｌ３、Ｌ４
にそれぞれ対応する。
【００２１】これに対して、制御信号格納領域２３にお
いて、最も画像形成領域２２に近接する列（Line 5）と
その下側の列（Line 6）のビットレジスタ２８は、モニ
タ装置の画面５４には表示されない部分に対応してお
り、これらのビットレジスタ２８には上述したように制
御信号が格納される。１つの制御信号は、例えば１６ビ
ットのデジタルデータによって構成され、１つの列（例
えばLine 5）に含まれる１６個のビットレジスタ２８に
格納される。
いて、最も画像形成領域２２に近接する列（Line 5）と
その下側の列（Line 6）のビットレジスタ２８は、モニ
タ装置の画面５４には表示されない部分に対応してお
り、これらのビットレジスタ２８には上述したように制
御信号が格納される。１つの制御信号は、例えば１６ビ
ットのデジタルデータによって構成され、１つの列（例
えばLine 5）に含まれる１６個のビットレジスタ２８に
格納される。
【００２２】ＣＭＯＳ２１とビットレジスタ２８は、上
述したように全体として格子状に配置されており、各Ｃ
ＭＯＳ２１と各ビットレジスタ２８には、横方向（Ｘ方
向）および縦方向（Ｙ方向）の位置を特定するためのＸ
アドレス指定回路２４およびＹアドレス指定回路２５が
それぞれ接続されている。アドレス指定回路２４、２５
によって任意のＣＭＯＳ２１あるいはビットレジスタ２
８を指定することができ、例えば、そのＣＭＯＳ２１あ
るいはビットレジスタ２８に所定の電圧信号を供給し、
またそのＣＭＯＳ２１あるいはビットレジスタ２８から
電圧信号を読み出すことができる。
述したように全体として格子状に配置されており、各Ｃ
ＭＯＳ２１と各ビットレジスタ２８には、横方向（Ｘ方
向）および縦方向（Ｙ方向）の位置を特定するためのＸ
アドレス指定回路２４およびＹアドレス指定回路２５が
それぞれ接続されている。アドレス指定回路２４、２５
によって任意のＣＭＯＳ２１あるいはビットレジスタ２
８を指定することができ、例えば、そのＣＭＯＳ２１あ
るいはビットレジスタ２８に所定の電圧信号を供給し、
またそのＣＭＯＳ２１あるいはビットレジスタ２８から
電圧信号を読み出すことができる。
【００２３】ＣＭＯＳイメージセンサ１１には画素信号
処理回路２６が接続されている。画素信号処理回路２６
には、雑音除去回路、ＡＤ変換器およびファンクション
・コントローラが設けられており、プログラマブル・フ
ァンクション・レジスタ２７が接続されている。プログ
ラマブル・ファンクション・レジスタ２７は、操作部５
０のマイクロコンピュータ５１と伝送ケーブル１５を介
して接続され（図１参照）、マイクロコンピュータ５１
から伝送されてきたホワイトバランス調整係数等の制御
信号が格納される。
処理回路２６が接続されている。画素信号処理回路２６
には、雑音除去回路、ＡＤ変換器およびファンクション
・コントローラが設けられており、プログラマブル・フ
ァンクション・レジスタ２７が接続されている。プログ
ラマブル・ファンクション・レジスタ２７は、操作部５
０のマイクロコンピュータ５１と伝送ケーブル１５を介
して接続され（図１参照）、マイクロコンピュータ５１
から伝送されてきたホワイトバランス調整係数等の制御
信号が格納される。
【００２４】画素信号処理回路２６では、アドレス指定
回路２４、２５によって指定されたＣＭＯＳ２１（Line
1 〜 Line 4）から電圧信号である画素信号が入力さ
れ、雑音除去回路によって雑音が除去される。その後、
画素信号はＡＤ変換器によってデジタル信号に変換さ
れ、ファンクション・コントローラによって、ホワイト
バランス調整、ゲイン調整およびガンマ補正を施される
とともに、例えばコンポジットビデオ信号の形式の映像
信号に変換される。この映像信号は伝送ケーブル１５を
介してマイクロコンピュータ５１に伝送される。
回路２４、２５によって指定されたＣＭＯＳ２１（Line
1 〜 Line 4）から電圧信号である画素信号が入力さ
れ、雑音除去回路によって雑音が除去される。その後、
画素信号はＡＤ変換器によってデジタル信号に変換さ
れ、ファンクション・コントローラによって、ホワイト
バランス調整、ゲイン調整およびガンマ補正を施される
とともに、例えばコンポジットビデオ信号の形式の映像
信号に変換される。この映像信号は伝送ケーブル１５を
介してマイクロコンピュータ５１に伝送される。
【００２５】図３は、ＣＭＯＳイメージセンサ１１、画
素信号処理回路２６、プログラマブル・ファンクション
・レジスタ２７およびモニタ５２の間における信号の流
れを示している。ＣＭＯＳ２１はフォトダイオード２１
ａとオペアンプ２１ｂから成る。オペアンプ２１ｂから
出力されたアナログの画素信号は画素信号処理回路２６
に転送され、デジタルの画素信号に変換される。ビット
レジスタ２８には、プログラマブル・ファンクション・
レジスタ２７から出力されたデジタルの制御信号が格納
される。制御信号はビットレジスタ２８から読み出さ
れ、画素信号処理回路２６から出力されたデジタルの画
素信号に対して、制御信号に対応した処理（例えばホワ
イトバランス調整）が施され、コンポジットビデオ信号
等の形式の映像信号に変換される。映像信号は伝送ケー
ブル１６を介してモニタ装置５２に伝送される。
素信号処理回路２６、プログラマブル・ファンクション
・レジスタ２７およびモニタ５２の間における信号の流
れを示している。ＣＭＯＳ２１はフォトダイオード２１
ａとオペアンプ２１ｂから成る。オペアンプ２１ｂから
出力されたアナログの画素信号は画素信号処理回路２６
に転送され、デジタルの画素信号に変換される。ビット
レジスタ２８には、プログラマブル・ファンクション・
レジスタ２７から出力されたデジタルの制御信号が格納
される。制御信号はビットレジスタ２８から読み出さ
れ、画素信号処理回路２６から出力されたデジタルの画
素信号に対して、制御信号に対応した処理（例えばホワ
イトバランス調整）が施され、コンポジットビデオ信号
等の形式の映像信号に変換される。映像信号は伝送ケー
ブル１６を介してモニタ装置５２に伝送される。
【００２６】図４〜図６を参照して、ＣＭＯＳイメージ
センサ１１からマイクロコンピュータ５１とモニタ装置
５２へ映像信号を伝送する動作と、マイクロコンピュー
タ５１からＣＭＯＳイメージセンサ１１へ制御信号を伝
送する動作を説明する。なお図４、５では、画素信号処
理回路２６とプログラマブル・ファンクション・レジス
タ２７は省略されている。
センサ１１からマイクロコンピュータ５１とモニタ装置
５２へ映像信号を伝送する動作と、マイクロコンピュー
タ５１からＣＭＯＳイメージセンサ１１へ制御信号を伝
送する動作を説明する。なお図４、５では、画素信号処
理回路２６とプログラマブル・ファンクション・レジス
タ２７は省略されている。
【００２７】送信期間は、ＣＭＯＳイメージセンサ１１
側から映像信号がマイクロコンピュータ５１とモニタ装
置５２に伝送される動作のみが行われる期間である。Ｃ
ＭＯＳイメージセンサ１１では、クロック発生回路１４
から出力されるクロック信号にしたがって画素信号が読
み出され、画素信号処理回路２６（図２）において所定
の処理を施されて映像信号に変換される。図６に示され
るように映像信号Ｌ１、Ｌ２、・・・は、2つの水平同
期信号Ｈによって区画されている。
側から映像信号がマイクロコンピュータ５１とモニタ装
置５２に伝送される動作のみが行われる期間である。Ｃ
ＭＯＳイメージセンサ１１では、クロック発生回路１４
から出力されるクロック信号にしたがって画素信号が読
み出され、画素信号処理回路２６（図２）において所定
の処理を施されて映像信号に変換される。図６に示され
るように映像信号Ｌ１、Ｌ２、・・・は、2つの水平同
期信号Ｈによって区画されている。
【００２８】水平同期信号Ｈと垂直同期信号（図示せ
ず）は同期分離回路５５において映像信号Ｌ１、Ｌ２、
・・・から分離される。水平同期信号Ｈと垂直同期信号
は、水平同期信号／垂直同期信号カウンタ５６によって
計数される。マイクロコンピュータ５１では、水平同期
信号Ｈの数をチェックすることによって、何番目の映像
信号であるかが特定され、また垂直同期信号を検出する
ことによって、ＣＭＯＳイメージセンサ１１から１画面
分の全ての信号が出力されたことが認識される。
ず）は同期分離回路５５において映像信号Ｌ１、Ｌ２、
・・・から分離される。水平同期信号Ｈと垂直同期信号
は、水平同期信号／垂直同期信号カウンタ５６によって
計数される。マイクロコンピュータ５１では、水平同期
信号Ｈの数をチェックすることによって、何番目の映像
信号であるかが特定され、また垂直同期信号を検出する
ことによって、ＣＭＯＳイメージセンサ１１から１画面
分の全ての信号が出力されたことが認識される。
【００２９】遅延回路５７では、水平同期信号Ｈから一
定時間だけ遅れて伝送される１列の映像信号（Ｌ１、Ｌ
２、Ｌ３またはＬ４）のみが抽出され、サンプルホール
ド回路５８において保持される。映像信号は、次の列の
映像信号が伝送されてくるまでの間に、モニタ装置５２
へ転送される。すなわち、映像信号は１つの水平走査期
間毎にモニタ装置５２に対して出力される。なおカウン
タ５６によって、信号Ｌ５、Ｌ６が伝送されてきたと判
断されたとき、これらは制御信号であるので、モニタ装
置５２に転送する必要はなく、マスク回路５９によって
遮断される。
定時間だけ遅れて伝送される１列の映像信号（Ｌ１、Ｌ
２、Ｌ３またはＬ４）のみが抽出され、サンプルホール
ド回路５８において保持される。映像信号は、次の列の
映像信号が伝送されてくるまでの間に、モニタ装置５２
へ転送される。すなわち、映像信号は１つの水平走査期
間毎にモニタ装置５２に対して出力される。なおカウン
タ５６によって、信号Ｌ５、Ｌ６が伝送されてきたと判
断されたとき、これらは制御信号であるので、モニタ装
置５２に転送する必要はなく、マスク回路５９によって
遮断される。
【００３０】このように送信期間において、ＣＭＯＳイ
メージセンサ１１では送信動作のみが行われ、操作部５
０では受信動作のみが行われる。
メージセンサ１１では送信動作のみが行われ、操作部５
０では受信動作のみが行われる。
【００３１】送受信期間は、ＣＭＯＳイメージセンサ１
１側から映像信号Ｌ１〜Ｌ４がマイクロコンピュータ５
１とモニタ装置５２に伝送されるとともに、マイクロコ
ンピュータ５１から制御信号Ｌ５、Ｌ６がプログラマブ
ル・ファンクション・レジスタ２７（図２、３）に伝送
される期間である。ＣＭＯＳイメージセンサ１１では、
送信期間と同様に画素信号が読み出され、画素信号は画
素信号処理回路２６において所定の処理を施され映像信
号に変換される。
１側から映像信号Ｌ１〜Ｌ４がマイクロコンピュータ５
１とモニタ装置５２に伝送されるとともに、マイクロコ
ンピュータ５１から制御信号Ｌ５、Ｌ６がプログラマブ
ル・ファンクション・レジスタ２７（図２、３）に伝送
される期間である。ＣＭＯＳイメージセンサ１１では、
送信期間と同様に画素信号が読み出され、画素信号は画
素信号処理回路２６において所定の処理を施され映像信
号に変換される。
【００３２】水平同期信号Ｈと垂直同期信号は、同期信
号分離回路５５において映像信号Ｌ１、Ｌ２・・・から
分離される。映像信号Ｌ１〜Ｌ４は、上述したように、
遅延回路５７（図４）とサンプルホールド回路５８（図
４）を介してモニタ装置５２に転送される。これに対し
て信号Ｌ５、Ｌ６のタイミングでは、マイクロコンピュ
ータ５１において生成された制御信号が加算器６０にお
いて水平同期信号Ｈに加算され、ＣＭＯＳイメージセン
サ１１側へ伝送され、プログラマブル・ファンクション
・レジスタ２７（図２、３）に格納される。なお、制御
信号Ｌ５、Ｌ６はマスク回路５９の作用によりモニタ装
置５２には転送されない。
号分離回路５５において映像信号Ｌ１、Ｌ２・・・から
分離される。映像信号Ｌ１〜Ｌ４は、上述したように、
遅延回路５７（図４）とサンプルホールド回路５８（図
４）を介してモニタ装置５２に転送される。これに対し
て信号Ｌ５、Ｌ６のタイミングでは、マイクロコンピュ
ータ５１において生成された制御信号が加算器６０にお
いて水平同期信号Ｈに加算され、ＣＭＯＳイメージセン
サ１１側へ伝送され、プログラマブル・ファンクション
・レジスタ２７（図２、３）に格納される。なお、制御
信号Ｌ５、Ｌ６はマスク回路５９の作用によりモニタ装
置５２には転送されない。
【００３３】制御信号Ｌ５、Ｌ６はプログラマブル・フ
ァンクション・レジスタ２７から読み出されてＣＭＯＳ
イメージセンサ１１の制御信号格納領域２３に格納さ
れ、そのとき画像形成領域２２に発生した画素信号に対
するホワイトバランス調整等の処理に用いられる。
ァンクション・レジスタ２７から読み出されてＣＭＯＳ
イメージセンサ１１の制御信号格納領域２３に格納さ
れ、そのとき画像形成領域２２に発生した画素信号に対
するホワイトバランス調整等の処理に用いられる。
【００３４】以上のように本実施形態では、ＣＭＯＳイ
メージセンサ１１から読み出される画素信号に対してホ
ワイトバランス調整等の処理を行うための制御信号は、
ＣＭＯＳイメージセンサ１１側から映像信号を外部に出
力するための伝送ケーブル１５を用いてＣＭＯＳイメー
ジセンサ１１側へ伝送される。すなわち映像信号のモニ
タ装置等への出力用の伝送ケーブルと、制御信号をＣＭ
ＯＳイメージセンサに伝送するための伝送ケーブルを兼
用したので電子内視鏡の可撓管を細径化することが可能
となる。
メージセンサ１１から読み出される画素信号に対してホ
ワイトバランス調整等の処理を行うための制御信号は、
ＣＭＯＳイメージセンサ１１側から映像信号を外部に出
力するための伝送ケーブル１５を用いてＣＭＯＳイメー
ジセンサ１１側へ伝送される。すなわち映像信号のモニ
タ装置等への出力用の伝送ケーブルと、制御信号をＣＭ
ＯＳイメージセンサに伝送するための伝送ケーブルを兼
用したので電子内視鏡の可撓管を細径化することが可能
となる。
【００３５】
【発明の効果】以上のように本発明によれば、ＣＭＯＳ
イメージセンサと外部装置との信号の授受に用いる伝送
ケーブルを削減することができ、本発明を電子内視鏡に
適用した場合には、可撓管を細径化することができる。
イメージセンサと外部装置との信号の授受に用いる伝送
ケーブルを削減することができ、本発明を電子内視鏡に
適用した場合には、可撓管を細径化することができる。
【図１】本発明の一実施形態を適用した電子内視鏡の構
成を概略的に示すブロック図である。
成を概略的に示すブロック図である。
【図２】ＣＭＯＳイメージセンサの構成と、ＣＭＯＳイ
メージセンサに設けられる各ＣＭＯＳとモニタ装置に表
示される水平走査線との関係をそれぞれ示す図である。
メージセンサに設けられる各ＣＭＯＳとモニタ装置に表
示される水平走査線との関係をそれぞれ示す図である。
【図３】ＣＭＯＳイメージセンサ、画素信号処理回路、
プログラマブル・ファンクション・レジスタおよびモニ
タの間における信号の流れを示すブロック図である。
プログラマブル・ファンクション・レジスタおよびモニ
タの間における信号の流れを示すブロック図である。
【図４】ＣＭＯＳイメージセンサからコンピュータ側に
映像信号を伝送する送信期間の動作を示すブロック図で
ある。
映像信号を伝送する送信期間の動作を示すブロック図で
ある。
【図５】ＣＭＯＳイメージセンサからマイクロコンピュ
ータ側に映像信号を伝送し、かつマイクロコンピュータ
からＣＭＯＳイメージセンサ側に制御信号を伝送する送
受信期間の動作を示すブロック図である。
ータ側に映像信号を伝送し、かつマイクロコンピュータ
からＣＭＯＳイメージセンサ側に制御信号を伝送する送
受信期間の動作を示すブロック図である。
【図６】送信期間および送受信期間における映像信号と
制御信号を示す図である。
制御信号を示す図である。
１１ ＣＭＯＳイメージセンサ ２１ ＣＭＯＳ ２２ 画像形成領域 ２３ 制御信号格納領域 Ｌ１〜Ｌ４ 映像信号 Ｌ５、Ｌ６ 制御信号
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4C061 AA00 BB00 CC06 DD00 FF45 JJ20 LL02 NN03 SS30 4M118 AA10 AB01 BA14 DB20 FA06 5C024 AX02 BX02 CY16 DX07 GY31 HX32 HX51 5C054 CC05 CG05 DA08 EA01 EC01 HA12
Claims (7)
- 【請求項１】 複数のＣＭＯＳが格子状に配列されて構
成され、結像された画像に対応した画素信号が発生する
画像形成領域と、前記画像形成領域の外側に配列された
メモリ要素によって構成され、前記画素信号を処理する
ための制御信号を格納可能な制御信号格納領域とを有す
るイメージセンサと、前記画素信号に対して、前記制御
信号に応じた処理を施して映像信号を得る画素信号処理
手段とを備えたことを特徴とする映像信号発生装置。 - 【請求項２】 前記イメージセンサが、前記制御信号を
外部から入力し、かつ前記映像信号を外部に出力するた
めに設けられた伝送ケーブルに接続されることを特徴と
する映像信号発生装置。 - 【請求項３】 電子内視鏡に設けられることを特徴とす
る請求項１に記載の映像信号発生装置。 - 【請求項４】 前記制御信号格納領域が前記画像形成領
域に隣接して設けられ、前記画像形成領域に含まれる１
列のＣＭＯＳに平行なビットレジスタの列によって構成
されることを特徴とする請求項１に記載の映像信号発生
装置。 - 【請求項５】 前記画像形成領域の１列のＣＭＯＳにお
いて発生する画素信号と、前記制御信号格納手段の１列
のビットレジスタに格納された制御信号とが、それぞれ
１つの水平走査期間毎に外部に出力可能であることを特
徴とする請求項４に記載の映像信号発生装置。 - 【請求項６】 前記制御信号が外部に出力可能な水平走
査期間に、前記制御信号が外部から入力されて前記制御
信号格納領域に格納可能であることを特徴とする請求項
５に記載の映像信号発生装置。 - 【請求項７】 前記映像信号が外部に出力された後、前
記制御信号が外部から入力されることを特徴とする請求
項５に記載の映像信号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000378383A JP2002185853A (ja) | 2000-12-13 | 2000-12-13 | 映像信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000378383A JP2002185853A (ja) | 2000-12-13 | 2000-12-13 | 映像信号発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002185853A true JP2002185853A (ja) | 2002-06-28 |
Family
ID=18846967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000378383A Withdrawn JP2002185853A (ja) | 2000-12-13 | 2000-12-13 | 映像信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002185853A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2094002A2 (en) | 2008-02-25 | 2009-08-26 | FUJIFILM Corporation | Electronic communication system and endoscope system |
| JP2017147577A (ja) * | 2016-02-16 | 2017-08-24 | Smk株式会社 | 動画撮像装置 |
| US11969154B2 (en) | 2018-08-03 | 2024-04-30 | Olympus Corporation | Imaging system and endoscopic device |
-
2000
- 2000-12-13 JP JP2000378383A patent/JP2002185853A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2094002A2 (en) | 2008-02-25 | 2009-08-26 | FUJIFILM Corporation | Electronic communication system and endoscope system |
| JP2017147577A (ja) * | 2016-02-16 | 2017-08-24 | Smk株式会社 | 動画撮像装置 |
| US10212388B2 (en) | 2016-02-16 | 2019-02-19 | Smk Corporation | Video imaging apparatus |
| US11969154B2 (en) | 2018-08-03 | 2024-04-30 | Olympus Corporation | Imaging system and endoscopic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002185873A (ja) | 映像信号出力装置 | |
| JPH0670883A (ja) | 電子内視鏡装置 | |
| JP6079031B2 (ja) | 撮像装置 | |
| JPH0583588A (ja) | 画像処理装置 | |
| JP2002112958A (ja) | 撮像システム | |
| JP2008068021A (ja) | 電子内視鏡装置 | |
| EP1935327A1 (en) | Endoscope apparatus | |
| US9651767B2 (en) | Image processing apparatus for endoscope, endoscope system and image processing method for endoscope | |
| JP2006181021A (ja) | 電子内視鏡装置 | |
| US20190058819A1 (en) | Endoscope apparatus | |
| JP2000287203A (ja) | デジタル出力可能な電子内視鏡装置 | |
| JP2002185853A (ja) | 映像信号発生装置 | |
| US10736487B2 (en) | Medical observation apparatus | |
| US20100157012A1 (en) | Image processing matching position and image | |
| JP6177478B1 (ja) | 第１信号処理装置および内視鏡システム | |
| JP5932191B1 (ja) | 伝送システムおよび処理装置 | |
| JP2010051372A (ja) | 内視鏡のプロセッサ装置及び内視鏡画像のマスク処理方法 | |
| JP2004181231A (ja) | 電子内視鏡 | |
| US10772483B2 (en) | Imaging apparatus | |
| JP3002224B2 (ja) | 電子内視鏡装置 | |
| JP2661182B2 (ja) | 電子内視鏡の像位置調整方式 | |
| JP2010004980A (ja) | 電子内視鏡用プロセッサ装置 | |
| JP6245389B2 (ja) | 撮像装置および画像処理装置 | |
| JP2001292962A (ja) | 電子内視鏡 | |
| JP2007061233A (ja) | 電子内視鏡装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040707 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070202 |