JP2002185563A - シリアルデータ転送方法 - Google Patents

Abstract

(57)【要約】 【課題】 ２ＬＳＩ間のシリアルデータ転送をＬＳＩ当
たり１ピンしか使用せずに、双方向のデータ転送を高速
かつ同期的に行うことができ、さらにシリアルパスのパ
スディレイが複数サイクルであっても、データの入力か
ら出力までを常に一定のサイクルで行うことでシステム
全体のデータミニズムを保証できるシリアルデータ転送
方法を提供する。 【解決手段】 シリアルパスで結ばれた２ＬＳＩの一方
をマスタ、他方をスレーブに割り当てたシステムであっ
て、パワーオン直後にマスタとスレーブの間で同期フレ
ーム１０，１１，２１，２０を交互に送受信することで
シリアルパスのパスディレイを算出してそれぞれのカウ
ンタを同期させ、以降は一定の時間毎にシリアルパスの
使用権をマスタとスレーブ間で切り替える。さらに、パ
スディレイの値によってフレームを受信してから内部論
理に渡すまでの時間を調節する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、２ＬＳＩ間を接続
するシリアルパス上のデータ転送技術に関し、特にＬＳ
Ｉ当たり１ピンのみで、双方向のデータ転送を特別な回
路を使用せずに同期して行うシリアルパス上のデータ転
送方法に適用して有効な技術に関する。

【０００２】

【従来の技術】本発明者が検討した技術として、シリア
ルデータ転送技術に関しては、以下のような技術が考え
られる。たとえば、シリアルデータ転送方式としては、
ＲＳ−２３２ＣやＩ２Ｃバス等が知られている。ＲＳ−
２３２Ｃでは、２５本（または９本）の信号ピンを使用
し、通信最高速度は２０Ｋｂｐｓとなっている。Ｉ２Ｃ
バスの場合も２本の信号ピンを使用し、通信速度は１０
０Ｋｂｐｓまたは４００Ｋｂｐｓとなっている。

【０００３】

【発明が解決しようとする課題】ところで、前記のよう
なシリアルデータ転送技術について、本発明者が検討し
た結果、以下のようなことが明らかとなった。たとえ
ば、前記ＲＳ−２３２ＣやＩ２Ｃバス等によるデータ転
送方式は、通信速度が非常に遅く、さらにＲＳ−２３２
Ｃでは２５本（または９本）の信号ピンを使用し、また
Ｉ２Ｃバスの場合も２本の信号ピンを使用している。し
かも、これらの方式はデータ転送を非同期で行うため
に、異なるノード間のクロック同期用カウンタを合わせ
てシステム全体の同期を取るといった用途に使用するこ
とはできない。

【０００４】従って、前記ＲＳ−２３２ＣやＩ２Ｃバス
等によるデータ転送技術では、シリアルデータ転送の通
信速度は非常に遅く、かつ非同期でしか行えないという
問題が考えられる。

【０００５】そこで、本発明の目的は、２ＬＳＩ間のシ
リアルデータ転送をＬＳＩ当たり１ピンしか使用せず
に、双方向のデータ転送を高速かつ同期的に行うことが
できるデータ転送方法を提供することにある。さらに、
シリアルパスのパスディレイが複数サイクルであって
も、データの入力から出力までを常に一定のサイクルで
行うことでシステム全体のデータミニズム（ｄｅｔｅｒ
ｍｉｎｉｓｍ）を保証できるシリアルデータ転送方法を
提供することにある。

【０００６】

【課題を解決するための手段】本発明は、前記目的を達
成するために、シリアルパスで接続された２ＬＳＩの一
方をマスタ、他方をスレーブに割り当て、パワーオン後
に同期用フレームを交互にやり取りすることでシリアル
パスのパスディレイを検出し、例えパスディレイが複数
サイクルであったとしても、スレーブ側のフレーム発行
タイミングを自動で調整してシリアルパスを時分割で交
互に使用することを特徴とするものである。

【０００７】また、本発明は、前記検出したパスディレ
イの値を使ってフレーム受信から内部論理へのデータ転
送までのタイミングを自動で調整して、内部論理がフレ
ーム送信部にデータを入力してからフレーム受信部が内
部論理にデータを出力するまでを常に一定のサイクル数
で行うことを特徴とするものである。

【０００８】詳細に、本発明のシリアルデータ転送方法
は、２ＬＳＩ間を結ぶシリアルパス上のデータ転送にお
いて、各ＬＳＩ当たり１ピンのみで双方向の通信を高速
で行うことができること、システムのパワーオン直後に
ＬＳＩ間のパスディレイを自動で算出して、例えディレ
イが複数サイクルであってもＬＳＩ間の同期を取り、以
降は一定のサイクル毎にシリアルパスの使用権を切り替
えること、同期決定時に算出するシリアルパスのディレ
イによってフレーム受信からデータ出力までの時間を調
整し、データ送出開始からデータ受信完了までをパスデ
ィレイに関係なく一定のサイクルで行うものである。

【０００９】さらに、前記シリアルデータ転送方法にお
けるＬＳＩ間の同期の決定において、シリアルパスで結
ばれた２ＬＳＩの一方をマスタ、他方をスレーブとし
て、パワーオン直後にマスタとスレーブ間で同期用フレ
ームを交互に送受信することでシリアルパスのディレイ
を算出し、パスディレイを考慮してスレーブ側のフレー
ム送信タイミングを調整する２ＬＳＩ間の同期決定方法
を採用するものである。

【００１０】また、前記シリアルデータ転送方法におい
て、２ＬＳＩがそれぞれ別のクロック同期カウンタで動
作するシステムの場合には、シリアルパスの使用権獲得
時に転送データがなければクロック同期カウンタ用の同
期フレームを送出することでシステム全体の同期を取る
ようにしたものである。

【００１１】さらに、前記シリアルデータ転送方法にお
いて、パワーオン直後の同期決定時以外にもパスディレ
イが変化した場合には、パスディレイの変化に応じてフ
レーム受信からデータ出力までの時間を調整するように
したものである。

【００１２】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。

【００１３】まず、図１により、本実施の形態のシリア
ルデータ転送方法を実現するためのシステムの一例の構
成を説明する。図1は本発明の一実施の形態で、２個の
ＬＳＩおよび２ＬＳＩ間を接続するシリアルパスで構成
されたシステムの構成図である。

【００１４】図１において、本実施の形態のシリアルデ
ータ転送方法を実現するためのシステムは、２個のＬＳ
Ｉからなり、一方がマスタ１００、他方がスレーブ２０
０に割り当てられ、このマスタ１００とスレーブ２００
とがシリアルパス３００により接続され、マスタ１０
０、スレーブ２００の各ＬＳＩ当たり１ピンのみで双方
向の通信を行うように構成されている。

【００１５】マスタ１００は、内部論理１１０、フレー
ム送受信部１２０、内部論理１１０からフレーム送受信
部１２０へのデータ転送路１３０、およびフレーム送受
信部１２０から内部論理１１０へのデータ転送路１４０
から構成されている。スレーブ２００も同様に、内部論
理２１０、フレーム送受信部２２０、およびデータ転送
路２３０，２４０から構成されている。

【００１６】次に、本実施の形態の作用について、図
２、図３、図４、図５により、シリアルデータ転送方法
の一例を説明する。

【００１７】図２は図1中のシリアルパス３００上に流
れる同期用フレームおよびデータフレームを図式的に示
したものである。図２の上部はシリアルパス３００のマ
スタ１００側、下部はスレーブ２００側でそれぞれ観測
されるフレームを示している。

【００１８】フレーム１０はマスタ１００が送信したマ
スタ同期フレーム（ｍｓ）であり、フレーム１１はスレ
ーブ２００が受信したマスタ同期フレーム（ｍｓ）であ
る。フレーム２０はマスタ１００が受信したスレーブ同
期フレーム（ｓｓ）であり、フレーム２１はスレーブ２
００が送信したスレーブ同期フレーム（ｓｓ）である。
フレーム３０はマスタ１００が送信したマスタ調整フレ
ーム（ｍｔ）であり、フレーム３１はスレーブ２００が
受信したマスタ調整フレーム（ｍｔ）である。フレーム
４０はマスタ１００が受信したスレーブ調整フレーム
（ｓｔ）であり、フレーム４１はスレーブ２００が送信
したスレーブ調整フレーム（ｓｔ）である。

【００１９】フレーム５０はマスタ１００が送信したデ
ータフレーム（ｄａｔ）であり、フレーム５１はスレー
ブ２００が受信したデータフレーム（ｄａｔ）である。
フレーム６０はマスタ１００が受信したデータフレーム
（ｄａｔ）であり、フレーム６１はスレーブ２００が送
信したデータフレーム（ｄａｔ）である。同様に、フレ
ーム７０はマスタ１００が送信したデータフレーム（ｄ
ａｔ）、フレーム７１はスレーブ２００が受信したデー
タフレーム（ｄａｔ）、フレーム８０はマスタ１００が
受信したデータフレーム（ｄａｔ）、フレーム８１はス
レーブ２００が送信したデータフレーム（ｄａｔ）であ
る。

【００２０】フレーム１１はフレーム１０と同じフレー
ムであり、フレーム１１はフレーム１０よりもパスディ
レイ分遅れて観測される。従ってパスディレイが０サイ
クルであれば、フレーム１０とフレーム１１は同じサイ
クルで観測されることになる。同様に、フレーム２０と
フレーム２１、フレーム３１とフレーム３０、フレーム
４０とフレーム４１、フレーム５１とフレーム５０、フ
レーム６０とフレーム６１、フレーム７１とフレーム７
０、フレーム８０とフレーム８１もそれぞれ同じフレー
ムを表している。

【００２１】まず、マスタ１００のフレーム送受信部１
２０はパワーオン後にスレーブ２００に対してｍｓフレ
ーム１０を発行する。フレーム１０はシリアルパス３０
０のパスディレイのためにスレーブ２００のフレーム送
受信部２２０へはフレーム１１のように到着する。スレ
ーブ２００側のフレーム送受信部２２０は１サイクルを
４分割した４つのクロックを使ってシリアルパス３００
の出力をキャプチャしており、シリアルパス３００の出
力が変化するポイントを監視する。

【００２２】図３に送信側でのフレームビットの変化
と、受信側でのフレームビットの変化例を示している。
フレーム送信部はクロックＴＫ２０−ＴＫ２０間を１サ
イクルとするタイミングでフレームをシリアルパスに送
信し、フレーム受信部は１サイクルを４分割したＴＫ２
０，ＴＫ２１，ＴＫ２２，ＴＫ２３のポイントでシリア
ルパスの出力をキャプチャして、出力が変化するタイミ
ングを見つけ、最適なサンプルポイントを導き出す。

【００２３】図４にシリアルパス出力の変化からサンプ
ルポイントを決定する状態遷移ダイアグラムを示す。図
４中の○または●の一つ一つが状態を表している。状態
の遷移はシリアルパス出力値が変化した時に行われ、以
下の条件によってＸ軸またはＹ軸方向に遷移する。 （１）ＴＫ２０−ＴＫ２１間で出力が変化した場合はＹ
軸の負方向に遷移する。 （２）ＴＫ２１−ＴＫ２２間で出力が変化した場合はＸ
軸の正方向に遷移する。 （３）ＴＫ２２−ＴＫ２３間で出力が変化した場合はＹ
軸の正方向に遷移する。 （４）ＴＫ２３−ＴＫ２０間で出力が変化した場合はＸ
軸の負方向に遷移する。 （５）●の状態では遷移方向に次の状態がない場合、状
態は遷移しない（例Ｙ＝７の状態で出力がＴＫ２２−Ｔ
Ｋ２３間で変化しても状態は遷移しない）。

【００２４】従って、図３の受信側フレーム例（１）３
２０のようにシリアルパス出力の変化がＴＫ２３のタイ
ミングと一致するような場合には、ＴＫ２２−ＴＫ２３
間またはＴＫ２３−ＴＫ２０間で出力が変化するため、
最終的にはＸ＝０、Ｙ＝７の状態まで遷移する。各状態
によってサンプルポイントは以下のように決定される。 （１）Ｘ＜４、Ｙ＜４の場合、ＴＫ２２でキャプチャし
た値を使用する（図４中のエリア４２２）。 （２）Ｘ＞＝４、Ｙ＜４の場合、ＴＫ２３でキャプチャ
した値を使用する（図４中のエリア４２３）。 （３）Ｘ＞＝４、Ｙ＞＝４の場合、ＴＫ２０でキャプチ
ャした値を使用する（図４中のエリア４２０）。 （４）Ｘ＜４、Ｙ＞＝４の場合、ＴＫ２１でキャプチャ
した値を使用する（図４中のエリア４２１）。

【００２５】従って、図３の受信側フレーム例（１）３
２０の場合にはＴＫ２１がサンプルポイントとして決定
される。また、図３の受信側フレーム例（２）３３０の
ようにシリアルパスの出力変化がいつもＴＫ２３−ＴＫ
２０間で起こる場合には初期状態によってサンプルポイ
ントにはＴＫ２１またはＴＫ２２が選択される。

【００２６】続いて、図２に戻り、スレーブ２００側で
はサンプルポイント決定処理はパワーオン直後から開始
され、ｍｓフレーム１１を受信するまで続けられる（図
２のスレーブ２００側のＴｒａｉｎｉｎｇと書かれた期
間）。マスタ同期パケット等のフォーマットはあらかじ
め定めておき、サンプルした値が決まったビット列と一
致すればサンプルポイント決定処理を終了する。図５に
フレームフォーマットの一例を示す。なお、ここで決定
したサンプルポイントは次にサンプルポイント決定処理
を行うまで保持されている。

【００２７】そして、ｍｓフレーム１１が最後までサン
プルされると、次はスレーブ２００側のフレーム送受信
部２２０がマスタ１００に対してｓｓフレーム２１を発
行する。ｍｓフレーム１１の最後からｓｓフレーム２１
の先頭を発行するまでのタイミング（図２中のｓｓ Ｌ
ａｔｅｎｃｙ）は上記決定したサンプルポイントによっ
て決定されるが、かならずＴＫ２０と同じタイミングに
なる。以下にサンプルポイントから決定されるｓｓ Ｌ
ａｔｅｎｃｙ、および変数ＴＳの値を示す。変数ＴＳは
後でスレーブ調整フレーム４１内に格納されてマスタ１
００に転送される。

【００２８】 サンプルポイント ｓｓ Ｌａｔｅｎｃｙ ＴＳ ＴＫ２２ ２．００サイクル ０ ＴＫ２３ １．７５サイクル １ ＴＫ２０ ２．５０サイクル ２ ＴＫ２１ ２．２５サイクル ３ さらに、マスタ１００側のフレーム送受信部１２０はｓ
ｓフレーム２０を受信すると、スレーブ２００側と同様
の処理でサンプルポイントの決定を行う（図２のマスタ
１００側のＴｒａｉｎｉｎｇと書かれた期間）。さら
に、ｍｓフレーム１０の最後から受信したｓｓフレーム
２０の先頭まで（図２中のＲｏｕｎｄ Ｔｒｉｐ Ｌａ
ｔｅｎｃｙ）を１／４サイクル単位でカウントし、変数
ＴＭを求める。従って、シリアルパス３００のパスディ
レイが０の場合にはＲｏｕｎｄ Ｔｒｉｐ Ｌａｔｅｎ
ｃｙは２サイクル、ＴＭ＝８となる。

【００２９】次に、マスタ１００側のフレーム送受信部
１２０はｍｔフレーム３０を発行し、上記ＴＭをスレー
ブ２００側のフレーム送受信部２２０に対して通知す
る。図５中のｍｔフレームフォーマットのｗｖｕｔｓｒ
にＴＭが設定される。ｍｔフレーム３０の先頭はｍｓフ
レーム１０の先頭発行から３２×３サイクル後に発行さ
れる。以下、マスタ１００側のフレーム送受信部１２０
からは３２サイクル毎にフレームを発行する。

【００３０】続いて、スレーブ２００側のフレーム送受
信部２２０はｍｓフレーム１１の３３ｂｉｔ目を受信し
てから３２×２サイクル後からシリアルパス出力のサン
プルを開始し、ｍｔフレーム３１を受信する。その後ｓ
ｓフレーム２１の先頭発行から３２×２サイクル後にｓ
ｔフレーム４１の先頭を発行する。ｓｔフレーム４１内
にはｍｓフレーム１１の受信時に算出した前記ＴＳを図
５中のｓｔフレームフォーマットのｙｘに設定してマス
タ１００側のフレーム送信部１２０に対して通知する。

【００３１】さらに、マスタ１００側のフレーム送受信
部１２０はｍｔフレーム３０の最後を送信してからＲｏ
ｕｎｄ Ｔｒｉｐ Ｌａｔｅｎｃｙ後からシリアルパス
出力のサンプルを開始し、ｓｔフレーム４０を受信す
る。マスタ１００側のフレーム送受信部１２０がｓｔフ
レーム４０の受信を完了すると、フレーム送受信部１２
０，２２０ともｓｓ ＬａｔｅｎｃｙおよびＲｏｕｎｄ
Ｔｒｉｐ Ｌａｔｅｎｃｙの値を得ることができるた
め、シリアルパス３００のパスディレイ（（（Ｒｏｕｎ
ｄ Ｔｒｉｐ Ｌａｔｅｎｃｙ）−（ｓｓ Ｌａｔｅｎ
ｃｙ））ＤＩＶ２）を算出できる。

【００３２】本実施の形態で示した例ではパスディレイ
は０〜４サイクルまで対応できるため、パスディレイが
４サイクル未満の場合はスレーブ２００側のフレーム送
出サイクルを４サイクルに満たない分遅らせることでマ
スタ１００側のフレーム送受信部１２０のフレーム先頭
発行開始からスレーブ２００側のフレーム送受信部２２
０のフレーム先頭発行開始までを１６サイクル、スレー
ブ２００側のフレーム送受信部２２０のフレーム先頭発
行開始からマスタ１００側のフレーム送受信部１２０の
フレーム先頭発行開始までも１６サイクルに固定でき
る。このスレーブ２００側のフレーム送受信部２２０が
フレーム発行を遅らせるサイクル数Ｔは前記ＴＭ，ＴＳ
を用いると次の式で算出できる。

【００３３】Ｔ＝（（（４２−ＴＭ）＋（（２＋ＴＳ）
ＭＯＤ４））ＤＩＶ８） ただし、マスタ１００とスレーブ２００間のクロックス
キューが大きい場合にはシリアルパス３００のパスディ
レイを正確に算出できなくなる。そのため、以下の条件
式が成立する場合にはエラー検出し、同期処理を中断す
る。

【００３４】（（４２−ＴＭ）＋（（２＋ＴＳ）ＭＯＤ
４））ＭＯＤ８＝０ 続いて、スレーブ２００側のフレーム送受信部２２０は
ｄａｔフレーム５１を受信した後、ｄａｔフレーム６１
の送信をＴサイクル遅らせ、マスタ１００側のフレーム
送受信部１２０はｄａｔフレーム６０のサンプルをＴサ
イクル遅らせることでマスタ１００−スレーブ２００間
での同期を取ることができている。

【００３５】以降、スレーブ２００側のフレーム送受信
部２２０は３２サイクル毎にフレームの送信を行うこと
で、シリアルパス３００を１６サイクル毎にマスタ１０
０、スレーブ２００が時分割で交互に使用することで調
停処理の必要もなくシリアルパス３００上で双方向のデ
ータ通信を実現できる。

【００３６】本実施の形態で使用したフレームフォーマ
ットではｄａｔフレーム１０ｂｉｔ中に含まれるデータ
ビットは８ｂｉｔであり、３２サイクルで８ｂｉｔのデ
ータ転送を双方向に行うことができる。従って、１３３
ＭＨｚのクロックで動作させた場合には片方向３３Ｍｂ
ｐｓのデータ転送速度を得ることができる。

【００３７】また、フレーム送受信部１２０，２２０が
フレームを受信してから内部論理１１０，２１０へのデ
ータ転送路１４０，２４０へのデータ出力をＴサイクル
遅らせることで、例えばマスタ１００側のフレーム送受
信部１２０が内部論理１１０からデータ転送路１３０を
通ってデータを受信してからスレーブ２００側のフレー
ム送受信部２２０が内部論理２１０に対してデータ転送
路２４０を通してデータを転送するまでを、シリアルパ
ス３００のディレイに関係なく常に一定のサイクル数で
行うことができる。この性質を利用すれば、データフレ
ームの代わりにクロック同期用のフレームを送信するこ
とで、マスタ１００、スレーブ２００それぞれが属する
異なるクロック同期カウンタ間のカウンタ合わせを行え
るため、システム全体のクロック同期を取ることができ
る。

【００３８】さらに、調整フレーム（ｍｔ，ｓｔ）およ
びデータフレームの受信時にもサンプルポイントの決定
処理を行うことで、温度変化などによるシリアルパス３
００のディレイ変化にもある程度対応することができ
る。

【００３９】従って、本実施の形態によれば、シリアル
パス３００で結ばれた２ＬＳＩの一方をマスタ１００、
他方をスレーブ２００に割り当て、パワーオン直後にマ
スタ１００とスレーブ２００の間で同期フレーム１０，
１１，２１，２０を交互に送受信することでシリアルパ
ス３００のパスディレイを算出してそれぞれのカウンタ
を同期させ、以降は一定の時間毎にシリアルパス３００
の使用権をマスタ１００とスレーブ２００間で切り替え
ることで調停処理が不要となり、送受信を高速で行うこ
とができる。

【００４０】さらに、パスディレイの値によってフレー
ム受信部がフレームを受信してから内部論理に渡すまで
の時間を調節することで、フレーム送信部にデータが送
られてからフレーム受信部がデータを出力するまでを、
パスディレイに関係なく一定の時間で行うことができ
る。

【００４１】本発明は前記実施の形態に限定されるもの
ではなく、その要旨を逸脱しない範囲で種々変更可能で
あることはいうまでもない。たとえば、前記実施の形態
においては、パスディレイは０〜４サイクル、またサン
プルポイントを決定する状態遷移はＸ＝０〜７、Ｙ＝０
〜７の例を説明したが、他のサイクル数や状態遷移につ
いても広く適用可能である。また、フレームのフォーマ
ットについても、図５の例に限られるものではない。

【００４２】

【発明の効果】以上述べたように、本発明によれば、２
ＬＳＩ間を接続するシリアルパスにおいて、ＬＳＩ当た
り１ピンの信号線で、双方向のデータ転送を高速に、か
つ同期的に行うことができる。さらに、シリアルパスの
ディレイが複数サイクルであったとしても、自動で認識
し、データ出力までのサイクルを調整することで、内部
論理がフレーム送受信部へデータを入力してからフレー
ム送受信部が内部論理へデータを出力するまでを常に一
定のサイクルで行うことができる。この結果、システム
全体のデータミニズム（ｄｅｔｅｒｍｉｎｉｓｍ）を保
証することが可能となる。

【図面の簡単な説明】

【図１】本発明の一実施の形態のシリアルデータ転送方
法を実現するための、２個のＬＳＩおよび２ＬＳＩ間を
接続するシリアルパスで構成されたシステムを示す構成
図である。

【図２】本発明の一実施の形態において、シリアルパス
上に流れる同期用フレームおよびデータフレームを示す
説明図である。

【図３】本発明の一実施の形態において、フレーム送受
信部での送信側フレームビットの変化と、受信側フレー
ムビットの変化を示す説明図である。

【図４】本発明の一実施の形態において、フレーム送受
信部で使用されるシリアルパス出力変化のタイミングか
らサンプルポイントを決定する状態遷移ダイアグラムを
示す説明図である。

【図５】本発明の一実施の形態において、各フレームの
フォーマットを示す説明図である。

【符号の説明】

１０，１１…マスタ同期フレーム、２０，２１…スレー
ブ同期フレーム、３０，３１…マスタ調整フレーム、４
０，４１…スレーブ調整フレーム、５０，５１，６０，
６１，７０，７１，８０，８１…データフレーム、１０
０…マスタ、２００…スレーブ、３００…シリアルパ
ス、１１０，２１０…内部論理、１２０，２２０…フレ
ーム送受信部、１３０，１４０，２３０，２４０…デー
タ転送路。

フロントページの続き Ｆターム(参考） 5B077 FF11 NN02 5K018 AA01 BA03 CA01 5K029 AA11 AA18 CC01 DD04 DD13 DD21 KK22 5K034 AA01 AA05 AA11 AA12 DD01 EE05 HH65 MM05 5K047 AA11 AA15 BB05 HH01 HH17

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ２ＬＳＩ間を結ぶシリアルパス上のシリ
   アルデータ転送方法において、 各ＬＳＩ当たり１ピンのみで双方向の通信を行い、 前記シリアルパスで結ばれた２ＬＳＩの一方をマスタ、
   他方をスレーブに割り当て、パワーオン直後に前記マス
   タと前記スレーブの間で同期用フレームを交互に送受信
   し、前記シリアルパスのパスディレイを自動で算出して
   前記マスタと前記スレーブとの間で同期を取り、一定の
   サイクル毎に前記シリアルパスの使用権を切り替え、 前記算出されたパスディレイの値によってフレーム受信
   からデータ出力までの時間を調整し、データ送出開始か
   らデータ受信完了までを一定のサイクルで行うことを特
   徴とするシリアルデータ転送方法。
2. 【請求項２】 請求項１記載のシリアルデータ転送方法
   において、 前記２ＬＳＩがそれぞれ別のクロック同期カウンタで動
   作するシステムの場合には、前記シリアルパスの使用権
   獲得時に転送データがなければクロック同期カウンタ用
   の同期フレームを送出してシステム全体の同期を取るこ
   とを特徴とするシリアルデータ転送方法。
3. 【請求項３】 請求項１記載のシリアルデータ転送方法
   において、 前記パワーオン直後の同期決定時以外で前記パスディレ
   イが変化した場合には、前記パスディレイの変化に応じ
   てフレーム受信からデータ出力までの時間を調整するこ
   とを特徴とするシリアルデータ転送方法。