JP2002185274A - Gain switching amplifying circuit - Google Patents

Gain switching amplifying circuit

Info

Publication number
JP2002185274A
JP2002185274A JP2000385707A JP2000385707A JP2002185274A JP 2002185274 A JP2002185274 A JP 2002185274A JP 2000385707 A JP2000385707 A JP 2000385707A JP 2000385707 A JP2000385707 A JP 2000385707A JP 2002185274 A JP2002185274 A JP 2002185274A
Authority
JP
Japan
Prior art keywords
transistor
power supply
collector
emitter
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000385707A
Other languages
Japanese (ja)
Inventor
Toshinori Hamazaki
俊典 浜崎
Yasutoku Miyahara
泰徳 宮原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000385707A priority Critical patent/JP2002185274A/en
Publication of JP2002185274A publication Critical patent/JP2002185274A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a gain switching amplifying circuit capable of decreasing a phase change associated with gain switching in a high-frequency amplifying circuit. SOLUTION: An amplifying circuit having phase characteristics identical to those at a high gain is provided in series in an ordinary gain switching amplifying circuit, and the output thereof is connected to the output of the gain switching amplifying circuit. Thus, phase characteristics identical to those at a high gain can be obtained at a low gain, thereby decreasing the phase change associated with the gain switching.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、高周波増幅回路に
おいて、利得切り替えに伴う位相変化を減少させること
を可能とする利得切替増幅回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-frequency amplifier circuit, and more particularly, to a gain-switching amplifier circuit capable of reducing a phase change accompanying gain switching.

【0002】[0002]

【従来の技術】図12は従来の第1の利得切替増幅回路
の構成を示す概略ブロック図である。図12において、
Q3は入力信号を増幅するトランジスタである。電圧源
E2は、Q3のバイアス電圧である。R1は、入力信号
がバイアス回路に流れない様にするための抵抗である。
R2はQ3のエミッタ回路に挿入された抵抗でありQ3
に流れるエミッタ電流の調整を行う。C1はQ3のエミ
ッタ回路に挿入されたコンデンサであり、Q3のエミッ
タ電流の高周波成分を通過させるためのものである。電
源E4はトランジスタQ2のベースに接続され利得設定
入力と合わせてQ1、Q2のエミッタ電流を制御するた
めの電圧源である。E4の電圧値はスイッチ動作を行う
ためE1よりも低く設定されている。E1は利得切替増
幅回路全体の電源である。インダクタL1は、Q2のコ
レクタに接続され、Q3で増幅された信号は通過させ
ず、直流信号だけを通過させるための負荷である。
2. Description of the Related Art FIG. 12 is a schematic block diagram showing a configuration of a first conventional gain switching amplifier circuit. In FIG.
Q3 is a transistor that amplifies an input signal. The voltage source E2 is a bias voltage of Q3. R1 is a resistor for preventing an input signal from flowing to the bias circuit.
R2 is a resistor inserted in the emitter circuit of Q3 and Q3
The adjustment of the emitter current flowing through is performed. C1 is a capacitor inserted in the emitter circuit of Q3, and passes a high-frequency component of the emitter current of Q3. The power supply E4 is connected to the base of the transistor Q2 and is a voltage source for controlling the emitter currents of the transistors Q1 and Q2 together with the gain setting input. The voltage value of E4 is set lower than E1 to perform the switching operation. E1 is a power supply for the entire gain switching amplifier circuit. The inductor L1 is connected to the collector of Q2, and is a load for passing only the DC signal without passing the signal amplified by Q3.

【0003】入力信号は、トランジスタQ3のベースに
入力され、増幅される。トランジスタQ1とトランジス
タQ2を用いてQ3で増幅された信号を切り替える。Q
1のベースに印加された利得切り替え信号が0ボルトで
ある場合は、Q3で増幅された信号はQ2を通過し出力
側に流れる。Q1のベースに印加された利得切り替え信
号が電源電圧と同じE1ボルトである場合は、Q3で増
幅された信号はQ1を通過しQ2側には流れない。この
ため、利得切り替え信号をE1ボルトにした場合は、出
力側には信号が表れず、利得切り替え動作が行われる。
[0003] An input signal is input to the base of a transistor Q3 and amplified. The signal amplified by Q3 is switched using the transistor Q1 and the transistor Q2. Q
When the gain switching signal applied to the base of 1 is 0 volt, the signal amplified by Q3 passes through Q2 and flows to the output side. When the gain switching signal applied to the base of Q1 is at the same E1 volt as the power supply voltage, the signal amplified by Q3 passes through Q1 and does not flow to Q2. For this reason, when the gain switching signal is set to E1 volt, no signal appears on the output side, and the gain switching operation is performed.

【0004】図12を用いて利得切り替え動作について
さらに説明を行う。ここでIc1はQ1のコレクタ電流、
Vb1はQ1のベース電圧、Ic2はQ2のコレクタ電流、
Vb2はQ2のベース電圧である。Vc3は、Q3のコレク
タ電圧、Ic3はQ3のコレクタ電流である。
The gain switching operation will be further described with reference to FIG. Where Ic1 is the collector current of Q1,
Vb1 is the base voltage of Q1, Ic2 is the collector current of Q2,
Vb2 is the base voltage of Q2. Vc3 is the collector voltage of Q3, and Ic3 is the collector current of Q3.

【0005】この時、周知のエバース・モルの関係式よ
り以下の関係が成り立つ。 Vbe1=Vb1−Vc3 Vbe2=Vb2−Vc3 Vbe1=Vt・ln(Ic1/Is1) Vbe2=Vt・ln(Ic2/Is2) Vt=k・T/q Ic3=Ic1+Ic2 ここでkはボルツマン定数、Tは絶対温度、qは電子電
荷である。
At this time, the following relationship is established from the well-known Ebers-Mor relational expression. Vbe1 = Vb1−Vc3 Vbe2 = Vb2−Vc3 Vbe1 = Vt · ln (Ic1 / Is1) Vbe2 = Vt · In (Ic2 / Is2) Vt = k · T / q Ic3 = Ic1 + Ic2 where k is the Boltzmann constant and T is absolute Temperature, q, is the electronic charge.

【0006】この時、以下の関係が成り立つ。 Ic1=Ic3/(1+exp(−Vid/Vt)) Ic2=Ic3/(1+exp( Vid/Vt)) Vid=Vbe1−Vbe2 よって、Vid>>Vtの場合 Ic1≒Ic3 Ic2≒0 となる。またVid<<Vtの場合 Ic1≒0 Ic2≒Ic3 となる。At this time, the following relationship is established. Ic1 = Ic3 / (1 + exp (−Vid / Vt)) Ic2 = Ic3 / (1 + exp (Vid / Vt)) Vid = Vbe1−Vbe2 Therefore, when Vid >> Vt, Ic1IIc3Ic2 ≒ 0. If Vid << Vt, then Ic1c0 Ic2 ≒ Ic3.

【0007】以上のように、利得設定入力Vb1の値に従
い、電流Ic3を切り替えることができる。
As described above, the current Ic3 can be switched according to the value of the gain setting input Vb1.

【0008】図14は、トランジスタの小信号等価回路
である。ここでbはベース端子、cはコレクタ端子、e
はエミッタ端子を表している。rπは、ベース抵抗、C
πはベース容量、gmは相互コンダクタンス、roは、
出力抵抗である。この時、以下の関係が成り立つ。 rπ=Vt/Ib Cπ=τF・Ic/Vt gm=Ic/Vt ro=Va/Ic ここで、 Vt=kT/q=26[mV] (T=300°K) k:ボルツマン定数 =1.38 * 10^-23 [JK−1] T:絶対温度[°K] q:電子の電荷 = 1.60 * 10^-19[C] τF: 順方向ベース走行時間 Va : アーリー電圧 である。
FIG. 14 is a small signal equivalent circuit of a transistor. Where b is a base terminal, c is a collector terminal, e
Represents an emitter terminal. rπ is the base resistance, C
π is the base capacitance, gm is the transconductance, and ro is
Output resistance. At this time, the following relationship is established. rπ = Vt / Ib Cπ = τF · Ic / Vt gm = Ic / Vtro = Va / Ic where Vt = kT / q = 26 [mV] (T = 300 ° K) k: Boltzmann constant = 1.38 * 10 ^ -23 [JK-1] T: absolute temperature [° K] q: electron charge = 1.60 * 10 ^ -19 [C] τF: forward base transit time Va: early voltage.

【0009】図13は、図12に示した従来の第1の利
得切替増幅回路を小信号等価回路で表した回路図であ
り、図13を用いて従来の利得切り替え動作について説
明を行う。
FIG. 13 is a circuit diagram showing the conventional first gain switching amplifier circuit shown in FIG. 12 as a small signal equivalent circuit. The conventional gain switching operation will be described with reference to FIG.

【0010】図13において最初に入力vとic3の関係
を求める。Q3の回路方程式は、 v1_3=v−ie3・Ze3 ie3=v1_3/Zb+gm3・v1_3 Ze=R2+1/(j・ω・C1) Zb=rπ3+1/(j・ω・Cπ3) となる。この回路方程式を解くと、 ic3=gm3{1−(1/Zb+gm3)/(1/Zb+gm3+1/Ze)}・v =gm3{1−(Ze/Zb+gm3・Ze)/(Ze/Zb+gm3・Ze+1)}・v |Ze|<|Zb|なので、Ze/Zbが省略できて、 ic3≒gm3{1− (gm3・Ze)/(gm3・Ze+1)}・v ≒gm3{1− 1/(1+1/(gm3・Ze))}・v となる。|1/gm3・Ze|>>1なので ic3≒gm3・v となる。ここで、gm3=Ic3/Vtである。以上のよう
にic3は、入力vに比例し、ほぼ同一位相となる。
In FIG. 13, the relationship between the input v and ic3 is first determined. The circuit equation of Q3 is as follows: v1_3 = v-ie3.Ze3 ie3 = v1_3 / Zb + gm3.v1_3 Ze = R2 + 1 / (j.omega.C1) Zb = r.pi.3 + 1 / (j.omega.C.pi.3) By solving this circuit equation, ic3 = gm3 {1- (1 / Zb + gm3) / (1 / Zb + gm3 + 1 / Ze)}. V = gm3 {1- (Ze / Zb + gm3.Ze) / (Ze / Zb + gm3 · Ze + 1)} · v | Ze | <| Zb |, so that Ze / Zb can be omitted, and ic3 ≒ gm3 {1- (gm3 · Ze) / (gm3 · Ze + 1)} · v ≒ gm3 {1-1 / (1 + 1 / (gm3.Ze))}. v | 1 / gm3 · Ze | >> 1, so that ic3 ≒ gm3 · v. Here, gm3 = Ic3 / Vt. As described above, ic3 is proportional to the input v and has substantially the same phase.

【0011】次にic3とic2の関係を求める。Q2の直
流コレクタ電流をIc2、Q2の小信号コレクタ電流をi
c2、Q2の小信号ベース電流をib2、Q1の直流コレク
タ電流をIc1、Q1の小信号コレクタ電流をic1、Q1
の小信号ベース電流をib1、負荷L1のインピーダンス
をZLとする。また、Q1のエミッタとQ2のエミッタ
とQ3のコレクタの電位は同一であり、これをvcとす
る。また出力電圧をvoutとする。更に、ベースはQ
2、Q1共に接地され、 v1_1=v1_2=−vc である。この時、Q2およびQ1の端子電流とic3の関
係は、 ie1=ib1+ic1 ie2=ib2+ic2 ic3=ie1+ie2 となる。|ib1|<<|ic1|、|ib2|<<|ic2|
であるのでib1とib2を省略すると、 ie1≒ic1 ie2≒ic2 ic3=ie1+ie2≒ic1+ic2 となる。
Next, the relationship between ic3 and ic2 is determined. The DC collector current of Q2 is Ic2, and the small signal collector current of Q2 is i
The small signal base currents of c2 and Q2 are ib2, the DC collector current of Q1 is Ic1, the small signal collector current of Q1 is ic1, Q1
Is the small-signal base current, and the impedance of the load L1 is ZL. The potentials of the emitter of Q1, the emitter of Q2, and the collector of Q3 are the same, which is vc. The output voltage is set to vout. Furthermore, the base is Q
2. Both Q1 are grounded, and v1_1 = v1_2 = -vc. At this time, the relationship between the terminal currents of Q2 and Q1 and ic3 is as follows: ie1 = ib1 + ic1 ie2 = ib2 + ic2 ic3 = ie1 + ie2. | Ib1 | << | ic1 |, | ib2 | << | ic2 |
Therefore, if ib1 and ib2 are omitted, ie1 ≒ ic1 ie2 ≒ ic2 ic3 = ie1 + ie2 ≒ ic1 + ic2.

【0012】ところでic2およびic1は、次に示す式
(1)、式(2)のように、 ic1=−vc・gm1 −vc/ro1 ・・・・(1) ic2=−vc・gm2 +(vout−vc)/ro2 ・・・(2) となる。
Incidentally, ic2 and ic1 are expressed by the following equations (1) and (2): ic1 = −vc · gm1−vc / ro1 (1) ic2 = −vc · gm2 + ( vout-vc) / ro2 (2)

【0013】高利得時はIc2>>Ic1となっている。g
m=Ic/Vtなので gm2>>gm1 となる。また、ro=Va/Icであるので、 ro2<<ro1 となる。よって|ic2|>>|ic1|である。従ってi
c3は、 ic3≒ic2 となり同一位相である。
At high gain, Ic2 >> Ic1. g
Since m = Ic / Vt, gm2 >> gm1. Since ro = Va / Ic, ro2 << ro1. Thus | ic2 | >>>> ic1 |. Therefore i
c3 becomes ic3 ≒ ic2 and has the same phase.

【0014】低利得時はIc2<<Ic1となっている。こ
の時gm=Ic/Vtなので gm2<<gm1 となる。また、ro=Va/Icであるので、 ro2>>ro1 となる。よって|ic2|<<|ic1|である。従ってi
c3は、 ic3≒ic1 である。上記式(1)より、次に示す式(3)のよう
に、 vc=−{(ro1)/(1+ gm1・ro1)}・ic3 ・・・(3)
At a low gain, Ic2 << Ic1. At this time, since gm = Ic / Vt, gm2 << gm1. Also, since ro = Va / Ic, ro2 >> ro1. Thus | ic2 | << | ic1 |. Therefore i
c3 is ic3 ≒ ic1. From the above equation (1), as in the following equation (3), vc = − {(ro1) / (1 + gm1 · ro1)} · ic3 (3)

【0015】また上記式(2)より、次の式(4)のよ
うに、 ic2=−{(1+gm2・ro2)/(ro2+ZL)}・vc ・・・(4) となる。これに上記式(3)を代入すると、 ic2={(1+gm2・ro2)/(ro2+ZL)}・{(ro1)/(1
+gm1・ro1)}・ic3 となる。
From the above equation (2), the following equation (4) holds: ic2 = − {(1 + gm2 · ro2) / (ro2 + ZL)} · vc (4) By substituting the above equation (3) into this, ic2 = {(1 + gm2 · ro2) / (ro2 + ZL)} · {(ro1) / (1
+ gm1 · ro1)} · ic3.

【0016】gm=Ic/Vtおよびro=Va/Icの関
係を用いると、 ic2={(1+Va/Vt)/(ro2+ZL)}・{(ro1)/(1+Va
/Vt)}・ic3 となる。従って、 ic2={(ro1)/(ro2+ZL)}・ic3 となる。以上のようにic2は、ic3に比べ位相が回転す
る。
Using the relationships of gm = Ic / Vt and ro = Va / Ic, ic2 = {(1 + Va / Vt) / (ro2 + ZL)}. {(Ro1) / (1 + Va)
/ Vt)} · ic3. Therefore, ic2 = {(ro1) / (ro2 + ZL)} · ic3. As described above, the phase of ic2 is rotated as compared with the phase of ic3.

【0017】またro=Va/Icの関係を用いると ic2={(Va/Ic1)/(Va/Ic2+ZL)}・ic3 である。低利得時はIc1>>Ic2であるので、次に示す
式(5)のような 0≒|ic2|<<|ic3| ・・・(5) となり利得が減少していることが分かる。
Using the relation ro = Va / Ic, ic2 = {(Va / Ic1) / (Va / Ic2 + ZL)}. Ic3. Since Ic1 >> Ic2 at the time of low gain, 0 ≒ | ic2 | << | ic3 | (5) as shown in the following equation (5), indicating that the gain is reduced.

【0018】以上のように、従来の第1の利得切替増幅
回路では、利得切り替えに伴い、位相が変化してしま
う。
As described above, in the first conventional gain switching amplifier circuit, the phase changes with the gain switching.

【0019】図15は、第2の従来の利得切替増幅回路
の構成を示す回路図である。第2の従来例と第1の従来
例の相違は、第1の従来例にあるQ3のエミッタ回路に
ある抵抗R1とコンデンサC1が、第2の従来例では存
在しないことである。
FIG. 15 is a circuit diagram showing a configuration of a second conventional gain switching amplifier circuit. The difference between the second conventional example and the first conventional example is that the resistor R1 and the capacitor C1 in the emitter circuit of Q3 in the first conventional example do not exist in the second conventional example.

【0020】第1の従来例と同様に入力vとQ3のエミ
ッタ電流ie3の関係を求めると、エミッタのインピーダ
ンスが0であるために、 v1_3=v となるので、第1の実施形態と同じ関係 ic3=gm3・v となる。ic3と出力電流ic2の関係は、第1の従来例と
同様であるので、利得切り替えに伴い、位相が変化して
しまう。
When the relationship between the input v and the emitter current ie3 of Q3 is obtained in the same manner as in the first conventional example, since the impedance of the emitter is 0, v1_3 = v, so the same relationship as in the first embodiment is obtained. ic3 = gm3 · v. Since the relationship between ic3 and output current ic2 is the same as in the first conventional example, the phase changes with the gain switching.

【0021】[0021]

【発明が解決しようとする課題】このように従来の構成
では、利得切り替え動作を行うためにトランジスタに流
れる電流が変化し、その為に利得切替用トランジスタの
出力抵抗roが変化してしまい、結果として出力信号の
位相が変化してしまう問題点を有していた。
As described above, in the conventional configuration, the current flowing through the transistor changes in order to perform the gain switching operation, and the output resistance ro of the gain switching transistor changes. And the phase of the output signal changes.

【0022】本発明は上記課題を解決するもので、高周
波増幅回路において、利得切り替え動作に伴う位相の変
化が減少した利得切替増幅回路を提供することを目的と
している。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has as its object to provide a high-frequency amplifier circuit in which a change in phase due to a gain switching operation is reduced.

【0023】[0023]

【課題を解決するための手段】本発明は上記目的を達成
するために、従来の回路に加え、一方を入力に接続し他
方を第5のトランジスタのベースに接続した第2のコン
デンサと、一方を第2のコンデンサと第5のトランジス
タのベースに接続し他方を第3の電源に接続した第3の
抵抗と、一方を第3の抵抗に接続し他方を接地した第3
の電源と、ベースを第2のコンデンサと第3の抵抗に接
続しエミッタを第4の抵抗と第3のコンデンサに接続し
コレクタを第4のトランジスタのエミッタに接続した第
5のトランジスタと、一方を第5のトランジスタのエミ
ッタと第3のコンデンサに接続し他方を接地した第4の
抵抗と、一方を第5のトランジスタのエミッタと第4の
抵抗に接続し他方を接地した第3のコンデンサと、ベー
スを第4の電源と第2のトランジスタのベースに接続し
エミッタを第5のトランジスタのコレクタに接続しコレ
クタを出力に接続した第4のトランジスタを備えた構
成、または、前記構成に一方を第1の電源に接続し他方
を出力に接続した第5の抵抗を加えた構成、または、前
記構成に一方を第1の電源に接続し他方を出力に接続し
た第5の抵抗を加え、一方を第1の電源に接続し他方を
出力に接続した第1のインダクタを削除した構成、また
は、第2の従来の回路に加え、一方を入力に接続し他方
を第5のトランジスタのベースに接続した第2のコンデ
ンサと、一方を第2のコンデンサと第5のトランジスタ
のベースに接続し他方を第3の電源に接続した第3の抵
抗と、一方を第3の抵抗に接続し他方を接地した第3の
電源と、ベースを第2のコンデンサと第3の抵抗に接続
しエミッタを第4の抵抗と第3のコンデンサに接続しコ
レクタを第4のトランジスタのエミッタに接続した第5
のトランジスタと、一方を第5のトランジスタのエミッ
タと第3のコンデンサに接続し他方を接地した第4の抵
抗と、一方を第5のトランジスタのエミッタと第4の抵
抗に接続し他方を接地した第3のコンデンサと、ベース
を第4の電源と第2のトランジスタのベースに接続しエ
ミッタを第5のトランジスタのコレクタに接続しコレク
タを出力に接続した第4のトランジスタを備えた構成、
または、前記構成に一方を第1の電源に接続し他方を出
力に接続した第5の抵抗を加えた構成、または、前記構
成に一方を第1の電源に接続し他方を出力に接続した第
5の抵抗に加え、一方を第1の電源に接続し他方を出力
に接続した第1のインダククタを削除した構成、また
は、第2の従来の回路に加え、一方を入力に接続し他方
を第5のトランジスタのベースに接続した第2のコンデ
ンサと、一方を第2のコンデンサと第5のトランジスタ
のベースに接続し他方を第3の電源に接続した第3の抵
抗と、一方を第3の抵抗に接続し他方を接地した第3の
電源と、ベースを第2のコンデンサと第3の抵抗に接続
しエミッタを接地しコレクタを第4のトランジスタのエ
ミッタに接続した第5のトランジスタと、ベースを第4
の電源と第2のトランジスタのベースに接続しエミッタ
を第5のトランジスタのコレクタに接続しコレクタを出
力に接続した第4のトランジスタを備えた構成、また
は、前記構成に一方を第1の電源に接続し他方を出力に
接続した第5の抵抗を加えた構成、または、前記構成に
一方を第1の電源に接続し他方を出力に接続した第5の
抵抗を加え、一方を第1の電源に接続し他方を出力に接
続した第1のインダクタを削除した構成を備えるもので
ある。
In order to achieve the above object, the present invention provides, in addition to a conventional circuit, a second capacitor having one connected to an input and the other connected to the base of a fifth transistor. Is connected to the second capacitor and the base of the fifth transistor, and the other is connected to the third power supply. The third resistor is connected to one of the third resistors and the other is grounded.
A fifth transistor having a base connected to the second capacitor and the third resistor, an emitter connected to the fourth resistor and the third capacitor, and a collector connected to the emitter of the fourth transistor; Is connected to the emitter of the fifth transistor and the third capacitor and the other is grounded, and the third is connected to the emitter of the fifth transistor and the fourth resistor and the other is grounded. A configuration including a fourth transistor having a base connected to the fourth power supply and the base of the second transistor, an emitter connected to the collector of the fifth transistor, and a collector connected to the output, or A configuration in which a fifth resistor connected to the first power supply and the other is connected to the output is added, or a fifth resistor connected to the first power supply and the other connected to the output is added to the configuration. A configuration in which one is connected to the first power supply and the other is connected to the output without the first inductor, or in addition to the second conventional circuit, one is connected to the input and the other is connected to the base of the fifth transistor. A connected second capacitor, one connected to the second capacitor and the base of the fifth transistor and the other connected to the third power supply, a third resistor connected to the third power supply, and one connected to the third resistor. A fifth power supply having a ground connected to a third power supply, a base connected to the second capacitor and the third resistor, an emitter connected to the fourth resistor and the third capacitor, and a collector connected to the emitter of the fourth transistor.
Transistor, one of which is connected to the emitter of the fifth transistor and the third capacitor and the other is grounded, and the other is connected to the emitter and the fourth resistor of the fifth transistor and the other is grounded. A configuration comprising a third capacitor, a fourth transistor having a base connected to the fourth power supply and the base of the second transistor, an emitter connected to the collector of the fifth transistor, and a collector connected to the output;
Alternatively, a fifth resistor in which one is connected to a first power supply and the other is connected to an output is added to the above-described configuration, or a fifth connection in which one is connected to a first power supply and the other is connected to an output to the configuration 5, the first inductor connected to the first power supply and the other connected to the output is removed, or the second conventional circuit is added, and one is connected to the input and the other is connected to the first power supply. A second capacitor connected to the base of the fifth transistor, one connected to the second capacitor and the base of the fifth transistor, the other connected to the third power supply, and one connected to the third power supply. A third power supply connected to a resistor and the other grounded, a fifth transistor having a base connected to the second capacitor and the third resistor, an emitter grounded and a collector connected to the emitter of the fourth transistor, The fourth
And a fourth transistor connected to the base of the second transistor, the emitter connected to the collector of the fifth transistor, and the collector connected to the output, or one of the above-described structures is connected to the first power supply. A fifth resistor connected to the output and the other connected to the output, or a fifth resistor connected to the first power supply and the other connected to the output, and one connected to the first power supply. And the first inductor connected to the output and the other connected to the output is removed.

【0024】本発明は上記に示した各構成により、利得
切り替え動作に伴う位相の変化を小さくしうるようにし
たものである。
According to the present invention, a change in phase due to a gain switching operation can be reduced by the above-described configurations.

【0025】[0025]

【発明の実施の形態】以下、本発明の実施の形態につい
て、図1〜図11を用いて説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below with reference to FIGS.

【0026】(第1の実施の形態)図1は本発明の第1
の実施形態を示す図である。図2は図1に示す第1の実
施形態の等価回路を示す図である。いま、Q3の直流コ
レクタ電流をIc3、Q3の小信号コレクタ電流をic3、
Q3の小信号ベース電流をib3、Q2の直流コレクタ電
流をIc2、Q2の小信号コレクタ電流をic2、Q2の小
信号ベース電流をib2、Q1の直流コレクタ電流をIc
1、Q1の小信号コレクタ電流をic1、Q1の小信号ベ
ース電流をib1、負荷L1のインピーダンスをZLとす
る。また、Q1のエミッタとQ2のエミッタとQ3のコ
レクタの電位は同一であり、これをvcとする。また出
力電圧をvoutとする。以下、図2を用いて第1の実
施形態の動作説明を行う。
(First Embodiment) FIG. 1 shows a first embodiment of the present invention.
It is a figure showing an embodiment. FIG. 2 is a diagram showing an equivalent circuit of the first embodiment shown in FIG. Now, the DC collector current of Q3 is Ic3, the small signal collector current of Q3 is ic3,
The small signal base current of Q3 is ib3, the DC collector current of Q2 is Ic2, the small signal collector current of Q2 is ic2, the small signal base current of Q2 is ib2, and the DC collector current of Q1 is Ic.
1. The small signal collector current of Q1 is ic1, the small signal base current of Q1 is ib1, and the impedance of load L1 is ZL. The potentials of the emitter of Q1, the emitter of Q2, and the collector of Q3 are the same, which is referred to as vc. The output voltage is set to vout. Hereinafter, the operation of the first embodiment will be described with reference to FIG.

【0027】最初に入力vとic3とic5の関係を求め
る。Q3の回路方程式は、 v1_3=v−ie3・Ze3 ie3=v1_3/Zb+gm3・v1_3 Ze3=1/(1/R2+j・ω・C1) Zb=1/(1/rπ3+j・ω・Cπ3) となる。この回路方程式を解くと、 ic3=gm3{1−(1/Zb+gm3)/(1/Zb+gm3+1/Ze3)}・v =gm3{1-(Ze3/Zb+gm3・Ze3)/(Ze3/Zb+gm3・Ze3+1)}・v |Ze3|<|Zb|なので、Ze3/Zbが省略でき
て、 ic3≒gm3{1− (gm3・Ze3)/(gm3・Ze3+1)}・v ≒gm3{1− 1/(1+1/(gm3・Ze3))}・v となる。|1/gm3・Ze3|>>1なので ic3≒gm3・v となる。同様に、 ic5≒gm5・v となる。ここで、gm3=Ic3/Vt、gm5=Ic5/Vt
である。以上のようにic3とic5は、入力vに比例し、
ほぼ同一位相となる。
First, the relationship between the input v, ic3 and ic5 is determined. The circuit equation of Q3 is as follows: v1_3 = v-ie3.Ze3 ie3 = v1_3 / Zb + gm3.v1_3 Ze3 = 1 / (1 / R2 + j.omega.C1) Zb = 1 / (1 / r.pi.3 + j.omega.C.pi.3) By solving this circuit equation, ic3 = gm3 {1- (1 / Zb + gm3) / (1 / Zb + gm3 + 1 / Ze3)}. V = gm3 {1- (Ze3 / Zb + gm3.Ze3) / (Ze3 / Zb + gm3 · Ze3 + 1)} · v | Ze3 | <| Zb |, so that Ze3 / Zb can be omitted, and ic3 ≒ gm3 {1- (gm3 · Ze3) / (gm3 · Ze3 + 1)} · v ≒ gm3 {1-1 / (1 + 1 / (gm3.Ze3))}. v | 1 / gm3 · Ze3 | >> 1, so that ic3 ≒ gm3 · v. Similarly, ic5 ≒ gm5 · v. Here, gm3 = Ic3 / Vt, gm5 = Ic5 / Vt
It is. As described above, ic3 and ic5 are proportional to the input v,
The phases are almost the same.

【0028】次にic3とic2の関係を求める。ベースは
Q2、Q1共に接地され v1_1=v1_2=−vc である。この時、Q2およびQ1の端子電流とic3の関
係は、 ie1=ib1+ic1 ie2=ib2+ic2 ic3=ie1+ie2 となる。ib1<<ic1、ib2<<ic2であるのでib1と
ib2を省略すると、 ie1≒ic1 ie2≒ic2 ic3=ie1+ie2≒ic1+ic2 となる。ic2およびic1は、次に示す式(6)、式
(7)のような ic1= −vc・gm1 −vc/ro1 ・・・(6) ic2= −vc・gm2 +(vout−vc)/ro2 ・・・(7) となる。
Next, the relationship between ic3 and ic2 is determined. The base is grounded for both Q2 and Q1, and v1_1 = v1_2 = −vc. At this time, the relationship between the terminal currents of Q2 and Q1 and ic3 is as follows: ie1 = ib1 + ic1 ie2 = ib2 + ic2 ic3 = ie1 + ie2. Since ib1 << ic1 and ib2 << ic2, omitting ib1 and ib2 results in ie1 ≒ ic1 ie2 ≒ ic2 ic3 = ie1 + ie2 ≒ ic1 + ic2. ic2 and ic1 are represented by the following equations (6) and (7): ic1 = −vc · gm1−vc / ro1 (6) ic2 = −vc · gm2 + (vout−vc) / ro2 (7)

【0029】高利得時はIc2>>Ic1となっている。g
m=Ic/Vtなので gm2>>gm1 となる。また、ro=Va/Icであるので、 ro2<<ro1 となる。よって|ic2|>>|ic1|である。従ってi
c3は、 ic3≒ic2 である。
At high gain, Ic2 >> Ic1. g
Since m = Ic / Vt, gm2 >> gm1. Since ro = Va / Ic, ro2 << ro1. Thus | ic2 | >>>> ic1 |. Therefore i
c3 is ic3 ≒ ic2.

【0030】低利得時はIc2<<Ic1となっている。こ
の時gm=Ic/Vtなので gm2<<gm1 となる。また、ro=Va/Icであるので、 ro2>>ro1 となる。よって|ic2|<<|ic1|である。従ってi
c3は、 ic3≒ic1 である。上記式(6)より、次に示す式(8)のよう
に、 vc=−{(ro1)/(1+gm1・ro1)}・ic3 ・・・(8) また上記式(7)より、次に示す式(9)のように、 ic2=−{(1+gm2・ro2)/(ro2+ZL)}・vc ・・・(9) となる。これを上記式(8)に代入すると、 ic2={(1+gm2・ro2)/(ro2+ZL)}・{(ro1)/(1
+gm1・ro1)}・i3 となる。gm=Ic/Vtおよびro=Va/Icの関係を
用いると、 ic2={(1+Va/Vt)/(ro2+ZL)}・{(ro1)/(1+Va
/Vt)}・ic3 となる。従って、 ic2={(ro1)/(ro2+ZL)}・ic3 となる。以上のようにic2は、ic3に比べ位相が回転す
る。
At low gain, Ic2 << Ic1. At this time, since gm = Ic / Vt, gm2 << gm1. Also, since ro = Va / Ic, ro2 >> ro1. Thus | ic2 | << | ic1 |. Therefore i
c3 is ic3 ≒ ic1. From the above equation (6), as in the following equation (8), vc = − {(ro1) / (1 + gm1 · ro1)} · ic3 (8) From the above equation (7), As shown in Expression (9), ic2 = − {(1 + gm2 · ro2) / (ro2 + ZL)} · vc (9) Substituting this into the above equation (8), ic2 = {(1 + gm2 · ro2) / (ro2 + ZL)} · {(ro1) / (1
+ gm1 · ro1)} · i3. Using the relationships of gm = Ic / Vt and ro = Va / Ic, ic2 = {(1 + Va / Vt) / (ro2 + ZL)}. {(ro1) / (1 + Va
/ Vt)} · ic3. Therefore, ic2 = {(ro1) / (ro2 + ZL)} · ic3. As described above, the phase of ic2 is rotated as compared with the phase of ic3.

【0031】更にro=Va/Icの関係を用いると、 ic2={(Va/Ic1)/(Va/Ic2+ZL)}・ic3 である。低利得時はIc1>>Ic2であるので、次に示す
式(10)のように、 0≒|ic2|<<|ic3| ・・・(10) となる。
Further, using the relationship of ro = Va / Ic, ic2 = {(Va / Ic1) / (Va / Ic2 + ZL)} · ic3. Since Ic1 >> Ic2 at the time of low gain, the following equation (10) holds: 0 ≒ | ic2 | << | ic3 | (10)

【0032】以上のようにic3とic2の関係は、従来例
と同様であり、高利得時には ic3≒ic2 であり、低利得時には、 ic2={(ro1)/(ro2+ZL)}・ic3 となる。以上のようにic2は低利得時ic3に比べ位相が
回転する。
As described above, the relationship between ic3 and ic2 is the same as that of the conventional example. When the gain is high, ic3 ≒ ic2, and when the gain is low, ic2 = {(ro1) / (ro2 + ZL)} · ic3. As described above, the phase of ic2 rotates as compared with ic3 at the time of low gain.

【0033】更に、|ib4|<<|ic4|であるので、
ic4≒ic5である。従って出力電流ioutは、 iout=ic2+ic5 である。この時、|ic2|<<|ic5|となるようにQ
5の利得を設定すると、iout≒ic5となる。ic5は
vと同一位相であるので低利得時にも出力の位相は変わ
らない。
Further, since | ib4 | << | ic4 |,
ic4 ≒ ic5. Therefore, the output current iout is iout = ic2 + ic5. At this time, Q is set so that | ic2 | << | ic5 |
When a gain of 5 is set, iout ≒ ic5. Since ic5 has the same phase as v, the output phase does not change even when the gain is low.

【0034】このように本発明の第1の実施形態の利得
切替増幅回路によれば、利得切り替えを行った場合にも
出力信号の位相を変えないようにすることが可能であ
る。
As described above, according to the gain switching amplifier circuit of the first embodiment of the present invention, it is possible to keep the phase of the output signal unchanged even when the gain is switched.

【0035】(第2の実施の形態)次に、本発明の第2
の実施形態について図4を用いて説明する。図4は本発
明の第2の実施形態を表したものである。第2の実施形
態と第1の実施形態の相違は、第1の実施形態にあるQ
3のエミッタ回路にある抵抗R2とコンデンサC1が、
第2の実施形態では存在しないことである。
(Second Embodiment) Next, a second embodiment of the present invention will be described.
The embodiment will be described with reference to FIG. FIG. 4 shows a second embodiment of the present invention. The difference between the second embodiment and the first embodiment is that Q in the first embodiment is different from that of the first embodiment.
3, the resistor R2 and the capacitor C1 in the emitter circuit are
This is absent in the second embodiment.

【0036】第1の実施形態と同様に入力vとQ3のエ
ミッタ電流ie3の関係を求めると、エミッタのインピー
ダンスが0であるため、第1の実施形態と同じ関係 ic3=gm3・v となる。このため、第2の実施形態においても、第1の
実施形態と同様に、低利得時においても出力の位相は変
わらない。
When the relationship between the input v and the emitter current ie3 of Q3 is obtained in the same manner as in the first embodiment, the same relationship as in the first embodiment is obtained because the impedance of the emitter is 0, ic3 = gm3 · v. Therefore, in the second embodiment, as in the first embodiment, the output phase does not change even when the gain is low.

【0037】このように本発明の第2の実施形態の利得
切替増幅回路を用いることにより、利得切り替えを行っ
た場合でも出力信号の位相を変えないようにすることが
可能となる。
As described above, by using the gain switching amplifier circuit according to the second embodiment of the present invention, it is possible to keep the phase of the output signal unchanged even when the gain is switched.

【0038】(第3の実施の形態)次に、本発明の第3
の実施形態について図5を用いて説明する。図5は本発
明の第3の実施形態を表したものである。第3の実施形
態と第1の実施形態の相違は、第1の実施形態にあるQ
3のエミッタ回路にある抵抗R2とコンデンサC1およ
び、Q5のエミッタ回路にある抵抗R4とコンデンサC
3が、第3の実施形態では存在しないことである。
(Third Embodiment) Next, a third embodiment of the present invention will be described.
The embodiment will be described with reference to FIG. FIG. 5 shows a third embodiment of the present invention. The difference between the third embodiment and the first embodiment is that Q in the first embodiment is different from that of the first embodiment.
3 and a resistor R2 and a capacitor C1 in the emitter circuit of Q5.
3 does not exist in the third embodiment.

【0039】第1の実施形態と同様に入力vとQ3のエ
ミッタ電流ie3の関係を求めると、エミッタのインピー
ダンスが0であるため、第1の実施形態と同じ関係 ic3=gm3・v となる。このため、第3の実施形態においても、第1の
実施形態と同様に、低利得時においても出力の位相は変
わらない。
When the relationship between the input v and the emitter current ie3 of Q3 is determined in the same manner as in the first embodiment, the same relationship as in the first embodiment ic3 = gm3 · v is obtained because the impedance of the emitter is 0. For this reason, in the third embodiment, as in the first embodiment, the output phase does not change even when the gain is low.

【0040】このように本発明の第3の実施形態の利得
切替増幅回路を用いることにより、利得切り替えを行っ
た場合でも出力信号の位相を変えないようにすることが
可能となる。
As described above, by using the gain switching amplifier circuit according to the third embodiment of the present invention, it is possible to keep the phase of the output signal unchanged even when the gain is switched.

【0041】(第4の実施の形態)次に、本発明の第4
の実施形態について図6を用いて説明する。図6は本発
明の第4の実施形態を表したものである。第4の実施形
態と第1の実施形態の相違は、第1の実施形態にあるイ
ンダクタL1と並列に抵抗R5が存在していることであ
る。
(Fourth Embodiment) Next, a fourth embodiment of the present invention will be described.
The embodiment will be described with reference to FIG. FIG. 6 shows a fourth embodiment of the present invention. The difference between the fourth embodiment and the first embodiment is that a resistor R5 exists in parallel with the inductor L1 in the first embodiment.

【0042】第1の実施形態と同様に入力vとQ3のエ
ミッタ電流ie3の関係を求めると、エミッタのインピー
ダンスが0であるため、第1の実施形態と同じ関係 ic3=gm3・v となる。このため、第4の実施形態においても、第1の
実施形態と同様に、低利得時においても出力の位相は変
わらない。
When the relationship between the input v and the emitter current ie3 of Q3 is obtained in the same manner as in the first embodiment, the same relationship as in the first embodiment is obtained as ic3 = gm3 · v since the impedance of the emitter is 0. Therefore, in the fourth embodiment, as in the first embodiment, the output phase does not change even when the gain is low.

【0043】このように本発明の第4の実施形態の利得
切替増幅回路を用いることにより、利得切り替えを行っ
た場合でも出力信号の位相を変えないようにすることが
可能となる。
As described above, by using the gain switching amplifier circuit according to the fourth embodiment of the present invention, it is possible to keep the phase of the output signal unchanged even when the gain is switched.

【0044】(第5の実施の形態)次に、本発明の第5
の実施形態について図7を用いて説明する。図7は本発
明の第5の実施形態を表したものである。第5の実施形
態と第4の実施形態の相違は、第4の実施形態にあるQ
3のエミッタ回路にある抵抗R2とコンデンサC1が、
第5の実施形態では存在しないことである。
(Fifth Embodiment) Next, a fifth embodiment of the present invention will be described.
The embodiment will be described with reference to FIG. FIG. 7 shows a fifth embodiment of the present invention. The difference between the fifth embodiment and the fourth embodiment is that Q in the fourth embodiment is different from that of the fourth embodiment.
The resistor R2 and the capacitor C1 in the emitter circuit of No. 3 are
This does not exist in the fifth embodiment.

【0045】第1の実施形態と同様に入力vとQ3のエ
ミッタ電流ie3の関係を求めると、エミッタのインピー
ダンスが0であるため、第1の実施形態と同じ関係 ic3=gm3・v となる。このため、第5の実施形態においても、第1の
実施形態と同様に、低利得時においても出力の位相は変
わらない。
When the relationship between the input v and the emitter current ie3 of Q3 is obtained in the same manner as in the first embodiment, the same relationship ic3 = gm3 · v as in the first embodiment is obtained because the impedance of the emitter is 0. Therefore, in the fifth embodiment, as in the first embodiment, the output phase does not change even when the gain is low.

【0046】このように本発明の第5の実施形態の利得
切替増幅回路を用いることにより、利得切り替えを行っ
た場合でも出力信号の位相を変えないようにすることが
可能となる。
As described above, by using the gain switching amplifier circuit according to the fifth embodiment of the present invention, it is possible to keep the phase of the output signal unchanged even when the gain is switched.

【0047】(第6の実施の形態)次に、本発明の第6
の実施形態について図8を用いて説明する。図8は本発
明の第6の実施形態を表したものである。第6の実施形
態と第4の実施形態の相違は、第4の実施形態にあるQ
3のエミッタ回路にある抵抗R2とコンデンサC1およ
び、Q5のエミッタ回路にある抵抗R4とコンデンサC
3が、第6の実施形態では存在しないことである。
(Sixth Embodiment) Next, a sixth embodiment of the present invention will be described.
The embodiment will be described with reference to FIG. FIG. 8 shows a sixth embodiment of the present invention. The difference between the sixth embodiment and the fourth embodiment is that Q in the fourth embodiment is different from that of the fourth embodiment.
3 and a resistor R2 and a capacitor C1 in the emitter circuit of Q5.
No. 3 does not exist in the sixth embodiment.

【0048】第1の実施形態と同様に入力vとQ3のエ
ミッタ電流ie3の関係を求めると、エミッタのインピー
ダンスが0であるため、第1の実施形態と同じ関係 ic3=gm3・v となる。このため、第6の実施形態においても、第1の
実施形態と同様に、低利得時においても出力の位相は変
わらない。
When the relationship between the input v and the emitter current ie3 of Q3 is obtained in the same manner as in the first embodiment, the same relationship as in the first embodiment is obtained because the impedance of the emitter is 0: ic3 = gm3 · v. Therefore, in the sixth embodiment, as in the first embodiment, the output phase does not change even when the gain is low.

【0049】このように本発明の第6の実施形態の利得
切替増幅回路を用いることにより、利得切り替えを行っ
た場合でも出力信号の位相を変えないようにすることが
可能となる。
As described above, by using the gain switching amplifier circuit according to the sixth embodiment of the present invention, it is possible to keep the phase of the output signal unchanged even when the gain is switched.

【0050】(第7の実施の形態)次に、本発明の第7
の実施形態について図9を用いて説明する。図9は本発
明の第7の実施形態を表したものである。第7の実施形
態と第1の実施形態の相違は、第1の実施形態にあるイ
ンダクタL1が存在せず、代わりにインダクタL1が存
在していた位置に抵抗R5が存在していることである。
(Seventh Embodiment) Next, a seventh embodiment of the present invention will be described.
The embodiment will be described with reference to FIG. FIG. 9 shows a seventh embodiment of the present invention. The difference between the seventh embodiment and the first embodiment is that the inductor L1 in the first embodiment does not exist, and a resistor R5 exists instead of the position where the inductor L1 existed. .

【0051】第1の実施形態と同様に入力vとQ3のエ
ミッタ電流ie3の関係を求めると、エミッタのインピー
ダンスが0であるため、第1の実施形態と同じ関係 ic3=gm3・v となる。このため、第7の実施形態においても、第1の
実施形態と同様に、低利得時においても出力の位相は変
わらない。
When the relationship between the input v and the emitter current ie3 of Q3 is obtained in the same manner as in the first embodiment, the same relationship as in the first embodiment becomes ic3 = gm3 · v because the impedance of the emitter is 0. Therefore, in the seventh embodiment, as in the first embodiment, the output phase does not change even when the gain is low.

【0052】このように本発明の第7の実施形態の利得
切替増幅回路を用いることにより、利得切り替えを行っ
た場合でも出力信号の位相を変えないようにすることが
可能となる。
As described above, by using the gain switching amplifier circuit of the seventh embodiment of the present invention, it is possible to keep the phase of the output signal unchanged even when the gain is switched.

【0053】(第8の実施の形態)次に、本発明の第8
の実施形態について図10を用いて説明する。図10は
本発明の第8の実施形態を表したものである。第8の実
施形態と第7の実施形態の相違は、第7の実施形態にあ
るQ3のエミッタ回路にある抵抗R2とコンデンサC1
が、第8の実施形態では存在しないことである。
(Eighth Embodiment) Next, an eighth embodiment of the present invention will be described.
The embodiment will be described with reference to FIG. FIG. 10 shows an eighth embodiment of the present invention. The difference between the eighth embodiment and the seventh embodiment is that the resistor R2 and the capacitor C1 in the emitter circuit of Q3 in the seventh embodiment are different.
However, this does not exist in the eighth embodiment.

【0054】第1の実施形態と同様に入力vとQ3のエ
ミッタ電流ie3の関係を求めると、エミッタのインピー
ダンスが0であるため、第1の実施形態と同じ関係 ic3=gm3・v となる。このため、第8の実施形態においても、第1の
実施形態と同様に、低利得時においても出力の位相は変
わらない。
When the relationship between the input v and the emitter current ie3 of Q3 is determined in the same manner as in the first embodiment, the same relationship as in the first embodiment is obtained because the emitter impedance is 0: ic3 = gm3 · v. For this reason, in the eighth embodiment, as in the first embodiment, the output phase does not change even when the gain is low.

【0055】このように本発明の第8の実施形態の利得
切替増幅回路を用いることにより、利得切り替えを行っ
た場合でも出力信号の位相を変えないようにすることが
可能となる。
As described above, by using the gain switching amplifier circuit according to the eighth embodiment of the present invention, it is possible to keep the phase of the output signal unchanged even when the gain is switched.

【0056】(第9の実施の形態)次に、本発明の第9
の実施形態について図11を用いて説明する。図11は
本発明の第9の実施形態を表したものである。第9の実
施形態と第7の実施形態の相違は、第4の実施形態にあ
るQ3のエミッタ回路にある抵抗R2とコンデンサC1
および、Q5のエミッタ回路にある抵抗R4とコンデン
サC3が、第9の実施形態では存在しないことである。
(Ninth Embodiment) Next, a ninth embodiment of the present invention will be described.
The embodiment will be described with reference to FIG. FIG. 11 shows a ninth embodiment of the present invention. The difference between the ninth embodiment and the seventh embodiment is that the resistor R2 and the capacitor C1 in the emitter circuit of Q3 in the fourth embodiment are different.
Further, the resistor R4 and the capacitor C3 in the emitter circuit of Q5 do not exist in the ninth embodiment.

【0057】第1の実施形態と同様に入力vとQ3のエ
ミッタ電流ie3の関係を求めると、エミッタのインピー
ダンスが0であるため、第1の実施形態と同じ関係 ic3=gm3・v となる。このため、第9の実施形態においても、第1の
実施形態と同様に、低利得時においても出力の位相は変
わらない。
When the relationship between the input v and the emitter current ie3 of Q3 is obtained in the same manner as in the first embodiment, the impedance ic3 of the emitter is 0, so that the same relationship as in the first embodiment, ic3 = gm3 · v. Therefore, in the ninth embodiment, as in the first embodiment, the output phase does not change even when the gain is low.

【0058】このように本発明の第9の実施形態の利得
切替増幅回路を用いることにより、利得切り替えを行っ
た場合でも出力信号の位相を変えないようにすることが
可能となる。
As described above, by using the gain switching amplifier circuit according to the ninth embodiment of the present invention, it is possible to keep the phase of the output signal unchanged even when the gain is switched.

【0059】[0059]

【発明の効果】以上に示した各実施形態の説明から明ら
かなように、本発明によれば利得を切り替えた場合の、
高周波増幅回路において位相の変化を低減した利得切替
増幅回路を提供することができる。
As is clear from the description of the embodiments described above, according to the present invention, when the gain is switched,
It is possible to provide a gain switching amplifier circuit in which a change in phase is reduced in a high frequency amplifier circuit.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1の実施の形態に係る利得切替増幅回路の構
成を示す図、
FIG. 1 is a diagram showing a configuration of a gain switching amplifier circuit according to a first embodiment;

【図2】図1に示した回路を小信号等価回路で表した回
路図、
FIG. 2 is a circuit diagram showing the circuit shown in FIG. 1 as a small-signal equivalent circuit;

【図3】利得切り替え動作を示す図、FIG. 3 is a diagram showing a gain switching operation;

【図4】第2の実施の形態に係る利得切替増幅回路の構
成を示す図、
FIG. 4 is a diagram showing a configuration of a gain switching amplifier circuit according to a second embodiment;

【図5】第3の実施の形態に係る利得切替増幅回路の構
成を示す図、
FIG. 5 is a diagram showing a configuration of a gain switching amplifier circuit according to a third embodiment;

【図6】第4の実施の形態に係る利得切替増幅回路の構
成を示す図、
FIG. 6 is a diagram showing a configuration of a gain switching amplifier circuit according to a fourth embodiment;

【図7】第5の実施の形態に係る利得切替増幅回路の構
成を示す図、
FIG. 7 is a diagram illustrating a configuration of a gain switching amplifier circuit according to a fifth embodiment;

【図8】第6の実施の形態に係る利得切替増幅回路の構
成を示す図、
FIG. 8 is a diagram showing a configuration of a gain switching amplifier circuit according to a sixth embodiment;

【図9】第7の実施の形態に係る利得切替増幅回路の構
成を示す図、
FIG. 9 is a diagram showing a configuration of a gain switching amplifier circuit according to a seventh embodiment;

【図10】第8の実施の形態に係る利得切替増幅回路の
構成を示す図、
FIG. 10 is a diagram showing a configuration of a gain switching amplifier circuit according to an eighth embodiment;

【図11】第9の実施の形態に係る利得切替増幅回路の
構成を示す図、
FIG. 11 is a diagram showing a configuration of a gain switching amplifier circuit according to a ninth embodiment;

【図12】従来の第1の利得切替増幅回路の構成を示す
図、
FIG. 12 is a diagram showing a configuration of a conventional first gain switching amplifier circuit;

【図13】従来の第1の利得切替増幅回路を小信号等価
回路で表した回路図、
FIG. 13 is a circuit diagram showing a conventional first gain switching amplifier circuit as a small signal equivalent circuit;

【図14】トランジスタの小信号等価回路、FIG. 14 is a small signal equivalent circuit of a transistor,

【図15】従来の第2の利得切替増幅回路の構成を示す
図である。
FIG. 15 is a diagram showing a configuration of a second conventional gain switching amplifier circuit.

【符号の説明】[Explanation of symbols]

R1 抵抗器 R2 抵抗器 R3 抵抗器 R4 抵抗器 R5 抵抗器 C1 コンデンサ C2 コンデンサ C3 コンデンサ Q1 トランジスタ Q2 トランジスタ Q3 トランジスタ Q4 トランジスタ Q5 トランジスタ E1 電源 E2 バイアス用電源 E3 バイアス用電源 E4 バイアス用電源 L1 負荷インダクタ R1 resistor R2 resistor R3 resistor R4 resistor R5 resistor C1 capacitor C2 capacitor C3 capacitor Q1 transistor Q2 transistor Q3 transistor Q4 transistor Q5 transistor E1 power supply E2 bias power supply E3 bias power supply E4 bias power supply L1 load inductor

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 ベースを入力に接続し、エミッタを第2
の抵抗と第1のコンデンサに接続しコレクタを第1と第
2のトランジスタのエミッタに接続した第3のトランジ
スタと、一方を入力に接続し他方を第2の電源に接続し
た第1の抵抗と、一方を第1の抵抗に接続し他方を接地
した第2の電源と、一方を第3のトランジスタのエミッ
タに接続し他方を接地した第2の抵抗と、一方を第3の
トランジスタのエミッタに接続し他方を接地した第1の
コンデンサと、ベースを利得設定入力に接続しエミッタ
を第3のトランジスタのコレクタに接続しコレクタを第
1の電源に接続した第1のトランジスタと、ベースを第
4の電源に接続しエミッタを第3のトランジスタのコレ
クタに接続しコレクタを出力に接続した第2のトランジ
スタと、一方を第1のトランジスタのコレクタと第1の
インダクタに接続し他方を接地した第1の電源と、一方
を第1の電源に接続し他方を出力に接続した第1のイン
ダクタと、一方を第2のトランジスタのベースに接続し
他方を接地した第4の電源と、を備えた利得切替増幅回
路において、 一方を入力に接続し他方を第5のトランジスタのベース
に接続した第2のコンデンサと、一方を第2のコンデン
サと第5のトランジスタのベースに接続し他方を第3の
電源に接続した第3の抵抗と、一方を第3の抵抗に接続
し他方を接地した第3の電源と、ベースを第2のコンデ
ンサと第3の抵抗に接続しエミッタを第4の抵抗と第3
のコンデンサに接続しコレクタを第4のトランジスタの
エミッタに接続した第5のトランジスタと、一方を第5
のトランジスタのエミッタと第3のコンデンサに接続し
他方を接地した第4の抵抗と、一方を第5のトランジス
タのエミッタと第4の抵抗に接続し他方を接地した第3
のコンデンサと、ベースを第4の電源と第2のトランジ
スタのベースに接続しエミッタを第5のトランジスタの
コレクタに接続しコレクタを出力に接続した第4のトラ
ンジスタを備えたことを特徴とする利得切替増幅回路。
1. A base connected to an input and an emitter connected to a second
A third transistor having a collector connected to the emitters of the first and second transistors and having a collector connected to the first capacitor and a first resistor having one connected to the input and the other connected to the second power supply. A second power supply having one connected to the first resistor and the other grounded, one connected to the emitter of the third transistor and the other grounded, and one connected to the emitter of the third transistor. A first capacitor connected to the other and grounded, a first transistor having a base connected to the gain setting input, an emitter connected to the collector of the third transistor, and a collector connected to the first power supply; A second transistor having an emitter connected to the collector of the third transistor and a collector connected to the output, and one connected to the collector of the first transistor and the first inductor. A first power supply having the other grounded, a first inductor having one connected to the first power supply and the other connected to the output, and a fourth power supply having one connected to the base of the second transistor and the other grounded And a second capacitor having one connected to the input and the other connected to the base of the fifth transistor, and one connected to the base of the second capacitor and the fifth transistor. A third resistor having the other connected to the third power source, a third power source having one connected to the third resistor and the other grounded, a base connected to the second capacitor and the third resistor, and an emitter connected to the third capacitor. Fourth resistor and third
And a fifth transistor having a collector connected to the emitter of the fourth transistor and one connected to the fifth transistor.
A fourth resistor connected to the emitter of the third transistor and the third capacitor and the other grounded, and a third connected to the emitter and the fourth resistor of the fifth transistor and the other grounded.
And a fourth transistor having a base connected to the fourth power supply and the base of the second transistor, an emitter connected to the collector of the fifth transistor, and a collector connected to the output. Switching amplifier circuit.
【請求項2】 ベースを入力に接続しエミッタを接地し
コレクタを第1と第2のトランジスタのエミッタに接続
した第3のトランジスタと、一方を入力に接続し他方を
第2の電源に接続した第1の抵抗と、一方を第1の抵抗
に接続し他方を接地した第2の電源と、ベースを利得設
定入力に接続しエミッタを第3のトランジスタのコレク
タに接続しコレクタを第1の電源に接続した第1のトラ
ンジスタと、ベースを第4の電源に接続しエミッタを第
3のトランジスタのコレクタに接続しコレクタを出力に
接続した第2のトランジスタと、一方を第1のトランジ
スタのコレクタと第1のインダクタに接続し他方を接地
した第1の電源と、一方を第1の電源に接続し他方を出
力に接続した第1のインダクタと、一方を第2のトラン
ジスタのベースに接続し他方を接地した第4の電源と、
を備えた利得切替増幅回路において、 一方を入力に接続し他方を第5のトランジスタのベース
に接続した第2のコンデンサと、一方を第2のコンデン
サと第5のトランジスタのベースに接続し他方を第3の
電源に接続した第3の抵抗と、一方を第3の抵抗に接続
し他方を接地した第3の電源と、ベースを第2のコンデ
ンサと第3の抵抗に接続しエミッタを第4の抵抗と第3
のコンデンサに接続しコレクタを第4のトランジスタの
エミッタに接続した第5のトランジスタと、一方を第5
のトランジスタのエミッタと第3のコンデンサに接続し
他方を接地した第4の抵抗と、一方を第5のトランジス
タのエミッタと第4の抵抗に接続し他方を接地した第3
のコンデンサと、ベースを第4の電源と第2のトランジ
スタのベースに接続しエミッタを第5のトランジスタの
コレクタに接続しコレクタを出力に接続した第4のトラ
ンジスタを備えたことを特徴とする利得切替増幅回路。
2. A third transistor having a base connected to the input, an emitter grounded, and a collector connected to the emitters of the first and second transistors, one connected to the input and the other connected to the second power supply. A first resistor, a second power supply having one connected to the first resistor and the other grounded, a base connected to the gain setting input, an emitter connected to the collector of the third transistor, and a collector connected to the first power supply A second transistor having a base connected to the fourth power supply, an emitter connected to the collector of the third transistor, and a collector connected to the output, one of which is connected to the collector of the first transistor; A first power supply connected to the first inductor and the other grounded; a first inductor connected to the first power supply and the other connected to the output; and one connected to the base of the second transistor. A fourth power supply connected to the other and grounded,
A second capacitor having one connected to the input and the other connected to the base of the fifth transistor, one connected to the second capacitor and the base of the fifth transistor, and the other connected to the base of the fifth transistor. A third resistor connected to a third power supply, a third power supply connected to the third resistor on one side and a ground on the other side, a base connected to the second capacitor and the third resistor, and an emitter connected to the fourth resistor; Resistance and third
And a fifth transistor having a collector connected to the emitter of the fourth transistor and one connected to the fifth transistor.
A fourth resistor connected to the emitter of the third transistor and the third capacitor and the other grounded, and a third connected to the emitter and the fourth resistor of the fifth transistor and the other grounded.
And a fourth transistor having a base connected to the fourth power supply and the base of the second transistor, an emitter connected to the collector of the fifth transistor, and a collector connected to the output. Switching amplifier circuit.
【請求項3】 ベースを入力に接続しエミッタを接地し
コレクタを第1と第2のトランジスタのエミッタに接続
した第3のトランジスタと、一方を入力に接続し他方を
第2の電源に接続した第1の抵抗と、一方を第1の抵抗
に接続し他方を接地した第2の電源と、ベースを利得設
定入力に接続しエミッタを第3のトランジスタのコレク
タに接続しコレクタを第1の電源に接続した第1のトラ
ンジスタと、ベースを第4の電源に接続しエミッタを第
3のトランジスタのコレクタに接続しコレクタを出力に
接続した第2のトランジスタと、一方を第1のトランジ
スタのコレクタと第1のインダクタに接続し他方を接地
した第1の電源と、一方を第1の電源に接続し他方を出
力に接続した第1のインダクタと、一方を第2のトラン
ジスタのベースに接続し他方を接地した第4の電源と、
を備えた利得切替増幅回路において、 一方を入力に接続し他方を第5のトランジスタのベース
に接続した第2のコンデンサと、一方を第2のコンデン
サと第5のトランジスタのベースに接続し他方を第3の
電源に接続した第3の抵抗と、一方を第3の抵抗に接続
し他方を接地した第3の電源と、ベースを第2のコンデ
ンサと第3の抵抗に接続しエミッタを接地しコレクタを
第4のトランジスタのエミッタに接続した第5のトラン
ジスタと、ベースを第4の電源と第2のトランジスタの
ベースに接続しエミッタを第5のトランジスタのコレク
タに接続しコレクタを出力に接続した第4のトランジス
タを備えたことを特徴とする利得切替増幅回路。
3. A third transistor having a base connected to the input, an emitter grounded, and a collector connected to the emitters of the first and second transistors, one connected to the input and the other connected to the second power supply. A first resistor, a second power supply having one connected to the first resistor and the other grounded, a base connected to the gain setting input, an emitter connected to the collector of the third transistor, and a collector connected to the first power supply A second transistor having a base connected to the fourth power supply, an emitter connected to the collector of the third transistor, and a collector connected to the output, one of which is connected to the collector of the first transistor; A first power supply connected to the first inductor and the other grounded; a first inductor connected to the first power supply and the other connected to the output; and one connected to the base of the second transistor. A fourth power supply connected to the other and grounded,
A second capacitor having one connected to the input and the other connected to the base of the fifth transistor, one connected to the second capacitor and the base of the fifth transistor, and the other connected to the base of the fifth transistor. A third resistor connected to the third power source, a third power source connected to one of the third resistors and the other grounded, a base connected to the second capacitor and the third resistor, and an emitter grounded. A fifth transistor having a collector connected to the emitter of the fourth transistor, a base connected to the fourth power supply and the base of the second transistor, an emitter connected to the collector of the fifth transistor, and a collector connected to the output. A gain switching amplifier circuit comprising a fourth transistor.
【請求項4】 ベースを入力に接続し、エミッタを第2
の抵抗と第1のコンデンサに接続しコレクタを第1と第
2のトランジスタのエミッタに接続した第3のトランジ
スタと、一方を入力に接続し他方を第2の電源に接続し
た第1の抵抗と、一方を第1の抵抗に接続し他方を接地
した第2の電源と、一方を第3のトランジスタのエミッ
タに接続し他方を接地した第2の抵抗と、一方を第3の
トランジスタのエミッタに接続し他方を接地した第1の
コンデンサと、ベースを利得設定入力に接続しエミッタ
を第3のトランジスタのコレクタに接続しコレクタを第
1の電源に接続した第1のトランジスタと、ベースを第
4の電源に接続しエミッタを第3のトランジスタのコレ
クタに接続しコレクタを出力に接続した第2のトランジ
スタと、一方を第1のトランジスタのコレクタと第1の
インダクタに接続し他方を接地した第1の電源と、一方
を第1の電源に接続し他方を出力に接続した第1のイン
ダクタと、一方を第1の電源に接続し他方を出力に接続
した第5の抵抗と、一方を第2のトランジスタのベース
に接続し他方を接地した第4の電源と、を備えた利得切
替増幅回路において、 一方を入力に接続し他方を第5のトランジスタのベース
に接続した第2のコンデンサと、一方を第2のコンデン
サと第5のトランジスタのベースに接続し他方を第3の
電源に接続した第3の抵抗と、一方を第3の抵抗に接続
し他方を接地した第3の電源と、ベースを第2のコンデ
ンサと第3の抵抗に接続しエミッタを第4の抵抗と第3
のコンデンサに接続しコレクタを第4のトランジスタの
エミッタに接続した第5のトランジスタと、一方を第5
のトランジスタのエミッタと第3のコンデンサに接続し
他方を接地した第4の抵抗と、一方を第5のトランジス
タのエミッタと第4の抵抗に接続し他方を接地した第3
のコンデンサと、ベースを第4の電源と第2のトランジ
スタのベースに接続しエミッタを第5のトランジスタの
コレクタに接続しコレクタを出力に接続した第4のトラ
ンジスタを備えたことを特徴とする利得切替増幅回路。
4. A base connected to the input and an emitter connected to the second
A third transistor having a collector connected to the emitters of the first and second transistors and having a collector connected to the first capacitor and a first resistor having one connected to the input and the other connected to the second power supply. A second power supply having one connected to the first resistor and the other grounded, one connected to the emitter of the third transistor and the other grounded, and one connected to the emitter of the third transistor. A first capacitor connected to the other and grounded, a first transistor having a base connected to the gain setting input, an emitter connected to the collector of the third transistor, and a collector connected to the first power supply; A second transistor having an emitter connected to the collector of the third transistor and a collector connected to the output, and one connected to the collector of the first transistor and the first inductor. A first power supply having the other grounded, a first inductor having one connected to the first power supply and the other connected to the output, and a fifth resistor having one connected to the first power supply and the other connected to the output And a fourth power supply, one of which is connected to the base of the second transistor and the other is grounded, wherein the fourth is connected to the input and the other is connected to the base of the fifth transistor. A third capacitor having one connected to the second capacitor and the base of the fifth transistor and the other connected to the third power supply, and a third connected to one connected to the third resistor and the other grounded. 3, a base connected to the second capacitor and the third resistor, and an emitter connected to the fourth resistor and the third resistor.
And a fifth transistor having a collector connected to the emitter of the fourth transistor and one connected to the fifth transistor.
A fourth resistor connected to the emitter of the third transistor and the third capacitor and the other grounded, and a third connected to the emitter and the fourth resistor of the fifth transistor and the other grounded.
And a fourth transistor having a base connected to the fourth power supply and the base of the second transistor, an emitter connected to the collector of the fifth transistor, and a collector connected to the output. Switching amplifier circuit.
【請求項5】 ベースを入力に接続しエミッタを接地し
コレクタを第1と第2のトランジスタのエミッタに接続
した第3のトランジスタと、一方を入力に接続し他方を
第2の電源に接続した第1の抵抗と、一方を第1の抵抗
に接続し他方を接地した第2の電源と、ベースを利得設
定入力に接続しエミッタを第3のトランジスタのコレク
タに接続しコレクタを第1の電源に接続した第1のトラ
ンジスタと、ベースを第4の電源に接続しエミッタを第
3のトランジスタのコレクタに接続しコレクタを出力に
接続した第2のトランジスタと、一方を第1のトランジ
スタのコレクタと第1のインダクタに接続し他方を接地
した第1の電源と、一方を第1の電源に接続し他方を出
力に接続した第1のインダクタと、一方を第1の電源に
接続し他方を出力に接続した第5の抵抗と、一方を第2
のトランジスタのベースに接続し他方を接地した第4の
電源と、を備えた利得切替増幅回路において、 一方を入力に接続し他方を第5のトランジスタのベース
に接続した第2のコンデンサと、一方を第2のコンデン
サと第5のトランジスタのベースに接続し他方を第3の
電源に接続した第3の抵抗と、一方を第3の抵抗に接続
し他方を接地した第3の電源と、ベースを第2のコンデ
ンサと第3の抵抗に接続しエミッタを第4の抵抗と第3
のコンデンサに接続しコレクタを第4のトランジスタの
エミッタに接続した第5のトランジスタと、一方を第5
のトランジスタのエミッタと第3のコンデンサに接続し
他方を接地した第4の抵抗と、一方を第5のトランジス
タのエミッタと第4の抵抗に接続し他方を接地した第3
のコンデンサと、ベースを第4の電源と第2のトランジ
スタのベースに接続しエミッタを第5のトランジスタの
コレクタに接続しコレクタを出力に接続した第4のトラ
ンジスタを備えたことを特徴とする利得切替増幅回路。
5. A third transistor having a base connected to the input, an emitter grounded, and a collector connected to the emitters of the first and second transistors, one connected to the input and the other connected to the second power supply. A first resistor, a second power supply having one connected to the first resistor and the other grounded, a base connected to the gain setting input, an emitter connected to the collector of the third transistor, and a collector connected to the first power supply A second transistor having a base connected to the fourth power supply, an emitter connected to the collector of the third transistor, and a collector connected to the output, one of which is connected to the collector of the first transistor; A first power supply connected to the first inductor and the other grounded, a first inductor connected to the first power supply and the other connected to the output, one connected to the first power supply and the other output To A connected fifth resistor and one connected to the second
A fourth power supply connected to the base of the third transistor and the other grounded, a second capacitor having one connected to the input and the other connected to the base of the fifth transistor, A third resistor connected to the second capacitor and the base of the fifth transistor and the other connected to the third power supply, a third power supply connected to one of the third resistors and the other grounded, Is connected to the second capacitor and the third resistor, and the emitter is connected to the fourth resistor and the third resistor.
And a fifth transistor having a collector connected to the emitter of the fourth transistor and one connected to the fifth transistor.
A fourth resistor connected to the emitter of the third transistor and the third capacitor and the other grounded, and a third connected to the emitter and the fourth resistor of the fifth transistor and the other grounded.
And a fourth transistor having a base connected to the fourth power supply and the base of the second transistor, an emitter connected to the collector of the fifth transistor, and a collector connected to the output. Switching amplifier circuit.
【請求項6】 ベースを入力に接続しエミッタを接地し
コレクタを第1と第2のトランジスタのエミッタに接続
した第3のトランジスタと、一方を入力に接続し他方を
第2の電源に接続した第1の抵抗と、一方を第1の抵抗
に接続し他方を接地した第2の電源と、ベースを利得設
定入力に接続しエミッタを第3のトランジスタのコレク
タに接続しコレクタを第1の電源に接続した第1のトラ
ンジスタと、ベースを第4の電源に接続しエミッタを第
3のトランジスタのコレクタに接続しコレクタを出力に
接続した第2のトランジスタと、一方を第1のトランジ
スタのコレクタと第1のインダクタに接続し他方を接地
した第1の電源と、一方を第1の電源に接続し他方を出
力に接続した第1のインダクタと、一方を第1の電源に
接続し他方を出力に接続した第5の抵抗と、一方を第2
のトランジスタのベースに接続し他方を接地した第4の
電源と、を備えた利得切替増幅回路において、 一方を入力に接続し他方を第5のトランジスタのベース
に接続した第2のコンデンサと、一方を第2のコンデン
サと第5のトランジスタのベースに接続し他方を第3の
電源に接続した第3の抵抗と、一方を第3の抵抗に接続
し他方を接地した第3の電源と、ベースを第2のコンデ
ンサと第3の抵抗に接続しエミッタを接地しコレクタを
第4のトランジスタのエミッタに接続した第5のトラン
ジスタと、ベースを第4の電源と第2のトランジスタの
ベースに接続しエミッタを第5のトランジスタのコレク
タに接続しコレクタを出力に接続した第4のトランジス
タを備えたことを特徴とする利得切替増幅回路。
6. A third transistor having a base connected to the input, an emitter grounded, and a collector connected to the emitters of the first and second transistors, one connected to the input and the other connected to the second power supply. A first resistor, a second power supply having one connected to the first resistor and the other grounded, a base connected to the gain setting input, an emitter connected to the collector of the third transistor, and a collector connected to the first power supply A second transistor having a base connected to the fourth power supply, an emitter connected to the collector of the third transistor, and a collector connected to the output, one of which is connected to the collector of the first transistor; A first power supply connected to the first inductor and the other grounded, a first inductor connected to the first power supply and the other connected to the output, one connected to the first power supply and the other output To A connected fifth resistor and one connected to the second
A fourth power supply connected to the base of the third transistor and the other grounded, a second capacitor having one connected to the input and the other connected to the base of the fifth transistor, A third resistor connected to the second capacitor and the base of the fifth transistor and the other connected to the third power supply, a third power supply connected to one of the third resistors and the other grounded, Is connected to the second capacitor and the third resistor, the emitter is grounded, the collector is connected to the emitter of the fourth transistor, and the base is connected to the fourth power supply and the base of the second transistor. A gain switching amplifier circuit comprising: a fourth transistor having an emitter connected to a collector of a fifth transistor and a collector connected to an output.
【請求項7】 ベースを入力に接続し、エミッタを第2
の抵抗と第1のコンデンサに接続しコレクタを第1と第
2のトランジスタのエミッタに接続した第3のトランジ
スタと、一方を入力に接続し他方を第2の電源に接続し
た第1の抵抗と、一方を第1の抵抗に接続し他方を接地
した第2の電源と、一方を第3のトランジスタのエミッ
タに接続し他方を接地した第2の抵抗と、一方を第3の
トランジスタのエミッタに接続し他方を接地した第1の
コンデンサと、ベースを利得設定入力に接続しエミッタ
を第3のトランジスタのコレクタに接続しコレクタを第
1の電源に接続した第1のトランジスタと、ベースを第
4の電源に接続しエミッタを第3のトランジスタのコレ
クタに接続しコレクタを出力に接続した第2のトランジ
スタと、一方を第1のトランジスタのコレクタと第5の
抵抗に接続し他方を接地した第1の電源と、一方を第1
の電源に接続し他方を出力に接続した第5の抵抗と、一
方を第2のトランジスタのベースに接続し他方を接地し
た第4の電源と、を備えた特徴とする利得切替増幅回路
において、 一方を入力に接続し他方を第5のトランジスタのベース
に接続した第2のコンデンサと、一方を第2のコンデン
サと第5のトランジスタのベースに接続し他方を第3の
電源に接続した第3の抵抗と、一方を第3の抵抗に接続
し他方を接地した第3の電源と、ベースを第2のコンデ
ンサと第3の抵抗に接続しエミッタを第4の抵抗と第3
のコンデンサに接続しコレクタを第4のトランジスタの
エミッタに接続した第5のトランジスタと、一方を第5
のトランジスタのエミッタと第3のコンデンサに接続し
他方を接地した第4の抵抗と、一方を第5のトランジス
タのエミッタと第4の抵抗に接続し他方を接地した第3
のコンデンサと、ベースを第4の電源と第2のトランジ
スタのベースに接続しエミッタを第5のトランジスタの
コレクタに接続しコレクタを出力に接続した第4のトラ
ンジスタを備えたことを特徴とする利得切替増幅回路。
7. A base connected to the input and an emitter connected to the second
A third transistor having a collector connected to the emitters of the first and second transistors and having a collector connected to the first capacitor and a first resistor having one connected to the input and the other connected to the second power supply. A second power supply having one connected to the first resistor and the other grounded, one connected to the emitter of the third transistor and the other grounded, and one connected to the emitter of the third transistor. A first capacitor connected to the other and grounded, a first transistor having a base connected to the gain setting input, an emitter connected to the collector of the third transistor, and a collector connected to the first power supply; A second transistor having an emitter connected to the collector of the third transistor and a collector connected to the output, and one connected to the collector of the first transistor and the fifth resistor and the other A first power supply grounded, one first
A fifth resistor connected to the power supply and the other connected to the output, and a fourth power supply connected to the base of the second transistor and connected to the base of the second transistor and grounded at the other, A second capacitor having one connected to the input and the other connected to the base of the fifth transistor, and a third capacitor having one connected to the base of the second capacitor and the fifth transistor and the other connected to the third power supply. , A third power supply having one connected to the third resistor and the other grounded, a base connected to the second capacitor and the third resistor, and an emitter connected to the fourth resistor and the third resistor.
And a fifth transistor having a collector connected to the emitter of the fourth transistor and one connected to the fifth transistor.
A fourth resistor connected to the emitter of the third transistor and the third capacitor and the other grounded, and a third connected to the emitter and the fourth resistor of the fifth transistor and the other grounded.
And a fourth transistor having a base connected to the fourth power supply and the base of the second transistor, an emitter connected to the collector of the fifth transistor, and a collector connected to the output. Switching amplifier circuit.
【請求項8】 ベースを入力に接続しエミッタを接地し
コレクタを第1と第2のトランジスタのエミッタに接続
した第3のトランジスタと、一方を入力に接続し他方を
第2の電源に接続した第1の抵抗と、一方を第1の抵抗
に接続し他方を接地した第2の電源と、ベースを利得設
定入力に接続しエミッタを第3のトランジスタのコレク
タに接続しコレクタを第1の電源に接続した第1のトラ
ンジスタと、ベースを第4の電源に接続しエミッタを第
3のトランジスタのコレクタに接続しコレクタを出力に
接続した第2のトランジスタと、一方を第1のトランジ
スタのコレクタと第5の抵抗に接続し他方を接地した第
1の電源と、一方を第1の電源に接続し他方を出力に接
続した第5の抵抗と、一方を第2のトランジスタのベー
スに接続し他方を接地した第4の電源と、を備えた利得
切替増幅回路において、 一方を入力に接続し他方を第5のトランジスタのベース
に接続した第2のコンデンサと、一方を第2のコンデン
サと第5のトランジスタのベースに接続し他方を第3の
電源に接続した第3の抵抗と、一方を第3の抵抗に接続
し他方を接地した第3の電源と、ベースを第2のコンデ
ンサと第3の抵抗に接続しエミッタを第4の抵抗と第3
のコンデンサに接続しコレクタを第4のトランジスタの
エミッタに接続した第5のトランジスタと、一方を第5
のトランジスタのエミッタと第3のコンデンサに接続し
他方を接地した第4の抵抗と、一方を第5のトランジス
タのエミッタと第4の抵抗に接続し他方を接地した第3
のコンデンサと、ベースを第4の電源と第2のトランジ
スタのベースに接続しエミッタを第5のトランジスタの
コレクタに接続しコレクタを出力に接続した第4のトラ
ンジスタを備えたことを特徴とする利得切替増幅回路。
8. A third transistor having a base connected to the input, an emitter grounded, and a collector connected to the emitters of the first and second transistors, one connected to the input and the other connected to the second power supply. A first resistor, a second power supply having one connected to the first resistor and the other grounded, a base connected to the gain setting input, an emitter connected to the collector of the third transistor, and a collector connected to the first power supply A second transistor having a base connected to the fourth power supply, an emitter connected to the collector of the third transistor, and a collector connected to the output, one of which is connected to the collector of the first transistor; A first power supply connected to a fifth resistor and the other grounded, a fifth resistor connected to the first power supply and the other connected to the output, and one connected to the base of the second transistor and the other Connect A gain switching amplifier circuit including a grounded fourth power supply, a second capacitor having one connected to the input and the other connected to the base of the fifth transistor, and one connected to the second capacitor and the fifth capacitor. A third resistor connected to the base of the transistor and the other connected to the third power supply, a third power supply connected to one of the transistors to the third resistor and the other grounded, and a base connected to the second capacitor and the third power supply; Connect the emitter to the fourth resistor and the third
And a fifth transistor having a collector connected to the emitter of the fourth transistor and one connected to the fifth transistor.
A fourth resistor connected to the emitter of the third transistor and the third capacitor and the other grounded, and a third connected to the emitter and the fourth resistor of the fifth transistor and the other grounded.
And a fourth transistor having a base connected to the fourth power supply and the base of the second transistor, an emitter connected to the collector of the fifth transistor, and a collector connected to the output. Switching amplifier circuit.
【請求項9】 ベースを入力に接続しエミッタを接地し
コレクタを第1と第2のトランジスタのエミッタに接続
した第3のトランジスタと、一方を入力に接続し他方を
第2の電源に接続した第1の抵抗と、一方を第1の抵抗
に接続し他方を接地した第2の電源と、ベースを利得設
定入力に接続しエミッタを第3のトランジスタのコレク
タに接続しコレクタを第1の電源に接続した第1のトラ
ンジスタと、ベースを第4の電源に接続しエミッタを第
3のトランジスタのコレクタに接続しコレクタを出力に
接続した第2のトランジスタと、一方を第1のトランジ
スタのコレクタと第5の抵抗に接続し他方を接地した第
1の電源と、一方を第1の電源に接続し他方を出力に接
続した第5の抵抗と、一方を第2のトランジスタのベー
スに接続し他方を接地した第4の電源と、を備えた利得
切替増幅回路において、 一方を入力に接続し他方を第5のトランジスタのベース
に接続した第2のコンデンサと、一方を第2のコンデン
サと第5のトランジスタのベースに接続し他方を第3の
電源に接続した第3の抵抗と、一方を第3の抵抗に接続
し他方を接地した第3の電源と、ベースを第2のコンデ
ンサと第3の抵抗に接続しエミッタを接地しコレクタを
第4のトランジスタのエミッタに接続した第5のトラン
ジスタと、ベースを第4の電源と第2のトランジスタの
ベースに接続しエミッタを第5のトランジスタのコレク
タに接続しコレクタを出力に接続した第4のトランジス
タを備えたことを特徴とする利得切替増幅回路。
9. A third transistor having a base connected to the input, an emitter grounded, and a collector connected to the emitters of the first and second transistors, one connected to the input and the other connected to the second power supply. A first resistor, a second power supply having one connected to the first resistor and the other grounded, a base connected to the gain setting input, an emitter connected to the collector of the third transistor, and a collector connected to the first power supply A second transistor having a base connected to the fourth power supply, an emitter connected to the collector of the third transistor, and a collector connected to the output, one of which is connected to the collector of the first transistor; A first power supply connected to a fifth resistor and the other grounded, a fifth resistor connected to the first power supply and the other connected to the output, and one connected to the base of the second transistor and the other Connect A gain switching amplifier circuit including a grounded fourth power supply, a second capacitor having one connected to the input and the other connected to the base of the fifth transistor, and one connected to the second capacitor and the fifth capacitor. A third resistor connected to the base of the transistor and the other connected to a third power supply, a third power supply connected to one of the third resistors and the other grounded, and a base connected to the second capacitor and the third power supply; A fifth transistor connected to a resistor, having an emitter grounded and a collector connected to the emitter of the fourth transistor, a base connected to the fourth power supply and the base of the second transistor, and an emitter connected to the collector of the fifth transistor; A gain switching amplifier circuit comprising: a fourth transistor connected to the output and a collector connected to the output.
【請求項10】 無線送受信部に高周波増幅回路を有す
る通信端末において、前記請求項1ないし請求項9のい
ずれかに記載の利得切替増幅回路を備えることを特徴と
する通信端末。
10. A communication terminal having a high-frequency amplifier circuit in a wireless transmission / reception unit, comprising the gain switching amplifier circuit according to any one of claims 1 to 9.
JP2000385707A 2000-12-19 2000-12-19 Gain switching amplifying circuit Pending JP2002185274A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000385707A JP2002185274A (en) 2000-12-19 2000-12-19 Gain switching amplifying circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000385707A JP2002185274A (en) 2000-12-19 2000-12-19 Gain switching amplifying circuit

Publications (1)

Publication Number Publication Date
JP2002185274A true JP2002185274A (en) 2002-06-28

Family

ID=18852926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000385707A Pending JP2002185274A (en) 2000-12-19 2000-12-19 Gain switching amplifying circuit

Country Status (1)

Country Link
JP (1) JP2002185274A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7486132B2 (en) 2004-03-03 2009-02-03 Nec Electronics Corporation Variable capacitor circuit and integrated circuit containing the same
JP2009089225A (en) * 2007-10-02 2009-04-23 Toshiba Corp Variable gain amplifying device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7486132B2 (en) 2004-03-03 2009-02-03 Nec Electronics Corporation Variable capacitor circuit and integrated circuit containing the same
JP2009089225A (en) * 2007-10-02 2009-04-23 Toshiba Corp Variable gain amplifying device

Similar Documents

Publication Publication Date Title
JP4698776B2 (en) Low voltage double balanced mixer circuit
JP2002510888A (en) Wide dynamic range variable gain amplifier
JPH0121642B2 (en)
JPH07162248A (en) Differential amplifier
JP2622321B2 (en) High frequency cross junction folded cascode circuit
JPH05299949A (en) Feedback type differential amplifier circuit
JP3061674B2 (en) Gain control circuit
JPH04307804A (en) Final stage of unit gain
JP2002185274A (en) Gain switching amplifying circuit
JPH09331220A (en) Gain variable amplifier
JP3833530B2 (en) Differential amplifier
JP5001822B2 (en) Bias circuit, differential amplifier
JP3733215B2 (en) Amplifier circuit
US6307438B1 (en) Multistage operational amplifier with stability control
JP3591162B2 (en) Active filter
JP3140107B2 (en) Differential amplifier
JPH0113453Y2 (en)
JP3441356B2 (en) Amplifier circuit
KR100529410B1 (en) fully-differential bipolar current-controlled current amplifier
JPH0746060A (en) Arithmetic amplifier
JP2001509992A (en) Method and apparatus for low power, high linearity log-linear control
JPS6330012A (en) Differential amplifier circuit
JPS5914813Y2 (en) constant current circuit
JP3360911B2 (en) Differential amplifier circuit
JPH03284004A (en) Emitter-follower circuit