JP2002184968A - Solid state image sensor - Google Patents

Solid state image sensor

Info

Publication number
JP2002184968A
JP2002184968A JP2000383922A JP2000383922A JP2002184968A JP 2002184968 A JP2002184968 A JP 2002184968A JP 2000383922 A JP2000383922 A JP 2000383922A JP 2000383922 A JP2000383922 A JP 2000383922A JP 2002184968 A JP2002184968 A JP 2002184968A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
electrode
transfer
solid
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000383922A
Other languages
Japanese (ja)
Other versions
JP4384350B2 (en
Inventor
Makoto Shizukuishi
誠 雫石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Fujifilm Microdevices Co Ltd
Original Assignee
Fujifilm Microdevices Co Ltd
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Microdevices Co Ltd, Fuji Photo Film Co Ltd filed Critical Fujifilm Microdevices Co Ltd
Priority to JP2000383922A priority Critical patent/JP4384350B2/en
Priority to US10/015,598 priority patent/US7154549B2/en
Publication of JP2002184968A publication Critical patent/JP2002184968A/en
Application granted granted Critical
Publication of JP4384350B2 publication Critical patent/JP4384350B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a CCD type solid state image sensor in which the driving voltage and power consumption are reduced without increasing the ineffective region. SOLUTION: A vertical charge transfer channel 20 is formed continuously such that parts 20A and 20B intruding and not intruding, respectively, between respective photoelectric conversion elements in photoelectric conversion element arrays disposed on the opposite sides are arranged alternately and extends in the vertical direction while snaking between photodiodes 14 arranged in honeycomb. Transfer electrodes 32 extending in the horizontal direction and being driven with difference phases are single layer electrodes formed on the same plane through a narrow gap 34. Peripheral region of the photodiode 14 is used as the vertical charge transfer channel 20 except a channel stop 28 and no ineffective region is generated.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、固体撮像素子に係
り、特に、複数の光電変換素子を所定間隔で所定方向に
配列した光電変換素子列と、複数の光電変換素子を前記
所定間隔で前記所定方向に配列し、且つ前記光電変換素
子列に対して前記所定方向に所定量ずらして配置した光
電変換素子列と、で構成された素子列の組を複数組備え
たCCD型の固体撮像素子(ハニカム状配列のCCD)
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solid-state imaging device, and more particularly, to a photoelectric conversion element array in which a plurality of photoelectric conversion elements are arranged at predetermined intervals in a predetermined direction, and a plurality of photoelectric conversion elements arranged at the predetermined intervals. A CCD type solid-state image pickup device comprising a plurality of sets of element arrays each of which is arranged in a predetermined direction and is shifted by a predetermined amount in the predetermined direction with respect to the photoelectric conversion element rows. (CCD with honeycomb array)
About.

【0002】[0002]

【従来の技術】従来、固体撮像素子は、撮影した画像を
テレビジョン等に動画表示する、いわゆるNTSC等の
標準テレビジョン方式に適合したシステムに使用するた
めに開発されてきた。この標準テレビジョン方式では、
ちらつきの無い動画像を表示するため、インターレース
走査(飛び越し走査)方式が採用されている。このた
め、ビデオカムコーダ等に使用されているCCD型の固
体撮像素子(多くはインターライン型CCD(電荷結合
素子:Charge Coupled Device)と呼ばれるものである
が)は、一般に、インターレース走査方式で画素の読み
出しを行っている。
2. Description of the Related Art Conventionally, a solid-state imaging device has been developed for use in a system that displays a captured image on a television or the like as a moving image, that is, a system conforming to a standard television system such as the so-called NTSC. In this standard television system,
In order to display a moving image without flicker, an interlaced scanning (interlaced scanning) method is adopted. For this reason, CCD-type solid-state imaging devices used in video camcorders and the like (often referred to as interline-type CCDs (Charge Coupled Devices)) are generally equipped with an interlaced scanning method for pixels. Reading is being performed.

【0003】近年、CCD型の固体撮像素子の高解像度
化と低価格化、及びインターネット環境の発達とパーソ
ナル・コンピュータの普及に伴い、電子スチルカメラが
その市場を急速に拡大している。電子スチルカメラに
は、高精細の静止画像を記録し、従来の銀塩写真と同等
の高解像度のプリント画像を得ることができる、という
従来のフィルムカメラと同様の機能も要求されている。
しかしながら、電子スチルカメラにおいてインターレー
ス走査方式で静止画像を撮像すると、2フィールドで擬
似的に静止画像1画面を形成することになり、2フィー
ルド間で画素信号の読み出し時間に差が生じる。この間
に被写体が移動すると、フィールドによって画像のずれ
が発生する、という問題がある。
In recent years, the market for electronic still cameras has been rapidly expanding with the increase in resolution and cost of CCD type solid-state imaging devices, the development of the Internet environment, and the spread of personal computers. An electronic still camera is required to have a function similar to that of a conventional film camera that can record a high-definition still image and obtain a high-resolution print image equivalent to that of a conventional silver halide photograph.
However, when an electronic still camera captures a still image by an interlaced scanning method, one screen of a still image is formed in two fields in a pseudo manner, and a difference occurs in the pixel signal reading time between the two fields. If the subject moves during this time, there is a problem that an image shift occurs depending on the field.

【0004】この問題を解決するため、電子スチルカメ
ラでは、精密な動作をするメカニカルシャッタを併用し
て、CCD型の固体撮像素子への露光時間を機械的に制
御し、画素の読み出しはメカニカルシャッタが閉じた後
に行うことで、画像のずれを防止している。
In order to solve this problem, in an electronic still camera, a mechanical shutter that performs a precise operation is used together to mechanically control the exposure time to a CCD solid-state image pickup device, and pixels are read out by a mechanical shutter. This is performed after the image is closed, thereby preventing the image from shifting.

【0005】また、静止画像記録用に、全画素を同時に
読み出すプログレッシブ走査方式のCCD型固体撮像素
子が開発されている。このCCD型の固体撮像素子で
は、全画素を同時に読み出すため、高精度のメカニカル
シャッタが不要である。ここで、図9(a)〜(c)を
参照して、従来のプログレッシブ走査方式のインターラ
イン型CCDの構成について説明する。このインターラ
イン型CCDは、図9(a)に示すように、チャネルス
トップ108で相互に分離されたフォトダイオード10
6、垂直電荷転送路100、この垂直電荷転送路100
上にフォトダイオード106を避けて水平方向に延びる
ように互いに平行に配設された電荷転送電極102a、
102b、及び102cを備えている。プログレッシブ
走査を行うために、電荷転送電極102a、102b、
102cは、3つで1転送段102を構成する3相駆動
とされている。このように3相駆動とする場合には、図
9(b)に示すように、垂直画素間では、互いに平行に
配設された電荷転送電極102a、102b、102c
は、ポリシリコン酸化膜などの絶縁膜104を介して3
層に積層されている。また、図9(c)に示すように、
垂直電荷転送路100上においても、電荷転送電極10
2a、102b、102cは、絶縁膜104を介して部
分的に重ね合わされている。
Further, for the purpose of recording a still image, a progressive-scan CCD solid-state imaging device for simultaneously reading out all pixels has been developed. In this CCD type solid-state imaging device, since all pixels are read simultaneously, a high-precision mechanical shutter is not required. Here, the configuration of a conventional progressive scanning interline CCD will be described with reference to FIGS. As shown in FIG. 9A, this interline type CCD has photodiodes 10 separated from each other by a channel stop 108.
6, vertical charge transfer path 100, this vertical charge transfer path 100
Charge transfer electrodes 102a disposed above and parallel to each other so as to extend in the horizontal direction while avoiding the photodiode 106;
102b and 102c. In order to perform progressive scanning, the charge transfer electrodes 102a, 102b,
Reference numeral 102c denotes three-phase driving in which one transfer stage 102 is constituted by three. When the three-phase driving is performed in this way, as shown in FIG. 9B, the charge transfer electrodes 102a, 102b, and 102c arranged in parallel between the vertical pixels.
Is formed through an insulating film 104 such as a polysilicon oxide film.
Layered in layers. Also, as shown in FIG.
Even on the vertical charge transfer path 100, the charge transfer electrodes 10
2a, 102b, and 102c are partially overlapped with an insulating film 104 interposed therebetween.

【0006】このように電荷転送電極を多層化するのは
以下の理由による。即ち、ポリシリコン酸化膜などの絶
縁膜104で電極同士を電気的に分離することにより、
電極同士を絶縁膜104の厚さの「狭いギャップ」を介
して近接させることができ、電荷転送路内で電荷をスム
ーズに移動させることができる。また、図9(a)及び
(b)に示すように、垂直方向に隣り合うフォトダイオ
ード106の間(垂直画素間)は、フォトダイオード1
06でもなく垂直電荷転送路100でもない素子分離領
域であり、単に転送電極を配線するために使われる、い
わゆる無効領域となるが、電荷転送電極を多層化するこ
とで、この無効領域を小さくすることができ、無効領域
により垂直電荷転送路100の面積が圧迫されることが
ない。
The reason why the charge transfer electrodes are multi-layered is as follows. That is, by electrically separating the electrodes from each other by the insulating film 104 such as a polysilicon oxide film,
The electrodes can be brought close to each other via a “narrow gap” of the thickness of the insulating film 104, and the charges can be smoothly moved in the charge transfer path. Further, as shown in FIGS. 9A and 9B, the photodiode 1 is located between the photodiodes 106 adjacent in the vertical direction (between the vertical pixels).
It is an element isolation region that is neither the 06 nor the vertical charge transfer path 100, and is a so-called ineffective region that is simply used for wiring the transfer electrodes. However, by making the charge transfer electrodes multilayer, the ineffective region is reduced. Therefore, the area of the vertical charge transfer path 100 is not pressed by the invalid region.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、CCD
型の固体撮像素子の駆動電圧は、MOS型の固体撮像素
子など他の固体撮像素子よりも高く、CCD型の固体撮
像素子を駆動するには5ボルト以上の駆動電圧が必要で
ある。また、容量成分の大きな複数の転送電極を高速に
駆動するため、消費電力が大きくなることが指摘されて
いる。CCD型の固体撮像素子では、転送電極の各々を
プラズマエッチングによりパターン化して形成している
が、プラズマエッチングにより露出するゲート酸化膜が
ダメージを受ける。特に多層電極構造では、このプラズ
マエッチング工程を2層電極の場合は2回、3層電極の
場合は3回行う必要があり、ゲート酸化膜へのダメージ
が大きい。このゲート酸化膜へのダメージを軽減するた
めに、CCD型の固体撮像素子では、300Å〜700
Åと通常のIC等に比べ厚いゲート酸化膜を形成してお
り、厚いゲート酸化膜を介して基板中の電荷移動を制御
するためには、駆動電圧をMOS型の固体撮像素子に比
べて高くしなければならない。これが、CCD型の固体
撮像素子の駆動電圧が、MOS型の固体撮像素子など他
の固体撮像素子よりも高くなる理由である。
However, CCDs
The driving voltage of a solid-state imaging device of a type is higher than that of another solid-state imaging device such as a solid-state imaging device of a MOS type, and a driving voltage of 5 volt or more is required to drive a solid-state imaging device of a CCD type. In addition, it has been pointed out that power consumption increases because a plurality of transfer electrodes having a large capacitance component are driven at high speed. In the CCD type solid-state imaging device, each transfer electrode is formed by patterning by plasma etching, but the gate oxide film exposed by plasma etching is damaged. In particular, in the case of a multi-layer electrode structure, this plasma etching step needs to be performed twice for a two-layer electrode and three times for a three-layer electrode, and the gate oxide film is greatly damaged. In order to reduce the damage to the gate oxide film, a CCD type solid-state imaging device has a thickness of 300 to 700 mm.
Å and a thicker gate oxide film than an ordinary IC etc. are formed. In order to control the charge transfer in the substrate through the thick gate oxide film, the driving voltage is higher than that of the MOS type solid-state imaging device. Must. This is the reason why the driving voltage of the CCD solid-state imaging device is higher than that of another solid-state imaging device such as a MOS solid-state imaging device.

【0008】一方、複数の電荷転送電極を「単層電極構
造」とする場合には、多層電極構造において層間に設け
られる絶縁膜が不要で、容量成分を小さくでき、更にゲ
ート酸化膜の膜厚を薄くすることができるため、多層電
極構造とする場合に比べて、CCD型の固体撮像素子の
駆動電圧を低下させ、消費電力を低減することができ
る。また、単層電極構造とする場合にも、電極間には
「狭いギャップ」を精度良く形成する必要があるが、近
年、異方性エッチング技術及びリソグラフィ技術を組合
わせることにより、電極間に0.1μm〜0.3μm程
度のギャップを精度良く形成することができる。
On the other hand, when the plurality of charge transfer electrodes have a “single-layer electrode structure”, an insulating film provided between layers in the multilayer electrode structure is unnecessary, the capacitance component can be reduced, and the thickness of the gate oxide film can be reduced. Therefore, the driving voltage of the CCD solid-state imaging device can be reduced and power consumption can be reduced, as compared with the case where a multilayer electrode structure is used. Also, in the case of a single-layer electrode structure, it is necessary to form a “narrow gap” between the electrodes with high precision. However, in recent years, a combination of anisotropic etching technology and lithography technology has reduced A gap of about 1 μm to 0.3 μm can be accurately formed.

【0009】しかしながら、単層電極構造を採用した場
合には、一画素当たりの電極数が増えると一画素当たり
に占める無効領域が増加し、光感度やダイナミックレン
ジが犠牲になる、という問題がある。例えば、3相駆動
のVCCDを備えたプログレッシブ走査方式のCCD型
固体撮像素子において、電荷転送電極を単層電極構造と
する場合には、[電極幅×3+ギャップ幅×2]の幅を
画素間に取られることになり、受光部の面積を著しく圧
迫する。従って、プログレッシブ走査方式のCCD型固
体撮像素子においては、電荷転送電極を単層電極構造と
することは極めて困難である。
However, when the single-layer electrode structure is employed, there is a problem that an increase in the number of electrodes per pixel increases an ineffective area occupying one pixel, thereby sacrificing light sensitivity and dynamic range. . For example, in a progressive-scan CCD solid-state imaging device equipped with a three-phase drive VCCD, when the charge transfer electrode has a single-layer electrode structure, the width of [electrode width × 3 + gap width × 2] is set between pixels. Therefore, the area of the light receiving section is significantly compressed. Therefore, it is extremely difficult to make the charge transfer electrodes have a single-layer electrode structure in a progressive-scan CCD solid-state imaging device.

【0010】本発明は、上記従来技術の問題点に鑑みな
されたものであり、本発明の目的は、無効領域を増加さ
せることなく、駆動電圧及び消費電力を低減したCCD
型の固体撮像素子を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems of the prior art, and an object of the present invention is to reduce a driving voltage and a power consumption of a CCD without increasing an invalid area.
It is an object of the present invention to provide a solid-state imaging device of the type.

【0011】[0011]

【課題を解決するための手段】上記目的を達成するため
に、請求項1に記載の発明は、複数の光電変換素子を所
定間隔で所定方向に配列した光電変換素子列と、複数の
光電変換素子を前記所定間隔で前記所定方向に配列し、
且つ前記光電変換素子列に対して前記所定方向に所定量
ずらして配置した光電変換素子列と、で構成された素子
列の組を複数組備え、前記光電変換素子列の各々の間
に、隣り合う光電変換素子列の各光電変換素子間に侵入
し、且つ相互に接触しないように転送路が配列された固
体撮像素子であって、前記光電変換素子間を通過して前
記所定方向と交差する方向に延び、且つ前記転送路に沿
って前記光電変換素子で発生した信号電荷を転送するよ
うに所定間隔離間して配列された複数の単層電極を備え
たことを特徴とする。
In order to achieve the above-mentioned object, according to the first aspect of the present invention, there is provided a photoelectric conversion element array in which a plurality of photoelectric conversion elements are arranged at predetermined intervals in a predetermined direction; Elements are arranged in the predetermined direction at the predetermined interval,
A plurality of pairs of element arrays each including a plurality of photoelectric conversion element rows arranged in the predetermined direction with respect to the photoelectric conversion element rows. A solid-state imaging device in which transfer paths are arranged so as to penetrate between the photoelectric conversion elements of a matching photoelectric conversion element row and do not contact each other, and intersect with the predetermined direction by passing between the photoelectric conversion elements. And a plurality of single-layer electrodes that are arranged at predetermined intervals so as to transfer signal charges generated by the photoelectric conversion elements along the transfer path.

【0012】請求項1の固体撮像素子では、転送路が、
光電変換素子列の各々の間に、光電変換素子列の各々の
間に隣り合う光電変換素子列の各光電変換素子間に侵入
し、且つ相互に接触しないように配列されるので、各光
電変換素子間は転送路として有効に活用されている。従
って、光電変換素子間を通過するように所定方向と交差
する方向に延びた複数の単層電極が、光電変換素子で発
生した信号電荷を転送路に沿って転送するように、所定
間隔離間して配列されていても、電極配線のみに占有さ
れるいわゆる無効領域は発生せず、受光部の面積を圧迫
することもない。また、転送電極を単層電極とすること
で、多層電極構造において層間に設けられる絶縁膜が不
要となり、多層電極構造とする場合に比べて、固体撮像
素子の駆動電圧を低下させ、消費電力を低減することが
できる。
In the solid-state image pickup device according to the first aspect, the transfer path includes:
Each of the photoelectric conversion elements is arranged so as to penetrate between the photoelectric conversion elements adjacent to each other between the photoelectric conversion element rows and not to contact each other. The elements are effectively used as transfer paths. Accordingly, a plurality of single-layer electrodes extending in a direction intersecting the predetermined direction so as to pass between the photoelectric conversion elements are separated by a predetermined distance so that signal charges generated in the photoelectric conversion elements are transferred along the transfer path. Even if they are arranged vertically, no so-called ineffective area occupied only by the electrode wiring does not occur, and the area of the light receiving section is not pressed. In addition, since the transfer electrode is a single-layer electrode, an insulating film provided between layers in the multilayer electrode structure becomes unnecessary, and the driving voltage of the solid-state imaging device is reduced and power consumption is reduced as compared with the case of a multilayer electrode structure. Can be reduced.

【0013】上記の固体撮像素子では、複数の単層電極
は、その転送路上での単層電極の間隔を、隣接する転送
路を電気的に分離する素子分離領域上での単層電極の間
隔より狭くしたことにより、転送路内での電荷の流れが
スムーズになる。また、複数の単層電極は、その転送路
上での単層電極の間隔を、転送路の一方の側縁から他方
の側縁に向かって直線状に形成したことにより、電荷の
流れがよりスムーズになる。
In the above-mentioned solid-state image pickup device, the plurality of single-layer electrodes are arranged such that the distance between the single-layer electrodes on the transfer path is determined by the distance between the single-layer electrodes on the element isolation region for electrically separating adjacent transfer paths. By making the width narrower, the flow of charges in the transfer path becomes smooth. In addition, the plurality of single-layer electrodes are formed such that the distance between the single-layer electrodes on the transfer path is formed linearly from one side edge to the other side edge of the transfer path, so that the flow of charges is smoother. become.

【0014】また、上述の通り絶縁膜が不要となったこ
とにより電極材料の選択の幅が広がり、単層電極を例え
ばアルミニウムや銅などのポリシリコン以外の金属で構
成することも可能になるが、この場合は電極表面の反射
率を金属アルミニウム自体の表面反射率より低く(例え
ば、金属アルミニウム自体の表面反射率の50%以下)
するために、表面処理を加えることが好ましい。電極材
料としては、低抵抗ポリシリコン、タングステン、モリ
ブデン、タングステンシリサイド、モリブデンシリサイ
ド、チタンシリサイド、タンタルシリサイド、及び銅シ
リサイドからなる群から選択することができる。
Further, since the insulating film is not required as described above, the range of choice of electrode material is widened, and the single-layer electrode can be made of a metal other than polysilicon such as aluminum or copper. In this case, the reflectance of the electrode surface is lower than the surface reflectance of the metal aluminum itself (for example, 50% or less of the surface reflectance of the metal aluminum itself).
For this purpose, it is preferable to add a surface treatment. The electrode material can be selected from the group consisting of low resistance polysilicon, tungsten, molybdenum, tungsten silicide, molybdenum silicide, titanium silicide, tantalum silicide, and copper silicide.

【0015】なお、単層電極とは、電極同士を複数積層
した多層電極に対し、単一の電極を意味するものであ
り、単層電極は複数の電極材料を積層して形成されてい
てもよく、例えば、低抵抗ポリシリコン、タングステ
ン、モリブデン、タングステンシリサイド、モリブデン
シリサイド、チタンシリサイド、タンタルシリサイド、
及び銅シリサイドからなる群から選択された2種以上の
電極材料を積層して形成した多層構成とすることができ
る。
Note that a single-layer electrode means a single electrode with respect to a multilayer electrode in which a plurality of electrodes are stacked, and a single-layer electrode may be formed by stacking a plurality of electrode materials. Well, for example, low-resistance polysilicon, tungsten, molybdenum, tungsten silicide, molybdenum silicide, titanium silicide, tantalum silicide,
And a multilayer structure formed by laminating two or more kinds of electrode materials selected from the group consisting of copper silicide and copper silicide.

【0016】[0016]

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について詳細に説明する。 (第1の実施の形態)本発明の第1の実施の形態に係る
CCDイメージセンサは、図1に示すように、半導体基
板(図示せず)上に、光電変換素子としてのフォトダイ
オード14を所定間隔(垂直画素ピッチVP)で垂直方
向に複数配列した第1の光電変換素子列16と、複数の
フォトダイオード14を第1の光電変換素子列16と同
じ間隔で垂直方向に配列し、且つ第1の光電変換素子列
16に対して垂直方向に垂直画素ピッチVPに対して1
/2ずらして配置された第2の光電変換素子列18と、
で構成された素子列の組を水平方向に複数組並べて構成
されている。
Embodiments of the present invention will be described below in detail with reference to the drawings. (First Embodiment) In a CCD image sensor according to a first embodiment of the present invention, as shown in FIG. 1, a photodiode 14 as a photoelectric conversion element is formed on a semiconductor substrate (not shown). A plurality of first photoelectric conversion element rows 16 arranged in a vertical direction at a predetermined interval (vertical pixel pitch VP), and a plurality of photodiodes 14 arranged in the vertical direction at the same interval as the first photoelectric conversion element rows 16; 1 for the vertical pixel pitch VP in the vertical direction with respect to the first photoelectric conversion element row 16.
/ 2, a second photoelectric conversion element row 18 arranged at a shift
Are arranged in the horizontal direction.

【0017】隣り合う第1の光電変換素子列16及び隣
り合う第2の光電変換素子列18は、垂直画素ピッチと
同じ間隔(水平画素ピッチHP)で配置され、第1の光
電変換素子列16に含まれるフォトダイオード14によ
り構成される光電変換素子行に対して、第2の光電変換
素子列18に含まれるフォトダイオード14により構成
される光電変換素子行は、水平方向に水平画素ピッチH
Pに対して1/2ずらして配置されている。即ち、フォ
トダイオード14は、いわゆるハニカム状に配列されて
いる。
The adjacent first photoelectric conversion element rows 16 and the adjacent second photoelectric conversion element rows 18 are arranged at the same interval as the vertical pixel pitch (horizontal pixel pitch HP). The photoelectric conversion element row constituted by the photodiodes 14 included in the second photoelectric conversion element column 18 has a horizontal pixel pitch H
It is arranged to be shifted by 1/2 from P. That is, the photodiodes 14 are arranged in a so-called honeycomb shape.

【0018】相互に接近して配列された第1の光電変換
素子列16と第2の光電変換素子列18との間には、フ
ォトダイオード14で発生した信号電荷を読み出して垂
直方向に転送する垂直電荷転送チャネル20が各々設け
られている。垂直電荷転送チャネル20は、両側に位置
する光電変換素子列の各フォトダイオード間に侵入した
侵入部20Aと非侵入部20Bとが交互に位置するよう
に連続して構成され、ハニカム状に配列したフォトダイ
オード14の間を蛇行しながら垂直方向に延びている。
また、隣り合う侵入部20A間には、後述するチャネル
ストップ28が設けられ、垂直電荷転送チャネル20が
相互に接触しないように構成されている。これにより、
フォトダイオード14の周辺領域全体は、チャネルスト
ップ28を除いて垂直電荷転送チャネル20として使用
されることになり、転送電極の配線のみに使用される
「無効領域」は発生しなくなる。この点で従来のインタ
ーライン型CCDとは大きく異なり、従来のインターラ
イン型CCDと比較して、フォトダイオード14の周辺
領域が有効利用されることになる。
Between the first photoelectric conversion element row 16 and the second photoelectric conversion element row 18 arranged close to each other, signal charges generated in the photodiode 14 are read out and transferred in the vertical direction. A vertical charge transfer channel 20 is provided for each. The vertical charge transfer channels 20 are continuously formed such that the invading portions 20A and the non-invading portions 20B invading between the photodiodes of the photoelectric conversion element rows located on both sides are alternately arranged, and are arranged in a honeycomb shape. It extends vertically while meandering between the photodiodes 14.
In addition, a channel stop 28 described later is provided between the adjacent intruding portions 20A, so that the vertical charge transfer channels 20 are not in contact with each other. This allows
Except for the channel stop 28, the entire peripheral region of the photodiode 14 is used as the vertical charge transfer channel 20, and an "ineffective region" used only for the transfer electrode wiring does not occur. In this point, it is significantly different from the conventional interline CCD, and the peripheral area of the photodiode 14 is used more effectively than the conventional interline CCD.

【0019】各垂直電荷転送チャネル20の転送方向下
流側の端部は、垂直電荷転送チャネル20から転送され
た信号電荷を水平方向に転送する水平電荷転送装置(H
CCD)22に接続されており、このHCCD22の転
送電極は、後述する垂直電荷転送装置33と同様に単層
電極構造とされている。HCCD22の転送方向下流側
の端部は、信号電荷の電荷量に応じた電圧を出力する出
力部24に接続されている。
The end of each vertical charge transfer channel 20 on the downstream side in the transfer direction is connected to a horizontal charge transfer device (H) for transferring the signal charges transferred from the vertical charge transfer channel 20 in the horizontal direction.
The transfer electrode of the HCCD 22 has a single-layer electrode structure, similarly to a vertical charge transfer device 33 described later. An end of the HCCD 22 on the downstream side in the transfer direction is connected to an output unit 24 that outputs a voltage corresponding to the amount of signal charges.

【0020】図2は、本実施の形態に係るCCDイメー
ジセンサの撮像部の構成を示す部分拡大図であり、図3
は、図2のV1−V2線断面図である。図2及び図3に
示すように、半導体基板12は、大きく分けてシリコン
等のn型半導体基板12aとp型不純物添加領域(p−
ウエル)12bとから構成されている。
FIG. 2 is a partially enlarged view showing the configuration of the imaging section of the CCD image sensor according to the present embodiment.
FIG. 5 is a sectional view taken along line V1-V2 of FIG. As shown in FIGS. 2 and 3, the semiconductor substrate 12 is roughly divided into an n-type semiconductor substrate 12a such as silicon and a p-type impurity-added region (p-type).
(Well) 12b.

【0021】フォトダイオード14は、このp型不純物
添加領域12b内に埋込型のフォトダイオードとして形
成され、既に述べた通り、電荷蓄積領域として機能する
n型不純物添加領域14a、及びn型不純物添加領域1
4a上に形成されたp+型不純物添加領域14bから構
成されている。
The photodiode 14 is formed as a buried photodiode in the p-type impurity-added region 12b, and as described above, the n-type impurity-added region 14a functioning as a charge storage region and the n-type impurity-added region. Area 1
4a is formed of ap + -type impurity-added region 14b formed on the substrate 4a.

【0022】また、垂直電荷転送チャネル20は、p型
不純物添加領域12b内にn型不純物添加領域として形
成されている。垂直電荷転送チャネル20と、この垂直
電荷転送チャネル20に信号電荷を読み出す側のフォト
ダイオード14との間には、p型不純物添加領域で形成
された読み出しゲート用チャネル26が設けられてい
る。また、半導体基板12の表面には、この読み出しゲ
ート用チャネル26に沿ってn型不純物添加領域14a
が露出している。そして、フォトダイオード14で発生
した信号電荷は、n型不純物添加領域14aに一時的に
蓄積された後、読み出しゲート用チャネル26を介して
例えば矢印A方向に読み出される。
The vertical charge transfer channel 20 is formed as an n-type impurity added region in the p-type impurity added region 12b. A read gate channel 26 formed of a p-type impurity-doped region is provided between the vertical charge transfer channel 20 and the photodiode 14 on the side from which signal charges are read from the vertical charge transfer channel 20. On the surface of the semiconductor substrate 12, the n-type impurity-added region 14a is formed along the read gate channel 26.
Is exposed. Then, the signal charges generated in the photodiode 14 are temporarily stored in the n-type impurity added region 14a, and then read out, for example, in the direction of arrow A via the readout gate channel 26.

【0023】一方、垂直電荷転送チャネル20と他のフ
ォトダイオード14との間には、p +型不純物添加領域
であるチャネルストップ28が設けられている。このチ
ャネルストップ28により、フォトダイオード14と垂
直電荷転送チャネル20とが電気的に分離されると共
に、垂直電荷転送チャネル20同士も相互に接触しない
ように分離される。
On the other hand, the vertical charge transfer channel 20 and other
Between the photodiode 14 and p +Type impurity doped region
Is provided. This switch
The channel stop 28 makes the photodiode 14 perpendicular to the photodiode 14.
When the direct charge transfer channel 20 is electrically separated from the
Also, the vertical charge transfer channels 20 do not contact each other.
Separated.

【0024】半導体基板12の表面には、ゲート酸化膜
30を介して、フォトダイオード間を通過するように水
平方向に延びた転送電極32が形成されている。また、
転送電極32は、読み出しゲート用チャネル26を覆う
と共に、n型不純物添加領域14aが露出し、チャネル
ストップ28の一部が露出するように形成されている。
なお、転送電極32のうち読み出し信号が印加される電
極の下方にある読み出しゲート用チャネル26から信号
電荷が転送される。
A transfer electrode 32 extending in the horizontal direction is formed on the surface of the semiconductor substrate 12 with a gate oxide film 30 interposed between the photodiodes. Also,
The transfer electrode 32 is formed so as to cover the read gate channel 26, expose the n-type impurity added region 14a, and expose a part of the channel stop 28.
The signal charges are transferred from the read gate channel 26 below the electrode to which the read signal is applied among the transfer electrodes 32.

【0025】転送電極32は、垂直電荷転送チャネル2
0と共に、フォトダイオード14で発生した信号電荷を
垂直方向に転送する垂直電荷転送装置(VCCD)33
を構成している。VCCD33は4相駆動(φ1〜φ
4)とされ、各フォトダイオード14に対して異なる位
相で駆動される4つの転送電極32によりフォトダイオ
ード14で発生した信号電荷を垂直方向に転送する。異
なる位相で駆動する転送電極32の各々は、狭いギャッ
プ(転送電極の配列方向の間隔)34を介して同一平面
状に形成した単層電極で構成されている。このように、
転送電極を単層電極で構成することで、多層電極構造に
おいて層間に設けられる絶縁膜が不要となり、多層電極
構造と比較して容量成分を低下させることができるの
で、駆動電圧が低下し、消費電力が低減される。また、
既に述べた通り、フォトダイオード14の周辺領域は、
垂直電荷転送チャネル20として使用され、チャネルス
トップ28を除いて「無効領域」は発生していないの
で、転送電極32を単層電極構造としても受光部の面積
を圧迫することにはならない。
The transfer electrode 32 is connected to the vertical charge transfer channel 2
0, a vertical charge transfer device (VCCD) 33 for transferring signal charges generated by the photodiode 14 in the vertical direction.
Is composed. The VCCD 33 is driven by four phases (φ1 to φ
4), the signal charges generated in the photodiodes 14 are transferred in the vertical direction by the four transfer electrodes 32 driven at different phases with respect to each photodiode 14. Each of the transfer electrodes 32 driven in different phases is formed of a single-layer electrode formed on the same plane with a narrow gap (interval in the arrangement direction of the transfer electrodes) 34 interposed therebetween. in this way,
By forming the transfer electrode with a single-layer electrode, an insulating film provided between layers in the multi-layer electrode structure becomes unnecessary, and the capacitance component can be reduced as compared with the multi-layer electrode structure. Power is reduced. Also,
As described above, the area around the photodiode 14 is:
Since it is used as the vertical charge transfer channel 20 and no "ineffective region" is generated except for the channel stop 28, even if the transfer electrode 32 has a single-layer electrode structure, the area of the light receiving portion will not be squeezed.

【0026】ギャップ34は、水平方向に延びた水平ギ
ャップ部と、水平ギャップ部間に配置され且つ斜め方向
に延びた斜行ギャップ部とを連続させて構成され、ギャ
ップ34の大きさ、即ち、転送電極32間の距離は、全
ての部分で同じであり、電荷の流れをスムーズにするた
めに、約0.3μm以下とすることが好ましく、約0.
1μm〜約0.2μmとすることが特に好ましい。
The gap 34 is formed by connecting a horizontal gap portion extending in the horizontal direction and a skew gap portion disposed between the horizontal gap portions and extending in an oblique direction. The distance between the transfer electrodes 32 is the same in all parts, and is preferably about 0.3 μm or less in order to make the flow of electric charges smooth.
It is particularly preferred that it is between 1 μm and about 0.2 μm.

【0027】転送電極32は、半導体製造プロセスある
いは固体デバイスで一般に使用される電極材料を用いて
構成することができる。転送電極32を単層電極構造と
したことにより、電極層間を絶縁する絶縁膜(高抵抗シ
リコン酸化膜)は不要になり、電極材料の選択の幅が広
くなる。また、電極幅、電極厚さ等の電極形状について
も、電極材料に応じて設計の幅が広くなる。
The transfer electrode 32 can be formed using an electrode material generally used in a semiconductor manufacturing process or a solid-state device. Since the transfer electrode 32 has a single-layer electrode structure, an insulating film (high-resistance silicon oxide film) for insulating between electrode layers is not required, and the range of electrode materials can be selected widely. In addition, the electrode shape such as the electrode width and the electrode thickness has a wider design range according to the electrode material.

【0028】アルミニウム電極のように電極表面の反射
率が高いと、製造工程ではハレーションによりフォトリ
ソグラフィ工程に悪影響を及ぼしたり、使用時には反射
光がCCDパッケージあるいは光学レンズ系との間で不
要な迷光となり、撮影した画像の画質を低下させる可能
性があるため、アルミニウムより低反射率の電極材料を
使用することが望ましい。また、光吸収性材料等、遮光
性の電極材料を使用することにより、不要な外部入射光
を遮蔽する効果が期待できる。更に、不純物が多量に含
まれている場合には、ゲート酸化膜、シリコン基板を汚
染し白キズ等の画像欠陥を誘起する可能性があるため、
抵抗が低く且つ低不純物の電極材料を使用することが望
ましい。
If the reflectance of the electrode surface is high, such as an aluminum electrode, halation will adversely affect the photolithography process in the manufacturing process, and the reflected light will become unnecessary stray light between the CCD package and the optical lens system during use. In addition, it is desirable to use an electrode material having a lower reflectance than aluminum because it may degrade the quality of a captured image. By using a light-shielding electrode material such as a light-absorbing material, an effect of blocking unnecessary external incident light can be expected. Further, when a large amount of impurities is contained, the gate oxide film and the silicon substrate may be contaminated and image defects such as white flaws may be induced.
It is desirable to use an electrode material having low resistance and low impurity.

【0029】アルミニウムより低反射率の電極材料とし
ては、低抵抗ポリシリコン、低抵抗の金属、及び各種シ
リサイド等の低抵抗材料が好ましく、例えば、低抵抗ポ
リシリコン、タングステン(W)、モリブデン(M
o)、タングステンシリサイド(WSi)、モリブデン
シリサイド(MoSi)、チタンシリサイド(TiS
i)、タンタルシリサイド(TaSi)、及び銅シリサ
イド(CuSi)を挙げることができる。このうち、タ
ングステンは、例えば、波長500nmの光に対して
は、アルミニウムの50%以下の反射率を示す。また、
転送電極32は、これらの電極材料を、絶縁膜を介在さ
せることなく複数積層して形成されていてもよい。
As the electrode material having a lower reflectance than aluminum, low-resistance polysilicon, low-resistance metal, and low-resistance materials such as various silicides are preferable. For example, low-resistance polysilicon, tungsten (W), molybdenum (M
o), tungsten silicide (WSi), molybdenum silicide (MoSi), titanium silicide (TiS)
i), tantalum silicide (TaSi), and copper silicide (CuSi). Among them, tungsten has, for example, a reflectance of 50% or less of aluminum to light having a wavelength of 500 nm. Also,
The transfer electrode 32 may be formed by laminating a plurality of these electrode materials without interposing an insulating film.

【0030】転送電極32が形成された半導体基板12
の表面は、透明樹脂等で構成された表面保護膜(平坦化
膜)36により覆われ、この表面保護膜36上には、遮
光膜38が形成されている。遮光膜38は、各フォトダ
イオード14毎に、受光部であるp+型不純物添加領域
14bに受光される光を透過させる光透過部として、例
えば八角形状の開口部40を有している。遮光膜38の
縁部は、受光領域の中心方向に延在させられており、遮
光膜38により光電変換素子14の開口形状が画定され
ている。遮光膜38は、例えばアルミニウム(Al)、
クロム(Cr)、タングステン(W)、チタン(T
i)、モリブデン(Mo)等の金属からなる薄膜やこれ
らの金属の2種以上からなる合金薄膜、あるいは、前記
の金属薄膜と前記の合金薄膜とを含む群から選択された
2種以上を組み合わせた多層金属薄膜等によって形成さ
れる。
Semiconductor substrate 12 on which transfer electrode 32 is formed
Is covered with a surface protection film (flattening film) 36 made of a transparent resin or the like, and a light-shielding film 38 is formed on the surface protection film 36. The light shielding film 38 has, for example, an octagonal opening 40 as a light transmitting portion for transmitting light received by the p + -type impurity-added region 14b, which is a light receiving portion, for each photodiode 14. The edge of the light-shielding film 38 extends in the center direction of the light-receiving region, and the shape of the opening of the photoelectric conversion element 14 is defined by the light-shielding film 38. The light shielding film 38 is made of, for example, aluminum (Al),
Chrome (Cr), tungsten (W), titanium (T
i), a thin film composed of a metal such as molybdenum (Mo), an alloy thin film composed of two or more of these metals, or a combination of two or more selected from the group including the metal thin film and the alloy thin film. It is formed of a multilayer metal thin film or the like.

【0031】なお、図示は省略するが、この遮光膜38
上には、通常のCCDイメージセンサと同様に、保護膜
や平坦化膜を介して、カラーフイルタ、マイクロレンズ
等が形成されている。
Although not shown, the light shielding film 38 is not shown.
A color filter, a micro lens, and the like are formed on the upper side via a protective film and a flattening film as in the case of a normal CCD image sensor.

【0032】以上説明した通り、本実施の形態に係るC
CDイメージセンサでは、転送電極が単層電極構造とさ
れているので、多層電極構造の場合よりもゲート酸化膜
厚を薄くすることができ、また、多層電極構造において
層間に設けられる絶縁膜が不要となる。これにより容量
成分を低減することができるので、多層電極構造とする
場合に比べて、駆動電圧を低下させて消費電力を低減す
ることができる。
As described above, C according to the present embodiment
In the CD image sensor, since the transfer electrode has a single-layer electrode structure, the gate oxide film thickness can be made smaller than in the case of the multilayer electrode structure, and an insulating film provided between layers in the multilayer electrode structure is unnecessary. Becomes As a result, the capacitance component can be reduced, so that the driving voltage can be reduced and the power consumption can be reduced as compared with the case of using a multilayer electrode structure.

【0033】また、垂直電荷転送チャネルが、両側に設
けられた光電変換素子列の各フォトダイオード間に侵入
するように、ハニカム状に配列したフォトダイオードの
間を蛇行しながら垂直方向に延びているので、フォトダ
イオードの周辺領域(例えば、水平・垂直方向の画素間
および斜め45°方向の画素間といった領域)は、垂直
電荷転送チャネルとして使用されることになり、転送電
極の配線のみに使用される「無効領域」は発生しない。
従って、転送電極を単層極構造としても、受光部の面積
を圧迫することにはならず、CCDイメージセンサの多
画素化、微細化を阻害せず、全画素を同時に読み出すプ
ログレッシブ走査方式のCCD型固体撮像素子にも適用
することができる。
The vertical charge transfer channel extends vertically in a meandering manner between the photodiodes arranged in a honeycomb shape so as to enter between the photodiodes of the photoelectric conversion element rows provided on both sides. Therefore, the peripheral area of the photodiode (for example, the area between pixels in the horizontal and vertical directions and the area between pixels in the oblique direction of 45 °) is used as a vertical charge transfer channel, and is used only for the wiring of the transfer electrode. No "invalid area" occurs.
Therefore, even if the transfer electrode has a single-layer electrode structure, the area of the light receiving portion is not pressed down, and the progressive scan type CCD that simultaneously reads out all pixels without hindering the increase in the number of pixels and miniaturization of the CCD image sensor is not hindered. The present invention can also be applied to a solid-state image sensor.

【0034】また、転送電極を単層電極構造としたこと
により、CCDイメージセンサの撮像部の表面、特にマ
イクロレンズ、カラーフィルタを積層する前の表面の凹
凸が緩和され、平坦化が容易になり集光効率やスメアが
改善される。また、多層電極構造においては層間リーク
電流に起因する歩留まりの低下が問題となるが、単層電
極構造としたことにより、このような問題は発生しな
い。
In addition, since the transfer electrode has a single-layer electrode structure, unevenness on the surface of the imaging section of the CCD image sensor, particularly, before the microlenses and color filters are laminated, is alleviated, and flattening is facilitated. Light collection efficiency and smear are improved. Further, in the multilayer electrode structure, a decrease in yield due to interlayer leakage current is a problem. However, such a problem does not occur due to the single-layer electrode structure.

【0035】また、多層電極構造においては、絶縁膜形
成のためのポリシリコンの高温熱酸化工程により結晶欠
陥が誘起されるという問題があるが、単層電極構造とし
たことにより、ポリシリコンの高温熱酸化工程が不要と
なり、結晶欠陥の発生が抑制され、CCD型の固体撮像
装置で問題となる画面上の白キズ等を低減することがで
きる。さらに、単層電極構造は多層電極構造に比べて少
ない工程で形成することができるので、CCDイメージ
センサの製造プロセスを簡略化することができるという
メリットもある。
Further, in the multi-layer electrode structure, there is a problem that a crystal defect is induced by a high-temperature thermal oxidation process of polysilicon for forming an insulating film. This eliminates the need for a thermal oxidation step, suppresses the occurrence of crystal defects, and reduces white spots and the like on the screen, which are problematic in CCD-type solid-state imaging devices. Furthermore, since the single-layer electrode structure can be formed in fewer steps than the multi-layer electrode structure, there is an advantage that the manufacturing process of the CCD image sensor can be simplified.

【0036】また、転送電極に遮光性のある電極材料
(タングステン等)を使用する場合には、遮光性電極材
料がシリコン基板に近い部分に配置されることになり、
不要な外部入射光を遮蔽する効果も期待できる。
When an electrode material having a light-shielding property (such as tungsten) is used for the transfer electrode, the light-shielding electrode material is disposed in a portion near the silicon substrate.
An effect of blocking unnecessary external incident light can also be expected.

【0037】(第2の実施の形態)本発明の第2の実施
の形態に係るCCDイメージセンサは、転送電極32を
形成するパターンが異なる以外は、第1の実施の形態に
係るCCDイメージセンサと同様であるため、同一部分
については同じ符号を付して説明を省略し、相違点のみ
説明する。
(Second Embodiment) A CCD image sensor according to the first embodiment is different from the CCD image sensor according to the second embodiment of the present invention except that the pattern for forming the transfer electrode 32 is different. Therefore, the same portions are denoted by the same reference numerals, description thereof will be omitted, and only different points will be described.

【0038】図4に示すように、このCCDイメージセ
ンサにおいては、隣り合う転送電極32間のギャップ3
4は、垂直電荷転送チャネル20上で狭くなり(狭ギャ
ップa)、チャネルストップ28上では広くなる(広ギ
ャップb)ように形成されている。狭ギャップaは、電
荷の流れをスムーズにするために、約0.3μm以下と
することが好ましく、約0.1μm〜約0.2μmとす
ることが特に好ましい。広ギャップ幅bは、転送電極3
2の電気的接触(ショート)を防止するために、約0.
3μmより大きくすることが好ましいが、電極の引き回
しに支障が生じないように、約0.3μm〜約0.4μ
mの範囲とすることが特に好ましい。
As shown in FIG. 4, in this CCD image sensor, a gap 3 between adjacent transfer electrodes 32 is provided.
4 is formed so as to be narrow on the vertical charge transfer channel 20 (narrow gap a) and wide on the channel stop 28 (wide gap b). The narrow gap a is preferably about 0.3 μm or less, particularly preferably about 0.1 μm to about 0.2 μm, in order to make the flow of electric charges smooth. The wide gap width b is equal to the transfer electrode 3
2 to prevent electrical contact (short).
The thickness is preferably larger than 3 μm, but is preferably about 0.3 μm to about 0.4 μm so as not to hinder the routing of the electrodes.
It is particularly preferable to set the range of m.

【0039】垂直電荷転送チャネル20上の転送電極3
2は電荷転送に関与するため、転送電極32間のギャッ
プ34を狭くすることにより、転送路内での電荷の流れ
がスムーズになると共に、それ以外の部分の転送電極3
2は電荷転送に関与しないため、転送電極32間のギャ
ップ34を広くすることにより、転送電極32同士の電
気的接触(ショート)による不具合発生が防止され、転
送電極32間における結合容量が低減されて、ノイズの
低下、消費電力の低減が図られる。
Transfer electrode 3 on vertical charge transfer channel 20
2 is involved in the charge transfer, and by narrowing the gap 34 between the transfer electrodes 32, the flow of charges in the transfer path becomes smooth, and the transfer electrode 3
Since 2 is not involved in charge transfer, widening the gap 34 between the transfer electrodes 32 prevents problems due to electrical contact (short) between the transfer electrodes 32, and reduces the coupling capacitance between the transfer electrodes 32. As a result, noise and power consumption can be reduced.

【0040】(第3の実施の形態)本発明の第3の実施
の形態に係るCCDイメージセンサは、転送電極32を
形成するパターンが異なる以外は、第1の実施の形態に
係るCCDイメージセンサと同様であるため、同一部分
については同じ符号を付して説明を省略し、相違点のみ
説明する。
(Third Embodiment) The CCD image sensor according to the third embodiment of the present invention is the same as the CCD image sensor according to the first embodiment except that the pattern for forming the transfer electrode 32 is different. Therefore, the same portions are denoted by the same reference numerals, description thereof will be omitted, and only different points will be described.

【0041】図5に示すように、このCCDイメージセ
ンサにおいては、隣り合う転送電極32間のギャップ3
4は、第2の実施の形態と同様に、垂直電荷転送チャネ
ル20上で狭くなり(狭ギャップa)、チャネルストッ
プ28上では広くなる(広ギャップb)ように形成され
ると共に、垂直電荷転送チャネル20の一方の側縁から
他方の側縁に向かって直線状に延びるように形成されて
いる。なお、狭ギャップa及び広ギャップbの大きさに
ついては、第2の実施の形態と同様である。
As shown in FIG. 5, in this CCD image sensor, a gap 3 between adjacent transfer electrodes 32 is provided.
Similarly to the second embodiment, 4 is formed so as to be narrow on the vertical charge transfer channel 20 (narrow gap a) and wide on the channel stop 28 (wide gap b). The channel 20 is formed so as to extend linearly from one side edge to the other side edge. Note that the sizes of the narrow gap a and the wide gap b are the same as in the second embodiment.

【0042】転送電極32間のギャップ34をこのよう
に形成することで、垂直電荷転送チャネル20内での電
荷の流れが更にスムーズになると共に、転送電極32同
士の電気的接触(ショート)による不具合発生が防止さ
れ、転送電極32間における結合容量が低減されて、ノ
イズの低下、消費電力の低減が図られる。特に、垂直電
荷転送チャネル20上ではギャップ34が狭くなるが、
直線状に延びるように形成することで、正確なギャップ
パターンの形成が容易になり、転送電極32同士の電気
的接触(ショート)による不具合発生がより一層防止さ
れる。
By forming the gaps 34 between the transfer electrodes 32 in this manner, the flow of charges in the vertical charge transfer channel 20 is further smoothed, and a problem is caused by electrical contact (short) between the transfer electrodes 32. Generation is prevented, the coupling capacitance between the transfer electrodes 32 is reduced, and noise and power consumption are reduced. In particular, although the gap 34 becomes narrower on the vertical charge transfer channel 20,
When the transfer electrodes 32 are formed so as to extend in a straight line, it is easy to form an accurate gap pattern, and the occurrence of problems due to electrical contact (short circuit) between the transfer electrodes 32 is further prevented.

【0043】(第4の実施の形態)本発明の第4の実施
の形態に係るCCDイメージセンサは、転送電極32が
複数の電極材料から構成されている以外は、第1の実施
の形態に係るCCDイメージセンサと同様であるため、
同一部分については同じ符号を付して説明を省略し、相
違点のみ説明する。
(Fourth Embodiment) A CCD image sensor according to a fourth embodiment of the present invention is similar to the first embodiment except that the transfer electrode 32 is composed of a plurality of electrode materials. Since it is the same as such a CCD image sensor,
The same portions are denoted by the same reference numerals, description thereof will be omitted, and only different points will be described.

【0044】図6に示すように、転送電極32は、第1
層の低抵抗ポリシリコン層32a上に第2層のタングス
テンシリサイド(WSi)層32bを積層した多層金属
薄膜から構成されている。WSi層32bとゲート酸化
膜30との間に、低抵抗ポリシリコン層32aを形成し
たので、WSi層32b及びゲート酸化膜30間の機械
的ストレスを緩和でき、WSi層32b形成に伴う金属
汚染の問題を軽減することができる。また、低抵抗ポリ
シリコンはエッチング選択比を確保し易く、正確なギャ
ップパターンを形成することができる。また、タングス
テンシリサイド(WSi)は、アルミニウム(Al)に
比べて低反射率であるため、ハレーションや撮像光学系
に悪影響を及ばさない。
As shown in FIG. 6, the transfer electrode 32 is
It is composed of a multilayer metal thin film in which a second tungsten silicide (WSi) layer 32b is laminated on a low resistance polysilicon layer 32a. Since the low-resistance polysilicon layer 32a is formed between the WSi layer 32b and the gate oxide film 30, mechanical stress between the WSi layer 32b and the gate oxide film 30 can be reduced, and metal contamination caused by the formation of the WSi layer 32b can be reduced. Problems can be reduced. In addition, low-resistance polysilicon can easily secure an etching selectivity, and can form an accurate gap pattern. In addition, tungsten silicide (WSi) has a lower reflectance than aluminum (Al), and therefore does not adversely affect halation or an imaging optical system.

【0045】このように、転送電極32を多層金属薄膜
から構成した場合には、第1層の金属薄膜には、ストレ
スの緩和、不純物汚染の防止、正確なギャップパターン
の形成等の役割を担わせ、第2層目の金属薄膜には、転
送電極の低抵抗化、電極表面の低反射率化、基板への光
侵入の低減等の役割を担わせる、というように各々の層
に異なる役割を担わせることにより、転送電極32に複
合的な機能を果たさせることができる。
As described above, when the transfer electrode 32 is formed of a multilayer metal thin film, the first layer of the metal thin film plays a role of relieving stress, preventing impurity contamination, forming an accurate gap pattern, and the like. However, the second metal thin film has a different role in each layer, such as lowering the resistance of the transfer electrode, lowering the reflectivity of the electrode surface, and reducing light penetration into the substrate. , The transfer electrode 32 can have a complex function.

【0046】なお、上記の各実施の形態では、第1の光
電変換素子列16と第2の光電変換素子列18とで構成
された素子列の組を水平方向に複数組並べて構成するこ
とにより、光電変換素子列を偶数列設ける例について説
明したが、更に1つの光電変換素子列を追加または省略
して、光電変換素子列を奇数列設けるようにしてもよ
い。
In each of the above-described embodiments, a plurality of sets of element rows composed of the first photoelectric conversion element row 16 and the second photoelectric conversion element row 18 are arranged in a horizontal direction. Although an example in which an even number of photoelectric conversion element rows are provided has been described, an odd number of photoelectric conversion element rows may be provided by further adding or omitting one photoelectric conversion element row.

【0047】次に、図7及び図8を参照して、第4の実
施の形態に係るCCDイメージセンサの製造方法を説明
する。
Next, a method of manufacturing the CCD image sensor according to the fourth embodiment will be described with reference to FIGS.

【0048】図7(a)に示すように、シリコンn型半
導体基板12a上に、p型不純物添加領域(p−ウエ
ル)12bを形成し、p型不純物添加領域12b中の所
定個所にn型不純物領域14aを形成し、さらにこのn
型不純物領域14a中の一部にp+型不純物添加(高濃
度のp型不純物添加)領域14bを形成することによ
り、受光部であるフォトダイオード14を形成する。個
々のフォトダイオード14側方のp型不純物添加領域1
2bの所定個所にn型不純物を添加することにより、例
えば、幅0.3〜0.5μm程度のn型領域からなる垂
直電荷転送チャネル20を形成する。垂直転送チャネル
20の一方の側方(フォトダイオード14からの電荷を
読み出す側)には、p型不純物領域が残され、このp型
不純物領域が読み出しゲート用チャネル26となる。垂
直電荷転送チャネル20の他の側方には、隣り合うフォ
トダイオード14同士を素子分離するために、p+型不
純物を添加して形成された、例えば幅0.5μm程度の
チャネルストップ領域28を形成する。各不純物添加領
域は、例えばイオン注入法とその後の熱拡散(アニー
ル)法によって所望の濃度、深さの不純物領域が形成さ
れる。
As shown in FIG. 7A, a p-type impurity-added region (p-well) 12b is formed on a silicon n-type semiconductor substrate 12a, and an n-type impurity-added region 12b is formed at a predetermined position in the p-type impurity-added region 12b. An impurity region 14a is formed.
By forming ap + -type impurity-doped (high-concentration p-type impurity-doped) region 14b in a part of the type impurity region 14a, the photodiode 14 as a light receiving portion is formed. P-type impurity doped region 1 on the side of each photodiode 14
By adding an n-type impurity to a predetermined portion of 2b, a vertical charge transfer channel 20 composed of, for example, an n-type region having a width of about 0.3 to 0.5 μm is formed. A p-type impurity region is left on one side of the vertical transfer channel 20 (on the side from which charges from the photodiode 14 are read), and the p-type impurity region serves as a read gate channel 26. On the other side of the vertical charge transfer channel 20, a channel stop region 28 with a width of, for example, about 0.5 μm formed by adding ap + -type impurity to separate the adjacent photodiodes 14 from each other is formed. Form. In each impurity added region, an impurity region having a desired concentration and depth is formed by, for example, an ion implantation method and a subsequent thermal diffusion (annealing) method.

【0049】次に、単層電極の形成工程を説明する。ま
ず、図7(b)に示すように、半導体基板12の表面に
ゲート酸化膜30を形成する。次に、図7(c)に示す
ように、CVD(Chemical Vapor Deposition)法等に
よりゲート酸化膜30上にポリシリコンを堆積した後、
リン元素をイオン注入して低抵抗ポリシリコン層32a
を形成する。更に、この低抵抗ポリシリコン層32a上
に、タングステンシリサイド(WSi)層32bを堆積
させる。
Next, the step of forming a single-layer electrode will be described. First, as shown in FIG. 7B, a gate oxide film 30 is formed on the surface of the semiconductor substrate 12. Next, as shown in FIG. 7C, after polysilicon is deposited on the gate oxide film 30 by a CVD (Chemical Vapor Deposition) method or the like,
The low resistance polysilicon layer 32a is ion-implanted with phosphorus element.
To form Further, a tungsten silicide (WSi) layer 32b is deposited on the low resistance polysilicon layer 32a.

【0050】次に、図7(d)に示すように、第1のC
VD膜42を堆積した後、約0.6μmのギャップを有
するパターンを露光現像し、残されたレジスト膜をマス
クにして、例えばプラズマエッチング法によりエッチン
グ処理することによりCVD膜42をパターンニングす
る。
Next, as shown in FIG. 7D, the first C
After depositing the VD film 42, a pattern having a gap of about 0.6 μm is exposed and developed, and the CVD film 42 is patterned by performing an etching process using, for example, a plasma etching method using the remaining resist film as a mask.

【0051】次に、図8(a)に示すように、第2のC
VD膜44を堆積する。そして、図8(b)に示すよう
に、第2のCVD膜44を、例えば異方性ドライエッチ
ング装置によりエッチバックして、第1のCVD膜42
および第1のCVD膜の側壁に付着した第2のCVD膜
44を残して、例えば約0.3μmのギャップを形成す
る。残された第1のCVD膜42、第2のCVD膜44
をマスクにして、低抵抗ポリシリコン層32a及びWS
i層32bを異方性ドライエッチング装置によりエッチ
ング除去し、電極間に約0.3μmのギャップ34を形
成する。なお、CVD膜には、酸化ケイ素(SiO2
や窒化ケイ素(Si34)などが好適である。
Next, as shown in FIG. 8A, the second C
A VD film 44 is deposited. Then, as shown in FIG. 8B, the second CVD film 44 is etched back by, for example, an anisotropic dry etching device, and the first CVD film 42 is etched.
A gap of, for example, about 0.3 μm is formed while leaving the second CVD film 44 attached to the side wall of the first CVD film. The remaining first CVD film 42 and second CVD film 44
Is used as a mask, the low-resistance polysilicon layer 32a and the WS
The i-layer 32b is removed by etching using an anisotropic dry etching apparatus, and a gap 34 of about 0.3 μm is formed between the electrodes. The CVD film includes silicon oxide (SiO 2 ).
And silicon nitride (Si 3 N 4 ) are suitable.

【0052】次に、図8(c)に示すように、残されて
いる第1のCVD膜42及び第2のCVD膜44をすべ
て除去し、転送電極32が形成される。更に、ギャップ
34下方の垂直電荷転送チャネル20にボロンイオンを
イオン注入して、ギャップ34下方の垂直電荷転送チャ
ネル20にポテンシャルポケットが発生することを防止
する。
Next, as shown in FIG. 8C, the remaining first CVD film 42 and second CVD film 44 are all removed, and the transfer electrode 32 is formed. Further, boron ions are implanted into the vertical charge transfer channel 20 below the gap 34 to prevent a potential pocket from being generated in the vertical charge transfer channel 20 below the gap 34.

【0053】最後に、図示はしないが、トランジスタ部
の閾値電圧を調整して金属配線を形成し、基板表面を平
坦化した後、カラーフィルタ及びマイクロレンズを形成
して、CCDイメージセンサが完成する。
Finally, although not shown, the threshold voltage of the transistor portion is adjusted to form a metal wiring, and after flattening the substrate surface, a color filter and a micro lens are formed to complete a CCD image sensor. .

【0054】なお、上記では、テレビジョン学会誌Vo
l.50,No2,p234〜240(1996)に記
載のCVD堆積膜の側壁残し異方性エッチング技術によ
り転送電極を狭ギャップで形成する例について説明した
が、エキシマステッパー等の採用による微細パターンの
形成技術を用いて、転送電極を狭ギャップで形成するこ
ともできる。
In the above, the Journal of the Institute of Television Engineers of Japan, Vo
l. 50, No. 2, pp. 234 to 240 (1996), an example in which the transfer electrode is formed with a narrow gap by the anisotropic etching technique while leaving the side wall of the CVD deposited film is described. , The transfer electrode can be formed with a narrow gap.

【0055】[0055]

【発明の効果】本発明の固体撮像素子は、転送電極を単
層電極としても、転送路が光電変換素子列の各々の間
に、隣り合う光電変換素子列の各光電変換素子間に侵入
し、且つ相互に接触しないように配列されるので、無効
領域を増加させることがなく、転送電極を単層電極とす
ることにより、駆動電圧及び消費電力を低減することが
できる、という効果を奏する。
According to the solid-state imaging device of the present invention, even when the transfer electrode is a single-layer electrode, the transfer path penetrates between each photoelectric conversion element row and between each photoelectric conversion element of adjacent photoelectric conversion element rows. In addition, since the transfer electrodes are arranged so as not to contact each other, the effect that the drive voltage and the power consumption can be reduced can be achieved by using a single-layer electrode as the transfer electrode without increasing the ineffective area.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1の実施の形態に係るCCDイメージセンサ
の概略構成図である。
FIG. 1 is a schematic configuration diagram of a CCD image sensor according to a first embodiment.

【図2】第1の実施の形態に係るCCDイメージセンサ
の撮像部の部分拡大平面図である。
FIG. 2 is a partially enlarged plan view of an imaging unit of the CCD image sensor according to the first embodiment.

【図3】図2に示す撮像部のV1−V2線断面図であ
る。
FIG. 3 is a sectional view taken along line V1-V2 of the imaging unit shown in FIG.

【図4】第2の実施の形態に係るCCDイメージセンサ
の撮像部の部分拡大平面図である。
FIG. 4 is a partially enlarged plan view of an imaging unit of a CCD image sensor according to a second embodiment.

【図5】第3の実施の形態に係るCCDイメージセンサ
の撮像部の部分拡大平面図である。
FIG. 5 is a partially enlarged plan view of an imaging unit of a CCD image sensor according to a third embodiment.

【図6】第4の実施の形態に係るCCDイメージセンサ
の撮像部における部分断面図である。
FIG. 6 is a partial cross-sectional view of an imaging unit of a CCD image sensor according to a fourth embodiment.

【図7】(a)〜(d)は、第4の実施の形態に係るC
CDイメージセンサの製造工程を示す断面図である。
FIGS. 7A to 7D show C according to a fourth embodiment; FIGS.
It is sectional drawing which shows the manufacturing process of a CD image sensor.

【図8】(a)〜(c)は、図7に示す第4の実施の形
態に係るCCDイメージセンサの製造工程に続く、CC
Dイメージセンサの製造工程を示す断面図である。
FIGS. 8 (a) to 8 (c) show CCs following the manufacturing process of the CCD image sensor according to the fourth embodiment shown in FIG. 7;
It is sectional drawing which shows the manufacturing process of a D image sensor.

【図9】(a)は、従来のプログレッシブ走査方式のイ
ンターライン型CCDの撮像部の部分拡大平面図であ
り、(b)は(a)のA1−A2線断面図であり、
(c)は(a)のB1−B2線断面図である。
9A is a partially enlarged plan view of an image pickup unit of a conventional progressive scanning interline CCD, and FIG. 9B is a cross-sectional view taken along line A1-A2 of FIG. 9A.
(C) is a sectional view taken along line B1-B2 of (a).

【符号の説明】[Explanation of symbols]

12 半導体基板 14 フォトダイオード 16 第1の光電変換素子列 18 第2の光電変換素子列 20 垂直電荷転送チャネル 22 水平電荷転装置(HCCD) 24 出力部 26 読み出しゲート用チャネル 28 チャネルストップ 30 ゲート酸化膜 32 転送電極 33 垂直電荷転送装置(VCCD) 34 ギャップ 36 表面保護膜(平坦化膜) 38 遮光膜 40 開口 Reference Signs List 12 semiconductor substrate 14 photodiode 16 first photoelectric conversion element row 18 second photoelectric conversion element row 20 vertical charge transfer channel 22 horizontal charge transfer device (HCCD) 24 output section 26 read gate channel 28 channel stop 30 gate oxide film Reference Signs List 32 transfer electrode 33 vertical charge transfer device (VCCD) 34 gap 36 surface protective film (flattening film) 38 light shielding film 40 opening

フロントページの続き Fターム(参考) 4M118 AA04 AA10 AB01 BA13 CA03 CA04 CA20 DA12 DA18 DA20 DB08 FA07 FA26 FA35 GB03 GB07 GB08 GB11 GB15 GB17 5C024 AX01 CY42 GX03 GY02 GZ01Continued on front page F-term (reference) 4M118 AA04 AA10 AB01 BA13 CA03 CA04 CA20 DA12 DA18 DA20 DB08 FA07 FA26 FA35 GB03 GB07 GB08 GB11 GB15 GB17 5C024 AX01 CY42 GX03 GY02 GZ01

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】複数の光電変換素子を所定間隔で所定方向
に配列した光電変換素子列と、複数の光電変換素子を前
記所定間隔で前記所定方向に配列し、且つ前記光電変換
素子列に対して前記所定方向に所定量ずらして配置した
光電変換素子列と、で構成された素子列の組を複数組備
え、 前記光電変換素子列の各々の間に、隣り合う光電変換素
子列の各光電変換素子間に侵入し、且つ相互に接触しな
いように転送路が配列された固体撮像素子であって、 前記光電変換素子間を通過して前記所定方向と交差する
方向に延び、且つ前記転送路に沿って前記光電変換素子
で発生した信号電荷を転送するように所定間隔離間して
配列された複数の単層電極を備えたことを特徴とする固
体撮像素子。
1. A photoelectric conversion element array in which a plurality of photoelectric conversion elements are arranged in a predetermined direction at predetermined intervals, and a plurality of photoelectric conversion elements are arranged in the predetermined direction at the predetermined intervals, and And a plurality of pairs of element arrays each including a plurality of photoelectric conversion element rows that are arranged so as to be shifted by a predetermined amount in the predetermined direction, and each of the photoelectric conversion element rows adjacent to each other between the photoelectric conversion element rows. A solid-state imaging device in which transfer paths are arranged so as to penetrate between conversion elements and do not contact each other, wherein the transfer paths extend between the photoelectric conversion elements in a direction crossing the predetermined direction, and the transfer paths A plurality of single-layer electrodes arranged at predetermined intervals so as to transfer signal charges generated by the photoelectric conversion element along the line.
【請求項2】転送路上での単層電極の間隔を、隣接する
転送路を電気的に分離する素子分離領域上での単層電極
の間隔より狭くした請求項1に記載の固体撮像素子。
2. The solid-state imaging device according to claim 1, wherein the distance between the single-layer electrodes on the transfer path is smaller than the distance between the single-layer electrodes on the element isolation region that electrically separates adjacent transfer paths.
【請求項3】転送路上での単層電極の間隔を、転送路の
一方の側縁から他方の側縁に向かって直線状に形成した
請求項1または2に記載の固体撮像素子。
3. The solid-state imaging device according to claim 1, wherein the distance between the single-layer electrodes on the transfer path is linearly formed from one side edge of the transfer path to the other side edge.
【請求項4】前記単層電極の表面反射率を、金属アルミ
ニウム自体の表面反射率より低くした請求項1〜3のい
ずれか1項に記載の固体撮像素子。
4. The solid-state imaging device according to claim 1, wherein a surface reflectance of said single-layer electrode is lower than a surface reflectance of metal aluminum itself.
【請求項5】前記単層電極を、低抵抗ポリシリコン、タ
ングステン、モリブデン、タングステンシリサイド、モ
リブデンシリサイド、チタンシリサイド、タンタルシリ
サイド、及び銅シリサイドからなる群から選択されたい
ずれか1つの電極材料で構成した請求項4に記載の固体
撮像素子。
5. The single-layer electrode is made of any one electrode material selected from the group consisting of low-resistance polysilicon, tungsten, molybdenum, tungsten silicide, molybdenum silicide, titanium silicide, tantalum silicide, and copper silicide. The solid-state imaging device according to claim 4.
【請求項6】前記単層電極を、複数の電極材料を積層し
て形成した請求項1〜5のいずれか1項に記載の固体撮
像素子。
6. The solid-state imaging device according to claim 1, wherein said single-layer electrode is formed by laminating a plurality of electrode materials.
JP2000383922A 2000-12-18 2000-12-18 Solid-state image sensor Expired - Lifetime JP4384350B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000383922A JP4384350B2 (en) 2000-12-18 2000-12-18 Solid-state image sensor
US10/015,598 US7154549B2 (en) 2000-12-18 2001-12-17 Solid state image sensor having a single-layered electrode structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000383922A JP4384350B2 (en) 2000-12-18 2000-12-18 Solid-state image sensor

Publications (2)

Publication Number Publication Date
JP2002184968A true JP2002184968A (en) 2002-06-28
JP4384350B2 JP4384350B2 (en) 2009-12-16

Family

ID=18851483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000383922A Expired - Lifetime JP4384350B2 (en) 2000-12-18 2000-12-18 Solid-state image sensor

Country Status (1)

Country Link
JP (1) JP4384350B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008113029A (en) * 2008-01-15 2008-05-15 Fujifilm Corp Solid-state imaging apparatus, and its operation method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008113029A (en) * 2008-01-15 2008-05-15 Fujifilm Corp Solid-state imaging apparatus, and its operation method

Also Published As

Publication number Publication date
JP4384350B2 (en) 2009-12-16

Similar Documents

Publication Publication Date Title
US7858433B2 (en) Photoelectric converting film stack type solid-state image pickup device, and method of producing the same
KR20060054147A (en) Imaging device
JP2011071437A (en) Solid-state image sensing device and method for manufacturing the same, and electronic apparatus
JPH04363064A (en) Solid-state image sensing device and manufacture thereof
US7154549B2 (en) Solid state image sensor having a single-layered electrode structure
JP2010182789A (en) Solid-state imaging element, imaging device, and manufacturing method of solid-state imaging element
JP2003333436A (en) Solid-state image pickup device and manufacturing method thereof
TWI278231B (en) Solid-state imaging device, method of producing the same, and camera
JP5037922B2 (en) Solid-state imaging device
JP2007165738A (en) Solid-state imaging apparatus
US20100066883A1 (en) Solid-state imaging device and method for manufacturing the same
JP4337371B2 (en) Solid-state imaging device and method for manufacturing solid-state imaging device
JP4493124B2 (en) Solid-state imaging device
JP4384350B2 (en) Solid-state image sensor
KR20070119501A (en) Solid-state imaging device having transmission gates which pass over part of photo diodes when seen from the thickness direction of the semiconductor substrate
JP4815769B2 (en) Solid-state imaging device and manufacturing method thereof
JPH04373174A (en) Solid state image sensing device
JP2002198508A (en) Solid-state image pickup element
JP2004079781A (en) Ccd type solid state imaging apparatus
JP2010073901A (en) Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus
JP2003258235A (en) Solid-state imaging device
JP2003209243A (en) Solid-state imaging apparatus
JP4797302B2 (en) Solid-state imaging device and manufacturing method thereof
JP3100624B2 (en) Non-interlaced interline transfer CCD image sensor with simple electrode structure for each pixel
JP3890381B2 (en) Solid-state imaging device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20060621

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061221

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20061221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090915

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090925

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150