JP2007165738A - Solid-state imaging apparatus - Google Patents

Solid-state imaging apparatus Download PDF

Info

Publication number
JP2007165738A
JP2007165738A JP2005362633A JP2005362633A JP2007165738A JP 2007165738 A JP2007165738 A JP 2007165738A JP 2005362633 A JP2005362633 A JP 2005362633A JP 2005362633 A JP2005362633 A JP 2005362633A JP 2007165738 A JP2007165738 A JP 2007165738A
Authority
JP
Japan
Prior art keywords
line
solid
state imaging
imaging device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005362633A
Other languages
Japanese (ja)
Inventor
Koichi Ishida
耕一 石田
Takashi Morimoto
隆史 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Medical and Graphic Inc
Original Assignee
Konica Minolta Medical and Graphic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Medical and Graphic Inc filed Critical Konica Minolta Medical and Graphic Inc
Priority to JP2005362633A priority Critical patent/JP2007165738A/en
Publication of JP2007165738A publication Critical patent/JP2007165738A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a solid-state imaging apparatus capable of reducing parasitic capacitance of a portion where a signal reading line crosses a driving line, and realizing sufficient flatness of its surface. <P>SOLUTION: A gate electrode 46 electrically connected to a driving line 8 to be wired on the surface of a glass substrate 50 is formed, and a source electrode 56 is formed up to a position from the top surface of a contact layer 54 to a through electrode 42. The signal reading line 9 to be electrically connected to the through electrode 42 is formed on the rear surface of the glass substrate 50. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、入射光を電気信号に変換する固体撮像装置に関するもので、特に、放射線像撮像装置に使用される固体撮像装置などのように受光部表面の平坦性が求められる固体撮像装置に関する。   The present invention relates to a solid-state imaging device that converts incident light into an electrical signal, and more particularly to a solid-state imaging device that requires flatness of the surface of a light receiving unit, such as a solid-state imaging device used in a radiation image imaging device.

近年、デジタル技術及び半導体製造技術の発展により、画像データを取得する方法として、ＣＣＤ（Charge Coupled Device）イメージセンサやＣＭＯＳ（Complementary Metal-Oxide Semiconductor）イメージセンサなどの固体撮像装置が広く普及されている。この固体撮像装置は、半導体シリコンの結晶基板上に形成されて製造されることが一般的である。   2. Description of the Related Art In recent years, solid-state imaging devices such as CCD (Charge Coupled Device) image sensors and CMOS (Complementary Metal-Oxide Semiconductor) image sensors are widely used as methods for acquiring image data due to the development of digital technology and semiconductor manufacturing technology. . This solid-state imaging device is generally manufactured by being formed on a semiconductor silicon crystal substrate.

又、医療、検査関連分野においても、フィルムレス化とネットワーク化に伴い、医療画像診断や非破壊検査等における取得画像のデジタル化が急速に進められている。それに伴い、Ｘ線などの放射線を用いて画像取得するための固体撮像装置が必要とされているが、放射線に対する縮小光学系の実現が難しいことから、等倍での撮像が必要とされ、大面積となる固体撮像装置が要求されている。この固体撮像装置は、ガラスなどの基板に対して半導体膜を堆積させるなどして製造される。   Also, in the medical and inspection related fields, digitalization of acquired images in medical image diagnosis, non-destructive inspection, and the like is rapidly progressing with filmless and networking. Along with this, a solid-state imaging device for acquiring images using radiation such as X-rays is required. However, since it is difficult to realize a reduction optical system for radiation, imaging at the same magnification is required. A solid-state imaging device having an area is required. This solid-state imaging device is manufactured by depositing a semiconductor film on a substrate such as glass.

この従来の固体撮像装置における配置構成について、図２６及び図２７による単一画素及び複数画素の上面図を参照して説明する。固体撮像装置の各画素では、図２６の単一画素の構造模式図のように、入射光に応じた電気信号を発生するフォトダイオードによる光電変換部１０１の１隅に切り欠きを設けて、この切り欠き部分に、薄膜トランジスタによるスイッチング素子１０２が設置される。更に、光電変換部１０１の表面には、光電変換部１０１に電源電圧を与えるための電力供給線１０３が設置され、コンタクト１０６によって光電変換部１０１と電気的に接続される。   An arrangement configuration in this conventional solid-state imaging device will be described with reference to top views of a single pixel and a plurality of pixels according to FIGS. In each pixel of the solid-state imaging device, a cutout is provided at one corner of the photoelectric conversion unit 101 by a photodiode that generates an electrical signal corresponding to incident light, as shown in the schematic diagram of the structure of a single pixel in FIG. A switching element 102 made of a thin film transistor is provided in the notch. Furthermore, a power supply line 103 for supplying a power supply voltage to the photoelectric conversion unit 101 is installed on the surface of the photoelectric conversion unit 101, and is electrically connected to the photoelectric conversion unit 101 through a contact 106.

又、スイッチング素子１０２のゲート領域に制御信号を与えるための駆動線１０４が、光電変換部１０１及びスイッチング素子１０２と重ならない位置に、電力供給線１０３と平行になるように設置される。そして、スイッチング素子１０２が駆動したときに光電変換部１０１で蓄積された電荷による電気信号が出力される信号読出線１０５が、スイッチング素子１０２のソース領域と接続されるとともに、光電変換部１０１及びスイッチング素子１０２と重ならない位置に、電力供給線１０３と垂直になるように設置される。   In addition, a drive line 104 for supplying a control signal to the gate region of the switching element 102 is installed at a position that does not overlap the photoelectric conversion unit 101 and the switching element 102 so as to be parallel to the power supply line 103. A signal readout line 105 for outputting an electrical signal based on the charge accumulated in the photoelectric conversion unit 101 when the switching element 102 is driven is connected to the source region of the switching element 102, and the photoelectric conversion unit 101 and the switching unit 102 are switched. It is installed at a position that does not overlap with the element 102 so as to be perpendicular to the power supply line 103.

そして、図２７に示すように、図２６のように構成される複数の画素がマトリクス状に配置され、又、複数本の駆動線１０４と複数本の信号読出線１０５とが互いに垂直に交差して配置される。即ち、複数本の駆動線１０４と複数本の信号読出線１０５とが、格子状に重なりあって配置されることとなる。この駆動線１０４と信号読出線１０５との関係と、スイッチング素子１０２の構成とを、図２８の断面図に示す。図２８の断面図は、図２６の上面図におけるＡ−Ａ断面における断面図である。   As shown in FIG. 27, a plurality of pixels configured as shown in FIG. 26 are arranged in a matrix, and a plurality of drive lines 104 and a plurality of signal readout lines 105 cross each other vertically. Arranged. That is, a plurality of drive lines 104 and a plurality of signal readout lines 105 are arranged so as to overlap in a lattice pattern. The relationship between the drive line 104 and the signal readout line 105 and the configuration of the switching element 102 are shown in the sectional view of FIG. The cross-sectional view of FIG. 28 is a cross-sectional view taken along the line AA in the top view of FIG.

図２８の断面図に示すように、スイッチング素子１０２及び信号読出線１０５それぞれが、ガラス基板１５０の表面に形成される絶縁膜１５１上に堆積され、又、駆動線１０４が、ガラス基板１５０と絶縁膜１５１との間の層に堆積される。そして、スイッチング素子１０２は、駆動線１０４による駆動電極１５２の設置位置における絶縁膜１５１を覆うように積層されたチャネル層１５３と、チャネル層１５３の上面を覆うチャネルストップ層１５４と、光電変換部１０１（図２６参照）に近い側のチャネルストップ層１５４よりチャネル層１５３を覆うコンタクト層１５５と、光電変換部１０１から遠い側のチャネルストップ層１５４よりチャネル層１５３を覆うコンタクト層１５６と、によって構成される。   As shown in the cross-sectional view of FIG. 28, each of the switching element 102 and the signal readout line 105 is deposited on an insulating film 151 formed on the surface of the glass substrate 150, and the drive line 104 is insulated from the glass substrate 150. Deposited in a layer between the film 151. The switching element 102 includes a channel layer 153 stacked so as to cover the insulating film 151 at a position where the drive electrode 152 is installed by the drive line 104, a channel stop layer 154 covering the upper surface of the channel layer 153, and the photoelectric conversion unit 101. The contact layer 155 covers the channel layer 153 from the channel stop layer 154 closer to (see FIG. 26), and the contact layer 156 covers the channel layer 153 from the channel stop layer 154 farther from the photoelectric conversion unit 101. The

又、コンタクト層１５５の上面に受光部電極１５７が積層されて、ドレイン電極として機能するとともに、コンタクト層１５６の上面に信号読出線１０５と接続された信号読出電極１５８が積層されて、ソース電極として機能する。更に、駆動電極１５２が、スイッチング素子１０２におけるゲート電極として機能する。このように構成されるとき、駆動線１０４と信号読出線１０５とが交差する領域Ｂにおいては、駆動線１０４と信号読出線１０５との間に絶縁膜１５１が挟まれた層構造となる。   In addition, a light receiving portion electrode 157 is laminated on the upper surface of the contact layer 155 to function as a drain electrode, and a signal readout electrode 158 connected to the signal readout line 105 is laminated on the upper surface of the contact layer 156 to serve as a source electrode. Function. Further, the drive electrode 152 functions as a gate electrode in the switching element 102. In such a configuration, in the region B where the drive line 104 and the signal readout line 105 intersect, a layer structure in which the insulating film 151 is sandwiched between the drive line 104 and the signal readout line 105 is formed.

この絶縁膜１５１は、駆動線１０４及び信号読出線１０５の間の層間絶縁膜として機能し、駆動線１０４と信号読出線１０５とが短絡しないようにしている。しかしながら、駆動線１０４及び信号読出線１０５の２つの金属膜が絶縁膜１５１を挟んで構成されることにより、領域Ｂの交差部分には寄生容量が発生してしまう。   The insulating film 151 functions as an interlayer insulating film between the drive line 104 and the signal readout line 105 so that the drive line 104 and the signal readout line 105 are not short-circuited. However, since the two metal films of the drive line 104 and the signal readout line 105 are configured with the insulating film 151 interposed therebetween, a parasitic capacitance is generated at the intersection of the region B.

この駆動線１０４と信号読出線１０５との交差部分による寄生容量により、光電変換部１０１から信号読出線１０５に与えられた電荷の一部が、この寄生容量に蓄積されてしまうことがある。そのため、信号読出線１０５より出力される信号が劣化し、固体撮像装置から出力される信号による画像が劣化してしまう。又、この寄生容量は、駆動線１０４及び信号読出線１０５における配線抵抗との間で、ＣＲ時定数を形成するので、その駆動速度の上限を制限してしまう。   Due to the parasitic capacitance due to the intersection between the drive line 104 and the signal readout line 105, a part of the charge given from the photoelectric conversion unit 101 to the signal readout line 105 may be accumulated in the parasitic capacitance. For this reason, the signal output from the signal readout line 105 deteriorates, and the image generated by the signal output from the solid-state imaging device deteriorates. In addition, since this parasitic capacitance forms a CR time constant with the wiring resistance in the drive line 104 and the signal readout line 105, the upper limit of the drive speed is limited.

それに対して、信号線（信号読出線）と走査線（駆動線）との間の絶縁膜の膜厚に対する調整、又は、信号線と走査線それぞれの線幅の調整を行うことより、信号線と走査線とが交差する部分の寄生容量の小さくなる撮像装置が提供されている（特許文献１参照）。この撮像装置では、信号線と走査線との間の絶縁膜の膜厚を厚くするか、又は、信号線と走査線それぞれの線幅を細くすることによって、信号線と走査線とが交差する部分に発生する寄生容量を小さくしている。
特開平９−２５２１０２号公報 On the other hand, by adjusting the thickness of the insulating film between the signal line (signal readout line) and the scanning line (driving line) or adjusting the line width of each of the signal line and the scanning line, There is provided an imaging device in which parasitic capacitance is reduced at a portion where the scanning line and the scanning line intersect (see Patent Document 1). In this imaging device, the signal line and the scanning line intersect each other by increasing the thickness of the insulating film between the signal line and the scanning line or by reducing the line width of each of the signal line and the scanning line. The parasitic capacitance generated in the part is reduced.
JP-A-9-252102

しかしながら、特許文献１の撮像装置のように、絶縁膜を厚くすることで寄生容量の低減を図る場合、固体撮像装置が構成されるウェハ表面における凹凸が大きく、その平坦性が悪くなる。このウェハ表面の平坦性の悪化により、配線の断線が生じる恐れがあった。又、固体撮像装置において、その開口率を広くするために、スイッチング素子の上面に平坦膜を設け、この平坦膜上に受光層を設置することで光電変換部を設けるものがある。このような構成としたとき、この光電変換部における平坦性も悪くなり、放射線を受光する固体撮像装置などにおいては、シンチレータ膜を設置するのに十分な平坦性を得られることができなくなる。   However, when the parasitic capacitance is reduced by increasing the thickness of the insulating film as in the imaging device of Patent Document 1, the unevenness on the surface of the wafer on which the solid-state imaging device is configured is large, and the flatness is deteriorated. Due to the deterioration of the flatness of the wafer surface, there is a possibility that the wiring is disconnected. In some solid-state imaging devices, in order to increase the aperture ratio, a flat film is provided on an upper surface of a switching element, and a light receiving layer is provided on the flat film to provide a photoelectric conversion unit. When such a configuration is adopted, the flatness of the photoelectric conversion unit also deteriorates, and in a solid-state imaging device that receives radiation, flatness sufficient to install a scintillator film cannot be obtained.

又、特許文献１の撮像装置では、信号読出線及び駆動線それぞれの線幅を細くすることで、寄生容量の低下を図るものとしているが、信号読出線及び駆動線それぞれの線幅を細くした場合、その配線抵抗が大きくなる。この配線抵抗の増大により、信号読出線から出力される信号の速度が遅くなるとともに、駆動線から各画素に与える信号の速度が遅くなる。よって、固体撮像装置における駆動速度が全体的に低下してしまうという問題が発生する。   In the imaging device disclosed in Patent Document 1, the parasitic capacitance is reduced by reducing the line width of each of the signal readout line and the drive line. However, the line width of each of the signal readout line and the drive line is reduced. In such a case, the wiring resistance increases. Due to the increase in the wiring resistance, the speed of the signal output from the signal readout line is decreased, and the speed of the signal applied from the drive line to each pixel is decreased. Therefore, there arises a problem that the driving speed in the solid-state imaging device is reduced as a whole.

このような問題を鑑みて、本発明は、信号読出線と駆動線とが交差する部分の寄生容量を低下するとともに、その表面の平坦性を十分なものとすることのできる固体撮像装置を提供することを目的とする。又、本発明は、信号読出線と駆動線とが交差する部分の寄生容量を低下するとともに、信号読出線及び駆動線の線幅を広くすることのできる固体撮像装置を提供することを別の目的とする。更に、本発明は、光電変換部の開口率を十分に広くすることのできる固体撮像装置を提供することを別の目的とする。   In view of such a problem, the present invention provides a solid-state imaging device capable of reducing the parasitic capacitance at the portion where the signal readout line and the drive line intersect and making the surface flat enough. The purpose is to do. It is another object of the present invention to provide a solid-state imaging device capable of reducing the parasitic capacitance at the intersection of the signal readout line and the drive line and increasing the line width of the signal readout line and the drive line. Objective. Furthermore, another object of the present invention is to provide a solid-state imaging device capable of sufficiently widening the aperture ratio of the photoelectric conversion unit.

上記目的を達成するために、本発明の固体撮像装置は、入射光量に応じた電気信号を発生する光電変換部と、該光電変換部からの電気信号を出力する信号出力部と、を備えた複数の画素と、前記複数の画素における前記信号出力部を駆動するための制御信号を与える駆動線と、前記複数の画素の前記信号出力部から出力される電気信号が与えられる信号読出線と、前記複数の画素、前記駆動線、及び前記信号読出線が設置される基板と、を備える固体撮像装置において、前記駆動線が、前記基板の第１表面に形成され、前記信号読出線が、前記基板における第１面と反対側の第２面に形成されることを特徴とする。   In order to achieve the above object, a solid-state imaging device of the present invention includes a photoelectric conversion unit that generates an electrical signal corresponding to the amount of incident light, and a signal output unit that outputs an electrical signal from the photoelectric conversion unit. A plurality of pixels, a drive line for supplying a control signal for driving the signal output unit in the plurality of pixels, a signal readout line for receiving an electrical signal output from the signal output unit of the plurality of pixels, And a substrate on which the plurality of pixels, the drive lines, and the signal readout lines are installed, wherein the drive lines are formed on a first surface of the substrate, and the signal readout lines are It is formed on the second surface opposite to the first surface of the substrate.

このような固体撮像装置において、前記信号出力部が前記基板の第１表面に形成され、
前記基板を貫通するとともに前記信号出力部と前記信号読出線とを電気的に接続する第１貫通電極を備えるものとしても構わないし、前記信号出力部が前記基板の第２表面に形成され、前記基板を貫通するとともに前記信号出力部と前記駆動線とを電気的に接続する第２貫通電極を備えるものとしても構わない。 In such a solid-state imaging device, the signal output unit is formed on the first surface of the substrate,
The substrate may include a first through electrode that penetrates the substrate and electrically connects the signal output unit and the signal readout line, and the signal output unit is formed on the second surface of the substrate, A second through electrode that penetrates the substrate and electrically connects the signal output unit and the drive line may be provided.

このとき、前記光電変換部と前記信号出力部が前記基板の同一表面に形成されるものとしても構わない。   At this time, the photoelectric conversion unit and the signal output unit may be formed on the same surface of the substrate.

又、前記光電変換部と前記信号出力部が前記基板の異なる表面に形成され、前記基板を貫通するとともに、前記光電変換部と前記信号出力部とを電気的に接続する第３貫通電極を備えるものとしても構わない。更に、このとき、前記光電変換部が備える受光部電極と前記信号出力部とが、前記基板を介して対向する位置に形成されるものとすることで、前記信号出力部への光の入射を防ぐことができる。   In addition, the photoelectric conversion unit and the signal output unit are formed on different surfaces of the substrate, and include a third through electrode that penetrates the substrate and electrically connects the photoelectric conversion unit and the signal output unit. It does n’t matter. Further, at this time, the light receiving portion electrode provided in the photoelectric conversion portion and the signal output portion are formed at positions facing each other with the substrate interposed therebetween, so that light can be incident on the signal output portion. Can be prevented.

これらの固体撮像装置において、前記駆動線及び前記信号読出線のうち、前記光電変換部と異なる表面に設置された信号線の線幅を太くするものとしても構わない。   In these solid-state imaging devices, a line width of a signal line installed on a surface different from the photoelectric conversion unit among the drive line and the signal readout line may be increased.

上述の各固体撮像装置において、前記信号出力部が、前記光電変換部からの電気信号を前記信号読出線に出力する際に、前記信号読出線との電気的な接離を行うスイッチング素子で構成されるものとしても構わない。このとき、前記スイッチング素子を薄膜トランジスタとしても構わない。   In each of the above-described solid-state imaging devices, the signal output unit includes a switching element that performs electrical contact with and separation from the signal readout line when the electrical signal from the photoelectric conversion unit is output to the signal readout line. It doesn't matter if it is done. At this time, the switching element may be a thin film transistor.

前記光電変換部が、前記基板の表面に前記画素毎に形成された受光部電極と、前記該受光部電極の上面に形成されて前記全画素の前記受光部電極を覆うとともに、光電変換を行う半導体層で構成される受光層と、該受光層の上面に形成され、光を透過する透明電極と、を備えるものとする。このとき、前記光電変換部を、ｐｎ型フォトダイオードとしても構わないし、ｐｉｎ型フォトダイオードとしても構わない。   The photoelectric conversion unit is formed on the surface of the substrate for each of the pixels, and is formed on the upper surface of the light reception unit electrode to cover the light reception unit electrodes of all the pixels and performs photoelectric conversion. It is assumed that a light receiving layer formed of a semiconductor layer and a transparent electrode that is formed on the upper surface of the light receiving layer and transmits light are provided. At this time, the photoelectric conversion unit may be a pn-type photodiode or a pin-type photodiode.

又、前記基板を、電気的に絶縁性を有するものとする。   The substrate is electrically insulative.

本発明によると、駆動線と信号読出線との間に基板を挟んだ形状とするため、駆動線と信号読出線とを基板の同一面に設置した場合と比べて、その絶縁膜の厚さに比べて厚みがあることより、駆動線と信号読出線の交差位置において発生する寄生容量を小さくすることができる。よって、信号読出線から出力される信号の劣化を抑制することができる。又、駆動線の線幅を太くすることによって、信号出力部の制御応答を速くすることができ、信号読出線の線幅を太くすることによって、信号の読出速度を速くすることができる。更に、光電変換部と信号出力部とを基板の異なる面に形成することによって、光電変換部の設置面積を広くし、その開口率を高くすることができる。又、受光部電極と対向するように信号出力部を形成することで、受光部電極で信号出力部を遮光し、信号出力部において、光入射による誤作動を防ぐことができる。   According to the present invention, since the substrate is sandwiched between the drive line and the signal readout line, the thickness of the insulating film is larger than when the drive line and the signal readout line are installed on the same surface of the substrate. As a result, the parasitic capacitance generated at the intersection of the drive line and the signal readout line can be reduced. Therefore, it is possible to suppress the deterioration of the signal output from the signal readout line. Further, the control response of the signal output unit can be increased by increasing the line width of the drive line, and the signal reading speed can be increased by increasing the line width of the signal read line. Furthermore, by forming the photoelectric conversion unit and the signal output unit on different surfaces of the substrate, the installation area of the photoelectric conversion unit can be increased and the aperture ratio can be increased. Further, by forming the signal output unit so as to face the light receiving unit electrode, the signal output unit can be shielded from light by the light receiving unit electrode, and malfunction in the signal output unit due to light incidence can be prevented.

（固体撮像装置のブロック構成）
本発明の各実施形態において共通となる固体撮像装置のブロック構成について、図面を参照して説明する。図１は、以下の各実施形態で共通となる固体撮像装置の構成を示すブロック図である。 (Block configuration of solid-state imaging device)
A block configuration of a solid-state imaging device that is common in each embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram illustrating a configuration of a solid-state imaging device that is common to the following embodiments.

図１に示す固体撮像装置は、フォトダイオード３０（図２参照）とＴＦＴ３１（図２参照）とを備える画素Ｇ11〜Ｇmnを有するセンサ部１と、データ出力時にセンサ部１の各画素Ｇ11〜Ｇmnを垂直方向に走査する垂直走査回路２と、センサ部１の各画素Ｇ11〜Ｇmnから出力される電気信号を行毎に保持する出力回路３−１〜３−ｎと、出力回路３−１〜３−ｎで保持された電気信号を列毎のシリアルな電気信号に変換するマルチプレクサ４と、マルチプレクサ４から与えられる電気信号をデジタルデータとなる画像データに変換するＡ／Ｄ変換回路５と、垂直走査回路２、出力回路３−１〜３−ｎ、マルチプレクサ４、及びＡ／Ｄ変換回路５それぞれの動作タイミングを指定するタイミングジェネレータ６と、を備える。   The solid-state imaging device shown in FIG. 1 includes a sensor unit 1 having pixels G11 to Gmn each including a photodiode 30 (see FIG. 2) and a TFT 31 (see FIG. 2), and each pixel G11 to Gmn of the sensor unit 1 when outputting data. A vertical scanning circuit 2 that scans in the vertical direction, output circuits 3-1 to 3-n that hold electric signals output from the pixels G11 to Gmn of the sensor unit 1 for each row, and output circuits 3-1 to 3-1. A multiplexer 4 that converts the electrical signal held in 3-n into a serial electrical signal for each column, an A / D conversion circuit 5 that converts the electrical signal supplied from the multiplexer 4 into image data that is digital data, and a vertical And a timing generator 6 for designating operation timings of the scanning circuit 2, the output circuits 3-1 to 3-n, the multiplexer 4, and the A / D conversion circuit 5.

この固体撮像装置は、画素Ｇ11〜Ｇmnそれぞれに直流電圧ＶDDを印加する電力供給線７と、垂直走査回路２から各行毎に与える信号φＶ１〜φＶｍをセンサ部１における各行の画素に与えるために行毎に設けられた駆動線８−１〜８−ｍと、センサ部１における画素からの電気信号を列毎に出力回路３−１〜３−ｎに出力するために列毎に設けられた信号読出線９−１〜９−ｎと、タイミングジェネレータ６よりセンサ部１の出力回路３−１〜３−ｎをリセットするリセット信号φＲＳＴを出力回路３−１〜３−ｎに与えるリセット線１０と、を備える。尚、タイミングジェネレータ６と、垂直走査回路２、マルチプレクサ４、及びＡ／Ｄ変換回路５との間や、マルチプレクサ４とＡ／Ｄ変換回路５との間にも、信号をやりとりするための信号線が接続されるが、その詳細な説明は省略する。   This solid-state imaging device includes a power supply line 7 for applying a DC voltage VDD to each of the pixels G11 to Gmn, and a signal φV1 to φVm given to each row from the vertical scanning circuit 2 in order to give the pixels in each row in the sensor unit 1. Drive lines 8-1 to 8-m provided for each and signals provided for each column in order to output electric signals from the pixels in the sensor unit 1 to the output circuits 3-1 to 3-n for each column Read lines 9-1 to 9-n and a reset line 10 for applying a reset signal φRST to the output circuits 3-1 to 3-n for resetting the output circuits 3-1 to 3-n of the sensor unit 1 from the timing generator 6. . Signal lines for exchanging signals between the timing generator 6 and the vertical scanning circuit 2, the multiplexer 4, and the A / D conversion circuit 5 and between the multiplexer 4 and the A / D conversion circuit 5. However, the detailed description is omitted.

又、出力回路３−１〜３−ｎは、各列の信号読出線９−１〜９−ｎと接続される。この出力回路３−１〜３−ｎ及び画素Ｇ11〜Ｇmnの構成について、図面を参照して詳細に説明する。尚、以下では、ａ行ｂ列の画素Ｇabを代表して、その構成について説明する。即ち、図２には、画素Ｇabと出力回路３−ｂの回路構成を示す。   The output circuits 3-1 to 3-n are connected to the signal readout lines 9-1 to 9-n in each column. The configurations of the output circuits 3-1 to 3-n and the pixels G11 to Gmn will be described in detail with reference to the drawings. In the following, the configuration of the pixel Gab in the a row and the b column will be described as a representative. That is, FIG. 2 shows a circuit configuration of the pixel Gab and the output circuit 3-b.

（画素及び出力回路の回路構成及び動作）
画素Ｇabは、図２に示すように、電力供給線７と接続されて直流電圧ＶDDがカソードに印加されるフォトダイオード３０と、フォトダイオード３０のアノードにドレイン電極が接続されるとともに信号読出線９−ｂにソース電極が接続されたＴＦＴ３１と、を備える。そして、ＴＦＴ３１のゲート電極は、駆動線８−ａが接続され、垂直走査回路２からの信号φＶａが与えられる。 (Circuit configuration and operation of pixel and output circuit)
As shown in FIG. 2, the pixel Gab has a photodiode 30 connected to the power supply line 7 to which the DC voltage VDD is applied to the cathode, a drain electrode connected to the anode of the photodiode 30 and a signal readout line 9. A TFT 31 having a source electrode connected to -b. The gate electrode of the TFT 31 is connected to the drive line 8-a and is given a signal φVa from the vertical scanning circuit 2.

出力回路３−ｂは、オペアンプとキャパシタとにより構成されるいわゆるチャージセンシングアンプを備えている。詳しくは、信号読出線９−ｂに反転入力端子が接続されるとともに非反転入力端子に基準電圧ＶREFが印加されるオペアンプ３２と、オペアンプ３２の反転入力端子と出力端子との間に並列に接続されたキャパシタ３３及びスイッチ３４と、を備える。そして、オペアンプ３２の出力端子がマルチプレクサ４の入力側に接続されるとともに、タイミングジェネレータ６からリセット線１０を通じて与えられる信号φＲＳＴによって、スイッチ３４のＯＮ／ＯＦＦが制御される。このように構成されるチャージセンシングアンプは、電気信号をキャパシタ３３に保持することで積分機能を具備した読み出し回路であり、キャパシタ３３がリセットされない限り、電気信号を読み出しても電気信号は保持されるという特性を備える。   The output circuit 3-b includes a so-called charge sensing amplifier that includes an operational amplifier and a capacitor. More specifically, an inverting input terminal is connected to the signal readout line 9-b and a reference voltage VREF is applied to the non-inverting input terminal, and the inverting input terminal and the output terminal of the operational amplifier 32 are connected in parallel. The capacitor 33 and the switch 34 are provided. The output terminal of the operational amplifier 32 is connected to the input side of the multiplexer 4, and ON / OFF of the switch 34 is controlled by a signal φRST given from the timing generator 6 through the reset line 10. The charge sensing amplifier configured as described above is a reading circuit having an integration function by holding an electric signal in the capacitor 33, and the electric signal is held even if the electric signal is read unless the capacitor 33 is reset. It has the characteristics.

このように、画素Ｇ11〜Ｇmn及び出力回路３−１〜３−ｎが構成されるとき、画素Ｇ11〜Ｇmn及び出力回路３−１〜３−ｎのリセット動作を行う場合、タイミングジェネレータ６からハイとなる信号φＲＳＴが与えられて、出力回路３−１〜３−ｎそれぞれのスイッチ３４がＯＮとされると同時に、垂直走査回路２から信号φＶ１〜φＶｍが与えられて、画素Ｇ11〜ＧmnそれぞれのＴＦＴ３１がＯＮとされる。   As described above, when the pixels G11 to Gmn and the output circuits 3-1 to 3-n are configured, when the reset operation of the pixels G11 to Gmn and the output circuits 3-1 to 3-n is performed, the timing generator 6 generates a high signal. And the switches 34 of the output circuits 3-1 to 3-n are turned on. At the same time, the signals φV1 to φVm are supplied from the vertical scanning circuit 2, and the respective pixels G11 to Gmn are supplied. The TFT 31 is turned on.

このとき、スイッチ３４がＯＮとなるため、オペアンプ３２の出力端子と反転入力端子とが接続されて、キャパシタ３３に蓄積された電荷が放電される。又、ＴＦＴ３１がＯＮとなるため、フォトダイオード３０のアノードが、ＴＦＴ３１とスイッチ３４を介してオペアンプ３４の出力端子と電気的に接続され、フォトダイオード３０のアノードに蓄積された電荷が放電される。よって、フォトダイオード３０のアノード及びキャパシタ３３がリセットされる。   At this time, since the switch 34 is turned ON, the output terminal and the inverting input terminal of the operational amplifier 32 are connected, and the charge accumulated in the capacitor 33 is discharged. Further, since the TFT 31 is turned on, the anode of the photodiode 30 is electrically connected to the output terminal of the operational amplifier 34 via the TFT 31 and the switch 34, and the charge accumulated in the anode of the photodiode 30 is discharged. Therefore, the anode of the photodiode 30 and the capacitor 33 are reset.

そして、撮像動作が行われるとき、信号φＲＳＴがローとされて、スイッチ３４がＯＦＦとされるとともに、画素Ｇabにおいて、信号φＶａがローとされて、ＴＦＴ３１がＯＦＦとされる。これにより、フォトダイオード３０が光電変換されて得られた光電荷がフォトダイオード３０のアノードに蓄積されることとなる。そして、画素Ｇabの信号読み出し時において、信号φＶａがハイとされてＴＦＴ３１がＯＮとされることで、フォトダイオード３０のアノードに蓄積された電荷がキャパシタ３３に蓄積され、オペアンプ３２の出力端子の電圧値が変更し、このオペアンプ３２の出力端子の電圧値がマルチプレクサ４に与えられる。   When the imaging operation is performed, the signal φRST is set to low, the switch 34 is turned off, and the signal φVa is set to low in the pixel Gab, so that the TFT 31 is turned off. As a result, photoelectric charges obtained by photoelectric conversion of the photodiode 30 are accumulated in the anode of the photodiode 30. Then, when the signal is read from the pixel Gab, the signal φVa is set high and the TFT 31 is turned on, whereby the charge accumulated in the anode of the photodiode 30 is accumulated in the capacitor 33 and the voltage at the output terminal of the operational amplifier 32 is obtained. The value is changed, and the voltage value of the output terminal of the operational amplifier 32 is given to the multiplexer 4.

図２の回路構成となる画素を備えた図１のブロック構成を共通の構成とする固体撮像装置における各実施形態について、以下に説明する。又、以下の各実施形態においては、画素の配置構成及び層構成が異なるため、この画素の配置構成及び層構成を中心に説明する。   Each embodiment in a solid-state imaging device having a common configuration of the block configuration of FIG. 1 including pixels having the circuit configuration of FIG. 2 will be described below. In each of the following embodiments, since the arrangement configuration and the layer configuration of the pixel are different, the pixel arrangement configuration and the layer configuration will be mainly described.

＜第１の実施形態＞
本発明の第１の実施形態について、図面を参照して説明する。図３は、各画素におけるフォトダイオード及びＴＦＴと信号線との配置関係を示す上面図であり、図４は、図３の上面図でのＣ−Ｃ断面図である。尚、図３において、基板裏面側に配置される信号読出線を点線で示す。 <First Embodiment>
A first embodiment of the present invention will be described with reference to the drawings. FIG. 3 is a top view showing the positional relationship between photodiodes and TFTs and signal lines in each pixel, and FIG. 4 is a cross-sectional view taken along the line CC in the top view of FIG. In FIG. 3, signal readout lines arranged on the back side of the substrate are indicated by dotted lines.

本実施形態の固体撮像装置における画素Ｇabは、図３の上面図及び図４の断面図に示されるような構成とされる。まず、フォトダイオード３０及びＴＦＴ３１との配置関係について、図３の上面図を参照して説明する。ガラス基板５０表面において、縦に配線されたガラス基板５０裏面の信号読出線９（図１の信号読出線９−１〜９−ｎに相当する）と、横に配線されたガラス基板５０表面の駆動線８（図１の駆動線８−１〜８−ｍに相当する）とによって囲まれた領域に、フォトダイオード３０が形成される。このフォトダイオード３０は、駆動線８と信号読出線９との交差位置近傍の隅が削られたＬ字形状に配置される。そして、図３中の上下に隣接したフォトダイオード３０の削られた隅と信号読出線９で囲まれた領域にＴＦＴ３１が、ガラス基板５０表面に形成される。   The pixel Gab in the solid-state imaging device of the present embodiment is configured as shown in the top view of FIG. 3 and the cross-sectional view of FIG. First, the positional relationship between the photodiode 30 and the TFT 31 will be described with reference to the top view of FIG. On the surface of the glass substrate 50, the signal readout lines 9 (corresponding to the signal readout lines 9-1 to 9-n in FIG. 1) on the back surface of the glass substrate 50 wired vertically, and the surface of the glass substrate 50 wired horizontally are arranged. A photodiode 30 is formed in a region surrounded by the drive line 8 (corresponding to the drive lines 8-1 to 8-m in FIG. 1). The photodiode 30 is arranged in an L shape with a corner near the intersection of the drive line 8 and the signal readout line 9 cut off. Then, the TFT 31 is formed on the surface of the glass substrate 50 in the region surrounded by the signal readout line 9 and the corners of the photodiode 30 which are adjacent to each other in the vertical direction in FIG.

このように、フォトダイオード３０及びＴＦＴ３１が形成されると、フォトダイオード３０の表面に、インジウム−スズ酸化物で構成されるＩＴＯ膜のような透明電極膜４０が形成され、そして、駆動線８と電流供給線７との間にＴＦＴ３１が配置されるように、電流供給線７が配線される。この電流供給線７は透明電極膜４０の表面上に配線され、コンタクト４１で透明電極膜４０と接続されることでフォトダイオード３０と電気的に接続される。   Thus, when the photodiode 30 and the TFT 31 are formed, a transparent electrode film 40 such as an ITO film made of indium-tin oxide is formed on the surface of the photodiode 30, and the driving line 8 and The current supply line 7 is wired so that the TFT 31 is disposed between the current supply line 7. The current supply line 7 is wired on the surface of the transparent electrode film 40 and is electrically connected to the photodiode 30 by being connected to the transparent electrode film 40 by a contact 41.

又、ＴＦＴ３１のソース電極となるソース領域４３が、ガラス基板５０を貫通する貫通電極４２を介して、ガラス基板５０裏面の信号読出線９と電気的に接続される。更に、ＴＦＴ３１は、そのドレイン電極となるドレイン領域４４がフォトダイオード３０と積層部分で電気的に接続され、ソース領域４３とドレイン領域４４との間にチャネル領域４５が形成され、このチャネル領域４５が駆動線８に接続されたゲート電極４６の真上に設置される。   Further, the source region 43 serving as the source electrode of the TFT 31 is electrically connected to the signal readout line 9 on the back surface of the glass substrate 50 through the through electrode 42 penetrating the glass substrate 50. Further, in the TFT 31, the drain region 44 serving as the drain electrode is electrically connected to the photodiode 30 in the stacked portion, and a channel region 45 is formed between the source region 43 and the drain region 44. It is installed directly above the gate electrode 46 connected to the drive line 8.

このように形成されるフォトダイオード３０及びＴＦＴ３１は、図４の断面図のような積層構造となる。１画素を構成するフォトダイオード３０及びＴＦＴ３１の積層構造について、図４の断面図を参照して説明する。   The photodiode 30 and the TFT 31 thus formed have a laminated structure as shown in the cross-sectional view of FIG. A stacked structure of the photodiode 30 and the TFT 31 constituting one pixel will be described with reference to a cross-sectional view of FIG.

図４に示すように、ガラス基板５０表面上に配線される駆動線８と電気的に接続されるゲート電極４６が形成され、貫通電極４２の設置位置以外において、ゲート電極４６、駆動線８、及びガラス基板５０の表面を覆う絶縁膜５１が形成される。又、絶縁膜５１の表面には、ゲート電極４６の真上にチャネル領域４５となるチャネル層５２が形成され、このチャネル層５２の上面中央位置にチャネルストップ層５３が積層される。   As shown in FIG. 4, a gate electrode 46 electrically connected to the drive line 8 wired on the surface of the glass substrate 50 is formed, and the gate electrode 46, the drive line 8, And the insulating film 51 which covers the surface of the glass substrate 50 is formed. On the surface of the insulating film 51, a channel layer 52 that becomes the channel region 45 is formed immediately above the gate electrode 46, and a channel stop layer 53 is laminated at the center of the upper surface of the channel layer 52.

このチャネルストップ層５３の両端それぞれからチャネル層５２の両端それぞれを覆うように、ソース領域４３及びドレイン領域４４となるコンタクト層５４，５５が積層される。更に、コンタクト層５４の上面から貫通電極４２に至る位置までにソース電極５６が形成され、コンタクト層５５の上面からフォトダイオード３０の設置位置までにドレイン電極５７が形成される。このようにして各層が形成されることで、ＴＦＴ３１が形成される。又、貫通電極４２と電気的に接続される信号読出線９が、ガラス基板５０の裏面に形成される。   Contact layers 54 and 55 to be the source region 43 and the drain region 44 are stacked so as to cover both ends of the channel layer 52 from both ends of the channel stop layer 53. Furthermore, a source electrode 56 is formed from the upper surface of the contact layer 54 to the position reaching the through electrode 42, and a drain electrode 57 is formed from the upper surface of the contact layer 55 to the installation position of the photodiode 30. By forming each layer in this way, the TFT 31 is formed. A signal readout line 9 electrically connected to the through electrode 42 is formed on the back surface of the glass substrate 50.

一方、フォトダイオード３０を形成する領域では、ドレイン電極５７と同一層となる受光部電極５８の表面上に、ｐ型アモルファスシリコン層５９とｎ型アモルファスシリコン層６０とが、順番に積層されて、ｐｎ型フォトダイオードとなるフォトダイオード３０が形成される。そして、ｎ型アモルファスシリコン層６０の表面上には、光を透過させるとともに低抵抗となる透明電極膜４０が形成される。   On the other hand, in the region where the photodiode 30 is formed, the p-type amorphous silicon layer 59 and the n-type amorphous silicon layer 60 are sequentially stacked on the surface of the light receiving portion electrode 58 which is the same layer as the drain electrode 57. A photodiode 30 to be a pn type photodiode is formed. A transparent electrode film 40 that transmits light and has low resistance is formed on the surface of the n-type amorphous silicon layer 60.

この透明電極膜４０の表面の一部にコンタクト４１が形成されることで、このコンタクト４１を通じて電力供給線７と電気的に接続される。このように形成されるフォトダイオード３０及びＴＦＴ３１の表面に、層間絶縁膜となるパッシベーション膜６１を形成することで、フォトダイオード３０及びＴＦＴ３１を構成する各層の電気的な接続を禁止する。そして、このパッシベーション膜６１の表面に、コンタクト４１と接続される電力供給線７が配線される。   By forming a contact 41 on a part of the surface of the transparent electrode film 40, the contact is electrically connected to the power supply line 7 through the contact 41. By forming a passivation film 61 serving as an interlayer insulating film on the surface of the photodiode 30 and the TFT 31 formed in this manner, electrical connection between the layers constituting the photodiode 30 and the TFT 31 is prohibited. A power supply line 7 connected to the contact 41 is wired on the surface of the passivation film 61.

（固体撮像装置の製造工程）
図３及び図４に示す素子構造の画素を備えた固体撮像装置の製造工程について、図５〜図７のウェハ断面図を参照して説明する。尚、図５〜図７の断面図では、１画素分の構成を示す。又、以下の製造工程において、金属膜や絶縁膜や半導体膜の堆積する手法として、一般的に使用されるＣＶＤ（Chemical Vapor Deposition）法やスパッタリング法などが用いられるとともに、パターニングのためのエッチングとしては、一般的に使用されるＲＩＥ（Reactive Ion Etching）やウェットエッチングが用いられる。更に、以下では、ガラス基板５０の表面から裏面側に向かう方向を「上」として説明する。 (Manufacturing process of solid-state imaging device)
A manufacturing process of the solid-state imaging device including the pixels having the element structure shown in FIGS. 3 and 4 will be described with reference to the wafer cross-sectional views of FIGS. Note that the cross-sectional views of FIGS. 5 to 7 show the configuration for one pixel. In the following manufacturing processes, commonly used CVD (Chemical Vapor Deposition) method, sputtering method, etc. are used as a technique for depositing metal films, insulating films, and semiconductor films, and etching for patterning. Generally used RIE (Reactive Ion Etching) or wet etching is used. Further, in the following description, the direction from the front surface to the back surface side of the glass substrate 50 is described as “up”.

まず、ガラス基板５０に対して貫通電極４２を設置する位置以外の表面をマスキングした後、Ｄ−ＲＩＥ（Deep - RIE）などのエッチングを行うことで、厚さが１００μｍ〜数ｍｍとなるガラス基板５０に貫通穴を形成する。そして、メッキ法などを利用することによって、貫通穴が形成されたガラス基板５０に銅などの電極材料による金属層を堆積することで、貫通穴に貫通電極４２を形成し、この貫通穴以外のマスキング上に堆積された金属層をマスキングと共に除去することで、図５（ａ）のように、各画素位置に貫通電極４２が設けられたガラス基板５０を構成することができる。   First, after masking the surface of the glass substrate 50 other than the position where the through electrode 42 is placed, the glass substrate having a thickness of 100 μm to several mm is obtained by performing etching such as D-RIE (Deep-RIE). A through hole is formed in 50. Then, by using a plating method or the like, a through electrode 42 is formed in the through hole by depositing a metal layer made of an electrode material such as copper on the glass substrate 50 in which the through hole is formed. By removing the metal layer deposited on the masking together with the masking, a glass substrate 50 in which the through electrode 42 is provided at each pixel position can be configured as shown in FIG.

この各画素位置に貫通電極４２が設けられたガラス基板５０の裏面に、信号読出線９の設置位置に対してライン状となる穴が設けられたパターンのマスキングを行い、このマスキングの穴部分に現れるガラス基板５０表面に電極材料となる金属を、貫通電極４２を覆うように蒸着させる。そして、マスキングを除去することで、マスキング上に蒸着された金属を除去し、図５（ｂ）のように、ガラス基板５０表面に、ライン状となるとともに貫通電極４２と接続された信号読出線９を形成する。尚、ライン状となる穴が設けられたパターンのマスキングを用いて信号読出線９を形成するものとしたが、金属膜をガラス基板５０裏面全面に堆積させ、信号読出線９の部分をマスキングした後、エッチングにより信号読出線９以外の金属膜を除去して、信号読出線９を形成するものとしても構わない。   Masking is performed on a pattern in which a hole in a line shape is provided on the back surface of the glass substrate 50 in which the through electrode 42 is provided at each pixel position with respect to the installation position of the signal readout line 9. A metal as an electrode material is deposited on the surface of the glass substrate 50 that appears so as to cover the through electrode 42. Then, by removing the masking, the metal deposited on the masking is removed, and as shown in FIG. 5B, the signal readout line is formed in a line shape and connected to the through electrode 42 on the surface of the glass substrate 50. 9 is formed. The signal readout line 9 is formed using masking of a pattern provided with a line-shaped hole, but a metal film is deposited on the entire back surface of the glass substrate 50 to mask the signal readout line 9 portion. Then, the metal film other than the signal readout line 9 may be removed by etching to form the signal readout line 9.

そして、ガラス基板５０の表面に対しても同様に、マスキング及び金属蒸着及びマスキング除去を行うことで、金属膜のパターニングが行われて、図５（ｃ）のように、ゲート電極４６及び駆動線８（不図示）が形成される。尚、このときも、金属膜を堆積した後にエッチングするものとしても構わない。このゲート電極４６及び駆動線８が形成されたガラス基板５０表面側の全面に対して、図５（ｄ）のように、絶縁膜５１を堆積させる。その後、絶縁膜５１のゲート電極４６を覆う位置以外の下面に対してマスキングを行って積層した後にマスキング除去することで、図５（ｅ）のように、絶縁膜５１のゲート電極４６を覆う位置の上面にチャネル層５２を堆積する。   Similarly, by performing masking, metal deposition and masking removal on the surface of the glass substrate 50, patterning of the metal film is performed, and as shown in FIG. 8 (not shown) is formed. At this time, the metal film may be deposited and then etched. As shown in FIG. 5D, an insulating film 51 is deposited on the entire surface of the glass substrate 50 on which the gate electrode 46 and the drive line 8 are formed. Thereafter, the lower surface other than the position covering the gate electrode 46 of the insulating film 51 is masked and laminated, and then removed by masking, whereby the position covering the gate electrode 46 of the insulating film 51 as shown in FIG. A channel layer 52 is deposited on the upper surface of the substrate.

絶縁膜５１及びチャネル層５２がガラス基板５０の表面側に設けられると、図５（ｆ）のように、この絶縁膜５１及びチャネル層５２それぞれを覆うように、電流漏れを防ぐためのチャネルストップ層５３を構成する半導体層５３ａが堆積される。そして、ゲート電極４６の真上位置以外をマスキングしてエッチングすることで、図６（ａ）のように、ゲート電極４６の真上位置に、チャネルストップ層５３を形成する。更に、コンタクト層５４，５５を構成する半導体層５４ａが堆積され、この半導体層５４ａによって、図６（ｂ）に示すように、ガラス基板５０の裏面に形成された絶縁膜５１及びチャネル層５２及びチャネルストップ層５３それぞれが覆われる。   When the insulating film 51 and the channel layer 52 are provided on the surface side of the glass substrate 50, a channel stop for preventing current leakage so as to cover the insulating film 51 and the channel layer 52 as shown in FIG. A semiconductor layer 53a constituting the layer 53 is deposited. Then, the channel stop layer 53 is formed at the position directly above the gate electrode 46 as shown in FIG. 6A by masking and etching other than the position directly above the gate electrode 46. Further, a semiconductor layer 54a constituting the contact layers 54 and 55 is deposited. As shown in FIG. 6B, the semiconductor layer 54a forms an insulating film 51, a channel layer 52, and the like formed on the back surface of the glass substrate 50. Each channel stop layer 53 is covered.

このガラス基板５０の裏面全面に積層された半導体層５４ａに対して、チャネルストップ層５３の両端それぞれからチャネル層５２の両側面を覆う部分をマスキングして、エッチングを行う。これにより、マスキングを除去すると、図６（ｃ）のように、貫通電極４２の近い側のチャネルストップ層５３の端部からチャネル層５２の側面を覆うソース領域４３となるコンタクト層５４が形成され、貫通電極４２の遠い側のチャネルストップ層５３の端部からチャネル層５２の側面を覆うドレイン領域４４となるコンタクト層５５が形成される。更に、貫通電極４２の上面部分以外の絶縁膜５１をマスキングしてエッチングすることで、図６（ｃ）のように、貫通電極４２の上面の絶縁膜５１を除去して、貫通電極４２を露出させる。   Etching is performed on the semiconductor layer 54a laminated on the entire back surface of the glass substrate 50 by masking portions covering both side surfaces of the channel layer 52 from both ends of the channel stop layer 53, respectively. Thus, when the masking is removed, as shown in FIG. 6C, a contact layer 54 that becomes the source region 43 covering the side surface of the channel layer 52 from the end of the channel stop layer 53 on the side close to the through electrode 42 is formed. Then, a contact layer 55 is formed which becomes the drain region 44 covering the side surface of the channel layer 52 from the end of the channel stop layer 53 far from the through electrode 42. Further, by masking and etching the insulating film 51 other than the upper surface portion of the through electrode 42, the insulating film 51 on the upper surface of the through electrode 42 is removed and the through electrode 42 is exposed as shown in FIG. 6C. Let

そして、図６（ｄ）のように、このコンタクト層５４，５５が形成されたガラス基板５０の表面全面に金属膜５６ａを蒸着させる。そして、各画素の受光部電極５８を形成する部分、コンタクト層５４から貫通電極４２に至る部分、及び、コンタクト層５５から受光部電極５８に至る部分それぞれに形成された金属膜５６ａ上面に対して、マスキングを施す。このようにマスキングされたガラス基板５０の表面をエッチングすることで、図６（ｅ）のように、受光部電極５８、コンタクト層５４と貫通電極４２とを接続するドレイン電極５６、コンタクト層５５と受光部電極５８とを接続するソース電極５７それぞれを形成する。   Then, as shown in FIG. 6D, a metal film 56a is deposited on the entire surface of the glass substrate 50 on which the contact layers 54 and 55 are formed. Then, with respect to the upper surface of the metal film 56a formed on the part where the light receiving part electrode 58 of each pixel is formed, the part extending from the contact layer 54 to the through electrode 42, and the part extending from the contact layer 55 to the light receiving part electrode 58, respectively. Apply masking. By etching the masked surface of the glass substrate 50 as described above, as shown in FIG. 6E, the light receiving portion electrode 58, the drain electrode 56 connecting the contact layer 54 and the through electrode 42, the contact layer 55, Each of the source electrodes 57 connecting the light receiving portion electrodes 58 is formed.

そして、ガラス基板５０表面に形成された受光部電極５８以外の領域をマスキングした後、ｐ型アモルファスシリコン層５９とｎ型アモルファスシリコン層６０と透明電極４０とを順番に積層する。その後、マスキングを除去することで、図７（ａ）のように、受光部電極５８の表面上にｐｎ型フォトダイオードとなるフォトダイオード３０を形成する。このようにして、フォトダイオード３０及びＴＦＴ３１がガラス基板５０の表面に形成されると、図７（ｂ）のように、このフォトダイオード３０及びＴＦＴ３１を保護するとともに、各画素間の絶縁を行うため、パッシベーション膜６１が堆積される。   Then, after masking a region other than the light receiving portion electrode 58 formed on the surface of the glass substrate 50, the p-type amorphous silicon layer 59, the n-type amorphous silicon layer 60, and the transparent electrode 40 are sequentially stacked. Thereafter, by removing the masking, a photodiode 30 that becomes a pn-type photodiode is formed on the surface of the light receiving portion electrode 58 as shown in FIG. When the photodiode 30 and the TFT 31 are formed on the surface of the glass substrate 50 in this manner, the photodiode 30 and the TFT 31 are protected and insulation between the pixels is performed as shown in FIG. 7B. A passivation film 61 is deposited.

このとき、透明電極４０の表面の一部がマスキングされて、パッシベーション層６１が積層されないようにする。そして、電力供給線７の設置位置以外の部分をマスキングして金属蒸着することで、図３の断面図ように、透明電極４０の表面の一部に対して、金属膜によるコンタクト４１を形成するとともに、このコンタクト４１と電気的に接続される電力供給線７を形成する。   At this time, a part of the surface of the transparent electrode 40 is masked so that the passivation layer 61 is not laminated. Then, a portion other than the installation position of the power supply line 7 is masked and metallized to form a metal film contact 41 on a part of the surface of the transparent electrode 40 as shown in the cross-sectional view of FIG. At the same time, the power supply line 7 electrically connected to the contact 41 is formed.

このように、駆動線８をガラス基板５０の表面に形成するとともに、貫通電極４２を通じて信号読出線９をガラス基板５０の裏面に形成する。よって、駆動線８と信号読出線９の交差位置では、駆動線８と信号読出線９との間にガラス基板５０が挟まれた構成となる。このガラス基板５０が絶縁層であるため、駆動線８と信号読出線９とによって寄生容量が発生するが、ガラス基板５０の厚さが厚いため、その寄生容量値を小さくすることができ、その影響を抑制することができる。   In this way, the drive lines 8 are formed on the surface of the glass substrate 50, and the signal readout lines 9 are formed on the back surface of the glass substrate 50 through the through electrodes 42. Therefore, the glass substrate 50 is sandwiched between the drive line 8 and the signal readout line 9 at the intersection of the drive line 8 and the signal readout line 9. Since the glass substrate 50 is an insulating layer, parasitic capacitance is generated by the drive lines 8 and the signal readout lines 9, but since the glass substrate 50 is thick, the parasitic capacitance value can be reduced. The influence can be suppressed.

（固体撮像装置の別構成）
本実施形態において、信号読出線９のみをガラス基板５０の裏面に形成するため、この信号読出線９の線幅を、各画素の画素幅に応じた大きさまで太くすることができる。即ち、図８に示すように、ガラス基板５０裏面に形成される信号読出線９の線幅Ｌ１を、画素幅Ｌ２以下となる範囲で太いものとし、その配線抵抗を低減することで、信号の読出速度を向上することができる。尚、図８において、基板裏面側に配置される信号読出線を点線で示す。この図８の固体撮像装置は、図３の固体撮像装置と同様、信号読出線９は、貫通電極４２と接続されることで、ＴＦＴ３１のソース電極５６と電気的に接続される。 (Another configuration of the solid-state imaging device)
In the present embodiment, since only the signal readout line 9 is formed on the back surface of the glass substrate 50, the line width of the signal readout line 9 can be increased to a size corresponding to the pixel width of each pixel. That is, as shown in FIG. 8, the line width L1 of the signal readout line 9 formed on the back surface of the glass substrate 50 is thick in a range that is equal to or smaller than the pixel width L2, and the wiring resistance is reduced to reduce the signal resistance. Reading speed can be improved. In FIG. 8, signal readout lines arranged on the back side of the substrate are indicated by dotted lines. In the solid-state imaging device of FIG. 8, the signal readout line 9 is electrically connected to the source electrode 56 of the TFT 31 by being connected to the through electrode 42 as in the solid-state imaging device of FIG.

＜第２の実施形態＞
本発明の第２の実施形態について、図面を参照して説明する。図９は、各画素におけるフォトダイオード及びＴＦＴと信号線との配置関係を示す上面図であり、図１０は、図９の上面図でのＤ−Ｄ断面図である。尚、図９において、基板裏面側に配置される信号読出線及び受光部電極を点線で示す。又、本実施形態の固体撮像装置における各構成部分について、第１の実施形態の固体撮像装置と同一の目的で使用する構成部分については、同一の符号を付してその詳細な説明を省略する。 <Second Embodiment>
A second embodiment of the present invention will be described with reference to the drawings. FIG. 9 is a top view showing the positional relationship between photodiodes and TFTs and signal lines in each pixel, and FIG. 10 is a DD cross-sectional view in the top view of FIG. In FIG. 9, the signal readout line and the light receiving portion electrode arranged on the back side of the substrate are indicated by dotted lines. In addition, for each component in the solid-state imaging device according to the present embodiment, components used for the same purpose as those of the solid-state imaging device according to the first embodiment are denoted by the same reference numerals and detailed description thereof is omitted. .

本実施形態の固体撮像装置における画素Ｇabは、図９の上面図及び図１０の断面図に示されるような構成とされ、第１の実施形態と同様、ガラス基板５０表面にＴＦＴ３１及び駆動線８が設置されるとともに、ガラス基板５０裏面に信号読出線９が設置される。そして、第１の実施形態の場合と異なり、フォトダイオード３０が、ガラス基板５０裏面に設置される。よって、ガラス基板５０裏面において、各画素の受光部電極５８が、信号読出線９の間に複数整列されるとともに、その表面上に信号読出線９と平行なライン形状となるように、ｐ型アモルファスシリコン層５９とｎ型アモルファスシリコン層６０と透明電極膜４０とによる受光層が形成される。   The pixel Gab in the solid-state imaging device of the present embodiment is configured as shown in the top view of FIG. 9 and the cross-sectional view of FIG. 10, and the TFT 31 and the drive lines 8 are formed on the surface of the glass substrate 50 as in the first embodiment. And a signal readout line 9 on the back surface of the glass substrate 50. And unlike the case of 1st Embodiment, the photodiode 30 is installed in the glass substrate 50 back surface. Therefore, on the back surface of the glass substrate 50, a plurality of light receiving unit electrodes 58 of each pixel are aligned between the signal readout lines 9 and are p-type so as to have a line shape parallel to the signal readout lines 9 on the surface. A light receiving layer is formed by the amorphous silicon layer 59, the n-type amorphous silicon layer 60, and the transparent electrode film 40.

又、第１の実施形態の固体撮像装置と異なり、ガラス基板５０裏面に形成されるフォトダイオード３０の受光部電極５８と、ガラス基板５０表面に形成されるＴＦＴ３１のドレイン電極５７とを電気的に接続するために、ガラス基板５０を貫通する貫通電極４７が形成される。尚、ガラス基板５０表面に形成されるＴＦＴ３１のソース電極５６と、ガラス基板裏面に形成される信号読出線９とを電気的に接続するための貫通電極４２が、第１の実施形態の固体撮像装置と同様に形成される。そして、ガラス基板５０表面及び裏面それぞれには、層間絶縁膜となるパッシベーション膜６１ａ，６１ｂが形成される。   Further, unlike the solid-state imaging device of the first embodiment, the light receiving portion electrode 58 of the photodiode 30 formed on the back surface of the glass substrate 50 and the drain electrode 57 of the TFT 31 formed on the surface of the glass substrate 50 are electrically connected. In order to connect, the penetration electrode 47 which penetrates the glass substrate 50 is formed. The through electrode 42 for electrically connecting the source electrode 56 of the TFT 31 formed on the surface of the glass substrate 50 and the signal readout line 9 formed on the back surface of the glass substrate is the solid-state imaging according to the first embodiment. It is formed in the same way as the device. Then, passivation films 61a and 61b serving as interlayer insulating films are formed on the front and back surfaces of the glass substrate 50, respectively.

このように形成されるとき、図１１に示す裏面側からみた上面図のように、ライン形状に配設された透明電極膜４０それぞれに対してコンタクト４１が１つずつ、パッシベーション膜６１ｂを貫通するように設置される。そして、このコンタクト４１に、パッシベーション膜６１ｂ上面に形成される電力供給線７が接続され、各受光部電極５８上に形成されるフォトダイオード３０へ電力供給が成される。   When formed in this way, one contact 41 penetrates the passivation film 61b for each of the transparent electrode films 40 arranged in a line shape, as shown in a top view from the back side shown in FIG. Installed. A power supply line 7 formed on the upper surface of the passivation film 61b is connected to the contact 41, and power is supplied to the photodiode 30 formed on each light receiving portion electrode 58.

（固体撮像装置の製造工程）
図９〜図１１に示す素子構造の画素を備えた固体撮像装置の製造工程について、図１２及び図１３のウェハ断面図を参照して説明する。尚、図１２及び図１３の断面図では、１画素分の構成を示す。以下において、第１の実施形態の固体撮像装置と同様の工程については、第１の実施形態における製造工程を参照するものとして、その詳細な説明を省略する。 (Manufacturing process of solid-state imaging device)
A manufacturing process of the solid-state imaging device including the pixels having the element structure illustrated in FIGS. 9 to 11 will be described with reference to the wafer cross-sectional views of FIGS. 12 and 13. Note that the cross-sectional views of FIGS. 12 and 13 show the configuration for one pixel. In the following, the same processes as those of the solid-state imaging device of the first embodiment are referred to the manufacturing processes in the first embodiment, and detailed description thereof is omitted.

最初に、ガラス基板５０の表面を上側に配置して、ＴＦＴ３１が形成されるまでの製造工程が行われる。尚、以下では、ガラス基板５０の裏面から表面側に向かう方向を「上」として説明する。まず、ガラス基板５０に対して貫通電極４２，４７を設置する位置以外の表面をマスキングしてエッチングを行うことで、ガラス基板５０に２つの貫通穴を形成する。そして、このガラス基板５０に電極材料による金属層を堆積することで、図１２（ａ）のように、２つの貫通穴に貫通電極４２，４７を形成する。   First, the manufacturing process is performed until the TFT 31 is formed with the surface of the glass substrate 50 disposed on the upper side. In the following description, the direction from the back surface to the front surface side of the glass substrate 50 is described as “up”. First, two through holes are formed in the glass substrate 50 by performing etching by masking the surface of the glass substrate 50 other than the positions where the through electrodes 42 and 47 are disposed. Then, by depositing a metal layer made of an electrode material on the glass substrate 50, through electrodes 42 and 47 are formed in two through holes as shown in FIG.

この各画素位置に貫通電極４２，４７が設けられたガラス基板５０の裏面に、信号読出線９の設置位置に対してライン状となる穴と、各画素位置に対して矩形状となる穴とが設けられたパターンのマスキングを行い、このマスキングの穴部分に現れるガラス基板５０表面に電極材料となる金属を、貫通電極４２，４７を覆うように蒸着させる。そして、マスキングを除去することで、マスキング上に蒸着された金属を除去し、図１２（ｂ）のように、ガラス基板５０表面に、ライン状となるとともに貫通電極４２と接続された信号読出線９と、矩形状となるとともに貫通電極４７と接続された受光部電極５８とを形成する。尚、この信号読出線９及び受光部電極５８については、マスキング後に蒸着することで形成するものとしたが、蒸着後にエッチングすることで形成するものとしても構わない。   On the back surface of the glass substrate 50 in which the through electrodes 42 and 47 are provided at the respective pixel positions, a hole that is linear with respect to the installation position of the signal readout line 9 and a hole that is rectangular with respect to each pixel position Masking of the pattern provided with is performed, and a metal serving as an electrode material is deposited on the surface of the glass substrate 50 appearing in the masking hole so as to cover the through electrodes 42 and 47. Then, by removing the masking, the metal deposited on the masking is removed, and as shown in FIG. 12B, the signal readout line is formed in a line shape and connected to the through electrode 42 on the surface of the glass substrate 50. 9 and a light receiving part electrode 58 which is rectangular and connected to the through electrode 47 is formed. The signal readout line 9 and the light receiving portion electrode 58 are formed by vapor deposition after masking, but may be formed by etching after vapor deposition.

このように、ガラス基板５０裏面に対して、貫通電極４２，４７それぞれに接続するように、信号読出線９及び受光部電極５８が接続されると、第１の実施形態と同様の工程による処理を行うことで、駆動線８とＴＦＴ３１とが、ガラス基板５０表面に形成される。このとき、図１２（ｃ）のように、ドレイン電極５６が、コンタクト層５４と貫通電極４２とを接続するように形成され、又、ソース電極５７が、コンタクト層５５と貫通電極４７とを接続するそれぞれを形成する。その後、図１２（ｄ）のように、ＴＦＴ３１を保護するとともにＴＦＴ３１と駆動線８との層間絶縁膜となるパッシベーション膜６１ａが、ガラス基板５０の表面に形成される。   As described above, when the signal readout line 9 and the light receiving portion electrode 58 are connected to the back surface of the glass substrate 50 so as to be connected to the through electrodes 42 and 47, processing by the same process as in the first embodiment. By performing the above, the drive line 8 and the TFT 31 are formed on the surface of the glass substrate 50. At this time, as shown in FIG. 12C, the drain electrode 56 is formed so as to connect the contact layer 54 and the through electrode 42, and the source electrode 57 connects the contact layer 55 and the through electrode 47. Each to form. Thereafter, as shown in FIG. 12D, a passivation film 61 a that protects the TFT 31 and serves as an interlayer insulating film between the TFT 31 and the drive line 8 is formed on the surface of the glass substrate 50.

そして、次に、フォトダイオード３０をガラス基板５０の裏面に形成するために、図１２（ｅ）のように、ガラス基板５０の裏面を上側に配置して、以下の処理が行われる。尚、以下では、ガラス基板５０の表面から裏面側に向かう方向を「上」として説明する。まず、ガラス基板５０の裏面において、信号読出線９を覆うようにライン状のマスキングを施して、それぞれがライン形状となるｐ型アモルファスシリコン層５９とｎ型アモルファスシリコン層６０と透明電極４０とを順番に積層する。その後、マスキングを除去することで、図１３（ａ）のように、受光部電極５８の表面上にｐｎ型フォトダイオードとなるフォトダイオード３０を形成する。   Then, in order to form the photodiode 30 on the back surface of the glass substrate 50, as shown in FIG. 12E, the back surface of the glass substrate 50 is disposed on the upper side, and the following processing is performed. In the following description, the direction from the front surface to the back surface side of the glass substrate 50 is described as “up”. First, on the back surface of the glass substrate 50, line-shaped masking is performed so as to cover the signal readout line 9, and the p-type amorphous silicon layer 59, the n-type amorphous silicon layer 60, and the transparent electrode 40 each having a line shape are formed. Laminate in order. Thereafter, by removing the masking, the photodiode 30 serving as a pn-type photodiode is formed on the surface of the light receiving portion electrode 58 as shown in FIG.

このようにして、フォトダイオード３０がガラス基板５０の裏面に形成されると、図１３（ｂ）のように、このフォトダイオード３０を保護するとともに、信号読出線９及びフォトダイオード３０間の絶縁を行うためパッシベーション膜６１ｂが堆積される。このとき、不図示であるが、透明電極４０の表面の一部がマスキングされて、パッシベーション層６１ｂが積層されないようにする。この透明電極４０の表面の一部に対して、金属膜によるコンタクト４１を形成するとともに、このコンタクト４１と電気的に接続される電力供給線７を形成して、固体撮像装置の製造を終了する。   When the photodiode 30 is formed on the back surface of the glass substrate 50 in this way, the photodiode 30 is protected and insulation between the signal readout line 9 and the photodiode 30 is provided as shown in FIG. To do so, a passivation film 61b is deposited. At this time, although not shown, a part of the surface of the transparent electrode 40 is masked so that the passivation layer 61b is not laminated. A contact 41 made of a metal film is formed on a part of the surface of the transparent electrode 40, and a power supply line 7 electrically connected to the contact 41 is formed to complete the manufacture of the solid-state imaging device. .

本実施形態によると、フォトダイオード３０がＴＦＴ３１と異なる面に形成されるため、フォトダイオード３０の設置面積を広くすることができ、各画素における受光感度を良好なものとすることができる。又、ＴＦＴ３１をフォトダイオード３０の受光部電極５８と対向する位置に設置することで、各画素の受光部電極５８がＴＦＴ３１に対して遮光することとなり、ＴＦＴ３１における光入射による誤作動を防ぐことができる。   According to the present embodiment, since the photodiode 30 is formed on a different surface from the TFT 31, the installation area of the photodiode 30 can be increased and the light receiving sensitivity in each pixel can be improved. In addition, by installing the TFT 31 at a position facing the light receiving portion electrode 58 of the photodiode 30, the light receiving portion electrode 58 of each pixel shields the TFT 31 from light and prevents malfunction due to light incidence in the TFT 31. it can.

（固体撮像装置の別構成）
本実施形態において、駆動線８とＴＦＴ３１をガラス基板５０の表面に形成するとともに、フォトダイオード３０をガラス基板５０の裏面に形成するため、駆動線８の線幅を、ＴＦＴ３１が配置可能な状態で、各画素の画素幅に応じた大きさまで太くすることができる。即ち、図１４に示すように、ガラス基板５０表面に形成される駆動線８の線幅Ｌ３を、画素幅Ｌ４以下となる範囲で太いものとし、その配線抵抗を低減することで、スイッチング素子となるＴＦＴの駆動速度を向上することができる。尚、図１４において、基板裏面側に配置される信号読出線９及び受光電極５８を点線で示す。 (Another configuration of the solid-state imaging device)
In the present embodiment, the drive line 8 and the TFT 31 are formed on the front surface of the glass substrate 50 and the photodiode 30 is formed on the back surface of the glass substrate 50, so that the line width of the drive line 8 is in a state where the TFT 31 can be arranged. The size can be increased according to the pixel width of each pixel. That is, as shown in FIG. 14, the line width L3 of the drive line 8 formed on the surface of the glass substrate 50 is set to be thick in a range that is equal to or smaller than the pixel width L4, and the wiring resistance is reduced. The driving speed of the TFT can be improved. In FIG. 14, the signal readout line 9 and the light receiving electrode 58 arranged on the back side of the substrate are indicated by dotted lines.

＜第３の実施形態＞
本発明の第３の実施形態について、図面を参照して説明する。図１５は、各画素におけるフォトダイオード及びＴＦＴと信号線との配置関係を示す上面図であり、図１６は、図１５の上面図でのＥ−Ｅ断面図である。尚、図１５において、基板裏面側に配置される駆動線を点線で示す。又、図１６において、Ｅ−Ｅ断面上にない駆動線及び貫通電極を点線で示す。更に、本実施形態の固体撮像装置における各構成部分について、第１の実施形態の固体撮像装置と同一の目的で使用する構成部分については、同一の符号を付してその詳細な説明を省略する。 <Third Embodiment>
A third embodiment of the present invention will be described with reference to the drawings. 15 is a top view showing the positional relationship between the photodiodes and TFTs and the signal lines in each pixel, and FIG. 16 is a cross-sectional view taken along line EE in the top view of FIG. In FIG. 15, drive lines arranged on the back side of the substrate are indicated by dotted lines. In FIG. 16, drive lines and through electrodes not on the EE cross section are indicated by dotted lines. Further, for each component in the solid-state imaging device of the present embodiment, the same reference numerals are given to the components used for the same purpose as the solid-state imaging device of the first embodiment, and detailed description thereof is omitted. .

本実施形態の固体撮像装置における画素Ｇabは、図１５の上面図及び図１６の断面図に示されるような構成とされ、第１の実施形態と同様、ガラス基板５０表面にフォトダイオード３０及びＴＦＴ３１が設置される。そして、第１の実施形態の場合と異なり、ガラス基板５０表面に信号読出線９が設置されるとともに、ガラス基板５０裏面に駆動線８が設置される。これにより、貫通電極４２が不要となるとともに、図１６の断面図における点線で示すように、ＴＦＴ３１のゲート電極４６と駆動線８とを電気的に接続するために、ガラス基板５０を貫通するように形成される貫通電極４８を備える。   The pixel Gab in the solid-state imaging device of this embodiment is configured as shown in the top view of FIG. 15 and the cross-sectional view of FIG. 16, and the photodiode 30 and the TFT 31 are formed on the surface of the glass substrate 50 as in the first embodiment. Is installed. And unlike the case of 1st Embodiment, while the signal read-out line 9 is installed in the glass substrate 50 surface, the drive line 8 is installed in the glass substrate 50 back surface. As a result, the through electrode 42 becomes unnecessary, and the glass substrate 50 is penetrated to electrically connect the gate electrode 46 of the TFT 31 and the drive line 8 as indicated by the dotted line in the cross-sectional view of FIG. The through electrode 48 is provided.

（固体撮像装置の製造工程）
図１５及び図１６に示す素子構造の画素を備えた固体撮像装置の製造工程について、図１７及び図１８のウェハ断面図を参照して説明する。尚、図１７及び図１８の断面図では、１画素分の構成を示す。以下において、第１の実施形態の固体撮像装置と同様の工程については、第１の実施形態における製造工程を参照するものとして、その詳細な説明を省略する。 (Manufacturing process of solid-state imaging device)
A manufacturing process of the solid-state imaging device including the pixel having the element structure shown in FIGS. 15 and 16 will be described with reference to the wafer cross-sectional views of FIGS. 17 and 18. 17 and 18 show a structure for one pixel. In the following, the same processes as those of the solid-state imaging device of the first embodiment are referred to the manufacturing processes in the first embodiment, and detailed description thereof is omitted.

まず、ガラス基板５０に対して貫通電極４８を設置する位置以外の表面をマスキングしてエッチングを行うことで、ガラス基板５０に貫通穴を形成した後、金属層を堆積することで、図１７（ａ）のように、貫通電極４８を形成する。そして、この貫通電極４８を覆うようなライン状の金属膜をガラス基板５０の裏面に堆積することで、図１７（ｂ）のように、貫通電極４８に接続された駆動線８をガラス基板５０の裏面に形成する。   First, by etching the surface of the glass substrate 50 other than the position where the through electrode 48 is placed, etching is performed to form a through hole in the glass substrate 50, and then depositing a metal layer, FIG. As shown in a), the through electrode 48 is formed. Then, by depositing a line-shaped metal film covering the through electrode 48 on the back surface of the glass substrate 50, the drive line 8 connected to the through electrode 48 is connected to the glass substrate 50 as shown in FIG. Formed on the back surface.

その後、ガラス基板５０の表面に対しても同様に、金属膜のパターニングが行われて、図１７（ｃ）のように、貫通電極４８を覆うことで貫通電極４８に接続するゲート電極４６を形成する。そして、第１の実施形態と同様にしてコンタクト層５４，５５までの各層が積層されることで、図１７（ｄ）のように、ＴＦＴ３１が形成された後、図１７（ｅ）のように、ガラス基板５０の表面全面に金属膜５６ａを蒸着させる。   Thereafter, the metal film is similarly patterned on the surface of the glass substrate 50 to form the gate electrode 46 connected to the through electrode 48 by covering the through electrode 48 as shown in FIG. To do. Then, the layers up to the contact layers 54 and 55 are laminated in the same manner as in the first embodiment, so that after the TFT 31 is formed as shown in FIG. 17D, as shown in FIG. Then, a metal film 56 a is deposited on the entire surface of the glass substrate 50.

このガラス基板５０の表面を覆う金属膜５６ａをマスキングした後にエッチングすることで、図１８（ａ）のように、信号読出線９、受光部電極５８、コンタクト層５４と信号読出線９とを接続するドレイン電極５６、コンタクト層５５と受光部電極５８とを接続するソース電極５７それぞれを形成する。その後、第１の実施形態と同様にして、図１８（ｂ）のように、受光部電極５８の上面に、ｐ型アモルファスシリコン層５９とｎ型アモルファスシリコン層６０と透明電極４０とを順番に積層して、フォトダイオード３０を形成する。   The metal film 56a covering the surface of the glass substrate 50 is masked and then etched to connect the signal readout line 9, the light receiving portion electrode 58, the contact layer 54 and the signal readout line 9 as shown in FIG. The drain electrode 56 and the source electrode 57 that connect the contact layer 55 and the light receiving portion electrode 58 are formed. Thereafter, as in the first embodiment, as shown in FIG. 18B, the p-type amorphous silicon layer 59, the n-type amorphous silicon layer 60, and the transparent electrode 40 are sequentially formed on the upper surface of the light receiving portion electrode 58. The photodiodes 30 are formed by stacking.

そして、図１８（ｃ）のように、このフォトダイオード３０及びＴＦＴ３１を保護するとともに各画素間の絶縁を行うため、パッシベーション膜６１を堆積した後、透明電極４０の表面の一部に対して、金属膜によるコンタクト４１を形成するとともに、このコンタクト４１と電気的に接続される電力供給線７を形成する。   Then, as shown in FIG. 18C, in order to protect the photodiode 30 and the TFT 31 and to insulate each pixel, after depositing a passivation film 61, a part of the surface of the transparent electrode 40 is applied. A contact 41 made of a metal film is formed, and a power supply line 7 electrically connected to the contact 41 is formed.

このように、本実施形態では、第１の実施形態と異なり、信号読出線９をガラス基板５０の表面に形成するとともに、貫通電極４８を通じて駆動線８をガラス基板５０の裏面に形成する。よって、本実施形態においても、第１の実施形態と同様、駆動線８と信号読出線９の交差位置では、駆動線８と信号読出線９との間にガラス基板５０が挟まれた構成となる。このガラス基板５０が絶縁層であるため、駆動線８と信号読出線９とによって寄生容量が発生するが、ガラス基板５０の厚さが厚いため、その寄生容量値を小さくすることができ、その影響を抑制することができる。   Thus, in the present embodiment, unlike the first embodiment, the signal readout line 9 is formed on the surface of the glass substrate 50 and the drive line 8 is formed on the back surface of the glass substrate 50 through the through electrode 48. Therefore, also in the present embodiment, as in the first embodiment, the glass substrate 50 is sandwiched between the drive line 8 and the signal readout line 9 at the intersection of the drive line 8 and the signal readout line 9. Become. Since the glass substrate 50 is an insulating layer, parasitic capacitance is generated by the drive lines 8 and the signal readout lines 9, but since the glass substrate 50 is thick, the parasitic capacitance value can be reduced. The influence can be suppressed.

（固体撮像装置の別構成）
本実施形態において、駆動線８のみをガラス基板５０の裏面に形成するため、この駆動線８の線幅を、各画素の画素幅に応じた大きさまで太くすることができる。即ち、図１９に示すように、ガラス基板５０裏面に形成される駆動線８の線幅Ｌ３を、画素幅Ｌ４以下となる範囲で太いものとし、その配線抵抗を低減することで、スイッチング素子となるＴＦＴの駆動速度を向上することができる。尚、図１９において、基板裏面側に配置される駆動線を点線で示す。この図１９の固体撮像装置は、図１５の固体撮像装置と同様、駆動線８は、貫通電極４８と接続されることで、ＴＦＴ３１のゲート電極４６と電気的に接続される。 (Another configuration of the solid-state imaging device)
In this embodiment, since only the drive line 8 is formed on the back surface of the glass substrate 50, the line width of the drive line 8 can be increased to a size corresponding to the pixel width of each pixel. That is, as shown in FIG. 19, the line width L3 of the drive line 8 formed on the back surface of the glass substrate 50 is thick in a range that is equal to or smaller than the pixel width L4, and the wiring resistance is reduced, thereby The driving speed of the TFT can be improved. In FIG. 19, drive lines arranged on the back side of the substrate are indicated by dotted lines. In the solid-state imaging device of FIG. 19, the drive line 8 is electrically connected to the gate electrode 46 of the TFT 31 by being connected to the through electrode 48 as in the solid-state imaging device of FIG. 15.

＜第４の実施形態＞
本発明の第４の実施形態について、図面を参照して説明する。図２０は、各画素におけるフォトダイオード及びＴＦＴと信号線との配置関係を示す上面図であり、図２１（ａ）が、図２０の上面図でのＦ−Ｆ断面図であり、図２１（ｂ）が、図２０の上面図でのＧ−Ｇ断面図である。尚、図２０において、基板裏面側に配置される駆動線及び受光部電極を点線で示し、図２１（ｂ）において、ＴＦＴ３１部分を点線で示す。又、本実施形態の固体撮像装置における各構成部分について、第２及び第３の実施形態の固体撮像装置と同一の目的で使用する構成部分については、同一の符号を付してその詳細な説明を省略する。 <Fourth Embodiment>
A fourth embodiment of the present invention will be described with reference to the drawings. 20 is a top view showing the positional relationship between photodiodes and TFTs and signal lines in each pixel. FIG. 21A is a cross-sectional view taken along the line FF in the top view of FIG. b) is a GG sectional view in the top view of FIG. 20. In FIG. 20, the drive line and the light receiving portion electrode arranged on the back side of the substrate are indicated by dotted lines, and in FIG. 21B, the TFT 31 portion is indicated by dotted lines. In addition, for each component in the solid-state imaging device of the present embodiment, the same reference numerals are given to the components used for the same purpose as the solid-state imaging device of the second and third embodiments, and a detailed description thereof is given. Is omitted.

本実施形態の固体撮像装置は、図２０の上面図及び図２１（ａ）、（ｂ）の断面図に示されるような構成とされ、第３の実施形態と同様、ガラス基板５０表面にＴＦＴ３１及び信号読出線９が設置されるとともに、ガラス基板５０裏面に駆動線８が設置される。又、第２の実施形態と同様、フォトダイオード３０がガラス基板５０裏面に設置される。よって、ガラス基板５０裏面において、各画素の受光部電極５８が、駆動線８の間に複数整列されるとともに、その表面上に駆動線８と平行なライン形状となるように、ｐ型アモルファスシリコン層５９とｎ型アモルファスシリコン層６０と透明電極膜４０とによる受光層が形成される。   The solid-state imaging device of the present embodiment is configured as shown in the top view of FIG. 20 and the cross-sectional views of FIGS. 21A and 21B, and the TFT 31 is formed on the surface of the glass substrate 50 as in the third embodiment. In addition, the signal readout line 9 is installed, and the drive line 8 is installed on the back surface of the glass substrate 50. Further, as in the second embodiment, the photodiode 30 is installed on the back surface of the glass substrate 50. Therefore, on the back surface of the glass substrate 50, a plurality of light receiving portion electrodes 58 of each pixel are aligned between the drive lines 8, and p-type amorphous silicon is formed on the surface thereof in a line shape parallel to the drive lines 8. A light receiving layer is formed by the layer 59, the n-type amorphous silicon layer 60, and the transparent electrode film 40.

又、第２の実施形態と同様となる、ドレイン電極５７と受光部電極５８とを電気的に接続するための貫通電極４７と、第３の実施形態と同様となる、ゲート電極４６と駆動線８とを電気的に接続するための貫通電極４８とが、ガラス基板５０を貫通するように形成される。この貫通電極４８については、図２１（ａ）において、点線で示す。そして、ガラス基板５０表面及び裏面それぞれには、第２の実施形態と同様、層間絶縁膜となるパッシベーション膜６１ａ，６１ｂが形成される。   Further, a through electrode 47 for electrically connecting the drain electrode 57 and the light receiving portion electrode 58, which is the same as that of the second embodiment, and a gate electrode 46 and a drive line which are the same as those of the third embodiment. 8 is formed so as to penetrate the glass substrate 50. The through electrode 48 is indicated by a dotted line in FIG. Then, passivation films 61a and 61b serving as interlayer insulating films are formed on the front and rear surfaces of the glass substrate 50, respectively, as in the second embodiment.

このように形成されるとき、図２２に示す裏面側からみた上面図のように、ライン形状に配設された透明電極膜４０それぞれに対してコンタクト４１が１つずつ、パッシベーション膜６１ｂを貫通するように設置される。そして、このコンタクト４１に、パッシベーション膜６１ｂ上面に形成される電力供給線７が接続され、各受光部電極５８上に形成されるフォトダイオード３０へ電力供給が成される。   When formed in this way, one contact 41 penetrates the passivation film 61b for each of the transparent electrode films 40 arranged in a line shape as shown in the top view from the back side shown in FIG. Installed. A power supply line 7 formed on the upper surface of the passivation film 61b is connected to the contact 41, and power is supplied to the photodiode 30 formed on each light receiving portion electrode 58.

（固体撮像装置の製造工程）
図２０〜図２２に示す素子構造の画素を備えた固体撮像装置の製造工程について、図２３のウェハ断面図を参照して説明する。尚、図２３の断面図では、１画素分の構成を示す。以下において、第２及び第３の実施形態の固体撮像装置と同様の工程については、第２及び第３の実施形態における製造工程を参照するものとして、その詳細な説明を省略する。 (Manufacturing process of solid-state imaging device)
A manufacturing process of the solid-state imaging device including the pixel having the element structure shown in FIGS. 20 to 22 will be described with reference to the wafer cross-sectional view of FIG. Note that the cross-sectional view of FIG. 23 shows a configuration for one pixel. In the following, the same processes as those of the solid-state imaging devices of the second and third embodiments are referred to the manufacturing processes in the second and third embodiments, and detailed descriptions thereof are omitted.

最初に、ガラス基板５０の表面を上側に配置して、ＴＦＴ３１が形成されるまでの製造工程が行われる。尚、以下では、ガラス基板５０の裏面から表面側に向かう方向を「上」として説明する。まず、第２の実施形態と同様の工程に、ガラス基板５０に対して貫通電極４７，４８（貫通電極４８については点線で図示）を設置する位置をエッチングした後、金属層を堆積することで、図２３（ａ）のように、２つの貫通穴に貫通電極４７，４８を形成する。そして、この貫通電極４７，４８それぞれを覆うように金属膜をガラス基板５０の裏面に堆積することで、図２３（ｂ）のように、ライン形状となるとともに貫通電極４８（点線で図示）に接続された駆動線８（点線で図示）と、矩形状となるとともに貫通電極４７と接続された受光部電極５８とをガラス基板５０の裏面に形成する。   First, the manufacturing process is performed until the TFT 31 is formed with the surface of the glass substrate 50 disposed on the upper side. In the following description, the direction from the back surface to the front surface side of the glass substrate 50 is described as “up”. First, in a process similar to that of the second embodiment, a position where the through electrodes 47 and 48 (the through electrodes 48 are shown by dotted lines) is etched with respect to the glass substrate 50, and then a metal layer is deposited. As shown in FIG. 23A, the through electrodes 47 and 48 are formed in the two through holes. Then, by depositing a metal film on the back surface of the glass substrate 50 so as to cover each of the through electrodes 47 and 48, a line shape and a through electrode 48 (illustrated by dotted lines) are formed as shown in FIG. The connected drive line 8 (illustrated by a dotted line) and the light receiving part electrode 58 that is rectangular and connected to the through electrode 47 are formed on the back surface of the glass substrate 50.

このように、ガラス基板５０裏面に対して、貫通電極４７，４８それぞれに接続するように、受光部電極５８及び駆動線８が接続されると、第３の実施形態と同様の工程による処理を行うことで、信号読出線９とＴＦＴ３１とが、ガラス基板５０表面に形成される。このとき、図２３（ｃ）のように、ゲート電極４６が、貫通電極４８（点線で図示）と接続するように形成され、又、ソース電極５７が、コンタクト層５５と貫通電極４７とを接続するように形成される。その後、図２３（ｄ）のように、ＴＦＴ３１を保護するとともにＴＦＴ３１と駆動線８との層間絶縁膜となるパッシベーション膜６１ａが、ガラス基板５０の表面に形成される。   As described above, when the light receiving portion electrode 58 and the drive line 8 are connected to the back surface of the glass substrate 50 so as to be connected to the through electrodes 47 and 48, the same process as in the third embodiment is performed. By doing so, the signal readout line 9 and the TFT 31 are formed on the surface of the glass substrate 50. At this time, as shown in FIG. 23C, the gate electrode 46 is formed so as to be connected to the through electrode 48 (shown by a dotted line), and the source electrode 57 is connected to the contact layer 55 and the through electrode 47. To be formed. Thereafter, as shown in FIG. 23D, a passivation film 61 a that protects the TFT 31 and serves as an interlayer insulating film between the TFT 31 and the drive line 8 is formed on the surface of the glass substrate 50.

次に、第２の実施形態と同様、ガラス基板５０の裏面を上側に配置して、それぞれがライン形状となるｐ型アモルファスシリコン層５９とｎ型アモルファスシリコン層６０と透明電極４０とを順番に積層することで、図２３（ｅ）のように、受光部電極５８の表面上にｐｎ型フォトダイオードとなるフォトダイオード３０を形成する。そして、このフォトダイオード３０を保護するとともに、駆動線８（点線で図示）及びフォトダイオード３０間の絶縁を行うためパッシベーション膜６１ｂが堆積され、図２２（ａ）、（ｂ）のような構成とされる。このとき、不図示であるが、透明電極４０の表面の一部に対してコンタクト４１を形成するとともに、コンタクト４１と電気的に接続される電力供給線７を形成して、固体撮像装置の製造を終了する。   Next, as in the second embodiment, the rear surface of the glass substrate 50 is disposed on the upper side, and the p-type amorphous silicon layer 59, the n-type amorphous silicon layer 60, and the transparent electrode 40, each having a line shape, are sequentially arranged. By laminating, as shown in FIG. 23E, the photodiode 30 that becomes a pn-type photodiode is formed on the surface of the light receiving portion electrode 58. Then, a passivation film 61b is deposited to protect the photodiode 30 and to insulate between the drive line 8 (shown by a dotted line) and the photodiode 30, and the configuration as shown in FIGS. Is done. At this time, although not shown, the contact 41 is formed on a part of the surface of the transparent electrode 40 and the power supply line 7 electrically connected to the contact 41 is formed to manufacture the solid-state imaging device. Exit.

本実施形態によると、フォトダイオード３０がＴＦＴ３１と異なる面に形成されるため、フォトダイオード３０の設置面積を広くすることができ、各画素における受光感度を良好なものとすることができる。又、ＴＦＴ３１をフォトダイオード３０の受光部電極５８と対向する位置に設置することで、各画素の受光部電極５８がＴＦＴ３１に対して遮光することとなり、ＴＦＴ３１における光入射による誤作動を防ぐことができる。   According to the present embodiment, since the photodiode 30 is formed on a different surface from the TFT 31, the installation area of the photodiode 30 can be increased and the light receiving sensitivity in each pixel can be improved. In addition, by installing the TFT 31 at a position facing the light receiving portion electrode 58 of the photodiode 30, the light receiving portion electrode 58 of each pixel shields the TFT 31 from light and prevents malfunction due to light incidence in the TFT 31. it can.

（固体撮像装置の別構成）
本実施形態において、信号読出線９とＴＦＴ３１をガラス基板５０の表面に形成するとともに、フォトダイオード３０をガラス基板５０の裏面に形成するため、信号読出線９の線幅を、ＴＦＴ３１が配置可能な状態で、各画素の画素幅に応じた大きさまで太くすることができる。即ち、図２４に示すように、ガラス基板５０表面に形成される信号読出線９の線幅Ｌ１を、画素幅Ｌ２以下となる範囲で太いものとし、その配線抵抗を低減することで、スイッチング素子となるＴＦＴの駆動速度を向上することができる。尚、図２４において、基板裏面側に配置される駆動線８及び受光電極５８を点線で示す。 (Another configuration of the solid-state imaging device)
In this embodiment, the signal readout line 9 and the TFT 31 are formed on the front surface of the glass substrate 50, and the photodiode 30 is formed on the back surface of the glass substrate 50. Therefore, the TFT 31 can be arranged with a line width of the signal readout line 9. In the state, it can be increased to a size corresponding to the pixel width of each pixel. That is, as shown in FIG. 24, the line width L1 of the signal readout line 9 formed on the surface of the glass substrate 50 is set to be thick in a range that is equal to or smaller than the pixel width L2, and the wiring resistance is reduced to thereby reduce the switching element. The driving speed of the TFT can be improved. In FIG. 24, the drive lines 8 and the light receiving electrodes 58 arranged on the back side of the substrate are indicated by dotted lines.

尚、上述の各実施形態において、入射される放射線を電気信号に変換するフラットパネルディテクター（Flat Panel Detector: FPD）として構成されるとき、透明電極４０の表面上に例えばヨウ化セシウム（ＣｓＩ）が蒸着されてシンチレータ層が形成される。又、このとき、シンチレータ層と透明電極４０との間において、スピンコート技術を用いて感光性のポリイミドやアクリル系樹脂等を塗布することで、保護膜層となるパッシベーション層６１，６１ｂが形成されるものとしても構わない。   In each of the above embodiments, when configured as a flat panel detector (FPD) that converts incident radiation into an electrical signal, for example, cesium iodide (CsI) is formed on the surface of the transparent electrode 40. The scintillator layer is formed by vapor deposition. At this time, passivation layers 61 and 61b serving as protective film layers are formed between the scintillator layer and the transparent electrode 40 by applying photosensitive polyimide, acrylic resin, or the like using a spin coating technique. It does not matter as a thing.

更に、上述の各実施形態において、固体撮像装置を形成するための基板としてガラス基板を用いたが、絶縁性を備えるものであればサファイヤ基板などの他の基板であっても構わない。又、フォトダイオード３０として、ｐｎ型フォトダイオードによるものとしたが、ｐ型アモルファスシリコン層５９とｎ型アモルファスシリコン層６０との間に、不純物濃度の低いｉ型アモルファスシリコン層を挟み込んだ構成となるｐｉｎ型フォトダイオードとしても構わない。又、ＴＦＴ３１をスイッチング素子として用いるものとしたが、電気的な接離を行うものであれば、他の素子によって構成されるものであっても構わない。   Further, in each of the above-described embodiments, the glass substrate is used as the substrate for forming the solid-state imaging device. However, other substrates such as a sapphire substrate may be used as long as they have insulating properties. Although the photodiode 30 is a pn-type photodiode, an i-type amorphous silicon layer having a low impurity concentration is sandwiched between the p-type amorphous silicon layer 59 and the n-type amorphous silicon layer 60. It may be a pin type photodiode. In addition, the TFT 31 is used as a switching element, but it may be constituted by other elements as long as electrical contact and separation are performed.

第２及び第４の実施形態において、ガラス基板５０裏面に形成される信号読出線９及び駆動線８が、ガラス基板５０表面に形成される駆動線８及び信号読出線９と同様に、絶縁膜によって覆われるものとしても構わない。このとき、この絶縁膜がガラス基板５０裏面全面を覆うとともに、この絶縁膜を貫通電極４７が貫通して各画素の受光部電極５８と接続することで、受光部電極５８と信号読出線９及び駆動線８とが絶縁されるものとしても構わない。尚、図２５に、第２の実施形態において、信号読出線９が絶縁膜５１ａによって覆われた一例を示す。   In the second and fourth embodiments, the signal readout line 9 and the drive line 8 formed on the back surface of the glass substrate 50 are insulated from each other in the same manner as the drive line 8 and the signal readout line 9 formed on the surface of the glass substrate 50. It may be covered with. At this time, the insulating film covers the entire back surface of the glass substrate 50, and the insulating film penetrates through the through electrode 47 and is connected to the light receiving part electrode 58 of each pixel, whereby the light receiving part electrode 58 and the signal readout line 9 and The drive line 8 may be insulated. FIG. 25 shows an example in which the signal readout line 9 is covered with the insulating film 51a in the second embodiment.

このように構成することによって、ガラス基板５０裏面において、信号読出線９及び駆動線８を覆う絶縁膜及び受光部電極５８全てを覆うように、ｐ型アモルファスシリコン層５９とｎ型アモルファスシリコン層６０と透明電極膜４０を形成することができる。よって、固体撮像装置を構成するウェハ裏面において、その全面に受光部層を形成するとともに、この受光部層の表面をほぼ平坦なものとすることができる。又、パッシベーション層６１ｂが不要となるとともに、図１１及び図２２に示すようなライン形状の場合に必要であったコンタクト４１及び電力供給線７として、透明電極膜４０が作用する。   With this configuration, on the back surface of the glass substrate 50, the p-type amorphous silicon layer 59 and the n-type amorphous silicon layer 60 are formed so as to cover all of the insulating film covering the signal readout line 9 and the drive line 8 and the light receiving portion electrode 58. And the transparent electrode film 40 can be formed. Therefore, on the back surface of the wafer constituting the solid-state imaging device, the light receiving layer can be formed on the entire surface, and the surface of the light receiving layer can be made substantially flat. Further, the passivation layer 61b is not necessary, and the transparent electrode film 40 acts as the contact 41 and the power supply line 7 which are necessary in the case of the line shape as shown in FIGS.

は、本発明の各実施形態における固体撮像装置において共通となる内部構成を示す概略ブロック図である。These are the general | schematic block diagrams which show the internal structure which is common in the solid-state imaging device in each embodiment of this invention. は、図１の固体撮像装置における画素や出力回路の構成を示す回路図である。FIG. 2 is a circuit diagram illustrating a configuration of pixels and output circuits in the solid-state imaging device of FIG. 1. は、第１の実施形態の固体撮像装置における画素を構成するフォトダイオード及びＴＦＴと信号線との配置関係を示す上面図である。FIG. 3 is a top view showing a positional relationship between photodiodes and TFTs that constitute pixels in the solid-state imaging device according to the first embodiment and signal lines. は、図３の固体撮像装置の上面図におけるＣ−Ｃ断面図である。These are CC sectional drawing in the top view of the solid-state imaging device of FIG. は、図３の固体撮像装置における信号線及びＴＦＴの製造工程を説明するためのウェハ断面図である。[FIG. 4] is a wafer cross-sectional view for explaining a manufacturing process of signal lines and TFTs in the solid-state imaging device of FIG. 3. は、図３の固体撮像装置における信号線及びＴＦＴの製造工程を説明するためのウェハ断面図である。[FIG. 4] is a wafer cross-sectional view for explaining a manufacturing process of signal lines and TFTs in the solid-state imaging device of FIG. 3. は、図３の固体撮像装置における信号線及びＴＦＴの製造工程を説明するためのウェハ断面図である。[FIG. 4] is a wafer cross-sectional view for explaining a manufacturing process of signal lines and TFTs in the solid-state imaging device of FIG. 3. は、第１の実施形態の別構成となる固体撮像装置における画素を構成するフォトダイオード及びＴＦＴと信号線との配置関係を示す上面図である。These are top views which show the arrangement | positioning relationship between the photodiode which comprises the pixel in the solid-state imaging device which becomes another structure of 1st Embodiment, TFT, and a signal line. は、第２の実施形態の固体撮像装置における画素を構成するフォトダイオード及びＴＦＴと信号線との配置関係を示す上面図である。These are the top views which show the arrangement | positioning relationship between the photodiode which comprises the pixel in the solid-state imaging device of 2nd Embodiment, TFT, and a signal line. は、図９の固体撮像装置の上面図におけるＤ−Ｄ断面図である。FIG. 10 is a DD cross-sectional view in the top view of the solid-state imaging device in FIG. 9. は、図９の配置関係となる固体撮像装置におけるフォトダイオードの配置を示す図である。These are figures which show arrangement | positioning of the photodiode in the solid-state imaging device used as the arrangement | positioning relationship of FIG. は、図９の固体撮像装置における信号線及びＴＦＴの製造工程を説明するためのウェハ断面図である。FIG. 10 is a wafer cross-sectional view for explaining a manufacturing process of signal lines and TFTs in the solid-state imaging device of FIG. 9; は、図９の固体撮像装置における信号線及びＴＦＴの製造工程を説明するためのウェハ断面図である。FIG. 10 is a wafer cross-sectional view for explaining a manufacturing process of signal lines and TFTs in the solid-state imaging device of FIG. 9; は、第２の実施形態の別構成となる固体撮像装置における画素を構成するフォトダイオード及びＴＦＴと信号線との配置関係を示す上面図である。These are the top views which show the arrangement | positioning relationship between the photodiode which comprises the pixel in the solid-state imaging device which becomes another structure of 2nd Embodiment, TFT, and a signal line. は、第３の実施形態の固体撮像装置における画素を構成するフォトダイオード及びＴＦＴと信号線との配置関係を示す上面図である。These are top views which show the arrangement | positioning relationship between the photodiode which comprises the pixel in the solid-state imaging device of 3rd Embodiment, TFT, and a signal line. は、図１５の固体撮像装置の上面図におけるＥ−Ｅ断面図である。These are EE sectional drawing in the top view of the solid-state imaging device of FIG. は、図１５の固体撮像装置における信号線及びＴＦＴの製造工程を説明するためのウェハ断面図である。FIG. 16 is a cross-sectional view of a wafer for explaining a process of manufacturing signal lines and TFTs in the solid-state imaging device of FIG. 15. は、図１５の固体撮像装置における信号線及びＴＦＴの製造工程を説明するためのウェハ断面図である。FIG. 16 is a cross-sectional view of a wafer for explaining a process of manufacturing signal lines and TFTs in the solid-state imaging device of FIG. 15. は、第３の実施形態の別構成となる固体撮像装置における画素を構成するフォトダイオード及びＴＦＴと信号線との配置関係を示す上面図である。These are the top views which show the arrangement | positioning relationship between the photodiode which comprises the pixel in the solid-state imaging device which becomes another structure of 3rd Embodiment, TFT, and a signal line. は、第４の実施形態の固体撮像装置における画素を構成するフォトダイオード及びＴＦＴと信号線との別の配置関係を示す上面図である。These are top views which show another arrangement | positioning relationship between the photodiode which comprises the pixel in the solid-state imaging device of 4th Embodiment, TFT, and a signal line. は、図２０の固体撮像装置の上面図におけるＦ−Ｆ断面図及びＧ−Ｇ断面図である。These are FF sectional drawing and GG sectional drawing in the top view of the solid-state imaging device of FIG. は、図２０の配置関係となる固体撮像装置におけるフォトダイオードの配置を示す図である。These are figures which show arrangement | positioning of the photodiode in the solid-state imaging device used as the arrangement | positioning relationship of FIG. は、図２０の固体撮像装置における信号線及びＴＦＴの製造工程を説明するためのウェハ断面図である。FIG. 21 is a wafer cross-sectional view for explaining a manufacturing step of a signal line and a TFT in the solid-state imaging device of FIG. 20. は、第４の実施形態の別構成となる固体撮像装置における画素を構成するフォトダイオード及びＴＦＴと信号線との配置関係を示す上面図である。These are the top views which show the arrangement | positioning relationship between the photodiode which comprises the pixel in the solid-state imaging device used as another structure of 4th Embodiment, TFT, and a signal line. は、第２の実施形態の別構成となる固体撮像装置における画素を構成するフォトダイオード及びＴＦＴと信号線との配置関係を示す上面図である。These are the top views which show the arrangement | positioning relationship between the photodiode which comprises the pixel in the solid-state imaging device which becomes another structure of 2nd Embodiment, TFT, and a signal line. は、従来の固体撮像装置における画素構成を示す上面図である。These are top views which show the pixel structure in the conventional solid-state imaging device. は、従来の固体撮像装置における複数画素の配置関係を示す上面図である。These are top views which show the arrangement | positioning relationship of the several pixel in the conventional solid-state imaging device. は、従来の固体撮像装置における画素構成を示す断面図である。These are sectional drawings which show the pixel structure in the conventional solid-state imaging device.

符号の説明Explanation of symbols

１ センサ部
２ 垂直走査回路
３−１〜３−ｎ 出力回路
４ マルチプレクサ
５ Ａ／Ｄ変換回路
６ タイミングジェネレータ
７ 電力供給線
８−１〜８−ｍ 駆動線
９−１〜９−ｎ 信号読出線
１０ リセット線 DESCRIPTION OF SYMBOLS 1 Sensor part 2 Vertical scanning circuit 3-1 to 3-n Output circuit 4 Multiplexer 5 A / D conversion circuit 6 Timing generator 7 Power supply line 8-1 to 8-m Drive line 9-1 to 9-n Signal readout line 10 Reset line

Claims (11)

入射光量に応じた電気信号を発生する光電変換部と、該光電変換部からの電気信号を出力する信号出力部と、を備えた複数の画素と、前記複数の画素における前記信号出力部を駆動するための制御信号を与える駆動線と、前記複数の画素の前記信号出力部から出力される電気信号が与えられる信号読出線と、前記複数の画素、前記駆動線、及び前記信号読出線が設置される基板と、を備える固体撮像装置において、
前記駆動線が、前記基板の第１表面に形成され、
前記信号読出線が、前記基板における第１面と反対側の第２面に形成されることを特徴とする固体撮像装置。 A plurality of pixels including a photoelectric conversion unit that generates an electrical signal corresponding to the amount of incident light, a signal output unit that outputs an electrical signal from the photoelectric conversion unit, and driving the signal output unit in the plurality of pixels A drive line for supplying a control signal for performing the operation, a signal readout line for receiving an electrical signal output from the signal output unit of the plurality of pixels, and the plurality of pixels, the drive line, and the signal readout line. A solid-state imaging device comprising:
The drive line is formed on a first surface of the substrate;
The solid-state imaging device, wherein the signal readout line is formed on a second surface of the substrate opposite to the first surface. 前記信号出力部が前記基板の第１表面に形成され、
前記基板を貫通するとともに前記信号出力部と前記信号読出線とを電気的に接続する第１貫通電極を備えることを特徴とする請求項１に記載の固体撮像装置。 The signal output unit is formed on the first surface of the substrate;
The solid-state imaging device according to claim 1, further comprising a first through electrode that penetrates the substrate and electrically connects the signal output unit and the signal readout line. 前記信号出力部が前記基板の第２表面に形成され、
前記基板を貫通するとともに前記信号出力部と前記駆動線とを電気的に接続する第２貫通電極を備えることを特徴とする請求項１に記載の固体撮像装置。 The signal output unit is formed on the second surface of the substrate;
The solid-state imaging device according to claim 1, further comprising a second through electrode that penetrates the substrate and electrically connects the signal output unit and the drive line. 前記光電変換部と前記信号出力部が前記基板の同一表面に形成されることを特徴とする請求項２又は請求項３に記載の固体撮像装置。   The solid-state imaging device according to claim 2, wherein the photoelectric conversion unit and the signal output unit are formed on the same surface of the substrate. 前記光電変換部と前記信号出力部が前記基板の異なる表面に形成され、
前記基板を貫通するとともに、前記光電変換部と前記信号出力部とを電気的に接続する第３貫通電極を備えることを特徴とする請求項２又は請求項３に記載の固体撮像装置。 The photoelectric conversion unit and the signal output unit are formed on different surfaces of the substrate,
The solid-state imaging device according to claim 2, further comprising a third through electrode that penetrates the substrate and electrically connects the photoelectric conversion unit and the signal output unit. 前記光電変換部が備える受光部電極と前記信号出力部とが、前記基板を介して対向する位置に形成されることを特徴とする請求項５に記載の固体撮像装置。   The solid-state imaging device according to claim 5, wherein the light receiving unit electrode provided in the photoelectric conversion unit and the signal output unit are formed at positions facing each other through the substrate. 前記駆動線及び前記信号読出線のうち、前記光電変換部と異なる表面に設置された信号線の線幅を太くすることを特徴とする請求項４〜請求項６のいずれかに記載の固体撮像装置。   7. The solid-state imaging according to claim 4, wherein, among the drive line and the signal readout line, a line width of a signal line installed on a different surface from the photoelectric conversion unit is increased. apparatus. 前記信号出力部が、前記光電変換部からの電気信号を前記信号読出線に出力する際に、前記信号読出線との電気的な接離を行うスイッチング素子で構成されることを特徴とする請求項１〜請求項７のいずれかに記載の固体撮像装置。   The signal output unit includes a switching element that electrically contacts and separates from the signal readout line when an electrical signal from the photoelectric conversion unit is output to the signal readout line. The solid-state imaging device according to claim 1. 前記スイッチング素子が薄膜トランジスタであることを特徴とする請求項８に記載の固体撮像装置。   The solid-state imaging device according to claim 8, wherein the switching element is a thin film transistor. 前記光電変換部が、
前記基板の表面に前記画素毎に形成された受光部電極と、
前記該受光部電極の上面に形成されて前記全画素の前記受光部電極を覆うとともに、光電変換を行う半導体層で構成される受光層と、
該受光層の上面に形成され、光を透過する透明電極と、
を備えることを特徴とする請求項１〜請求項９のいずれかに記載の固体撮像装置。 The photoelectric conversion unit is
A light receiving portion electrode formed for each of the pixels on the surface of the substrate;
A light-receiving layer formed on a top surface of the light-receiving unit electrode to cover the light-receiving unit electrodes of all the pixels and configured by a semiconductor layer that performs photoelectric conversion;
A transparent electrode that is formed on an upper surface of the light receiving layer and transmits light;
The solid-state imaging device according to claim 1, comprising: 前記基板が電気的に絶縁性を有することを特徴とする請求項１〜請求項１０のいずれかに記載の固体撮像装置。   The solid-state imaging device according to claim 1, wherein the substrate is electrically insulating.
JP2005362633A 2005-12-16 2005-12-16 Solid-state imaging apparatus Pending JP2007165738A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005362633A JP2007165738A (en) 2005-12-16 2005-12-16 Solid-state imaging apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005362633A JP2007165738A (en) 2005-12-16 2005-12-16 Solid-state imaging apparatus

Publications (1)

Publication Number Publication Date
JP2007165738A true JP2007165738A (en) 2007-06-28

Family

ID=38248266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005362633A Pending JP2007165738A (en) 2005-12-16 2005-12-16 Solid-state imaging apparatus

Country Status (1)

Country Link
JP (1) JP2007165738A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088463A (en) * 2007-09-28 2009-04-23 Genta Kagi Kogyo Kofun Yugenkoshi Photosensor and method of manufacturing the same
JP2009088462A (en) * 2007-09-28 2009-04-23 Genta Kagi Kogyo Kofun Yugenkoshi Optical sensor and method of manufacturing the same
JP2011071862A (en) * 2009-09-28 2011-04-07 Canon Inc Imaging apparatus and radiation imaging system
KR101063651B1 (en) 2007-12-27 2011-09-14 주식회사 동부하이텍 Image Sensor and Method for Manufacturing Thereof
CN111243495A (en) * 2020-01-19 2020-06-05 深圳市华星光电半导体显示技术有限公司 Display panel and display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5894281A (en) * 1981-11-30 1983-06-04 Toshiba Corp Solid-state image pickup device
JPH1187681A (en) * 1997-09-04 1999-03-30 Shimadzu Corp Flat panel type sensor
JP2000162320A (en) * 1998-09-22 2000-06-16 Toshiba Corp Plane detector and x-ray diagnostic apparatus using it

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5894281A (en) * 1981-11-30 1983-06-04 Toshiba Corp Solid-state image pickup device
JPH1187681A (en) * 1997-09-04 1999-03-30 Shimadzu Corp Flat panel type sensor
JP2000162320A (en) * 1998-09-22 2000-06-16 Toshiba Corp Plane detector and x-ray diagnostic apparatus using it

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088463A (en) * 2007-09-28 2009-04-23 Genta Kagi Kogyo Kofun Yugenkoshi Photosensor and method of manufacturing the same
JP2009088462A (en) * 2007-09-28 2009-04-23 Genta Kagi Kogyo Kofun Yugenkoshi Optical sensor and method of manufacturing the same
KR101063651B1 (en) 2007-12-27 2011-09-14 주식회사 동부하이텍 Image Sensor and Method for Manufacturing Thereof
JP2011071862A (en) * 2009-09-28 2011-04-07 Canon Inc Imaging apparatus and radiation imaging system
CN111243495A (en) * 2020-01-19 2020-06-05 深圳市华星光电半导体显示技术有限公司 Display panel and display device

Similar Documents

Publication Publication Date Title
US20200075645A1 (en) Solid-state image sensor and camera
US7564079B2 (en) Solid state imager device with leakage current inhibiting region
US9349766B2 (en) Solid-state imaging device
TWI497702B (en) Solid state camera device
US10020340B2 (en) Solid-state image sensing element and imaging system
US7795676B2 (en) Back-illuminated type solid-state imaging device
US7800191B2 (en) Solid-state imaging device and method for driving the same
US8624305B2 (en) Solid-state imaging device and method for manufacturing solid-state imaging device, and electronic device
US20050263839A1 (en) Photoelectric converting film stack type solid-state image pickup device, and method of producing the same
JP2013033896A (en) Imaging element, drive method for imaging element, manufacturing method for imaging element, and electronic apparatus
US11812170B2 (en) Solid-state imaging element and electronic device
JP2003338615A (en) Solid-state image pickup device
KR20080103464A (en) Solid-state imaging device, production method of the same, and imaging apparatus
WO2008065952A1 (en) Solid-state imaging device, its manufacturing method, and electronic information device
TW200832688A (en) Solid-state image capturing apparatus and electronic information device
JP2010182789A (en) Solid-state imaging element, imaging device, and manufacturing method of solid-state imaging element
JP2007165738A (en) Solid-state imaging apparatus
US20140151753A1 (en) Solid-state imaging apparatus, manufacturing method thereof, and electronic information device
JP5427541B2 (en) Solid-state imaging device, manufacturing method thereof, and imaging apparatus
JP2007165737A (en) Solid-state imaging apparatus
WO2023188891A1 (en) Light detecting device and electronic apparatus
JP2011066685A (en) Solid-state image sensing element, method for driving the same, and image sensing device
US20110031574A1 (en) Solid-state imaging device, imaging apparatus, and manufacturing method of solid-state imaging device
JP2011044542A (en) Image capturing apparatus and solid-state image sensor
CN118202466A (en) Light detection device and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110913