JP2002182558A - 情報処理装置、コンピュータ・プログラム・プロダクト、コード生成方法及びｉｃカード - Google Patents

Abstract

(57)【要約】 【課題】３２ビットマイクロコンピュータ向けの４バイ
ト基調の処理を行う情報処理装置、コンピュータ・プロ
グラム・プロダクト、認証コード生成方法及びＩＣカー
ドを提供する。 【解決手段】初期値にメッセージの第１の部分を用いて
演算器により換字処理を施すことにより第１の中間デー
タを生成し、第１の中間データに循環シフト処理を演算
器により所定の第１のビット数施すことにより第２の中
間データを生成し、第２の中間データにメッセージの第
１の部分に続く第２の部分を用いて演算器により換字処
理を施すことにより第３の中間データを生成し、第３の
中間データに循環シフト処理を第１と異なる所定の第２
のビット数演算器により施すことにより第４の中間デー
タを生成しコードを生成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コード生成方法及
びＩＣカードに関する。

【０００２】

【従来の技術】従来の代表的な暗号アルゴリズムとして
は、ＤＥＳ（Data Encryption Standard）とＦＥＡＬ
（Fast Encryption Standard）が知られており、ＤＥＳ
に関しては例えば、（１）小山他、「現代暗号理論」、
電子通信学会、ｐｐ．４１〜４９、昭和６１年９月にお
いて、また、ＦＥＡＬに関しては、（２）清水他、「高
速データ暗号アルゴリズムＦＥＡＬ」、電子通信学会論
文誌Ｄ、Ｖｏｌ．Ｊ７０−Ｄ．NO.７、ｐｐ．１４１３
〜１４２３、１９８７年７月において、それぞれ詳細に
述べられている。

【０００３】先ず、ＤＥＳの処理における非線形の計算
部分、つまりＳボックスといわれる処理について説明す
る（上記（１）のｐ．４５、図３−２とｐ４６、図３−
３参照）。３２ビットのＲは、まず、表１に示す拡大型
転置表によって置き換えられると共に、一部のビットは
重複されて48ビットに拡大されている。

【０００４】

【表１】 このようにして得られた４８ビットのＲは、頭から４ビ
ットごとにその後の２ビットを加えた次のような６ビッ
トずつの８組のブロックを形成している。

【０００５】 ｒ３１ ｒ１ ｒ２ ｒ３ ｒ４ ｒ５， ｒ４ ｒ５ ｒ６ ｒ７ ｒ８ ｒ９， ｒ８ ｒ９ ｒ１０ ｒ１１ ｒ１２ ｒ１３， ｒ１２ ｒ１３ ……， ……、ｒ２８ ｒ２９， ｒ２８ ｒ２９ ｒ３０ ｒ３１ ｒ３２ ｒ１， この４８ビットのＲ’は、同じく４８ビットの鍵Ｋと排
他的論理和の演算を行ない、６ビットずつ８組に分割し
て、Ｓ１からＳ８までの８つのＳボックスに入力する。
Ｓ１〜Ｓ８を選択関数と呼ぶ。これらのＳボックスは、
６ビットを入力して４ビットを出力する。

【０００６】例として、表２に一つのＳボックスＳ１を
取り上げてその換字表を示す。 表２ 拡大型転置表 Ｅ 32 1 2 3 4 5 4 5 6 7 8 9 8 9 10 11 12 13 12 13 14 15 16 17 16 17 18 19 20 21 20 21 22 23 24 25 24 25 26 27 28 29 28 29 30 31 32 1 一つのＳボックスには、４種類（行番号０，１，２，
３）が用意され、この４種類の換字表のどれを用いるか
は、入力した６ビットのうち最初と最後のビットを用い
て換字表を選ぶ。そして選ばれた換字表にしたがって入
力した６ビットの中央の４ビットが換字される。具体的
な例として、Ｓ１に対して２進数の入力パターンが０１
１０１１となっている場合、最初の０と最後の１で表わ
されている０１、つまり行１（２進数０１は１０進数１
であるから）の換字表が選ばれる。次に中央の４ビット
のパターン１１０１（１０進数１３）で表わされる列１
３で指定され、この結果行１、列１３で指定される値
５、つまり０１０１が出力されて４ビットの換字パター
ンとなる。ＤＥＳではこのような処理ｆ（Ｒ，Ｋ）を用
い一段の処理を構成し、これを１６段繰り返す。

【０００７】上記の処理例に見られるように、ＤＥＳは
１ビット単位の処理が基本になっている。

【０００８】次にＦＥＡＬの処理における非線形の計算
部分、つまり、関数Ｓを含んでいる部分について説明す
る（上記（２）のｐ．１４１６，図４及び図５参照）。
ＦＥＡＬの非線形部はＤＥＳの非線形部に比べ、数学的
な記述が簡単である。３２ビットデータαは８ビットの
データα⁰，α¹，α²，α³にそれぞれ分割された後、８
ビットの単位として、鍵データと排他的論理和がとられ
る。その後、所定の関数Ｓによる処理が実行される。

【０００９】 関数Ｓ：Ｓ（ｘ１＋ｘ２＋δ）＝Ｒｏｔ２（ｗ） ただし、ｗ＝（ｘ１＋ｘ２＋δ）ｍｏｄ２５６ δ＝０または１（定数） この処理ｆ（α，β）を用い、一段の処理を構成し、こ
れが８段繰り返される。上記の処理に見られるように、
ＦＥＡＬは８ビット単位の処理が基本になっている。

【００１０】

【発明が解決しようとする課題】情報処理と通信技術の
進歩によるコンピュータ・ネットワークの普及化、大衆
化に伴い、データの不正使用や奪取等に対する情報セキ
ュリティを確保するため、伝送路上のデータやコンピュ
ータに蓄積されたデータを暗号化することは有効な対策
であると考えられる。

【００１１】昭和５２年に、米国商務省標準局が暗号ア
ルゴリズムの標準として制定したＤＥＳは、データの暗
号化を行う一つの手段である。

【００１２】ところが、ＤＥＳはビット単位での処理が
たいへん多いため、バイト単位の処理を基調とするマイ
クロコンピュータのソフトで実現しようとすると、処理
に時間がかかり、実用的な速度が得られなかった。

【００１３】この問題に対し、上記ＦＥＡＬは、１バイ
ト（８ビット）単位の処理を基調とするため、８ビット
マイクロコンピュータで実現する場合、ＤＥＳに比べ数
倍以上の高速化を達成することができた。ＦＥＡＬによ
り、８ビットマイクロコンピュータのソフトを用いてあ
る程度実用的な速度が得られるようになったと考えられ
る。

【００１４】しかし、最近のマイクロエレクトロニクス
の技術の進歩によって、８ビットマイクロコンピュータ
よりも１６ビットマイクロコンピュータ、さらに、１６
ビットマイクロコンピュータよりも３２ビットマイクロ
コンピュータが使われ出している。近い将来、３２ビッ
トマイクロコンピュータが使われる割合がたいへん大き
くなると予想されている。３２ビットマイクロコンピュ
ータの時代になると、さらに高速の暗号処理が要求され
るものと予想される。ところが、３２ビットマイクロコ
ンピュータは４バイト基調の処理を行うため、１バイト
基調の８ビットマイクロコンピュータ用に設計されたＦ
ＥＡＬを３２ビットマイクロコンピュータで実現しよう
とすると非効率であった。

【００１５】そこで、３２ビットマイクロコンピュータ
向けの４バイト基調の処理を行う暗号アルゴリズムが望
まれていた。また、同様に３２ビットマイクロコンピュ
ータ向けの４バイト基調の処理を行う認証コード生成ア
ルゴリズムが望まれていた。

【００１６】本発明の目的は、３２ビットマイクロコン
ピュータ向けの４バイト基調の処理を行う認証コード生
成方法及びＩＣカードを提供することにある。

【００１７】

【課題を解決するための手段】上記の問題点を解決する
ため、次の手段を用いる。

【００１８】すなわち、２ｎビット長の初期値をメッセ
ージを用いて２ｎビット長のコードに変換するコード生
成方法であって、前記メッセージから各々がｎビット長
の鍵データＫ１〜Ｋ４を切り出し、π２（Ａ，Ｂ）をＢ
と鍵データＫ１との加法演算と、第１のビット数での循
環シフトとを含む処理を行ない、さらにＡとの加法演算
を行なったデータと、Ｂとの組を出力する関数とし、π
３（Ａ，Ｂ）をＡと、Ａと鍵データＫ２との加法演算
と、第１と異なる第２のビット数での循環シフトと、鍵
データＫ３との加法演算と、第１及び第２の各々と異な
る第３のビット数での循環シフトとを含む処理を行な
い、さらにＢとの加法演算を行なったデータとの組を出
力する関数とし、π４（Ａ，Ｂ）をＢと鍵データＫ４と
の加法演算を含む処理を行ない、さらにＡとの加法演算
を行なったデータと、 Ｂとの組を出力する関数とし、
前記初期値に対して、前記メッセージから切り出した鍵
データＫ１〜Ｋ４を用いて、合成関数π４・π３・π２
で規定される演算を含む処理を実行することにより前記
２ｎビット長のコードを生成する。

【００１９】これにより、３２ビットマイクロコンピュ
ータを用いて、１回の基本命令で３２ビットのデータが
換字または転置されるので、コード生成を高速に行うこ
とができる。

【００２０】

【発明の実施の形態】（１）第１の実施例 図１は、本発明の一実施例である。

【００２１】図１において、６４ビットの平文１０１と
６４ビット×４＝２５６ビットの鍵データ１００が３２
ビットマイクロコンピュータに入力され、その後、プロ
グラム１０３内の命令の順に３２ビットマイクロコンピ
ュータ１０２において暗号変換され、その結果として６
４ビットの暗号文１０４が出力される。

【００２２】図２は、図１の３２ビットマイクロコンピ
ュータ１０２とプログラム１０３において実行される暗
号変換処理のフローを示している。

【００２３】２０１：入力されたデータＭは上位３２ビ
ットＭ１と下位３２ビットＭ２に分割される。

【００２４】２０２：Ｍ１とＭ２のビット対応の排他的
論和がとられる。

【００２５】 ＷＯＲＫ２ ← Ｍ１ （＋） Ｍ２ 以下、（＋）は同様の処理を示すものとする。なお、図
中では、排他的論理和は、○と＋とを重ね合わせた記号
で示している。

【００２６】２０３：ＷＯＲＫ２と鍵データＫ１のモジ
ュロ加算が行われる。

【００２７】ｘ ← ＷＯＲＫ２ ＋ Ｋ１ ここに、ｘ＋Ｋ１はｘとＫ１の和を２³²で割った余りを
とるという、２³²を法としたモジュロ加算を示してい
る。

【００２８】以下、＋は同様の処理を示すものとする。

【００２９】２０４：ｘを左へ２ビット循環シフトした
後、そのデータとｘと１のモジュロ加算をとる。

【００３０】ｘ ← Ｒｏｔ２（ｘ）＋ｘ＋１ 以下、Ｒｏｔ２は同様の処理を示すものとする。

【００３１】１０５：ｘを左へ４ビット循環シフトした
後、そのデータとｘとの排他的論理和をとる。

【００３２】ｘ←Ｒｏｔ４（ｘ）（＋）ｘ 以下、Ｒｏｔ４は同様の処理を示すものとする。

【００３３】 ここに、Ｒｏｔ３（ｘ）はｘを左へ８ビット循環シフト
させることを示す。

【００３４】 ２１０：ｘ←ｘ＋Ｋ３ ２１１：ｘ←Ｒｏｔ２（ｘ）＋ｘ＋１ ２１２：ｘ←Ｒｏｔ１６（ｘ）＋（ｘ∧ｙ） ここに、Ｒｏｔ１６（ｘ）はｘを左へ１６ビット循環シ
フトすることを示す。また、ｘ∧ｙはｘとｙとのビット
対応の論理積をとることを示す。

【００３５】 ２１３：ＷＯＲＫ２←ｘ（＋）ＷＯＲＫ２ ２１４：ｘ←ＷＯＲＫ２＋Ｋ４ ２１５：ｘ←Ｒｏｔ２（ｘ）＋ｘ ２１６：ＷＯＲＫ１←ＷＯＲＫ１（＋）ｘ ２１７：ＷＯＲＫ２←ＷＯＲＫ２（＋）ＷＯＲＫ１ ２１８：ＷＯＲＫ１を出力データの上位３２ビット、Ｗ
ＯＲＫ２を出力データの下位３２ビットとして出力す
る。

【００３６】以上、図２に示すように関数π１〜π４を
定義すると、本実施例は、 Ｃ＝π１・π４・π３・π２・π１（Ｍ） というように合成関数で表すことができる。

【００３７】 関数πｉ・πｉ（ｉ＝１〜４）はすべて、 πｉ・πｉ（ｘ）＝ｘ というように同じ関数変換を２回繰り返すとともに戻る
という性質がある。

【００３８】したがって、復号関数として、 Ｍ＝π１・π２・π３・π４・π１（Ｃ） を用いれば、暗号文Ｃをもとの平文Ｍに戻すことができ
る。 （２）実施例の変形例１ 上記実施例における変換関数π１からπ４までにあたる
処理を２回繰り返したものを暗号変換として用いてもよ
い、すなわち、暗号変換を、 Ｃ＝π１・π４・π３・π２・π１・π４・π３・π２
・π１（Ｍ） としてもよい。

【００３９】このとき、復号変換の式は Ｍ＝π１・π２・π３・π４・π１・π２・π３・π４
・π１（Ｃ） である。

【００４０】同様に、一般に本実施例をｎ回繰り返した
ものを暗号変換としてもよい。 （３）実施例の変形例２ 図４は、本発明の他の実施例である。

【００４１】４０１：入力されたデータＭは上位１６ビ
ットＭ１と下位１６ビットＭ２に分割される。

【００４２】４０２：Ｍ１とＭ２のビット対応の排他的
論理和がとられる。

【００４３】ＷＯＲＫ２←Ｍ１＋Ｍ２ 以下、＋は同様の処理を示すものとする。

【００４４】４０３：ｘと鍵データＫ１のモジュロ減算
が行われる。

【００４５】ｘ←ｘ−Ｋ１ ここに、ｘ−Ｋ１はｘとＫ１の差を２¹⁶で割った余りを
とるという、２¹⁶を法としたモジュロ減算を示してい
る。

【００４６】以下、−は同様の処理を示すものとする。

【００４７】４０４：ｘを左へ２ビット循環シフトした
後、そのデータと１のモジュロ減算を行う。

【００４８】ｘ←Ｒｏｔ（ｘ）−ｘ−１ 以下、Ｒｏｔ２は同様の処理を示すものとする。

【００４９】４０５：ｘを左４ビット循環シフトした
後、そのデータとｘとの排他的論理和をとる。

【００５０】ｘ←Ｒｏｔ４（ｘ）（＋）ｘ 以下、Ｒｏｔ４は同様の処理を示すものとする。

【００５１】 ここに、Ｒｏｔ８（ｘ）はｘを左へ８ビット循環シフト
することを示す。また、ｘ∧ｙはｘとｙとのビット対応
の論理積をとることを示す。

【００５２】 ４１０：ＷＯＲＫ２←ｘ（＋）ＷＯＲＫ２ ４１１：ｘ←ＷＯＲＫ２−Ｋ３ ４１２：ｘ←Ｒｏｔ２（ｘ）−ｘ−１ ４１３：ＷＯＲＫ１←ＷＯＲＫ１（＋）ｘ ４１４：ＷＯＲＫ２←ＷＯＲＫ２（＋）ＷＯＲＫ１ ４１５：ＷＯＲＫ１を出力データの上位１６ビット、Ｗ
ＯＲＫ２を出力データの下位１６ビットとして出力す
る。 （４）実施例の変形例３ 図５は、本発明の他の実施例である。

【００５３】５０１：入力されたデータＭは上位８ビッ
トＭ１と下位８ビットＭ２に分割される。

【００５４】５０２：Ｍ１とＭ２のビット対応の排他的
論和がとられる。

【００５５】ＷＯＲＫ２←Ｍ１（＋）Ｍ２ 以下、＋は同様の処理を示すものとする。

【００５６】５０３：ｘと鍵データＫ１のモジュロ加算
が行われる。

【００５７】 ｘ←ＷＯＲＫ２＋Ｋ１ ｙ←ｘ ここに、ｘ＋Ｋ１はｘとＫ１の差を２⁸で割った余りを
とるという、２⁸を法としたモジュロ加算を示してい
る。

【００５８】以下、＋は同様の処理を示すものとする。

【００５９】５０４：ｘを左へ２ビット循環シフトした
後、そのデータとｘと１のモジュロ加算を行う。

【００６０】ｘ←Ｒｏｔ２（ｘ）＋ｘ＋１ 以下、Ｒｏｔ２は同様の処理を示すものとする。

【００６１】 ５０５：ｘ←Ｒｏｔ４（ｘ）＋（ｘ∧ｙ） ここに、Ｒｏｔ４（ｘ）はｘを左へ４ビット循環シフト
することを示す。また、ｘ∧ｙはｘとｙとのビット対応
の論理積をとることを示す。

【００６２】 ５０６：ＷＯＲＫ１←ＷＯＲＫ１（＋）ｘ ５０７：ｘ←ＷＯＲＫ１＋Ｋ２ ５０８：ｘ←Ｒｏｔ４（ｘ）＋ｘ＋１ ５０９：ＷＯＲＫ２←ＷＯＲＫ２（＋）ｘ ５１０：ＷＯＲＫ１←ＷＯＲＫ１（＋）ＷＯＲＫ２ ５１１：ＷＯＲＫ１を出力データの上位８ビット、ＷＯ
ＲＫ２を出力データの下位８ビットとして出力する。 （５）実施例の変形例４ 図６は本発明の他の一実施例である。 （１）認証を行うメッセージ６２を鍵データとして、任
意の初期値６１を本発明によるアルゴリズム６３を用い
て暗号化する。 （２）暗号結果６４を、（１）において用いたメッセー
ジの続きのデータにより再び暗号化し、メッセージの終
わりまでこの操作を繰り返す。 （３）最終的な暗号結果をメッセージ認証コード６５と
して出力する。 （６）実施例の変形例５ 図７は本発明の他の実施例である。本ＩＣカードは、メ
ッセージの認証コードを生成する。 （１）メッセージの認証を行うために必要な初期値７６
をＩ／Ｏ７４を通して、ＩＣカード７１内のマイクロコ
ンピュータ７２に送信する。 （２）認証を行うメッセージ７７を（１）と同様にマイ
クロコンピュータ７２に順次送信し、マイクロコンピュ
ータ７２は、メモリ７３に記憶されている暗号ソフト７
５により認証コード７８を生成する。

【００６３】

【発明の効果】本実施例は、図３に示すような換字、転
置の繰返しを行っている。

【００６４】つまり、図２に示す実施例、（２０３、２
０４）、（２０７、２０８）、（２１０、２１１）、
（２１４、２１５）の処理は、 ｘ←ｘ＋Ｋｉ ｘ←Ｒｏｔ２（ｘ）＋（ｘ）＋１ の形となっており、これは、それぞれ、３２ビットのデ
ータを４ビットずつのブロックに分割したとき、各ブロ
ック単位の換字処理を、上記２回のデータ変換により８
ブロック分一斉に行っていると見ることができる。

【００６５】ここに、４ビットのブロックデータ Ａ＝（ａ１，ａ２，ａ３，ａ４）、ただし、 ａｉ＝１ ｏｒ ０（ｉ＝１〜４） が、 Ｂ＝（ｂ１，ｂ２，ｂ３，ｂ４）、ただし、 ｂｉ＝１ ｏｒ ０（ｉ＝１〜４） に換字変換されるということは、ブール代数の演算ｆ
１、ｆ２、ｆ３、ｆ４が存在して、 ｂ１＝ｆ１（ａ１，ａ２，ａ３，ａ４） ｂ２＝ｆ２（ａ１，ａ２，ａ３，ａ４） ｂ３＝ｆ３（ａ１，ａ２，ａ３，ａ４） ｂ４＝ｆ４（ａ１，ａ２，ａ３，ａ４） となることを示す。

【００６６】また、図２の２０５、２０９、２１２はそ
れぞれ、 （１）ｘ←Ｒｏｔ４（ｘ）（＋）ｘ （２）ｘ←Ｒｏｔ８（ｘ）（＋）ｘ （３）ｘ←Ｒｏｔ１６（ｘ）＋（ｘ∧ｙ） の処理を行っており、これらは、それぞれ、（１）４ビ
ット左循環シフトを行うという転置を行った後、さらに
換字を行うという処理、（２）８ビット左循環シフトを
行うという転置を行った後、さらに換字を行うという処
理、（３）１６ビット左循環シフトを行うという処理を
示している。

【００６７】図３から明らかなように、最初の３２ビッ
トのデータのうち、いかなるビットの変化も最後の３２
ビットのデータすべてに影響を与えることが分かる。

【００６８】これにより、本実施例は、高度なランダム
性を持つ暗号変換を効率良く行うという効果が得られる
ことが分かる。

【図面の簡単な説明】

【図１】本発明を実施する暗号変換装置の一実施例。

【図２】図１における暗号変換の詳細を示すフローチャ
ート。

【図３】本発明の実施例が効率的に換字変換、転置変換
を繰り返していることを示す説明図。

【図４】１６ビットマイクロコンピュータを用いた場合
の暗号変換の詳細を示すフローチャート。

【図５】８ビットマイクロコンピュータを用いた場合の
暗号変換の詳細を示すフローチャート。

【図６】本発明による暗号アルゴリズムを用いてメッセ
ージ認証コードを生成する方法を示すフローチャート。

【図７】本発明による暗号アルゴリズムを用いてメッセ
ージ認証コードを生成するＩＣカードの構成図である。

【符号の説明】

１００：鍵データ １０１：平文 １０２：３２ビットマイクロコンピュータ １０３：プログラム １０４：暗号文。

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１３年１１月８日（２００１．１１．
８）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐々木 良一 神奈川県川崎市麻生区王禅寺1099番地株式 会社日立製作所システム開発研究所内 Ｆターム(参考） 5B035 AA02 BB09 CA38 5J104 JA03 NA02 NA35

Claims (4)

【特許請求の範囲】
1. 【請求項１】所定の初期値をメッセージを用いてコード
   に変換する情報処理装置であって、 前記初期値に前記メッセージの第１の部分を用いて換字
   処理を施すことにより第１の中間データを生成する手段
   と、 該第１の中間データに循環シフト処理を所定の第１のビ
   ット数施すことにより第２の中間データを生成する手段
   と、 該第２の中間データに前記メッセージの第１の部分に続
   く第２の部分を用いて前記演算器により換字処理を施す
   ことにより第３の中間データを生成する手段と、 該第３の中間データに循環シフト処理を前記第１と異な
   る所定の第２のビット数前記演算器により施すことによ
   り第４の中間データを生成する手段とを有することを特
   徴とする情報処理装置。
2. 【請求項２】コンピュータで使用可能な記録媒体を備
   え、該記録媒体はその中に一体的に構成されて、所定の
   初期値をメッセージを用いてコードに変換するためのコ
   ンピュータ読取り可能プログラムコード手段を備え、該
   プログラムコード手段は、 前記初期値に前記メッセージの第１の部分を用いて換字
   処理を施すことにより第１の中間データを生成する手段
   と、 該第１の中間データに循環シフト処理を所定の第１のビ
   ット数施すことにより第２の中間データを生成する手段
   と、 該第２の中間データに前記メッセージの第１の部分に続
   く第２の部分を用いて換字処理を施すことにより第３の
   中間データを生成する手段と、 該第３の中間データに循環シフト処理を前記第１と異な
   る所定の第２のビット数施すことにより第４の中間デー
   タを生成する手段とを備えたことを特徴とするコンピュ
   ータ・プログラム・プロダクト。
3. 【請求項３】所定の初期値をメッセージを用いて演算器
   によりコードに変換するコード生成方法であって、 前記初期値に前記メッセージの第１の部分を用いて前記
   演算器により換字処理を施すことにより第１の中間デー
   タを生成し、 該第１の中間データに循環シフト処理を前記演算器によ
   り所定の第１のビット数施すことにより第２の中間デー
   タを生成し、 該第２の中間データに前記メッセージの第１の部分に続
   く第２の部分を用いて前記演算器により換字処理を施す
   ことにより第３の中間データを生成し、 該第３の中間データに循環シフト処理を前記第１と異な
   る所定の第２のビット数前記演算器により施すことによ
   り第４の中間データを生成する処理を前記変換は含むこ
   とを特徴とするコード生成方法。
4. 【請求項４】所定の初期値をメッセージを用いてコード
   に変換するＩＣカードであって、 前記初期値に前記メッセージの第１の部分を用いて換字
   処理を施すことにより第１の中間データを生成する手段
   と、 該第１の中間データに循環シフト処理を所定の第１のビ
   ット数施すことにより第２の中間データを生成する手段
   と、 該第２の中間データに前記メッセージの第１の部分に続
   く第２の部分を用いて換字処理を施すことにより第３の
   中間データを生成する手段と、 該第３の中間データに循環シフト処理を前記第１と異な
   る所定の第２のビット数施すことにより第４の中間デー
   タを生成する手段を有するＩＣカード。