JP2993487B2 - 情報処理装置、icカード及びコード生成方法 - Google Patents

情報処理装置、icカード及びコード生成方法

Info

Publication number
JP2993487B2
JP2993487B2 JP9329846A JP32984697A JP2993487B2 JP 2993487 B2 JP2993487 B2 JP 2993487B2 JP 9329846 A JP9329846 A JP 9329846A JP 32984697 A JP32984697 A JP 32984697A JP 2993487 B2 JP2993487 B2 JP 2993487B2
Authority
JP
Japan
Prior art keywords
data
bit
bits
addition operation
key
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP9329846A
Other languages
English (en)
Other versions
JPH10149102A (ja
Inventor
和夫 宝木
聡夫 中川
良一 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP9329846A priority Critical patent/JP2993487B2/ja
Publication of JPH10149102A publication Critical patent/JPH10149102A/ja
Application granted granted Critical
Publication of JP2993487B2 publication Critical patent/JP2993487B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、コード生成方法及
びICカードに関する。
【0002】
【従来の技術】従来の代表的な暗号アルゴリズムとして
は、DES(Data Encryption Standard)とFEAL
(Fast Encryption Standard)が知られており、DES
に関しては例えば、(1)小山他、「現代暗号理論」、
電子通信学会、pp.41〜49、昭和61年9月にお
いて、また、FEALに関しては、(2)清水他、「高
速データ暗号アルゴリズムFEAL」、電子通信学会論
文誌D、Vol.J70−D.No.7、pp.141
3〜1423、1987年7月において、それぞれ詳細
に述べられている。
【0003】先ず、DESの処理における非線形の計算
部分、つまりSボックスといわれる処理について説明す
る(上記(1)のp.45、図3−2とp46、図3−
3参照)。32ビットのRは、まず、表1に示す拡大型
転置表によって置き換えられると共に、一部のビットは
重複されて48ビットに拡大されている。
【0004】
【表1】
【0005】このようにして得られた48ビットのR
は、頭から4ビットごとにその後の2ビットを加えた次
のような6ビットずつの8組のブロックを形成してい
る。
【0006】 r31 r1 r2 r3 r4 r5, r4 r5 r6 r7 r8 r9, r8 r9 r10 r11 r12 r13, r12 r13 ……, ……、r28 r29, r28 r29 r30 r31 r32 r1, この48ビットのR’は、同じく48ビットの鍵Kと排
他的論理和の演算を行ない、6ビットずつ8組に分割し
て、S1からS8までの8つのSボックスに入力する。
S1〜S8を選択関数と呼ぶ。これらのSボックスは、
6ビットを入力して4ビットを出力する。
【0007】例として、表2に一つのSボックスS1を
取り上げてその換字表を示す。
【0008】表2 拡大型転置表 E 32 1 2 3 4 5 4 5 6 7 8 9 8 9 10 11 12 13 12 13 14 15 16 17 16 17 18 19 20 21 20 21 22 23 24 25 24 25 26 27 28 29 28 29 30 31 32 1 一つのSボックスには、4種類(行番号0,1,2,
3)が用意され、この4種類の換字表のどれを用いるか
は、入力した6ビットのうち最初と最後のビットを用い
て換字表を選ぶ。そして選ばれた換字表にしたがって入
力した6ビットの中央の4ビットが換字される。具体的
な例として、S1に対して2進数の入力パターンが01
1011となっている場合、最初の0と最後の1で表わ
されている01、つまり行1(2進数01は10進数1
であるから)の換字表が選ばれる。次に中央の4ビット
のパターン1101(10進数13)で表わされる列1
3で指定され、この結果行1、列13で指定される値
5、つまり0101が出力されて4ビットの換字パター
ンとなる。DESではこのような処理f(R,K)を用
い一段の処理を構成し、これを16段繰り返す。
【0009】上記の処理例に見られるように、DESは
1ビット単位の処理が基本になっている。
【0010】次にFEALの処理における非線形の計算
部分、つまり、関数Sを含んでいる部分について説明す
る(上記(2)のp.1416,図4及び図5参照)。
FEALの非線形部はDESの非線形部に比べ、数学的
な記述が簡単である。32ビットデータαは8ビットの
データα0,α1,α2,α3にそれぞれ分割された後、8
ビットの単位として、鍵データと排他的論理和がとられ
る。その後、所定の関数Sによる処理が実行される。
【0011】 関数S:S(x1+x2+δ)=Rot2(w) ただし、w=(x1+x2+δ)mod256 δ=0または1(定数) この処理f(α,β)を用い、一段の処理を構成し、こ
れが8段繰り返される。上記の処理に見られるように、
FEALは8ビット単位の処理が基本になっている。
【0012】
【発明が解決しようとする課題】情報処理と通信技術の
進歩によるコンピュータ・ネットワークの普及化、大衆
化に伴い、データの不正使用や奪取等に対する情報セキ
ュリティを確保するため、伝送路上のデータやコンピュ
ータに蓄積されたデータを暗号化することは有効な対策
であると考えられる。
【0013】昭和52年に、米国商務省標準局が暗号ア
ルゴリズムの標準として制定したDESは、データの暗
号化を行う一つの手段である。
【0014】ところが、DESはビット単位での処理が
たいへん多いため、バイト単位の処理を基調とするマイ
クロコンピュータのソフトで実現しようとすると、処理
に時間がかかり、実用的な速度が得られなかった。
【0015】この問題に対し、上記FEALは、1バイ
ト(8ビット)単位の処理を基調とするため、8ビット
マイクロコンピュータで実現する場合、DESに比べ数
倍以上の高速化を達成することができた。FEALによ
り、8ビットマイクロコンピュータのソフトを用いてあ
る程度実用的な速度が得られるようになったと考えられ
る。
【0016】しかし、最近のマイクロエレクトロニクス
の技術の進歩によって、8ビットマイクロコンピュータ
よりも16ビットマイクロコンピュータ、さらに、16
ビットマイクロコンピュータよりも32ビットマイクロ
コンピュータが使われ出している。近い将来、32ビッ
トマイクロコンピュータが使われる割合がたいへん大き
くなると予想されている。32ビットマイクロコンピュ
ータの時代になると、さらに高速の暗号処理が要求され
るものと予想される。ところが、32ビットマイクロコ
ンピュータは4バイト基調の処理を行うため、1バイト
基調の8ビットマイクロコンピュータ用に設計されたF
EALを32ビットマイクロコンピュータで実現しよう
とすると非効率であった。
【0017】そこで、32ビットマイクロコンピュータ
向けの4バイト基調の処理を行う暗号アルゴリズムが望
まれていた。また、同様に32ビットマイクロコンピュ
ータ向けの4バイト基調の処理を行う認証コード生成ア
ルゴリズムが望まれていた。
【0018】本発明の目的は、32ビットマイクロコン
ピュータ向けの4バイト基調の処理を行う認証コード生
成方法及びICカードを提供することにある。
【0019】
【課題を解決するための手段】上記の問題点を解決する
ため、次の手段を用いる。
【0020】すなわち、2nビット長の初期値をメッセ
ージを用いて2nビット長のコードに変換するコード生
成方法であって、前記メッセージから各々がnビット長
の鍵データK1〜K4を切り出し、π2(A,B)をB
と鍵データK1との加法演算と、第1のビット数での循
環シフトとを含む処理を行ない、さらにAとの加法演算
を行なったデータと、Bとの組を出力する関数とし、π
3(A,B)をAと、Aと鍵データK2との加法演算
と、第1と異なる第2のビット数での循環シフトと、鍵
データK3との加法演算と、第1及び第2の各々と異な
る第3のビット数での循環シフトとを含む処理を行な
い、さらにBとの加法演算を行なったデータとの組を出
力する関数とし、π4(A,B)をBと鍵データK4と
の加法演算を含む処理を行ない、さらにAとの加法演算
を行なったデータと、 Bとの組を出力する関数とし、
前記初期値に対して、前記メッセージから切り出した鍵
データK1〜K4を用いて、合成関数π4・π3・π2
で規定される演算を含む処理を実行することにより前記
2nビット長のコードを生成する。
【0021】これにより、32ビットマイクロコンピュ
ータを用いて、1回の基本命令で32ビットのデータが
換字または転置されるので、コード生成を高速に行うこ
とができる。
【0022】
【発明の実施の形態】
(1)第1の実施例 図1は、本発明の一実施例である。
【0023】図1において、64ビットの平文101と
64ビット×4=256ビットの鍵データ100が32
ビットマイクロコンピュータに入力され、その後、プロ
グラム103内の命令の順に32ビットマイクロコンピ
ュータ102において暗号変換され、その結果として6
4ビットの暗号文104が出力される。
【0024】図2は、図1の32ビットマイクロコンピ
ュータ102とプログラム103において実行される暗
号変換処理のフローを示している。
【0025】201:入力されたデータMは上位32ビ
ットM1と下位32ビットM2に分割される。
【0026】202:M1とM2のビット対応の排他的
論和がとられる。
【0027】WORK2 ← M1 (+) M2 以下、(+)は同様の処理を示すものとする。なお、図
中では、排他的論理和は、○と+とを重ね合わせた記号
で示している。
【0028】203:WORK2と鍵データK1のモジ
ュロ加算が行われる。
【0029】x ← WORK2 + K1 ここに、x+K1はxとK1の和を232で割った余りを
とるという、232を法としたモジュロ加算を示してい
る。
【0030】以下、+は同様の処理を示すものとする。
【0031】204:xを左へ2ビット循環シフトした
後、そのデータとxと1のモジュロ加算をとる。
【0032】x ← Rot2(x)+x+1 以下、Rot2は同様の処理を示すものとする。
【0033】105:xを左へ4ビット循環シフトした
後、そのデータとxとの排他的論理和をとる。
【0034】x←Rot4(x)(+)x 以下、Rot4は同様の処理を示すものとする。
【0035】206:WORK1←x(+)M1 207:x←x+K2 208:x←Rot2(x)+x+1 y←x 209:x←Rot3(x)(+)x ここに、Rot3(x)はxを左へ8ビット循環シフト
させることを示す。
【0036】210:x←x+K3 211:x←Rot2(x)+x+1 212:x←Rot16(x)+(x∧y) ここに、Rot16(x)はxを左へ16ビット循環シ
フトすることを示す。また、x∧yはxとyとのビット
対応の論理積をとることを示す。
【0037】213:WORK2←x(+)WORK2 214:x←WORK2+K4 215:x←Rot2(x)+x 216:WORK1←WORK1(+)x 217:WORK2←WORK2(+)WORK1 218:WORK1を出力データの上位32ビット、W
ORK2を出力データの下位32ビットとして出力す
る。
【0038】以上、図2に示すように関数π1〜π4を
定義すると、本実施例は、 C=π1・π4・π3・π2・π1(M) というように合成関数で表すことができる。
【0039】関数πi・πi(i=1〜4)はすべて、 πi・πi(x)=x というように同じ関数変換を2回繰り返すとともに戻る
という性質がある。
【0040】したがって、復号関数として、 M=π1・π2・π3・π4・π1(C) を用いれば、暗号文Cをもとの平文Mに戻すことができ
る。
【0041】(2)実施例の変形例1 上記実施例における変換関数π1からπ4までにあたる
処理を2回繰り返したものを暗号変換として用いてもよ
い、すなわち、暗号変換を、 C=π1・π4・π3・π2・π1・π4・π3・π2
・π1(M) としてもよい。
【0042】このとき、復号変換の式は M=π1・π2・π3・π4・π1・π2・π3・π4
・π1(C) である。
【0043】同様に、一般に本実施例をn回繰り返した
ものを暗号変換としてもよい。
【0044】(3)実施例の変形例2 図4は、本発明の他の実施例である。
【0045】401:入力されたデータMは上位16ビ
ットM1と下位16ビットM2に分割される。
【0046】402:M1とM2のビット対応の排他的
論理和がとられる。
【0047】WORK2←M1+M2 以下、+は同様の処理を示すものとする。
【0048】403:xと鍵データK1のモジュロ減算
が行われる。
【0049】x←x−K1 ここに、x−K1はxとK1の差を216で割った余りを
とるという、216を法としたモジュロ減算を示してい
る。
【0050】以下、−は同様の処理を示すものとする。
【0051】404:xを左へ2ビット循環シフトした
後、そのデータと1のモジュロ減算を行う。
【0052】x←Rot(x)−x−1 以下、Rot2は同様の処理を示すものとする。
【0053】405:xを左4ビット循環シフトした
後、そのデータとxとの排他的論理和をとる。
【0054】x←Rot4(x)(+)x 以下、Rot4は同様の処理を示すものとする。
【0055】406:WORK1←x(+)M1 407:x←x−K2 y←x 408:x←Rot2(x)−x−1 409:Rot8(x)−(x∧y) ここに、Rot8(x)はxを左へ8ビット循環シフト
することを示す。また、x∧yはxとyとのビット対応
の論理積をとることを示す。
【0056】410:WORK2←x(+)WORK2 411:x←WORK2−K3 412:x←Rot2(x)−x−1 413:WORK1←WORK1(+)x 414:WORK2←WORK2(+)WORK1 415:WORK1を出力データの上位16ビット、W
ORK2を出力データの下位16ビットとして出力す
る。
【0057】(4)実施例の変形例3 図5は、本発明の他の実施例である。
【0058】501:入力されたデータMは上位8ビッ
トM1と下位8ビットM2に分割される。
【0059】502:M1とM2のビット対応の排他的
論和がとられる。
【0060】WORK2←M1(+)M2 以下、+は同様の処理を示すものとする。
【0061】503:xと鍵データK1のモジュロ加算
が行われる。
【0062】x←WORK2+K1 y←x ここに、x+K1はxとK1の差を28で割った余りを
とるという、28を法としたモジュロ加算を示してい
る。
【0063】以下、+は同様の処理を示すものとする。
【0064】504:xを左へ2ビット循環シフトした
後、そのデータとxと1のモジュロ加算を行う。
【0065】x←Rot2(x)+x+1 以下、Rot2は同様の処理を示すものとする。
【0066】505:x←Rot4(x)+(x∧y) ここに、Rot4(x)はxを左へ4ビット循環シフト
することを示す。また、x∧yはxとyとのビット対応
の論理積をとることを示す。
【0067】506:WORK1←WORK1(+)x 507:x←WORK1+K2 508:x←Rot4(x)+x+1 509:WORK2←WORK2(+)x 510:WORK1←WORK1(+)WORK2 511:WORK1を出力データの上位8ビット、WO
RK2を出力データの下位8ビットとして出力する。
【0068】(5)実施例の変形例4 図6は本発明の他の一実施例である。
【0069】(1)認証を行うメッセージ62を鍵デー
タとして、任意の初期値61を本発明によるアルゴリズ
ム63を用いて暗号化する。
【0070】(2)暗号結果64を、(1)において用
いたメッセージの続きのデータにより再び暗号化し、メ
ッセージの終わりまでこの操作を繰り返す。
【0071】(3)最終的な暗号結果をメッセージ認証
コード65として出力する。
【0072】(6)実施例の変形例5 図7は本発明の他の実施例である。本ICカードは、メ
ッセージの認証コードを生成する。
【0073】(1)メッセージの認証を行うために必要
な初期値76をI/O74を通して、ICカード71内
のマイクロコンピュータ72に送信する。
【0074】(2)認証を行うメッセージ77を(1)
と同様にマイクロコンピュータ72に順次送信し、マイ
クロコンピュータ72は、メモリ73に記憶されている
暗号ソフト75により認証コード78を生成する。
【0075】
【発明の効果】本実施例は、図3に示すような換字、転
置の繰返しを行っている。
【0076】つまり、図2に示す実施例、(203、2
04)、(207、208)、(210、211)、
(214、215)の処理は、 x←x+Ki x←Rot2(x)+(x)+1 の形となっており、これは、それぞれ、32ビットのデ
ータを4ビットずつのブロックに分割したとき、各ブロ
ック単位の換字処理を、上記2回のデータ変換により8
ブロック分一斉に行っていると見ることができる。
【0077】ここに、4ビットのブロックデータ A=(a1,a2,a3,a4)、ただし、 ai=1 or 0(i=1〜4) が、 B=(b1,b2,b3,b4)、ただし、 bi=1 or 0(i=1〜4) に換字変換されるということは、ブール代数の演算f
1、f2、f3、f4が存在して、 b1=f1(a1,a2,a3,a4) b2=f2(a1,a2,a3,a4) b3=f3(a1,a2,a3,a4) b4=f4(a1,a2,a3,a4) となることを示す。
【0078】また、図2の205、209、212はそ
れぞれ、 (1)x←Rot4(x)(+)x (2)x←Rot8(x)(+)x (3)x←Rot16(x)+(x∧y) の処理を行っており、これらは、それぞれ、(1)4ビ
ット左循環シフトを行うという転置を行った後、さらに
換字を行うという処理、(2)8ビット左循環シフトを
行うという転置を行った後、さらに換字を行うという処
理、(3)16ビット左循環シフトを行うという処理を
示している。
【0079】図3から明らかなように、最初の32ビッ
トのデータのうち、いかなるビットの変化も最後の32
ビットのデータすべてに影響を与えることが分かる。
【0080】これにより、本実施例は、高度なランダム
性を持つ暗号変換を効率良く行うという効果が得られる
ことが分かる。
【図面の簡単な説明】
【図1】本発明を実施する暗号変換装置の一実施例。
【図2】図1における暗号変換の詳細を示すフローチャ
ート。
【図3】本発明の実施例が効率的に換字変換、転置変換
を繰り返していることを示す説明図。
【図4】16ビットマイクロコンピュータを用いた場合
の暗号変換の詳細を示すフローチャート。
【図5】8ビットマイクロコンピュータを用いた場合の
暗号変換の詳細を示すフローチャート。
【図6】本発明による暗号アルゴリズムを用いてメッセ
ージ認証コードを生成する方法を示すフローチャート。
【図7】本発明による暗号アルゴリズムを用いてメッセ
ージ認証コードを生成するICカードの構成図である。
【符号の説明】
100:鍵データ、101:平文、102:32ビット
マイクロコンピュータ、103:プログラム、104:
暗号文。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−58538(JP,A) D.W.Davies,W.L.Pr ice著,上園忠宏監訳「ネットワー ク・セキュリティ」日経マグロウヒル, (昭和60年),P.57−58 H.Feistel,“Crypto graphy and Compute r Privacy,”Scieuti fic American,Vol. 228,No.5,(1973),P.15−23 (58)調査した分野(Int.Cl.6,DB名) G09C 1/00 - 5/00 H04L 9/00 - 9/38 H04K 1/00 - 3/00 JICSTファイル(JOIS) INSPEC(DIALOG)

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】2nビット長の初期値をメッセージを用い
    て2nビット長のコードに変換する情報処理装置であっ
    て、 前記メッセージから各々がnビット長の鍵データK1〜
    K4を切り出す切り出し手段と、 A,Bを各々nビット長のデータとし、 π2(A,B)をBと鍵データK1との加法演算と、第
    1のビット数での循環シフトとを含む処理を行ない、さ
    らにAとの加法演算を行なったnビット長のデータと、
    nビット長のデータBとの組を出力する関数とし、 π3(A,B)をnビット長のデータAと、Aと鍵デー
    タK2との加法演算と、第1と異なる第2のビット数で
    の循環シフトと、鍵データK3との加法演算と、第1及
    び第2の各々と異なる第3のビット数での循環シフトと
    を含む処理を行ない、さらにBとの加法演算を行なった
    nビット長のデータとの組を出力する関数とし、 π4(A,B)をBと鍵データK4との加法演算を含む
    処理を行ない、さらにAとの加法演算を行なったnビッ
    ト長のデータと、nビット長のデータBとの組を出力す
    る関数とし、 2つのnビット長のデータからなる前記初期値に対し
    て、前記切り出し手段によって切り出された鍵データK
    1〜K4を用いて合成関数π4・π3・π2で規定され
    る演算を含む処理を実行した結果得られる2つのnビッ
    ト長のデータにより前記2nビット長のコードを生成す
    る手段とを有することを特徴とする情報処理装置。
  2. 【請求項2】2nビット長の初期値をメッセージを用い
    て、2つのnビット長のデータの加法演算を1命令の加
    法命令で実行可能であり、1つのnビット長のデータを
    mビット循環シフトする演算を1命令の循環シフト命令
    で実行可能である演算器により2nビット長のコードに
    変換するコード生成方法であって、 前記メッセージから各々がnビット長の鍵データK1〜
    K4を切り出し、 A,Bを各々nビット長のデータとし、 π2(A,B)をBと鍵データK1との第1の加法演算
    を行ない、当該第1の加法演算から得られるデータに対
    して第1のビット数での循環シフトを行ない、当該第1
    のビット数での循環シフトから得られるデータに対して
    Aとの第2の加法演算を行なったnビット長のデータ
    と、nビット長のデータBとの組を出力する関数とし、 π3(A,B)をnビット長のデータAと、Aと鍵デー
    タK2との第3の加法演算を行ない、当該第3の加法演
    算から得られるデータに対して第1と異なる第2のビッ
    ト数での循環シフトを行ない、当該第2のビット数での
    循環シフトから得られるデータに対して鍵データK3と
    の第4の加法演算を行ない、当該第4の加法演算から得
    られるデータに対して第1及び第2の各々と異なる第3
    のビット数での循環シフトを行ない、さらに当該第3の
    ビット数での循環シフトから得られるデータとBとの第
    5の加法演算を行なったnビット長のデータとの組を出
    力する関数とし、 π4(A,B)をBと鍵データK4との第6の加法演算
    を行ない、さらに当該第6の加法演算から得られるデー
    タとAとの加法演算を行なったnビット長のデータと、
    nビット長のデータBとの組を出力する関数とし、 2つ
    のnビット長のデータからなる前記初期値に対して、前
    記メッセージから 切り出し前記演算器に接続されたレジスタに保持される
    鍵データK1〜K4を用いて、合成関数π4・π3・π
    2で規定される演算を含む処理を加法演算は前記加法命
    令を用いて、循環シフトは前記循環シフト命令を用いて
    前記演算器により実行した結果得られる2つのnビット
    長のデータにより前記2nビット長のコードを生成する
    ことを特徴とするコード生成方法。
  3. 【請求項3】2nビット長の初期値をメッセージを用い
    て2nビット長のコードに変換するICカードであっ
    て、 前記メッセージから各々がnビット長の鍵データK1〜
    K4を切り出す切り出し手段と、 A,Bを各々nビット長のデータとし、 π2(A,B)をBと鍵データK1との加法演算と、第
    1のビット数での循環シフトとを含む処理を行ない、さ
    らにAとの加法演算を行なったnビット長のデータと、
    nビット長のデータBとの組を出力する関数とし、 π3(A,B)をnビット長のデータAと、Aと鍵デー
    タK2との加法演算と、第1と異なる第2のビット数で
    の循環シフトと、鍵データK3との加法演算と、第1及
    び第2の各々と異なる第3のビット数での循環シフトと
    を含む処理を行ない、さらにBとの加法演算を行なった
    nビット長のデータとの組を出力する関数とし、 π4(A,B)をBと鍵データK4との加法演算を含む
    処理を行ない、さらにAとの加法演算を行なったnビッ
    ト長のデータと、nビット長のデータBとの組を出力す
    る関数とし、 2つのnビット長のデータからなる前記初期値に対し
    て、前記切り出し手段によって切り出された鍵データK
    1〜K4を用いて合成関数π4・π3・π2で規定され
    る演算を含む処理を実行した結果得られる2つのnビッ
    ト長のデータにより前記2nビット長のコードを生成す
    る手段とを有することを特徴とするICカード。
JP9329846A 1988-04-28 1997-04-28 情報処理装置、icカード及びコード生成方法 Expired - Lifetime JP2993487B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9329846A JP2993487B2 (ja) 1988-04-28 1997-04-28 情報処理装置、icカード及びコード生成方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9329841A JP2980085B2 (ja) 1988-04-28 1988-04-28 暗号化方法及び復号化方法
JP9329846A JP2993487B2 (ja) 1988-04-28 1997-04-28 情報処理装置、icカード及びコード生成方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP63103919A Division JP2760799B2 (ja) 1988-04-28 1988-04-28 暗号方式

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP22132098A Division JP3277894B2 (ja) 1988-04-28 1998-08-05 情報処理装置及びコード生成方法

Publications (2)

Publication Number Publication Date
JPH10149102A JPH10149102A (ja) 1998-06-02
JP2993487B2 true JP2993487B2 (ja) 1999-12-20

Family

ID=18225838

Family Applications (11)

Application Number Title Priority Date Filing Date
JP11205770A Pending JP2000035756A (ja) 1988-04-28 1988-04-28 暗号化装置
JP9329842A Expired - Lifetime JP2798086B2 (ja) 1988-04-28 1988-04-28 暗号化及び復号化装置
JP20577199A Expired - Lifetime JP3275881B2 (ja) 1988-04-28 1988-04-28 コード生成方法及び装置
JP9329843A Expired - Lifetime JP2870531B2 (ja) 1988-04-28 1988-04-28 暗号化及び復号化装置
JP9329845A Expired - Lifetime JP2870532B2 (ja) 1988-04-28 1988-04-28 暗号変換装置
JP9329844A Expired - Lifetime JP2798087B2 (ja) 1988-04-28 1988-04-28 暗号変換装置
JP2001310859A Pending JP2002182558A (ja) 1988-04-28 1988-04-28 情報処理装置、コンピュータ・プログラム・プロダクト、コード生成方法及びicカード
JP9329841A Expired - Lifetime JP2980085B2 (ja) 1988-04-28 1988-04-28 暗号化方法及び復号化方法
JP9329846A Expired - Lifetime JP2993487B2 (ja) 1988-04-28 1997-04-28 情報処理装置、icカード及びコード生成方法
JP22132098A Expired - Lifetime JP3277894B2 (ja) 1988-04-28 1998-08-05 情報処理装置及びコード生成方法
JP10221319A Pending JPH11109851A (ja) 1988-04-28 1998-08-05 コンピュータ・プログラム・プロダクト

Family Applications Before (8)

Application Number Title Priority Date Filing Date
JP11205770A Pending JP2000035756A (ja) 1988-04-28 1988-04-28 暗号化装置
JP9329842A Expired - Lifetime JP2798086B2 (ja) 1988-04-28 1988-04-28 暗号化及び復号化装置
JP20577199A Expired - Lifetime JP3275881B2 (ja) 1988-04-28 1988-04-28 コード生成方法及び装置
JP9329843A Expired - Lifetime JP2870531B2 (ja) 1988-04-28 1988-04-28 暗号化及び復号化装置
JP9329845A Expired - Lifetime JP2870532B2 (ja) 1988-04-28 1988-04-28 暗号変換装置
JP9329844A Expired - Lifetime JP2798087B2 (ja) 1988-04-28 1988-04-28 暗号変換装置
JP2001310859A Pending JP2002182558A (ja) 1988-04-28 1988-04-28 情報処理装置、コンピュータ・プログラム・プロダクト、コード生成方法及びicカード
JP9329841A Expired - Lifetime JP2980085B2 (ja) 1988-04-28 1988-04-28 暗号化方法及び復号化方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP22132098A Expired - Lifetime JP3277894B2 (ja) 1988-04-28 1998-08-05 情報処理装置及びコード生成方法
JP10221319A Pending JPH11109851A (ja) 1988-04-28 1998-08-05 コンピュータ・プログラム・プロダクト

Country Status (1)

Country Link
JP (11) JP2000035756A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005309148A (ja) * 2004-04-22 2005-11-04 Hitachi Ltd データ変換装置およびデータ変換方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
D.W.Davies,W.L.Price著,上園忠宏監訳「ネットワーク・セキュリティ」日経マグロウヒル,(昭和60年),P.57−58
H.Feistel,"Cryptography and Computer Privacy,"Scieutific American,Vol.228,No.5,(1973),P.15−23

Also Published As

Publication number Publication date
JP3277894B2 (ja) 2002-04-22
JPH10149100A (ja) 1998-06-02
JPH10149098A (ja) 1998-06-02
JP2000035756A (ja) 2000-02-02
JP2870531B2 (ja) 1999-03-17
JP2002182558A (ja) 2002-06-26
JP2000035755A (ja) 2000-02-02
JP2798086B2 (ja) 1998-09-17
JP2798087B2 (ja) 1998-09-17
JP2870532B2 (ja) 1999-03-17
JP2980085B2 (ja) 1999-11-22
JPH10149101A (ja) 1998-06-02
JP3275881B2 (ja) 2002-04-22
JPH11109851A (ja) 1999-04-23
JPH11109852A (ja) 1999-04-23
JPH10149097A (ja) 1998-06-02
JPH10149102A (ja) 1998-06-02
JPH10149099A (ja) 1998-06-02

Similar Documents

Publication Publication Date Title
JP2760799B2 (ja) 暗号方式
JP3225440B2 (ja) デジタル信号ブロックの変換装置およびその使用方法
US5222139A (en) Cryptographic method and apparatus
JP5000365B2 (ja) ハッシュ値生成装置、プログラム及びハッシュ値生成方法
US7190791B2 (en) Method of encryption using multi-key process to create a variable-length key
JPH08248879A (ja) 2つの鍵を使用して暗号化する方法および装置
CN114124359A (zh) 保留格式加密数据的方法、装置、电子设备及存储介质
JP2950485B2 (ja) ストリーム暗号処理装置
JP4515716B2 (ja) 拡大鍵生成装置、暗号化装置および暗号化システム
JP2993487B2 (ja) 情報処理装置、icカード及びコード生成方法
JP2825205B2 (ja) 暗号装置
JPH10153954A (ja) 暗号装置
Pal et al. A random block length based cryptosystem through multiple cascaded permutation-combinations and chaining of blocks
JPH1152850A (ja) 暗号変換方法および装置
JPH10153955A (ja) 暗号装置
JP2008046151A (ja) 暗号処理方法
KR19990048318A (ko) 고속 블럭 암호 알고리즘
abdual Rahman et al. A new approach for Encryption using radix modular
CN115622745A (zh) 加密方法、装置、终端设备及计算机可读存储介质
JPH10224339A (ja) データ・セキュリティ装置
JPH0682259B2 (ja) データ拡散装置
KR19990027040A (ko) 암호화 방법 및 장치
JP2000112348A (ja) 暗号化装置、および復号化装置
JPH10153953A (ja) 暗号装置
JPH0760292B2 (ja) データ乱数化装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071022

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081022

Year of fee payment: 9

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081022

Year of fee payment: 9