JP2002176249A - Printed board - Google Patents

Printed board

Info

Publication number
JP2002176249A
JP2002176249A JP2000370868A JP2000370868A JP2002176249A JP 2002176249 A JP2002176249 A JP 2002176249A JP 2000370868 A JP2000370868 A JP 2000370868A JP 2000370868 A JP2000370868 A JP 2000370868A JP 2002176249 A JP2002176249 A JP 2002176249A
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
mounting
solder
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000370868A
Other languages
Japanese (ja)
Inventor
Takashi Sasaki
高志 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Iwaki Electronics Co Ltd
Original Assignee
Iwaki Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Iwaki Electronics Co Ltd filed Critical Iwaki Electronics Co Ltd
Priority to JP2000370868A priority Critical patent/JP2002176249A/en
Publication of JP2002176249A publication Critical patent/JP2002176249A/en
Pending legal-status Critical Current

Links

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a printed board in which printability of solder paste and mountability of an electronic device having solder bumps, e.g. BGA, CSP, and the like, are enhanced and reliability of a mounted electronic device module is improved. SOLUTION: In the printed board 1 for mounting an electronic device having solder bumps, the group of through holes 3 proximate to mounting pads 2 for connection with the solder bumps of the electronic device is covered collectively with an insulating material 4. Marking ink (silk), solder resist or an insulation film is used as the coating material. Since the coating film can be made uniform in thickness and can be made thin entirely, printability of solder paste is enhanced and defective print can be reduced. Furthermore, mountability of the electronic device having solder bumps, e.g. BGA, CSP, and the like, is enhanced because planarity of the device mounting face is maintained and defective mounting can be reduced.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半田バンプ付き電
子部品を実装するのに好適なプリント基板に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board suitable for mounting electronic parts with solder bumps.

【0002】[0002]

【従来の技術】電子機器の小型化、軽量化、高性能化を
より一層進展させるためには実装基板上における部品の
実装密度を如何に向上させるかが重要である。近年、こ
のような電子機器における部品高密度化の要求に応える
べく、BGA(Ball Grid Array)、CSP(Chip Size
Package)等に代表されるように実装面上に多数の電極
を配置したタイプの電子部品をプリント基板に面実装し
て電子ユニットを構成する技術が提供されている。
2. Description of the Related Art In order to further reduce the size, weight and performance of electronic devices, it is important to improve the mounting density of components on a mounting board. In recent years, in order to meet the demand for higher component density in such electronic devices, BGA (Ball Grid Array), CSP (Chip Size)
There has been provided a technology for forming an electronic unit by surface mounting electronic components of a type in which a large number of electrodes are arranged on a mounting surface, such as a package, on a printed circuit board.

【0003】上記したBGAやCSPは、正方形あるい
は長方形パッケージの実装面(底面)に多数の半田ボー
ルを格子状に、且つ一定ピッチ(例えば、1.27mm
ピッチ)にて配置して半球状、または球状電極(半田バ
ンプ)を構成したものである。従って、この種の電子部
品を実装するプリント基板には、前記各々半田バンプに
対向する位置に実装パッドが設けられている。
In the above-described BGA and CSP, a large number of solder balls are arranged in a grid pattern on a mounting surface (bottom surface) of a square or rectangular package at a constant pitch (for example, 1.27 mm).
(Pitch) to form a hemispherical or spherical electrode (solder bump). Therefore, on a printed circuit board on which this kind of electronic component is mounted, mounting pads are provided at positions facing the respective solder bumps.

【0004】図3は上記したBGAやCSPを実装する
従来型プリント基板の部品搭載面におけるランドパター
ンの配置状態を示している。図3中、符号2で示す格子
状に配置された丸印は部品実装用のランド(BGA、C
SP用実装パッド)、符号3で示す2重丸印は回路間導
通用のスルーホールランド(すなわち、バイヤホール)
である。このように、高密度実装対応のプリント基板1
にあっては、実装パッド2、スルーホールランド3、配
線パターン(図示しないが、ランド間には配線パターン
も通過している)等の導体パターンが隣接し合いながら
厳しい配線密度を持って配置されている。尚、このプリ
ント基板1の両面全面には、電気的接続部分(半田付け
する部分)を残し絶縁保護としてのソルダーレジスト被
膜を設けてある。
FIG. 3 shows an arrangement of land patterns on a component mounting surface of a conventional printed circuit board on which the above-mentioned BGA or CSP is mounted. In FIG. 3, circles arranged in a lattice shape indicated by reference numeral 2 are lands (BGA, C
SP mounting pad), and double circles indicated by reference numeral 3 are through-hole lands for conduction between circuits (ie, via holes).
It is. Thus, the printed circuit board 1 corresponding to the high-density mounting
In this case, conductor patterns such as mounting pads 2, through-hole lands 3, and wiring patterns (not shown, the wiring patterns also pass between the lands) are arranged with a strict wiring density while being adjacent to each other. ing. Note that a solder resist film is provided on the entire surface of both sides of the printed circuit board 1 for insulation protection except for electrical connection portions (portions to be soldered).

【0005】ところで、このように多数の導体パターン
が密集した状態では、スルーホールランド3を絶縁被覆
せず導体部分を露出させた状態にしておくと、特に、図
3において、実装パッド2の配置間やその周辺部のよう
に実装パッド2とスルーホールランド3とが互いに隣接
・近接する部位では、部品実装時(リフロー半田付け
時)の半田ブリッジによって導体間が短絡される可能性
が非常に高くなり、不良発生の原因となる恐れがある。
By the way, in such a state where a large number of conductor patterns are densely packed, if the through hole land 3 is not insulated and the conductor portion is exposed, especially in FIG. In a portion where the mounting pad 2 and the through-hole land 3 are adjacent to or close to each other, such as between or around the portion, there is a very high possibility that the conductors will be short-circuited by a solder bridge at the time of component mounting (during reflow soldering). High, which may cause failure.

【0006】半田ブリッジによる短絡を防止するには、
プリント基板作製工程において通常行われるソルダーレ
ジストや印刷インク等による前記絶縁被覆処理の他、実
装パッドに隣接・近接する露出パターン(スルーホール
ランド3)を全て絶縁被覆することが有効であり、この
ような被覆構造として特公昭54−41102号公報、
特開平6−260743号公報が開示されている。
In order to prevent a short circuit due to a solder bridge,
In addition to the insulating coating process using a solder resist, printing ink, or the like that is usually performed in a printed circuit board manufacturing process, it is effective to perform insulating coating on all exposed patterns (through-hole lands 3) adjacent to or adjacent to the mounting pad. Japanese Patent Publication No. 54-41102,
JP-A-6-260743 is disclosed.

【0007】[0007]

【発明が解決しようとする課題】ところで、これらの開
示技術によれば、図4に示すプリント基板1の断面図の
ように、実装パッド2に隣接・近接する露出パターン
(スルーホールランド3)をさらにソルダーレジストや
マーキングインク(シルク)等の絶縁材4で部分的に被
覆する構造であったため、被覆膜の厚みにバラツキが生
じ、その高低差が半田ペーストの印刷性や部品実装性を
極端に悪くしていた。尚、図4中、符号5は上記した通
常のプリント基板作製工程にて形成されたソルダーレジ
スト等による被覆膜である。
According to these disclosed techniques, as shown in the cross-sectional view of the printed circuit board 1 shown in FIG. Furthermore, since the structure is partially covered with the insulating material 4 such as a solder resist or a marking ink (silk), the thickness of the coating film varies, and the height difference significantly deteriorates the printability and component mountability of the solder paste. Was bad. In FIG. 4, reference numeral 5 denotes a coating film made of a solder resist or the like formed in the above-described ordinary printed circuit board manufacturing process.

【0008】また、従来では、係る被覆処理が導体表面
処理前(例えば、Ni/Auメッキ処理)に行われてい
たため(従来、当該導体表面処理はプリント基板作製の
最終工程にて実施されていた)、仮にランド部分が被覆
されていても、スルーホール内部に被覆処理時の絶縁材
が詰まり、その後の表面処理によるメッキ液でスルーホ
ール導体が腐食・断線し、プリント基板の信頼性に支障
を来すという問題が生じていた。
Conventionally, such coating treatment has been performed before the conductor surface treatment (for example, Ni / Au plating treatment). (Conventionally, the conductor surface treatment has been performed in the final step of manufacturing a printed circuit board.) ) Even if the land part is covered, even if the insulation material at the time of covering processing is clogged inside the through-hole, the through-hole conductor will be corroded and disconnected by the plating solution from the subsequent surface treatment, which will affect the reliability of the printed circuit board. There was a problem of coming.

【0009】本発明は、BGA、CSP等、半田バンプ
付き電子部品実装時の上記問題に鑑みて成されたもの
で、半田ペーストの印刷性および部品実装性の向上を図
ると共に、実装後の電子部品モジュールの信頼性を改善
するプリント基板を提供することを目的としている。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems when mounting electronic components with solder bumps such as BGA and CSP. It is an object of the present invention to provide a printed circuit board that improves the reliability of a component module.

【0010】[0010]

【課題を解決するための手段】すなわち、請求項1に記
載の発明は、半田バンプ付き電子部品を搭載するプリン
ト基板において、前記電子部品の半田バンプが接続され
る実装パッドに近接する露出パターンを絶縁材にて一括
被覆して成ることを特徴とするものである。
That is, according to the first aspect of the present invention, in a printed circuit board on which an electronic component with solder bumps is mounted, an exposed pattern close to a mounting pad to which the solder bump of the electronic component is connected is formed. It is characterized by being covered by an insulating material at one time.

【0011】また、請求項2に記載の発明は、前記露出
パターンを被覆する部位が、前記実装パッドの配置間、
および実装パッドの周辺部全領域であることを特徴とし
ている。
Further, according to the invention described in claim 2, the portion covering the exposed pattern is formed between the arrangement of the mounting pads.
And the whole area around the mounting pad.

【0012】また、請求項3に記載の発明は、前記露出
パターンの絶縁被覆が、導体表面処理工程後に行われる
ことを特徴としている。
Further, the invention according to claim 3 is characterized in that the insulating coating of the exposed pattern is performed after a conductor surface treatment step.

【0013】また、請求項4〜6に記載の発明は、被覆
材料として、マーキングインク(シルク)、または、ソ
ルダーレジスト、または、絶縁フィルムを使用すること
を特徴としている。
The invention according to claims 4 to 6 is characterized in that a marking ink (silk), a solder resist, or an insulating film is used as a coating material.

【0014】さらに、請求項7に記載の発明は、前記電
子部品が、半田バンプを通して実装パッドに接続される
BGAまたはCSPであることを特徴としている。
Further, the invention according to claim 7 is characterized in that the electronic component is a BGA or a CSP connected to a mounting pad through a solder bump.

【0015】ここで、請求項1および請求項2によれ
ば、半田ブリッジによる導体間の短絡事故を防止する本
来の効果の他、被覆膜の厚みを均一に且つ薄くすること
ができることから、実装パッドへの半田ペーストの印刷
性が向上し、印刷不良を低減できると共に、部品搭載面
の平面度が保たれるため請求項7の発明にあってはBG
A、CSPの実装性も向上し、実装不良を低減できる。
また、請求項3によれば、導体表面処理時のメッキ液に
よるスルーホール導体の腐食・断線が防止されスルーホ
ールの信頼性(導通性)が向上することから、電子部品
モジュールの信頼性向上に繋がる。
According to the first and second aspects, in addition to the original effect of preventing a short circuit between conductors due to the solder bridge, the thickness of the coating film can be made uniform and thin. The BG according to claim 7, wherein the printability of the solder paste on the mounting pad is improved, printing defects can be reduced, and the flatness of the component mounting surface is maintained.
A, The mountability of the CSP is also improved, and mounting defects can be reduced.
According to the third aspect, the corrosion and disconnection of the through-hole conductor due to the plating solution during the conductor surface treatment are prevented, and the reliability (conductivity) of the through-hole is improved, so that the reliability of the electronic component module is improved. Connect.

【0016】[0016]

【発明の実施の形態】以下、図1および図2に基づいて
本発明の一実施形態を説明する。図1は本発明に係るプ
リント基板におけるランドパターンの配置状態を示す
図、図2はその断面図である。尚、説明を簡略化するた
め、以下の説明において従来と共通する部分については
同一の符号を用いた。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS. FIG. 1 is a view showing an arrangement state of land patterns on a printed circuit board according to the present invention, and FIG. 2 is a sectional view thereof. To simplify the description, the same reference numerals are used in the following description for portions common to the related art.

【0017】図1に示すプリント基板1は、図3に示し
た従来のプリント基板と全く同じランド配置で構成され
ており、符号2で示す丸印が部品実装用のランド(BG
A、CSP用実装パッド)、符号3で示す2重丸印がス
ルーホールランド(バイヤホール)である。
The printed circuit board 1 shown in FIG. 1 has exactly the same land arrangement as that of the conventional printed circuit board shown in FIG.
A, mounting pads for CSP), and double circles indicated by reference numeral 3 are through-hole lands (via holes).

【0018】ここで、前記実装パッド2の配置間や実装
パッド2の周辺部におけるランド配置のように、実装パ
ッド2とスルーホールランド3とが互いに隣接・近接す
る部位における絶縁被覆処理については、図3に示した
ように、従来が当該部位に存在するスルーホールランド
3を個々に覆った構造としたのに対し、本実施形態にお
いては、図1に示すように、前記スルーホール群を一括
して領域a1(実装パッド2の配置間)と領域a2(実
装パッド2の周辺部)に区分けし、各々領域a1、a2
の全体を絶縁被覆するようにした点が相違している。
尚、絶縁材料としては、マーキングインク(シルク)、
ソルダーレジストの他、絶縁フィルム等を使用すること
ができる。
Here, as in the case of the land arrangement in the arrangement of the mounting pads 2 and the periphery of the mounting pad 2, the insulation coating processing in the part where the mounting pad 2 and the through-hole land 3 are adjacent to or close to each other is as follows. As shown in FIG. 3, the through hole lands 3 existing in the portion are conventionally individually covered as shown in FIG. 3, but in the present embodiment, as shown in FIG. And divided into a region a1 (between the arrangement of the mounting pads 2) and a region a2 (a peripheral portion of the mounting pad 2).
Is different from the first embodiment in that the entire structure is insulated.
Insulation materials include marking ink (silk),
In addition to the solder resist, an insulating film or the like can be used.

【0019】こうすることにより、従来構造のように被
覆膜の厚みが不均一となる問題が解消され、図2に示す
ように、被覆膜の厚みを均一に、且つ全体的に薄く印刷
することができるようになる。
This solves the problem that the thickness of the coating film becomes non-uniform as in the conventional structure, and as shown in FIG. 2, the thickness of the coating film is made uniform and thin as a whole. Will be able to

【0020】因みに、従来構造の被覆膜と本発明による
構造の被覆膜の厚みを比較すると下表のようになった。
尚、この厚みデータは、前記プリント基板1において任
意のバイヤホール11箇所(NO1〜11)について測
定したもので、被覆についてはシルク印刷とした。
Incidentally, the following table shows a comparison between the thickness of the coating film of the conventional structure and the thickness of the coating film of the structure according to the present invention.
The thickness data was measured at 11 arbitrary via holes (NO1 to 11) on the printed circuit board 1, and the coating was silk-screened.

【0021】 従来の被膜厚(μm) 本発明の被膜厚(μm) NO1 33.0 22.0 NO2 36.0 19.0 NO3 34.0 22.0 NO4 38.0 20.0 NO5 40.0 20.0 NO6 38.0 23.0 NO7 28.0 22.0 NO8 31.0 22.0 NO9 30.0 20.0 NO10 32.0 20.0 NO11 32.0 19.0Conventional coating thickness (μm) Coating thickness (μm) of the present invention NO1 33.0 22.0 NO2 36.0 19.0 NO3 34.0 22.0 NO4 38.0 20.0 NO5 40.0 20.0 NO6 38.0 23.0 NO7 28.0 22.0 NO8 31.0 22.0 NO9 30.0 20.0 NO10 32.0 20.0 NO11 32.0 19.0

【0022】本データによれば、従来の場合、厚み平均
33.8μm、厚みバラツキ3.6μm(標準偏差)で
あったのに対し、本発明の場合は、厚み平均20.8μ
m、厚みバラツキ1.3μmであった。
According to the data, the thickness average was 33.8 μm and the thickness variation was 3.6 μm (standard deviation) in the conventional case, whereas the thickness average was 20.8 μm in the case of the present invention.
m, and the thickness variation was 1.3 μm.

【0023】このように、本発明では、被覆膜の厚みを
均一に、且つ、全体的に薄くできるので半田ブリッジに
よる導体間の短絡を防止できるばかりでなく、部品実装
時の半田ペーストの印刷(マイクロ半田印刷)を容易に
し、印刷不良を低減することができる。また、被覆膜が
一様に薄ければ実装パッド配置部分との高低差を小さく
することができ、部品搭載面の平面度が保たれるため、
BGAやCSP等多数の半田バンプを有する電子部品の
実装に際し支障を来すこともなく、実装不良を低減でき
る。すなわち、本発明では、被覆膜の厚みを部品の半田
バンプの高さより常に薄くできるため、バンプとパッド
が密着し部品の浮き等が生じないから、半田接続が確実
となる。
As described above, according to the present invention, since the thickness of the coating film can be made uniform and thin as a whole, not only short-circuiting between conductors due to the solder bridge can be prevented, but also printing of solder paste at the time of component mounting. (Micro solder printing) can be facilitated and printing defects can be reduced. In addition, if the coating film is uniformly thin, the height difference from the mounting pad arrangement portion can be reduced, and the flatness of the component mounting surface is maintained,
Mounting defects can be reduced without hindering the mounting of electronic components having a large number of solder bumps such as BGA and CSP. That is, in the present invention, since the thickness of the coating film can always be made smaller than the height of the solder bump of the component, the bump and the pad are in close contact with each other, and no floating of the component occurs, so that the solder connection is ensured.

【0024】また、本発明では従来と異なり、上記した
スルーホールランド3の絶縁被覆処理をNi/Au等に
よる導体表面仕上げ後に行うようにした。こうすること
により、表面処理の際のメッキ液等がスルーホール内部
に残留することが無くなり、従来のような残留メッキ液
によるスルーホール導体の腐食・断線が防止でき、スル
ーホールの信頼性(導通性)を向上することができる。
Further, in the present invention, unlike the conventional case, the insulating coating treatment of the through-hole land 3 is performed after the conductor surface is finished with Ni / Au or the like. By doing so, the plating solution during the surface treatment does not remain inside the through-hole, and the corrosion and disconnection of the through-hole conductor due to the residual plating solution as in the prior art can be prevented. ) Can be improved.

【0025】以上本実施形態では、プリント基板に搭載
する電子部品としてBGA、CSPについて説明した
が、これらに限定されるものではなく、半田バンプを有
する全ての半導体部品の実装に有効であることは勿論で
ある。
In this embodiment, the BGA and the CSP have been described as electronic components mounted on a printed circuit board. However, the present invention is not limited to these, and it is effective for mounting all semiconductor components having solder bumps. Of course.

【0026】[0026]

【発明の効果】以上説明したように、本発明によれば、
実装パッドに近接・隣接する露出パターンを絶縁材にて
一括被覆するようにしたので、半田ブリッジによる導体
間の短絡事故を防止できるといった本来の作用効果と共
に被覆膜の厚みを均一に、且つ全体的に薄くできること
から、半田ペーストの印刷性が向上し、印刷不良を低減
できる。また、部品搭載面の平面度が保たれるため、B
GA、CSP等半田バンプ付き電子部品の実装性も向上
し、実装不良を低減できる。
As described above, according to the present invention,
The exposed pattern near / adjacent to the mounting pad is covered with the insulating material at a time, so the short circuit between conductors due to solder bridges can be prevented. Since the solder paste can be made thinner, the printability of the solder paste is improved, and printing defects can be reduced. Also, since the flatness of the component mounting surface is maintained, B
The mountability of electronic components with solder bumps such as GA and CSP is also improved, and mounting defects can be reduced.

【0027】さらに、前記絶縁被覆処理を導体表面処理
工程後に行うことにより、メッキ液によるスルーホール
導体の腐食・断線が防止でき、スルーホールの信頼性が
向上し、電子部品モジュールの信頼性向上に寄与でき
る。
Further, by performing the insulating coating treatment after the conductor surface treatment step, corrosion and disconnection of the through-hole conductor due to the plating solution can be prevented, the reliability of the through-hole is improved, and the reliability of the electronic component module is improved. Can contribute.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るプリント基板の部品搭載面におけ
るランドパターンの配置状態を示す図である。
FIG. 1 is a diagram showing an arrangement state of a land pattern on a component mounting surface of a printed circuit board according to the present invention.

【図2】図1に示すプリント基板の断面図である。FIG. 2 is a cross-sectional view of the printed circuit board shown in FIG.

【図3】従来のプリント基板の部品搭載面におけるラン
ドパターンの配置状態を示す図である。
FIG. 3 is a diagram showing an arrangement state of a land pattern on a component mounting surface of a conventional printed circuit board.

【図4】図3示すプリント基板の断面図である。FIG. 4 is a sectional view of the printed circuit board shown in FIG. 3;

【符号の説明】[Explanation of symbols]

1 プリント基板 2 実装パッド 3 露出パターン(スルーホールランド) 4 絶縁材 DESCRIPTION OF SYMBOLS 1 Printed circuit board 2 Mounting pad 3 Exposed pattern (through-hole land) 4 Insulation material

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 半田バンプ付き電子部品を搭載するプリ
ント基板において、 前記電子部品の半田バンプが接続される実装パッドに近
接する露出パターンを絶縁材にて一括被覆して成ること
を特徴とするプリント基板。
1. A printed circuit board on which an electronic component with solder bumps is mounted, wherein an exposed pattern close to a mounting pad to which the solder bump of the electronic component is connected is collectively covered with an insulating material. substrate.
【請求項2】 前記露出パターンを被覆する部位が、前
記実装パッドの配置間、および実装パッドの周辺部全領
域であることを特徴とする請求項1に記載のプリント基
板。
2. The printed circuit board according to claim 1, wherein the portion covering the exposed pattern is between the arrangement of the mounting pads and the whole area around the mounting pads.
【請求項3】 前記露出パターンの絶縁被覆処理が、導
体表面処理工程後に行われることを特徴とする請求項1
または請求項2の何れかに記載のプリント基板。
3. The method according to claim 1, wherein the insulating coating of the exposed pattern is performed after a conductor surface treatment step.
A printed circuit board according to claim 2.
【請求項4】 被覆材料として、マーキングインクを使
用することを特徴とする請求項1から請求項3までの何
れかに記載のプリント基板。
4. The printed circuit board according to claim 1, wherein a marking ink is used as the coating material.
【請求項5】 被覆材料として、ソルダーレジストを使
用することを特徴とする請求項1から請求項3までの何
れかに記載のプリント基板。
5. The printed circuit board according to claim 1, wherein a solder resist is used as the coating material.
【請求項6】 被覆材料として、絶縁フィルムを使用す
ることを特徴とする請求項1から請求項3までの何れか
に記載のプリント基板。
6. The printed circuit board according to claim 1, wherein an insulating film is used as the coating material.
【請求項7】 前記電子部品が、半田バンプを通して実
装パッドに接続されるBGAまたはCSPであることを
特徴とする請求項1から請求項6までの何れかに記載の
プリント基板。
7. The printed circuit board according to claim 1, wherein the electronic component is a BGA or a CSP connected to a mounting pad through a solder bump.
JP2000370868A 2000-12-06 2000-12-06 Printed board Pending JP2002176249A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000370868A JP2002176249A (en) 2000-12-06 2000-12-06 Printed board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000370868A JP2002176249A (en) 2000-12-06 2000-12-06 Printed board

Publications (1)

Publication Number Publication Date
JP2002176249A true JP2002176249A (en) 2002-06-21

Family

ID=18840678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000370868A Pending JP2002176249A (en) 2000-12-06 2000-12-06 Printed board

Country Status (1)

Country Link
JP (1) JP2002176249A (en)

Similar Documents

Publication Publication Date Title
US8633587B2 (en) Package structure
JP3294740B2 (en) Semiconductor device
JP5017872B2 (en) Semiconductor device and manufacturing method thereof
KR20100054979A (en) Package on package substrate
JP3210881B2 (en) BGA package board
JPH10209317A (en) Semiconductor device
JP3927783B2 (en) Semiconductor parts
US6256207B1 (en) Chip-sized semiconductor device and process for making same
US20230254968A1 (en) Printed circuit board mesh routing to reduce solder ball joint failure during reflow
JP5157455B2 (en) Semiconductor device
US8273992B2 (en) Wiring board
JP2000312075A (en) Connective method and structure with printed wiring board
JP3166490B2 (en) BGA type semiconductor device
JP2002083900A (en) Chip size package
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
JP2002176249A (en) Printed board
JP2007027341A (en) Printed wiring board and electronic-components mounting structure
KR20030072855A (en) The method for plating bump pads of printed circuit board for flip chip BGA semiconductor package
JP4593831B2 (en) Chip size package
KR100808579B1 (en) Mounting structure of semiconductor package using ball mask tape
JP3589135B2 (en) Inspection probe board and manufacturing method thereof
JP2006100710A (en) Mounting structure of electronic component, and recorder having same mounting structure
JP2012015198A (en) Wiring board and manufacturing method of the same
JP3567835B2 (en) BGA type TAB tape and semiconductor device
JPH0918145A (en) Multilayer ceramic board

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050907

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060117