JP2002175219A - Data memory - Google Patents
Data memoryInfo
- Publication number
- JP2002175219A JP2002175219A JP2000372950A JP2000372950A JP2002175219A JP 2002175219 A JP2002175219 A JP 2002175219A JP 2000372950 A JP2000372950 A JP 2000372950A JP 2000372950 A JP2000372950 A JP 2000372950A JP 2002175219 A JP2002175219 A JP 2002175219A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory area
- memory
- area
- areas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、データ記憶装置に
係り、例えばフラッシュメモリ等の不揮発性メモリに用
いて好適なデータ記憶装置に関する。The present invention relates to a data storage device, and more particularly to a data storage device suitable for use in a nonvolatile memory such as a flash memory.
【0002】[0002]
【従来の技術】不揮発性メモリにデータを書き込んでい
るときに、不揮発性メモリ、マイクロコンピュータ又は
これらを結ぶ信号線上に、何らかの要因によって電気的
衝撃が発生することがある。その結果、不揮発性メモリ
に本来予定していなかったデータが書き込まれたり、デ
ータの書き込みが中止してしまうことがある。2. Description of the Related Art When data is written in a nonvolatile memory, an electrical shock may be generated on the nonvolatile memory, the microcomputer, or a signal line connecting the nonvolatile memory and the microcomputer for some reason. As a result, data that was originally not intended to be written may be written to the nonvolatile memory, or the data writing may be stopped.
【0003】しかし、このような電気的衝撃が発生して
も不揮発性メモリから正確なデータを読み出すことがで
きるように、従来、様々なデータ読み出し方法が提案さ
れている。[0005] However, various data reading methods have been conventionally proposed so that accurate data can be read from the nonvolatile memory even when such an electric shock occurs.
【0004】例えば、メモリ上の3つのエリアにそれぞ
れ同じデータを書き込み、読み出しの際には各エリアの
多数決をとることで、データの書き込み中に電源がオフ
になった場合でも、正確なデータを読み出すことができ
る技術が提案されている。For example, by writing the same data to three areas on a memory, and taking a majority decision in each area when reading, accurate data can be obtained even when the power is turned off during data writing. A technology that can be read has been proposed.
【0005】具体的には図3に示すように、従来の不揮
発性メモリ50は、第1のメモリエリア51、第2のメ
モリエリア52、第3のメモリエリア53とを備えてい
る。さらに、第1のメモリエリア51は、A1,B1・
・・,E1のエリアを備えている。第2のメモリエリア
52は、A2,B2・・・,E2のエリアを備えてい
る。第3のメモリエリア53は、A3,B3・・・,E
3のエリアを備えている。More specifically, as shown in FIG. 3, a conventional non-volatile memory 50 includes a first memory area 51, a second memory area 52, and a third memory area 53. Further, the first memory area 51 includes A1, B1.
・ ・, E1 area is provided. The second memory area 52 includes areas A2, B2,..., E2. The third memory area 53 includes A3, B3,.
It has three areas.
【0006】そして、不揮発性メモリ50にデータA,
B,C,D,Eを書き込む場合、データAをエリアA
1,A2,A3に書き込み、データBをエリアB1,B
2,B3に書き込み、データCをエリアC1,C2,C
3に書き込み、データDをエリアD1,D2,D3に書
き込み、データEをエリアE1,E2,E3に書き込
む。The data A,
When writing B, C, D, and E, data A
1, A2, A3 and write data B in areas B1, B
2, B3, and write data C in areas C1, C2, C
3, data D is written to areas D1, D2, D3, and data E is written to areas E1, E2, E3.
【0007】データAを読み出すときは、エリアA1,
A2,A3に書き込まれているデータの多数決をとり、
多数のデータをデータAとして読み出す。データBを読
み出すときは、エリアB1,B2,B3に書き込まれて
いるデータの多数決をとり、多数になったデータをデー
タBとして読み出す。データC,D,Eについても同様
である。When reading data A, areas A1,
Take the majority decision of the data written in A2 and A3,
A large number of data are read as data A. When reading the data B, the majority of the data written in the areas B1, B2, and B3 is determined, and the increased data is read as the data B. The same applies to data C, D, and E.
【0008】[0008]
【発明が解決しようとする課題】上述したデータの書き
込み方法を採用すると、データA,B,C,D,Eが互
いに相関がないときは特に問題が生じないが、相関があ
るときは問題が生じる。When the above-described data writing method is adopted, no particular problem occurs when the data A, B, C, D, and E have no correlation with each other. Occurs.
【0009】例えば、データAが全プリント枚数、デー
タBがA4横の用紙のみのプリント枚数、データCが両
面印刷枚数を示すものとする。このとき、データA,
B,Cはそれぞれ相関がある。For example, it is assumed that data A indicates the total number of prints, data B indicates the number of prints of only A4 landscape paper, and data C indicates the number of double-sided prints. At this time, data A,
B and C each have a correlation.
【0010】ここで、上述したデータの書き込み方法に
おいて、エリアA3にデータAを書き込んだときに電源
がオフになった場合、データAだけが更新されたことに
なる。したがって、データA対データB、データA対デ
ータCの関係がおかしくなり、上述した方法でデータを
読み出しても、正確なプリント枚数を示すデータを読み
出すことができなくなる。In the data writing method described above, if the power is turned off when the data A is written to the area A3, only the data A is updated. Therefore, the relationship between the data A and the data B and the relationship between the data A and the data C is broken, and even if the data is read by the above-described method, the data indicating the exact number of prints cannot be read.
【0011】本発明は、上述した課題を解決するために
提案されたものであり、相関性の高いデータについて、
その相関性を壊すことなくデータを書き込んだり読み出
すことができるデータ記憶装置を提供することを目的と
する。The present invention has been proposed in order to solve the above-mentioned problems, and has been proposed for highly correlated data.
It is an object of the present invention to provide a data storage device capable of writing and reading data without breaking the correlation.
【0012】[0012]
【課題を解決するための手段】請求項1記載の発明は、
データを所定単位毎に記憶するメモリエリアを複数有す
る記憶手段と、前記記憶手段の各メモリエリアに対し
て、相関性の高いデータを、相関性を維持した状態で一
のメモリエリアに書き込んだ後、さらに前記相関性を維
持した状態で他のメモリエリアに書き込む処理を繰り返
し行う書込手段と、により構成されている。According to the first aspect of the present invention,
A storage unit having a plurality of memory areas for storing data for each predetermined unit, and for each memory area of the storage unit, data having high correlation is written into one memory area while maintaining the correlation. Writing means for repeatedly performing a process of writing to another memory area while maintaining the correlation.
【0013】記憶手段には、入力されるデータを所定単
位毎に記憶するメモリエリアが複数設けられている。書
込手段は、相関性の高いデータを記憶手段に書き込むと
きは、記憶手段に設けられた複数のメモリエリアに、デ
ータの相関性を維持した状態でそれぞれ複数回書き込
む。[0013] The storage means is provided with a plurality of memory areas for storing input data for each predetermined unit. When writing highly correlated data to the storage means, the writing means writes the data to a plurality of memory areas provided in the storage means a plurality of times while maintaining the data correlation.
【0014】請求項2記載の発明は、前記記憶手段の各
メモリエリアの中から、データの書き込み時に電気的衝
撃を受けていないメモリエリアを選択し、選択したメモ
リエリアに書き込まれているデータを読み出す読出手段
を更に備えて構成されている。According to a second aspect of the present invention, a memory area which has not been subjected to an electric shock when data is written is selected from each memory area of the storage means, and the data written in the selected memory area is stored. The apparatus further comprises reading means for reading.
【0015】データの書き込み時に電源のオフなどによ
って電気的衝撃の受けたメモリエリアには、電気的衝撃
により誤ったデータが書き込まれていたり、途中までし
かデータが書き込まれていない。一方、電気的衝撃を受
けていないメモリエリアには、相関性の高いデータが相
関性を維持したまま記憶されている。そこで、読出手段
は、データの書き込み時に電気的衝撃を受けたメモリエ
リア以外のメモリエリアを選択し、選択したメモリエリ
アのデータを読み出すことで、相関性を維持した状態の
データを得ることができる。In a memory area that has been subjected to an electric shock due to a power-off or the like at the time of writing data, erroneous data has been written due to the electric shock or data has been written only halfway. On the other hand, in a memory area that has not been subjected to an electric shock, data having a high correlation is stored while maintaining the correlation. Therefore, the reading means selects a memory area other than the memory area subjected to the electric shock at the time of data writing, and reads out the data of the selected memory area, thereby obtaining data in a state where the correlation is maintained. .
【0016】[0016]
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら詳細に説明する。Embodiments of the present invention will be described below in detail with reference to the drawings.
【0017】図1に示すように、本発明の第1の実施の
形態に係るデータ記憶装置は、データの書き込みや読み
出しを行う中央処理演算ユニット(CPU)1と、CP
U1の制御プログラムを記憶したリード・オンリー・メ
モリ(ROM)2と、不揮発性メモリで構成されたデー
タ記憶部3とを備えている。なお、これらはデータバス
4を介して互いに接続されている。As shown in FIG. 1, a data storage device according to a first embodiment of the present invention comprises a central processing unit (CPU) 1 for writing and reading data, and a CP.
A read-only memory (ROM) 2 storing a control program of U1 and a data storage unit 3 composed of a nonvolatile memory are provided. These are connected to each other via the data bus 4.
【0018】データ記憶部3は、第1のメモリエリア1
1と、第2のメモリエリア12と、第3のメモリエリア
13とを備えている。さらに、第1のメモリエリア11
は、A1,B1,・・・,E1の各エリアを備えてい
る。第2のメモリエリア12は、A2,B2,・・・,
E2の各エリアを備えている。第3のメモリエリア13
は、A3,B3,・・・,E3の各エリアを備えてい
る。The data storage unit 3 stores the first memory area 1
1, a second memory area 12, and a third memory area 13. Further, the first memory area 11
Has areas A1, B1,..., E1. The second memory area 12 includes A2, B2,.
Each area of E2 is provided. Third memory area 13
Has areas A3, B3,..., E3.
【0019】第1乃至第3のメモリエリア11,12,
13には、データA,B,C,D,Eが記憶される。こ
こで、データA,B,C,D,Eは、相関性が高く、例
えば全部互いに相関している場合に限らず、一部に独立
したデータが含まれていてもよい。The first to third memory areas 11, 12,
13 stores data A, B, C, D, and E. Here, the data A, B, C, D, and E have high correlation, and are not limited to, for example, a case where all are correlated with each other, and may include independent data in part.
【0020】なお、第1のメモリエリア11は5つのエ
リアを備えているが、本発明はこれに限定されるもので
はない。すなわち、書き込まれるデータの相関性に応じ
て、第1のメモリエリア11に所望の個数のエリアを設
けることができる。第2及び第3のメモリエリアについ
ても同様に、書き込まれるデータの相関性に応じて所望
の個数のエリアを設けることができる。Although the first memory area 11 has five areas, the present invention is not limited to this. That is, a desired number of areas can be provided in the first memory area 11 according to the correlation of the data to be written. Similarly, in the second and third memory areas, a desired number of areas can be provided according to the correlation of data to be written.
【0021】そして、データバス4にデータA,B,
C,D,Eが流れると、CPU1は、これらのデータを
以下のようにしてデータ記憶部3に書き込む。Then, data A, B,
When C, D, and E flow, the CPU 1 writes these data into the data storage unit 3 as follows.
【0022】CPU1は、データA,B,C,D,Eを
まとめて第1のメモリエリア11に書き込む。つまり、
データAをエリアA1に、データBをエリアB1に、デ
ータCをエリアC1に、データDをエリアD1に、デー
タEをエリアE1に書き込む。The CPU 1 collectively writes the data A, B, C, D, and E into the first memory area 11. That is,
Data A is written to area A1, data B is written to area B1, data C is written to area C1, data D is written to area D1, and data E is written to area E1.
【0023】つぎに、CPU1は、データA,B,C,
D,Eをまとめて第2のメモリエリア12に書き込む。
つまり、データAをエリアA2に、データBをエリアB
2に、データCをエリアC2に、データDをエリアD2
に、データEをエリアE2に書き込む。Next, the CPU 1 stores data A, B, C,
D and E are written together in the second memory area 12.
That is, data A is stored in area A2, data B is stored in area B
2, data C in area C2, and data D in area D2.
Then, the data E is written to the area E2.
【0024】最後に、CPU1は、データA,B,C,
D,Eをまとめて第3のメモリエリア13に書き込む。
つまり、データAをエリアA3に、データBをエリアB
3に、データCをエリアC3に、データDをエリアD3
に、データEをエリアE3に書き込む。Finally, the CPU 1 stores the data A, B, C,
D and E are collectively written to the third memory area 13.
That is, data A is stored in area A3, data B is stored in area B
3, data C in area C3, and data D in area D3.
Then, the data E is written to the area E3.
【0025】以上のように、CPU1は、データA,
B,C,D,E全部を第1のメモリエリア11に書き込
み、次にその全部を第2のメモリエリア12に書き込
み、最後にその全部を第3のメモリエリア13に書き込
む処理を行う。As described above, the CPU 1 outputs the data A,
A process of writing all of B, C, D, and E into the first memory area 11, then writing all of them into the second memory area 12, and finally writing all of them into the third memory area 13 is performed.
【0026】一方、データの読み出しの際には、CPU
1は、書き込み時の状況に応じて第1のメモリエリア1
1、第2のメモリエリア12、第3のメモリエリア13
のいずれか1つを選択する。On the other hand, when reading data, the CPU
1 is a first memory area 1 according to a writing situation.
1, second memory area 12, third memory area 13
Is selected.
【0027】データの書き込み時に電源オフ等の電気的
衝撃がなかった場合は、CPU1は、第1乃至第3のメ
モリエリア11,12,13のどれを選択してもよい
が、最新のデータが記憶されている第3のメモリエリア
13を選択するのが好ましい。If there is no electric shock such as power-off at the time of writing data, the CPU 1 may select any of the first to third memory areas 11, 12, and 13. It is preferable to select the stored third memory area 13.
【0028】第1のメモリエリア11へのデータの書き
込み時に電気的衝撃があった場合は、CPU1は、第2
のメモリエリア12又は第3のメモリエリア13を選択
することができるが、最新のデータが記憶されている第
3のメモリエリア13を選択するのが好ましい。If there is an electric shock when data is written to the first memory area 11, the CPU 1
The memory area 12 or the third memory area 13 can be selected, but it is preferable to select the third memory area 13 in which the latest data is stored.
【0029】第2のメモリエリア12へのデータの書き
込み時に電気的衝撃があった場合は、CPU1は、第1
のメモリエリア11又は第3のメモリエリア13を選択
することができる。なお、第3のメモリエリア13には
更新前のデータが記憶され、第1のメモリエリア11に
は更新後の最新のデータが記憶されているので、CPU
1は、第1のメモリエリア11を選択するのが好まし
い。If there is an electric shock at the time of writing data to the second memory area 12, the CPU 1
Memory area 11 or the third memory area 13 can be selected. Note that the third memory area 13 stores data before update, and the first memory area 11 stores the latest data after update.
Preferably, 1 selects the first memory area 11.
【0030】第3のメモリエリア13へのデータの書き
込み時に電気的衝撃があった場合は、CPU1は、第1
のメモリエリア11又は第2のメモリエリア12を選択
することができるが、最新のデータが記憶されている第
2のメモリエリア12を選択するのが好ましい。If there is an electric shock when data is written to the third memory area 13, the CPU 1
Can be selected, but it is preferable to select the second memory area 12 in which the latest data is stored.
【0031】そして、CPU1は、選択したエリアの中
からデータA,B,C,D,Eを読み出し、データバス
4を介して所定の回路に供給する。Then, the CPU 1 reads the data A, B, C, D, and E from the selected area and supplies the data to a predetermined circuit via the data bus 4.
【0032】以上のように、第1の実施の形態に係るデ
ータ記憶装置は、相関性の高いデータをまとめて各メモ
リエリアに書き込み、電気的衝撃のなかったメモリエリ
アからデータをまとめて読み出すことによって、一部の
データのみが更新されて、データ間の関係がおかしくな
ることを防止することができる。つまり、データの書き
込み時に電源のオフのような電気的衝撃があったとして
も、更新前又は更新後の相関性の高いデータを読み出す
ことができるので、データの相関性の状態を常に維持す
ることができる。また、データ記憶装置は、データ記憶
部3のメモリエリアを大きく3つに分けているので、比
較的容易に制御することができる。As described above, the data storage device according to the first embodiment collectively writes highly correlated data to each memory area, and collectively reads data from a memory area where there is no electrical shock. Thus, it is possible to prevent a situation in which only a part of the data is updated and the relationship between the data is not broken. In other words, even if there is an electric shock such as turning off the power at the time of writing data, highly correlated data before or after updating can be read, so that the correlation state of the data must always be maintained. Can be. Further, since the data storage device divides the memory area of the data storage unit 3 into three large areas, it can be controlled relatively easily.
【0033】つぎに、本発明の第2の実施の形態につい
て説明する。なお、第1の実施の形態と同一の部位には
同一の符号を付し、詳細な説明は省略する。第2の実施
の形態に係るデータ記憶装置は、データA,B,C及び
データD,Eの相関性が高いときに用いて好適である。Next, a second embodiment of the present invention will be described. The same parts as those in the first embodiment are denoted by the same reference numerals, and detailed description is omitted. The data storage device according to the second embodiment is suitable for use when data A, B, C and data D, E have high correlation.
【0034】図2に示すように、本実施の形態に係るデ
ータ記憶装置は、データの書き込みや読み出しを行うC
PU1と、CPU1の制御プログラムを記憶したROM
2と、不揮発性メモリで構成されたデータ記憶部3とを
備えている。なお、これらはデータバス4を介して互い
に接続されている。As shown in FIG. 2, the data storage device according to the present embodiment has a C
PU1 and ROM storing a control program for CPU1
2 and a data storage unit 3 composed of a nonvolatile memory. These are connected to each other via the data bus 4.
【0035】データ記憶部3は、データA,B,Cを記
憶する第1乃至第3のメモリエリア21,22,23
と、データD,Eを記憶する第4乃至第6のメモリエリ
ア24,25,26とを備えている。The data storage section 3 includes first to third memory areas 21, 22, 23 for storing data A, B, and C.
And fourth to sixth memory areas 24, 25 and 26 for storing data D and E.
【0036】第1のメモリエリア21は、A1,B1,
C1の各エリアを備えている。第2のメモリエリア22
は、A2,B2,C2の各エリアを備えている。第3の
メモリエリア23は、A3,B3,C3の各エリアを備
えている。The first memory area 21 includes A1, B1,
Each area of C1 is provided. Second memory area 22
Has areas A2, B2, and C2. The third memory area 23 includes areas A3, B3, and C3.
【0037】第4のメモリエリア24は、D1,E1の
各エリアを備えている。第5のメモリエリア25は、D
2,E2の各エリアを備えている。第6のメモリエリア
26は、D3,E3の各エリアを備えている。The fourth memory area 24 has areas D1 and E1. The fifth memory area 25 stores D
2 and E2. The sixth memory area 26 has areas D3 and E3.
【0038】そして、データバス4にデータA,B,
C,D,Eが流れると、CPU1は、これらのデータを
以下のようにしてデータ記憶部3に書き込む。Then, data A, B,
When C, D, and E flow, the CPU 1 writes these data into the data storage unit 3 as follows.
【0039】CPU1は、データA,B,Cをまとめて
第1のメモリエリア21に書き込む。つまり、データA
をエリアA1に、データBをエリアB1に、データCを
エリアC1に書き込む。次に、CPU1は、データA,
B,Cをまとめて第2のメモリエリア22に書き込む。
最後に、CPU1は、データA,B,Cをまとめて第3
のメモリエリア23に書き込む。The CPU 1 collectively writes the data A, B, and C into the first memory area 21. That is, data A
In the area A1, the data B in the area B1, and the data C in the area C1. Next, the CPU 1 outputs data A,
B and C are written together in the second memory area 22.
Finally, the CPU 1 collects the data A, B, and C into a third
Is written to the memory area 23.
【0040】さらに、CPU1は、データD,Eをまと
めて第4のメモリエリア24に書き込む。つまり、デー
タDをエリアD1に、データEをエリアE1に書き込
む。次に、CPU1は、データD,Eをまとめて第5の
メモリエリア25に書き込む。最後に、CPU1は、デ
ータD,Eをまとめて第6のメモリエリア26に書き込
む。Further, the CPU 1 writes the data D and E together in the fourth memory area 24. That is, data D is written in area D1, and data E is written in area E1. Next, the CPU 1 collectively writes the data D and E into the fifth memory area 25. Finally, the CPU 1 collectively writes the data D and E into the sixth memory area 26.
【0041】以上のように、CPU1は、データA,
B,Cを第1のメモリエリア21に書き込み、次に第2
のメモリエリア22に書き込み、最後に第3のメモリエ
リア23に書き込む処理を行う。その後、データD,E
を第4のメモリエリア24に書き込み、次に第5のメモ
リエリア25に書き込み、最後に第6のメモリエリア2
6に書き込む処理を行う。As described above, the CPU 1 sets the data A,
B and C are written in the first memory area 21, and then the second
Then, a process of writing to the third memory area 23 is performed. Then, data D and E
Is written to the fourth memory area 24, then to the fifth memory area 25, and finally to the sixth memory area 2
6 is performed.
【0042】一方、データの読み出しの際には、CPU
1は、書き込み時の状況に応じて、第1乃至第3のメモ
リエリア21,22,23の中から1つを選択し、更に
第4乃至第6のメモリエリア24,25,26の中から
1つを選択する。On the other hand, when reading data, the CPU
1 selects one of the first to third memory areas 21, 22, 23 according to the writing situation, and further selects one of the fourth to sixth memory areas 24, 25, 26. Select one.
【0043】データの書き込み時に電源オフ等の電気的
衝撃がなかった場合は、CPU1は、第1乃至第3のメ
モリエリア21,22,23の中からどれを選択しても
よく、さらに、第4乃至第6のメモリエリア24,2
5,26の中からどれを選択してもよい。但し、最新の
データが記憶されている第3のメモリエリア23及び第
6のメモリエリア26を選択するのが好ましい。If there is no electric shock such as power-off at the time of writing data, the CPU 1 may select any one of the first to third memory areas 21, 22, 23. Fourth to sixth memory areas 24, 2
Any of 5 and 26 may be selected. However, it is preferable to select the third memory area 23 and the sixth memory area 26 in which the latest data is stored.
【0044】第1乃至第3のメモリエリア21,22,
23のいずれかにデータを書き込んでいる時に電気的衝
撃があった場合は、CPU11は、第1の実施の形態に
おけるメモリエリアの選択と同様にして、第1乃至第3
のメモリエリア21,22,23の中から電気的衝撃の
受けたメモリエリアを除いて、いずれか1つを選択す
る。このとき、第4乃至第6のメモリエリア24,2
5,26についてはどれを選択してもよいが、最新のデ
ータが記憶されている第6のメモリエリア26を選択す
るのが好ましい。The first to third memory areas 21, 22, 22
If there is an electric shock while writing data to any one of the memory areas 23, the CPU 11 executes the first to third steps in the same manner as the selection of the memory area in the first embodiment.
Of the memory areas 21, 22, and 23 except for the memory area subjected to the electric shock, and selects one of them. At this time, the fourth to sixth memory areas 24, 2
Any one of the fifth and 26 may be selected, but it is preferable to select the sixth memory area 26 in which the latest data is stored.
【0045】また、第4乃至第6のメモリエリア24,
25,26のいずれかにデータを書き込んでいる時に電
気的衝撃があった場合は、CPU11は、第1の実施の
形態におけるメモリエリアの選択と同様にして、第4乃
至第6のメモリエリア24,25,26の中から電気的
衝撃を受けたメモリエリアを除いて、いずれか1つを選
択する。このとき、第1乃至第3のメモリエリア21,
22,23についてはどれを選択してもよいが、最新の
データが記憶されている第3のメモリエリア23を選択
するのが好ましい。The fourth to sixth memory areas 24,
If there is an electric shock while writing data to any of the memory areas 25 and 26, the CPU 11 proceeds to the fourth to sixth memory areas 24 in the same manner as the selection of the memory area in the first embodiment. , 25, and 26 except for the memory area subjected to the electric shock, and selects one of them. At this time, the first to third memory areas 21,
Any one of 22, 22 can be selected, but it is preferable to select the third memory area 23 in which the latest data is stored.
【0046】そして、CPU1は、選択したメモリエリ
アの中からそれぞれデータA,B,C及びデータD,E
を読み出し、データバス4を介して所定の回路に供給す
る。Then, the CPU 1 selects data A, B, C and data D, E from the selected memory area, respectively.
And supplies it to a predetermined circuit via the data bus 4.
【0047】以上のように、第2の実施の形態に係るデ
ータ記憶装置は、相関性の高いデータをまとめて各メモ
リエリアに書き込み、電源オフ等の電気的衝撃のなかっ
たメモリエリアからデータをまとめて読み出すことによ
って、一部のデータのみが更新されて、データ間の関係
がおかしくなることを防止することができる。As described above, the data storage device according to the second embodiment collectively writes highly correlated data in each memory area, and stores data from a memory area which has not been subjected to an electric shock such as power-off. By reading them all together, it is possible to prevent a situation in which only a part of the data is updated and the relationship between the data is broken.
【0048】また、データ記憶装置は、データ記憶部3
のメモリエリアをデータの相関性に応じて細かく分ける
ことによって、電源がオフになったとしても極力多くの
更新後のデータを読み出すことができる。The data storage device has a data storage unit 3
By dividing the memory area into smaller areas according to the correlation of data, it is possible to read as much updated data as possible even if the power is turned off.
【0049】なお、本実施の形態では、データA,B,
C及びデータD,Eがそれぞれ相関している場合につい
て説明したが、本発明はデータA,B,C及びデータ
D,Eのいずれか一方のみ相関している場合であっても
適用することができる。In this embodiment, data A, B,
Although the case where C and data D and E are correlated has been described, the present invention can be applied even when only one of data A, B and C and data D and E are correlated. it can.
【0050】[0050]
【発明の効果】請求項1記載の発明は、記憶手段の各メ
モリエリアに対して、相関性の高いデータを、相関性を
維持した状態で一のメモリエリアに書き込んだ後、さら
に相関性を維持した状態で他のメモリエリアに書き込む
処理を所定回数行うことによって、データの相関性の状
態を維持したまま記憶することができる。According to the first aspect of the present invention, after writing highly correlated data to one memory area in each memory area of the storage means while maintaining the correlation, the correlation is further increased. By performing a process of writing to another memory area a predetermined number of times while maintaining the state, the data can be stored while maintaining the correlation state.
【0051】請求項2記載の発明は、記憶手段の各メモ
リエリアの中から、データの書き込み時に電気的衝撃を
受けていないメモリエリアを選択し、選択したメモリエ
リアに書き込まれているデータを読み出すことによっ
て、相関性の状態を維持したデータをそのまま読み出す
ことができる。According to a second aspect of the present invention, a memory area which has not been subjected to an electric shock when data is written is selected from each memory area of the storage means, and the data written in the selected memory area is read. As a result, the data maintaining the state of the correlation can be read as it is.
【図1】 本発明の第1の実施の形態に係るデータ記憶
装置の構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of a data storage device according to a first embodiment of the present invention.
【図2】 本発明の第2の実施の形態に係るデータ記憶
装置の構成を示すブロック図である。FIG. 2 is a block diagram showing a configuration of a data storage device according to a second embodiment of the present invention.
【図3】 従来のデータ記憶装置の概略的な動作を説明
するための図である。FIG. 3 is a diagram illustrating a schematic operation of a conventional data storage device.
1 CPU 2 ROM 3 データ記憶部 1 CPU 2 ROM 3 Data storage unit
Claims (2)
リアを複数有する記憶手段と、 前記記憶手段の各メモリエリアに対して、相関性の高い
データを、相関性を維持した状態で一のメモリエリアに
書き込んだ後、さらに前記相関性を維持した状態で他の
メモリエリアに書き込む処理を所定回数行う書込手段
と、 を備えたデータ記憶装置。1. A storage unit having a plurality of memory areas for storing data in predetermined units, and a memory having high correlation with one memory in each memory area of the storage unit while maintaining the correlation. And a writing unit for performing a predetermined number of times of writing to another memory area while maintaining the correlation after writing to the area.
ら、データの書き込み時に電気的衝撃を受けていないメ
モリエリアを選択し、選択したメモリエリアに書き込ま
れているデータを読み出す読出手段を更に備えた請求項
1記載のデータ記憶装置。2. A reading means for selecting a memory area which has not been subjected to an electric shock at the time of writing data from each memory area of said storage means, and reading data written in the selected memory area. The data storage device according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000372950A JP2002175219A (en) | 2000-12-07 | 2000-12-07 | Data memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000372950A JP2002175219A (en) | 2000-12-07 | 2000-12-07 | Data memory |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002175219A true JP2002175219A (en) | 2002-06-21 |
Family
ID=18842414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000372950A Pending JP2002175219A (en) | 2000-12-07 | 2000-12-07 | Data memory |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002175219A (en) |
-
2000
- 2000-12-07 JP JP2000372950A patent/JP2002175219A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20030131185A1 (en) | Flash memory command abstraction | |
JP2000020391A (en) | Storage device, data processor and its method | |
JP2007287022A (en) | Information storage method for electronic control device | |
JP2003248631A (en) | Memory control circuit and memory control method | |
JP2002278850A (en) | Semiconductor device | |
CN106980513A (en) | A kind of switching method and device of dual boot file | |
JP2002175219A (en) | Data memory | |
JP2007249808A (en) | Function extension system and function extension equipment | |
JP4127307B2 (en) | Data storage device, data processing system, data processing method, and data processing device | |
JP2001147862A (en) | Flash memory writing method | |
JP4723334B2 (en) | DMA transfer system | |
JP2000066960A (en) | Backup system | |
JP2004199827A (en) | Data write-in device | |
JP2000099452A (en) | Dma control device | |
JP7219813B2 (en) | Arithmetic processing device, vehicle control device and update method | |
JPH07281962A (en) | Access method to electrically rewritable nonvolatile memory | |
JP2005071203A (en) | Microprocessor | |
JP3616541B2 (en) | Microprocessor device and microprocessor control method | |
JP3695078B2 (en) | Programmable controller with pulse output instructions | |
JPH11328089A (en) | Id information write circuit in device for pci bus interface | |
JPH06103056A (en) | Address controller | |
JP2005174009A (en) | Program rewriting process device | |
JP3405239B2 (en) | Initial value setting change device | |
JP4174272B2 (en) | Device controller | |
JP2001352036A (en) | Apparatus and method for initialization of semiconductor integrated circuit |