JP2002169635A - コンピュータにおける信号拡張装置 - Google Patents
コンピュータにおける信号拡張装置Info
- Publication number
- JP2002169635A JP2002169635A JP2000365735A JP2000365735A JP2002169635A JP 2002169635 A JP2002169635 A JP 2002169635A JP 2000365735 A JP2000365735 A JP 2000365735A JP 2000365735 A JP2000365735 A JP 2000365735A JP 2002169635 A JP2002169635 A JP 2002169635A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- power supply
- computer
- receiver
- main body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】 従来の信号拡張装置は、拡張回路の電源がオ
ンでコンピュータ本体の電源がオフの場合、電源からプ
ルアップ抵抗を通じてドライバに流れ込む電流の回り込
み現象が発生し、拡張回路に誤動作が発生することがあ
った。 【解決手段】 コンピュータ本体２と拡張回路１の各々
に相手側の電源電圧を監視し、その電圧レベルが予め設
定された基準電圧より低い場合に前記コンピュータ本体
２から前記拡張回路１へ伝達する信号をロックする信号
ロック手段１８，２４を設ける。
ンでコンピュータ本体の電源がオフの場合、電源からプ
ルアップ抵抗を通じてドライバに流れ込む電流の回り込
み現象が発生し、拡張回路に誤動作が発生することがあ
った。 【解決手段】 コンピュータ本体２と拡張回路１の各々
に相手側の電源電圧を監視し、その電圧レベルが予め設
定された基準電圧より低い場合に前記コンピュータ本体
２から前記拡張回路１へ伝達する信号をロックする信号
ロック手段１８，２４を設ける。
Description
【０００１】
【発明の属する技術分野】この発明は、コンピュータの
機能や資源を拡大するため、コンピュータ本体にケーブ
ルを介して拡張ボックスを接続したコンピュータにおけ
る拡張装置に関するものである。
機能や資源を拡大するため、コンピュータ本体にケーブ
ルを介して拡張ボックスを接続したコンピュータにおけ
る拡張装置に関するものである。
【０００２】
【従来の技術】図５は、従来のコンピュータにおける信
号拡張装置の回路図であり、図において、１は拡張回
路、２はコンピュータ本体である。拡張回路１は、レシ
ーバ３，４、電源５、プルアップ抵抗６からなり、コン
ピュータ本体２はドライバ７，８、電源９、プルアップ
抵抗１０からなる。拡張回路１とコンピュータ本体２の
レシーバ３とドライバ８とは導線からなる信号ケーブル
１１で接続されており、コンピュータ本体２から拡張回
路１に信号Ｓが送出される。
号拡張装置の回路図であり、図において、１は拡張回
路、２はコンピュータ本体である。拡張回路１は、レシ
ーバ３，４、電源５、プルアップ抵抗６からなり、コン
ピュータ本体２はドライバ７，８、電源９、プルアップ
抵抗１０からなる。拡張回路１とコンピュータ本体２の
レシーバ３とドライバ８とは導線からなる信号ケーブル
１１で接続されており、コンピュータ本体２から拡張回
路１に信号Ｓが送出される。
【０００３】
【発明が解決しようとする課題】従来の信号拡張装置は
以上のように構成されているため、拡張回路１の電源５
がオンでコンピュータ本体２の電源９がオフの場合、電
源５から電流Ｉが、プルアップ抵抗６、信号ケーブル１
１、プルアップ抵抗１０を通じてドライバ７，８に流れ
込む、いわゆる電流の回り込み現象が発生する。このよ
うな電流の回り込みが生じると、コンピュータ本体２か
らの出力信号、つまり信号Ｓが浮いてしまうことがあ
る。その結果拡張回路１の入力ポイントＰのレベルに浮
きが生じ、コンピュータ本体２の電源９がオフのときは
拡張回路１の入力ポイントＰのレベルは本来であればＬ
（Ｌｏｗ）レベルを期待しているにもかかわらず、この
レベルがＨ（Ｈｉｇｈ）レベルと判定され、拡張回路１
に誤動作が発生することがあった。
以上のように構成されているため、拡張回路１の電源５
がオンでコンピュータ本体２の電源９がオフの場合、電
源５から電流Ｉが、プルアップ抵抗６、信号ケーブル１
１、プルアップ抵抗１０を通じてドライバ７，８に流れ
込む、いわゆる電流の回り込み現象が発生する。このよ
うな電流の回り込みが生じると、コンピュータ本体２か
らの出力信号、つまり信号Ｓが浮いてしまうことがあ
る。その結果拡張回路１の入力ポイントＰのレベルに浮
きが生じ、コンピュータ本体２の電源９がオフのときは
拡張回路１の入力ポイントＰのレベルは本来であればＬ
（Ｌｏｗ）レベルを期待しているにもかかわらず、この
レベルがＨ（Ｈｉｇｈ）レベルと判定され、拡張回路１
に誤動作が発生することがあった。
【０００４】この発明は上記のような課題を解決するた
めになされたもので、電流の回り込みによる信号の浮き
をなくし、拡張回路の誤動作をなくしたコンピュータに
おける信号拡張装置を得ることを目的とする。
めになされたもので、電流の回り込みによる信号の浮き
をなくし、拡張回路の誤動作をなくしたコンピュータに
おける信号拡張装置を得ることを目的とする。
【０００５】
【課題を解決するための手段】この発明に係るコンピュ
ータにおける信号拡張装置は、コンピュータ本体と拡張
回路の各々に相手側の電源電圧を監視し、その電圧レベ
ルが予め設定された基準電圧より低い場合に前記コンピ
ュータ本体から前記拡張回路へ伝達する信号をロックす
る信号ロック手段を設けたものである。
ータにおける信号拡張装置は、コンピュータ本体と拡張
回路の各々に相手側の電源電圧を監視し、その電圧レベ
ルが予め設定された基準電圧より低い場合に前記コンピ
ュータ本体から前記拡張回路へ伝達する信号をロックす
る信号ロック手段を設けたものである。
【０００６】この発明に係るコンピュータにおける信号
拡張装置は、前記信号ロック手段は、前記拡張回路のレ
シーバの入力側と前記コンピュータ本体の電源とに接続
されたコンパレータと、前記コンピュータ本体のドライ
バの入力側と前記拡張回路の電源とに接続されたコンパ
レータとを備え、該コンパレータの出力で前記拡張回路
のレシーバへの入力または前記コンピュータ本体のドラ
イバからの出力を遮断するようにしたものである。
拡張装置は、前記信号ロック手段は、前記拡張回路のレ
シーバの入力側と前記コンピュータ本体の電源とに接続
されたコンパレータと、前記コンピュータ本体のドライ
バの入力側と前記拡張回路の電源とに接続されたコンパ
レータとを備え、該コンパレータの出力で前記拡張回路
のレシーバへの入力または前記コンピュータ本体のドラ
イバからの出力を遮断するようにしたものである。
【０００７】この発明に係るコンピュータにおける信号
拡張装置は、プルアップ抵抗に直列に、前記電源から信
号ケーブルの方向にのみ電流が流れるようにダイオード
を接続したものである。
拡張装置は、プルアップ抵抗に直列に、前記電源から信
号ケーブルの方向にのみ電流が流れるようにダイオード
を接続したものである。
【０００８】この発明に係るコンピュータにおける信号
拡張装置は、コンピュータ本体のドライバには電気信号
を光信号に変換するトランシーバが設けられ、前記拡張
回路には光信号を電気信号に変換する光レシーバが設け
られ、前記トランシーバと光レシーバとが光ファイバケ
ーブルで接続されているものである。
拡張装置は、コンピュータ本体のドライバには電気信号
を光信号に変換するトランシーバが設けられ、前記拡張
回路には光信号を電気信号に変換する光レシーバが設け
られ、前記トランシーバと光レシーバとが光ファイバケ
ーブルで接続されているものである。
【０００９】
【発明の実施の形態】以下、この発明の実施の一形態を
図面に基づいて説明する。実施の形態１．図１におい
て、１は拡張回路、２はコンピュータ本体である。拡張
回路１は、レシーバ１３、電源１５、プルアップ抵抗１
６、抵抗１７およびコンパレータ１８からなる。コンピ
ュータ本体２は、ドライバ２０、電源２１、プルアップ
抵抗２２、抵抗２３およびコンパレータ２４からなる。
レシーバ１３とドライバ２０とは導線からなる信号ケー
ブル２５で接続されており、コンピュータ本体２から拡
張回路１に信号Ｓが送出されるようになっている。コン
パレータ１８は、コンピュータ本体２の電源２１の電圧
Ｖ２１を監視し、この電圧Ｖ２１のレベルによりレシー
バ１３を有効／無効に制御するようになっている。ま
た、コンパレータ２４は、拡張回路１の電源１５の電圧
Ｖ１５を監視し、この電圧Ｖ１５のレベルによりドライ
バ２０を有効／無効に制御するようになっている。
図面に基づいて説明する。実施の形態１．図１におい
て、１は拡張回路、２はコンピュータ本体である。拡張
回路１は、レシーバ１３、電源１５、プルアップ抵抗１
６、抵抗１７およびコンパレータ１８からなる。コンピ
ュータ本体２は、ドライバ２０、電源２１、プルアップ
抵抗２２、抵抗２３およびコンパレータ２４からなる。
レシーバ１３とドライバ２０とは導線からなる信号ケー
ブル２５で接続されており、コンピュータ本体２から拡
張回路１に信号Ｓが送出されるようになっている。コン
パレータ１８は、コンピュータ本体２の電源２１の電圧
Ｖ２１を監視し、この電圧Ｖ２１のレベルによりレシー
バ１３を有効／無効に制御するようになっている。ま
た、コンパレータ２４は、拡張回路１の電源１５の電圧
Ｖ１５を監視し、この電圧Ｖ１５のレベルによりドライ
バ２０を有効／無効に制御するようになっている。
【００１０】次に動作について説明する。コンピュータ
本体２の電源２１の電圧Ｖ２１の状態を信号Ｑ１のレベ
ルにより拡張回路１のコンパレータ１８で監視してい
る。この信号Ｑ１のレベルが基準電圧（Ｖ２１−１０％
程度に設定）より低い場合は、コンパレータ１８の出力
信号をＨ（Ｈｉｇｈ）レベルにし、レシーバ１３をディ
セーブル（無効）とし、信号Ｓの情報を拡張回路１に伝
えないようにする。
本体２の電源２１の電圧Ｖ２１の状態を信号Ｑ１のレベ
ルにより拡張回路１のコンパレータ１８で監視してい
る。この信号Ｑ１のレベルが基準電圧（Ｖ２１−１０％
程度に設定）より低い場合は、コンパレータ１８の出力
信号をＨ（Ｈｉｇｈ）レベルにし、レシーバ１３をディ
セーブル（無効）とし、信号Ｓの情報を拡張回路１に伝
えないようにする。
【００１１】コンピュータ本体２の電源２１が入ってい
る場合は、信号Ｑ１のレベルは電圧Ｖ２１となるため、
コンパレータ１８の出力信号はＬ（Ｌｏｗ）レベル、レ
シーバ１３をイネーブル（有効）とし、入力信号Ｓの情
報を拡張回路１に伝える。
る場合は、信号Ｑ１のレベルは電圧Ｖ２１となるため、
コンパレータ１８の出力信号はＬ（Ｌｏｗ）レベル、レ
シーバ１３をイネーブル（有効）とし、入力信号Ｓの情
報を拡張回路１に伝える。
【００１２】同様にして、コンピュータ本体２でも拡張
回路１の電源１５の電圧Ｖ１５を信号Ｑ２のレベルによ
りコンピュータ本体２のコンパレータ２４で監視し、拡
張回路１の電源１５が入っていないか基準電圧より低い
場合は、コンピュータ本体２のドライバ２０からの出力
信号をロックし、拡張回路１への信号Ｓが出ないように
している。
回路１の電源１５の電圧Ｖ１５を信号Ｑ２のレベルによ
りコンピュータ本体２のコンパレータ２４で監視し、拡
張回路１の電源１５が入っていないか基準電圧より低い
場合は、コンピュータ本体２のドライバ２０からの出力
信号をロックし、拡張回路１への信号Ｓが出ないように
している。
【００１３】以上のように、この実施の形態１によれ
ば、拡張回路１およびコンピュータ本体２の電源電圧Ｖ
１５およびＶ２１をコンパレータ２４および１８で監視
し、コンピュータ本体２または拡張回路１の電源が基準
以下の場合はコンピュータ本体２から拡張回路１への信
号を全てロックするようにしたので、電源オフ時の電流
の回り込みによる誤動作が防止できる。
ば、拡張回路１およびコンピュータ本体２の電源電圧Ｖ
１５およびＶ２１をコンパレータ２４および１８で監視
し、コンピュータ本体２または拡張回路１の電源が基準
以下の場合はコンピュータ本体２から拡張回路１への信
号を全てロックするようにしたので、電源オフ時の電流
の回り込みによる誤動作が防止できる。
【００１４】実施の形態２．図２において、レシーバ１
３およびドライバ２０は任意の複数個が信号ケーブル２
５を介して並列に接続され、プルアップ抵抗１６，２２
は個々のレシーバ１３、ドライバ２０に直列に接続され
ている。このようにレシーバ１３、ドライバ２０が複数
個の場合でもコンパレータ１８，２４は１個で全てのレ
シーバ１３、ドライバ２０を制御することができる（以
下の実施の形態も同様）。
３およびドライバ２０は任意の複数個が信号ケーブル２
５を介して並列に接続され、プルアップ抵抗１６，２２
は個々のレシーバ１３、ドライバ２０に直列に接続され
ている。このようにレシーバ１３、ドライバ２０が複数
個の場合でもコンパレータ１８，２４は１個で全てのレ
シーバ１３、ドライバ２０を制御することができる（以
下の実施の形態も同様）。
【００１５】以上のように、この実施の形態１によれ
ば、複数のレシーバ１３、ドライバ２０が１個のコンパ
レータ１８，２４で制御できる。
ば、複数のレシーバ１３、ドライバ２０が１個のコンパ
レータ１８，２４で制御できる。
【００１６】実施の形態３．図３において、３０は拡張
回路１のレシーバ、３１はダイオード、３２はプルアッ
プ抵抗、３３は電源、３４はコンピュータ本体２のドラ
イバ、３５はダイオード、３６はプルアップ抵抗、３７
は電源である。
回路１のレシーバ、３１はダイオード、３２はプルアッ
プ抵抗、３３は電源、３４はコンピュータ本体２のドラ
イバ、３５はダイオード、３６はプルアップ抵抗、３７
は電源である。
【００１７】次に動作について説明する。プルアップ抵
抗３２，３６に信号ケーブル２５の方向に順方向のダイ
オード３１を付加することにより、電流の逆流を阻止し
ている。すなわち、コンピュータ本体２の電源３７がオ
フで、拡張回路１の電源３３がオンの場合、拡張回路１
のプルアップ抵抗３２から信号ケーブル２５を通ってコ
ンピュータ本体２のプルアップ抵抗３６から流れようと
する電流Ｉをダイオード３５で遮断し、コンピュータ本
体２への電流の回り込みを防止できる。これにより、入
力信号Ｓの浮きがなくなり、同様にレシーバ３０の誤動
作が防止できる。
抗３２，３６に信号ケーブル２５の方向に順方向のダイ
オード３１を付加することにより、電流の逆流を阻止し
ている。すなわち、コンピュータ本体２の電源３７がオ
フで、拡張回路１の電源３３がオンの場合、拡張回路１
のプルアップ抵抗３２から信号ケーブル２５を通ってコ
ンピュータ本体２のプルアップ抵抗３６から流れようと
する電流Ｉをダイオード３５で遮断し、コンピュータ本
体２への電流の回り込みを防止できる。これにより、入
力信号Ｓの浮きがなくなり、同様にレシーバ３０の誤動
作が防止できる。
【００１８】同様にして、拡張回路１の電源３３がオフ
で、コンピュータ本体２の電源３７がオンの場合もダイ
オード３１で電流の逆流を阻止するため、レシーバ３０
の誤動作が防止できる。
で、コンピュータ本体２の電源３７がオンの場合もダイ
オード３１で電流の逆流を阻止するため、レシーバ３０
の誤動作が防止できる。
【００１９】上記ダイオード３１とプルアップ抵抗３
２、およびダイオード３５とプルアップ抵抗３６は、ダ
イオードを内蔵した抵抗器（ダイオード付きレジスタ）
を使用することができる。
２、およびダイオード３５とプルアップ抵抗３６は、ダ
イオードを内蔵した抵抗器（ダイオード付きレジスタ）
を使用することができる。
【００２０】以上のように、この実施の形態３によれ
ば、ダイオード３１，３５で電流の回り込みを阻止し、
レシーバ３０の誤動作が防止できる。
ば、ダイオード３１，３５で電流の回り込みを阻止し、
レシーバ３０の誤動作が防止できる。
【００２１】実施の形態４．図４において、拡張回路１
とコンピュータ本体２との接続に光ファイバを使用して
いる。すなわち、４０は拡張回路１に設けられた光信号
を電気信号に変換する光レシーバ、４１はレシーバ、４
２は電源、４３はコンピュータ本体２に設けられた電気
信号を光信号に変換するトランシーバ、４４はドライ
バ、４５は電源、４６はトランシーバ４３と光レシーバ
４０間に接続される光ファイバケーブルである。
とコンピュータ本体２との接続に光ファイバを使用して
いる。すなわち、４０は拡張回路１に設けられた光信号
を電気信号に変換する光レシーバ、４１はレシーバ、４
２は電源、４３はコンピュータ本体２に設けられた電気
信号を光信号に変換するトランシーバ、４４はドライ
バ、４５は電源、４６はトランシーバ４３と光レシーバ
４０間に接続される光ファイバケーブルである。
【００２２】次に動作について説明する。コンピュータ
本体２から拡張回路１への信号伝達は、トランシーバ４
３から光レシーバ４０の方向に光ファイバケーブル４６
を介して光信号により行われる。導線の信号ケーブルが
ないため、電源４５のオフ時においても、拡張回路１か
らコンピュータ本体２への電流の回り込みはなくなり、
レシーバ４１の誤動作が防止できる。なお、電源４２の
オフ時において、コンピュータ本体２から拡張回路１へ
の電流の回り込みも生じない。
本体２から拡張回路１への信号伝達は、トランシーバ４
３から光レシーバ４０の方向に光ファイバケーブル４６
を介して光信号により行われる。導線の信号ケーブルが
ないため、電源４５のオフ時においても、拡張回路１か
らコンピュータ本体２への電流の回り込みはなくなり、
レシーバ４１の誤動作が防止できる。なお、電源４２の
オフ時において、コンピュータ本体２から拡張回路１へ
の電流の回り込みも生じない。
【００２３】上記光レシーバ４０とレシーバ４１の回
路、およびトランシーバ４３とドライバ４４の回路は、
光信号インタフェースとして部品化されているものを利
用することもできる。
路、およびトランシーバ４３とドライバ４４の回路は、
光信号インタフェースとして部品化されているものを利
用することもできる。
【００２４】以上のように、この実施の形態４によれ
ば、光ファイバケーブル４６を介して信号伝達を行うの
で、導線のような電流の回り込みがなくなり、レシーバ
４１の誤動作が防止できる。
ば、光ファイバケーブル４６を介して信号伝達を行うの
で、導線のような電流の回り込みがなくなり、レシーバ
４１の誤動作が防止できる。
【００２５】
【発明の効果】以上のように、この発明によれば、拡張
回路およびコンピュータ本体の電源電圧をコンパレータ
で監視し、コンピュータ本体または拡張回路の電源が基
準以下の場合はコンピュータ本体から拡張回路への信号
を全てロックするようにしたので、電流の回り込みによ
る誤動作が防止できる。
回路およびコンピュータ本体の電源電圧をコンパレータ
で監視し、コンピュータ本体または拡張回路の電源が基
準以下の場合はコンピュータ本体から拡張回路への信号
を全てロックするようにしたので、電流の回り込みによ
る誤動作が防止できる。
【００２６】この発明によれば、拡張回路のレシーバの
入力側とコンピュータ本体の電源とに接続されたコンパ
レータと、コンピュータ本体のレシーバの入力側と前記
拡張回路の電源とに接続されたコンパレータの出力で拡
張回路への信号を遮断するようにしたので、１個のコン
パレータで複数のレシーバを制御し、電流の回り込みに
よる誤動作が防止できる。
入力側とコンピュータ本体の電源とに接続されたコンパ
レータと、コンピュータ本体のレシーバの入力側と前記
拡張回路の電源とに接続されたコンパレータの出力で拡
張回路への信号を遮断するようにしたので、１個のコン
パレータで複数のレシーバを制御し、電流の回り込みに
よる誤動作が防止できる。
【００２７】この発明によれば、ダイオードで電流の回
り込みを阻止し、誤動作が防止できる。
り込みを阻止し、誤動作が防止できる。
【００２８】この発明によれば、光ファイバケーブルを
介して信号伝達を行うので、導線のような電流の回り込
みがなくなり、誤動作が防止できる。
介して信号伝達を行うので、導線のような電流の回り込
みがなくなり、誤動作が防止できる。
【図１】 この発明の実施の形態１によるコンピュータ
における信号拡張装置を示す回路図である。
における信号拡張装置を示す回路図である。
【図２】 この発明の実施の形態２によるコンピュータ
における信号拡張装置を示す回路図である。
における信号拡張装置を示す回路図である。
【図３】 この発明の実施の形態３によるコンピュータ
における信号拡張装置を示す回路図である。
における信号拡張装置を示す回路図である。
【図４】 この発明の実施の形態４によるコンピュータ
における信号拡張装置を示す回路図である。
における信号拡張装置を示す回路図である。
【図５】 従来の一般的なコンピュータにおける信号拡
張装置を示す回路図である。
張装置を示す回路図である。
１ 拡張回路、２ コンピュータ本体、１３ レシー
バ、１５ 電源、１６プルアップ抵抗、１７ 抵抗、１
８ コンパレータ、２０ ドライバ、２１ 電源、２２
プルアップ抵抗、２３ 抵抗、２４ コンパレータ、
２５ 信号ケーブル、３０ レシーバ、３１ ダイオー
ド、３２ プルアップ抵抗、３３ 電源、３４ ドライ
バ、３５ ダイオード、３６ プルアップ抵抗、３７
電源、４０ 光レシーバ、４１ レシーバ、４２ 電
源、４３ トランシーバ、４４ ドライバ、４５ 電
源、４６ 光ファイバケーブル。
バ、１５ 電源、１６プルアップ抵抗、１７ 抵抗、１
８ コンパレータ、２０ ドライバ、２１ 電源、２２
プルアップ抵抗、２３ 抵抗、２４ コンパレータ、
２５ 信号ケーブル、３０ レシーバ、３１ ダイオー
ド、３２ プルアップ抵抗、３３ 電源、３４ ドライ
バ、３５ ダイオード、３６ プルアップ抵抗、３７
電源、４０ 光レシーバ、４１ レシーバ、４２ 電
源、４３ トランシーバ、４４ ドライバ、４５ 電
源、４６ 光ファイバケーブル。
Claims (4)
- 【請求項１】 ドライバと電源とプルアップ抵抗を備え
たコンピュータ本体と、レシーバと電源とプルアップ抵
抗を備えた拡張回路とが、前記ドライバ・レシーバ間で
信号ケーブルを介して接続されているコンピュータにお
ける信号拡張装置であって、 前記コンピュータ本体と拡張回路の各々に相手側の電源
電圧を監視し、その電圧レベルが予め設定された基準電
圧より低い場合に前記コンピュータ本体から前記拡張回
路へ伝達する信号をロックする信号ロック手段を設けた
ことを特徴とするコンピュータにおける信号拡張装置。 - 【請求項２】 前記信号ロック手段は、前記拡張回路の
レシーバの入力側と前記コンピュータ本体の電源とに接
続されたコンパレータと、前記コンピュータ本体のドラ
イバの入力側と前記拡張回路の電源とに接続されたコン
パレータとを備え、該コンパレータの出力で前記拡張回
路のレシーバへの入力または前記コンピュータ本体のド
ライバからの出力を遮断するようにしたものであること
を特徴とする請求項１記載のコンピュータにおける信号
拡張装置。 - 【請求項３】 ドライバと電源とプルアップ抵抗を備え
たコンピュータ本体と、レシーバと電源とプルアップ抵
抗を備えた拡張回路とが、前記ドライバ・レシーバ間で
信号ケーブルを介して接続されているコンピュータにお
ける信号拡張装置であって、 前記プルアップ抵抗に直列に、前記電源から信号ケーブ
ルの方向にのみ電流が流れるようにダイオードを接続し
たことを特徴とするコンピュータにおける信号拡張装
置。 - 【請求項４】 ドライバと電源とプルアップ抵抗を備え
たコンピュータ本体と、レシーバと電源とプルアップ抵
抗を備えた拡張回路とが、前記ドライバ・レシーバ間で
信号ケーブルを介して接続されているコンピュータにお
ける信号拡張装置であって、 前記コンピュータ本体のドライバには電気信号を光信号
に変換するトランシーバが設けられ、前記拡張回路には
光信号を電気信号に変換する光レシーバが設けられ、前
記トランシーバと光レシーバとが光ファイバケーブルで
接続されていることを特徴とするコンピュータにおける
信号拡張装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000365735A JP2002169635A (ja) | 2000-11-30 | 2000-11-30 | コンピュータにおける信号拡張装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000365735A JP2002169635A (ja) | 2000-11-30 | 2000-11-30 | コンピュータにおける信号拡張装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002169635A true JP2002169635A (ja) | 2002-06-14 |
Family
ID=18836453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000365735A Pending JP2002169635A (ja) | 2000-11-30 | 2000-11-30 | コンピュータにおける信号拡張装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002169635A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006313855A (ja) * | 2005-05-09 | 2006-11-16 | Nec Electronics Corp | 半導体回路 |
-
2000
- 2000-11-30 JP JP2000365735A patent/JP2002169635A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006313855A (ja) * | 2005-05-09 | 2006-11-16 | Nec Electronics Corp | 半導体回路 |
| JP4707095B2 (ja) * | 2005-05-09 | 2011-06-22 | ルネサスエレクトロニクス株式会社 | 半導体回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SE507021C2 (sv) | Metod och arrangemang för kombinerad data och kraftöverföring på kommunikationsbussar | |
| US5761463A (en) | Method and apparatus for logic network interfacing with automatic receiver node and transmit node selection capability | |
| JPH0894695A (ja) | 半導体パワースイッチシステム | |
| CN111103827B (zh) | 一种服务器工作模式切换装置 | |
| US4797582A (en) | Bidirectional interface circuit having a unipolar port and a bipolar port for logic signals | |
| US20060046766A1 (en) | Method and system for bidirectional communications and power transmission | |
| US4450571A (en) | Two-way signal transmission and one-way DC power supply using a single line pair | |
| JP2002169635A (ja) | コンピュータにおける信号拡張装置 | |
| US6051990A (en) | Asymmetric current mode driver for differential transmission lines | |
| US5787293A (en) | Computer incorporating a power supply control system therein | |
| US5444400A (en) | Logic output circuit with high transient pull-up current | |
| US20080301339A1 (en) | Control device for a usb interface and control method thereof | |
| US6723978B1 (en) | Fiber optic conversion system and method | |
| CN112737699A (zh) | 用于lin总线系统的电流分离装置 | |
| JP2006254658A (ja) | 電源供給装置 | |
| US5233602A (en) | Switching system for computers with 2-bit condition-representing signals | |
| JP7086027B2 (ja) | 双方向シリアルバススイッチ | |
| US10908664B2 (en) | POE power supply system | |
| WO2015037183A1 (ja) | 車載装置、車載通信システム | |
| JP2020088564A (ja) | Ｏｒ回路及び電子制御ユニット | |
| JP3093052B2 (ja) | ケーブル誤接続補償回路 | |
| JPH04143817A (ja) | 活性交換可能な交換モジュール | |
| JPH05304461A (ja) | 半導体集積回路 | |
| JPH07221679A (ja) | 差動信号伝送システムの断線検出装置 | |
| JP2525185B2 (ja) | インタ−フェ−ス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041116 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050315 |