JP2002161366A - 成膜基板の生産管理システム - Google Patents

成膜基板の生産管理システム

Info

Publication number
JP2002161366A
JP2002161366A JP2000351703A JP2000351703A JP2002161366A JP 2002161366 A JP2002161366 A JP 2002161366A JP 2000351703 A JP2000351703 A JP 2000351703A JP 2000351703 A JP2000351703 A JP 2000351703A JP 2002161366 A JP2002161366 A JP 2002161366A
Authority
JP
Japan
Prior art keywords
film
substrate
sheet resistance
thin film
magnetic field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000351703A
Other languages
English (en)
Inventor
Yoshinori Harada
吉典 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000351703A priority Critical patent/JP2002161366A/ja
Publication of JP2002161366A publication Critical patent/JP2002161366A/ja
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • General Factory Administration (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 装置スループットを落とさず成膜基板上の薄
膜の全数検査が可能で、成膜手段の動作を迅速に修正可
能な成膜基板の生産管理システムを提供する。 【解決手段】 上記の生産管理システムは、ガラス基板
12上に金属薄膜12aを形成するスパッタリング装置
34と、金属薄膜12aの片面側から磁界の磁力線を照
射してシート抵抗を算出するシート抵抗測定手段と、算
出されたシート抵抗と基準値との比較に基づき成膜工程
の良否判定を行う制御・演算用コンピュータ26と、成
膜基板の製造工程を管理するセルコンピュータ33・3
3aと、セルコンピュータ33・33aを制御して成膜
基板の製造工程全体を管理するホストコンピュータ32
とを備え、ホストコンピュータ32は、制御・演算用コ
ンピュータ26による判定結果に基づき、セルコンピュ
ータ33を介してスパッタリング装置34に動作制御用
の信号を送信する構成となっている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、基板上に薄膜が形
成されてなる成膜基板の生産管理システムに関するもの
である。より具体的には、例えば、液晶パネルなどの製
造工程において、スパッタリング法や蒸着法などによ
り、ガラス基板上に金属(金属単体または合金)の薄膜
を形成する工程を制御する生産管理システムに関するも
のである。
【0002】
【従来の技術】スパッタリング法や蒸着法などにより、
基板上に金属(一種の金属からなる単体または合金)の
薄膜を形成する場合、形成された金属の薄膜(以下、金
属薄膜と称する)の膜質を管理する目的で、そのシート
抵抗の測定が行われる。金属薄膜のシート抵抗率は、該
金属薄膜の膜厚や成分比(合金の場合)などに応じて変
化するため、膜質管理の目的では特に好適な指標として
使用可能である。
【0003】従来では、1)基板上に金属薄膜を形成
後、薄膜形成装置から取り出した基板(成膜基板)上の
金属薄膜のシート抵抗を測定し、この測定結果に基づい
て次に形成する膜の形成条件を決めるか、または、2)
薄膜形成装置内で成膜工程と並行して金属薄膜のシート
抵抗をモニタし、このモニタ結果に基づいて次に形成す
る膜の形成条件を決めていた。なお、成膜工程と並行し
て金属薄膜のシート抵抗をモニタする方法としては、例
えば、シート抵抗モニタ用基板と基板(後に製品となる
もの)とを近接させて薄膜形成装置内の基板ホルダ上に
取り付けて、両者の上にほぼ同一条件で金属薄膜が形成
されるようにしておき、シート抵抗モニタ用基板上に形
成された金属薄膜のシート抵抗を測定する方法などが挙
げられる。
【0004】また従来のシート抵抗測定方法としては、
図13に示すように、探針として4本の針状の電極を使
用する4探針法を採用したものが知られている。この方
法により基板101上に形成された金属薄膜102のシ
ート抵抗を測定する際には、該金属薄膜102上面に圧
接されるように4本の電極を所定の間隔をおいて直線上
に配置する。尚、図13において、外側に配された一対
の電極を探針(電流探針)103・103、内側に配さ
れた一対の電極を探針(電圧探針)104・104と称
する。
【0005】続いて、電源(図示せず)に接続された探
針103・103間に一定の電流Iを流し、これにより
探針104・104間に生じる電位差を電位差計(図示
せず)にて測定し、シート抵抗(R=V/I)が求めら
れる。金属薄膜102のシート抵抗値は、抵抗率(比抵
抗:ρ)=F×R×Tとして得られる。なお、Tとは金
属薄膜102の厚さを、Fとは該金属薄膜102の形状
・寸法、並びに探針間の距離より求められる無次元の数
値である補正係数を表す。
【0006】しかしながら、上記説明の4探針法では、
被測定体に対し針状の電極(金属針)が圧接されるた
め、例えば、1)金属薄膜102の損傷や粉塵の発生を
招来する虞があり、加えて、2)針状の電極の磨耗が発
生し、定期的な交換作業を要する、等の問題がある。さ
らに、3)被測定体(金属薄膜102)が振動している
状態ではシート抵抗の測定が不可能であるため、被測定
体を固定する専用の吸着ステージを設ける等の制約を有
する。この場合、スペース上の制約が厳しければ、既存
工程への導入(設置)やインライン化が困難となる等の
問題を招来する。
【0007】また、例えば液晶パネルを製造する際に
は、ガラス基板上にゲート膜(ゲートパターン含む)、
ソース膜がこの順に積層されるが、4探針法ではこれら
金属薄膜の積層体全体のシート抵抗は測定可能なもの
の、ゲート膜の影響が避けられないためソース膜単独の
シート抵抗を測定することは不可能である。
【0008】また、4探針法を採用した従来の生産管理
システムでは全数検査を行うことは困難であり、金属薄
膜が形成された基板(成膜基板)を一定の間隔で抜き取
り検査し、この検査結果に応じて成膜条件を制御してい
た。よって、突発的な膜質不良や膜厚の変化が起こった
場合でも看過され、それまでに得られた成膜基板が無駄
になる虞が高くなり、歩留りの悪化やコスト高を招来す
る一因となっていた。
【0009】一方、4探針法にまつわる上記問題を回避
するため、針状の電極を圧接することなく薄膜状の半導
体材料のシート抵抗を測定する方法も提案されている。
【0010】この方法ではまず、高周波電力が印加され
たコイルからの磁界内に、ガラス基板やウエハ等の半導
体基板に形成された金属薄膜を位置させて、上記磁界と
金属薄膜とを電磁誘導結合させることにより該金属薄膜
内に渦電流を発生させる。ここで発生した渦電流はジュ
ール熱となって消費され、また、高周波電力の上記金属
薄膜内での吸収と導電率(抵抗率の逆数)とは正の相関
を有することを利用して、非接触で金属薄膜の抵抗率が
算出される。この方法ではすなわち、金属薄膜に接触す
ることなく得た検出結果より該金属薄膜の抵抗率を算出
可能であり、これにより、IC等の半導体製品や液晶パ
ネル等の最終加工処理工程においても、金属薄膜やこれ
が形成される基板に対し汚染や力が加えられることを回
避可能となる。
【0011】このような非接触型シート抵抗測定装置の
具体例は以下の通りである。まず、例えば、図14に示
すように、1〜4mmのギャップ(ギャップ幅)201
を有するように対向させた両端部202a・202aを
備えた、略コの字状のフェライト(磁性材料)コア20
2のコイル202bに高周波電力を印加する。
【0012】続いて、上記ギャップ201に金属薄膜
(図示せず)を有するウエハ203を挿入すると、該金
属薄膜内に高周波誘導結合により渦電流が発生し、発生
した渦電流はジュール熱となって消費されるため、高周
波電力の金属薄膜内での吸収が生じる。この吸収と、上
記金属薄膜の導電率とが互いに正の相関を有するので、
上記吸収の割合からウエハ203における金属薄膜の抵
抗率が非接触にて測定される。なお、図14に示すシー
ト抵抗測定装置は、金属薄膜の両側から磁界を印加する
ものであり、以下、両側式シート抵抗測定装置と称す
る。
【0013】
【発明が解決しようとする課題】また近年、上記両側式
シート抵抗測定装置(シート抵抗モニタ用測定器)を、
半導体基板製造工程における品質制御に利用する試みが
盛んに行われ、より小型かつ高性能な両側式シート抵抗
測定装置が開発されている。例えば、特開平6−693
10号公報には、添付図面から判断して、上記両側式シ
ート抵抗測定装置(場合によっては4探針接触型の測定
装置)を採用したと思われるウエハ測定システムが開示
されている。
【0014】このウエハ測定システムでは、ウエハ搬入
部、抵抗測定器(抵抗測定装置)を備えた測定部、並び
にウエハ搬出部がこの順に隣接配置されており、さら
に、ウエハを支持し搬送する搬送ロボットがウエハ搬入
部とウエハ搬出部との間を往復運動可能に設けられてい
る。シート抵抗の測定対象であるウエハは、搬送ロボッ
トにより支持されて抵抗測定器内に搬入され、ここでシ
ート抵抗が測定された後に、ウエハ搬出部側に受け渡さ
れる。次いで、上記搬送ロボットは、ウエハ搬入部側に
移動し、他のウエハを支持して抵抗測定器内に搬入する
動作を繰り返す。つまり、上記のウエハ測定システム
は、ウエハの全数検査を行うことが可能なシステムであ
る。
【0015】しかし、上記の測定システムでは、両側式
シート抵抗測定装置を用いていると考えられるため、
1)感度不足である、2)小型化が不十分であり、取付
けスペースの確保が困難であるなどの問題を招来し、さ
らに、3)1軸以上のウエハ搬送手段(搬送ロボット)
が必要となる等の問題点を有しているので、既存のウエ
ハ製造工程を改変せずに導入するには困難を伴う。
【0016】また、従来の測定システムでは、基板上に
形成された薄膜が多層構造(例えば、液晶パネル基板の
ゲートパターンとソース膜との積層構造)である場合に
は、該薄膜の良否判定が困難であり、特に、薄膜一枚ず
つの膜質管理は不可能であった。
【0017】本発明は、上記の問題点を解決するために
なされたものであって、その目的は、シート抵抗値測定
のために成膜基板の搬送フローを止める必要がなく、加
えて既存の工程フローを変更することなく組み込み可能
な片側式・非接触型のシート抵抗測定手段を用いた、成
膜基板の生産管理システムを提供することにある。さら
には、基板上に形成された薄膜が多層構造(例えば、液
晶パネル基板のゲートパターンとソース膜との積層構
造)である場合でも、該薄膜の良否判定が可能な、成膜
基板の生産管理システムを提供することにある。
【0018】
【課題を解決するための手段】本発明にかかる成膜基板
の生産管理システムは、上記の課題を解決するために、
基板上に導電性の薄膜が形成されてなる成膜基板の生産
管理を行うシステムであって、上記基板上に導電性の薄
膜を形成する成膜手段と、上記基板上に形成された導電
性の薄膜の片面側から磁界の磁力線を照射して、発生し
た渦電流損に応じた磁界の変化量から該薄膜のシート抵
抗を算出するシート抵抗測定手段と、上記シート抵抗測
定手段が算出した導電性の薄膜のシート抵抗と基準値と
の比較に基づき、成膜工程の良否判定を行う判定手段
と、上記成膜基板の製造に関わる各工程を管理するセル
コンピュータと、これらセルコンピュータそれぞれを制
御することにより、成膜基板の製造工程全体を一括管理
するホストコンピュータとを備えてなり、上記ホストコ
ンピュータは、上記判定手段による判定結果に基づき、
成膜工程を管理するセルコンピュータを介して、上記成
膜手段に動作制御用の信号を送信することを特徴として
いる。
【0019】上記の構成では、導電性の薄膜のシート抵
抗測定手段として、片側式かつ渦電流式のシート抵抗測
定手段を採用している。このシート抵抗測定手段は、薄
膜に非接触でシート抵抗の測定を行えるうえ、比較的小
型で工程内に容易に設置可能であるため、例えば、装置
スループットを落とすことなく、成膜基板上に形成され
た薄膜の全数検査を実現することができる。
【0020】また、成膜基板の製造工程全体はホストコ
ンピュータで一括管理されており、該ホストコンピュー
タは、判定手段からの報告に基づき、成膜手段に動作制
御用の信号を送信するようになっているので、成膜不良
を発生している成膜手段の動作を迅速に修正することが
可能となる。
【0021】本発明にかかる成膜基板の生産管理システ
ムは、上記の構成において、基板上に導電性の薄膜を形
成する上記成膜手段が複数設けられており、上記基板上
には、上記成膜手段により形成される複数の導電性の薄
膜が、絶縁膜により互いに絶縁された状態で積層されて
なり、上記シート抵抗測定手段は、上記複数の導電性の
薄膜において発生する上記渦電流損に応じた磁界の変化
量と、上記複数の導電性の薄膜のうち最上層に位置する
薄膜のみを同一条件で上記基板上に成膜してなる成膜基
板の実測シート抵抗との相関関係から、上記複数の導電
性の薄膜の暫定シート抵抗を算出するものであってもよ
い。
【0022】上記の構成によれば、4探針法などではシ
ート抵抗の測定が困難な、絶縁膜で隔てられた2層以上
の導電性の薄膜の膜質を、上記暫定シート抵抗を目安と
して管理可能となる。なお、この構成では、最上層に位
置する薄膜を除く、全導電性の薄膜が渦電流損に与える
影響はほぼ一定であるという現象を利用している。
【0023】本発明にかかる成膜基板の生産管理システ
ムは、上記の構成において、基板上に導電性の薄膜を形
成する上記成膜手段が複数設けられており、上記基板上
には、上記成膜手段により形成される複数の導電性の薄
膜が、絶縁膜により互いに絶縁された状態で積層されて
なり、上記シート抵抗測定手段は、最上層に位置する薄
膜を除く上記複数の導電性の薄膜が、上記磁界の変化量
に与える影響を補正して、該磁界の変化量から最上層に
位置する薄膜のみのシート抵抗を算出するものであって
もよい。
【0024】上記の構成によれば、例えば、液晶パネル
基板のように、絶縁膜を介してゲートパターン上にソー
ス膜が積層されている場合であっても、最上層に位置す
るソース膜のシート抵抗を算出することができ、ゲート
パターンのみならずソース膜の膜質も別途管理可能とな
る。例えば、ゲートパターンが正常に形成された後に、
ソース膜形成工程において突発異常が発生した場合で
も、この異常を検知することができる。
【0025】本発明にかかる成膜基板の生産管理システ
ムは、上記の構成において、基板上に導電性の薄膜を形
成する上記成膜手段が複数設けられており、上記基板上
には、上記成膜手段により形成される複数の導電性の薄
膜が、絶縁膜により互いに絶縁された状態で積層されて
なり、上記シート抵抗測定手段は、上記磁界の磁力線を
照射するコイルを含み、さらに、上記コイルの駆動周波
数として、コイルの共振特性のピークを与える駆動周波
数より3〜10%低い値を選択するものであってもよ
い。
【0026】上記の構成によれば、下層側の導電性の薄
膜(ゲートパターンなど)が与える影響を上記ピーク周
辺にとどめ、感度良好域である駆動周波数(上記ピーク
を与える駆動周波数より3〜10%高い駆動周波数)近
傍にて上層側の導電性の薄膜(ソース膜)のシート抵抗
測定が可能となる。
【0027】本発明にかかる成膜基板の生産管理システ
ムは、上記の課題を解決するために、基板上に導電性の
薄膜が形成されてなる成膜基板の生産管理を行うシステ
ムであって、上記基板上に導電性の薄膜を形成する成膜
手段と、上記基板上に形成された導電性の薄膜の片面側
から磁界の磁力線を照射して、発生した渦電流損に応じ
た磁界の変化量を取得する変化量取得手段と、上記変化
量取得手段が導電性の薄膜が形成された異なる基板毎に
取得した磁界の変化量から、該磁界の変化量の平均値を
算出する平均化手段と、上記磁界の変化量の平均値と、
各基板上に形成された導電性の薄膜に起因する磁界の変
化量との比較に基づき、成膜工程の良否判定を行う判定
手段と、上記成膜基板の製造に関わる各工程を管理する
セルコンピュータと、これらセルコンピュータそれぞれ
を制御することにより、成膜基板の製造工程全体を一括
管理するホストコンピュータとを備えてなり、上記ホス
トコンピュータは、上記判定手段による判定結果に基づ
き、成膜工程を管理するセルコンピュータを介して、上
記成膜手段に動作制御用の信号を送信することを特徴と
している。
【0028】上記の構成によれば、基準用サンプルを作
成できない場合など、外部基準をもとに導電性の薄膜の
膜質管理が行えない場合であっても、複数の成膜基板で
の測定結果(磁界の変化量)の平均値を算出し、該平均
値を基準として成膜工程の良否判定を行うことができ
る。
【0029】また、導電性の薄膜のシート抵抗測定手段
として、片側式かつ渦電流式のシート抵抗測定手段を採
用しているので、例えば、装置スループットを落とすこ
となく、成膜基板上に形成された薄膜の全数検査を実現
することができる。
【0030】なお、上記磁界の変化量の平均値から、複
数の成膜基板上に形成される導電性の薄膜のシート抵抗
の平均値を算出し、この平均値を基準として成膜工程の
良否判定を行ってももちろんよい。
【0031】さらに、上記の生産管理システムは、基板
上に積層されてなる複数の導電性の薄膜として、ゲート
膜と、該ゲート膜に対して上層側に形成されたソース膜
とを含んでなる成膜基板(液晶パネル基板)の生産管理
に特に好適に用いられる。なお、いうまでもないが、上
記ゲート膜とは、パターニング後のゲート膜(ゲートパ
ターン)を含む概念である。
【0032】
【発明の実施の形態】〔実施の形態1〕本発明の実施の
一形態について、図面に基づいて説明すれば以下の通り
である。なお、本願発明は、本実施の形態に記載の範囲
内のみに限定されるものではない。
【0033】はじめに、本実施の形態にかかる成膜基板
の生産管理システムに採用される、導電性の薄膜(以
下、薄膜と称する)のシート抵抗測定方法の原理につい
て、図2および図3を参照して説明を行う。なお、この
測定方法は、1)磁界を発生するコイルを用い、薄膜の
片面側のみから磁界の磁力線を照射して、該薄膜内に磁
界による渦電流を形成する第一の工程と、2)上記渦電
流の形成により生じた渦電流損に応じた上記磁界の変化
量(コイルを流れる電流の大きさの変化量として取得し
てもよい)を、薄膜のシート抵抗として検出する第二の
工程とを含んでなる方法である。
【0034】その原理は以下に示す通りである。まず、
図2に示すように、交流発生器301からの交流電流を
印加したコイル302をコイル303に近づけると、電
磁誘導現象によりコイル303に電圧が発生し、このコ
イル303を含む回路、つまり電流計304および負荷
抵抗305に交流の電流(誘導電流)が流れることが知
られている。
【0035】これと同様に、コイル303に代えて、図
3に示すように、導電性の被測定体としての金属薄膜
(薄膜)306に対し、交流電圧を印加したコイル30
2を近づけると、金属薄膜306に渦電流307が発生
する。そして、渦電流307の発生により、共振してい
る閉路回路(閉回路)のコイル302に流れる電流の大
きさが変化し、この電流の大きさに反比例して該コイル
302のインピーダンス(直流回路の抵抗に相当)や共
振周波数などが変化する。なお、コイル302に流れる
電流の大きさの変化は、該コイル302が発生する磁界
の大きさの変化をもたらすことは自明であり説明を行わ
ない。
【0036】コイル302における渦電流損失分(すな
わち、電流または磁界の変化量)は、該コイル302の
インピーダンスや共振周波数などの変化から取得しても
よい。さらにまた、4探針法などの接触法(図13参
照)により金属薄膜306のシート抵抗値(4探針値と
称する)を別途測定しておけば、コイル302における
渦電流損失分と4探針値との相関関係を利用して、該渦
電流損失分からシート抵抗値(またはシート抵抗)を算
出することができる。なお、発生する渦電流307の大
きさは、測定対象としての金属薄膜306までの距離
や、金属薄膜306の材質、大きさ、厚みによって決ま
るので、該金属薄膜306の材質、厚みなどの膜質情報
として使用できる。
【0037】上記の方法は4探針法とは異なり、薄膜に
非接触でシート抵抗を測定できるので損傷を与える虞が
ない。また、薄膜の片面側のみに対し磁界の磁力線が照
射されるように上記コイル302を配すればよいので、
シート抵抗測定器を比較的簡素な構成とすることができ
る。
【0038】つまり、本実施の形態で使用される片側式
の渦電流式シート抵抗測定器(単にシート抵抗測定器と
称する場合もある)は、構成が比較的簡素かつ小型であ
るので、成膜基板の製造工程内への設置が容易である。
また、シート抵抗測定時に成膜基板を一時停止させる時
間を、4探針法と比較して飛躍的に短くすることができ
るので、インライン化された場合(製造工程内に組み込
まれた場合)には、シート抵抗測定器へのスループット
を落とすことなく全数検査が可能となる。
【0039】上記片側式の渦電流式シート抵抗測定器の
センサヘッドに搭載されるコイルは、例えば、コアレス
タイプのものを採用してもよく、磁束の収束効率を向上
させるためにフェライト等に巻き付けられたカップリン
グタイプのものを採用してもよい。
【0040】なお、以下に詳細に説明するが、センサヘ
ッドに搭載されるコイルには、高周波交流発生回路から
高周波電力(例えば、数百kHz領域)が供給されるの
で、軸芯としてフェライト等を使用すると、温度ドリフ
トの影響を受けて高精度な測定を安定して行うことが困
難となる場合もある。よって、このような問題を招来し
ないコアレスタイプのコイルを採用することがより好ま
しい。
【0041】一方、コアレスタイプのコイルを使用する
場合には、磁束の収束効率が不十分となる虞もある。こ
の場合には、コイルの材料としてリッツ線等を採用し、
シート抵抗値と相関がとれるレベルの大きさの渦電流を
薄膜に発生させればよく、より安定した渦電流損分の検
出が可能となる。
【0042】図1(a)は、本実施の形態にかかる成膜
基板の生産管理システムの概略構成を示すものである。
ここでは成膜基板として、ガラス基板上にゲート膜(ゲ
ートパターンを含む)やソース膜などの金属薄膜(合金
薄膜を含む)が形成されてなる液晶パネル基板を製造す
る場合を例に挙げて説明を行う。
【0043】この生産管理システムは、成膜基板の製造
に関わる各工程を管理する複数のセルコンピュータ33
・33aと、これらセルコンピュータ33・33aそれ
ぞれと相互通信可能であり、該セルコンピュータ33・
33aの制御を介して成膜基板の製造工程全体を一括管
理するホストコンピュータ32とを備えてなる、いわゆ
るCIM(Computer Integrated Manufacturing)システ
ムを構築してなるものである。
【0044】上記生産管理システムにおいて、成膜基板
の製造に関わる各工程には、ガラス基板12上に金属薄
膜12aを形成する成膜工程や、該金属薄膜12aをパ
ターニングするためのフォト工程(露光工程)、露光後
の現像工程などの様々な工程が含まれ、上記ホストコン
ピュータ32は、各セルコンピュータ33・33aを介
して各工程の実施状況などの情報が入力されるととも
に、この入力情報に基づいて、各セルコンピュータ33
・33aに担当工程を制御するための情報を出力するよ
うになっている。
【0045】なお、本発明にかかる生産管理システム
は、成膜基板の製造工程のうち、特に成膜工程の管理に
特徴を有するものであるため、図1(a)ではセルコン
ピュータを、成膜工程制御用のセルコンピュータ33
と、その他の製造工程を制御するためのセルコンピュー
タ33aとに大別して示している。すなわち、セルコン
ピュータ33aは実際には複数設けられ、それぞれホス
トコンピュータ32を介して、フォト装置や現像装置な
どの製造装置51の動作を管理するようになっている。
【0046】また、成膜工程制御用のセルコンピュータ
33には、例えばN個のスパッタリング装置34…が接
続されており、これらスパッタリング装置34…はそれ
ぞれ、セルコンピュータ33との間で相互通信が可能と
なっている。なお、N個のスパッタリング装置34…
は、ゲート膜形成用のスパッタリング装置34とソース
膜形成用のスパッタリング装置34との2種類に分類さ
れるが、各種類毎に応じてセルコンピュータ33を設け
てもよい。
【0047】なお、上記スパッタリング装置34は、ガ
ラス基板12の上面に、ゲート膜(ゲートパターンを含
む)やソース膜(ソースパターンを含む)などの金属薄
膜(合金薄膜を含む)12aを形成する成膜手段であ
る。なお、いうまでもないが、スパッタリング装置34
に代えて、蒸着法(例えばCVD法)などにより薄膜を
形成する装置を成膜手段として採用してもよい。
【0048】本実施の形態にかかる成膜基板の生産管理
システムでは、ガラス基板12上に形成された金属薄膜
12aのシート抵抗の測定は、ゲートバルブを介してス
パッタリング装置34の後段側に設けられるロードロッ
ク室(図示せず)より下流の工程内に組み込まれて(す
なわちインラインで)行われることがより好ましい。ス
パッタリング装置34内や上記ロードロック室内などで
は、金属薄膜12aやガラス基板12は成膜直後の高温
状態にあるので、該金属薄膜12aのシート抵抗自体が
安定しておらず、またシート抵抗測定器のコイル部が熱
膨張するなど、シート抵抗の正確な測定を妨げる要因が
多いためである。加えて、上記ロードロック室内にシー
ト抵抗測定器を設ける場合、そのメンテナンス性は悪
く、作業効率を低下させる虞が大きい。
【0049】一方、金属薄膜12aの形成を担当したス
パッタリング装置34から、あまりに下流側の位置でシ
ート抵抗の測定を行えば、得られた測定結果を当該スパ
ッタリング装置34にフィードバックして成膜工程の動
作制御を行う際に、適切な制御情報を供給できない虞も
ある。そこで、本実施の形態では、スパッタ成膜工程の
次工程であるフォト工程(露光工程)にて、金属薄膜1
2aのシート抵抗を測定するようになっている。
【0050】成膜後のガラス基板12を、スパッタ成膜
工程からフォト工程へと搬送するための搬送手段は特に
限定されるものではないが、本実施の形態ではロボット
ハンド11を採用している。ロボットハンド11は、ガ
ラス基板12の下面を支持する略U字型のハンド部を有
してなり、いずれかのスパッタリング装置34から、フ
ォト工程(露光工程)を担当する露光装置内に、金属薄
膜12aが形成されたガラス基板12を搬送する。
【0051】露光装置内には、直方体箱形状のステージ
43が設けられており、その上面には、基板検出センサ
41、垂直に立設された6本の円柱状基板受け44…、
並びにシート抵抗測定器のセンサヘッド(コイル部)2
1が設けられている。
【0052】上記円柱状基板受け44は、ステージ43
上面の対向する辺に沿って3本ずつ配されており、ロボ
ットハンド11により搬入されるガラス基板12を、金
属薄膜12aが形成された面を上面として、略水平に支
持するものである。一方、シート抵抗測定器のセンサヘ
ッド21は、ステージ43上面のほぼ中央部に取り付け
られており、また、その高さは円柱状基板受け44の長
さより小さくなっている。よって、ガラス基板12が円
柱状基板受け44…上に載置された状態では、該ガラス
基板12とセンサヘッド21とは、互いに接触すること
なく(所定の測定高をおいて)対向している。
【0053】本実施の形態におけるシート抵抗測定器
(シート抵抗測定手段)は、上記センサヘッド21、セ
ンサアンプ23、電源ユニット25、並びに制御・演算
用コンピュータ26とを含んで構成されている。なお、
電源ユニット25は、センサアンプ23と制御・演算用
コンピュータ26との間での情報の入出力に関与するI
/O(Input/Output)ユニット25b、並びにセンサア
ンプ用電源25aを含んで構成されている。以下、上記
シート抵抗測定器の動作について、図1(a)・(b)
を参照しながら説明を行う。
【0054】金属薄膜12aが形成されたガラス基板1
2がステージ43上に載置されると、これを基板検出セ
ンサ41が感知し、ケーブル52を介して装置コンピュ
ータ42に基板検知信号を供給する。基板検知信号が入
力されると、装置コンピュータ42は、通信ケーブル3
1を介して、シート抵抗測定器の機種データ、及び測定
指令をシート抵抗測定器側(より具体的には制御・演算
用コンピュータ26)に出力する。
【0055】制御・演算用コンピュータ26が測定指令
を受けると、電源ユニット25内のセンサアンプ用電源
25aからセンサアンプ23に対し、交流電力の供給が
開始される。センサアンプ23内には、センサヘッド2
1のコイルに高周波電力を供給する高周波交流発振回路
(図示せず)が設けられており、該センサヘッド21
は、磁界21aをガラス基板12に向かって、つまり、
磁界21aの磁力線の中心線が、金属薄膜12aに対し
て直交するように発生させる。
【0056】この結果、上記金属薄膜12a内に渦電流
が生じる。発生した渦電流はジュール熱となって消費さ
れるため電力の損失(渦電流損:eddy current loss)が
生じるが、センサヘッド21のコイルの渦電流損に応じ
た磁界の変化量は、該コイルに供給された高周波電力
と、該コイルから戻った高周波電力との差としてセンサ
ヘッド21が取得し、検出信号(信号電圧)としてセン
サアンプ23に出力される。
【0057】なお、発生する渦電流の大きさは、シート
抵抗値の測定の対象となる金属薄膜12aとセンサヘッ
ド21との距離、センサヘッド21の大きさ、金属薄膜
12aの材質や厚さ等により決定されるので、この渦電
流の大きさに相関して検出される高周波電力の検出値が
変化する。また、金属薄膜12aに渦電流を形成する方
法は特に限定されるものではなく、金属薄膜12aと、
それに鎖交する磁束(すなわち磁界)との関係を変化さ
せて、電磁誘導作用を導けばよい。
【0058】上記高周波電力の変化は、上記高周波交流
発振回路から変調波として検波回路(図示せず)に入力
され、該検波回路にて上記変調波から信号波を分離す
る。この信号波はセンサアンプ23により増幅され、直
流電圧値に変換された後に、図1(a)に示すように、
ケーブル24、I/Oユニット25bを順に介して、ア
ナログ入力カード(A/D変換器)25cに電圧信号と
して出力される。
【0059】上記アナログ入力カード25cは、センサ
アンプ23からの電圧値(アナログ信号)をデジタル信
号に変換し、このデジタル信号(A/D変換値)を、制
御・演算用コンピュータ(制御部)26に出力する。
【0060】制御・演算用コンピュータ26は、アナロ
グ入力カード25cからのデジタル信号に基づいて金属
薄膜12aのシート抵抗値を算出すると共に、このシー
ト抵抗値をメモリに保存する。また、制御・演算用コン
ピュータ26には、金属薄膜12aのシート抵抗値を表
示するモニタ26aが設けられている。すなわち、制御
・演算用コンピュータ26のモニタ26aをモニタリン
グするだけで、監視者は金属薄膜12aのシート抵抗値
の異常を見いだすことができる。
【0061】上記制御・演算用コンピュータ26におい
て、アナログ入力カード25cからのデジタル信号に基
づいてシート抵抗値を算出する際には、例えば、金属薄
膜12aの成膜条件に応じて算出している4探針値との
相関から求めたシート抵抗相関線に基づき、検出された
電圧変化をシート抵抗値に変換すればよい。なお、シー
ト抵抗値に変換する方法の具体例については後述する。
【0062】また、制御・演算用コンピュータ26は、
算出したシート抵抗値(算出データ)を装置コンピュー
タ42側に出力するようになっているとともに、所望さ
れるシート抵抗値を基準値として記憶しており、基準値
の範囲外のシート抵抗値が検出された場合には、算出デ
ータと合わせてエラーアラームを装置コンピュータ42
側に返答するようになっている。つまり、制御・演算用
コンピュータ26は、1)渦電流損に応じた磁界の変化
量から薄膜(金属薄膜12a)のシート抵抗を算出する
シート抵抗算出手段と、2)算出されたシート抵抗と基
準値との比較に基づき成膜工程の良否判定を行う判定手
段との双方を兼ねるものである。
【0063】上記のように、装置コンピュータ42にエ
ラーアラームが入力された場合(すなわち管理値を超え
ている場合)には、露光装置上にて警報を発生し、さら
に図示しないCIMモニタ(例えば、ホストコンピュー
タ32のモニタ)上にアラーム表示をするようになって
いる。
【0064】また、装置コンピュータ42へ送られた算
出データは、金属薄膜12aの成膜情報(プロセスデー
タ)とセットにしてガラス基板12毎の測定データとさ
れ、各金属薄膜12aのシート抵抗測定の完了報告とと
もに、ホストコンピュータ32へ即座に転送される。
【0065】そして、ホストコンピュータ32において
も、測定されたガラス基板12のIDナンバーと対応さ
せて、上記測定データ(プロセスデータ+算出データ)
を保存し、スペック管理(良否判定)を実施する。すな
わち、ホストコンピュータ32自体も、成膜工程の良否
判定を行う判定手段として機能している。なお、場合に
よっては、制御・演算用コンピュータ26の判定手段と
しての機能をホストコンピュータ32に内蔵させ、スペ
ック管理を行わせるようにしてもよい。
【0066】ホストコンピュータ32は、スペック管理
の結果、成膜後のガラス基板12が不良品であると判明
すれば、装置コンピュータ42に不良品ロットアウトの
指令を返答する。この場合、不良品はロボットハンド1
1により製造ライン外にロットアウトされる。
【0067】また、ホストコンピュータ32は、セルコ
ンピュータ33を介してスパッタリング装置34へ紐付
けされており、金属薄膜12aのシート抵抗値がスペッ
クオーバーと判定されると、該金属薄膜12aを成膜し
たスパッタリング装置34へ成膜異常アラーム(エラー
アラーム)を発生(送信)するようになっている。この
成膜異常アラームは、スパッタリング装置34の動作制
御用の信号であるが、該スパッタリング装置34の実際
の動作制御は、作業者が直接行ってもよいし、セルコン
ピュータ33を介してホストコンピュータ32が行って
もよい(自動制御)。なお、各スパッタリング装置34
の動作情報は、セルコンピュータ33を介してホストコ
ンピュータ32へ常時送信されている。
【0068】なお、本実施の形態にかかる成膜基板の生
産管理システムでは、金属薄膜12aが形成されたガラ
ス基板12の所定枚数毎に抜き取り検査を行ってもよい
が、成膜工程における突発異常などを看過する虞をなく
し、歩留りをさらに向上させるため全数検査を行うこと
がより好ましい。
【0069】すでに説明した通り、図13に示す4探針
法などを採用した測定装置では、測定時に被測定体(金
属薄膜が形成されたガラス基板など)を長期間停止させ
る必要があるなどの理由で全数検査が困難であり、被測
定体の抜き取り検査を余儀なくされていた。しかし、本
実施の形態で採用した片側式の渦電流式シート抵抗測定
器は、シート抵抗の測定を被測定体に非接触で行えるの
で、実質的に被測定体を停止させる必要がなく、全数検
査を行ったとしても装置スループットの低下を招来する
虞がない。また、比較的小型であるので、製造工程への
組み込み(インライン化)が容易である。
【0070】また、上記4探針法を採用した従来の測定
装置では、ソース成膜後のように、導電性の下地(ゲー
トパターンなど)上に、導電性の膜(ソース膜)が積層
されてなる場合の膜質管理は、実質的に不可能であっ
た。これは、ゲートパターンとソース膜との間に絶縁膜
などが配されるので、得られるシート抵抗はソース膜の
シート抵抗に加えて、ゲートパターンのシート抵抗が不
完全に反映された値となるためである。
【0071】そのため、従来の液晶パネル基板の製造工
程では、シート抵抗や膜厚の検査などの品質制御工程
は、オフラインでおこなわれている。特にソース膜に関
しては、上記したゲートパターンの影響があるため、素
ガラス上に直接ダミー成膜した後の抜き取り検査でのみ
管理が可能となっており、工程不良に対する迅速な対応
が行われにくい。しかし、液晶パネルの表示特性の安定
化、および信頼性向上を実現するためには、ゲート膜
(ゲートパターン)のみならず、ソース膜(ソースパタ
ーン)に関しても全数検査が実行可能であることが望ま
しい。
【0072】以下に詳細に説明するが、本実施の形態に
かかるシステムでは、液晶パネル基板のゲート単膜だけ
でなく、下地にゲートパターンがあるソース膜をも対象
としてシート抵抗(またはシート抵抗値)を測定し、成
膜基板の全数検査、管理、並びに各成膜条件の制御を可
能とする。
【0073】以下、図1(a)、図4ないし図6を参照
しながら、本実施の形態にかかる成膜基板の生産管理シ
ステム(薄膜の膜質管理システム)のシート抵抗測定動
作について、より詳細に説明を行う。
【0074】本実施の形態におけるシート抵抗(または
シート抵抗値)算出の原理は、センサヘッド21が取得
した磁界の変化量と、4探針法などの接触法にて得られ
たシート抵抗(実測シート抵抗と称する)との相関曲線
の近似式をもとめ、該近似式を用いて磁界の変化量を対
応するシート抵抗に変換するものである。
【0075】例えば、異なるガラス基板12上に、同一
材料からなる金属薄膜12aを厚みだけを段階的に変え
て成膜し、互いに厚みの異なる金属薄膜12aを備えた
複数のガラス基板12…をサンプルとして用意する。異
なるガラス基板12上の金属薄膜12aは厚みが違って
いるので、4探針法(図13参照)などの接触法にて同
一条件でシート抵抗を測定すると、厚みに応じた異なる
値が測定される。また、図1(a)に示すセンサヘッド
21からこのサンプルそれぞれに磁界の磁力線を照射し
て、渦電流損に応じた磁界の変化量をセンサ検出電圧Δ
Vとして取得すると、やはり金属薄膜12aの厚みに応
じた異なる値が測定される。
【0076】次いで、同一サンプルにて得られた、4探
針法でのシート抵抗(4探針値と称する)と、センサ検
出電圧ΔVとの関係をそれぞれプロットし、両者の相関
関係図(図4など参照)を作成する。なお、4探針値と
センサ検出電圧ΔVとの相関曲線は、所定の対数関数で
近似される。したがって、センサヘッド21により上記
センサ検出電圧ΔVを測定すれば、この値を対数関数に
代入し、対応する4探針値(シート抵抗)や金属薄膜1
2aの膜厚を算出することができる。
【0077】なお、金属薄膜12aの良否判定は、具体
的には次のように行えばよい。例えば、膜厚300Åの
TiN膜と、膜厚1500ÅのAl膜との積層膜をガラ
ス基板12上に成膜する工程において、ほぼ完全に設定
通りの積層膜が得られた場合、そのシート抵抗(基準
値)は約0.215(Ω/□)となる。そこで、この基
準値から所定幅のマージン(例えば±10%)を設定
し、この範囲内のシート抵抗を有する金属薄膜12aが
形成されていれば「良」、この範囲外のシート抵抗を有
する金属薄膜12aが形成されていれば「否」と判定す
る。
【0078】また、いうまでもないが、4探針値とセン
サ検出電圧ΔVとの相関曲線は、金属薄膜12aの材質
や層構造(多層の場合)、並びにセンサヘッド21の動
作条件などにより異なってくる。よって、製造段階の異
なる成膜基板を対象としたシート抵抗の算出や、異なる
センサヘッドを用いてシート抵抗を算出する場合には、
別個に相関曲線をもとめる必要がある。
【0079】本実施の形態では成膜基板として液晶パネ
ル基板を例に挙げているので、シート抵抗の測定対象で
ある金属薄膜12aとしては、1)ゲート単膜(ゲート
パターンであってもよい)、もしくは、2)ゲートパタ
ーン上に、絶縁膜を介してソース膜が形成された積層
体、のいずれかが挙げられる。なお、1)のように測定
対象がゲート単膜の場合には、上記説明したシート抵抗
測定原理をそのまま転用可能なので説明を省略し、以
下、特に2)の場合に関して、シート抵抗の算出法を、
より具体的に説明する。
【0080】(ゲートパターンとソース膜との積層体の
暫定シート抵抗の算出法)この方法は、ゲートパターン
上に、絶縁膜を介してソース膜(パターニング前のも
の)が形成されてなる積層体を対象として、該積層体全
体の暫定シート抵抗を算出するものである。
【0081】図1(a)に示すガラス基板12上には、
金属薄膜12aとして、ゲートパターンとソース膜とが
絶縁膜を介して積層されてなる積層体が形成されてい
る。センサヘッド21はこの積層体に対して磁界の磁力
線を照射し、複数の導電性の薄膜(ゲートパターン+ソ
ース膜)において発生する渦電流損に応じた磁界の変化
量を、センサ検出電圧ΔVとして取得する。
【0082】そして、制御・演算用コンピュータ(シー
ト抵抗測定手段の一構成)26は、得られた磁界の変化
量(すなわちセンサ検出電圧ΔV)と、上記複数の導電
性の薄膜のうち最上層に位置する薄膜(ソース膜)のみ
を同一条件でガラス基板(ガラス基板12と同じ規格の
もの)上に成膜してなる成膜基板の実測シート抵抗との
相関関係から、上記暫定シート抵抗を算出するようにな
っている。なお、ここで実測シート抵抗とは、4探針法
にて測定したシート抵抗(4探針値)を指しており、ソ
ース膜の成膜条件毎に予めもとめて、制御・演算用コン
ピュータ26内に格納しておく。
【0083】以下、図4を参照しながら、上記算出法を
9面取りの液晶パネル基板を製造する際に利用した具体
例につき説明を行う。はじめに、複数のガラス基板上に
ゲート単膜(例えば、TiN/Al/Ti、膜厚は順
に、1000Å/2000Å/300Å)を形成し、次
いで、該ゲート単膜をエッチング法などでパターニング
してゲートパターンを形成する。続いて、ゲートパター
ン上に絶縁膜などを形成し、さらにソース膜(例えば、
TiN/Al)を形成する。
【0084】ソース膜をなすAl膜を成膜する際には、
ガラス基板毎に膜厚を段階的(例えば±5%毎)に振り
分けて、Al膜の厚さが異なる複数のサンプルAを作製
する。また、上記ソース膜をなすTiNと同一膜が形成
された複数のガラス基板(素ガラス)上に、サンプルA
の作成時と同条件で膜厚を振り分けてAl膜を形成し、
Al膜の厚さが異なる複数のサンプルBを作製する。な
お、図4では、サンプルAをゲートパターン付サンプル
と、また、サンプルBを(ソース)単膜サンプルとして
説明している。
【0085】そして、サンプルBを、図1(a)に示す
センサヘッド21と4探針法とで測定し、得られたセン
サ検出電圧ΔVと4探針値との相関関係を上記方法でプ
ロットする(図4中、◆で示す)。一方、サンプルAに
関しては、センサヘッド21のみで測定を行い、各サン
プル毎に得られたセンサ検査電圧ΔVを、同一Al膜厚
に形成されたサンプルBの4探針値と対応させてプロッ
トする(図4中、■で示す)。
【0086】もちろん、図4に示す■のプロットは、サ
ンプルAの正確なシート抵抗を与えるものではないが、
◆のプロットと所定の相関関係を有していることは図面
より明らかであり、多層膜状の導電性薄膜(ゲートパタ
ーン+ソース膜)の暫定シート抵抗として使用可能であ
る。また、該プロットの近似式をソース膜の全数管理を
実施する際の補正曲線(図4に示す)として使用でき
る。
【0087】なお、この方法は、下層にゲートパターン
があるソース成膜後に関しては、該パターンはパターン
形成前のゲート単膜時に全数検査していることより、ソ
ース成膜工程迄達しているということは、良品と見なす
ことができることを利用して、ソース成膜後に管理値を
超えた場合、該異常はソース成膜異常と見なすものであ
る。
【0088】換言すれば、センサヘッド21における、
ゲートパターン由来の渦電流損失量は該パターン形成前
の8〜10%程度であり、ほぼ一定であることを利用す
る(図6(a)(b)参照)。そして、上記サンプルA
のシート抵抗を、多層構造になっているソース成膜後の
全体の暫定シート抵抗値として管理することで、ゲート
単膜だけでなくソース成膜後の突発異常検出を可能とし
ている。
【0089】(上記積層体のソース膜のみのシート抵抗
の算出法)この方法は、ゲートパターン上に、絶縁膜を
介してソース膜(パターニング前のもの)が形成されて
なる積層体を対象として、ソース膜のみの正確なシート
抵抗を算出するものである。
【0090】図1(a)に示すガラス基板12上には、
金属薄膜12aとして、ゲートパターンとソース膜とが
絶縁膜を介して積層されてなる積層体が形成されてい
る。センサヘッド21はこの積層体に対して磁界の磁力
線を照射し、複数の導電性の薄膜(ゲートパターン+ソ
ース膜)において発生する渦電流損に応じた磁界の変化
量を、センサ検出電圧ΔVとして取得する。
【0091】得られたセンサ検出電圧ΔVには、ソース
膜のシート抵抗に加えて、ゲートパターンの影響が反映
されているので、制御・演算用コンピュータ(シート抵
抗測定手段の一構成)26は、最上層に位置する薄膜
(ソース膜)を除く導電性の薄膜(ゲートパターン)
が、上記磁界の変化量(すなわちセンサ検出電圧ΔV)
に与える影響を補正して、該磁界の変化量からソース膜
のみのシート抵抗を算出する。以下、その方法の一例に
ついて、より具体的に説明する。
【0092】図6(a)〜(c)は、6面取りの液晶パ
ネル基板を製造する際に、ゲートパターンがシート抵抗
に与える影響を説明する図面である。
【0093】図6(a)は、素ガラスにTiN/Al膜
(膜厚、300Å/1500Å:以下のソース単膜と同
一膜)を形成した成膜基板10サンプルにつき得られ
た、4探針値とセンサ検出電圧ΔVとの相関関係を表し
ている。なお、ここで得られたセンサ検出電圧の平均値
をΔVAVとする。図6(b)は、素ガラス基板上に、ゲ
ートパターン、絶縁膜、ソース単膜(TiN/Al:膜
厚、300Å/1500Å)を順に形成した液晶パネル
基板の中央位置(図6(c)のセンサ測定箇所)に対向
してセンサヘッド21を配し、得られた磁界の変化量
(センサ検出電圧ΔV)を20サンプルで取得した結果
を表している。なお、該図では、ゲートパターンの存在
が渦電流損失量に与える影響を明確化するため、各セン
サ検出電圧ΔVを上記平均値ΔVAVを基準として表し
た。
【0094】図6(a)(b)のデータを比較すれば、
ゲートパターンの有無によるセンサ検出電圧ΔVの変
動、すなわちセンサヘッド21が取得する渦電流損失量
にゲートパターンが与える影響、を評価できる。この影
響は、上記平均値ΔVAVの8〜10%程度であり、ばら
つきが少なく、ほぼ一定である(図6(b)に示す「単
膜に対しての割合」参照)。そして、この現象を利用す
れば、4探針法では困難である、ゲートパターン付きの
ソース膜のシート抵抗が測定可能となる。
【0095】以下、図5を参照しながら、上記算出法を
6面取りの液晶パネル基板を製造する際に利用した具体
例につき説明を行う。はじめに、複数のガラス基板上に
ゲート単膜(例えば、TiN/Al/Ti、膜厚は順
に、1000Å/2000Å/300Å)を形成し、次
いで、該ゲート単膜をエッチング法などでパターニング
してゲートパターンを形成する。続いて、ゲートパター
ン上に絶縁膜などを形成し、さらにソース膜(例えば、
TiN/Al)を形成する。
【0096】ソース膜をなすAl膜を成膜する際には、
ガラス基板毎に膜厚を段階的(例えば±5%毎)に振り
分けて、Al膜の厚さが異なる複数のサンプルAを作製
する。そして、サンプルAを、図1(a)に示すセンサ
ヘッド21と4探針法とで測定し、得られたセンサ検出
電圧ΔVと4探針値との相関関係を上記方法でプロット
する(図中、■で表す)。
【0097】サンプルAのシート抵抗を4探針法で測定
して得られた4探針値は、ソース膜のシート抵抗に加え
て、ゲートパターンのシート抵抗が不完全に反映された
値となり、そのままでは利用が困難である。そこで、図
6(a)(b)にて説明したように、渦電流損失量にゲ
ートパターンが与える影響は、ソース単膜のシート抵抗
の平均値ΔVAVの8〜10%程度であることを利用した
補正を行う。
【0098】例えば、渦電流損失量にゲートパターンが
与える影響を上記平均値ΔVAVの10%程度と見積もっ
た場合には、その影響はおおよそ0.05V程度と見積
もられるので(図6(b)参照)、図5に■で示す各プ
ロットを、下方(y軸方向)に0.05V分ずつ平行移
動させる補正を行う。この補正による新たなプロット
(図中、▲で示す)はそれぞれ上記平均値ΔVAVに相当
し、ソース単膜のみのほぼ正確なシート抵抗を表すこと
になる。
【0099】つまり、この方法は、測定箇所のゲートパ
ターンの影響度をあらかじめ測定しておき、該影響度を
補正することで、ソース膜のみのシート抵抗を算出し
て、その膜質の正確な全数管理を可能とする。これによ
り、ゲート単膜だけでなくソース成膜後の突発異常検出
が可能となる。なお、上記方法では、同一工程で製造さ
れた成膜基板(ゲートパターン+ソース膜を有する基
板)におけるゲートパターンの影響をほぼ一定とみなし
ているが、この理由は、ゲートパターンのシート抵抗自
体はゲート膜の状態で既に測定し、この測定結果が一定
の基準を満たしている良品のみがソース膜形成工程に搬
送されるという前提に基づくためである。
【0100】なお、上記説明のように、ゲートパターン
を下地として有するソース成膜基板では、暫定シート抵
抗(センサヘッド21が取得する全渦電流損失分に相
当)に与えるゲートパターンの影響は一般に、ソース単
膜のシート抵抗の8〜10%程度であると考えられる。
【0101】通常の測定では、センサヘッド21に内蔵
されたコイルの測定用駆動周波数として、図7に示すコ
イル共振特性において、ピークを与える駆動周波数f0
より3〜10%高い駆動周波数f1を選定する。この理
由は、導電性の薄膜で生じた渦電流損は、センサヘッド
21の駆動周波数を高めるように作用し、その結果生じ
る出力電圧(V)の変化をセンサ検出電圧ΔVとして利
用するので、図7に示すコイル共振特性の電圧変化量
(傾斜)がより大きな領域(単膜検出域として図示)を
利用する方が好ましいためである。
【0102】一方、ゲートパターンの下地とソース膜と
を有する成膜基板において、ソース膜のみのシート抵抗
を測定しようとする場合には、ピークを与える駆動周波
数f0を挟んでf1と対称位置にある駆動周波数f2
を、コイルの測定用駆動周波数として選定することがよ
り好ましい。つまり、ピークを与える駆動周波数f0よ
り3〜10%低い駆動周波数f2を選定することがより
好ましい。
【0103】上記の駆動周波数f2を測定用駆動周波数
とすれば、ゲートパターンが与える影響をピーク周辺に
とどめ、感度良好域である駆動周波数f1近傍にてソー
ス膜のシート抵抗測定が可能となる。さらに、例えば、
ゲートパターンの存在により駆動周波数がf2からf1
まで変化すると仮定すれば、これに対応した出力電圧
(V)の変化は実質0(V0 −V0 )であり、上記ゲー
トパターンの影響をほぼ0とみなすことが可能となる。
このように駆動周波数を選定すれば、ゲートパターン付
きのソース膜の渦電流損失(ΔV=V1 −V0 )は殆ど
ソース膜に起因するものと見なすことができ、高精度な
ソース膜のシート抵抗測定を可能とし、ゲート単膜だけ
でなくソース成膜後の突発異常の検出が可能となる。
【0104】(センサヘッドの検出平均値から膜質管理
を可能とするシステム)上記の説明したシステムでは、
設定通りに成膜工程を行って得たサンプルのシート抵抗
を4探針法で予め測定し、この値(4探針値)を格納し
て薄膜品質の良否判定に使用していた。しかし、図1
(a)に示すシステムの仕様をほぼ変更することなく、
また、上記サンプルの作成を要することなく膜質管理を
行うことも可能である。以下、より具体的に説明を行
う。
【0105】このシステムでは、図1(a)に示す制御
・演算用コンピュータ26には、4探針値が格納されて
いる必要が特になく、渦電流損失を受けてセンサヘッド
21にて検出されるセンサ検出電圧ΔVを、金属薄膜1
2aのシート抵抗に換算する動作も特に行う必要がな
い。
【0106】例えば、ガラス基板12上にゲートパター
ンの下地とソース膜とが形成されてなる複数の成膜基板
(同一ラインで製造されるもの)に対し、センサヘッド
21を用いて連続的にセンサ検出電圧ΔVを取得する場
合、これら成膜基板は同一工程を経ているので、ほぼ同
一のセンサ検出電圧ΔVを示すことが期待される。
【0107】そこで、成膜基板のセンサ検出電圧ΔVを
取得する毎に、これまでに取得したセンサ検出電圧ΔV
(渦電流損に応じた磁界の変化量に相当)の平均値を算
出し、この平均値を基準値として、各成膜基板で得られ
たセンサ検出電圧ΔVが正常であるか異常であるか、す
なわち成膜工程が正常に行われたか否かを判定する。ま
た、各センサ検出電圧ΔVが正常であるか否かの判定基
準は、成膜基板の用途などに応じて設定すればよいが、
通常、センサ検出電圧ΔVの平均値を基準値として±4
0%の範囲内におさまっていれば正常と判定してよく、
より厳密さを求められる場合には、該平均値を基準値と
して±20%の範囲内におさまっていればよい。
【0108】なお、このシステムでは、センサヘッド2
1、センサアンプ23、電源ユニット25、並びに制御
・演算用コンピュータ26は、少なくとも、ガラス基板
12上に形成された導電性の薄膜の片面側に対し磁界の
磁力線を照射して、発生した渦電流損に応じた磁界の変
化量を取得する変化量取得手段として機能していればよ
い。また、場合によっては、磁界の変化量からシート抵
抗を算出可能なように、両者の相関関係データ(図4、
図5参照)を格納していてもよい。
【0109】この場合、算出したシート抵抗の平均値も
良否判定の基準値として使用できるが、センサ検出電圧
ΔVの平均値を使用する場合と同様に、通常、シート抵
抗の平均値を基準値として±40%の範囲内におさまっ
ていれば正常と判定してよく、より厳密さを求められる
場合には、該平均値を基準値として±20%の範囲内に
おさまっていればよい。
【0110】なお、このシステムにおいて制御・演算用
コンピュータ26は、1)変化量取得手段が導電性の薄
膜が形成された異なる基板毎に取得した磁界の変化量か
ら、その平均値を算出する平均化手段と、2)磁界の変
化量の平均値と、各基板上に形成された導電性の薄膜に
起因する磁界の変化量との比較に基づき、成膜工程の良
否判定を行う判定手段と、の双方を兼ねている。
【0111】以上のように、本発明にかかるシステム
は、金属や合金の薄膜形成後の膜質管理において、磁界
を発生するセンサヘッドを備え、該センサヘッドに対向
して上記基板の一方向にのみ所定の距離で配置されたと
き、該センサヘッドにより発生した磁界の変化量を、基
板上に形成された上記薄膜のシート抵抗として検出する
シート抵抗測定器を、装置ロードロック室以降の工程に
て用い、該薄膜のシート抵抗を膜質の管理基準として一
部または全数検査し、成膜結果を直ちにCIMシステム
に出力し、異常値の場合、即確認・処理を行うシステム
を設けた薄膜の膜質管理システムである。
【0112】また、上記シート抵抗測定器の駆動周波数
は、センサ用コイルの共振特性のピークより3〜10%
低い値を適用することがより好ましい。
【0113】上記薄膜の膜質管理システムはさらに、薄
膜が金属や合金の多層構造膜(TFT液晶でいうゲート
パターン+ソース単膜)であっても、該多層構造の暫定
シート抵抗値算出用の補正曲線を算出し、該算出値を多
層構造薄膜の基準値とすることにより、薄膜の膜質管理
を可能としたものであることがより好ましい。
【0114】加えて、測定器測定箇所の下層部(以下、
ゲートパターン)の影響をあらかじめ測定し、測定機種
毎に補正曲線を算出し、正確な上層部(以下、ソース)
のシート抵抗測定及び膜質検査を可能としたものである
ことがより好ましい。
【0115】また、上記のように、ゲートパターンの下
地とソース単膜とが形成されてなる基板を測定対象とす
る場合には、シート抵抗測定器の駆動周波数は、センサ
用コイルの共振特性のピークより3〜10‰低い値を選
定することがより好ましい。この値を選定すれば、ソー
ス単膜のシート抵抗検出精度をより向上させることが可
能となる。
【0116】上記のシステムはまた、シート抵抗算出用
の補正曲線が算出できない場合(サンプル作成の時間が
とれない場合など)に、単膜だけでなく、多層構造膜の
場合でも測定値を基準値とすることにより、測定平均値
の±20〜40%を上下限管理値と設定して、ソースの
膜質管理を可能としたものであってもよい。この構成に
よれば、ゲート等の単膜だけでなく、ゲートパターン等
の下地膜があるソース等の成膜後の場合でも、測定値を
基準として膜質をトレンド管理できて、ゲート単膜だけ
でなくソース成膜後の突発異常検出が可能となる。
【0117】また、本発明にかかるシステムでは、シー
ト抵抗測定器の測定箇所のゲートパターンの影響をあら
かじめ測定し、該影響度を補正することにより、ソース
のシート抵抗測定及び膜質検査を可能とすることもでき
る。この構成では、ゲート等の金属単膜だけでなく、ゲ
ートパターン等の下地膜があるソース等の成膜後の場合
でも、測定値を基準とする膜質のトレンド管理を行っ
て、ゲート単膜だけでなくソース成膜後の突発異常検出
が可能となる。
【0118】このように、本発明の薄膜の膜質管理シス
テム(成膜基板の生産管理システム)を採用すれば、作
業効率が大幅に上がり、金属膜の歩留まり向上及びスル
ープットの向上が達成可能となる。また、薄膜形成工程
での突発的な異常や、経時的変化をモニタリングし、把
握することにより、金属膜に対して傷・破損を与えるこ
となく、シート抵抗を測定可能となる。
【0119】さらに、A1、Ta等の低抵抗膜から、透
明電極であるITO等の高抵抗膜、さらには、ソース等
の下地にゲートパターン等がある場合などの多層構造の
膜質管理をもインラインで容易に行うことができ、成膜
基板の抜き取り検査または全数検査が容易となる。ま
た、シート抵抗や膜厚の高精度なインライン検査システ
ムが確立され、成膜工程不良に対する迅速な対応が行わ
れるようになるので、薄膜の特性安定化、及び、信頼性
向上につながる。以下、実施例により、本発明にかかる
システムの有用性につき説明を行う。
【0120】
【実施例】〔実施例1〕図8は、センサヘッドに搭載さ
れたコイルの共振特性のピークより3〜10%低い値を
測定用駆動周波数(図7に示す駆動周波数f2に相当)
として選定して、ゲート単膜のシート抵抗を測定したト
レンドデータを示している。感度は、8〜10%程落ち
るが、特に問題無くシート抵抗のモニタが実施可能であ
った。また、上限管理値・下限管理値を設定してスペッ
クオーバーした基板はロットアウトし、成膜不良を起こ
したスパッタリング装置には、その情報が直ちにフィー
ドバックされる。
【0121】〔実施例2〕図9は、本発明にかかるCI
Mシステムの基板検査履歴データを示すものであり、ソ
ースのシート抵抗管理が可能であることを実証した検査
結果である。現在では、ゲート成膜後およびソース成膜
後の双方でシート抵抗の測定を行い、いずれかの測定結
果がスペックオーバーした成膜基板は、その後の検査工
程に流れないように工程管理されている。
【0122】〔実施例3〕図10は、ゲートパターンの
下地とソース膜とを有する成膜基板をシート抵抗の測定
対象とし、得られた暫定シート抵抗の平均値を、ソース
膜の良否判定の基準値として使用した具体例を示すもの
である。
【0123】ここでは、ソース膜をなすAlの膜厚を1
500Å基準で成膜実施しており、ソース単膜をガラス
基板上に形成した比較用サンプルを準備しなくとも、全
体の渦電流損失を測定し、この平均値を基準とすること
により、ソース膜の安定したトレンド管理が可能である
ことを示している。なおコイルの測定用駆動周波数とし
ては、コイルの共振特性のピークより3〜10%高い値
(図7に示す駆動周波数f1に相当)を選択した。
【0124】図11には、この方法でソース膜の暫定シ
ート抵抗をモニタする際の、各シート抵抗測定器(セン
サ)の測定機種別の上下限管理値を示している。但し、
上下限管理値をそれぞれ測定平均値の約±40%に設定
して運用している。なお、図10は、15”で示す6面
取り用3号機(図11参照)での測定トレンドデータの
みを示している。
【0125】〔実施例4〕図12には、センサヘッドに
搭載されたコイルの共振特性のピークより3〜10%低
い値を測定用駆動周波数(図7に示す駆動周波数f2に
相当)として選定し、さらに、図5に示すような補正曲
線を用いて、(ゲートパターン+ソース膜)の暫定シー
ト抵抗からソース膜のみのシート抵抗を算出し、その算
出結果をモニタしたトレンドデータを示している。
【0126】より具体的には、15”で示す6面取り用
2号機・3号機(図11参照)では、ゲートパターン形
成後の該測定器による渦電流損失量は、パターン未形成
時の10%程度であり、ほぼ一定であることを利用して
いる。そして、1ヶ月のトレンドデータ測定平均値から
ゲートパターンの影響を補正し、補正後の値をソース膜
のシート抵抗として見なし、膜質管理を行っている。こ
れにより、ゲートパターンだけでなくソース膜の全数管
理が可能となる。
【0127】
【発明の効果】本発明にかかる成膜基板の生産管理シス
テムは、以上のように、基板上に導電性薄膜を形成する
成膜手段と、導電性薄膜の片面側から磁界の磁力線を照
射してシート抵抗を算出するシート抵抗測定手段と、算
出されたシート抵抗と基準値との比較に基づき成膜工程
の良否判定を行う判定手段と、成膜基板の製造工程を管
理するセルコンピュータと、セルコンピュータを制御し
て成膜基板の製造工程全体を一括管理するホストコンピ
ュータとを備え、ホストコンピュータは、判定手段によ
る判定結果に基づき、セルコンピュータを介して成膜手
段に動作制御用の信号を送信する構成である。
【0128】上記の構成によれば、装置スループットを
落とすことなく、成膜基板上に形成された薄膜の全数検
査を実現することができるとともに、例えば、成膜不良
を発生している成膜手段の動作を迅速に修正することが
可能となるという効果を奏する。
【0129】本発明にかかる成膜基板の生産管理システ
ムは、上記の構成において、上記成膜手段が複数設けら
れており、上記基板上には、成膜手段により形成される
複数の導電性薄膜が互いに絶縁された状態で積層されて
なり、上記シート抵抗測定手段は、複数の導電性薄膜に
由来して発生する磁界の変化量と、最上層に位置する導
電性薄膜のみを基板上に成膜してなる成膜基板の実測シ
ート抵抗との相関関係から、複数の導電性の薄膜の暫定
シート抵抗を算出するものであってもよい。
【0130】上記の構成によれば、4探針法などではシ
ート抵抗の測定が困難な、絶縁膜で隔てられた2層以上
の導電性の薄膜の膜質を、上記暫定シート抵抗を目安と
して管理可能となるという効果を加えて奏する。
【0131】本発明にかかる成膜基板の生産管理システ
ムは、上記の構成において、上記成膜手段が複数設けら
れており、上記基板上には、成膜手段により形成される
複数の導電性薄膜が互いに絶縁された状態で積層されて
なり、上記シート抵抗測定手段は、最上層に位置する導
電性薄膜を除く上記複数の導電性薄膜が、上記磁界の変
化量に与える影響を補正して、該磁界の変化量から最上
層に位置する薄膜のみのシート抵抗を算出するものであ
ってもよい。
【0132】上記の構成によれば、例えば、液晶パネル
基板のように、絶縁膜を介してゲートパターン上にソー
ス膜が積層されている場合であっても、最上層に位置す
るソース膜のシート抵抗を算出することができ、ゲート
パターンのみならずソース膜の膜質も別途管理可能とな
るという効果を加えて奏する。
【0133】本発明にかかる成膜基板の生産管理システ
ムは、上記の構成において、上記成膜手段が複数設けら
れており、上記基板上には、成膜手段により形成される
複数の導電性の薄膜が互いに絶縁された状態で積層され
てなり、上記シート抵抗測定手段は、磁界の磁力線を照
射するコイルを含み、さらに、該コイルの駆動周波数と
して、共振特性のピークを与える駆動周波数より3〜1
0%低い値を選択するものであってもよい。
【0134】上記の構成によれば、下層側の導電性の薄
膜が与える影響を上記ピーク周辺にとどめ、感度良好域
である駆動周波数近傍にて上層側の導電性の薄膜のシー
ト抵抗測定が可能となるという効果を加えて奏する。
【0135】本発明にかかる成膜基板の生産管理システ
ムは、以上のように、基板上に導電性薄膜を形成する成
膜手段と、導電性薄膜の片面側から磁界の磁力線を照射
して、発生した渦電流損に応じた磁界の変化量を取得す
る変化量取得手段と、変化量取得手段が基板毎に取得し
た磁界の変化量から、該磁界の変化量の平均値を算出す
る平均化手段と、各基板上に形成された導電性の薄膜に
起因する磁界の変化量と該平均値との比較に基づき、成
膜工程の良否判定を行う判定手段と、成膜基板の製造工
程を管理するセルコンピュータと、セルコンピュータを
制御して成膜基板の製造工程全体を一括管理するホスト
コンピュータとを備え、ホストコンピュータは、判定手
段による判定結果に基づき、セルコンピュータを介し
て、上記成膜手段に動作制御用の信号を送信する構成で
ある。
【0136】上記の構成によれば、外部基準をもとに導
電性の薄膜の膜質管理が行えない場合であっても、複数
の成膜基板での測定結果の平均値を算出し、該平均値を
基準として成膜工程の良否判定を行うことができる。ま
た、装置スループットを落とすことなく、成膜基板上に
形成された薄膜の全数検査を実現可能となるという効果
を加えて奏する。
【0137】なお、上記の生産管理システムは、基板上
に積層されてなる複数の導電性の薄膜として、ゲート膜
と、該ゲート膜に対して上層側に形成されたソース膜と
を含んでなる成膜基板(液晶パネル基板)の生産管理に
特に好適に用いられる。
【図面の簡単な説明】
【図1】本発明の実施の一形態に係る成膜基板の生産管
理システムの概略構成を示す説明図である。
【図2】図1に示すシステムで採用されるシート抵抗測
定手段の測定原理を説明する図である。
【図3】図1に示すシステムで採用されるシート抵抗測
定手段の測定原理をより具体的に説明する図である。
【図4】図1に示すシステムで採用されるシート抵抗測
定手段の、シート抵抗算出法の一例を説明するグラフで
ある。
【図5】図1に示すシステムで採用されるシート抵抗測
定手段の、シート抵抗算出法の他の例を説明するグラフ
である。
【図6】図1に示すシステムで採用されるシート抵抗測
定手段を用い、ゲートパターンが与える影響を検証した
結果を説明する図である。
【図7】図1に示すシステムで採用されるシート抵抗測
定手段の、出力電圧と駆動周波数との関係を示すグラフ
である。
【図8】図1に示すシステムを用いてシート抵抗を測定
し、薄膜品質のトレンド管理を行った一例を説明する図
である。
【図9】図1に示すシステムを用いて成膜基板のシート
抵抗を測定し、得られた基板検査履歴の一例を示す図で
ある。
【図10】図1に示すシステムを用いてシート抵抗を測
定し、薄膜品質のトレンド管理を行った他の例を説明す
る図である。
【図11】図1に示すシステムで採用されるシート抵抗
測定手段の、上限管理値・下限管理値の一例を示す図で
ある。
【図12】図1に示すシステムを用いてシート抵抗を測
定し、薄膜品質のトレンド管理を行ったさらに他の例を
説明する図である。
【図13】従来の4探針法によるシート抵抗測定方法を
示す概略図である。
【図14】従来の両側式渦電流法によるシート抵抗測定
方法を示す概略図である。
【符号の説明】
12 ガラス基板(基板) 12a 金属薄膜(導電性の薄膜) 21 センサヘッド(シート抵抗測定手段) 23 センサアンプ(シート抵抗測定手段) 25 電源ユニット(シート抵抗測定手段) 26 制御・演算用コンピュータ(シート抵抗測定手
段、判定手段、変化量取得手段、平均化手段) 32 ホストコンピュータ 33 セルコンピュータ 33a セルコンピュータ 34 スパッタリング装置(成膜手段) ΔV センサ検出電圧(磁界の変化量)

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】基板上に導電性の薄膜が形成されてなる成
    膜基板の生産管理を行うシステムであって、 上記基板上に導電性の薄膜を形成する成膜手段と、 上記基板上に形成された導電性の薄膜の片面側から磁界
    の磁力線を照射して、発生した渦電流損に応じた磁界の
    変化量から該薄膜のシート抵抗を算出するシート抵抗測
    定手段と、 上記シート抵抗測定手段が算出した導電性の薄膜のシー
    ト抵抗と基準値との比較に基づき、成膜工程の良否判定
    を行う判定手段と、 上記成膜基板の製造に関わる各工程を管理するセルコン
    ピュータと、 これらセルコンピュータそれぞれを制御することによ
    り、成膜基板の製造工程全体を一括管理するホストコン
    ピュータとを備えてなり、 上記ホストコンピュータは、上記判定手段による判定結
    果に基づき、成膜工程を管理するセルコンピュータを介
    して、上記成膜手段に動作制御用の信号を送信すること
    を特徴とする成膜基板の生産管理システム。
  2. 【請求項2】基板上に導電性の薄膜を形成する上記成膜
    手段が複数設けられており、 上記基板上には、上記成膜手段により形成される複数の
    導電性の薄膜が、絶縁膜により互いに絶縁された状態で
    積層されてなり、 上記シート抵抗測定手段は、 上記複数の導電性の薄膜において発生する上記渦電流損
    に応じた磁界の変化量と、上記複数の導電性の薄膜のう
    ち最上層に位置する薄膜のみを同一条件で上記基板上に
    成膜してなる成膜基板の実測シート抵抗との相関関係か
    ら、上記複数の導電性の薄膜の暫定シート抵抗を算出す
    ることを特徴とする請求項1に記載の成膜基板の生産管
    理システム。
  3. 【請求項3】基板上に導電性の薄膜を形成する上記成膜
    手段が複数設けられており、 上記基板上には、上記成膜手段により形成される複数の
    導電性の薄膜が、絶縁膜により互いに絶縁された状態で
    積層されてなり、 上記シート抵抗測定手段は、 最上層に位置する薄膜を除く上記複数の導電性の薄膜
    が、上記磁界の変化量に与える影響を補正して、該磁界
    の変化量から最上層に位置する薄膜のみのシート抵抗を
    算出することを特徴とする請求項1に記載の成膜基板の
    生産管理システム。
  4. 【請求項4】基板上に導電性の薄膜を形成する上記成膜
    手段が複数設けられており、 上記基板上には、上記成膜手段により形成される複数の
    導電性の薄膜が、絶縁膜により互いに絶縁された状態で
    積層されてなり、 上記シート抵抗測定手段は、上記磁界の磁力線を照射す
    るコイルを含み、 さらに、上記コイルの駆動周波数として、コイルの共振
    特性のピークを与える駆動周波数より3〜10%低い値
    を選択することを特徴とする請求項1に記載の成膜基板
    の生産管理システム。
  5. 【請求項5】基板上に導電性の薄膜が形成されてなる成
    膜基板の生産管理を行うシステムであって、 上記基板上に導電性の薄膜を形成する成膜手段と、 上記基板上に形成された導電性の薄膜の片面側から磁界
    の磁力線を照射して、発生した渦電流損に応じた磁界の
    変化量を取得する変化量取得手段と、 上記変化量取得手段が導電性の薄膜が形成された異なる
    基板毎に取得した磁界の変化量から、該磁界の変化量の
    平均値を算出する平均化手段と、 上記磁界の変化量の平均値と、各基板上に形成された導
    電性の薄膜に起因する磁界の変化量との比較に基づき、
    成膜工程の良否判定を行う判定手段と、 上記成膜基板の製造に関わる各工程を管理するセルコン
    ピュータと、 これらセルコンピュータそれぞれを制御することによ
    り、成膜基板の製造工程全体を一括管理するホストコン
    ピュータとを備えてなり、 上記ホストコンピュータは、上記判定手段による判定結
    果に基づき、成膜工程を管理するセルコンピュータを介
    して、上記成膜手段に動作制御用の信号を送信すること
    を特徴とする成膜基板の生産管理システム。
  6. 【請求項6】上記基板上に積層されてなる複数の導電性
    の薄膜として、ゲート膜と、該ゲート膜に対して上層側
    に形成されたソース膜とを含んでなることを特徴とする
    請求項2ないし4のいずれか一項に記載の成膜基板の生
    産管理システム。
JP2000351703A 2000-11-17 2000-11-17 成膜基板の生産管理システム Pending JP2002161366A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000351703A JP2002161366A (ja) 2000-11-17 2000-11-17 成膜基板の生産管理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000351703A JP2002161366A (ja) 2000-11-17 2000-11-17 成膜基板の生産管理システム

Publications (1)

Publication Number Publication Date
JP2002161366A true JP2002161366A (ja) 2002-06-04

Family

ID=18824714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000351703A Pending JP2002161366A (ja) 2000-11-17 2000-11-17 成膜基板の生産管理システム

Country Status (1)

Country Link
JP (1) JP2002161366A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011013938A2 (ko) * 2009-07-28 2011-02-03 지.텍(주) 실시간 면 저항 측정 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011013938A2 (ko) * 2009-07-28 2011-02-03 지.텍(주) 실시간 면 저항 측정 장치
WO2011013938A3 (ko) * 2009-07-28 2011-06-03 지.텍(주) 실시간 면 저항 측정 장치

Similar Documents

Publication Publication Date Title
JP3556549B2 (ja) シート抵抗測定器および電子部品製造方法
US6315574B1 (en) Method for real-time in-line testing of semiconductor wafers
US20140062521A1 (en) Wiring defect inspecting method, wiring defect inspecting apparatus, and method for manufacturing semiconductor substrate
KR100389277B1 (ko) 시트저항 측정기
WO2006077823A1 (ja) 基板検査装置及び基板検査方法
JP4216263B2 (ja) 製造検査解析システム、および製造検査解析方法
JP3632832B2 (ja) シート抵抗測定方法
US6911350B2 (en) Real-time in-line testing of semiconductor wafers
JP4394980B2 (ja) 基板検査装置及び基板検査方法
KR20080021083A (ko) 기판 상의 도전층에 대한 전기 응답을 최적화하기 위한방법 및 장치
KR20170040100A (ko) 기판 처리 장치, 기판 처리 방법 및 기억 매체
JP3961427B2 (ja) 配線パターンの埋め込み検査方法、半導体装置の製造方法および検査装置
TWI401757B (zh) 用於最佳化對基板上的一組導電層之電響應的方法與設備
TW473827B (en) Thin-film depositing apparatus
JP2002161366A (ja) 成膜基板の生産管理システム
JP2006210415A (ja) 部品検査方法、部品検査装置および製造装置
TW200521453A (en) Position adjusting device for measuring head and non-contact type resistivity measuring device
WO2009131230A1 (ja) 回路検査装置及びその回路検査方法
KR20120130123A (ko) 도전 패턴 검사 장치
JP2003084020A (ja) 非接触式表面抵抗測定装置
KR100511624B1 (ko) 비접촉 방식의 시트저항 측정기
JP3980295B2 (ja) ワーク搬送装置
JP4437927B2 (ja) 平面コイルの電気的特性測定装置
KR100446682B1 (ko) 전기강판의 온라인 절연측정장치
JP2008281576A (ja) 導電パターン検査装置