JP2002158415A - Printed wiring board - Google Patents
Printed wiring boardInfo
- Publication number
- JP2002158415A JP2002158415A JP2000352160A JP2000352160A JP2002158415A JP 2002158415 A JP2002158415 A JP 2002158415A JP 2000352160 A JP2000352160 A JP 2000352160A JP 2000352160 A JP2000352160 A JP 2000352160A JP 2002158415 A JP2002158415 A JP 2002158415A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- prepreg
- printed circuit
- prepregs
- laminated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Laminated Bodies (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、例えば携帯通信機
器や送受信機器などのように高周波帯域の電波を使用す
る各種電子機器の配線基板として用いられるプリント回
路基板に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board used as a wiring board for various electronic devices using radio waves in a high frequency band, such as portable communication devices and transmission / reception devices.
【0002】[0002]
【従来の技術】この種のプリント回路基板では、その回
路の信号伝送速度及び伝送損失が基板自体の誘電率及び
誘電正接に大きく左右され、基板の誘電率が小さいほど
信号伝送速度は速く、かつ、誘電正接が小さいほど伝送
損失は小さい。したがって、コンピュータ等の信号伝送
の高速度化、高効率化が求められる電子機器用の基板と
しては、高周波に対応するように低誘電率、低誘電正接
の電気的特性が要求される。この要求に応えるものとし
て、従来より、セラミックやフェノール樹脂、エポキシ
樹脂、ポリイミド樹脂等の他の樹脂に比べて誘電率、誘
電正接の小さいフッ素樹脂を使用したプリント回路基板
が多用されている。2. Description of the Related Art In a printed circuit board of this type, the signal transmission speed and transmission loss of the circuit largely depend on the dielectric constant and the dielectric loss tangent of the substrate itself. The smaller the dielectric loss tangent, the smaller the transmission loss. Therefore, a substrate for an electronic device that requires high speed and high efficiency of signal transmission of a computer or the like is required to have low dielectric constant and low dielectric loss tangent electrical characteristics so as to correspond to a high frequency. In order to meet this demand, a printed circuit board using a fluorine resin having a smaller dielectric constant and a smaller dielectric loss tangent than other resins such as ceramic, phenol resin, epoxy resin, and polyimide resin has been frequently used.
【0003】フッ素樹脂を使用してなるプリント回路基
板の一例として、例えば特開平8−148780号公報
に開示されているように、ガラスクロス等の織布にフッ
素樹脂を含浸させてなるプリプレグを単層、もしくは、
複数枚積層して使用し、このプリプレグの外面に銅箔等
の金属箔により所定の回路パターンを形成したフッ素樹
脂製プリント回路基板が知られている。As an example of a printed circuit board using a fluororesin, a prepreg made by impregnating a woven cloth such as a glass cloth with a fluororesin, as disclosed in, for example, Japanese Patent Application Laid-Open No. 8-148780, is used. Layers, or
There is known a fluororesin printed circuit board in which a plurality of sheets are laminated and used, and a predetermined circuit pattern is formed on the outer surface of the prepreg with a metal foil such as a copper foil.
【0004】上記のようなフッ素樹脂製プリント回路基
板においては、プリプレグを構成するガラスクロス等の
織布に対するフッ素樹脂の含浸割合を大きくすることに
よって、基板の誘電率、誘電正接を低くすることが可能
である。しかし、フッ素樹脂の含浸割合が大きいプリプ
レグを得るには、複数回に亘る含浸工程が必要であるた
めに、フッ素樹脂ディスパージョン中に添加されている
界面活性剤がプリプレグ内部に多く残存することにな
り、この残存する界面活性剤によって誘電正接が上昇す
るといった弊害が発生する。In the above-mentioned fluororesin printed circuit board, the permittivity and dielectric loss tangent of the substrate can be reduced by increasing the impregnation ratio of the fluororesin into the woven fabric such as glass cloth constituting the prepreg. It is possible. However, in order to obtain a prepreg having a high fluororesin impregnation ratio, a plurality of impregnation steps are required, so that a large amount of the surfactant added to the fluororesin dispersion remains in the prepreg. The remaining surfactant causes an adverse effect such as an increase in the dielectric loss tangent.
【0005】また、ガラスクロス等の織布にフッ素樹脂
を含浸させてなるプリプレグを使用しないで、フッ素樹
脂の中でも材料自体の誘電率が最も小さいPTFE(ポ
リテトラフルオロエチレン)シートのみを使用し、この
PTFEシートの外面に金属箔を貼り合わせたプリント
回路基板も従来より存在するが、このような基板は曲げ
強度等の機械的強度が非常に低く、実用に供し得ない。Further, without using a prepreg obtained by impregnating a woven fabric such as a glass cloth with a fluororesin, only a PTFE (polytetrafluoroethylene) sheet having the lowest dielectric constant among the fluororesins is used. A printed circuit board in which a metal foil is adhered to the outer surface of the PTFE sheet has conventionally existed, but such a board has extremely low mechanical strength such as bending strength and cannot be put to practical use.
【0006】そこで、ミリ波帯域(20GHz〜30G
Hz)の電波を使用し、かつ、薄肉小型化が望まれる携
帯電話等の機器にも対応できるように、誘電率2.2以
下で、かつ、機械的強度の大きい基板の製作を目標とし
て、ガラスクロスのみからなるプリプレグと上述のPT
FEシートを組み合わせて両者を積層した回路基板を考
えてみた。Therefore, the millimeter wave band (20 GHz to 30 G
(Hz), and aiming at manufacturing a substrate having a dielectric constant of 2.2 or less and a high mechanical strength so as to be applicable to a device such as a mobile phone in which thinner and smaller size is desired. Prepreg consisting only of glass cloth and the above-mentioned PT
A circuit board in which both are laminated by combining FE sheets is considered.
【0007】[0007]
【発明が解決しようとする課題】ところが、プリプレグ
とPTFEシートを単に積層しただけの回路基板におい
ては、回路パターン形成加工のためのエッチング時及び
エッチング後の例えば半田付けなどの部品実装のための
熱処理時(アニール時)、さらには実使用時の環境温度
の変化に伴うPTFEシートの熱膨張収縮によって大き
な寸法変化が発生する。このとき、PTFEシートに積
層されているプリプレグの性質、つまり、張力が付与さ
れている縦糸の方向には動きにくい反面、張力がほとん
ど付与されていない横糸の方向には伸縮動作しやすいと
いう性質によって、PTFEシートのプリプレグ縦糸方
向の寸法変化は抑制されるものの、プリプレグ横糸方向
の寸法変化は抑制されないといったように、互いに直交
する二方向での寸法変化率に差が生じる。However, in the case of a circuit board in which a prepreg and a PTFE sheet are simply laminated, heat treatment is performed at the time of etching for forming a circuit pattern and after the etching for mounting components such as soldering. At the time (at the time of annealing), furthermore, a large dimensional change occurs due to the thermal expansion and contraction of the PTFE sheet accompanying a change in the environmental temperature during actual use. At this time, due to the property of the prepreg laminated on the PTFE sheet, that is, it is difficult to move in the direction of the warp yarn to which tension is applied, but tends to expand and contract in the direction of the weft to which tension is hardly applied. However, the dimensional change in the prepreg warp direction is suppressed, but the dimensional change in the prepreg weft direction is not suppressed.
【0008】このように互いに直交する二方向の寸法変
化率に差異が生じると、基板内部の一方向には圧縮残留
応力が、他方向に引張り残留応力が残って基板に反りや
歪みを発生しやすく、その結果、回路パターンの幅、長
さ、形状及びインピーダンスが設計値に対して大きく変
動し回路基板としての性能が非常に不安定になる。When the dimensional change rates in the two directions orthogonal to each other are different as described above, a compressive residual stress remains in one direction inside the substrate and a tensile residual stress remains in the other direction, causing warpage and distortion of the substrate. As a result, the width, length, shape, and impedance of the circuit pattern greatly fluctuate with respect to design values, and the performance as a circuit board becomes very unstable.
【0009】また、上記のような寸法変化等を見込んで
回路基板の設計時点において、各変動要素に対して予め
補正を加えておくなどの対応も考えられるが、PTFE
シートの寸法変化量が大きく変動した場合、かえって二
方向の寸法変化率のばらつきがより大きくなり、回路基
板としての性能が一層不安定になりかねないという課題
がある。Further, at the time of designing a circuit board in consideration of the above-mentioned dimensional change and the like, it is conceivable to take measures such as correcting each variable element in advance.
When the amount of dimensional change of the sheet greatly changes, the dimensional change rate in two directions becomes larger, and the performance as a circuit board may become more unstable.
【0010】本発明は上述の実情に鑑みてなされたもの
で、PTFEなどのフッ素樹脂シートとプリプレグを組
み合わせて積層することを基本構成として機械的強度及
び誘電率ともに製作目標を達成しつつ、プリプレグの性
質を有効に利用することによりエッチングやアニール時
における直交二方向の寸法変化率を略均等に減少させ
て、所定性能をばらつきなく安定よく確保することがで
きるプリント回路基板を提供することを目的としてい
る。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned circumstances, and has a basic configuration in which a prepreg is combined with a fluororesin sheet such as PTFE, while achieving a production target with both mechanical strength and dielectric constant. The purpose of the present invention is to provide a printed circuit board capable of reducing a dimensional change rate in two orthogonal directions substantially at the time of etching or annealing by making effective use of the properties of the above, and stably ensuring predetermined performance without variation. And
【0011】[0011]
【課題を解決するための手段】上記目的を達成するため
に、本発明に係るプリント回路基板は、フッ素樹脂シー
トの少なくとも片面側にガラスクロスからなるプリプレ
グが配設され、このプリプレグの外面に金属箔により所
定の回路パターンが形成されているプリント回路基板で
あって、上記プリプレグが、縦糸方向を互いに90℃交
差させて積層した2枚1組のプリプレグの少なくとも1
組から構成されていることを特徴とするものである。In order to achieve the above object, a printed circuit board according to the present invention is provided with a prepreg made of glass cloth on at least one side of a fluororesin sheet, and a metal prepreg formed on an outer surface of the prepreg. A printed circuit board on which a predetermined circuit pattern is formed by a foil, wherein the prepreg is at least one of a pair of prepregs laminated with their warp directions crossed at 90 ° with each other.
It is characterized by being composed of a set.
【0012】上記のような構成を有する本発明によれ
ば、フッ素樹脂シートとプリプレグとを積層状態で併用
することによって、フッ素樹脂をガラスクロス等の織布
に含浸させてなるプリプレグを使用するもののようにフ
ッ素樹脂ディスパージョン中に添加されている界面活性
剤がプリプレグ内部に多く残存することによる誘電正接
の上昇がなく、目標とする低誘電率、低誘電正接の回路
基板を得ることが可能であるとともに、PTFEシート
を単独使用するものに比べて、曲げ強度等の機械的強度
を十分に確保することが可能である。According to the present invention having the above structure, a prepreg obtained by impregnating a woven fabric such as a glass cloth with a fluororesin by using a fluororesin sheet and a prepreg together in a laminated state is used. As described above, there is no rise in dielectric loss tangent due to a large amount of surfactant added in the fluororesin dispersion remaining in the prepreg, and it is possible to obtain a target low dielectric constant, low dielectric loss tangent circuit board. In addition, it is possible to sufficiently secure mechanical strength such as bending strength as compared with the case where the PTFE sheet is used alone.
【0013】その上、フッ素樹脂シート面に配設される
プリプレグとして、縦糸方向が互いに90℃交差するよ
うに積層した2枚1組のプリプレグから構成されたもの
を用いることによって、エッチング時やアニール時等の
温度変化に伴うフッ素樹脂シートの直交する二方向への
熱膨張、熱収縮をプリプレグの性質、つまり、縦糸の張
力により抑制して寸法変化率を大幅に減少するととも
に、直交二方向での寸法変化率の減少量も略均等にする
ことが可能となる。このような直交二方向の寸法変化率
の著しい減少によって基板内部の残留応力は非常に少な
く、反りや歪みがほとんど発生しないため、回路パター
ンの幅、長さ、形状及びインピーダンスを設計値通りに
保持して回路基板としての所定性能を安定よく確保する
ことができる。In addition, as a prepreg disposed on the surface of the fluororesin sheet, a prepreg composed of a pair of prepregs laminated so that the warp directions cross each other at 90 ° C. is used, so that the prepreg can be used for etching or annealing. Thermal expansion and shrinkage of the fluororesin sheet in two orthogonal directions due to temperature changes such as time are greatly reduced by reducing the dimensional change rate by suppressing the thermal expansion and contraction by the property of the prepreg, that is, the warp yarn tension. Can be made substantially uniform. Since the residual stress inside the substrate is extremely small due to such a remarkable decrease in the dimensional change rate in the two orthogonal directions, warpage and distortion hardly occur, the width, length, shape and impedance of the circuit pattern are maintained as designed. As a result, the predetermined performance as the circuit board can be stably secured.
【0014】本発明においては、縦糸方向を互いに90
℃交差させて積層した2枚1組のプリプレグをフッ素樹
脂シートの片面にのみ配設してもよいが、特に、上記2
枚1組のプレプレグをフッ素樹脂シートの両面に配設す
ることにより、寸法変化率を一層減少し、かつ、反りの
発生も抑制することができる。In the present invention, the warp directions are set to 90
Although a set of two prepregs that are crossed and crossed by ° C. may be disposed on only one side of the fluororesin sheet, particularly,
By arranging a set of prepregs on both sides of the fluororesin sheet, the dimensional change rate can be further reduced and the occurrence of warpage can be suppressed.
【0015】また、本発明においては、縦糸方向を交差
させて積層した2枚1組のプリプレグの外面に、さらに
別の1枚もしくは数枚のプリプレグを積層してもよく、
また、2枚1組を積層した他の組のプリプレグを配設し
てもよく、これらの場合は、寸法安定性の他に回路基板
の機械的強度の一層の向上を図ることができる。Further, in the present invention, one or several other prepregs may be further laminated on the outer surface of a pair of prepregs which are laminated so that the warp directions are crossed.
Further, another set of prepregs obtained by laminating a pair of two may be provided. In these cases, the mechanical strength of the circuit board can be further improved in addition to the dimensional stability.
【0016】なお、本発明において用いるフッ素樹脂と
しては、請求項4に記載のとおり、PTFE(ポリテト
ラフルオロエチレン)、PFA(テトラフルオロエチレ
ン/パープロロアルキルビニルエーテル共重合体)、F
EP(テトラフルオロエチレン/ヘキサフルオロプロピ
レン共重合体)、ETFE(エチレン/テトラフルオロ
エチレン共重合体)、PVDF(ポリビニリデンフルオ
ライド)、ECTFE(エチレンクロロトリフルオロエ
チレン)、PCTFE(ポリクロリネートトリフルオロ
エチレン)、PVF(ポリビニルフルオライド)もしく
はこれらの混合物からなる群の中から選択された1つで
あればよいが、特に、基板の誘電率を低くする上で、材
料自体の誘電率が最も小さいPTFEの使用が最も好ま
しい。As the fluororesin used in the present invention, as described in claim 4, PTFE (polytetrafluoroethylene), PFA (tetrafluoroethylene / perproloalkyl vinyl ether copolymer), F
EP (tetrafluoroethylene / hexafluoropropylene copolymer), ETFE (ethylene / tetrafluoroethylene copolymer), PVDF (polyvinylidene fluoride), ECTFE (ethylene chlorotrifluoroethylene), PCTFE (polychlorinated trifluoroethylene) ), PVF (polyvinyl fluoride) or a mixture thereof, but it may be any one selected from the group consisting of PTFE, which has the lowest dielectric constant of the material itself in lowering the dielectric constant of the substrate. Is most preferred.
【0017】更に、本発明に用いられる金属箔として
は、銅、アルミニウム、鉄、ステンレス、ニッケル等の
金属もしくはそれらの合金箔が含まれるが、これらの中
で銅箔の使用が最も好ましい。Further, examples of the metal foil used in the present invention include metals such as copper, aluminum, iron, stainless steel, nickel and the like and alloy foils thereof. Of these, use of copper foil is most preferable.
【0018】[0018]
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図1は本発明に係るプリント回路
基板の断面構造図であり、このプリント回路基板1は、
フッ素樹脂シートの一例となるPTFEシート2の両面
それぞれにガラスクロスからなるプリプレグ3,3が積
重配設されているとともに、これら両プリプレグ3,3
の外面にそれぞれ金属箔の一例である銅箔4,4が積重
配設されており、これらを所定の温度条件、面圧条件で
加熱加圧して所定厚み、所定寸法に成形した後、銅箔
4,4にエッチングにより所定の回路パターンを形成し
たものである。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a sectional structural view of a printed circuit board according to the present invention.
The prepregs 3 and 3 made of glass cloth are stacked on both surfaces of a PTFE sheet 2 which is an example of a fluororesin sheet.
Copper foils 4 and 4, which are examples of metal foils, are stacked on the outer surface of each of them, and are heated and pressed under predetermined temperature conditions and surface pressure conditions to form them into a predetermined thickness and predetermined dimensions. A predetermined circuit pattern is formed on the foils 4 and 4 by etching.
【0019】上記両面のプリプレグ3,3はそれぞれ、
図2に明示するように、張力の付与された縦糸3a…と
張力のない横糸3b…が縦横に織込まれてなるガラスク
ロスのみからなるプリプレグ3−1,3−2の2枚を1
組として上下に積層して構成されている。これら上下2
枚1組のプリプレグ3−1,3−2は、それらの縦糸3
aの方向が互いに90℃交差するように配置されてい
る。The prepregs 3 on both sides are respectively
As clearly shown in FIG. 2, two prepregs 3-1 and 3-2 made of only glass cloth in which warp yarns 3a to which tension is applied and weft yarns 3b to which tension is not applied are woven in length and width.
It is configured by being stacked up and down as a set. These upper and lower 2
One set of prepregs 3-1 and 3-2 is composed of those warp yarns 3.
They are arranged so that the directions of “a” cross each other at 90 ° C.
【0020】上記のように作製されたプリント回路基板
1は、PTFEシート2とプリプレグ3,3が積層状態
で併用されていることによって、フッ素樹脂をガラスク
ロス等の織布に含浸させてなるプリプレグを使用したも
のに比べて、フッ素樹脂ディスパージョン中の界面活性
剤の残存による誘電正接の上昇などがなく、低誘電率、
低誘電正接化を図ることが可能であるとともに、PTF
Eシートを単独使用するものに比べて、曲げ強度等の機
械的強度を十分に大きく確保することが可能である。The printed circuit board 1 manufactured as described above has a prepreg formed by impregnating a woven fabric such as a glass cloth with a fluororesin by using a PTFE sheet 2 and prepregs 3 and 3 in a laminated state. Compared to those using, there is no increase in dielectric loss tangent due to the remaining surfactant in the fluororesin dispersion, low dielectric constant,
Low dielectric loss tangent can be achieved and PTF
It is possible to ensure a sufficiently large mechanical strength such as bending strength as compared with the case where the E sheet is used alone.
【0021】その上、PTFEシート2の両面に配設さ
れるプリプレグ3,3として、縦糸3a方向を互いに9
0℃交差するように上下に積層した2枚1組のガラスク
ロスのみからなるプリプレグ3−1,3−2を使用して
いるので、回路形成のためのエッチング時やアニール
時、さらには、この回路基板1を組み込んだ機器の実使
用時の環境温度の変化に伴うPTFEシート2の直交す
る二方向の熱膨張、熱収縮が、両面プリプレグ3,3を
構成する2枚1組のプリプレグ3−1,3−2の縦糸5
a,5aの張力により抑制されることになり、これによ
って、回路基板1の直交二方向の寸法変化率が大幅に、
かつ、略均等に減少される。その結果、基板内部の残留
応力が非常に少なくて反りや歪みがほとんど発生せず、
回路パターンの幅、長さ、形状及びインピーダンスを設
計値通りに保持して回路基板1としての所定性能を安定
よく確保することができる。In addition, as prepregs 3, 3 disposed on both sides of the PTFE sheet 2, the warp yarns 3a
Since the prepregs 3-1 and 3-2 consisting of only a pair of glass cloths stacked one above the other so as to intersect at 0 ° C. are used, the prepregs are used for etching or annealing for circuit formation, Thermal expansion and thermal contraction in two orthogonal directions of the PTFE sheet 2 due to a change in environmental temperature during actual use of a device incorporating the circuit board 1 are caused by a pair of prepregs 3 constituting the double-sided prepregs 3. 1,3-2 warp yarn 5
a, 5a, thereby suppressing the dimensional change of the circuit board 1 in two orthogonal directions.
And it is reduced substantially equally. As a result, the residual stress inside the substrate is extremely small, and warpage and distortion hardly occur.
By maintaining the width, length, shape, and impedance of the circuit pattern as designed, predetermined performance as the circuit board 1 can be stably secured.
【0022】次に、本発明を実施例により一層詳細に説
明する。 本発明品に相当する実施例1:図3(a)に示すよう
に、400μm厚さのPTFEシート2の両面に配設さ
れるプリプレグ3,3として、それぞれ2枚1組のプリ
プレグ3−1,3−2をそれらの縦糸方向が互いに90
℃交差し、かつ、PTFEシート2に近い側のプリプレ
グ3−1の縦糸方向が図3(b)に示すように、PTF
Eシート2の厚み延伸方向に対して直交する状態で上下
に積層するとともに、両面プリプレグ3,3の外面にそ
れぞれ銅箔を積重した上で熱プレス成形して回路基板を
製作する。この回路基板を縦510mm×横340mm
に切断したものを実施例1の試料基板として準備する。Next, the present invention will be described in more detail with reference to examples. Example 1 corresponding to the present invention: As shown in FIG. 3A, two sets of prepregs 3-1 are provided as prepregs 3 on both sides of a PTFE sheet 2 having a thickness of 400 μm. , 3-2, their warp directions are 90
3C, and the warp direction of the prepreg 3-1 on the side close to the PTFE sheet 2 is as shown in FIG.
The E-sheet 2 is vertically laminated in a direction perpendicular to the thickness stretching direction, and copper foil is stacked on the outer surfaces of the double-sided prepregs 3, respectively, followed by hot press molding to produce a circuit board. This circuit board is 510mm long x 340mm wide
The substrate cut into pieces is prepared as a sample substrate of Example 1.
【0023】本発明品に相当する実施例2:図4(a)
に示すように、400μm厚さのPTFEシート2の両
面に配設されるプリプレグ3,3として、それぞれ2枚
1組のプリプレグ3−1,3−2をそれらの縦糸方向が
互いに90℃交差し、かつ、PTFEシート2に遠い側
のプリプレグ3−2の縦糸方向が図4(b)に示すよう
に、PTFEシート2の厚み延伸方向に対して直交する
状態で上下に積層するとともに、両面プリプレグ3,3
の外面にそれぞれ銅箔を積重した上で熱プレス成形して
回路基板を製作する。この回路基板を縦510mm×横
340mmに切断したものを実施例2の試料基板として
準備する。Embodiment 2 corresponding to the product of the present invention: FIG.
As shown in FIG. 2, as prepregs 3 and 3 disposed on both sides of a PTFE sheet 2 having a thickness of 400 μm, a pair of prepregs 3-1 and 3-2 each intersect at 90 ° in the warp direction. 4B, the warp direction of the prepreg 3-2 on the side farther from the PTFE sheet 2 is vertically stacked with respect to the thickness stretching direction of the PTFE sheet 2, and 3,3
The circuit board is manufactured by stacking copper foil on the outer surface of each of the above and hot pressing. A sample substrate of Example 2 was prepared by cutting this circuit board into a 510 mm long × 340 mm wide.
【0024】比較例1:図5(a)に示すように、40
0μm厚さのPTFEシート2の両面それぞれに、各1
枚のプリプレグ3,3を、それらの各縦糸方向が図5
(b)に示すように、PTFEシート2の厚み延伸方向
に沿う状態に配置するとともに、それらプリプレグ3,
3の外面にそれぞれ銅箔を積重した上で熱プレス成形し
て回路基板を製作する。この回路基板を縦510mm×
横340mmに切断したものを比較例1の試料基板とし
て準備する。Comparative Example 1: As shown in FIG.
1 μm each on both sides of a 0 μm thick PTFE sheet 2
The prepregs 3, 3 have their respective warp directions shown in FIG.
As shown in (b), the PTFE sheet 2 is arranged along the thickness stretching direction, and
A circuit board is manufactured by stacking copper foil on the outer surface of each of No. 3 and hot pressing. 510mm ×
A sample cut to a width of 340 mm is prepared as a sample substrate of Comparative Example 1.
【0025】比較例2:図6(a)に示すように、40
0μm厚さのPTFEシート2の両面それぞれに、各1
枚のプリプレグ3,3を、一方のプリプレグ3の縦糸方
向が図6(b)に示すように、PTFEシート2の厚み
延伸方向に沿い、かつ、他方のプリプレグ3の縦糸方向
がPTFEシート2の厚み延伸方向に対して直交する状
態に配置するとともに、それらプリプレグ3,3の外面
にそれぞれ銅箔を積重した上で熱プレス成形して回路基
板を製作する。この回路基板を縦510mm×横340
mmに切断したものを比較例2の試料基板として準備す
る。なお、図3(a)〜図6(a)においては、プリプ
レグの縦糸方向のみを図示し、横糸方向は図示省略して
いる。Comparative Example 2: As shown in FIG.
1 μm each on both sides of a 0 μm thick PTFE sheet 2
As shown in FIG. 6 (b), the prepregs 3 and 3 are arranged such that the warp direction of one prepreg 3 is along the thickness stretching direction of the PTFE sheet 2 and the warp direction of the other prepreg 3 is the PTFE sheet 2 A circuit board is manufactured by arranging the prepregs 3 and 3 in a state perpendicular to the thickness stretching direction, stacking copper foils on the outer surfaces of the prepregs 3 and 3 and performing hot press molding. This circuit board is 510 mm long x 340 mm wide.
A substrate cut into mm is prepared as a sample substrate of Comparative Example 2. 3 (a) to 6 (a), only the warp direction of the prepreg is shown, and the weft direction is not shown.
【0026】上記実施例1,2及び比較例1,2の試料
基板には、それぞれ図7に示すように、250mm角頂
点に4つの孔Hが開けられており、それら孔間距離X
1,X2,Y1,Y2を予め測定しておき、両面の銅箔
をエッチングにより除去した後及び150℃で30分間
の熱処理(アニール)を施した後にそれぞれ孔間距離X
1,X2,Y1,Y2を測定してエッチング及びアニー
ルによるX(縦)方向及びY(横)方向の寸法変化を確
認した。その結果、エッチング後は図8及び表1に示す
ような寸法変化(収縮)率が得られ、また、アニール後
は図9及び表2に示すような寸法変化(収縮)率が得ら
れた。As shown in FIG. 7, the sample substrates of Examples 1 and 2 and Comparative Examples 1 and 2 are each provided with four holes H at the apexes of 250 mm square.
1, X2, Y1, and Y2 are measured in advance, and after removing the copper foil on both surfaces by etching and after performing a heat treatment (annealing) at 150 ° C. for 30 minutes, the distance X between the holes is respectively determined.
1, X2, Y1 and Y2 were measured to confirm the dimensional changes in the X (vertical) direction and the Y (horizontal) direction due to etching and annealing. As a result, a dimensional change (shrinkage) rate as shown in FIG. 8 and Table 1 was obtained after etching, and a dimensional change (shrinkage) rate as shown in FIG. 9 and Table 2 was obtained after annealing.
【0027】[0027]
【表1】 [Table 1]
【0028】[0028]
【表2】 [Table 2]
【0029】上記図8及び表1、図9及び表2からも明
らかなように、本発明品に相当する実施例1,2のプリ
ント回路基板では、エッチングによる寸法収縮(変化)
率及びアニールによる寸法収縮率ともに非常に僅少であ
り、PTFEシート2に圧縮残留応力も引張り残留応力
もほとんど残らず、製作時はもとより実使用時の環境温
度変化にかかわらず反りや歪みが発生しないので、回路
基板としての所定機能を長期に亘って安定よく維持する
ことが分かる。これに対して、比較例1,2のプリント
回路基板では、エッチング及びアニールによる寸法収縮
(変化)率が実施例1,2の数倍にものぼり、しかも、
X方向とY方向との変化率に大きな差異が発生してい
る。そのため、基板内部に多くの残留応力が残り、ま
た、反りや歪みを発生して回路基板としての性能が非常
に不安定であり、特にミリ波帯域の電波を使用する通信
機器用の基板としては不適であることが分かった。As is clear from FIG. 8 and Table 1, FIG. 9 and Table 2, in the printed circuit boards of Examples 1 and 2 corresponding to the product of the present invention, dimensional shrinkage (change) due to etching.
Rate and dimensional shrinkage due to annealing are very small, there is almost no residual compressive stress or no tensile residual stress in the PTFE sheet 2, and no warping or distortion occurs regardless of the environmental temperature change during production as well as during actual use. Therefore, it can be seen that the predetermined function as the circuit board is stably maintained over a long period of time. On the other hand, in the printed circuit boards of Comparative Examples 1 and 2, the rate of dimensional shrinkage (change) due to etching and annealing is several times that of Examples 1 and 2.
A large difference occurs in the rate of change between the X direction and the Y direction. Therefore, a lot of residual stress remains inside the board, and the performance as a circuit board is extremely unstable due to warpage and distortion, especially as a board for communication equipment using radio waves in the millimeter wave band. It turned out to be unsuitable.
【0030】なお、上記実施の形態では、2枚1組のガ
ラスクロスのみからなるプリプレグ3−1,3−2を、
それらの縦糸方向が互いに90℃交差し、かつ、そのう
ち一方のプリプレグ3−1または3−2の縦糸方向がP
TFEシート2の厚み延伸方向に対して直交する状態で
上下に積層したものについて説明したが、縦糸方向が互
いに90℃交差するものであれば、PTFEシート2の
厚み延伸方向に対しては斜めに交差するものであっても
よい。In the above embodiment, the prepregs 3-1 and 3-2 consisting of only one pair of glass cloths are used.
Their warp directions cross each other at 90 ° C., and one of the prepregs 3-1 or 3-2 has a warp direction of P.
Although a description has been given of the case where the TFE sheet 2 is vertically stacked in a state orthogonal to the thickness stretching direction of the TFE sheet 2, if the warp directions cross each other at 90 ° C., it is oblique to the thickness stretching direction of the PTFE sheet 2. They may intersect.
【0031】[0031]
【発明の効果】以上のように、本発明によれば、PTF
E,PAF等のフッ素樹脂シートとプリプレグとを積層
状態で併用することで、フッ素樹脂をガラスクロス等の
織布に含浸させてなるプリプレグを使用するものに比べ
て、高周波にも十分対応できる2.2以下の低誘電率、
低誘電正接の回路基板を得ることができるとともに、P
TFEシートを単独使用するものに比べて、曲げ強度等
の機械的強度を十分大きく確保することができる。As described above, according to the present invention, the PTF
By using a fluororesin sheet such as E or PAF and a prepreg together in a laminated state, it is possible to sufficiently cope with high frequencies as compared with a prepreg obtained by impregnating a woven fabric such as a glass cloth with a fluororesin. A low dielectric constant of .2 or less;
A circuit board having a low dielectric loss tangent can be obtained, and P
It is possible to ensure a sufficiently high mechanical strength such as bending strength as compared with the case where the TFE sheet is used alone.
【0032】しかも、張力が付与されている縦糸方向を
互いに90℃交差するように積層した2枚1組のプリプ
レグをPTFEシートに積層して用いることによって、
エッチング時やアニール時等の温度変化に伴うフッ素樹
脂シートの熱膨張、熱収縮を縦糸の張力を利用して抑制
し寸法変化率を大幅に減少することができるだけでな
く、直交二方向での寸法変化率の減少量も略均等にする
ことが可能で、基板内部の残留応力を非常に少なくし、
かつ反りや歪みの発生もほとんどなくすることができる
ため、設計時に予め補正をかけるなどの複雑面倒な対応
策を要することなく、回路パターンの幅、長さ、形状及
びインピーダンスを設計値通りに保持して回路基板とし
ての所定性能を長期使用にあたっても安定よく確保する
ことができるという効果を奏する。Furthermore, a pair of prepregs laminated so that the warp directions to which tension is applied cross each other at 90 ° C. are used by laminating them on a PTFE sheet.
Not only can the thermal expansion and thermal shrinkage of the fluororesin sheet caused by temperature changes during etching and annealing be suppressed using the warp tension, and the dimensional change rate can be significantly reduced, but also the dimensions in two orthogonal directions The amount of change in the rate of change can also be made substantially uniform, making the residual stress inside the substrate extremely small,
In addition, since the occurrence of warpage and distortion can be almost eliminated, the width, length, shape and impedance of the circuit pattern are maintained as designed without the need for complicated countermeasures such as pre-correction at the time of design. As a result, there is an effect that predetermined performance as a circuit board can be stably secured even in long-term use.
【図1】本発明に係るプリント回路基板の断面構造図で
ある。FIG. 1 is a sectional structural view of a printed circuit board according to the present invention.
【図2】同上プリント回路基板におけるプリプレグの構
成を示す要部の概略構成図である。FIG. 2 is a schematic configuration diagram of a main part showing a configuration of a prepreg in the printed circuit board;
【図3】本発明によるプリント回路基板に相当する実施
例1の試料基板の構成を示し、(a)はその概略斜視
図、(b)は拡大断面構造図である。3A and 3B show a configuration of a sample substrate according to a first embodiment corresponding to a printed circuit board according to the present invention, wherein FIG. 3A is a schematic perspective view and FIG.
【図4】本発明によるプリント回路基板に相当する実施
例2の試料基板の構成を示し、(a)はその概略斜視
図、(b)は拡大断面構造図である。FIGS. 4A and 4B show a configuration of a sample substrate according to a second embodiment corresponding to a printed circuit board according to the present invention, wherein FIG. 4A is a schematic perspective view and FIG.
【図5】比較例1の試料基板の構成を示し、(a)はそ
の概略斜視図、(b)は拡大断面構造図である。5A and 5B show a configuration of a sample substrate of Comparative Example 1, in which FIG. 5A is a schematic perspective view, and FIG. 5B is an enlarged sectional structural view.
【図6】比較例2の試料基板の構成を示し、(a)はそ
の概略斜視図、(b)は拡大断面構造図である。6A and 6B show a configuration of a sample substrate of Comparative Example 2, in which FIG. 6A is a schematic perspective view, and FIG. 6B is an enlarged sectional structural view.
【図7】各試料基板の寸法変化率測定のために、各試料
基板に形成されている孔の配置を説明する図である。FIG. 7 is a diagram illustrating an arrangement of holes formed in each sample substrate for measuring a dimensional change rate of each sample substrate.
【図8】各試料基板のエッチング後の寸法変化状況を説
明するグラフである。FIG. 8 is a graph illustrating a dimensional change state after etching of each sample substrate.
【図9】各試料基板のアニール後の寸法変化状況を説明
するグラフである。FIG. 9 is a graph illustrating a dimensional change state of each sample substrate after annealing.
【符号の説明】 1 プリント回路基板 2 PTFEシート 3,3 両面プリプレグ 3−1,3−2 積層された2枚1組のプリプレグ 3a 縦糸 3b 横糸 4,4 銅箔[Description of Signs] 1 Printed circuit board 2 PTFE sheet 3,3 Double-sided prepreg 3-1, 3-2 Laminated prepreg 3a Warp yarn 3b Weft yarn 4,4 Copper foil
───────────────────────────────────────────────────── フロントページの続き (72)発明者 橋本 哲 兵庫県三田市下内神字打場541番地の1 日本ピラー工業株式会社三田工場内 (72)発明者 市野 靖彦 兵庫県三田市下内神字打場541番地の1 日本ピラー工業株式会社三田工場内 (72)発明者 谷井 利光 兵庫県三田市下内神字打場541番地の1 日本ピラー工業株式会社三田工場内 Fターム(参考) 4F100 AB01D AB33D AG00B AG00C AG00E AK17A AK18A AK19A BA04 BA05 BA10A BA10D BA22 DH01B DH01C DH01E GB43 JG05 JK01 ──────────────────────────────────────────────────続 き Continuing from the front page (72) Inventor Satoshi Hashimoto 541-1, Shimouchi Shinto bat, Mita City, Hyogo Prefecture Inside the Mita Plant of Nippon Pillar Industry Co., Ltd. (72) Inventor Yasuhiko Ichino Shimouchijin, Mita City, Hyogo Prefecture No. 541 of character hitting ground In the Mita factory of Nippon Pillar Industry Co., Ltd. (72) Inventor Toshimitsu Yai No. 541 of Shimiuchi shrine type hitting ground of Mita City, Hyogo Prefecture F-term (reference) 4F100 AB01D AB33D AG00B AG00C AG00E AK17A AK18A AK19A BA04 BA05 BA10A BA10D BA22 DH01B DH01C DH01E GB43 JG05 JK01
Claims (4)
ガラスクロスからなるプリプレグが配設され、このプリ
プレグの外面に金属箔により所定の回路パターンが形成
されているプリント回路基板であって、 上記プリプレグが、縦糸方向を互いに90℃交差させて
積層した2枚1組のプリプレグの少なくとも1組から構
成されていることを特徴とするプリント回路基板。1. A printed circuit board having a prepreg made of glass cloth disposed on at least one side of a fluororesin sheet, and a predetermined circuit pattern formed of a metal foil on an outer surface of the prepreg. A printed circuit board comprising at least one set of two prepregs laminated in such a manner that the warp directions cross each other at 90 ° C.
両面に配設されている請求項1に記載のプリント回路基
板。2. The printed circuit board according to claim 1, wherein the prepreg is provided on both surfaces of a fluororesin sheet.
て積層した2枚1組のプリプレグの外面に、さらに別の
1枚もしくは数枚のプリプレグを積層して構成されてい
る請求項1または2に記載のプリント回路基板。3. The prepreg according to claim 1, wherein one or several other prepregs are further laminated on the outer surface of a pair of prepregs which are laminated with the warp direction intersecting. A printed circuit board according to claim 1.
リテトラフルオロエチレン)、PFA(テトラフルオロ
エチレン/パープロロアルキルビニルエーテル共重合
体)、FEP(テトラフルオロエチレン/ヘキサフルオ
ロプロピレン共重合体)、ETFE(エチレン/テトラ
フルオロエチレン共重合体)、PVDF(ポリビニリデ
ンフルオライド)、ECTFE(エチレンクロロトリフ
ルオロエチレン)、PCTFE(ポリクロリネートトリ
フルオロエチレン)、PVF(ポリビニルフルオライ
ド)もしくはこれらの混合物からなる群の中から選択さ
れた1つである請求項1ないし3のいずれかに記載のプ
リント回路基板。4. The above-mentioned fluororesin sheet is made of PTFE (polytetrafluoroethylene), PFA (tetrafluoroethylene / perproloalkylvinyl ether copolymer), FEP (tetrafluoroethylene / hexafluoropropylene copolymer), ETFE (polytetrafluoroethylene / hexafluoropropylene copolymer). Ethylene / tetrafluoroethylene copolymer), PVDF (polyvinylidene fluoride), ECTFE (ethylene chlorotrifluoroethylene), PCTFE (polychlorinate trifluoroethylene), PVF (polyvinyl fluoride) or a mixture thereof. 4. The printed circuit board according to claim 1, wherein the printed circuit board is one selected from the group consisting of:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000352160A JP2002158415A (en) | 2000-11-20 | 2000-11-20 | Printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000352160A JP2002158415A (en) | 2000-11-20 | 2000-11-20 | Printed wiring board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002158415A true JP2002158415A (en) | 2002-05-31 |
Family
ID=18825098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000352160A Pending JP2002158415A (en) | 2000-11-20 | 2000-11-20 | Printed wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002158415A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101188025B1 (en) | 2012-02-20 | 2012-10-08 | 조연호 | Composite material using uni-directional carbon fiber prepreg and copper clad laminate |
JP2019026701A (en) * | 2017-07-27 | 2019-02-21 | パナソニックIpマネジメント株式会社 | Prepreg, metal-clad laminate, printed wiring substrate and multilayer printing wiring substrate |
-
2000
- 2000-11-20 JP JP2000352160A patent/JP2002158415A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101188025B1 (en) | 2012-02-20 | 2012-10-08 | 조연호 | Composite material using uni-directional carbon fiber prepreg and copper clad laminate |
JP2019026701A (en) * | 2017-07-27 | 2019-02-21 | パナソニックIpマネジメント株式会社 | Prepreg, metal-clad laminate, printed wiring substrate and multilayer printing wiring substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11529797B2 (en) | Method of manufacturing metal-clad laminate and uses of the same | |
US9307636B2 (en) | Printed wiring board | |
WO2013168761A1 (en) | Multilayer wiring board | |
CN104427754A (en) | Rigid flexible pcb and method for manufacturing the same | |
WO2019022101A1 (en) | Manufacturing method for multilayer printed wiring board | |
US20150028726A1 (en) | Piezoelectric sheet, piezoelectric device including the same, and method of fabricating piezoelectric device | |
KR101671120B1 (en) | Method for manufacturing double-faced metal laminate, method for manufacturing printed circuit board, method for manufacturing multiple layered laminate, and method for manufacturing multiple layered printed circuit board | |
JP4511401B2 (en) | Flexible printed circuit board and manufacturing method thereof | |
JP2002158415A (en) | Printed wiring board | |
US7186311B2 (en) | Process for producing substrate for flexible circuit board | |
JP3569197B2 (en) | Laminated plate and method of manufacturing the same | |
JP2783359B2 (en) | Fluororesin multilayer circuit board | |
JP2002307611A (en) | Fluoroplastic copper-clad laminated sheet | |
JP2008307825A (en) | Double-sided copper clad laminated sheet | |
JP2005273100A (en) | Fiber-made paper sheet and printed circuit board and method for producing the same | |
JP2000315617A (en) | Manufacture of laminated ceramic electronic parts | |
KR101822754B1 (en) | Horn antenna and method for manufacturing horn antenna | |
JP2005268365A (en) | Multilayer printed circuit board and method for manufacturing the same | |
KR101916379B1 (en) | Curved type board | |
JP2017159615A (en) | Metal-clad laminate | |
KR20130063360A (en) | Method for manufacturing printed circuit board | |
JPH02244786A (en) | Composite board for printed circuit | |
JP5353027B2 (en) | Circuit board manufacturing method | |
JPH03155936A (en) | Manufacture of laminated sheet | |
KR102173113B1 (en) | Method for manufacturing a metal clad laminate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050412 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050726 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050920 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060131 |