JP2002157164A - データ一貫性メモリ管理システム及び方法及び関連するマルチプロセッサネットワーク - Google Patents

データ一貫性メモリ管理システム及び方法及び関連するマルチプロセッサネットワーク

Info

Publication number
JP2002157164A
JP2002157164A JP2001288606A JP2001288606A JP2002157164A JP 2002157164 A JP2002157164 A JP 2002157164A JP 2001288606 A JP2001288606 A JP 2001288606A JP 2001288606 A JP2001288606 A JP 2001288606A JP 2002157164 A JP2002157164 A JP 2002157164A
Authority
JP
Japan
Prior art keywords
processor
memory
data
area
processors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001288606A
Other languages
English (en)
Inventor
Jean-Jacques Metayer
メテイエ ジャン−ジャク
Jean-Marie Steyer
ステイエ ジャン−マリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Licensing SAS
Original Assignee
Thomson Licensing SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing SAS filed Critical Thomson Licensing SAS
Publication of JP2002157164A publication Critical patent/JP2002157164A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/544—Buffers; Shared memory; Pipes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0837—Cache consistency protocols with software control, e.g. non-cacheable data

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】 【課題】 本発明は、プロセッサのキャッシュと主メモ
リの間の一貫性を保証することが可能な、データ一貫性
のメモリ管理のためのシステムを提供することを目的と
する。 【解決手段】 本発明は、少なくとも２つのプロセッサ
（１，２）によりアクセスできる主メモリ（４）に関す
るデータ一貫性のメモリ管理のためのシステムと方法に
関連し、交換領域と呼ばれる主メモリの共通領域（９）
へのプロセッサの共有されたアクセス管理のためのアセ
ンブリーと、キャッシュメモリを伴なう第１のプロセッ
サと交換領域の間のデータコピーを行うコピーモジュー
ル（１２，１３）と、交換領域と第２のプロセッサの間
のデータ転送をするデータ転送モジュール（１２，１
３）を有する。第１のプロセッサが、第１と第２のプロ
セッサの間のデータの転送の要求を出したときには、第
２のプロセッサにより制御されるトリガ手段は、コピー
モジュールと転送モジュールをトリガする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、データ一貫性メモ
リ管理システム及び方法及び関連するマルチプロセッサ
ネットワークに関連する。
【０００２】
【従来の技術】１００ＭＨｚ以上の速度でクロックが供
給される高速プロセッサは、一般的には、効率的に動作
することが可能なように、単にキャッシュとも呼ばれ
る、キャッシュメモリを使用する。そのようなキャッシ
ュは、（同期アクセスメモリ又はＳＤＲＡＭのような）
主メモリ内に存在する幾つかのデータを、主メモリより
も非常に高速なアクセス時間を提供するメモリへ複製す
る。従来のシステムでは、キャッシュはコストと大きさ
の理由のためにサイズが制限され、そして、主メモリの
小部分のみが所定のに間にキャッシュ内に存在する。改
善されたシステムでは、幾つかのレベルのキャッシュが
従属に接続され、各々のレベルは、データ項目へアクセ
スするための時間とその蓄積容量により規定されてい
る。習慣的に、第１のキャッシュレベルはプロセッサの
速度でデータへアクセスすることを可能とする。
【０００３】
【発明が解決しようとする課題】幾つかのプロセッサが
同じ主メモリを使用する、いわゆるマルチマスタ環境で
は困難性が現れる。特にデータ一貫性は、読出し及び書
き込みの両方のモードで、情報の上書きの危険無く、主
メモリとキャッシュ又は、複数のキャッシュ間で保証さ
れねばならない。
【０００４】これは特に”ライト−バック（ｗｒｉｔｅ
−ｂａｃｋ）”キャッシュモードでは顕著である。その
ようなモードでは、関連するプロセッサによりキャッシ
ュに直接書き込みが行われ、そして、キャッシュのデー
タを更新するための動作中（ダンピング又はフラッシ
ュ）にのみ主メモリへ行われ、一方、いわゆる”ライト
−スルー（ｗｒｉｔｅ−ｔｈｒｏｕｇｈ）”キャッシュ
モードでは、これに対して、キャッシュから主メモリに
実時間で行われる。キャッシュと主メモリの間の転送の
低い周波数を必要とするので、ライト−バックモード
は、その効率により区別される。しかし、キャッシュと
主メモリの間のデータの一貫性は、全てのときに保証は
されていない。現在使用されているキャッシュに関連す
る以外のプロセッサによる主メモリからのデータの読出
しは、問題を発生する。
【０００５】キャッシュが現在他のプロセッサにより使
用されているときに、ライト−バックとライトスルーモ
ードの両方に存在する他の問題は、プロセッサによる主
メモリ内のデータの書き込みに関連する。キャッシュか
ら主メモリに情報を転送するときには、主メモリ内に登
録されているデータは実際に上書きの危険がある。
【０００６】ハードウェア又はソフトウェア手段に依存
する、幾つかの解決方法がこれらの困難性を修復するの
に使用されている。それらは、どの時点でも、メモリデ
ータは１つのマスタに属する。（いわゆる”スヌープ”
技術のような）データの一貫性を保証するハードウェア
手段は、慣習的に複雑な解決方法を実行し、そこでは、
主メモリ内のデータ項目にアクセスするどのマスタも、
キャッシュを有するサブアセンブリーがそれを操作する
前にデータ項目を所有しないことが保証されねばならな
い。そのような場合には、データ項目は、メモリ書き込
み機構により、主メモリへ又はマスタへ利用できるよう
になされる。その複雑さと設置のコストに加えて、これ
らのシステムはプロセッサに通過帯域が割り当てられる
ことを保証する。それらは、停滞を通して処理時間を不
利にする。
【０００７】データの一貫性を保証するソフトウェア手
段は、慣習的に、データのセグメント化された管理を即
ち、各マスタが、１つ又はそれ以上の専用のメモリ空間
を備え且つ共有可能なメモリ領域を備えるように組織化
された管理を強いる。マスタに専用のメモリ空間は、こ
のマスタに関連するキャッシュによってのみアクセスす
ることが可能であり、そこでは、他のマスタとデータは
共有されず、一方、共有可能なメモリ領域は、キャッシ
ュによってはアクセスできず、そして、データ交換領域
として働く。データの一貫性を保証する他のソフトウェ
ア手段は、キャッシュと主メモリの間のこのデータの一
貫性を保証するためにキャッシュデータブロックを操作
できる、キャッシュを管理するための特定のプロセッサ
命令を実行する。この手段も、書き込み動作（上書きの
危険）を通して同じデータブロックにアクセスすること
から、異なるマスタを予め排除するために、これらの命
令により操作されるデータブロックサイズを考慮するた
めに、組織化されたデータ管理を強制する。
【０００８】全ての場合において、これらのソフトウェ
ア技術は、正確な同期と、システムのマルチプロセッサ
動作に関連する制約を統合する初期の全体的な設計を必
要とする。さらに、それらは、全てのプロセッサ内でキ
ャッシュと主メモリの間のデータの交換に適合された管
理プログラムが、各々のプロセッサ内で利用できるよう
になされることを必要とする。
【０００９】
【課題を解決するための手段】本発明は、１つ又はそれ
以上のプロセッサのキャッシュと主メモリの間の一貫性
を保証することが可能な、少なくとも２つのプロセッサ
によりアクセス可能な主メモリに関連するデータ一貫性
のメモリ管理のためのシステムに関連する。本発明のメ
モリ管理システムは、主メモリ内の読出し及び／又は書
き込みモードでのこの一貫性を保証することができ、そ
して、現在ある方法に関して、信頼性ある、経済的な且
つ簡易な設置と実行を可能とする。特にマルチプロセッ
サ動作が単一プロセッサシステムのアップグレードから
の結果であるときに、これらの優位点を提供する。更
に、既知のハードウェア手段と比較して、高速処理速度
を提供する。
【００１０】本発明はまた、上述の優位点を有する、本
発明に従ったメモリ管理システムを統合するマルチプロ
セッサネットワークと、一貫性メモリ管理方法に関連す
る。
【００１１】特にオーディオビジュアル分野、特にディ
ジタル復号器に適用される。
【００１２】このために、本発明の主題は、少なくとも
２つのプロセッサによりアクセス可能な主メモリに関連
するデータ一貫性のメモリ管理のためのシステムであ
る。少なくとも１つのこれらのプロセッサは、このプロ
セッサの割当領域と呼ばれる、主メモリの少なくとも１
つの領域に関連する１つ又はそれ以上の１つのキャッシ
ュメモリを備えている。この管理システムは、−交換領
域と呼ばれる、主メモリの少なくとも１つの共通領域へ
の、プロセッサのアクセスの管理のためのアセンブリー
と、−これらのコピーモジュールは、一方では、関連す
る第１のプロセッサのキャッシュメモリ及び／又は割当
領域のうちの少なくとも１つよりなるメモリ作業空間
と、他方では、交換領域の間のデータコピーを実行でき
る、以後第１のプロセッサと指定される、少なくとも１
つのキャッシュメモリを備えた１つ又はそれ以上のプロ
セッサにそれぞれ関連する１つ又はそれ以上のコピーモ
ジュールと、−及び、各々が、交換領域と、関連する第
２のプロセッサとの間のデータを転送するための、第１
のプロセッサとデータを交換できる１つ又はそれ以上の
第２のプロセッサにそれぞれ関連する、１つ又はそれ以
上のデータ転送モジュールとを有する。
【００１３】本発明によれば、一貫性管理システムは、
第１のプロセッサが、第１のプロセッサと第２のプロセ
ッサのメモリ作業空間の間のデータの転送を含む要求を
出したときには、第２のプロセッサにより制御され、第
１のプロセッサのコピーモジュールと第２のプロセッサ
の転送モジュールをトリガできるトリガ手段をも有す
る。
【００１４】表現”コピーモジュール”及び、”転送モ
ジュール”は、特定の物理的物体として理解されること
は意図していないが、しかし、例えば、共にグループ化
されそして物理的に１つ又はそれ以上のハードウェアサ
ポートに集積される又は、これに対して、各々が幾つか
のサポート上で分散される、機能的な実体として理解さ
れることを意図している。
【００１５】表現”データ”は、特に、メモリ内のデー
タを参照するとして及び、命令識別子として等しく理解
される。
【００１６】コピーモジュールにより使用されるメモリ
作業空間は、データの読出し又は書き込み中に活性化さ
れている。このように、第１のプロセッサと交換される
データがキャッシュ内に存在するときには、キャッシュ
が読出しモードの出発点としてそして、書き込みモード
の到着点として働く。逆に、目的のデータがキャッシュ
により使用されていない割当領域のメモリ空間内にある
ときには、データは、主メモリのこの割当領域から又は
割当領域へ直接的に読出し又は書き込みが行われる。全
ての場合において、そのキャッシュ管理動作の内部の手
順に従って、第１のプロセッサは自分で要求されるデー
タを抽出し又は配置することができる。このように、交
換領域へのコピー又は、交換領域からのコピーは、何の
困難性もなく、そして、交換領域を介して行われる第２
のプロセッサとの転送を可能とする。
【００１７】従って、キャッシュメモリを有するプロセ
ッサは、１つのキャッシュ又は幾つかのキャッシュが従
属に備えられ、複数のキャッシュの実現は、特定の困難
性の問題がない。
【００１８】キャッシュメモリが設けられた１つ又はそ
れ以上のプロセッサは、本発明によれば、一貫性管理の
特徴から利益を受ける。一貫性メモリ管理システムは、
これら及び、特徴をキャッシュメモリを有するすべての
プロセッサに割り当てることが好ましい。変形の実施例
では、これらのプロセッサの幾つかのみがそれから利益
を受け、他は、一貫性を管理する他の手段を必要として
使用する。本発明の一貫性管理能力を備えるキャッシュ
メモリを有するプロセッサは、従って、しばしば、”第
１のプロセッサ”の役割を行い、そして、しばしば、”
第２のプロセッサ”の役割を行う。
【００１９】このように、本発明のメモリ管理システム
は、キャッシュ管理を備える第１のプロセッサと、キャ
ッシュを伴なう又は伴なわない、第２のプロセッサの間
の、その通過が第２のプロセッサにより制御される、
（読出しモード及び／又は書き込みモードでの）交換さ
れるべき全ての情報の交換領域を通してのシステム的な
通過に依存している。
【００２０】対照してみると、ハードウェア手段を伴な
う既知の技術では、情報は、割当領域及びキャッシュ
（又は、複数のキャッシュ）が一貫的になされた後に、
第２のプロセッサにより直接的に、主メモリ内の第１の
プロセッサの割当領域から又は割当領域へ読出し又は書
き込みが行われる。交換の前のこの更新は、上述の欠点
を有する。さらに、ソフトウェア手段を伴なう既知の技
術では、共有される情報は、主メモリの交換領域内に前
もって割り当てられねばならず又は、主メモリの領域の
割当の連続する変更に依存しなければならない。全ての
場合において、全体的な調整が必要とされそして、従っ
て、キャッシュメモリを有する各々のプロセッサの個々
の管理が適応されねばならない。特に、１つのプロセッ
サと交換領域の間のデータの各々の転送は、このプロセ
ッサにより開始されねばならず、従って、２つのプロセ
ッサ間の転送は、これらのプロセッサの管理のそれぞれ
の手段に必要的に関連する。
【００２１】これらの欠点は、本発明のメモリ管理シス
テムにより解決することが出来ることが分かる。特に、
交換領域への転送の持ち越しによって、メモリ管理シス
テムはキャッシュメモリが設けられている各プロセッサ
の内部管理に関する困難性を回避する。更に、２つのプ
ロセッサ間のデータ転送は、他のプロセッサにより最初
に作られた要求に基づいて、２つのプロセッサの内の１
つにより全体的に制御されるので、設計の困難性とソフ
トウェア手段を伴なう従来技術の同期は克服される。
【００２２】本発明のシステムは、キャッシュメモリを
有する単一プロセッサモードで動作するように元々設計
された第１のプロセッサに適用されるときに、特に有益
であることが分かる。このプロセッサ内のプログラムを
適応させるのは実際に複雑であり、そして、これはエラ
ーの実質的な危険を起こす。本発明は、単にこの第１の
プロセッサに、そのメモリ作業空間と交換領域の間のデ
ータをコピーするためのプログラム層を供給することに
より、この第１のプロセッサを第２のプロセッサ（又
は、複数のプロセッサ）と結合することを可能とする。
全体的な転送動作の制御は、第２のプロセッサに持ち越
され、そのために特定のメモリ管理ソフトが開発され
る。
【００２３】目的とするコピーと転送は、 −交換メモリへ、第１のプロセッサの１つのキャッシュ
又は割当領域のいずれかのコピーを行い；そして、交換
メモリから第２のプロセッサの１つへの転送を行い、コ
ピーモジュールと転送モジュール及び、トリガ手段の能
力は、第２のプロセッサによる、第１のプロセッサによ
ってアクセス可能なデータの読出しに対応し；この特性
は、ライト−バックモードでの、第１のプロセッサによ
り処理されたデータの読出しの一貫性を保証することを
可能とする（このメモリの一貫性はライト−スルーモー
ドで自動的に保証される）； −又は、第２のプロセッサの１つから交換メモリへの転
送及び、交換メモリから第１のプロセッサの１つのキャ
ッシュ又は割当領域へのコピーを行い；そして、コピー
モジュールと転送モジュール及びトリガ手段の能力は、
第２のプロセッサによる、第１のプロセッサによってア
クセス可能なデータの書き込みに対応し；この特徴は、
ライト−バックモードとライト−スルーモードの両方
で、第１のプロセッサにより処理されるべきデータの書
き込みの一貫性を保証し； −又は、その両方（両方向の一貫性能力）である。
【００２４】トリガ手段は優位に、好ましくは交換領域
に、他のプロセッサにより転送された要求を読出し且つ
翻訳することのできる、ソフトウェア形式で、種々のプ
ロセッサ内にインストールされた命令読出し手段を有す
る。
【００２５】メモリ割当の第１の優位な形式で、第２の
プロセッサは、交換領域内の共通空間を割り当てること
のできる、メモリ空間割当モジュールが備えられる。そ
して、第１のプロセッサが、このデータに必要な共通空
間の割当を起こす、第１のプロセッサのメモリ作業空間
と第２のプロセッサの間のデータの転送を含む要求を出
したときに、トリガ手段は、メモリ空間割当モジュール
をトリガできる。メモリ管理システムは、このように、
第１のプロセッサから交換メモリへのアクセスを制限で
き、（読出しモード及び／又は書き込みモードで）コピ
ーアクセスのみを許可する。
【００２６】第２の形式のメモリ割当では、第１のプロ
セッサは、交換領域内に共通空間を割り当てることがで
きる、メモリ空間割当手段が備えられる。（第２のプロ
セッサにより制御される）トリガ手段は、前と同じ情況
で、これらのメモリ空間割当モジュールをトリガするこ
とができる。このように、第１のプロセッサは、これら
の割当が、それらのメモリ作業空間と関係しているが、
しかし第２のプロセッサの管理化にあるときに、交換メ
モリ内の空間の割当の支配を維持する。
【００２７】トリガ手段は第１のプロセッサとデータ交
換のできる第２のプロセッサの間の少なくとも１つの割
り込み装置を有することが好ましく、前記装置は、これ
らのプロセッサの間のデータの交換を知らせ且つ、これ
らのプロセッサで進行中の処理動作の一時的な割り込み
を起こす。第１のプロセッサの１つと第２のプロセッサ
の１つを接続するそのような割り込み装置は、第１のプ
ロセッサが、第２のプロセッサにより実行可能な要求を
そこに登録した等の後に、優位に、第２のプロセッサに
より交換領域の読出しを起こす効果を有する。この要求
は、特に、データを使用する処理動作、交換メモリ内の
メモリ空間の割当、第１のプロセッサによる交換メモリ
への又は交換メモリからのデータこピー、及び／又は、
交換メモリと第２のプロセッサの間の転送動作に関連す
る。
【００２８】割り込み装置は、優位にハードウェア機構
を有する。
【００２９】（キャッシュメモリを伴なうプロセッサに
よりアクセス可能なデータを読み出す）コピーと転送モ
ジュールの第１の好適な実施例に従って、少なくとも１
つの第１のプロセッサのコピーモジュールは前記交換領
域から第１のプロセッサのメモリ作業空間へのデータコ
ピーを実行するように設計され、且つ、第１のプロセッ
サとデータの交換ができる第２のプロセッサの転送モジ
ュールは、第２のプロセッサから交換領域へデータを転
送するように設計される。
【００３０】（キャッシュメモリを伴なうプロセッサに
よりアクセス可能とされたデータを書き込む）コピーと
転送モジュールの第２の好適な実施例に従って、第１の
プロセッサの少なくとも１つのコピーモジュールは第１
のプロセッサのメモリ作業空間から交換領域へのデータ
コピーを実行するように設計され、且つ、第１のプロセ
ッサとデータの交換ができる第２のプロセッサの転送モ
ジュールは、交換領域から第２のプロセッサへデータを
転送するように設計される。
【００３１】優位に、２つの実施例は結合される。更に
詳しくは、第１の実施例（読出し）の能力は、ライト−
バックキャッシュメモリ管理を有する全てのプロセッサ
に対してインストールされるのが好ましく、且つ、第２
の実施例（書き込み）の能力は、（ライト−スルーとラ
イト−バックモードで）キャシュメモリを有する全ての
プロセッサに対してインストールされるのが好ましい。
しかしながら、そのシステム的なインストールは最小の
適応のコストで全てのプロセッサ内の同じソフトウェア
機能を使用することを可能とするので、一貫性メモリ管
理システムは、優位に、読出し及び書き込みモードの両
方で、キャッシュメモリを伴なう全てのプロセッサに対
して優位に与えられる。変形実施例では、第1の実施例
（読出し）は、第２の実施例無しで実行される。そし
て、書き込み一貫性能力は、例えば、交換メモリの書き
込みのときに、交換メモリに関して使用されるキャッシ
ュメモリへ、必要なときに自動的に再更新できるキャッ
シュメモリ管理モジュールのような、他の手段により保
証される。
【００３２】共有されたアクセスの管理の第１の実施例
では、キャッシュメモリを伴なうプロセッサの割当領域
は、交換領域の外側にあり、交換領域への共有されたア
クセスの管理に対するアセンブリーは隠されていない領
域に対して設計される。
【００３３】共有されたアクセスの管理の第２の実施例
では、キャッシュメモリを有するプロセッサの割当領域
の少なくとも１つは、交換領域を有し、交換領域への共
有されたアクセスの管理のためのアセンブリーは、前記
交換領域の一貫性を保証することのできるハードウェア
装置を有する。この交換領域は隠されているがしかし一
貫性がある。
【００３４】本発明は、主メモリと少なくとも２つのプ
ロセッサを有するマルチプロセッサネットワークであっ
て、少なくとも１つのプロセッサは、プロセッサの割当
領域と呼ばれる、主メモリの少なくとも１つの領域に関
連するキャッシュメモリを有する、マルチプロセッサネ
ットワークにも適用可能である。
【００３５】このマルチプロセッサネットワークは、本
発明に従ったデータ管理システムを有することを特徴と
する。
【００３６】本発明は、少なくとも２つのプロセッサに
よりアクセス可能な主メモリに関連するデータ一貫性の
メモリ管理のための方法に関連する。少なくとも１つの
これらのプロセッサは、プロセッサの割当領域と呼ばれ
る、主メモリの少なくとも１つの領域に関連する少なく
とも１つのキャッシュメモリを備えている。この方法で
は、交換領域と呼ばれる、主メモリの少なくとも１つの
共通領域への、プロセッサの共有されたアクセスは、１
つ又はそれ以上のキャッシュメモリを有する少なくとも
１つの第１の前記プロセッサから第２のプロセッサへの
データの転送中に、−第１のプロセッサのキャッシュメ
モリ及び／又は割当領域の１つよりなるメモリ作業空間
から、交換領域へのこのデータのコピーがトリガされ、
且つ、−交換領域から第２のプロセッサへのこのデータ
の転送がトリガされ、及び／又は、第２のプロセッサか
ら第１のプロセッサへのデータの転送中に、−第２のプ
ロセッサから交換領域へのこのデータの転送がトリガさ
れ、且つ、−交換領域から第１のプロセッサのメモリ作
業空間へのこのデータのコピーがトリガされる、ように
管理される。
【００３７】本発明に従って、第１のプロセッサのメモ
リ作業空間から第２のプロセッサへデータの転送を含む
要求が第１のプロセッサによって送られるときには及び
／又は、第２のプロセッサから第１のプロセッサのメモ
リ作業空間へのデータの転送を含む要求が第１のプロセ
ッサによって送られるときには、データのコピー及び転
送は、第２のプロセッサによりトリガされる。
【００３８】
【発明の実施の形態】本発明は、以下の実施例によっ
て、よりよく理解されよう。そして、以下の実施例は、
全体的に非制限的である。
【００３９】図２から６では、示されたメモリとメモリ
空間又は領域は、例の明確さを保証するとこを意図した
サイズとレイアウトを有するが、しかし、実際に使用さ
れるサイズとレイアウトを示してはいない。慣習によ
り、実線の矢印は、読出しモード（メモリからプロセッ
サへの矢印）又は書き込み読み出しモード（プロセッサ
からメモリへの矢印）でのデータ転送を示し、破線の矢
印（図２）は、メモリ内のデータへの指示を示し、細い
１点鎖線の矢印（図３）はメモリ空間割当を概略的に示
す。
【００４０】図１に示されたディジタル復号器３は、２
つのプロセッサ１と２を有する。プロセッサ１と２はそ
れぞれソフトウェア１０と１１を備えており、各々は、
２つのプロセッサ１と２の間の情報の交換を可能とす
る、データ通信に関連する部分１２と１３を有する。更
に、プロセッサには、それぞれキャッシュ５と６が設け
られ、ソフトウェア１０と１１の専用の機能により管理
される。変形実施例では、プロセッサ１と２は、キャッ
シュを管理する特定のシステムを有する。他の変形実施
例では、外部のキャッシュを管理するシステムにそれぞ
れ関連する。キャッシュ５と６はライト−バック又は、
ライト−スルー形式である。前述の例では、ライト−バ
ック形式のキャッシュが考えられる。
【００４１】復号器は、２つのプロセッサ１と２により
共有された主メモリ４を有し、プロセッサは、非共有割
当メモリ領域７と８及び、交換のために共有且つ一貫性
メモリ領域９へ、バス３１と３２を介してそれぞれアク
セスする。交換領域９のデータの一貫性は、ハードウェ
アを通して保証される。変形実施例では、キャッシュ５
と６のデータの一貫性を管理する命令の使用により、こ
の一貫性はソフトウェアを通して保証される。更に他の
変形実施例では、この交換領域は隠されていない。
【００４２】更に、ハードウェア割り込み機構１４は、
２つのプロセッサ１と２が、１つのプロセッサから他の
プロセッサへのデータ処理要求に関連するデータ交換を
知らせることを可能とし、且つ、呼出されたプロセッサ
内で進行中の処理動作の一時的な中断を発生することを
可能とする。
【００４３】ソフトウェア１０と１１は、主メモリ４と
キャッシュ５と６に関するデータの一貫性を保証するこ
とを助ける機能を有する。特に、部分１２と１３は、交
換領域９に読出し及び書き込みするプログラムだけでな
く、割当領域７と８又は、キャッシュ５と６から交換領
域９へ規定されたデータをコピーするプログラムも有す
る。更に、ソフトウェア１０と１１は、規定されたデー
タを記録するために、交換領域９内にメモリ空間を割り
当てる機能を備えている。ソフトウェア１０と１１の能
力は、２つのプロセッサ１と２の間でデータを転送する
ための動作の以下の説明を通して更に明確に明らかとな
ろう。
【００４４】以下では、表現メモリ”領域”又は”空
間”は、この領域又はこの空間が幾つかの不連続部分を
有しても、所定のメモリ内のアドレスの集合を示す。
【００４５】動作中は、第１のステップ（図２）で、プ
ロセッサ１はプロセッサ２に要求を送る。これを行うた
めに、プロセッサ１は、交換領域９のメモリ空間１７に
情報を登録し、そして、プロセッサ２を前もって警告す
るために割り込み機構１４を活性化する。この情報は命
令識別子１５とプロセッサ１に関連する割当領域７のメ
モリ空間１８内に含まれるデータへの参照１６よりな
る。
【００４６】第２のステップ（図３）では、プロセッサ
２は、メモリ空間１７内の情報を読み活翻訳し、要求を
翻訳しかつ交換領域９内に、この要求により参照された
データのプロセッサ１によるコピーに必要なメモリ空間
２０を割り当てる。プロセッサ２は、そして、プロセッ
サ１に対して、交換領域９内のメモリ空間１９内に情報
を登録しそして割り込み機構１４を活性化することによ
り、メモリ対メモリのコピー要求を送る。
【００４７】第３のステップ（図４）では、プロセッサ
１は、メモリ空間１９内に含まれる要求を翻訳し、そし
て、参照１６により識別されるデータを、交換領域９内
に割り当てられたメモリ空間２０内にコピーする。プロ
セッサ１はこのデータを、割当領域７のメモリ空間１８
又はキャッシュ５のいずれかから、プロセッサ１の内部
処理（及び、キャッシュ５を管理するための関連する手
段）に従って、キャッシュ５の現在の内容を考慮して、
コピーする。そして、プロセッサ１は、交換領域９のメ
モリ空間２１内に、プロセッサ２にアドレスされた読出
し要求を登録し、そして、割り込み機構１４を活性化す
る。
【００４８】第４のステップ（図５）では、プロセッサ
２は、メモリ空間２１内に含まれている要求を読出し且
つ翻訳し、そして、メモリ空間２０内のデータの読出し
を実行する。そして、プロセッサ２は、キャッシュ６又
は割当領域８内のこのデータを、キャッシュ６の現在の
内容に従って、使用する。例えば、プロセッサ２は、割
当領域８内に、得られたデータを登録するメモリ空間２
２を割り当てる。
【００４９】このように、プロセッサ１よりなるマスタ
のみがこの割当領域７に読出し又は書き込みするので、
プロセッサ２により使用されるデータは、一貫性があ
る。
【００５０】プロセッサ２からプロセッサ１への転送の
動作は、同様の仕方で行われる。更に詳しくは、これら
の動作は、３つのステップに分解される。プロセッサ１
からプロセッサ２への転送に関して上述した第１の３つ
のステップに関するそれらの相違は、以下のように示さ
れる。簡単のために、メモリ空間に適用された表記と表
現は同様である。第１のステップ（図２）は前のものと
同一である。
【００５１】第２のステップ（図３）では、プロセッサ
２は交換領域９内に、メモリ空間１７から読み出された
要求の実行中に発生されたデータを転送するために必要
なメモリ空間２０を割り当てる。そして、プロセッサ２
は、必要なデータの割当領域８からメモリ空間２０への
転送を活性化する。
【００５２】第３のそして最後のステップ（図６）で
は、プロセッサ１はメモリ空間２０内に含まれているデ
ータをその割当領域７とそのキャッシュ５にコピーす
る。
【００５３】プロセッサ１と２の間のデータの転送を含
む処理要求がプロセッサ１からでなくプロセッサ２から
発せられたときに、上述の動作と同様な方法が得られ
る。
【００５４】他の例示の実施例では、プロセッサ１のみ
が上述の一貫性管理システムから利益を受け、そして、
割当メモリ空間８とキャッシュ６の間のデータの一貫性
は他の方法で保証される。
【００５５】図７に示されている他の実施例では、マル
チプロセッサネットワークは、キャッシュ４５を伴なう
第１のプロセッサ４１とそのような手段を伴なわない２
つの他のプロセッサ４２と４３を有する。３つのプロセ
ッサ４１−４３は、それぞれ、データ通信に関連する部
分５３−５５を有するソフトウェア５０−５２を備えて
いる。
【００５６】マルチプロセッサネットワークは、３つの
プロセッサ４１から４３により共有された主メモリ４４
も有し、３つのプロセッサはバス６１から６３を介し
て、交換のために共有可能且つ一貫性のあるメモリ領域
４９にそれぞれアクセスする。バス６１を介して、プロ
セッサ４１は、主メモリ４４内の非共有割当メモリ領域
４７をもアクセスする。
【００５７】更に、（図１から５の）前の実施例の割り
込み機構と同様なハードウェア割り込み機構５６と５７
は、プロセッサ４１からプロセッサ４２と４３をそれぞ
れ連結する。
【００５８】ソフトウェア５０から５２は、（図１から
５の）前の実施例内に記載されたのと同様な機能を有す
る。このように、プロセッサ４１を介してアクセス可能
なデータに関してプロセッサ４１からプロセッサ４２に
よりアドレス可能な処理要求は、−プロセッサ４１によ
り、交換領域４９内の情報を登録し且つ、プロセッサ４
１により割り込み機構５６の活性化を行う第１のステッ
プと、−交換領域４９内の情報の読出しと割り込み、交
換領域４９内の、参照データに対するメモリ空間の割
当、交換領域４９内のデータコピー要求の登録及び、割
り込み機構５６の活性化の、プロセッサ４２により実行
される後続の動作の第２のステップ、−交換領域４９内
の要求の読出しと翻訳及び、プロセッサ４２により割り
当てられたメモリ空間へのデータのコピーの、プロセッ
サ４１により実行される後続の動作の第３のステップと
を有し、プロセッサ４２は要求されたデータを利用する
ことができる。
【００５９】上述の実施例の変形例では、ハードウェア
割り込み機構１４、５６及び／又は５７がソフトウェア
機構と交換され、適切な処理動作をトリガすることを可
能とする。例えば、この機構は、要求するプロセッサに
より設定されたメモリ状態ワードの受信器プロセッサに
よる周期的な読出しに依存している。
【００６０】
【発明の効果】本発明によって、１つ又はそれ以上のプ
ロセッサのキャッシュと主メモリの間の一貫性を保証す
ることが可能な、少なくとも２つのプロセッサによりア
クセス可能な主メモリに関連するデータ一貫性のメモリ
管理のためのシステムを提供できる。
【図面の簡単な説明】
【図１】本発明に従った、主メモリの交換領域を共有す
るキャッシュメモリを伴なう２つのプロセッサを有す
る、第１のデータ一貫性メモリ管理システムを統合する
ディジタル復号器の基本ブロックを示す図である。
【図２】第１のプロセッサから第２のプロセッサへのデ
ータ転送を含む処理要求を第１のプロセッサから第２の
プロセッサへ送ること含む、図１のメモリ管理システム
による一貫性管理の第１のステップを示す図である。
【図３】第２のプロセッサによる交換領域内のメモリ空
間の割当と、第２のプロセッサから第１のプロセッサへ
アドレスされたデータコピー要求の送信を含む、一貫性
管理の第２のステップを示す図である。
【図４】第１のプロセッサによる、交換領域へのデータ
のコピーを含む一貫性管理の第３のステップを示す図で
ある。
【図５】第２のプロセッサによる交換領域からのデータ
の読出しと、主メモリ内の、割当領域から第２のプロセ
ッサへのこのデータのコピーを含む、一貫性管理の第４
のステップ示す図である。
【図６】第２のプロセッサから第１のプロセッサへのデ
ータの転送に関連する、図１のメモリ管理システムによ
る一貫性管理の第３のステップを示す図である。
【図７】主メモリ内の交換領域を共有する、キャッシュ
メモリを伴なうプロセッサとキャッシュメモリを伴なわ
ない２つのプロセッサを含む、本発明に従った第２のデ
ータ一貫性メモリ管理システムの基本図である。
【符号の説明】
１，２ プロセッサ ３ ディジタル復号器 ４ 主メモリ ５，６ キャッシュ ７，８ 非共有割当メモリ領域 ９ 交換領域 １０、１１ ソフトウェア １２、１３ 部分 １４ 割り込み機構 １５ 命令識別子 １６ 参照 １７、１８、１９、２０、２１、２２ メモリ空間 ３１、３２ バス ４１ 第１のプロセッサ ４２ プロセッサ ４４ 主メモリ ４５ キャッシュ ４７ 非共有割当メモリ領域 ４９ メモリ領域 ５０−５２ ソフトウェア ５３−５５ 部分 ５６、５７ ハードウェア割り込み機構 ６１、６３ バス
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０６Ｆ 15/177 ６８２ Ｇ０６Ｆ 15/177 ６８２Ｊ (71)出願人 300000708 46，Ｑｕａｉ Ａ， Ｌｅ Ｇａｌｌｏ Ｆ−92648 Ｂｏｕｌｏｇｎｅ Ｃｅｄｅ ｘ Ｆｒａｎｃｅ (72)発明者 ジャン−マリー ステイエ フランス国，35220 シャトーブル，リ ュ・ジャン・ゲエンノ ９ Ｆターム(参考） 5B005 JJ01 KK14 LL11 MM01 NN12 PP01 UU41 5B045 BB12 BB28 BB29 DD04

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも２つのプロセッサ（１−２，
    ４１−４３）によりアクセス可能な主メモリに関連する
    データ一貫性のメモリ管理のためのシステムであって、
    少なくとも１つの前記プロセッサ（１，２，４１）は、
    前記プロセッサ（１，２，４１）の割当領域と呼ばれ
    る、主メモリ（４，４４）の少なくとも１つの領域
    （７，８，４７）に関連する少なくとも１つのキャッシ
    ュメモリ（５，６，４５）を備えており、前記管理シス
    テムは、−交換領域と呼ばれる、主メモリ（４，４４）
    の少なくとも１つの共通領域（９，４９）への、前記プ
    ロセッサ（１−２，４１−４３）の共有されたアクセス
    の管理のためのアセンブリー（１２−１３，５３−５
    ５）と、−一方では、第１のプロセッサの前記キャッシ
    ュメモリ（５，６，４５）及び／又は割当領域（７，
    ８，４７）のうちの１つよりなるメモリ作業空間と、他
    方では、交換領域（９，４９）の間のデータコピーを実
    行できる、少なくとも１つのキャッシュメモリ（５，
    ６，４５）を備えた少なくとも第１の前記プロセッサ
    （１，２，４１）にそれぞれ関連する少なくとも１つの
    コピーモジュール（１２，１３，５３）と、−及び、前
    記交換領域（９，４９）と、関連する第２のプロセッサ
    （１−２，４２−４３）との間のデータ転送をするため
    の、前記第１のプロセッサ（１，２，４１）とデータを
    交換できる少なくとも１つの第２のプロセッサ（１，
    ２，４２，４３）にそれぞれ関連する、少なくとも１つ
    のデータ転送モジュール（１２−１３，５４−５５）と
    を有し、 前記一貫性管理システムは、前記第１のプロセッサ
    （１，２，４１）が、第１のプロセッサ（１，２，４
    １）と第２のプロセッサ（１−２，４２−４３）の前記
    メモリ作業空間の間のデータの転送を含む要求を出した
    ときには、第２のプロセッサにより管理され、第１のプ
    ロセッサ（１，２，４１）のコピーモジュール（１２，
    １３，５３）と第２のプロセッサ（１−２，４２−４
    ３）の転送モジュール（１２−１３，５４−５５）をト
    リガできるトリガ手段（１０−１１，１４，５０−５
    ２，５６−５７）をも有することを特徴とするシステ
    ム。
  2. 【請求項２】 前記第２のプロセッサ（１−２，４２−
    ４３）は、前記交換領域（９，４９）内に共通空間を割
    り当てることが可能な、メモリ空間割当モジュール（１
    ２−１３，５３−５５）を備えられ、前記第１のプロセ
    ッサ（１，２，４１）が、データのために必要な共通空
    間の割当を起こすことにより、第１のプロセッサ（１，
    ２，４１）と第２のプロセッサ（１−２，４２−４３）
    の前記メモリ作業空間の間のデータの転送を含む要求を
    出したときには、前記トリガ手段（１０−１１，１４，
    ５０−５２，５６−５７）は前記メモリ空間割当モジュ
    ールをトリガすることができることを特徴とする請求項
    １に記載のメモリ管理システム。
  3. 【請求項３】 前記トリガ手段（１０−１１，１４，５
    ０−５２，５６−５７）は、データを交換できる前記第
    １のプロセッサ（１，２，４１）と第２のプロセッサ
    （１−２，５０−５２）の間の少なくとも１つの割り込
    み装置（１４，５６，５７）を有し、前記装置は、前記
    プロセッサ間でデータの交換の信号を送り且つ前記プロ
    セッサで進行中の処理動作の一時的な割り込みを起こす
    ことを特徴とする請求項１或は２に記載のメモリ管理シ
    ステム。
  4. 【請求項４】 前記割り込み装置（１４，５６−５７）
    は、ハードウェア機構を有することを特徴とする請求項
    ３に記載のメモリ管理システム。
  5. 【請求項５】 少なくとも１つの第１のプロセッサ
    （１，２，４１）のコピーモジュール（１２，１３，５
    ３）は、前記交換領域（９，４９）から前記第１のプロ
    セッサ（１，２，４１）の前記メモリ作業空間へのデー
    タコピーを実行するように設計され、且つ、前記第１の
    プロセッサとデータの交換ができる第２のプロセッサ
    （１−２，４２−４３）の前記転送モジュール（１２−
    １３，５０−５２）は、前記第２のプロセッサから前記
    交換領域（９，４９）へデータを転送するように設計さ
    れることを特徴とする、請求項１乃至４のうち何れか一
    項に記載のメモリ管理システム。
  6. 【請求項６】 少なくとも１つの第１のプロセッサ
    （１，２，４１）のコピーモジュール（１２，１３，５
    ３）は、前記第１のプロセッサ（１，２，４１）の前記
    メモリ作業空間から前記交換領域（９，４９）へのデー
    タコピーを実行するように設計され、且つ、前記第１の
    プロセッサとデータの交換ができる第２のプロセッサ
    （１−２，４２−４３）の前記転送モジュール（１２−
    １３，５０−５２）は、前記交換領域（９，４９）から
    前記第２のプロセッサへデータを転送するように設計さ
    れることを特徴とする、請求項１乃至５のうち何れか一
    項に記載のメモリ管理システム。
  7. 【請求項７】 キャッシュメモリ（５，６，４５）を有
    するプロセッサ（１，２，４１）の割当領域（７，８，
    ４７）は前記交換領域（９，４９）の外側であり、交換
    領域（９，４９）への共有されたアクセスの管理のため
    のアセンブリー（１２−１３，５３−５５）は、隠され
    ていない領域に対して設計されることを特徴とする、請
    求項１乃至６のうち何れか一項に記載のメモリ管理シス
    テム。
  8. 【請求項８】 キャッシュメモリ（５，６，４５）を有
    するプロセッサ（１，２，４１）の割当領域（７，８，
    ４７）の少なくとも１つは、前記交換領域（９，４９）
    を有し、交換領域（９，４９）への共有されたアクセス
    の管理のためのアセンブリー（１２−１３，５３−５
    ５）は、前記交換領域（９，４９）の一貫性を保証する
    ことのできるハードウェア装置を有することを特徴とす
    る、請求項１乃至７のうち何れか一項に記載のメモリ管
    理システム。
  9. 【請求項９】 主メモリ（４，４４）と少なくとも２つ
    のプロセッサ（１−２，４１−４３）を有するマルチプ
    ロセッサネットワークであって、少なくとも１つの前記
    プロセッサ（１，２，４１）は、前記プロセッサ（１，
    ２，４１）の割当領域と呼ばれる、主メモリ（４，４
    ４）の少なくとも１つの領域（７，８，４７）に関連す
    るキャッシュメモリ（５，６，４５）を有し、前記マル
    チプロセッサネットワークは、請求項１乃至８のうち何
    れか一項に記載のデータ管理システムを有することを特
    徴とするマルチプロセッサネットワーク。
  10. 【請求項１０】 少なくとも２つのプロセッサ（１−
    ２，４１−４３）によりアクセス可能な主メモリ（４，
    ４４）に関連するデータ一貫性のメモリ管理のための方
    法であって、少なくとも１つの前記プロセッサ（１，
    ２，４１）は、前記プロセッサ（１，２，４１）の割当
    領域と呼ばれる、主メモリ（４，４４）の少なくとも１
    つの領域（７，８，４７）に関連する少なくとも１つの
    キャッシュメモリ（５，６，４５）を備えており、交換
    領域と呼ばれる、主メモリ（４，４４）の少なくとも１
    つの共通領域（９，４９）への、前記プロセッサ（１−
    ２，４１−４３）の共有されたアクセスは、少なくとも
    １つのキャッシュメモリ（５，６，４５）を有する少な
    くとも１つの第１の前記プロセッサ（１，２，４１）か
    ら第２の前記プロセッサ（１−２，４２−４３）へのデ
    ータの転送中に、−第１のプロセッサの前記キャッシュ
    メモリ（５，６，４５）及び／又は割当領域（７，８，
    ４７）の１つよりなるメモリ作業空間から、交換領域
    （９，４９）への前記データのコピーがトリガされ、且
    つ、−交換領域（９，４９）から第２のプロセッサ（１
    −２，４２−４３）への前記データの転送がトリガさ
    れ、及び／又は、前記第２のプロセッサ（１−２，４２
    −４３）から前記第１のプロセッサ（１，２，４１）へ
    のデータの転送中に、−第２のプロセッサ（１−２，４
    ２−４３）から交換領域（９，４９）への前記データの
    転送がトリガされ、且つ、−交換領域（９，４９）から
    第１のプロセッサ（１，２，４１）のメモリ作業空間へ
    の前記データのコピーがトリガされる、ように管理さ
    れ、 第１のプロセッサのメモリ作業空間から第２のプロセッ
    サ（１−２，４２−４３）へデータの転送を含む要求が
    第１のプロセッサ（１，２，４１）によって送られると
    きには及び／又は、第２のプロセッサ（１−２，４２−
    ４３）から第１のプロセッサのメモリ作業空間へのデー
    タの転送を含む要求が第１のプロセッサ（１，２，４
    １）によって送られるときには、データの前記コピー及
    び前記転送は、第２のプロセッサによりトリガされるこ
    とを特徴とする方法。
JP2001288606A 2000-09-25 2001-09-21 データ一貫性メモリ管理システム及び方法及び関連するマルチプロセッサネットワーク Withdrawn JP2002157164A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0012152A FR2814555B1 (fr) 2000-09-25 2000-09-25 Systeme et procede de gestion memoire de coherence de donnees et reseau multiprocesseur associe
FR0012152 2000-09-25

Publications (1)

Publication Number Publication Date
JP2002157164A true JP2002157164A (ja) 2002-05-31

Family

ID=8854626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001288606A Withdrawn JP2002157164A (ja) 2000-09-25 2001-09-21 データ一貫性メモリ管理システム及び方法及び関連するマルチプロセッサネットワーク

Country Status (5)

Country Link
US (1) US6757786B2 (ja)
EP (1) EP1191447A1 (ja)
JP (1) JP2002157164A (ja)
CN (1) CN1193296C (ja)
FR (1) FR2814555B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019145104A (ja) * 2018-02-19 2019-08-29 イエフペ エネルジ ヌヴェルＩｆｐ Ｅｎｅｒｇｉｅｓ Ｎｏｕｖｅｌｌｅｓ 共有メモリセグメントを用いて物理的及び／または化学的現象を予測するためのシステム及び方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7133972B2 (en) * 2002-06-07 2006-11-07 Micron Technology, Inc. Memory hub with internal cache and/or memory access prediction
US7117316B2 (en) * 2002-08-05 2006-10-03 Micron Technology, Inc. Memory hub and access method having internal row caching
US7272664B2 (en) * 2002-12-05 2007-09-18 International Business Machines Corporation Cross partition sharing of state information
CN100365593C (zh) * 2003-06-16 2008-01-30 华为技术有限公司 计算机系统的内存管理方法
US20050041510A1 (en) * 2003-08-19 2005-02-24 Jean Khawand Method and apparatus for providing interprocessor communications using shared memory
US7822105B2 (en) * 2003-09-02 2010-10-26 Sirf Technology, Inc. Cross-correlation removal of carrier wave jamming signals
WO2005047923A2 (en) 2003-09-02 2005-05-26 Sirf Technology, Inc. Signal processing system for satellite positioning signals
US7047364B2 (en) * 2003-12-29 2006-05-16 Intel Corporation Cache memory management
JP2006172142A (ja) * 2004-12-16 2006-06-29 Matsushita Electric Ind Co Ltd マルチプロセッサシステム
US8346740B2 (en) 2005-07-22 2013-01-01 Hewlett-Packard Development Company, L.P. File cache management system
JP4419943B2 (ja) 2005-11-11 2010-02-24 株式会社デンソー Ｃｐｕ間データ転送装置
CN100486178C (zh) * 2006-12-06 2009-05-06 中国科学院计算技术研究所 一种远程内存共享系统及其实现方法
JP2009104300A (ja) * 2007-10-22 2009-05-14 Denso Corp データ処理装置及びプログラム
CN100489815C (zh) * 2007-10-25 2009-05-20 中国科学院计算技术研究所 一种内存共享的系统和装置及方法
US7991963B2 (en) * 2007-12-31 2011-08-02 Intel Corporation In-memory, in-page directory cache coherency scheme
CN102722401B (zh) * 2012-04-25 2014-07-09 华中科技大学 一种硬件事务内存系统中的伪相联多版本数据管理方法
US9135172B2 (en) * 2012-08-02 2015-09-15 Qualcomm Incorporated Cache data migration in a multicore processing system
US9116738B2 (en) 2012-11-13 2015-08-25 International Business Machines Corporation Method and apparatus for efficient execution of concurrent processes on a multithreaded message passing system
CN103136110B (zh) * 2013-02-18 2016-03-30 华为技术有限公司 内存管理方法、内存管理装置及numa系统
CN104778098A (zh) * 2015-04-09 2015-07-15 浪潮电子信息产业股份有限公司 一种内存镜像的方法及系统、一种内存监控器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761727A (en) * 1996-04-02 1998-06-02 United Microelectronics Corporation Control apparatus for a memory architecture using dedicated and shared memory segments
US5901326A (en) * 1996-11-26 1999-05-04 International Business Machines Corporation Memory bus address snooper logic for determining memory activity without performing memory accesses
US6115761A (en) * 1997-05-30 2000-09-05 Lsi Logic Corporation First-In-First-Out (FIFO) memories having dual descriptors and credit passing for efficient access in a multi-processor system environment
US6542926B2 (en) * 1998-06-10 2003-04-01 Compaq Information Technologies Group, L.P. Software partitioned multi-processor system with flexible resource sharing levels
GB2331379A (en) * 1997-11-13 1999-05-19 Advanced Telecommunications Mo Controlling access to a shared memory by dual mapping
US6081783A (en) * 1997-11-14 2000-06-27 Cirrus Logic, Inc. Dual processor digital audio decoder with shared memory data transfer and task partitioning for decompressing compressed audio data, and systems and methods using the same
US6385704B1 (en) * 1997-11-14 2002-05-07 Cirrus Logic, Inc. Accessing shared memory using token bit held by default by a single processor
US6314501B1 (en) * 1998-07-23 2001-11-06 Unisys Corporation Computer system and method for operating multiple operating systems in different partitions of the computer system and for allowing the different partitions to communicate with one another through shared memory
US6295571B1 (en) * 1999-03-19 2001-09-25 Times N Systems, Inc. Shared memory apparatus and method for multiprocessor systems

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019145104A (ja) * 2018-02-19 2019-08-29 イエフペ エネルジ ヌヴェルＩｆｐ Ｅｎｅｒｇｉｅｓ Ｎｏｕｖｅｌｌｅｓ 共有メモリセグメントを用いて物理的及び／または化学的現象を予測するためのシステム及び方法

Also Published As

Publication number Publication date
CN1193296C (zh) 2005-03-16
CN1347034A (zh) 2002-05-01
FR2814555A1 (fr) 2002-03-29
FR2814555B1 (fr) 2003-02-28
US20020038408A1 (en) 2002-03-28
EP1191447A1 (en) 2002-03-27
US6757786B2 (en) 2004-06-29

Similar Documents

Publication Publication Date Title
JP2002157164A (ja) データ一貫性メモリ管理システム及び方法及び関連するマルチプロセッサネットワーク
US7814279B2 (en) Low-cost cache coherency for accelerators
KR0163231B1 (ko) 입/출력 채널 제어기, 멀티 프로세싱 시스템 및 데이타 프로세싱 방법
US7469321B2 (en) Software process migration between coherency regions without cache purges
US20190266695A1 (en) Unified memory systems and methods
US5909699A (en) Method and apparatus for supporting read, write, and invalidation operations to memory which maintain cache consistency
US7484043B2 (en) Multiprocessor system with dynamic cache coherency regions
US7657710B2 (en) Cache coherence protocol with write-only permission
US6088769A (en) Multiprocessor cache coherence directed by combined local and global tables
US6199144B1 (en) Method and apparatus for transferring data in a computer system
US5829052A (en) Method and apparatus for managing memory accesses in a multiple multiprocessor cluster system
US7774645B1 (en) Techniques for mirroring data within a shared virtual memory system
JP4119380B2 (ja) マルチプロセッサシステム
KR20000076539A (ko) 공유 인터벤션을 지원하는 비균등 메모리접근 데이터처리시스템
JPH06243035A (ja) コンピュータ・システムのためのクラスタ・アーキテクチャにおける一般化共用記憶
TW201107974A (en) Cache coherent support for flash in a memory hierarchy
EP0833248A2 (en) Memory update history storing apparatus and method
JP2001147903A (ja) 効率的なバス機構及びコヒーレンス制御を有する繰り返しチップ構造を有するスケーラブル共用メモリ・マルチプロセッサ・コンピュータ・システム
JPH09114665A (ja) 記憶装置と補助プロセッサ間のコマンド及びデータ転送方法及び情報処理システム
US10970213B2 (en) Selective disabling of hardware-based cache coherency and enforcement of software-based cache coherency
WO2010097925A1 (ja) 情報処理装置
CN114416387A (zh) 基于同构多核的多操作系统及通信方法、芯片
JP3954969B2 (ja) ｐｕｔ／ｇｅｔウィンドウを介するコヒーレンスの管理
CN112100093B (zh) 保持多处理器共享内存数据一致性的方法和多处理器系统
US5748938A (en) System and method for maintaining coherency of information transferred between multiple devices

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081202